JP2020036262A - 振動デバイスの製造方法 - Google Patents
振動デバイスの製造方法 Download PDFInfo
- Publication number
- JP2020036262A JP2020036262A JP2018162882A JP2018162882A JP2020036262A JP 2020036262 A JP2020036262 A JP 2020036262A JP 2018162882 A JP2018162882 A JP 2018162882A JP 2018162882 A JP2018162882 A JP 2018162882A JP 2020036262 A JP2020036262 A JP 2020036262A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- lid
- manufacturing
- vibration device
- thinning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】回路一体型の振動デバイスを容易に薄型化することのできる振動デバイスの製造方法を提供する。【解決手段】振動デバイスの製造方法は、振動素子を収納するように半導体基板と蓋体とを接合する接合工程と、半導体基板にビアを形成するビア形成工程と、接合工程よりも後に、半導体基板を薄型化する半導体基板薄型化工程と、半導体基板薄型化工程とは別工程であり、接合工程よりも後に、蓋体を薄型化する蓋体薄型化工程と、を含んでいる。【選択図】図1
Description
本発明は、振動デバイスの製造方法に関するものである。
特許文献1には、水晶ウエハを一対のガラスウエハで挟み込んだ構成の振動デバイスが開示されている。このような振動デバイスは、水晶ウエハを一対のガラスウエハで挟み込んだ後に一対のガラスウエハをそれぞれサンドブラスト加工等によって薄型化することにより製造される。
また、特許文献2には、水晶振動板をガラス製のウエハとガラス製の上蓋部材とで挟みこんだ構成の振動デバイスが開示されている。このような振動デバイスは、水晶振動板をウエハと上蓋部材とで挟み込むと共にこれらを金属の接合材で接合した後にウエハを薄型化することにより製造される。
また、特許文献3には、ガラス製のベース基板と、ベース基板に固定された圧電振動片と、圧電振動片を覆うようにベース基板に陽極接合されたガラス製のリッドと、を有する振動デバイスが開示されている。このような振動デバイスは、ベース基板に圧電振動片を固定し、リッドをベース基板に陽極接合した後にベース基板およびリッドの研磨代をそれぞれ除去することにより製造される。
しかしながら、いずれの文献にも、ベース基板(特許文献1の一方のガラスウエハ、特許文献2のガラス製のウエハ、特許文献3のベース基板)として半導体ウエハを利用した構成については何ら開示がされていない。さらには、半導体ウエハに回路を形成して、回路一体型の振動デバイスとすることについても開示されていない。したがって、これら特許文献1〜3では、回路一体型の振動デバイスを薄型化するための手段については不明である。
本発明の一態様は、第1主面側に回路が配置され、前記第1主面と表裏の関係にある第2主面側に外部電極が配置されている半導体基板と、
前記第1主面と前記第2主面との間を貫通し、前記外部電極と前記回路とを電気的に接続するビアと、
前記半導体基板の前記第1主面側に配置されている振動素子と、
前記半導体基板との間に前記振動素子を収納するように、前記半導体基板に接合されている蓋体と、を有する振動デバイスの製造方法であって、
前記振動素子を収納するように前記半導体基板と前記蓋体とを接合する接合工程と、
前記半導体基板に前記ビアを形成するビア形成工程と、
前記接合工程よりも後に、前記半導体基板を薄型化する半導体基板薄型化工程と、
前記半導体基板薄型化工程とは別工程であり、前記接合工程よりも後に、前記蓋体を薄型化する蓋体薄型化工程と、を含んでいる振動デバイスの製造方法である。
前記第1主面と前記第2主面との間を貫通し、前記外部電極と前記回路とを電気的に接続するビアと、
前記半導体基板の前記第1主面側に配置されている振動素子と、
前記半導体基板との間に前記振動素子を収納するように、前記半導体基板に接合されている蓋体と、を有する振動デバイスの製造方法であって、
前記振動素子を収納するように前記半導体基板と前記蓋体とを接合する接合工程と、
前記半導体基板に前記ビアを形成するビア形成工程と、
前記接合工程よりも後に、前記半導体基板を薄型化する半導体基板薄型化工程と、
前記半導体基板薄型化工程とは別工程であり、前記接合工程よりも後に、前記蓋体を薄型化する蓋体薄型化工程と、を含んでいる振動デバイスの製造方法である。
本発明の一態様では、前記半導体基板薄型化工程よりも後に、前記外部電極を形成する電極形成工程を含んでいることが好ましい。
本発明の一態様では、前記蓋体薄型化工程は、前記電極形成工程よりも後に行われることが好ましい。
本発明の一態様では、前記ビア形成工程は、前記半導体基板と前記蓋体とを接合する前に、前記第1主面に開口する有底の非貫通ビアを形成する工程と、
前記半導体基板薄型化工程において、前記第2主面側に前記非貫通ビアが露出するまで前記半導体基板を前記第2主面側から薄型化する工程と、を含んでいることが好ましい。
前記半導体基板薄型化工程において、前記第2主面側に前記非貫通ビアが露出するまで前記半導体基板を前記第2主面側から薄型化する工程と、を含んでいることが好ましい。
本発明の一態様では、前記ビア形成工程は、前記半導体基板薄型化工程よりも後に行われ、前記第2主面側から前記第1主面と前記第2主面とを貫通する前記ビアを形成することが好ましい。
本発明の一態様では、前記接合工程では、前記半導体基板と前記蓋体とを直接接合することが好ましい。
以下、本発明の一態様の振動デバイスの製造方法を添付図面に示す実施形態に基づいて詳細に説明する。
<第1実施形態>
図1は、本発明の第1実施形態に係る振動デバイスを示す平面図である。図2は、図1中のA−A線断面図である。図3は、図1中のB−B線断面図である。図4は、振動素子を上面側から見たときの下面を示す透過平面図である。なお、図4は、説明のため振動素子の上面側に配置された励振電極922および引出配線926を省略した図である。図5は、振動デバイスの製造工程を示す図である。図6ないし図11は、それぞれ、振動デバイスの製造方法を説明するための断面図である。図12は、図5に示す製造工程で製造した場合の蓋体の形状を示す断面図である。図13は、図5に示す製造方法で製造していない場合の蓋体の形状を示す断面図である。
図1は、本発明の第1実施形態に係る振動デバイスを示す平面図である。図2は、図1中のA−A線断面図である。図3は、図1中のB−B線断面図である。図4は、振動素子を上面側から見たときの下面を示す透過平面図である。なお、図4は、説明のため振動素子の上面側に配置された励振電極922および引出配線926を省略した図である。図5は、振動デバイスの製造工程を示す図である。図6ないし図11は、それぞれ、振動デバイスの製造方法を説明するための断面図である。図12は、図5に示す製造工程で製造した場合の蓋体の形状を示す断面図である。図13は、図5に示す製造方法で製造していない場合の蓋体の形状を示す断面図である。
また、水晶の結晶軸をX軸(電気軸)、Y軸(機械軸)およびZ軸(光軸)として説明する。なお図1〜図4に示すZ’軸およびY’軸は、X軸回りに反時計方向に所定の角度回転させたZ軸およびY軸である。
まず、本発明の振動デバイスの製造方法により製造される振動デバイスの例として、振動デバイス1について説明する。図1および図2に示すように、振動デバイス1は、パッケージ2と、パッケージ2内に収容された振動素子9と、を有している。
−パッケージ−
パッケージ2は、半導体基板3と、半導体基板3に接合された蓋体4と、を有し、これらが接合されて内部に気密な収納空間Sが形成されている。収納空間Sの雰囲気は、特に限定されないが、本実施形態では減圧状態、好ましくは真空状態となっている。収納空間Sを減圧状態とすることにより、振動素子9の発振効率が向上する。
パッケージ2は、半導体基板3と、半導体基板3に接合された蓋体4と、を有し、これらが接合されて内部に気密な収納空間Sが形成されている。収納空間Sの雰囲気は、特に限定されないが、本実施形態では減圧状態、好ましくは真空状態となっている。収納空間Sを減圧状態とすることにより、振動素子9の発振効率が向上する。
図2に示すように、蓋体4は、上部が天板部43を構成している。また、蓋体4は、下面に開放する凹部41を有し、この凹部41内に振動素子9を収納するようにして半導体基板3の上面31に接合されている。また、半導体基板3および蓋体4は、それぞれ、単結晶シリコン基板で構成され、半導体基板3と蓋体4とは、直接接合されている。なお、直接接合は、特に常温活性化接合のことを言う。常温活性化接合とは、まず、半導体基板3の接合面および蓋体4の接合面をそれぞれイオンビームの照射によって活性化し、半導体基板3および蓋体4の活性化した接合面同士、すなわち、接合部分Qを貼り合せ、圧力を加えることにより半導体基板3と蓋体4とを接合する方法である。このような接合方法によれば、加熱処理やアニールを行わず、室温にて接合するため、パッケージ2の熱歪みを低減することができる。また、例えば、接着剤等の別材料を介在しないため、パッケージ2の低背化を図ることができる。また、真空中で半導体基板3と蓋体4とを接合することにより、接合と同時に収納空間Sを真空とすることができる。また、アウトガスが発生するおそれもなく、収納空間Sの減圧状態を維持することができる。また、窒素やアルゴン等の不活性ガス中で半導体基板3と蓋体4とを接合することにより、接合と同時に不活性ガスが充填された収納空間Sを形成することができる。
なお、半導体基板3と蓋体4との接合方法は、直接接合に限定されず、例えば、接着剤、金属製の接合膜等を介して接合してもよい。また、半導体基板3としては、特に限定されず、例えば、ゲルマニウム、セレン化亜鉛、硫化カドミウム、酸化亜鉛、ヒ化ガリウム、リン化インジウム、窒化ガリウム、炭化ケイ素等で構成された半導体基板を用いることができる。また、蓋体4としても、特に限定されず、例えば、シリコン基板以外の半導体基板を用いてもよいし、各種金属材料(合金を含む)で構成された金属基板、各種ガラス材料で構成されたガラス基板等を用いてもよい。
ここで、半導体基板3および蓋体4は、双方共にP型(ポジティブ型)であるかまたは双方共にN型(ネガティブ型)であることが好ましい。このように、半導体基板3および蓋体4を同じ型とすることにより、半導体基板3と蓋体4との間にpn接合部分が形成されず、半導体基板3と蓋体4とを容易に同電位とすることができる。そのため、例えば、半導体基板3および蓋体4をGND等の固定電位とすれば、シールド効果が得られ、外乱の影響を低減することができる。ただし、これに限定されず、半導体基板3および蓋体4は、互いに異なる型の半導体であってもよい。
半導体基板3は、第1主面である上面31と、第2主面である下面32と、を有している。上面31と下面32とは、表裏の関係となっている。また、半導体基板3の上面31側には、回路8が形成されている。具体的には半導体基板3の上面31が能動面310となっており、この能動面310には回路8に含まれる図示しない回路要素が形成されている。さらに、能動面310上には、例えば酸化シリコンで構成された絶縁層と、前記回路要素と電気的に接続され、アルミニウム等の金属材料で構成された配線層と、からなる積層体81が設けられている。
回路8としては特に限定されないが、本実施形態の回路8は、振動素子9を駆動するための電気回路であり、例えば、周囲の温度を検知する感温素子、振動素子9の温度特性を補償する温度補償データを格納するとともにその温度補償データに基づいて振動素子9の振動特性を温度変化に応じて補正する温度補償回路、温度補償回路に接続され、所定の発振出力を生成する発振回路等が含まれている。そして、発振回路で生成された発振出力は、例えば、クロック信号等の基準信号として利用される。つまり、振動デバイス1を発振器として用いることができる。
なお、前記回路要素や積層体81は、半導体基板3と蓋体4との接合部分Qと重ならないように形成されている。これにより、前記回路要素や積層体81によって半導体基板3と蓋体4との直接接合が阻害されることを抑制することができる。
また、図2および図3に示すように、積層体81上には回路8と電気的に接続されている一対の内部電極51、52と、配線電極57、58と、が配置されている。図示しないが、内部電極51、52および配線電極57、58は、それぞれ、回路8と電気的に接続されている。また、半導体基板3の下面32には一対の外部電極53、54が配置されている。外部電極53は、例えば、振動素子9に駆動電圧を印加するための端子であり、外部電極54は、例えば、発振回路で生成された発振出力を出力するための端子である。なお、この他にも、例えば、テスト用の外部電極、発振のON/OFF切り換え用の外部電極等を備えていてもよい。
また、半導体基板3には、その厚さ方向、すなわち、上面31と下面32との間を貫通する貫通電極としてのビア55、56が形成されており、ビア55によって配線電極57と外部電極53とが電気的に接続され、ビア56によって配線電極58と外部電極54とが電気的に接続されている。つまり、配線電極57、58およびビア55、56を介して外部電極53、54と回路8とが電気的に接続されている。
−振動素子−
図1および図4に示すように、振動素子9は、半導体基板3の上面31側に、この上面31と離間して配置されている。また、振動素子9は、平面視形状が長方形の板状をなす振動片91と、振動片91に配置された電極92と、を有している。振動片91は、厚み滑り振動をする水晶素板である。本実施形態では、振動片91としてATカットと呼ばれるカット角で切り出された水晶素板を用いている。なお、ATカットとは、水晶の結晶軸であるX軸(電気軸)とZ軸(光軸)とを含む平面をX軸回りにZ軸から反時計方向に約35度15分程度回転させて得られる主面を有するように切り出すことを言う。なお、以下では、X軸回りに反時計方向に約35度15分程度回転させたZ軸およびY軸(機械軸)をZ’軸およびY’軸とする。また、以下では、説明の便宜上、X軸方向のプラス側を「先端」または「先端側」とも言い、X軸方向のマイナス側を「基端」または「基端側」とも言う。
図1および図4に示すように、振動素子9は、半導体基板3の上面31側に、この上面31と離間して配置されている。また、振動素子9は、平面視形状が長方形の板状をなす振動片91と、振動片91に配置された電極92と、を有している。振動片91は、厚み滑り振動をする水晶素板である。本実施形態では、振動片91としてATカットと呼ばれるカット角で切り出された水晶素板を用いている。なお、ATカットとは、水晶の結晶軸であるX軸(電気軸)とZ軸(光軸)とを含む平面をX軸回りにZ軸から反時計方向に約35度15分程度回転させて得られる主面を有するように切り出すことを言う。なお、以下では、X軸回りに反時計方向に約35度15分程度回転させたZ軸およびY軸(機械軸)をZ’軸およびY’軸とする。また、以下では、説明の便宜上、X軸方向のプラス側を「先端」または「先端側」とも言い、X軸方向のマイナス側を「基端」または「基端側」とも言う。
電極92は、振動片91の下面の先端側に偏って配置された励振電極921と、振動片91の上面の先端側に偏って、励振電極921と対向配置された励振電極922と、振動片91の下面の基端部にZ’方向に並んで配置された接続電極923、924と、励振電極921と接続電極923とを電気的に接続する引出配線925と、励振電極922と接続電極924とを電気的に接続する引出配線926と、を有している。
図2に示すように、このような振動素子9は、下面を半導体基板3側に向けて収納空間Sに収納されている。また、振動素子9は、固定部材としての一対の金属バンプB1、B2を介して半導体基板3に固定されている。金属バンプB1は、内部電極51と接続電極923とに接触しており、振動素子9を半導体基板3に固定すると共に、内部電極51と接続電極923とを電気的に接続している。金属バンプB2は、内部電極52と接続電極924とに接触しており、振動素子9を半導体基板3に固定すると共に、内部電極52と接続電極924とを電気的に接続している。
なお、金属バンプB1、B2としては、特に限定されず、例えば、金バンプ、銀バンプ、銅バンプ、アルミニウムバンプ、はんだバンプ等を用いることができる。また、固定部材としては、金属バンプB1、B2に限定されず、例えば、導電性の接着剤を用いてもよい。ただし、アウトガスの発生を防止できる観点から、本実施形態のような金属バンプB1、B2を用いることが好ましい。
以上、振動素子9について説明したが、振動素子9としては、図示の構成に限定されない。例えば、本実施形態の振動素子9では、振動片91が平板状をなしているが、例えば、振動部が突出した「メサ型」であってもよいし、振動部が凹んだ「逆メサ型」であってもよい。また、ATカットに替えてBTカットの振動片91を用いてもよい。また、本実施形態の振動素子9は、厚みすべり型の振動素子であるが、その他、2本の振動腕を有し、これらが互いに接近・離間を繰り返して振動する面内屈曲振動型の振動素子であってもよい。
また、振動片91は、水晶に限定されず、例えば、ニオブ酸リチウム、タンタル酸リチウム、チタン酸ジルコン酸鉛、四ホウ酸リチウム、ランガサイト、ニオブ酸カリウム、リン酸ガリウム、ガリウム砒素、窒化アルミニウム、酸化亜鉛、チタン酸バリウム、チタン酸鉛、ニオブ酸ナトリウムカリウム、ビスマスフェライト、ニオブ酸ナトリウム、チタン酸ビスマス、チタン酸ビスマスナトリウム等の水晶以外の圧電体材料を用いてもよい。また、振動片91は、例えば、シリコン等の圧電体材料以外の材料を用いてもよい。この場合は、例えば、振動片91に圧電素子を形成し、通電により圧電素子を伸縮させることにより、振動片91を振動させる構成とすることができる。
−振動デバイスの製造方法−
次に、上述の振動デバイス1の製造方法について説明する。振動デバイス1の製造方法は、図5に示すように、半導体基板3に非貫通ビアV1、V2を形成する非貫通ビア形成工程S11と、半導体基板3に振動素子9を搭載する振動素子搭載工程S12と、半導体基板3に蓋体4を接合する接合工程S13と、半導体基板3を薄型化する半導体基板薄型化工程S14と、半導体基板3の下面32に外部電極53、54を形成する電極形成工程S15と、蓋体4を薄型化する蓋体薄型化工程S16と、個片化工程S17と、を含んでいる。また、非貫通ビア形成工程と半導体基板薄型化工程とによりビア形成工程が構成されている。以下、このような製造方法について詳細に説明する。
次に、上述の振動デバイス1の製造方法について説明する。振動デバイス1の製造方法は、図5に示すように、半導体基板3に非貫通ビアV1、V2を形成する非貫通ビア形成工程S11と、半導体基板3に振動素子9を搭載する振動素子搭載工程S12と、半導体基板3に蓋体4を接合する接合工程S13と、半導体基板3を薄型化する半導体基板薄型化工程S14と、半導体基板3の下面32に外部電極53、54を形成する電極形成工程S15と、蓋体4を薄型化する蓋体薄型化工程S16と、個片化工程S17と、を含んでいる。また、非貫通ビア形成工程と半導体基板薄型化工程とによりビア形成工程が構成されている。以下、このような製造方法について詳細に説明する。
[非貫通ビア形成工程S11]
まず、図6に示すように、シリコン基板からなり、その上面31側に予め複数の回路8が形成された半導体基板3を準備する。なお、図6には、説明のために複数の回路8のうちの1つのみを示し、他の回路8を省略する。なお、ここで準備する半導体基板3は、図2に示す完成品となった状態での半導体基板3よりも厚い。これにより、半導体基板3の強度が高くなり、後の工程の際、半導体基板3が破損し難くなるため、製造時のハンドリングが向上する。次に、例えば、ドライエッチング、特にボッシュ法によって積層体81の上面に開口する有底の凹部33、34を形成する。このように、有底の凹部33、34としておくことにより、例えば、貫通孔を形成する場合と比べて掘る深さが浅くなり、本工程の作業時間を短縮することができる。ただし、凹部33、34の形成方法は、特に限定されず、例えば、ウェットエッチング、レーザー加工等によって形成してもよい。
まず、図6に示すように、シリコン基板からなり、その上面31側に予め複数の回路8が形成された半導体基板3を準備する。なお、図6には、説明のために複数の回路8のうちの1つのみを示し、他の回路8を省略する。なお、ここで準備する半導体基板3は、図2に示す完成品となった状態での半導体基板3よりも厚い。これにより、半導体基板3の強度が高くなり、後の工程の際、半導体基板3が破損し難くなるため、製造時のハンドリングが向上する。次に、例えば、ドライエッチング、特にボッシュ法によって積層体81の上面に開口する有底の凹部33、34を形成する。このように、有底の凹部33、34としておくことにより、例えば、貫通孔を形成する場合と比べて掘る深さが浅くなり、本工程の作業時間を短縮することができる。ただし、凹部33、34の形成方法は、特に限定されず、例えば、ウェットエッチング、レーザー加工等によって形成してもよい。
次に、図7に示すように、例えば、電界めっきに代表されるめっき法によって、凹部33、34内に非貫通ビアV1、V2を形成すると共に、積層体81上に内部電極51、52(図示せず)および配線電極57、58を形成する。これにより、非貫通ビアV1、V2と回路8とが配線電極57、58を介して電気的に接続される。ただし、内部電極51、52および配線電極57、58の形成方法としては、電界めっきに限定されず、例えば、スパッタリング、蒸着等によって形成してもよい。
[振動素子搭載工程S12]
次に、振動素子9を準備し、金属バンプB1、B2を介して振動素子9を半導体基板3の上面31側に固定する。ここで、振動素子9は、振動片91に電極92が形成されたものである。
次に、振動素子9を準備し、金属バンプB1、B2を介して振動素子9を半導体基板3の上面31側に固定する。ここで、振動素子9は、振動片91に電極92が形成されたものである。
[接合工程S13]
次に、シリコン基板で構成された蓋体4を準備し、図8に示すように、真空中において蓋体4を半導体基板3の上面に接合しパッケージ2を形成する。なお、接合方法としては、特に限定されないが、本実施形態では、直接接合、特に常温接合によって接合する。これにより、半導体基板3と蓋体4とを強固に接合することができる。また、接着剤、接合層等を介さないため、パッケージ2の低背化を図ることができ、アウトガスの発生を抑制することもできる。なお、ここで準備する蓋体4は、天板部43が図2に示す完成品となった状態での蓋体4よりも厚い。これにより、蓋体4の強度が高くなり、後の工程の際、蓋体4が破損し難くなるため、製造時のハンドリングが向上する。
次に、シリコン基板で構成された蓋体4を準備し、図8に示すように、真空中において蓋体4を半導体基板3の上面に接合しパッケージ2を形成する。なお、接合方法としては、特に限定されないが、本実施形態では、直接接合、特に常温接合によって接合する。これにより、半導体基板3と蓋体4とを強固に接合することができる。また、接着剤、接合層等を介さないため、パッケージ2の低背化を図ることができ、アウトガスの発生を抑制することもできる。なお、ここで準備する蓋体4は、天板部43が図2に示す完成品となった状態での蓋体4よりも厚い。これにより、蓋体4の強度が高くなり、後の工程の際、蓋体4が破損し難くなるため、製造時のハンドリングが向上する。
[半導体基板薄型化工程S14]
次に、図9に示すように、半導体基板3を、その下面32側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分(図8中の点線より下側部分)を削除する加工を行い、非貫通ビアV1、V2が下面32に露出するまで、すなわち、貫通するまで半導体基板3を薄くする。これにより、貫通電極としてのビア55、56が形成される。なお、前記研削、研磨の方法としては、特に限定されず、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
次に、図9に示すように、半導体基板3を、その下面32側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分(図8中の点線より下側部分)を削除する加工を行い、非貫通ビアV1、V2が下面32に露出するまで、すなわち、貫通するまで半導体基板3を薄くする。これにより、貫通電極としてのビア55、56が形成される。なお、前記研削、研磨の方法としては、特に限定されず、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
[電極形成工程S15]
次に、図10に示すように、半導体基板3の下面32に、例えば、電界めっきによって外部電極53、54を形成する。ただし、外部電極53、54の形成方法としては、特に限定されない。
次に、図10に示すように、半導体基板3の下面32に、例えば、電界めっきによって外部電極53、54を形成する。ただし、外部電極53、54の形成方法としては、特に限定されない。
[蓋体薄型化工程S16]
次に、図11に示すように、蓋体4をその上面40側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分(図10中の点線より上側部分)を削除する加工を行い、蓋体4の天板部43を薄くする。このように、外部電極53、54を形成した後に、蓋体4を薄型化することにより、外部電極53、54を形成する際に蓋体4を厚くしておくことができ、機械的強度が高い状態で外部電極53、54を形成することができる。そのため、外部電極53、54をより精度よく形成することができる。なお、前記研削、研磨する方法としては、特に限定されず、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
次に、図11に示すように、蓋体4をその上面40側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分(図10中の点線より上側部分)を削除する加工を行い、蓋体4の天板部43を薄くする。このように、外部電極53、54を形成した後に、蓋体4を薄型化することにより、外部電極53、54を形成する際に蓋体4を厚くしておくことができ、機械的強度が高い状態で外部電極53、54を形成することができる。そのため、外部電極53、54をより精度よく形成することができる。なお、前記研削、研磨する方法としては、特に限定されず、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
[個片化工程S17]
蓋体薄型化工程の後、図11の切断線Lに沿って切断し、個片化された振動デバイス1が得られる。
蓋体薄型化工程の後、図11の切断線Lに沿って切断し、個片化された振動デバイス1が得られる。
以上の工程により、振動デバイス1が得られる。このような製造方法は、前述したように、第1主面としての上面31側に回路8が配置され、上面31と表裏の関係にある第2主面としての下面32側に外部電極53、54が配置されている半導体基板3と、上面31と下面32との間を貫通し、外部電極53、54と回路8とを電気的に接続するビア55、56と、半導体基板3の上面31側に配置されている振動素子9と、半導体基板3との間に振動素子9を収納するように、半導体基板3に接合されている蓋体4と、を有する振動デバイス1の製造方法である。そして、このような製造方法は、振動素子9を収納するように半導体基板3と前記蓋体4とを接合する接合工程と、半導体基板3にビア55、56を形成するビア形成工程と、接合工程よりも後に、半導体基板3を薄型化する半導体基板薄型化工程と、半導体基板薄型化工程とは別工程であり、接合工程よりも後に、蓋体4を薄型化する蓋体薄型化工程と、を含んでいる。このような製造方法によれば、振動デバイス1のような回路一体型の振動デバイスを容易に薄型化することができる。特に、半導体基板薄型化工程と蓋体薄型化工程とを別工程で行うこと、すなわち、半導体基板3と蓋体4とを同時に薄型化しないこと(本実施形態では、半導体基板3の薄型化が完了した後に、蓋体4を薄型化すること)により、半導体基板3および蓋体4をそれぞれ高精度に薄型化することができる。
また、前述したように、振動デバイス1の製造方法は、半導体基板薄型化工程よりも後に、外部電極53、54を形成する電極形成工程を含んでいる。これにより、外部電極53、54を容易に形成することができると共に、外部電極53、54とビア55、56とを容易に電気的に接続することができる。
また、前述したように、振動デバイス1の製造方法では、蓋体薄型化工程は、電極形成工程よりも後に行われる。これにより、外部電極53、54を形成する際に蓋体4を厚くしておくことができ、機械的強度が高い状態で外部電極53、54を形成することができる。そのため、外部電極53、54をより精度よく形成することができる。ただし、蓋体薄型化工程の順序としては、これに限定されず、例えば、電極形成工程よりも前に行われてもよい。
また、前述したように、振動デバイス1の製造方法では、ビア形成工程は、半導体基板3と蓋体4とを接合する前に、上面31に開口する有底の非貫通ビアV1、V2を形成する工程と、半導体基板薄型化工程において、下面32側に非貫通ビアV1、V2が露出するまで、すなわち、貫通するまで半導体基板3を下面32側から薄型化する工程と、を含んでいる。これにより、ビア55、56を形成するまで半導体基板3を厚くしておくことができるため、製造時のハンドリングが向上する。
また、前述したように、接合工程では、半導体基板3と蓋体4とを真空中で直接接合する。これにより、半導体基板3と蓋体4とを強固に接合することができる。また、接着剤、接合層等を介さないため、パッケージ2の低背化を図ることができ、アウトガスの発生を抑制することもできる。また、半導体基板3と蓋体4との接合と同時に収納空間Sを真空とすることができる。
ここで、上述した製造方法では、半導体基板3と蓋体4とを接合し、その後で、蓋体4を薄型化している。収納空間Sが真空状態であることから、図12に示すように、蓋体4の凹部41の底面410は、収納空間S内に突出する凸状に湾曲している。一方、蓋体4の上面40は、研削、研磨等によって平坦な面となっている。つまり、上述した製造方法で製造された振動デバイス1では、蓋体4の天板部43(凹部41と平面視で重なる部分)の厚さが縁部から中央部に向けて漸増することになる。これに対して、蓋体4を薄型化した後で、半導体基板3と蓋体4とを接合した場合は、図13に示すように、底部43の厚さは、全域でほぼ等しくなり、凹部41の底面410および上面40が共に収納空間S内に突出する凸状に湾曲する。
このように、蓋体4の天板部43の厚さが縁部から中央部に向けて漸増することから、天板部43を厚くすることができるため、蓋体4の中央部近傍の機械的強度を高めることができる。
また、蓋体薄型化工程後に個片化して得られた振動デバイス1は、蓋体4の平面面積に対する蓋体4の中央部近傍の厚さの比であるアスペクト比が大きくなり、蓋体4の強度が高くなるため、個片化された状態での振動デバイス1のハンドリング性が向上する。
<第2実施形態>
図14は、本発明の第2実施形態に係る振動デバイスの製造工程を示す図である。図15ないし図20は、それぞれ、振動デバイスの製造方法を説明するための断面図である。
図14は、本発明の第2実施形態に係る振動デバイスの製造工程を示す図である。図15ないし図20は、それぞれ、振動デバイスの製造方法を説明するための断面図である。
本実施形態は、振動デバイス1の製造方法の工程が異なること以外は、前述した第1実施形態と同様である。以下の説明では、第2実施形態の振動デバイス1の製造方法に関し、前述した第1実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図15ないし図20では、前述した第1実施形態と同様の構成について同一符号を付している。
本実施形態では、振動デバイス1の製造方法は、図14に示すように、半導体基板3に振動素子9を搭載する振動素子搭載工程S21と、半導体基板3に蓋体4を接合する接合工程S22と、半導体基板3を薄型化する半導体基板薄型化工程S23と、半導体基板3にビア55、56を形成するビア形成工程S24と、半導体基板3の下面32に外部電極53、54を形成する電極形成工程S25と、蓋体4を薄型化する蓋体薄型化工程S26と、個片化工程S27と、を含んでいる。以下、このような製造方法について詳細に説明する。
[振動素子搭載工程S21]
まず、図15に示すように、シリコン基板からなり、その上面31側に回路8、内部電極51、52(図示せず)および配線電極57、58が形成された半導体基板3を準備する。なお、ここで準備される半導体基板3は、完成品となった状態での半導体基板3よりも厚い。これにより、前記と同様に、半導体基板3が破損し難くなり、製造時のハンドリングが向上する。次に、振動素子9を準備し、金属バンプB1、B2を介して振動素子9を半導体基板3の上面31側に固定する。
まず、図15に示すように、シリコン基板からなり、その上面31側に回路8、内部電極51、52(図示せず)および配線電極57、58が形成された半導体基板3を準備する。なお、ここで準備される半導体基板3は、完成品となった状態での半導体基板3よりも厚い。これにより、前記と同様に、半導体基板3が破損し難くなり、製造時のハンドリングが向上する。次に、振動素子9を準備し、金属バンプB1、B2を介して振動素子9を半導体基板3の上面31側に固定する。
[接合工程S22]
次に、シリコン基板で構成された蓋体4を準備し、図16に示すように、蓋体4を半導体基板3の上面に接合し、振動素子9を収納するパッケージ2を形成する。なお、接合方法としては、特に限定されないが、本実施形態では、直接接合、特に常温接合によって接合する。これにより、半導体基板3と蓋体4とを強固に接合することができる。また、接着剤、接合層等を介さないため、パッケージ2の低背化を図ることができ、アウトガスの発生を抑制することもできる。なお、ここで準備される蓋体4は、その天板部43の部分が完成品となった状態での蓋体4よりも厚い。これにより、前記と同様に、蓋体4の強度が増し、製造時のハンドリングが向上する。
次に、シリコン基板で構成された蓋体4を準備し、図16に示すように、蓋体4を半導体基板3の上面に接合し、振動素子9を収納するパッケージ2を形成する。なお、接合方法としては、特に限定されないが、本実施形態では、直接接合、特に常温接合によって接合する。これにより、半導体基板3と蓋体4とを強固に接合することができる。また、接着剤、接合層等を介さないため、パッケージ2の低背化を図ることができ、アウトガスの発生を抑制することもできる。なお、ここで準備される蓋体4は、その天板部43の部分が完成品となった状態での蓋体4よりも厚い。これにより、前記と同様に、蓋体4の強度が増し、製造時のハンドリングが向上する。
[半導体基板薄型化工程S23]
次に、図17に示すように、半導体基板3をその下面32側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分を削除する加工を行い、半導体基板3を薄くする。なお、前記研削、研磨の方法としては、特に限定されず、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
次に、図17に示すように、半導体基板3をその下面32側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分を削除する加工を行い、半導体基板3を薄くする。なお、前記研削、研磨の方法としては、特に限定されず、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
[ビア形成工程S24、電極形成工程S25]
次に、図18に示すように、例えば、ドライエッチング、特にボッシュ法によって、下面32側から半導体基板3の上面31と下面32とを貫通する貫通孔35、36を形成する。貫通孔35、36は、配線電極57、58と重なるように形成する。ただし、貫通孔35、36の形成方法は、特に限定されず、例えば、ウェットエッチングによって形成してもよい。次に、例えば、電界めっきによって貫通孔35、36内に貫通電極としてのビア55、56を形成すると共に、半導体基板3の下面32に外部電極53、54を形成する。これにより、外部電極53、54と回路8とがビア55、56および配線電極57、58を介して電気的に接続される。ただし、ビア55、56および外部電極53、54の形成方法としては、電界めっきに限定されず、例えば、スパッタリング、蒸着等によって形成してもよい。
次に、図18に示すように、例えば、ドライエッチング、特にボッシュ法によって、下面32側から半導体基板3の上面31と下面32とを貫通する貫通孔35、36を形成する。貫通孔35、36は、配線電極57、58と重なるように形成する。ただし、貫通孔35、36の形成方法は、特に限定されず、例えば、ウェットエッチングによって形成してもよい。次に、例えば、電界めっきによって貫通孔35、36内に貫通電極としてのビア55、56を形成すると共に、半導体基板3の下面32に外部電極53、54を形成する。これにより、外部電極53、54と回路8とがビア55、56および配線電極57、58を介して電気的に接続される。ただし、ビア55、56および外部電極53、54の形成方法としては、電界めっきに限定されず、例えば、スパッタリング、蒸着等によって形成してもよい。
ここで、例えば、配線電極57、58を省略してもよい。この場合は、図19に示すように、まず、貫通孔35、36を積層体81内に形成された配線層810と重なるように形成する。次に、電界めっきによって貫通孔35、36内にビア55、56を形成すると共に、半導体基板3の下面32に外部電極53、54を形成すればよい。
[蓋体薄型化工程S26]
次に、図20に示すように、蓋体4をその上面40側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分を削除する加工を行い、蓋体4を薄くする。このように、ビア55、56および外部電極53、54を形成した後に蓋体4を薄型化することにより、ビア55、56および外部電極53、54を形成する際に蓋体4を厚くしておくことができ、機械的強度が高い状態でビア55、56および外部電極53、54を形成することができる。そのため、ビア55、56および外部電極53、54をより精度よく形成することができる。なお、蓋体4を研削、研磨する方法としては、特に限定されず、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
次に、図20に示すように、蓋体4をその上面40側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分を削除する加工を行い、蓋体4を薄くする。このように、ビア55、56および外部電極53、54を形成した後に蓋体4を薄型化することにより、ビア55、56および外部電極53、54を形成する際に蓋体4を厚くしておくことができ、機械的強度が高い状態でビア55、56および外部電極53、54を形成することができる。そのため、ビア55、56および外部電極53、54をより精度よく形成することができる。なお、蓋体4を研削、研磨する方法としては、特に限定されず、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
[個片化工程S27]
蓋体薄型化工程の後、図20の切断Lに沿って切断し、個片化された振動デバイス1が得られる。
蓋体薄型化工程の後、図20の切断Lに沿って切断し、個片化された振動デバイス1が得られる。
以上により、振動デバイス1が製造される。このように、本実施形態では、ビア形成工程は、半導体基板3を薄型化する半導体基板薄型化工程よりも後に行われ、下面32側から上面31と下面32とを貫通するビア55、56を形成する。このように、半導体基板3を薄型化してからビア55、56を形成することにより、貫通孔35、36の掘り深さを浅くすることができる。そのため、ビア55、56の形成が容易となる。
以上のような第2実施形態によっても、前述した第1実施形態と同様の効果を発揮することができる。
<第3実施形態>
図21は、本発明の第3実施形態に係る振動デバイスを示す断面図である。
図21は、本発明の第3実施形態に係る振動デバイスを示す断面図である。
本実施形態は、振動デバイス1の構成が異なること以外は、前述した第1実施形態と同様である。以下の説明では、第3実施形態の振動デバイス1に関し、前述した第1実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図21では、前述した第1実施形態と同様の構成について同一符号を付している。
図21に示すように、本実施形態の振動デバイス1では、半導体基板3と蓋体4との間に、振動素子9が一体形成されている素子基板90が挟み込まれている。具体的には、素子基板90は、枠状の支持部901と、支持部901の内側に位置し、連結部902を介して支持部901に支持されている振動片91と、を有し、振動片91に電極92が形成されることにより、振動素子9が構成されている。このような素子基板90は、支持部901において接合部材10を介して半導体基板3と接合されており、支持部901において接合部材11を介して蓋体4と接合されている。なお、本実施形態では、蓋体4は、凹部41を有さず、単板状をなしている。
このような振動デバイス1についても、前述した第1実施形態および第2実施形態と同様の製造方法によって製造することができる。
以上、本発明の振動デバイスの製造方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、本発明は、前記各実施形態のうちの、任意の2以上の構成を組み合わせたものであってもよい。
また、前述した実施形態では、振動デバイスを発振器に適用した構成について説明したが、これに限定されず、例えば、振動デバイスを加速度、角速度等の物理量を検出可能な物理量センサーに適用してもよい。この場合、振動素子9として、駆動振動モードと、受けた物理量に応じて励振される検出振動モードとを有する素子を用い、回路8を、振動素子9を駆動振動モードで駆動させるための駆動回路と、振動素子9の検出振動モードから得られる信号に基づいて物理量を検出する検出回路と、を有する構成とすればよい。
1…振動デバイス、10…接合部材、11…接合部材、2…パッケージ、3…半導体基板、31…上面、310…能動面、32…下面、33、34…凹部、35、36…貫通孔、4…蓋体、40…上面、41…凹部、410…底面、43…天板部、51、52…内部電極、53、54…外部電極、55、56…ビア、57、58…配線電極、8…回路、81…積層体、810…配線層、9…振動素子、90…素子基板、901…支持部、902…連結部、91…振動片、92…電極、921、922…励振電極、923、924…接続電極、925、926…引出配線、B1、B2…金属バンプ、Q…接合部分、S…収納空間、V1、V2…非貫通ビア
Claims (6)
- 第1主面側に回路が配置され、前記第1主面と表裏の関係にある第2主面側に外部電極が配置されている半導体基板と、
前記第1主面と前記第2主面との間を貫通し、前記外部電極と前記回路とを電気的に接続するビアと、
前記半導体基板の前記第1主面側に配置されている振動素子と、
前記半導体基板との間に前記振動素子を収納するように、前記半導体基板に接合されている蓋体と、を有する振動デバイスの製造方法であって、
前記振動素子を収納するように前記半導体基板と前記蓋体とを接合する接合工程と、
前記半導体基板に前記ビアを形成するビア形成工程と、
前記接合工程よりも後に、前記半導体基板を薄型化する半導体基板薄型化工程と、
前記半導体基板薄型化工程とは別工程であり、前記接合工程よりも後に、前記蓋体を薄型化する蓋体薄型化工程と、を含んでいることを特徴とする振動デバイスの製造方法。 - 前記半導体基板薄型化工程よりも後に、前記外部電極を形成する電極形成工程を含んでいる請求項1に記載の振動デバイスの製造方法。
- 前記蓋体薄型化工程は、前記電極形成工程よりも後に行われる請求項2に記載の振動デバイスの製造方法。
- 前記ビア形成工程は、前記半導体基板と前記蓋体とを接合する前に、前記第1主面に開口する有底の非貫通ビアを形成する工程と、
前記半導体基板薄型化工程において、前記第2主面側に前記非貫通ビアが露出するまで前記半導体基板を前記第2主面側から薄型化する工程と、を含んでいる請求項1ないし3のいずれか1項に記載の振動デバイスの製造方法。 - 前記ビア形成工程は、前記半導体基板薄型化工程よりも後に行われ、前記第2主面側から前記第1主面と前記第2主面とを貫通する前記ビアを形成する請求項1ないし3のいずれか1項に記載の振動デバイスの製造方法。
- 前記接合工程では、前記半導体基板と前記蓋体とを直接接合する請求項1ないし5のいずれか1項に記載の振動デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018162882A JP2020036262A (ja) | 2018-08-31 | 2018-08-31 | 振動デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018162882A JP2020036262A (ja) | 2018-08-31 | 2018-08-31 | 振動デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020036262A true JP2020036262A (ja) | 2020-03-05 |
Family
ID=69669223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018162882A Pending JP2020036262A (ja) | 2018-08-31 | 2018-08-31 | 振動デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020036262A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113411060A (zh) * | 2020-03-17 | 2021-09-17 | 精工爱普生株式会社 | 振动器件 |
US11818958B2 (en) | 2019-09-30 | 2023-11-14 | Seiko Epson Corporation | Vibration device |
-
2018
- 2018-08-31 JP JP2018162882A patent/JP2020036262A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11818958B2 (en) | 2019-09-30 | 2023-11-14 | Seiko Epson Corporation | Vibration device |
CN113411060A (zh) * | 2020-03-17 | 2021-09-17 | 精工爱普生株式会社 | 振动器件 |
CN113411060B (zh) * | 2020-03-17 | 2023-12-12 | 精工爱普生株式会社 | 振动器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6864274B2 (ja) | 共振装置 | |
JP2020036262A (ja) | 振動デバイスの製造方法 | |
CN114792751A (zh) | 振动器件以及振动器件的制造方法 | |
US20230208388A1 (en) | Vibrator device and method for manufacturing vibrator device | |
WO2020049814A1 (ja) | Memsデバイスの製造方法及びmemsデバイス | |
US20220182036A1 (en) | Resonance device, collective board, and method of manufacturing resonance device | |
US20220278268A1 (en) | Piezoelectric vibration element, piezoelectric resonator unit, and electronic device | |
US20220123705A1 (en) | Piezoelectric resonator unit and oscillator provided with the same | |
US11689177B2 (en) | Electronic device and manufacturing method therefor | |
JP2009165102A (ja) | 圧電発振器および圧電発振器の製造方法 | |
JP2007251601A (ja) | 小型圧電発振器、小型圧電発振器の製造方法 | |
JP2013153455A (ja) | 接合用ウェハ | |
WO2021220544A1 (ja) | 圧電振動子及びそれを備える圧電発振器 | |
US20220182033A1 (en) | Resonator Device | |
KR20170004207A (ko) | 수정 진동자 및 이를 포함하는 수정 진동자 패키지 | |
JP2008131197A (ja) | 圧電振動子及び圧電振動子の製造方法 | |
JP7423963B2 (ja) | 振動デバイスの製造方法 | |
JPH0786866A (ja) | 複合単結晶圧電基板とその製造方法 | |
JP2009141641A (ja) | 圧電デバイス | |
JP7389410B2 (ja) | 圧電振動子及びその製造方法 | |
WO2021059576A1 (ja) | 圧電振動子 | |
US12009801B2 (en) | Resonator device | |
JP2023121635A (ja) | 振動デバイスおよび振動デバイスの製造方法 | |
WO2021215040A1 (ja) | 圧電振動子 | |
JP2022183735A (ja) | 振動デバイス |