JP6864274B2 - 共振装置 - Google Patents

共振装置 Download PDF

Info

Publication number
JP6864274B2
JP6864274B2 JP2019555257A JP2019555257A JP6864274B2 JP 6864274 B2 JP6864274 B2 JP 6864274B2 JP 2019555257 A JP2019555257 A JP 2019555257A JP 2019555257 A JP2019555257 A JP 2019555257A JP 6864274 B2 JP6864274 B2 JP 6864274B2
Authority
JP
Japan
Prior art keywords
resonator
cmos
layer
lid
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019555257A
Other languages
English (en)
Other versions
JPWO2019102872A1 (ja
Inventor
圭一 梅田
圭一 梅田
忠行 大川
忠行 大川
拓 加本
拓 加本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019102872A1 publication Critical patent/JPWO2019102872A1/ja
Application granted granted Critical
Publication of JP6864274B2 publication Critical patent/JP6864274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02244—Details of microelectro-mechanical resonators
    • H03H9/02433—Means for compensation or elimination of undesired effects
    • H03H9/02448—Means for compensation or elimination of undesired effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • H03H9/2426—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators in combination with other electronic elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • H03H9/2468—Tuning fork resonators
    • H03H9/2478—Single-Ended Tuning Fork resonators
    • H03H9/2489—Single-Ended Tuning Fork resonators with more than two fork tines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08237—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H2009/155—Constructional features of resonators consisting of piezoelectric or electrostrictive material using MEMS techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device

Description

本発明は、共振装置に関する。
従来、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術を用いた圧電共振装置が例えばタイミングデバイスとして用いられている。この圧電共振装置は、スマートフォンなどの電子機器内に組み込まれるプリント基板上に実装される。
このような圧電共振装置は、共振子を発振させるための発振回路（たとえばＣＭＯＳデバイス）が必要となる。しかしＣＭＯＳデバイスの上に圧電共振装置を実装した場合、ＣＭＯＳデバイスの分製品高さが増えてしまう。そこで、製品高さの増加を抑えてＣＭＯＳデバイスに圧電共振装置を実装する技術が模索されている。
例えば、特許文献１や２には、圧電共振装置のパッケージの一部をＣＭＯＳデバイスで代替することで製品高さの増加を抑える技術が開示されている。
米国特許第７４４２５７０号明細書 米国特許第９１１４９７７号明細書
ところで、圧電共振装置において、共振子が振動する振動空間は、その共振特性を安定させるために、パッケージによって気密に封止され真空状態を保つ必要がある。しかしＣＭＯＳデバイスはアウトガスを考慮した設計はなされていない。特許文献１や２に記載された従来の技術では、ＣＭＯＳデバイスの回路が露出するため、回路に用いられる材料によっては、アウトガスが発生し、振動空間の真空度が低下してしまう。
本発明はこのような事情に鑑みてなされたものであり、製品高さの増加を低減しながら、振動空間を真空に保つことが可能な共振装置を提供することを目的とする。
本発明の一側面に係る共振装置は、下部電極と上部電極と、下部電極と上部電極との間に形成された圧電膜と、を有する共振子と、共振子の上部電極に対向して設けられた上蓋と、共振子の下部電極に対向して設けられ、上蓋とともに共振子を封止するように設けられた下蓋と、を有するＭＥＭＳデバイスと、上蓋及び下蓋のうちいずれか一方の蓋における共振子を向く側とは反対側の面に実装されたＣＭＯＳデバイスと、を備え、ＣＭＯＳデバイスは、ＣＭＯＳ層と、当該ＣＭＯＳ層における共振子を向く側とは反対側の面に設けられた保護層とを有し、上蓋及び下蓋のうちＣＭＯＳデバイスと接合される蓋は、当該ＣＭＯＳデバイスと共振子とを電気的に接続する貫通電極を有する。
本発明によれば製品高さの増加を低減しながら、振動空間を真空に保つことが可能な共振装置を提供することが可能となる。
第１実施形態に係る共振装置の外観を概略的に示す斜視図である。 第１実施形態に係る共振装置の構造を概略的に示す分解斜視図である。 第１実施形態に係る共振子の平面図である。 図１のＡＡ’断面図である。 第１実施形態に係る共振装置のプロセスフローを説明する模式図である。 第１実施形態に係る共振装置のプロセスフローを説明する模式図である。 第１実施形態に係る共振装置のプロセスフローを説明する模式図である。 第１実施形態に係る共振装置のプロセスフローを説明する模式図である。 第１実施形態に係る共振装置のプロセスフローを説明する模式図である。 第１実施形態に係る共振装置のプロセスフローを説明する模式図である。 第１実施形態に係る共振装置のプロセスフローを説明する模式図である。 第１実施形態に係る共振装置のプロセスフローを説明する模式図である。 第２実施形態に係る共振装置のプロセスフローを説明する模式図である。 第２実施形態に係る共振装置のプロセスフローを説明する模式図である。 第２実施形態に係る共振装置のプロセスフローを説明する模式図である。 第３実施形態に係る共振装置の断面の構造の一例を概略的に示す図である。 第４実施形態に係る共振装置の断面の構造の一例を概略的に示す図である。 第５実施形態に係る共振装置の断面の構造の一例を概略的に示す図である。 第５実施形態に係る共振子の平面図である。 第６実施形態に係る共振装置の断面の構造の一例を概略的に示す図である。 第６実施形態に係る共振装置のプロセスフローを説明する模式図である。 第６実施形態に係る共振装置のプロセスフローを説明する模式図である。 第６実施形態に係る共振装置のプロセスフローを説明する模式図である。 第６実施形態に係る共振装置のプロセスフローを説明する模式図である。 第６実施形態に係る共振装置のプロセスフローを説明する模式図である。 第７実施形態に係る共振装置のプロセスフローを説明する模式図である。 第７実施形態に係る共振装置のプロセスフローを説明する模式図である。 第７実施形態に係る共振装置のプロセスフローを説明する模式図である。 第７実施形態に係る共振装置のプロセスフローを説明する模式図である。
［第１の実施形態］
以下、添付の図面を参照して本発明の第１実施形態について説明する。図１は、本発明の第１実施形態に係る共振装置１の外観を概略的に示す斜視図である。また、図２は、本発明の第１実施形態に係る共振装置１の構造を概略的に示す分解斜視図である。
この共振装置１は、ＭＥＭＳデバイス１００とＣＭＯＳデバイス４０とが接合されて構成されている。また、ＭＥＭＳデバイス１００は、下蓋２０と、共振子１０（以下、下蓋２０と共振子１０とを合わせて「ＭＥＭＳ基板５０」ともいう。）と、上蓋３０と、がこの順で積層され、接合されて構成されている。
共振子１０は、ＭＥＭＳ技術を用いて製造されるＭＥＭＳ振動子である。
共振子１０と上蓋３０とは、後述する接合部Ｈ１を介して接合されている。また、共振子１０と下蓋２０は、それぞれＳｉ基板を用いて形成されており、Ｓｉ基板同士が互いに接合されている。この上蓋３０と下蓋２０と、後述する共振子１０の保持部１４０と、接合部Ｈ１とにより、共振子１０が封止され、気密な振動空間が形成される。なお、ＭＥＭＳ基板５０（共振子１０及び下蓋２０）は、ＳＯＩ基板を用いて形成されてもよい。
以下、共振装置１の各構成について説明する。なお、以下の説明では、共振装置１のうち上蓋３０が設けられている側を上（または表）、下蓋２０が設けられている側を下（または裏）、として説明する。
（１．構成概要）
（１−１．上蓋３０）
上蓋３０はＸＹ平面に沿って平板状に広がっており、その裏面に例えば平たい直方体形状の凹部３１が形成されている。凹部３１は、側壁３３に囲まれており、共振子１０が振動する空間である振動空間の一部を形成する。また、上蓋３０には２つの貫通電極Ｖ３が形成されている。なお、上蓋３０は凹部３１を有さず、平板状の構成でもよい。
また、上蓋３０の凹部３１の共振子１０側の面にはゲッター層３４が形成されている。
（１−２．ＭＥＭＳ基板５０）
（Ａ．下蓋２０）
下蓋２０は、ＸＹ平面に沿って設けられる矩形平板状の底板２２と、底板２２の周縁部からＺ軸方向（すなわち、下蓋２０と共振子１０との積層方向）に延びる側壁２３とを有する。下蓋２０には、共振子１０と対向する面において、底板２２の表面と側壁２３の内面とによって形成される凹部２１が設けられる。凹部２１は、共振子１０の振動空間の一部を形成する。上述した上蓋３０と下蓋２０と保持部１４０と接合部Ｈ１によって、この振動空間は気密に封止され、真空状態が維持される。この振動空間には、例えば不活性ガス等の気体が充填されてもよい。なお、下蓋２０は凹部２１を有さず、平板状の構成でもよい。また、下蓋２０の凹部２１の共振子１０側の面にはゲッター層が形成されてもよい。
（Ｂ．共振子１０）
図３は、本実施形態に係る、共振子１０の構造を概略的に示す平面図である。共振子１０は、ＭＥＭＳ技術を用いて製造されるＭＥＭＳ振動子であり、図３の直交座標系におけるＸＹ平面内で面外振動する。なお、共振子１０は図３に示される面外屈曲振動モードを用いた共振子に限定されず、広がり振動モード、厚み縦振動モード、ラム波振動モード、面内屈曲振動モード、表面波振動モードに用いられても良い。これらはタイミングデバイス、ＲＦフィルタ、デュプレクサ、超音波トランスデューサー、ジャイロセンサ、加速度センサに応用される。さらに、アクチュエーター機能を持った圧電ミラーや圧電ジャイロ、圧力センサ機能を持った圧電マイクロフォンや超音波振動センサ等に用いられても良い。さらに静電ＭＥＭＳ素子、電磁駆動ＭＥＭＳ素子、ピエゾ抵抗ＭＥＭＳ素子に適用してもよい。
共振子１０は、振動部１２０と、保持部１４０と、保持腕１１０とを備えている。
振動部１２０は、保持部１４０の内側に設けられており、振動部１２０と保持部１４０との間には、所定の間隔で空間が形成されている。図３の例では、振動部１２０は、基部１３０と４本の振動腕１３５Ａ〜１３５Ｄ（まとめて「振動腕１３５」とも呼ぶ。）とを有している。なお、振動腕の数は、４本に限定されず、例えば１本以上の任意の数に設定される。本実施形態において、各振動腕１３５と、基部１３０とは、一体に形成されている。
基部１３０は、平面視において、Ｘ軸方向に長辺１３１ａ、１３１ｂ、Ｙ軸方向に短辺１３１ｃ、１３１ｄを有している。長辺１３１ａは、基部１３０の前端の面１３１Ａ（以下、「前端１３１Ａ」とも呼ぶ。）の一つの辺であり、長辺１３１ｂは基部１３０の後端の面１３１Ｂ（以下、「後端１３１Ｂ」とも呼ぶ。）の一つの辺である。基部１３０において、前端１３１Ａと後端１３１Ｂとは、互いに対向するように設けられている。
基部１３０は、前端１３１Ａにおいて、後述する振動腕１３５に接続され、後端１３１Ｂにおいて、後述する保持腕１１０に接続されている。なお、基部１３０は、図４の例では平面視において、略長方形の形状を有しているがこれに限定されず、長辺１３１ａの垂直二等分線に沿って規定される仮想平面Ｐに対して略面対称に形成されていればよい。基部１３０は、例えば、長辺１３１ｂが１３１ａより短い台形や、長辺１３１ａを直径とする半円の形状であってもよい。また、基部１３０の各面は平面に限定されず、湾曲した面であってもよい。なお、仮想平面Ｐは、振動部１２０における、振動腕１３５が並ぶ方向の中心を通る平面である。
基部１３０において、前端１３１Ａから後端１３１Ｂに向かう方向における、前端１３１Ａと後端１３１Ｂとの最長距離である基部長は３５μｍ程度である。また、基部長方向に直交する幅方向であって、基部１３０の側端同士の最長距離である基部幅は２６５μｍ程度である。
振動腕１３５は、Ｙ軸方向に延び、それぞれ同一のサイズを有している。振動腕１３５は、それぞれが基部１３０と保持部１４０との間にＹ軸方向に平行に設けられ、一端は、基部１３０の前端１３１Ａと接続されて固定端となっており、他端は開放端となっている。また、振動腕１３５は、それぞれ、Ｘ軸方向に所定の間隔で、並列して設けられている。なお、振動腕１３５は、例えばＸ軸方向の幅が５０μｍ程度、Ｙ軸方向の長さが４６５μｍ程度である。
保持部１４０は、ＸＹ平面に沿って振動部１２０の外側を囲むように、矩形の枠状に形成される。例えば、保持部１４０は、角柱形状の枠体から一体に形成されている。なお、保持部１４０は、振動部１２０の周囲の少なくとも一部に設けられていればよく、枠状の形状に限定されない。
また、保持部１４０における振動腕１３５の開放端と対向する領域と、保持腕と接続される領域とにはそれぞれ電圧印加部１４１が形成されている。電圧印加部１４１は外部電源と接続され、共振子１０に交番電界を印加することができる。
保持腕１１０は、保持部１４０の内側に設けられ、振動部１２０と保持部１４０とを接続する。
（１−３．ＣＭＯＳデバイス４０）
ＣＭＯＳデバイス４０は、ＳＯＩウエハを用いて形成された発振回路用ＣＭＯＳウエハであり、図２のＸＹ平面に沿って平板状に広がっており、端子Ｔ４を有している。またＣＭＯＳデバイス４０は、上蓋３０の共振子１０を向く側とは反対側の面に実装されている。
端子Ｔ４はＣＭＯＳデバイスの表面において、上蓋３０の貫通電極Ｖ３に対向する位置に形成される。端子Ｔ４は、上蓋３０と共振子１０とが後述する接合部Ｈ２によって共晶結合されると、保持部１４０上の電圧印加部１４１と電気的に接続される。
（２．積層構造）
図４を用いて共振装置１の積層構造について説明する。図４は、図１のＡＡ’断面図である。図４に示すように、本実施形態に係る共振装置１では、下蓋２０の側壁２３上に共振子１０の保持部１４０が接合され、さらに共振子１０の保持部１４０と上蓋３０の側壁３３とが接合される。このように下蓋２０と上蓋３０との間に共振子１０が保持され、下蓋２０と上蓋３０と共振子１０の保持部１４０とによって、振動腕１３５が振動する振動空間が形成される。
（２−１．上蓋３０）
上蓋３０は、所定の厚みのＳｉ（シリコン）ウエハＬ３により形成されている。図４に示すように、上蓋３０はその周辺部（側壁３３）で後述する接合部Ｈ１により共振子１０の保持部１４０と接合されている。上蓋３０における、共振子１０に対向する表面、裏面及び貫通電極Ｖ３の側面は、酸化ケイ素膜Ｌ３１に覆われていることが好ましい。酸化ケイ素膜Ｌ３１は、例えばＳｉウエハＬ３の表面の酸化や、化学気相蒸着（ＣＶＤ: Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、ＳｉウエハＬ３の表面に形成される。
また、上蓋３０の凹部３１の共振子１０と対向する側の面にはゲッター層３４が形成されている。ゲッター層３４は、例えばＴｉ（チタン）等から形成され、上蓋３０と下蓋２０とで形成される振動空間に発生されるアウトガスを吸着する。本実施形態に係る上蓋３０は凹部３１の共振子１０に対向する面のほぼ全面にゲッター層３４が形成されるため、十分にアウトガスを吸着することができ、振動空間を真空に保つことができる。
また、上蓋３０の貫通電極Ｖ３は、上蓋３０に形成された貫通孔に多結晶シリコン（Ｐｏｌｙ−Ｓｉ）等の金属が充填されて形成される。貫通電極Ｖ３は、端子Ｔ４と電圧印加部１４１とを電気的に接続させる配線として機能する。なお、貫通電極Ｖ３と電圧印加部１４１との間には例えばＡｌ膜やＧｅ膜等が形成されている。
（２−２．ＭＥＭＳ基板：下蓋２０）
下蓋２０の底板２２及び側壁２３は、Ｓｉ（シリコン）ウエハＬ１により、一体的に形成されている。また、下蓋２０は、側壁２３の上面によって、共振子１０の保持部１４０と接合されている。Ｚ軸方向に規定される下蓋２０の厚みは例えば、１５０μｍ、凹部２１の深さは例えば５０μｍである。なお、ＳｉウエハＬ１は、縮退されていないシリコンから形成されており、その抵抗率は例えば１６ｍΩ・ｃｍ以上である。
（２−３．ＭＥＭＳ基板：共振子１０）
共振子１０では、保持部１４０、基部１３０、振動腕１３５、保持腕１１０は、同一プロセスで一体的に形成される。共振子１０では、まず、Ｓｉ（シリコン）基板Ｆ２（基板の一例である。）の上に、金属層Ｅ１が積層されている。そして、金属層Ｅ１の上には、金属層Ｅ１を覆うように、圧電薄膜Ｆ３が積層されており、さらに、圧電薄膜Ｆ３の上には、金属層Ｅ２）が積層されている。金属層Ｅ２の上には、金属層Ｅ２を覆うように、保護膜２３５が積層されている。
Ｓｉ基板Ｆ２は、例えば、厚さ６μｍ程度の縮退したｎ型Ｓｉ半導体から形成されており、ｎ型ドーパントとしてＰ（リン）やＡｓ（ヒ素）、Ｓｂ（アンチモン）などを含むことができる。Ｓｉ基板Ｆ２に用いられる縮退Ｓｉの抵抗値は、例えば１６ｍΩ・ｃｍ未満であり、より好ましくは１．２ｍΩ・ｃｍ以下である。さらにＳｉ基板Ｆ２の下面には酸化ケイ素（例えばＳｉＯ２）層Ｆ２１（温度特性補正層の一例である。）が形成されている。これにより、温度特性を向上させることが可能になる。なお、酸化ケイ素層Ｆ２１は、Ｓｉ基板Ｆ２の上面に形成されてもよいし、Ｓｉ基板Ｆ２の上面と下面の双方に形成されてもよい。
また、金属層Ｅ２、Ｅ１は、例えば厚さ０．１μｍ以上０．２μｍ以下程度のＭｏ（モリブデン）やアルミニウム（Ａｌ）等を用いて形成される。
金属層Ｅ２、Ｅ１は、エッチング等により、所望の形状に形成される。金属層Ｅ１は、例えば振動部１２０上においては、下部電極として機能するように形成される。また、金属層Ｅ１は、保持腕１１０や保持部１４０上においては、共振子１０の外部に設けられた交流電源に下部電極を接続するための配線として機能するように形成される。
他方で、金属層Ｅ２は、振動部１２０上においては、上部電極として機能するように形成される。また、金属層Ｅ２は、保持腕１１０や保持部１４０上においては、共振子１０の外部に設けられた回路に上部電極を接続するための配線として機能するように形成される。
さらに、保護膜２３５は、ＡｌＮやＳｉＮ等の窒化膜やＴａ２Ｏ５（５酸化タンタル）やＳｉＯ２等の酸化膜により形成される。保護膜２３５は、保持部１４０上において、金属層Ｅ２が露出するように除去さる。保護膜２３５が除去された箇所にはＡｌ等の金属が充填され、電圧印加部１４１が形成される。
なお、ＣＭＯＳデバイス４０の外面に形成された端子Ｔ４と、電圧印加部１４１との接続にあたっては、上蓋３０に形成された貫通電極Ｖ３と接続される接続配線Ｗ１を介して行われる。この接続配線Ｗ１は例えばＡｌとＧｅとの共晶結合によって構成される。
圧電薄膜Ｆ３は、印加された電圧を振動に変換する圧電体の薄膜であり、例えば、ＡｌＮ（窒化アルミニウム）等の窒化物や酸化物を主成分とすることができる。具体的には、圧電薄膜Ｆ３は、ＳｃＡｌＮ（窒化スカンジウムアルミニウム）により形成することができる。ＳｃＡｌＮは、窒化アルミニウムにおけるアルミニウムの一部をスカンジウムに置換したものである。また、圧電薄膜Ｆ３は、例えば、１μｍの厚さを有するが、０．２μｍから２μｍ程度を用いることも可能である。
圧電薄膜Ｆ３は、金属層Ｅ２、Ｅ１によって圧電薄膜Ｆ３に印加される電界に応じて、ＸＹ平面の面内方向すなわちＹ軸方向に伸縮する。この圧電薄膜Ｆ３の伸縮によって、振動腕１３５は、下蓋２０及び上蓋３０の内面に向かってその自由端を変位させ、面外の屈曲振動モードで振動する。
本実施形態では、外側の振動腕１３５Ａ、１３５Ｄに印加される電界の位相と、内側の振動腕１３５Ｂ、１３５Ｃに印加される電界の位相とが互いに逆位相になるように設定される。これにより、外側の振動腕１３５Ａ、１３５Ｄと内側の振動腕１３５Ｂ、１３５Ｃとが互いに逆方向に変位する。例えば、外側の振動腕１３５Ａ、１３５Ｄが上蓋３０の内面に向かって自由端を変位すると、内側の振動腕１３５Ｂ、１３５Ｃは下蓋２０の内面に向かって自由端を変位する。
（２−４．ＣＭＯＳデバイス４０）
ＣＭＯＳデバイス４０は、ＣＭＯＳ層Ｌ４２と、保護層Ｌ４３と、配線層Ｌ４１と、端子Ｔ４とから形成されている。
ＣＭＯＳ層Ｌ４２は、例えば厚さ１μｍ以上１００μｍ以下程度である。ＣＭＯＳ層Ｌ４２は、例えばＳｉ等で形成された基板上に、発振用ＣＭＯＳ回路や再配線が形成された層である。なお発振回路用ＣＭＯＳ回路は、端子Ｔ４を介して外部電源と電気的に接続される。
保護層Ｌ４３は、パッシベーション膜であり、例えば厚さ０．１μｍ以上１０μｍ以下程度のシリコン酸化膜、シリコン窒化膜、ポリイミド、ポリベンゾオキサゾールなどの有機樹脂等を用いて形成される。保護層Ｌ４３は、ＣＭＯＳ層Ｌ４２の共振子に向かう面の反対側の面（上面）を覆うように形成され、共振装置１の表面を保護する。
端子Ｔ４は、外部の電源や信号と、共振子１０とを電気的に接続させる。端子Ｔ４は、保護層Ｌ４３、及びＣＭＯＳ層Ｌ４２をエッチング等によって除去して貫通孔を作成し、作成した貫通孔にＡｌ等の金属を充填することによって生成される。
配線層Ｌ４１は、ＭＥＭＳデバイス１００とＣＭＯＳデバイス４０との間に設けられる。配線層Ｌ４１は、絶縁膜と配線とが積層された層であり、例えば厚さ０．１μｍ以上１０μｍ以下程度のＳｉＯ２（二酸化ケイ素）やＳｉＮ（窒化ケイ素）、ポリイミド、ポリベンゾオキサゾール、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）等の酸化物を用いて形成される。配線層Ｌ４１は、ＣＭＯＳ層Ｌ４２の共振子１０側の面（以下「下面」ともいう。）を覆うように形成され、当該ＣＭＯＳ層Ｌ４２に形成された発振用ＣＭＯＳ回路を保護する。
（２−５．その他構成）
接合部Ｈ１は、共振子１０と上蓋３０との間において、ＸＹ平面に沿って矩形の環状に形成される。接合部Ｈ１は、共振子１０と上蓋３０とを共晶結合し、共振子１０の振動空間を封止する。本実施形態では、接合部Ｈ１は、Ａｌ層Ｈ１１とＧｅ層Ｈ１２とＡｌ層Ｈ１３とがこの順で積層されて形成されている。このように接合部Ｈ１に接続配線Ｗ１と同じ種類の金属を用いることにより、プロセスを簡素化することができる。なお、図４においては、Ａｌ層Ｈ１１とＧｅ層Ｈ１２とＡｌ層Ｈ１３とは、それぞれ独立した層として記載しているが、実際にはこれらの界面は、共晶結合している。なお、接合部Ｈ１は、Ａｕ（金）膜及びＳｎ（錫）膜等によって形成されてもよい。
接合部Ｈ２は、上蓋３０とＣＭＯＳデバイス４０との間に形成され、上蓋３０とＣＭＯＳデバイス４０とを共晶接合する。本実施形態では、接合部Ｈ２は、Ｇｅ層Ｈ２１とＡｌ層Ｈ２２とがこの順に積層され形成される。なお、図４においては、Ｇｅ層Ｈ２１とＡｌ層Ｈ２２とは、それぞれ独立した層として記載しているが、実際にはこれらの界面は、共晶結合している。
このように、本実施形態に係る共振装置１はＣＭＯＳデバイス４０がハンドル層を有していない。これによって、ＣＭＯＳデバイス４０の薄膜化を図ることができるため、共振装置１の厚みを低減することができる。
さらに、本実施形態に係る共振装置１は、ＭＥＭＳデバイスの外部にＣＭＯＳデバイス４０が接続される構成となっている。これによって、ＣＭＯＳデバイス４０におけるＣＭＯＳ回路を構成する材料にアウトガスを発生させる物質を使った場合でも、ＭＥＭＳデバイスの振動空間において高真空を安定して得ることができる。
（３．プロセスフロー）
次に、図５Ａ乃至図５Ｈを用いて本実施形態に係る共振装置１の製造プロセスについて説明する。図５Ａ乃至図５Ｈは、共振装置１のプロセスフローのうち、上蓋３０とＣＭＯＳデバイス４０とが接合される際のプロセスを抜粋して説明する図である。説明の便宜上、共振装置１のうち、上蓋３０とＣＭＯＳデバイス４０以外の構成は省略している。なお、図５Ａ乃至図５Ｈでは、便宜上、ウエハに形成される複数の共振装置１のうち、１つの共振装置１を示して説明するが、共振装置１は、通常のＭＥＭＳプロセスと同様に、１つのウエハに複数形成された後に、当該ウエハが分割されることによって得られる。
最初に示す図５Ａの工程では、ＭＥＭＳデバイス１００と、ＣＭＯＳウエハ４００とを準備する。ＣＭＯＳウエハ４００は、ハンドルＳｉ層Ｌ４５と、ＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ：埋め込み酸化膜）層Ｌ４４（以下、ハンドルＳｉ層Ｌ４５とＢＯＸ層Ｌ４４とをまとめて「支持層」ともいう。）と、ＣＭＯＳ層Ｌ４２と、絶縁膜Ｌ４１’とがこの順で積層されて形成されている。なお、ハンドルＳｉ層Ｌ４５と、ＢＯＸ層Ｌ４４と、ＣＭＯＳ層Ｌ４２との形成には、既存のＣＭＯＳ形成プロセスが用いられる。ＣＭＯＳ層Ｌ４２において発振用ＣＭＯＳ回路が形成されたのち、当該発振用ＣＭＯＳ回路を覆うように絶縁膜Ｌ４１’が形成される。なお、絶縁膜Ｌ４１’は上述の配線層Ｌ４１と同一の材料で構成される。
さらに絶縁膜Ｌ４１’は、その一部が除去され、除去された箇所に発振用ＣＭＯＳ回路と電気的に接続されたＡｌ膜Ｈ２２が形成される。このとき、Ａｌ膜Ｈ２２は、絶縁膜Ｌ４１’との間に隙間を設けて形成される。これによって、続く加熱処理において、絶縁膜Ｌ４１’がストッパとして機能することで、ＣＭＯＳデバイス４０をＭＥＭＳデバイス１００に転写後も機械的な強度を保つことができる。
次に、図５Ｂの工程において、ＭＥＭＳデバイス１００の上蓋３０の表面に絶縁膜Ｌ４１’を形成する。そして、貫通電極Ｖ３に充填された金属が露出するように、貫通電極Ｖ３上において酸化膜Ｌ３４の一部を除去する。さらに酸化膜Ｌ３４を除去した箇所にＧｅ膜Ｈ２１を形成する。Ｇｅ膜Ｈ２１についてもＡｌ膜Ｈ２２と同様に、絶縁膜Ｌ４１’との間に隙間を設けて形成される。
そして、Ｇｅ膜Ｈ２１の中心とのＡｌ膜Ｈ２２の中心とが一致するように、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４００との位置合わせが行われる。なお、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４００との位置合わせは、例えば上蓋３０が形成されるウエハと、ＣＭＯＳウエハ４００が形成されるウエハとにそれぞれ印をつけ、ウエハ同士の位置を直接合わせる方法や、ウエハに形成された上蓋３０等の位置に基づいて間接的にウエハの位置を合わせる方法等が挙げられる。
位置合わせをした後、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４００とがヒータ等によって挟み込まれ、加圧と加熱処理が行われる（図５Ｃ）。このとき、ＣＭＯＳウエハ４００は、ＭＥＭＳデバイス１００に向かって移動させられ、この結果、Ａｌ膜Ｈ２２の中心とＧｅ膜Ｈ２１との中心とが一致するように接触している。
加熱処理における加熱温度は、例えば４００℃以上５００℃以下程度であり、加熱時間は、５分以上６０分以下程度であることが好ましい。さらに加熱時には、ＣＭＯＳウエハ４００からＭＥＭＳデバイス１００へと、例えば５Ｍｐａ以上２０Ｍｐａ以下程度の圧力で押圧される。これによって、Ａｌ膜Ｈ２２とＧｅ膜Ｈ２１とが共晶結合され、接合部Ｈ２が形成される。このときＣＭＯＳウエハ４００の絶縁膜Ｌ４１’とＭＥＭＳデバイス１００の絶縁膜Ｌ４１’とが押しつぶされることによって配線層Ｌ４１が形成される。配線層Ｌ４１が形成されることによって、ＣＭＯＳデバイス４０をＭＥＭＳデバイス１００に転写後も機械的な強度を保つことができる。
その後、ハンドルＳｉ層Ｌ４５と、ＢＯＸ層Ｌ４４とが順次、除去されることにより、ＣＭＯＳ層Ｌ４２の上面が露出される（図５Ｄ，５Ｅ）。
次に、ＣＭＯＳ層Ｌ４２の上面に保護層Ｌ４３を形成する（図５Ｆ）。続く図５Ｇに示す工程では、保護層Ｌ４３とＣＭＯＳ層Ｌ４２とを除去して貫通孔を生成し、生成した貫通孔に端子Ｔ４を形成する。さらに端子Ｔ４の側面を覆うように、再度保護層Ｌ４３を積層する（図５Ｈ）。その後、ダイシングによって、共振装置１に分割する。
このように、本実施形態に係る共振装置１において、ＣＭＯＳデバイス４０はハンドルＳｉを備えない構成となっている。これによって共振装置１の厚さを低減することができる。さらにＣＭＯＳデバイス４０をＭＥＭＳデバイス１００のパッケージ（すなわち上蓋３０）の外側に形成している。これによって、ＣＭＯＳデバイス４０に形成された回路において、アウトガスを発生させる材料が選択されたとしても、ＭＥＭＳデバイス１００の振動空間を真空に保つことができる。
［第２の実施形態］
第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
図６Ａ乃至６Ｃは、本実施形態に係る、共振装置２のプロセスフローである。本実施形態に係る共振装置２は第１実施形態に係る共振装置１の接合部Ｈ２に代えて接合部Ｈ３を有している。接合部Ｈ３は、絶縁層同士の活性化接合によって形成されている。以下に、本実施形態に係る共振装置２の詳細構成のうち、第１の実施形態との差異点を中心に説明する。
第２実施形態のプロセスフローでは、ＣＭＯＳウエハ４００において、Ａｌ膜Ｈ２２に代えてＣｕ（銅）膜Ｈ３２が形成される。Ｃｕ膜Ｈ３２は例えばダマシンプロセスによって形成される。また、ＭＥＭＳデバイス１００において、Ｇｅ膜Ｈ２１に代えてＣｕ膜Ｈ３１が形成される（図６Ａ）。このときＣｕ膜Ｈ３２及びＣｕ膜Ｈ３１はいずれもディッシング等により絶縁膜Ｌ４１’よりも厚さが薄く形成される。そして、Ｃｕ膜Ｈ３１の中心とのＣｕ膜Ｈ３２の中心とが一致するように、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４００との位置合わせが行われる。
位置合わせをした後、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４００とを絶縁膜Ｌ４１’によって接触させ、プラズマ活性化接合により絶縁膜Ｌ４１’同士を接合させる（図６Ｂ）。プラズマ活性化接合とは、接合前の接合面をＡｒなどのプラズマやイオンビームで表面の水分やカーボンなどの吸着物を除去したり、結合種を切って活性な結合種を表面に露出する方法のことである。一般には活性化処理後に加熱処理などせずにほぼ常温で接合するが、接合強度を高めるために２００℃以下程度の加熱をすることもある。
次に、２００℃程度のアニール処理によってＣｕ膜Ｈ３２とＣｕ膜Ｈ３１とを膨張させ、接合させる（図６Ｃ）ことにより、共振装置２が形成される。その他のプロセスは第１実施形態と同様である。
なお、Ｃｕ膜Ｈ３１、Ｈ３２は、例えば、Ｎｉ（ニッケル）、Ａｕ（金）で代替することも可能である。また、絶縁膜Ｌ４１'の材料は、例えば、ＳｉＯ2（二酸化ケイ素）やＳｉＮ（窒化ケイ素）、ポリイミド、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）等である。
［第３の実施形態］
以下に、本実施形態に係る共振装置３の各構成のうち、第１実施形態との差異点について説明する。図７は、本実施形態に係る、共振装置３の断面の構造の一例を概略的に示す図である。
本実施形態に係る共振装置３は、第１実施形態における共振子１０に代えて共振子１１を有している。共振子１１は３２ｋＨｚで動作する温度補正型発振器（ＴＣＸＯ：Temperature-Compensated Voltage-Controlled crystal Oscillator）である。
共振子１１は、圧電膜Ｆ３内に温度センサ１４２を有している。温度センサ１４２は、Ｍｏ（モリブデン）配線等によって形成されたミアンダ抵抗型温度センサである。本実施形態に係る共振装置３は、共振子１１が温度センサ１４２を有することによって、高精度な温度補正が可能となる。その他の構成、効果は第１実施形態と同様である。
［第４の実施形態］
以下に、本実施形態に係る共振装置４の各構成のうち、第１実施形態との差異点について説明する。図８は、本実施形態に係る、共振装置４の断面の構造の一例を概略的に示す図である。
本実施形態に係る共振装置４は、第１実施形態における共振子１０に代えて共振子１２を有している。共振子１２は３２ｋＨｚで動作するオーブン制御型発振器（ＯＣＸＯ：Oven-Controlled crystal Oscillator）である。
共振子１２は、圧電膜Ｆ３内に温度センサ１４２を有している。温度センサ１４２は、Ｍｏ（モリブデン）やポリシリコンやＮｉＣｒ（ニクロム）やＰｔ（白金）配線等によって形成されたミアンダ抵抗型温度センサである。さらに共振子１２は、振動腕１３５と基部１３０との接続箇所近傍にヒータ１４３を有している。ヒータ１４３は、ＭｏやポリシリコンやＮｉＣｒやＰｔ配線を用いて形成される。ヒータ１４３を共振子１２と同一平面上に形成することで、効率的に温度補正が可能となる。その他の構成、効果は第１実施形態と同様である。
［第５の実施形態］
以下に、本実施形態に係る共振装置５の各構成のうち、第１実施形態との差異点について説明する。図９は、本実施形態に係る共振装置５の断面の構造の一例を概略的に示す図である。本実施形態に係る共振装置５は、第１実施形態に係る共振装置１の上蓋３０、下蓋２０、共振子１０に代えて、上蓋３５、下蓋２５、共振子１３を有している。また、ＣＭＯＳデバイス４０は、下蓋２５の下面と接合されている。
上蓋３５は、第１実施形態における上蓋３０と異なり貫通電極Ｖ３が形成されていない。その他の上蓋３５の構成は第１実施形態における上蓋３０と同様である。
下蓋２５は、貫通電極Ｖ２を有している。貫通電極Ｖ２は、下蓋２５に形成された貫通孔に多結晶シリコン（Ｐｏｌｙ−Ｓｉ）等の金属が充填されて形成される。貫通電極Ｖ２は、端子Ｔ４と電圧印加部１４１とを電気的に接続させる配線として機能する。なお、貫通電極Ｖ２と電圧印加部１４１との間には例えばＡｌ膜やＧｅ膜等が形成されている。
また、下蓋２５の共振子１３に対向する表面、裏面及び貫通電極Ｖ２の側面は、酸化ケイ素膜Ｌ３１に覆われていることが好ましい。酸化ケイ素膜Ｌ３１は、例えばＳｉウエハＬ３の表面の酸化や、化学気相蒸着（ＣＶＤ: Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、ＳｉウエハＬ２の表面に形成される。
次に共振子１３の構成について説明する。図１０は、本実施形態に係る共振子１３の平面図である。共振子１３は、保持部１４０における振動腕１３５の開放端と対向する領域と、保持腕と接続される領域とにはそれぞれ貫通孔Ｖ１を有している。
再度、図９を参照し、共振子１３において、圧電薄膜Ｆ３、金属層Ｅ１、Ｅ２，保護膜２３５は、貫通孔Ｖ１よりも基部１３０側にしか積層されていない。また、共振子１３において、電圧印加部１４１は、貫通孔Ｖ１の側面に沿って、貫通電極Ｖ２まで形成されている。その他の構成、機能は第１実施形態と同様である。
［第６の実施形態］
以下に、本実施形態に係る共振装置６の各構成のうち、第１実施形態との差異点について説明する。図１１は、本実施形態に係る、共振装置６の断面の構造の一例を概略的に示す図である。
本実施形態に係る共振装置６は、ＣＭＯＳデバイス４０が貫通電極Ｖ４を有している。ＣＭＯＳデバイス４０の貫通電極Ｖ４は、ＣＭＯＳデバイス４０に形成された貫通孔に多結晶シリコン（Ｐｏｌｙ−Ｓｉ）等の金属が充填されて形成される。貫通電極Ｖ４は、端子Ｔ４と発振用ＣＭＯＳ回路とを電気的に接続させる配線として機能する。このＣＭＯＳデバイス４０において、貫通電極Ｖ４の側面は、酸化ケイ素膜Ｌ４６に覆われていることが好ましい。酸化ケイ素膜Ｌ４６は、例えばＣＭＯＳ層Ｌ４２の表面の酸化や、化学気相蒸着（ＣＶＤ: Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、ＣＭＯＳ層Ｌ４２の表面に形成される。
次に、図１２Ａ乃至図１２Ｅを用いて本実施形態に係る共振装置６の製造プロセスについて説明する。図１２Ａ乃至図１２Ｅは、共振装置６のプロセスフローのうち、上蓋３０とＣＭＯＳデバイス４０とが接合される際のプロセスを抜粋して説明する図である。説明の便宜上、共振装置６のうち、上蓋３０とＣＭＯＳデバイス４０以外の構成は省略している。なお、図１２Ａ乃至図１２Ｅでは、便宜上、ウエハに形成される複数の共振装置６のうち、１つの共振装置６を示して説明するが、共振装置６は、通常のＭＥＭＳプロセスと同様に、１つのウエハに複数形成された後に、当該ウエハが分割されることによって得られる。
最初に示す図１２Ａの工程では、ＭＥＭＳデバイス１００と、ＣＭＯＳウエハ４０１とを準備する。ＣＭＯＳウエハ４０１は、ＣＭＯＳ層Ｌ４２と、絶縁膜Ｌ４１’とがこの順で積層されて形成されている。すなわち、ＣＭＯＳウエハ４０１は、第１実施形態のＣＭＯＳウエハ４００とは異なり、ハンドルＳｉ層Ｌ４５及びＢＯＸ層Ｌ４４を含んでいない。
他方、ＣＭＯＳ層Ｌ４２には、上述した貫通電極Ｖ４及び酸化ケイ素膜Ｌ４６が形成されている。ＣＭＯＳ層Ｌ４２は、Ｓｉ等で形成された基板であり、図１２Ａの工程において、５０μｍ以上２００μｍ以下程度の厚さを有している。
ＣＭＯＳ層Ｌ４２において発振用ＣＭＯＳ回路が形成されたのち、当該発振用ＣＭＯＳ回路を覆うように絶縁膜Ｌ４１’が形成される。なお、絶縁膜Ｌ４１’は上述の配線層Ｌ４１と同一の材料で構成される。絶縁膜Ｌ４１’は、図１２Ａの工程において、１μｍ以上９μｍ以下程度の厚さを有している。また、絶縁膜Ｌ４１’は、第１実施形態の共振装置１の製造プロセスと同様に、その一部が除去され、除去された箇所に発振用ＣＭＯＳ回路と電気的に接続されたＡｌ膜Ｈ２２が形成される。
次に、第１実施形態の共振装置１の製造プロセスと同様に、ＭＥＭＳデバイス１００の上蓋３０の表面に絶縁膜Ｌ４１’及びＧｅ膜Ｈ２１を形成し、Ｇｅ膜Ｈ２１の中心とのＡｌ膜Ｈ２２の中心とが一致するように、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４０１との位置合わせが行われる。
図１２Ｂに示す工程では、位置合わせをした後、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４０１とがヒータ等によって挟み込まれ、加圧と加熱処理が行われる。これによって、Ａｌ膜Ｈ２２とＧｅ膜Ｈ２１とが共晶結合され、接合部Ｈ２が形成される。このとき、ＣＭＯＳウエハ４０１の絶縁膜Ｌ４１’とＭＥＭＳデバイス１００の絶縁膜Ｌ４１’とが押しつぶされることによって配線層Ｌ４１が形成される。
次に、図１２Ｃに示す工程では、貫通電極Ｖ４及び酸化ケイ素膜Ｌ４６の一部が突出するように、ＣＭＯＳ層Ｌ４２の厚さを薄くする。
次に、図１２Ｄに示す工程では、ＣＭＯＳ層Ｌ４２の上面に保護層Ｌ４３を形成する。続く図１２Ｅに示す工程では、貫通電極Ｖ４の表面を覆うように、保護層Ｌ４３の上に端子Ｔ４を形成する。その後、ダイシングによって、共振装置６に分割する。
［第７の実施形態］
以下に、本実施形態に係る共振装置７の製造プロセスのうち、第１実施形態との差異点について説明する。なお、本実施形態に係る共振装置７の各構成は、上述した第６実施形態の共振装置６と略同一であるため、図示及び説明を省略する。
図１３Ａ乃至図１３Ｄを用いて本実施形態に係る共振装置７の製造プロセスについて説明する。図１３Ａ乃至図１３Ｄは、共振装置７のプロセスフローのうち、上蓋３０とＣＭＯＳデバイス４０とが接合される際のプロセスを抜粋して説明する図である。説明の便宜上、共振装置７のうち、上蓋３０とＣＭＯＳデバイス４０以外の構成は省略している。なお、図１３Ａ乃至図１３Ｄでは、便宜上、ウエハに形成される複数の共振装置７のうち、１つの共振装置７を示して説明するが、共振装置７は、通常のＭＥＭＳプロセスと同様に、１つのウエハに複数形成された後に、当該ウエハが分割されることによって得られる。
最初に示す図１３Ａの工程では、ＭＥＭＳデバイス１００と、ＣＭＯＳウエハ４０２とを準備する。ＣＭＯＳウエハ４０２は、ＣＭＯＳ層Ｌ４２と、絶縁膜Ｌ４１’とがこの順で積層されて形成されている。ＣＭＯＳウエハ４０２は、第６実施形態のＣＭＯＳウエハ４０１と同様に、ハンドルＳｉ層Ｌ４５及びＢＯＸ層Ｌ４４を含んでいない。
また、ＣＭＯＳウエハ４０２のＣＭＯＳ層Ｌ４２には、図１３Ａの工程において、貫通電極Ｖ４及び酸化ケイ素膜Ｌ４６が形成されていない。
ＣＭＯＳ層Ｌ４２において発振用ＣＭＯＳ回路が形成されたのち、当該発振用ＣＭＯＳ回路を覆うように絶縁膜Ｌ４１’が形成される。なお、絶縁膜Ｌ４１’は上述の配線層Ｌ４１と同一の材料で構成される。また、絶縁膜Ｌ４１’は、第１実施形態の共振装置１の製造プロセスと同様に、その一部が除去され、除去された箇所に発振用ＣＭＯＳ回路と電気的に接続されたＡｌ膜Ｈ２２が形成される。
次に、第１実施形態の共振装置１の製造プロセスと同様に、ＭＥＭＳデバイス１００の上蓋３０の表面に絶縁膜Ｌ４１’及びＧｅ膜Ｈ２１を形成し、Ｇｅ膜Ｈ２１の中心とのＡｌ膜Ｈ２２の中心とが一致するように、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４０２との位置合わせが行われる。
図１３Ｂに示す工程では、位置合わせをした後、ＭＥＭＳデバイス１００とＣＭＯＳウエハ４０２とがヒータ等によって挟み込まれ、加圧と加熱処理が行われる。これによって、Ａｌ膜Ｈ２２とＧｅ膜Ｈ２１とが共晶結合され、接合部Ｈ２が形成される。このとき、ＣＭＯＳウエハ４０２の絶縁膜Ｌ４１’とＭＥＭＳデバイス１００の絶縁膜Ｌ４１’とが押しつぶされることによって配線層Ｌ４１が形成される。
次に、図１３Ｃに示す工程では、ＣＭＯＳ層Ｌ４２の一部が除去され、ＣＭＯＳ層Ｌ４２に貫通孔を形成する。
次に、図１３Ｄに示す工程では、ＣＭＯＳ層Ｌ４２の上面に保護層Ｌ４３を形成するとともに、貫通孔の側面に酸化ケイ素膜Ｌ４６を形成する。続く工程では、この貫通孔にＣｕ（銅）等の金属を充填して貫通電極Ｖ４を形成し、この貫通電極Ｖ４の表面を覆うように、保護層Ｌ４３の上に端子Ｔ４を形成する。その後、ダイシングによって、共振装置７に分割する。
［その他の実施形態］
既述の実施形態では、本発明に係る共振装置はＭＥＭＳ振動子として用いられる例について説明したが、適用例はこれに限定されない。例えば光スキャナ型ＭＥＭＳミラーや圧電マイクロフォン、圧電トランスデューサー、静電ＭＥＭＳ素子、電磁駆動ＭＥＭＳ素子、ピエゾ抵抗ＭＥＭＳ素子、ジャイロセンサ、加速度センサ等に適用してもよい。また、ＭＨｚ振動子に適用して、ＭＨｚ発振器に用いることも可能である。
以上、本発明の例示的な実施形態について説明した。
本発明の一実施形態に係る共振装置１は、下部電極Ｅ１と上部電極Ｅ２と、下部電極Ｅ１と上部電極Ｅ２との間に形成された圧電膜Ｆ３と、を有する共振子１０と、共振子１０の上部電極Ｅ２に対向して設けられた上蓋３０と、共振子１０の下部電極Ｅ１に対向して設けられ、上蓋３０とともに共振子１０を封止するように設けられた下蓋２０と、を有するＭＥＭＳデバイス１００と、上蓋３０及び下蓋２０のうちいずれか一方の蓋における共振子１０を向く側とは反対側の面に実装されたＣＭＯＳデバイス４０と、を備え、ＣＭＯＳデバイス４０は、ＣＭＯＳ層Ｌ４２と、当該ＣＭＯＳ層Ｌ４２における共振子１０を向く側とは反対側の面に設けられた保護層Ｌ４３とを有し、上蓋３０及び下蓋２０のうちＣＭＯＳデバイス４０と接合される蓋は、当該ＣＭＯＳデバイスと前記共振子とを電気的に接続する貫通電極を有する。このように、本実施形態に係る共振装置１はＣＭＯＳデバイス４０がハンドル層を備えていない。これによって、ＣＭＯＳデバイス４０の薄膜化を図ることができるため、共振装置１の厚みを低減することができる。さらに、本実施形態に係る共振装置１は、ＭＥＭＳデバイスの外部にＣＭＯＳデバイス４０が接続される構成となっている。これによって、ＣＭＯＳデバイス４０におけるＣＭＯＳ回路を構成する材料にアウトガスを発生させる物質を使った場合でも、ＭＥＭＳデバイスの振動空間において高真空を安定して得ることができる。
また、ＣＭＯＳデバイス４０は、ＣＭＯＳ層Ｌ４１における保護層Ｌ４３が設けられた側に外部端子Ｔ４を有することが好ましい。
また、ＭＥＭＳデバイス１００と、ＣＭＯＳデバイス４０とは、共晶接合された構成であることが好ましい。また、ＭＥＭＳデバイス１００と、ＣＭＯＳデバイス４０とは、アルミニウムとゲルマニウムとの共晶によって接合された構成であることが好ましい。ＣＭＯＳデバイス４０とＭＥＭＳデバイス１００との接合にＭＥＭＳデバイス１００における上蓋３０と共振子１０との接合を同じ金属を用いることによって、プロセスを簡素化することができる。
また、ＭＥＭＳデバイス１００と、ＣＭＯＳデバイス４０とは、酸化シリコンの活性化接合と、同一金属同士の接合とによって電気的に接続された構成であることも好ましい。
また、上蓋３０は共振子１０を向く側の面にゲッター膜３４を有することが好ましい。これによって、ＭＥＭＳデバイス１００の振動空間をより気密に保つことができる。
本発明の一実施形態に係る共振装置製造方法は、下部電極Ｅ１、上部電極Ｅ２、及び、下部電極Ｅ１と上部電極Ｅ２との間に形成された圧電膜Ｆ３を有する共振子１０と、共振子１０の上部電極Ｅ２に対向して設けられた上蓋３０と、共振子１０の下部電極Ｅ１に対向して設けられ、上蓋３０とともに共振子１０を封止するように設けられた下蓋２０と、を有し、上蓋３０及び下蓋２０のうちいずれか一方の蓋が貫通電極Ｖ３（またはＶ２）を有する、ＭＥＭＳデバイス１００を用意する工程と、ＣＭＯＳ層Ｌ４２と、ＣＭＯＳ層Ｌ４２上に設けられた配線層Ｌ４１と、を有するＣＭＯＳデバイス４０を用意する工程と、ＣＭＯＳデバイス４０における配線層Ｌ４１を、ＭＥＭＳデバイス１００における上蓋３０及び下蓋２０のうち貫通電極Ｖ３（またはＶ２）を有する蓋における共振子１０を向く側とは反対側の面に対向させて、ＭＥＭＳデバイス１００にＣＭＯＳデバイス４０を実装する工程と、ＣＭＯＳデバイス４０におけるＣＭＯＳ層Ｌ４２における共振子１０を向く側とは反対側の面に保護層Ｌ４３を形成する工程と、を備える。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１、２、３、４、５、６、７ 共振装置
１０、１１、１２、１３ 共振子
２０、２５ 下蓋
２１ 凹部
２２ 底板
２３ 側壁
３０、３５ 上蓋
３１ 凹部
３３ 側壁
３４ ゲッター層
４０ ＣＭＯＳデバイス
５０ 基板
１００ ＭＥＭＳデバイス
１１０ 保持腕
１２０ 振動部
１２０Ａ 振動部
１２７ 接合部
１３０ 基部
１３５ 振動腕
１４０ 保持部
１４１ 電圧印加部
１４２ 温度センサ
１４３ ヒータ
２３５ 保護膜
４００、４０１、４０２ ＣＭＯＳウエハ

Claims (7)

  1. 下部電極と上部電極と、前記下部電極と前記上部電極との間に形成された圧電膜と、を有する共振子と、
    前記共振子の前記上部電極に対向して設けられた上蓋と、
    前記共振子の前記下部電極に対向して設けられ、前記上蓋とともに前記共振子を封止するように設けられた下蓋と、
    を有するＭＥＭＳデバイスと、
    前記上蓋及び前記下蓋のうちいずれか一方の蓋における前記共振子を向く側とは反対側の面に実装されたＣＭＯＳデバイスと、
    を備え、
    前記ＣＭＯＳデバイスは、ＣＭＯＳ層と、当該ＣＭＯＳ層における前記共振子を向く側の面に設けられた配線層と、前記ＣＭＯＳ層における前記共振子を向く側とは反対側の面に設けられた保護層とを有し、
    前記上蓋及び前記下蓋のうち前記ＣＭＯＳデバイスが実装される蓋は、当該ＣＭＯＳデバイスと前記共振子とを電気的に接続する貫通電極を有する、
    共振装置。
  2. 前記ＣＭＯＳデバイスは、
    前記ＣＭＯＳ層における前記保護層が設けられた側に外部端子を有する、
    請求項１に記載の共振装置。
  3. 前記ＭＥＭＳデバイスと前記ＣＭＯＳデバイスとを共晶接合する接合部をさらに有し、
    前記接合部は、前記配線層により囲まれている、
    請求項１又は２に記載の共振装置。
  4. 前記ＭＥＭＳデバイスと、前記ＣＭＯＳデバイスとは、アルミニウムとゲルマニウムとの共晶によって接合された、
    請求項３に記載の共振装置。
  5. 前記ＭＥＭＳデバイスと、前記ＣＭＯＳデバイスとは、同一の絶縁膜同士の活性化接合と、同一金属同士の接合とによって電気的に接続された、
    請求項１又は２に記載の共振装置。
  6. 前記上蓋もしくは下蓋は前記共振子を向く側の面にゲッター膜を有する、
    請求項１乃至５の何れか一項に記載の共振装置。
  7. 下部電極、上部電極、及び、前記下部電極と前記上部電極との間に形成された圧電膜を有する共振子と、前記共振子の前記上部電極に対向して設けられた上蓋と、前記共振子の前記下部電極に対向して設けられ、前記上蓋とともに前記共振子を封止するように設けられた下蓋と、を有し、前記上蓋及び前記下蓋のうちいずれか一方の蓋が貫通電極を有する、ＭＥＭＳデバイスを用意する工程と、
    ＣＭＯＳ層と、前記ＣＭＯＳ層における前記共振子を向く側の面に設けられた配線層と、を有するＣＭＯＳデバイスを用意する工程と、
    前記ＣＭＯＳデバイスにおける前記配線層を、前記ＭＥＭＳデバイスにおける前記上蓋及び前記下蓋のうち前記貫通電極を有する蓋における前記共振子を向く側とは反対側の面に対向させて、前記ＭＥＭＳデバイスに前記ＣＭＯＳデバイスを実装する工程と、
    前記ＣＭＯＳデバイスにおける前記ＣＭＯＳ層における前記共振子を向く側とは反対側の面に保護層を形成する工程と、
    を備える共振装置製造方法。
JP2019555257A 2017-11-27 2018-11-09 共振装置 Active JP6864274B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017227142 2017-11-27
JP2017227142 2017-11-27
PCT/JP2018/041673 WO2019102872A1 (ja) 2017-11-27 2018-11-09 共振装置

Publications (2)

Publication Number Publication Date
JPWO2019102872A1 JPWO2019102872A1 (ja) 2020-11-26
JP6864274B2 true JP6864274B2 (ja) 2021-04-28

Family

ID=66631904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019555257A Active JP6864274B2 (ja) 2017-11-27 2018-11-09 共振装置

Country Status (5)

Country Link
US (1) US10998857B2 (ja)
EP (1) EP3667908A4 (ja)
JP (1) JP6864274B2 (ja)
CN (1) CN111264031B (ja)
WO (1) WO2019102872A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10696547B2 (en) * 2017-02-14 2020-06-30 Sitime Corporation MEMS cavity with non-contaminating seal
JP6923010B2 (ja) 2018-02-09 2021-08-18 株式会社村田製作所 Ｍｅｍｓデバイス
US11730058B2 (en) * 2018-09-20 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated heater (and related method) to recover degraded piezoelectric device performance
CN112047297B (zh) * 2020-09-03 2024-05-03 南昌大学 一种可定位温控的微区加热阵列及其选择性转移半导体微纳集成元件的使用方法
US11967938B2 (en) * 2021-04-06 2024-04-23 Rf360 Singapore Pte. Ltd. Corrosion resistant pad for enhanced thin film acoustic packaging (TFAP)
CN115215284A (zh) * 2021-04-16 2022-10-21 上海新微技术研发中心有限公司 一种具有微型加热器的薄膜吸气剂结构及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634676B2 (ja) * 1999-07-13 2005-03-30 日本電波工業株式会社 圧電発振器
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7666698B2 (en) * 2006-03-21 2010-02-23 Freescale Semiconductor, Inc. Method for forming and sealing a cavity for an integrated MEMS device
JP2010232790A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 共振回路及びその製造方法並びに電子装置
JP2013129055A (ja) * 2011-11-24 2013-07-04 Ricoh Co Ltd 気密封止型マイクロデバイスの製造方法
US9114977B2 (en) * 2012-11-28 2015-08-25 Invensense, Inc. MEMS device and process for RF and low resistance applications
US9511994B2 (en) * 2012-11-28 2016-12-06 Invensense, Inc. Aluminum nitride (AlN) devices with infrared absorption structural layer
DE102013222733A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung
US9567206B2 (en) * 2013-11-19 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and formation methods of micro-electro mechanical system device
DE102014200512B4 (de) * 2014-01-14 2017-06-08 Robert Bosch Gmbh Mikromechanische Drucksensorvorrichtung und entsprechendes Herstellungsverfahren
CN105845589B (zh) * 2015-01-14 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2016158056A1 (ja) * 2015-03-31 2016-10-06 株式会社村田製作所 共振装置
WO2016189952A1 (ja) * 2015-05-22 2016-12-01 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
WO2019102872A1 (ja) 2019-05-31
CN111264031B (zh) 2023-11-07
EP3667908A1 (en) 2020-06-17
CN111264031A (zh) 2020-06-09
JPWO2019102872A1 (ja) 2020-11-26
US10998857B2 (en) 2021-05-04
US20200244222A1 (en) 2020-07-30
EP3667908A4 (en) 2021-01-20

Similar Documents

Publication Publication Date Title
JP6864274B2 (ja) 共振装置
CN109155614B (zh) 谐振装置制造方法
JP6923010B2 (ja) Ｍｅｍｓデバイス
US11757425B2 (en) Resonance device and method for producing resonance device
JP7015484B2 (ja) Ｍｅｍｓデバイス
US20210403316A1 (en) Resonance device and resonance device manufacturing method
US20220182036A1 (en) Resonance device, collective board, and method of manufacturing resonance device
WO2020044634A1 (ja) 共振装置
US20210371273A1 (en) Resonance device and resonance device manufacturing method
US11597648B2 (en) MEMS device manufacturing method and mems device
JP2020036262A (ja) 振動デバイスの製造方法
JP7089706B2 (ja) 共振装置及び共振装置製造方法
WO2022097328A1 (ja) 共振装置及び共振装置製造方法
CN112689957B (zh) 共振装置和共振装置的制造方法
WO2022044397A1 (ja) 共振装置、集合基板、及び共振装置の製造方法
WO2021205685A1 (ja) 集合基板の製造方法及び集合基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210316

R150 Certificate of patent or registration of utility model

Ref document number: 6864274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150