WO2021205685A1 - 集合基板の製造方法及び集合基板 - Google Patents

集合基板の製造方法及び集合基板 Download PDF

Info

Publication number
WO2021205685A1
WO2021205685A1 PCT/JP2020/042115 JP2020042115W WO2021205685A1 WO 2021205685 A1 WO2021205685 A1 WO 2021205685A1 JP 2020042115 W JP2020042115 W JP 2020042115W WO 2021205685 A1 WO2021205685 A1 WO 2021205685A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
mark
forming
main surface
resonator
Prior art date
Application number
PCT/JP2020/042115
Other languages
English (en)
French (fr)
Inventor
政和 福光
拓 加本
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202080097565.XA priority Critical patent/CN115176415A/zh
Priority to JP2022514305A priority patent/JPWO2021205685A1/ja
Publication of WO2021205685A1 publication Critical patent/WO2021205685A1/ja
Priority to US17/869,970 priority patent/US20220368301A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • H03H9/2468—Tuning fork resonators
    • H03H9/2478—Single-Ended Tuning Fork resonators
    • H03H9/2489—Single-Ended Tuning Fork resonators with more than two fork tines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0595—Holders; Supports the holder support and resonator being formed in one body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits

Definitions

  • the present invention relates to a method for manufacturing an assembly substrate and an assembly substrate.
  • MEMS Micro Electro Mechanical Systems
  • Patent Document 1 discloses a resonance device manufactured by using a cavity SOI (hereinafter, also referred to as “CSOI”), which is an SOI wafer on which a cavity is formed.
  • CSOI cavity SOI
  • the CSOI includes a first substrate that serves as a lower lid of the resonator and a second substrate that serves as a resonator.
  • the device portion formed based on the alignment mark has low alignment accuracy.
  • the present invention has been made in view of such circumstances, and one of the objects of the present invention is to provide a method for manufacturing an assembly substrate and an assembly substrate capable of improving the alignment accuracy of the device unit.
  • the method for manufacturing an aggregate substrate includes a step of forming a first mark on the first main surface of the first substrate, and a first main surface of the first substrate and a first main surface of the second substrate.
  • a step of forming an opening in the second substrate so that the first mark is exposed, and a step of forming a device portion on the second main surface of the second substrate with the first mark as a reference. include.
  • the collective substrate according to the other aspect of the present invention includes a first substrate including the first mark formed on the first main surface and a second substrate joined to the first main surface of the first substrate.
  • the second substrate includes an opening formed at a position corresponding to the first mark.
  • the alignment accuracy of the device unit can be improved.
  • FIG. 1 is an exploded perspective view schematically showing the appearance of the assembly substrate 100 in one embodiment.
  • FIG. 2 is a flowchart showing a method of manufacturing an assembly substrate according to an embodiment.
  • FIG. 3 is a cross-sectional view for explaining the process shown in FIG.
  • FIG. 4 is a cross-sectional view for explaining the process shown in FIG.
  • FIG. 5 is a plan view for explaining the first mark shown in FIG.
  • FIG. 6 is a cross-sectional view for explaining the process shown in FIG.
  • FIG. 7 is a cross-sectional view for explaining the process shown in FIG.
  • FIG. 8 is a cross-sectional view for explaining an example of the process shown in FIG.
  • FIG. 9 is a cross-sectional view for explaining another example of the process shown in FIG. FIG.
  • FIG. 10 is a cross-sectional view for explaining the process shown in FIG.
  • FIG. 11 is a plan view for explaining a schematic structure of an assembly substrate manufactured by using the manufacturing method shown in FIG.
  • FIG. 12 is a perspective view schematically showing the appearance of the resonance device according to the embodiment.
  • FIG. 13 is an exploded perspective view for explaining the schematic structure of the resonance device shown in FIG.
  • FIG. 14 is a plan view for explaining the schematic structure of the resonator shown in FIG.
  • FIG. 15 is a cross-sectional view for explaining a schematic structure of a cross section of the resonance apparatus shown in FIGS. 12 to 14 along the XV-XV line.
  • FIG. 1 is an exploded perspective view schematically showing the appearance of the assembly substrate 100 in one embodiment.
  • the collective substrate 100 of this embodiment is for manufacturing a MEMS device described later.
  • the collective substrate 100 includes a first substrate 330 and a second substrate 350.
  • the collective substrate 100 has a laminated structure in which the second substrate 350 is bonded on the first substrate 330.
  • the first substrate 330 and the second substrate 350 each have a circular or substantially circular shape in a plan view.
  • the collective substrate 100 may further include a third substrate (not shown).
  • the collective substrate 100 has a laminated structure in which the third substrate is bonded on the second substrate 350.
  • the assembly board 100 usually includes a plurality of MEMS devices.
  • a plurality of MEMS devices can be manufactured by dividing the assembly substrate 100 along the dividing line.
  • the dividing line is for dividing the collective substrate 100 by cutting or the like, and is also called a scribe line.
  • the width of the dividing line is, for example, 5 ⁇ m or more and 20 ⁇ m or less.
  • the assembly substrate 100 may be divided by cutting the first substrate 330 and the second substrate 350 with a dicing saw to perform dicing, or by condensing the laser to collect at least the first substrate 330 and the second substrate 350. Dicing may be performed using a stealth dicing technique for forming a modified layer inside one of them.
  • the collective substrate 100 By dividing the collective substrate 100 in this way, it is separated into a plurality of MEMS devices (chips), and a MEMS device including the first substrate 330 and the second substrate 350 is manufactured. After joining the above-mentioned third substrate, the collective substrate 100 may be divided. In this case, the third substrate corresponds to the lower lid 20 of the resonance device 1 described later.
  • the third substrate is further provided in addition to the first substrate 330 and the second substrate 350, which will be described later.
  • the device 1 can be manufactured.
  • FIG. 2 is a flowchart showing a method of manufacturing the collective substrate 100 in one embodiment.
  • FIG. 3 is a cross-sectional view for explaining step S301 shown in FIG.
  • FIG. 4 is a cross-sectional view for explaining step S302 shown in FIG.
  • FIG. 5 is a plan view for explaining the first mark A1 shown in FIG.
  • FIG. 6 is a cross-sectional view for explaining step S303 shown in FIG.
  • FIG. 7 is a cross-sectional view for explaining step S304 shown in FIG.
  • FIG. 8 is a cross-sectional view for explaining an example of step S305 shown in FIG. FIG.
  • FIG. 9 is a cross-sectional view for explaining another example of step S305 shown in FIG.
  • FIG. 10 is a cross-sectional view for explaining step S306 shown in FIG.
  • FIG. 11 is a plan view for explaining a schematic structure of the assembly substrate 100 manufactured by using the manufacturing method S300 shown in FIG.
  • FIGS. 3 to 11 for convenience, a part of a plurality of MEMS devices manufactured by using the assembly substrate 100 will be shown and described.
  • a resonator 1 including a lower lid 20, a resonator 10, and an upper lid 30 will be described as an example.
  • the MEMS device manufactured by using the collective substrate 100 is not limited to the resonance device 1.
  • the Z-axis positive direction side will be described as the upper side (or front side), and the Z-axis positive direction side will be described as the lower side (or the back side).
  • the first substrate 330 corresponding to the lower lid 20 of the resonance device 1 is prepared (S301).
  • the first substrate 330 is formed by using a silicon (Si) substrate (hereinafter, referred to as “Si substrate”). Specifically, as shown in FIG. 2, the first substrate 330 is formed of a silicon (Si) wafer (hereinafter, referred to as “Si wafer”) L1. The thickness of the Si wafer L1 is, for example, about 150 ⁇ m. Further, the Si wafer L1 is formed of non-degenerate silicon (Si), and its resistivity is, for example, 16 m ⁇ ⁇ cm or more.
  • the first mark is formed on the upper surface of the first substrate 330 (S302).
  • the upper surface of the first substrate 330 corresponds to an example of the "first main surface of the first substrate”
  • the lower surface of the first substrate 330 corresponds to an example of the "second main surface of the first substrate”.
  • a recess (cavity) 21 is formed on the upper surface of the Si wafer L1.
  • the depth of the recess 21 is, for example, about 50 ⁇ m.
  • the first mark A1 is formed on the upper surface of the Si wafer L1 with reference to the position of the recess 21.
  • the first mark A1 has a shape recessed from the upper surface of the Si wafer L1 in the cross section.
  • the recess 21 and the first mark A1 are formed by removing a part of the Si wafer L1 by, for example, processing such as etching.
  • the first mark A1 is composed of a plurality of rectangular openings a1.
  • Each opening a1 is arranged in a cross shape when the upper surface of the first substrate 330, that is, the Si wafer L1 is viewed in a plan view.
  • the length of the first mark A1 in the X-axis direction and the length in the Y-axis direction is, for example, about 50 ⁇ m.
  • the recess 21 may be formed in advance in step S301, or may be formed in step S302 as described above. By forming the recess 21 on the upper surface of the first substrate 330 in this way, the CSOI collective substrate 100 can be manufactured.
  • the second mark A2 which will be described later, may be formed on the lower surface of the Si wafer L1 with reference to the position of the first mark A1 on the upper surface.
  • the second substrate 350 corresponding to the resonator 10 of the resonator 1 is prepared (S303).
  • the second substrate 350 includes a Si substrate F2 and a silicon oxide (for example, SiO 2 ) layer F21.
  • the Si substrate F2 is formed by using, for example, a degenerate n-type silicon (Si) semiconductor having a thickness of about 6 ⁇ m, and contains phosphorus (P), arsenic (As), antimony (Sb) and the like as n-type dopants. be able to.
  • the resistance value of the degenerate silicon (Si) used for the Si substrate F2 is, for example, less than 16 m ⁇ ⁇ cm, more preferably 1.2 m ⁇ ⁇ cm or less.
  • a silicon oxide (for example, SiO 2 ) layer F21 is formed on the lower surface of the Si substrate F2 as an example of the temperature characteristic correction layer. This makes it possible to improve the temperature characteristics.
  • the silicon oxide layer F21 may be formed on the upper surface of the Si substrate F2, or may be formed on both the upper surface and the lower surface of the Si substrate F2.
  • the upper surface of the first substrate 330 and the lower surface of the second substrate 350 are joined (S303).
  • the lower surface of the second substrate 350 corresponds to an example of the "first main surface of the second substrate”
  • the upper surface of the second substrate 350 corresponds to an example of the "second main surface of the second substrate”.
  • the first mark A1 on the upper surface of the first substrate 330 is covered with the lower surface of the second substrate 350. Therefore, the first mark A1 of the first substrate 330 cannot be visually observed from the upper surface of the second substrate 350. Further, even when infrared light is used as in the conventional case, the visibility of the first mark A1 is low, and it is difficult to accurately grasp the position of the first mark A1.
  • an opening is formed in the second substrate 350 so that the first mark A1 of the first substrate 330 is exposed (S305).
  • the Si substrate F2 and the silicon oxide layer F21 in the range corresponding to the first mark A1 are removed by etching or the like, and the opening OP penetrating from the upper surface to the lower surface of the second substrate 350. To form.
  • the opening OP in the second substrate 350 so that the first mark A1 is exposed, the first mark A1 can be visually confirmed, that is, visually recognized.
  • the position of the first mark A1 is derived from the outer shapes of the first substrate 330 and the second substrate 350 in a plan view.
  • the outer shapes of the first substrate 330 and the second substrate 350 in a plan view include, for example, the dimensions (diameter) of the first substrate 330 and the second substrate 350 in a plan view, and the outer peripheral portions of the first substrate 330 and the second substrate 350. Some characteristic structures, such as notches and orientation flats.
  • the position of the first mark A1 can be easily derived from the information of the outer shape.
  • an opening OP is formed in the second substrate 350 based on the derived position of the first mark A1.
  • the opening OP has a length in the X-axis direction and a length in the Y-axis direction, for example, about 500 ⁇ m.
  • the position of the first mark A1 is derived from the outer shapes of the first substrate 330 and the second substrate 350 in the plan view, and the opening OP is opened in the second substrate 350 based on the derived position of the first mark A1.
  • the position of the first mark A1 can be easily derived, and the manufacturing cost of the collective substrate 100 can be reduced.
  • the position of the first mark A1 is not limited to the case of deriving from the outer shape of the first substrate 330 and the second substrate 350 in a plan view.
  • the position of the first mark A1 on the first substrate 330 may be derived by irradiating infrared light from the upper surface of the second substrate 350.
  • the opening OP has a length in the X-axis direction and a length in the Y-axis direction, for example, about 100 ⁇ m. Can be reduced to. As a result, the opening can be positioned with high accuracy with respect to the first mark A1.
  • a second mark A2 is formed in advance on the lower surface of the first substrate 330 at a position corresponding to the first mark A1, and the second mark A2 to the upper surface of the first substrate 330 are formed.
  • the position of the first mark A1 may be derived.
  • the second mark A2 has a shape recessed from the lower surface of the Si wafer L1 in the cross section.
  • the depth of the second mark A2 may be smaller than that of the first mark A1.
  • the device unit DP is formed on the upper surface of the second substrate 350 with reference to the first mark A1 of the first substrate 330 (S306).
  • the device unit DP is formed on the upper surface of the second substrate 350 at a position corresponding to the recess 21 of the first substrate 330.
  • the device unit DP includes, for example, electrodes, pattern wiring, and the like in the resonator 10 of the resonator 1.
  • the device unit DP is formed by, for example, using a photolithography technique to expose a surface coated with a photosensitive substance with a photomask pattern.
  • the recess 21 of the first substrate 330 is covered with the lower surface of the second substrate 350 and cannot be visually recognized.
  • the first mark A1 of the first substrate 330 exposed by the opening OP of the second substrate 350 can be visually recognized as described above, the position of the first mark A1 can be accurately grasped. Therefore, by forming the device unit DP on the upper surface of the second substrate 350 with reference to the first mark A1, the alignment accuracy of the device unit DP with respect to the recess 21 can be improved.
  • the assembly substrate 100 is manufactured according to the procedure of the manufacturing method S300 shown in FIG.
  • the manufactured collective substrate 100 includes an opening OP formed at a position corresponding to the first mark A1 on the second substrate 350.
  • the opening OP is formed so as to expose the first mark A1, but in the manufacturing process, for example, due to the accumulation of deposits, the first mark A1 may not be exposed. Even in such a case, the opening OP has a step recessed from the upper surface of the second substrate 350, and the position of the first mark A1 can be grasped by the presence of the opening OP.
  • the collective substrate 100 may include a plurality of first marks A1.
  • a plurality of first marks A1 are formed on the upper surface of the first substrate 330.
  • another first mark A1 can be used instead.
  • step S302 four or more first marks A1 are formed on the upper surface of the first substrate 330.
  • One shot in photolithography has a length in the X-axis direction and a length in the Y-axis direction, for example, about 2 cm.
  • step S302 by forming four or more first marks A1 on the upper surface of the first substrate 330, in the case of poor recognition of the first mark A1, another first mark A1 can be easily substituted. can do.
  • the first mark A1 is arranged in the inner region in the radial direction with respect to the outer peripheral portion CP in the assembly substrate 100.
  • the outer peripheral CP of the assembly substrate 100 is, for example, a region in the range of about 3 mm to 5 mm from the outer edge of the assembly substrate 100.
  • the outer peripheral CP may include a notch NT, an orientation flat (not shown), and the like.
  • the first mark A1 is formed in the region inside the outer peripheral portion CP of the collective substrate 100 in the plan view of the first substrate 330, thereby avoiding the outer peripheral portion CP and causing scratches, dirt, etc. Poor recognition of the first mark A1 can be suppressed.
  • the assembly substrate 100 includes the recess 21 on the upper surface of the first substrate 330, and the device unit DP is aligned with the recess 21, but the present invention is not limited to this.
  • the device unit DP may be formed with reference to another structure formed on the first substrate 330, for example, vias, electrodes, or the like.
  • the first mark A1 is formed and arranged at a predetermined position with respect to the structure.
  • the collective substrate 100 includes the device unit DP on the upper surface of the second substrate 350, but the present invention is not limited to this.
  • the collective substrate 100 may include an opening OP formed at a position corresponding to the first mark A1 on the second substrate 350.
  • the device portion may be formed on the upper surface of the second substrate after manufacturing the collective substrate that does not include the device portion, for example, after shipping the collective substrate.
  • FIG. 12 is a perspective view schematically showing the appearance of the resonance device 1 in one embodiment.
  • FIG. 13 is an exploded perspective view for explaining the schematic structure of the resonance device 1 shown in FIG.
  • FIG. 14 is a plan view for explaining the schematic structure of the resonator 10 shown in FIG.
  • FIG. 15 is a cross-sectional view for explaining a schematic structure of a cross section of the resonance device 1 shown in FIGS. 12 to 14 along the XV-XV line.
  • the side of the resonance device 1 where the upper lid 30 is provided is referred to as the upper side (or the front side), and the side where the lower lid 20 is provided is referred to as the lower side (or the back side).
  • the resonator 1 includes a lower lid 20, a resonator 10, and an upper lid 30. That is, the resonator 1 is configured by stacking the lower lid 20, the resonator 10, the joint portion 60 described later, and the upper lid 30 in this order.
  • the resonator 10 is a MEMS oscillator manufactured using MEMS technology.
  • the resonator 10 and the upper lid 30 are joined via a joint portion 60.
  • the upper lid 30 extends in a flat plate shape along the XY plane, and for example, a flat rectangular parallelepiped concave portion 31 is formed on the back surface thereof.
  • the recess 31 is surrounded by the side wall 33 and forms a part of the vibration space, which is the space where the resonator 10 vibrates.
  • a getter layer 34 which will be described later, is formed on the surface of the concave portion 31 of the upper lid 30 on the resonator 10 side.
  • the upper lid 30 does not have a recess 31, and may have a flat plate shape.
  • the lower lid 20 includes a rectangular flat plate-shaped bottom plate 22 provided along the XY plane, and a side wall 23 extending from the peripheral edge of the bottom plate 22 in the Z-axis direction, that is, in the stacking direction of the lower lid 20 and the resonator 10.
  • the lower lid 20 is formed with the above-mentioned recess 21 defined by the surface of the bottom plate 22 and the inner surface of the side wall 23 on the surface facing the resonator 10.
  • the recess 21 forms a part of the vibration space of the resonator 10.
  • the lower lid 20 does not have a recess 21 and may have a flat plate shape. Further, a getter layer may be formed on the surface of the lower lid 20 on the resonator 10 side of the recess 21.
  • the resonator 10 is a MEMS oscillator manufactured by using the MEMS technique, and vibrates out of plane in the XY plane in the Cartesian coordinate system of FIG.
  • the resonator 10 is not limited to the resonator using the out-of-plane bending vibration mode.
  • the resonator of the resonator 1 may use, for example, a spread vibration mode, a thickness longitudinal vibration mode, a ram wave vibration mode, an in-plane bending vibration mode, or a surface wave vibration mode. These vibrators are applied to, for example, timing devices, RF filters, duplexers, ultrasonic transducers, gyro sensors, acceleration sensors and the like.
  • a piezoelectric mirror having an actuator function
  • a piezoelectric gyro having a pressure sensor function
  • an ultrasonic vibration sensor or the like.
  • it may be applied to an electrostatic MEMS element, an electromagnetically driven MEMS element, and a piezoresistive MEMS element.
  • the resonator 10 includes a vibrating unit 120, a holding unit 140, and a holding arm 110.
  • the holding portion 140 is formed in a rectangular frame shape so as to surround the outside of the vibrating portion 120 along the XY plane.
  • the holding portion 140 is integrally formed from a prismatic frame.
  • the holding portion 140 may be provided at least in at least a part around the vibrating portion 120, and is not limited to the frame shape.
  • the holding arm 110 is provided inside the holding portion 140, and connects the vibrating portion 120 and the holding portion 140.
  • the vibrating portion 120 is provided inside the holding portion 140, and a space is formed between the vibrating portion 120 and the holding portion 140 at a predetermined interval.
  • the vibrating portion 120 has a base portion 130 and four vibrating arms 135A to 135D (hereinafter, collectively referred to as “vibrating arm 135”).
  • the number of vibrating arms is not limited to four, but is set to, for example, an arbitrary number of one or more.
  • the vibrating arms 135A to 135D and the base 130 are integrally formed.
  • the base 130 has long sides 131a and 131b in the X-axis direction and short sides 131c and 131d in the Y-axis direction in a plan view.
  • the long side 131a is one side of the front end surface of the base 130 (hereinafter, also referred to as “front end 131A”)
  • the long side 131b is the rear end surface of the base 130 (hereinafter, also referred to as “rear end 131B”). It is one side of.
  • the front end 131A and the rear end 131B are provided so as to face each other.
  • the base 130 is connected to the vibrating arm 135 at the front end 131A and is connected to the holding arm 110 described later at the rear end 131B.
  • the base 130 has a substantially rectangular shape in a plan view, but the base 130 is not limited to this.
  • the base 130 may be formed substantially plane-symmetrically with respect to the virtual plane P defined along the vertical bisector of the long side 131a.
  • the base 130 may have a trapezoidal shape in which the long side 131b is shorter than 131a, or may have a semicircular shape having the long side 131a as the diameter.
  • each surface of the base 130 is not limited to a flat surface, and may be a curved surface.
  • the virtual plane P is a plane that passes through the center of the vibrating unit 120 in the direction in which the vibrating arms 135 are lined up.
  • the base length which is the longest distance between the front end 131A and the rear end 131B in the direction from the front end 131A to the rear end 131B, is about 35 ⁇ m.
  • the base width which is the width direction orthogonal to the base length direction and is the longest distance between the side ends of the base 130, is about 265 ⁇ m.
  • the vibrating arm 135 extends in the Y-axis direction and has the same size.
  • Each of the vibrating arms 135 is provided between the base 130 and the holding portion 140 in parallel in the Y-axis direction, one end is connected to the front end 131A of the base 130 to be a fixed end, and the other end is an open end. It has become. Further, the vibrating arms 135 are provided in parallel at predetermined intervals in the X-axis direction, respectively.
  • the vibrating arm 135 has, for example, a width of about 50 ⁇ m in the X-axis direction and a length of about 465 ⁇ m in the Y-axis direction.
  • Each of the vibrating arms 135 has a wider width in the X-axis direction than other parts of the vibrating arm 135, for example, at a portion about 150 ⁇ m from the open end.
  • the portion where this width is widened is called a weight portion G.
  • the weight portion G has a width of 10 ⁇ m to the left and right along the X-axis direction and a width of about 70 ⁇ m in the X-axis direction, for example, as compared with other parts of the vibrating arm 135.
  • the weight portion G is integrally formed by the same process as the vibrating arm 135. By forming the weight portion G, the weight per unit length of the vibrating arm 135 is heavier on the open end side than on the fixed end side. Therefore, since each of the vibrating arms 135 has a weight portion G on the open end side, the amplitude of vibration in the vertical direction in each vibrating arm can be increased.
  • a protective film 235 which will be described later, is formed on the surface of the vibrating portion 120 (the surface facing the upper lid 30) so as to cover the entire surface thereof. Further, a frequency adjusting film 236 is formed on the surface of the protective film 235 at the tip of the vibrating arms 135A to 135D on the open end side, respectively. The resonance frequency of the vibrating unit 120 can be adjusted by the protective film 235 and the frequency adjusting film 236.
  • substantially the entire surface of the resonator 10 (the surface facing the upper lid 30) is covered with the protective film 235. Further, the surface of the protective film 235 is almost entirely covered with the parasitic capacitance reducing film 240. However, the protective film 235 only needs to cover at least the vibrating arm 135, and is not limited to a configuration that covers substantially the entire surface of the resonator 10.
  • the holding portion 140 of the resonator 10 is joined on the side wall 23 of the lower lid 20, and the holding portion 140 of the resonator 10 and the side wall 33 of the upper lid 30 are further joined. ..
  • the resonator 10 is held between the lower lid 20 and the upper lid 30, and the lower lid 20, the upper lid 30, and the holding portion 140 of the resonator 10 form a vibrating space in which the vibrating arm 135 vibrates.
  • a terminal T4 is formed on the upper surface of the upper lid 30 (the surface opposite to the surface facing the resonator 10).
  • the terminal T4 and the resonator 10 are electrically connected by a through electrode V3, a connection wiring 70, and contact electrodes 76A and 76B.
  • the upper lid 30 is formed of a Si substrate L3 having a predetermined thickness.
  • the upper lid 30 is joined to the holding portion 140 of the resonator 10 by a joining portion 60 described later at a peripheral portion (side wall 33) thereof.
  • the surface of the upper lid 30 facing the resonator 10 is covered with the silicon oxide film L31.
  • the silicon oxide film L31 is, for example, silicon dioxide (SiO 2 ), and is formed on the surface of the Si substrate L3 by oxidation of the surface of the Si substrate L3 or chemical vapor deposition (CVD).
  • the back surface of the upper lid 30 and the side surface of the through silicon via V3 are also preferably covered with the silicon oxide film L31.
  • a getter layer 34 is formed on the surface of the recess 31 of the upper lid 30 on the side facing the resonator 10.
  • the getter layer 34 is formed of, for example, titanium (Ti) or the like, and adsorbs outgas generated in the vibration space.
  • Ti titanium
  • the getter layer 34 is formed in the recess 31 on substantially the entire surface of the surface facing the resonator 10, it is possible to suppress a decrease in the degree of vacuum in the vibration space.
  • the through electrode V3 of the upper lid 30 is formed by filling the through holes formed in the upper lid 30 with a conductive material.
  • the conductive material to be filled is, for example, impurity-doped polycrystalline silicon (Poly-Si), copper (Cu), gold (Au), impurity-doped single crystal silicon, or the like.
  • the through electrode V3 serves as a wiring that electrically connects the terminal T4 and the voltage application unit 141.
  • the bottom plate 22 and the side wall 23 of the lower lid 20 are integrally formed by the Si wafer L1. Further, the lower lid 20 is joined to the holding portion 140 of the resonator 10 by the upper surface of the side wall 23.
  • the holding portion 140, the base 130, the vibrating arm 135, and the holding arm 110 in the resonator 10 are integrally formed by the same process.
  • a piezoelectric thin film F3 is formed on a Si substrate F2, which is an example of a substrate, so as to cover the Si substrate F2, and a metal layer E2 is laminated on the piezoelectric thin film F3.
  • the piezoelectric thin film F3 is laminated on the metal layer E2 so as to cover the metal layer E2, and the metal layer E1 is further laminated on the piezoelectric thin film F3.
  • a protective film 235 is laminated on the metal layer E1 so as to cover the metal layer E1, and a parasitic capacitance reduction film 240 is laminated on the protective film 235.
  • the piezoelectric thin film F3, the metal layer E2, the metal layer E1, the protective film 235, and the frequency adjusting film 236 in the holding arm 110 and the vibrating portion 120 correspond to an example of the above-mentioned "device portion".
  • a silicon oxide layer F21 which is silicon dioxide (SiO 2) is formed on the lower surface of the Si substrate F2. This makes it possible to improve the temperature characteristics.
  • the metal layers E1 and E2 have a thickness of, for example, about 0.1 ⁇ m or more and 0.2 ⁇ m or less, and are patterned into a desired shape by etching or the like after film formation.
  • a metal having a body-centered legislative structure is used for the metal layers E1 and E2.
  • the metal layers E1 and E2 are formed by using Mo (molybdenum), tungsten (W) or the like.
  • the metal layer E1 is formed so as to serve as an upper electrode, for example, on the vibrating portion 120. Further, the metal layer E1 is formed on the holding arm 110 and the holding portion 140 so as to serve as wiring for connecting the upper electrode to the AC power source provided outside the resonator 10.
  • the metal layer E2 is formed so as to serve as a lower electrode on the vibrating portion 120. Further, the metal layer E2 is formed on the holding arm 110 and the holding portion 140 so as to serve as wiring for connecting the lower electrode to the circuit provided outside the resonator 10.
  • the piezoelectric thin film F3 is a piezoelectric thin film that converts an applied voltage into vibration.
  • the piezoelectric thin film F3 is formed of a material having a wurtzite-type hexagonal crystal structure, for example, aluminum nitride (AlN), scandium aluminum nitride (ScAlN), zinc oxide (ZnO), gallium nitride (GaN), and the like.
  • Nitride or oxide such as indium nitride (InN) can be the main component.
  • scandium aluminum nitride is obtained by substituting a part of aluminum in aluminum nitride with scandium, and instead of scandium, magnesium (Mg) and niobium (Nb), magnesium (Mg), zirconium (Zr) and the like 2 It may be replaced with an element.
  • the piezoelectric thin film F3 has a thickness of, for example, 1 ⁇ m, but it is also possible to use a thickness of about 0.2 ⁇ m to 2 ⁇ m.
  • the piezoelectric thin film F3 expands and contracts in the in-plane direction of the XY plane, that is, in the Y-axis direction, according to the electric field applied to the piezoelectric thin film F3 by the metal layers E1 and E2. Due to the expansion and contraction of the piezoelectric thin film F3, the vibrating arm 135 displaces its free end toward the inner surfaces of the lower lid 20 and the upper lid 30 and vibrates in an out-of-plane bending vibration mode.
  • the phase of the electric field applied to the outer vibrating arms 135A and 135D and the phase of the electric field applied to the inner vibrating arms 135B and 135C are set to be opposite to each other.
  • the outer vibrating arms 135A and 135D and the inner vibrating arms 135B and 135C are displaced in opposite directions.
  • the inner vibrating arms 135B and 135C displace the free end toward the inner surface of the lower lid 20.
  • the protective film 235 prevents oxidation of the metal layer E2, which is an upper electrode for piezoelectric vibration.
  • the protective film 235 is preferably formed of a material whose mass reduction rate by etching is slower than that of the frequency adjusting film 236. The mass reduction rate is represented by the etching rate, that is, the product of the thickness and density removed per unit time.
  • the protective film 235 includes, for example, a piezoelectric film such as aluminum nitride (AlN), scandium aluminum nitride (ScAlN), zinc oxide (ZnO), gallium nitride (GaN), and indium nitride (InN), as well as silicon nitride (SiN). It is formed of an insulating film such as silicon dioxide (SiO 2 ) and alumina oxide (Al 2 O 3). The thickness of the protective film 235 is, for example, about 0.2 ⁇ m.
  • the frequency adjusting film 236 is formed on substantially the entire surface of the vibrating portion 120, and then is formed only in a predetermined region by processing such as etching.
  • the frequency adjusting film 236 is formed of a material whose mass reduction rate by etching is faster than that of the protective film 235.
  • the frequency adjusting film 236 is made of a metal such as molybdenum (Mo), tungsten (W), gold (Au), platinum (Pt), nickel (Ni), and titanium (Ti).
  • the relationship between the protective film 235 and the frequency adjusting film 236 is as described above, the relationship between the etching rates is arbitrary.
  • the parasitic capacitance reduction film 240 is formed of tetraethyl orthosilicate (TEOS).
  • TEOS tetraethyl orthosilicate
  • the thickness of the parasitic capacitance reduction film 240 is about 1 ⁇ m. It has a function as an insulating layer when wirings of different potentials cross each other and a function as a standoff for expanding the vibration space, while reducing the parasitic capacitance in the routing wiring portion.
  • connection wiring 70 is electrically connected to the terminal T4 via the through electrode V3, and is also electrically connected to the contact electrodes 76A and 76B.
  • the contact electrode 76A is formed so as to come into contact with the metal layer E1 of the resonator 10, and electrically connects the connection wiring 70 and the resonator 10.
  • the contact electrode 76B is formed so as to come into contact with the metal layer E2 of the resonator 10, and electrically connects the connection wiring 70 and the resonator 10.
  • the inside of the formed via V1 is filled with a material similar to that of the contact electrode 76A, and the metal layer E1 and the contact electrode 76A are connected to each other.
  • a part of the piezoelectric thin film F3 and the parasitic capacitance reducing film 240 laminated on the metal layer E2 is removed so that the metal layer E2 is exposed, and the via V2 Is formed.
  • the contact electrode 76B is filled inside the formed via V2, and the metal layer E2 and the contact electrode 76B are connected to each other.
  • the contact electrodes 76A and 76B are made of a metal such as aluminum (Al), gold (Au), and tin (Sn).
  • connection point between the metal layer E1 and the contact electrode 76A and the connection point between the metal layer E2 and the contact electrode 76B are preferably in the outer region of the vibrating portion 120, and in the present embodiment, they are connected by the holding portion 140. Has been done.
  • the joint portion 60 is formed in a rectangular ring shape along the XY plane between the resonator 10 and the upper lid 30 around the vibrating portion 120 of the resonator 10, for example, on the holding portion 140.
  • the joining portion 60 joins the resonator 10 and the upper lid 30 so as to seal the vibration space of the resonator 10. As a result, the vibrating space is hermetically sealed and the vacuum state is maintained.
  • the joint portion 60 includes a first metal layer 61 formed on the resonator 10 and a second metal layer 62 formed on the upper lid 30, and the first metal layer 61 and the first metal layer 62.
  • the resonator 10 and the upper lid 30 are joined by eutectic bonding.
  • a method of manufacturing an assembly substrate according to an embodiment of the present invention includes a step of forming an opening in a second substrate so that the first mark is exposed. As a result, the first mark can be visually recognized, so that the position of the first mark can be accurately grasped. Further, the above-mentioned manufacturing method includes a step of forming a device portion on the upper surface of the second substrate with the first mark as a reference. As a result, the alignment accuracy of the device unit can be improved.
  • the position of the first mark is derived from the outer shape of the first substrate in a plan view, and the position of the first mark derived is derived from the position of the first mark on the second substrate. Including forming an opening. As a result, the position of the first mark can be easily derived, and the manufacturing cost of the assembly substrate can be reduced.
  • the position of the first mark is derived using infrared light, and the opening is formed on the second substrate based on the derived position of the first mark. Including to do. As a result, the opening can be positioned with high accuracy with respect to the first mark.
  • the step of forming the first mark includes forming the second mark at a position corresponding to the first mark on the lower surface of the first substrate, and the step of forming the opening is the first step. It includes deriving the position of the first mark from the second mark and forming an opening in the second substrate based on the derived position of the first mark. As a result, the opening can be positioned with high accuracy with respect to the first mark.
  • the step of forming the first mark includes forming a plurality of first marks on the upper surface of the first substrate.
  • another first mark can be used instead.
  • the step of forming the first mark includes forming four or more first marks on the upper surface of the first substrate. As a result, in the case of poor recognition of the first mark, another first mark can be easily replaced.
  • the first mark is formed in the inner region of the outer peripheral portion of the collective substrate in the plan view of the first substrate. As a result, by avoiding the outer peripheral portion, it is possible to suppress poor recognition of the first mark due to scratches, dirt, or the like.
  • the step of forming the first mark includes forming a recess on the upper surface of the first substrate. As a result, a CSOI assembly substrate can be manufactured.
  • the second substrate includes an opening formed at a position corresponding to the first mark.
  • the first mark can be visually recognized, so that the position of the first mark can be accurately grasped. Therefore, for example, the alignment accuracy of the device portion formed with the first mark as a reference can be improved.
  • the second substrate further includes a device portion formed on the upper surface with the first mark as a reference.
  • the first substrate further includes a second mark formed at a position corresponding to the first mark on the lower surface.
  • the first substrate includes a plurality of first marks formed on the upper surface.
  • another first mark can be used instead.
  • the first substrate includes four or more first marks formed on the upper surface. As a result, in the case of poor recognition of the first mark, another first mark can be easily replaced.
  • the first mark is arranged in the inner region of the outer peripheral portion of the collective substrate in the plan view of the first substrate.
  • the first substrate further includes a recess 21 formed on the upper surface.
  • the assembly board of CSOI can be constructed.
  • a third substrate bonded to the upper surface of the second substrate is further provided.
  • a resonance device further including a third substrate in addition to the first substrate and the second substrate.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

デバイス部のアライメント精度を高めることのできる集合基板の製造方法及び集合基板を提供する。　集合基板１００の製造方法は、第１基板３３０の上に第１マークＡ１を形成する工程Ｓ３０２と、第１基板３３０の上面と第２基板３５０の下面とを接合する工程Ｓ３０４と、第１マークＡ１が露出するように、第２基板３５０に開口ＯＰを形成する工程Ｓ３０５と、第１マークＡ１を基準として第２基板３５０の上面にデバイス部ＤＰを形成する工程Ｓ３０６と、を含む。

Description

集合基板の製造方法及び集合基板
　本発明は、集合基板の製造方法及び集合基板に関する。
　従来、ＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）技術を用いて製造されたデバイスが普及している。このデバイスは、例えば集合基板（ウエハ）に複数のデバイスを形成した後、ウエハを分割して各デバイスに個片化（チップ化）される。
　例えば特許文献１には、キャビティが形成されたＳＯＩウエハであるキャビティＳＯＩ（以下、「ＣＳＯＩ」ともいう）を用いて製造される共振装置が開示されている。この特許文献１では、ＣＳＯＩは、共振装置の下蓋となる第１基板と、共振子となる第２基板とを含んでいる。
国際公開第２０１６／１７４７８９号公報
　特許文献１のようにＣＳＯＩを用いる場合、第１基板に形成されたキャビティを基準として、第２基板の表面にデバイスパターン等を含むデバイス部を形成する必要がある。そのため、例えば、第１基板の表面にあらかじめアライメントマークを形成し、第１基板に第２基板を接合後、第２基板の表面から第１基板のアライメントマークを赤外線を用いて視認し、当該アライメントマークを基準としてデバイスパターンを位置決め、つまり、アライメントする方式が採用されていた。
　しかしながら、従来の方式では、アライメントマークの位置を正確に把握することが困難であった。そのため、アライメントマークに基づいて形成されるデバイス部は、そのアライメント精度が低かった。
　本発明はこのような事情に鑑みてなされたものであり、デバイス部のアライメント精度を高めることのできる集合基板の製造方法及び集合基板を提供することを目的の１つとする。
　本発明の一側面に係る集合基板の製造方法は、第１基板の第１主面に第１マークを形成する工程と、第１基板の第１主面と第２基板の第１主面とを接合する工程と、第１マークが露出するように、第２基板に開口を形成する工程と、第１マークを基準として第２基板の第２主面にデバイス部を形成する工程と、を含む。
　本発明の他の一側面に係る集合基板は、第１主面に形成された第１マークを含む第１基板と、第１基板の第１主面と接合された第２基板と、を備え、第２基板は、第１マークに対応する位置に形成された開口を含む。
　本発明によれば、デバイス部のアライメント精度を高めることができる。
図１は、一実施形態における集合基板１００の外観を概略的に示す分解斜視図である。 図２は、一実施形態における集合基板の製造方法を示すフローチャートである。 図３は、図２に示す工程を説明するための断面図である。 図４は、図２に示す工程を説明するための断面図である。 図５は、図４に示す第１マークを説明するための平面図である。 図６は、図２に示す工程を説明するための断面図である。 図７は、図２に示す工程を説明するための断面図である。 図８は、図２に示す工程の一例を説明するための断面図である。 図９は、図２に示す工程の他の例を説明するための断面図である。 図１０は、図２に示す工程を説明するための断面図である。 図１１は、図２に示す製造方法を用いて製造される集合基板の概略構造を説明するための平面図である。 図１２は、一実施形態における共振装置の外観を概略的に示す斜視図である。 図１３は、図１２に示す共振装置の概略構造を説明するための分解斜視図である。 図１４は、図１２に示す共振子の概略構造を説明するための平面図である。 図１５は、図１２から図１４に示す共振装置のＸＶ－ＸＶ線に沿った断面の概略構造を説明するための断面図である。
　以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の構成要素は同一又は類似の符号で表している。図面は例示であり、各部の寸法や形状は模式的なものであり、本発明の技術的範囲を当該実施形態に限定して解するべきではない。
　まず、図１を参照しつつ、本発明の一実施形態に従う集合基板の概略構造について説明する。図１は、一実施形態における集合基板１００の外観を概略的に示す分解斜視図である。
　本実施形態の集合基板１００は、後述するＭＥＭＳデバイスを製造するためのものである。図１に示すように、この集合基板１００は、第１基板３３０と、第２基板３５０とを備えている。集合基板１００は、第１基板３３０の上に第２基板３５０が接合された積層構造を有している。第１基板３３０及び第２基板３５０は、それぞれ、平面視において円形又は略円形の形状を有している。
　なお、集合基板１００は、図示しない第３基板をさらに備えていてもよい。この場合、集合基板１００は、第２基板３５０の上に第３基板が接合された積層構造を有する。
　集合基板１００は、通常、複数のＭＥＭＳデバイスを含んでいる。集合基板１００が分割ラインに沿って分割することで、複数のＭＥＭＳデバイスを製造することができる。分割ラインは、集合基板１００を切削する等によって分割するためのものであり、スクライブラインとも呼ばれる。分割ラインの幅は、例えば５μｍ以上２０μｍ以下である。
　集合基板１００の分割は、ダイシングソーを用いて第１基板３３０及び第２基板３５０を切削してダイシングを行ってもよいし、レーザを集光して第１基板３３０及び第２基板３５０の少なくとも一方の内部に改質層を形成するステルスダイシング技術を用い、ダイシングを行ってもよい。
　このように、集合基板１００を分割することにより、複数のＭＥＭＳデバイスに個片化（チップ化）され、第１基板３３０及び第２基板３５０を備えるＭＥＭＳデバイスが製造される。なお、前述した第３基板を接合した後、集合基板１００を分割してもよい。この場合、第３基板は、後述する共振装置１の下蓋２０に対応する。
　このように、集合基板１００が第２基板３５０の上面に接合される第３基板をさらに備えることにより、第１基板３３０、及び第２基板３５０に加え、第３基板をさらに備える、後述の共振装置１を製造することができる。
　次に、図２から図１１を参照しつつ、一実施形態に従う集合基板の製造方法について説明する。図２は、一実施形態における集合基板１００の製造方法を示すフローチャートである。図３は、図２に示す工程Ｓ３０１を説明するための断面図である。図４は、図２に示す工程Ｓ３０２を説明するための断面図である。図５は、図４に示す第１マークＡ１を説明するための平面図である。図６は、図２に示す工程Ｓ３０３を説明するための断面図である。図７は、図２に示す工程Ｓ３０４を説明するための断面図である。図８は、図２に示す工程Ｓ３０５の一例を説明するための断面図である。図９は、図２に示す工程Ｓ３０５の他の例を説明するための断面図である。図１０は、図２に示す工程Ｓ３０６を説明するための断面図である。図１１は、図２に示す製造方法Ｓ３００を用いて製造される集合基板１００の概略構造を説明するための平面図である。なお、図３から図１１では、便宜上、集合基板１００を用いて製造される複数のＭＥＭＳデバイスのうちの一部を示して説明する。
　以下の説明において、ＭＥＭＳデバイスとして、下蓋２０と、共振子１０と、上蓋３０と、を備える共振装置１を例に挙げて説明する。但し、集合基板１００を用いて製造されるＭＥＭＳデバイスは、共振装置１に限定されるものではない。
　また、以下の説明では、Ｚ軸正方向側を上（又は表）、Ｚ軸正方向側を下（又は裏）、として説明する。
　図２に示すように、まず、共振装置１の下蓋２０に対応する第１基板３３０を準備する（Ｓ３０１）。
　第１基板３３０は、シリコン（Ｓｉ）基板（以下、「Ｓｉ基板」という）を用いて形成されている。具体的には、図２に示すように、第１基板３３０は、シリコン（Ｓｉ）ウエハ（以下、「Ｓｉウエハ」という）Ｌ１によって形成されている。ＳｉウエハＬ１の厚さは、例えば１５０μｍ程度である。また、ＳｉウエハＬ１は、縮退されていないシリコン（Ｓｉ）から形成されており、その抵抗率は、例えば１６ｍΩ・ｃｍ以上である。
　図２の説明に戻り、次に、第１基板３３０の上面に第１マークを形成する（Ｓ３０２）。なお、第１基板３３０の上面は「第１基板の第１主面」の一例に相当し、第１基板３３０の下面は「第１基板の第２主面」の一例に相当する。
　具体的には、図４に示すように、まず、ＳｉウエハＬ１の上面に、凹部（キャビティ）２１を形成する。凹部２１の深さは、例えば５０μｍ程度である。そして、凹部２１の位置を基準にして、ＳｉウエハＬ１の上面に、第１マークＡ１を形成する。第１マークＡ１は、断面において、ＳｉウエハＬ１の上面から窪んだ形状を有する。凹部２１及び第１マークＡ１は、例えばエッチング等の加工等によって、ＳｉウエハＬ１の一部が除去されることで、形成される。
　図５に示すように、第１マークＡ１は、複数の矩形の開口ａ１から構成されている。各開口ａ１は、第１基板３３０、つまり、ＳｉウエハＬ１の上面を平面視したときに、十字状に配置されている。第１マークＡ１は、Ｘ軸方向の長さおよびＹ軸方向の長さが、例えば５０μｍ程度である。
　なお、凹部２１は、工程Ｓ３０１においてあらかじめ形成されていてもよいし、前述したように、工程Ｓ３０２において形成してもよい。このように、第１基板３３０の上面に凹部２１を形成することにより、ＣＳＯＩの集合基板１００を製造することができる。
　また、工程Ｓ３０２において、上面の第１マークＡ１の位置を基準として、ＳｉウエハＬ１の下面に、後述する第２マークＡ２を形成してもよい。
　図２の説明に戻り、次に、共振装置１の共振子１０に対応する第２基板３５０を準備する（Ｓ３０３）。
　図６に示すように、第２基板３５０は、Ｓｉ基板Ｆ２と、酸化ケイ素（例えばＳｉＯ2）層Ｆ２１と、を含む。
　Ｓｉ基板Ｆ２は、例えば、厚さ６μｍ程度の縮退したｎ型シリコン（Ｓｉ）半導体を用いて形成されており、ｎ型ドーパントとしてリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等を含むことができる。Ｓｉ基板Ｆ２に用いられる縮退シリコン（Ｓｉ）の抵抗値は、例えば１６ｍΩ・ｃｍ未満であり、より好ましくは１．２ｍΩ・ｃｍ以下である。
　Ｓｉ基板Ｆ２の下面には、温度特性補正層の一例として、酸化ケイ素（例えばＳｉＯ2）層Ｆ２１が形成されている。これにより、温度特性を向上させることが可能になる。なお、酸化ケイ素層Ｆ２１は、Ｓｉ基板Ｆ２の上面に形成されてもよいし、Ｓｉ基板Ｆ２の上面及び下面の両方に形成されてもよい。
　図２の説明に戻り、次に、第１基板３３０の上面と第２基板３５０の下面とを接合する（Ｓ３０３）。なお、第２基板３５０の下面は「第２基板の第１主面」の一例に相当し、第２基板３５０の上面は「第２基板の第２主面」の一例に相当する。
　図７に示すように、第１基板３３０と第２基板３５０とが接合されると、第１基板３３０の上面の第１マークＡ１は、第２基板３５０下面によって覆われる。そのため、第２基板３５０の上面から第１基板３３０の第１マークＡ１を目視することはできない。また、従来のように赤外光を用いる場合であっても、第１マークＡ１の視認性は低く、第１マークＡ１の位置を正確に把握することは困難である。
　図２の説明に戻り、次に、第１基板３３０の第１マークＡ１が露出するように、第２基板３５０に開口を形成する（Ｓ３０５）。
　具体的には、図８に示すように、エッチング等によって、第１マークＡ１に対応する範囲のＳｉ基板Ｆ２および酸化ケイ素層Ｆ２１を除去し、第２基板３５０の上面から下面まで貫通する開口ＯＰを形成する。
　このように、第１マークＡ１が露出するように、第２基板３５０に開口ＯＰを形成することにより、第１マークＡ１を実際に目で見て確認する、つまり、視認することができる。
　開口ＯＰを形成する位置は、例えば、まず、第１基板３３０および第２基板３５０の平面視における外形から、第１マークＡ１の位置を導出する。第１基板３３０および第２基板３５０の平面視における外形とは、例えば、第１基板３３０および第２基板３５０の平面視における寸法（直径）、第１基板３３０および第２基板３５０の外周部にある特徴的な構造、例えば、ノッチやオリエンテーションフラット等である。これらの外形の情報から、第１マークＡ１の位置を簡易に導出することができる。そして、導出された第１マークＡ１の位置に基づいて、第２基板３５０に開口ＯＰを形成する。この場合、開口ＯＰは、Ｘ軸方向の長さおよびＹ軸方向の長さが、例えば５００μｍ程度になる。
　このように、第１基板３３０および第２基板３５０の平面視における外形から、第１マークＡ１の位置を導出し、導出された第１マークＡ１の位置に基づいて第２基板３５０に開口ＯＰを形成することにより、第１マークＡ１の位置を簡易に導出することができ、集合基板１００の製造コストを低減することができる。
　第１マークＡ１の位置は、第１基板３３０および第２基板３５０の平面視における外形から導出する場合に限定されるものではない。例えば、第２基板３５０の上面から赤外光を照射し、第１基板３３０の第１マークＡ１の位置を導出してもよい。この場合、導出された第１マークＡ１の位置に基づいて第２基板３５０に開口ＯＰを形成することで、開口ＯＰは、Ｘ軸方向の長さおよびＹ軸方向の長さが、例えば１００μｍ程度に縮小することができる。これにより、第１マークＡ１に対して開口を高精度に位置決めすることができる。
　あるいは、図９に示すように、第１基板３３０の下面において、第１マークＡ１に対応する位置に第２マークＡ２をあらかじめ形成しておき、当該第２マークＡ２から第１基板３３０の上面の第１マークＡ１の位置を導出してもよい。第２マークＡ２は、断面において、ＳｉウエハＬ１の下面から窪んだ形状を有する。第２マークＡ２の深さは、第１マークＡ１より小さくてよい。そして、導出された第１マークＡ１の位置に基づいて第２基板３５０に開口ＯＰを形成することで、開口ＯＰは、Ｘ軸方向の長さおよびＹ軸方向の長さが、例えば１００μｍ程度に縮小することができる。これにより、第１マークＡ１に対して開口を高精度に位置決めすることができる。
　図２の説明に戻り、次に、第１基板３３０の第１マークＡ１を基準として第２基板３５０の上面にデバイス部ＤＰを形成する（Ｓ３０６）。
　図１０に示すように、デバイス部ＤＰは、第２基板３５０の上面において、第１基板３３０の凹部２１に対応する位置に形成される。デバイス部ＤＰは、例えば、共振装置１の共振子１０における電極、パターン配線等を含んでいる。デバイス部ＤＰは、例えば、フォトリソグラフィ技術を用い、感光性物質を塗布された面をフォトマスクのパターンで露光することにより、形成される。
　ここで、デバイス部ＤＰを形成する際、第１基板３３０の凹部２１は第２基板３５０の下面に覆われており、視認することができない。しかし、第２基板３５０の開口ＯＰによって露出された第１基板３３０の第１マークＡ１は、前述したように視認することができるので、第１マークＡ１の位置を正確に把握することができる。従って、第１マークＡ１を基準として第２基板３５０の上面にデバイス部ＤＰを形成することにより、凹部２１に対するデバイス部ＤＰのアライメント精度を高めることができる。
　このように、図２に示す製造方法Ｓ３００の手順に従い、集合基板１００が製造される。製造された集合基板１００は、図１１に示すように、第２基板３５０において、第１マークＡ１に対応する位置に形成された開口ＯＰを含んでいる。開口ＯＰは、前述したように、第１マークＡ１を露出するように形成されるが、製造工程において、例えば堆積物が堆積する等によって、第１マークＡ１は露出していないことがあり得る。そのような場合でも、開口ＯＰは、第２基板３５０の上面よりも窪んだ段差を有しており、開口ＯＰの存在によって第１マークＡ１の位置を把握することが可能となる。
　集合基板１００は、複数の第１マークＡ１を含んでいてもよい。この場合、工程Ｓ３０２において、第１基板３３０の上面に複数の第１マークＡ１を形成する。これにより、第１マークＡ１の認識不良の場合に、別の第１マークＡ１で代替することができる。
　好ましくは、工程Ｓ３０２において、第１基板３３０の上面に４つ以上の第１マークＡ１をする。この場合、フォトリソグラフィにおける露光単位ごと、つまり、ショットごとに、第１マークＡ１を形成することがさらに好ましい。フォトリソグラフィにおける１ショットは、Ｘ軸方向の長さおよびＹ軸方向の長さが、例えば２ｃｍ程度である。このように、工程Ｓ３０２において、第１基板３３０の上面に４つ以上の第１マークＡ１を形成することにより、第１マークＡ１の認識不良の場合に、別の第１マークＡ１で容易に代替することができる。
　また、第１マークＡ１は、集合基板１００において、外周部ＣＰに対して半径方向の内側の領域に配置されていることが好ましい。集合基板１００の外周部ＣＰは、例えば、集合基板１００の外縁から３ｍｍから５ｍｍ程度までの範囲の領域である。外周部ＣＰには、ノッチＮＴや図示しないオリエンテーションフラット等が含まれることがある。このように、第１マークＡ１は、第１基板３３０の平面視において、集合基板１００の外周部ＣＰの内側の領域に形成されることにより、外周部ＣＰを避けることで、傷や汚れ等による第１マークＡ１の認識不良を抑制することができる。
　本実施形態では、集合基板１００が、第１基板３３０の上面に凹部２１を含み、凹部２１に対してデバイス部ＤＰをアライメントする例を示したが、これに限定されるものではない。デバイス部ＤＰは、第１基板３３０に形成された別の構造、例えば、ビアや電極等を基準として形成されてもよい。この場合、第１マークＡ１は、当該構造に対する所定位置に形成され、配置される。
　また、本実施形態では、集合基板１００が、第２基板３５０の上面にデバイス部ＤＰを含む例を示したが、これに限定されるものではない。集合基板１００は、第２基板３５０において、第１マークＡ１に対応する位置に形成された開口ＯＰを含んでいればよい。デバイス部を含まない集合基板を製造した後、例えば、集合基板を出荷した後に、第２基板の上面にデバイス部が形成されてもよい。
　次に、図１２から図１５を参照しつつ、一実施形態に従う集合基板を用いて製造される共振装置について説明する。図１２は、一実施形態における共振装置１の外観を概略的に示す斜視図である。図１３は、図１２に示す共振装置１の概略構造を説明するための分解斜視図である。図１４は、図１２に示す共振子１０の概略構造を説明するための平面図である。図１５は、図１２から図１４に示す共振装置１のＸＶ－ＸＶ線に沿った断面の概略構造を説明するための断面図である。
　以下の説明では、共振装置１のうち上蓋３０が設けられている側を上（又は表）、下蓋２０が設けられている側を下（又は裏）、として説明する。
　図１２及び図１３に示すように、共振装置１は、下蓋２０と、共振子１０と、上蓋３０と、を備えている。すなわち、共振装置１は、下蓋２０と、共振子１０と、後述する接合部６０と、上蓋３０とが、この順で積層されて構成されている。
　共振子１０は、ＭＥＭＳ技術を用いて製造されるＭＥＭＳ振動子である。共振子１０と上蓋３０とは、接合部６０を介して接合されている。
　上蓋３０はＸＹ平面に沿って平板状に広がっており、その裏面に例えば平たい直方体形状の凹部３１が形成されている。凹部３１は、側壁３３に囲まれており、共振子１０が振動する空間である振動空間の一部を形成する。また、上蓋３０の凹部３１の共振子１０側の面には、後述するゲッター層３４が形成されている。なお、上蓋３０は凹部３１を有さず、平板状の構成でもよい。
　下蓋２０は、ＸＹ平面に沿って設けられる矩形平板状の底板２２と、底板２２の周縁部からＺ軸方向、つまり、下蓋２０と共振子１０との積層方向、に延びる側壁２３と、を有する。下蓋２０には、共振子１０と対向する面において、底板２２の表面と側壁２３の内面とによって画定される、前述の凹部２１が形成されている。凹部２１は、共振子１０の振動空間の一部を形成する。なお、下蓋２０は凹部２１を有さず、平板状の構成でもよい。また、下蓋２０の凹部２１の共振子１０側の面には、ゲッター層が形成されてもよい。
　図１４に示すように、共振子１０は、ＭＥＭＳ技術を用いて製造されるＭＥＭＳ振動子であり、図１４の直交座標系におけるＸＹ平面内で面外振動する。なお、共振子１０は、面外屈曲振動モードを用いた共振子に限定されるものではない。共振装置１の共振子は、例えば、広がり振動モード、厚み縦振動モード、ラム波振動モード、面内屈曲振動モード、表面波振動モードを用いるものであってもよい。これらの振動子は、例えば、タイミングデバイス、ＲＦフィルタ、デュプレクサ、超音波トランスデューサー、ジャイロセンサ、加速度センサ等に応用される。また、アクチュエーター機能を持った圧電ミラー、圧電ジャイロ、圧力センサ機能を持った圧電マイクロフォン、超音波振動センサ等に用いられてもよい。さらに、静電ＭＥＭＳ素子、電磁駆動ＭＥＭＳ素子、ピエゾ抵抗ＭＥＭＳ素子に適用してもよい。
　共振子１０は、振動部１２０と、保持部１４０と、保持腕１１０と、を備える。
　保持部１４０は、ＸＹ平面に沿って振動部１２０の外側を囲むように、矩形の枠状に形成される。例えば、保持部１４０は、角柱形状の枠体から一体に形成されている。なお、保持部１４０は、振動部１２０の周囲の少なくとも一部に設けられていればよく、枠状の形状に限定されるものではない。
　保持腕１１０は、保持部１４０の内側に設けられ、振動部１２０と保持部１４０とを接続する。
　振動部１２０は、保持部１４０の内側に設けられており、振動部１２０と保持部１４０との間には、所定の間隔で空間が形成されている。図１１に示す例では、振動部１２０は、基部１３０と４本の振動腕１３５Ａ～１３５Ｄ（以下、まとめて「振動腕１３５」ともいう）と、を有している。なお、振動腕の数は、４本に限定されるものではなく、例えば１本以上の任意の数に設定される。本実施形態において、各振動腕１３５Ａ～１３５Ｄと、基部１３０とは、一体に形成されている。
　基部１３０は、平面視において、Ｘ軸方向に長辺１３１ａ、１３１ｂ、Ｙ軸方向に短辺１３１ｃ、１３１ｄを有している。長辺１３１ａは、基部１３０の前端の面（以下、「前端１３１Ａ」ともいう）の一つの辺であり、長辺１３１ｂは基部１３０の後端の面（以下、「後端１３１Ｂ」ともいう）の一つの辺である。基部１３０において、前端１３１Ａと後端１３１Ｂとは、互いに対向するように設けられている。
　基部１３０は、前端１３１Ａにおいて、振動腕１３５に接続され、後端１３１Ｂにおいて、後述する保持腕１１０に接続されている。なお、基部１３０は、図１１に示す例では平面視において、略長方形の形状を有しているがこれに限定されるものではない。基部１３０は、長辺１３１ａの垂直二等分線に沿って規定される仮想平面Ｐに対して略面対称に形成されていればよい。例えば、基部１３０は、長辺１３１ｂが１３１ａより短い台形であってもよいし、長辺１３１ａを直径とする半円の形状であってもよい。また、基部１３０の各面は平面に限定されるものではなく、湾曲した面であってもよい。なお、仮想平面Ｐは、振動部１２０における、振動腕１３５が並ぶ方向の中心を通る平面である。
　基部１３０において、前端１３１Ａから後端１３１Ｂに向かう方向における、前端１３１Ａと後端１３１Ｂとの最長距離である基部長は３５μｍ程度である。また、基部長方向に直交する幅方向であって、基部１３０の側端同士の最長距離である基部幅は２６５μｍ程度である。
　振動腕１３５は、Ｙ軸方向に延び、それぞれ同一のサイズを有している。振動腕１３５は、それぞれが基部１３０と保持部１４０との間にＹ軸方向に平行に設けられ、一端は、基部１３０の前端１３１Ａと接続されて固定端となっており、他端は開放端となっている。また、振動腕１３５は、それぞれ、Ｘ軸方向に所定の間隔で、並列して設けられている。なお、振動腕１３５は、例えばＸ軸方向の幅が５０μｍ程度、Ｙ軸方向の長さが４６５μｍ程度である。
　振動腕１３５は、それぞれ、例えば開放端から１５０μｍ程度の部分が、振動腕１３５の他の部位よりもＸ軸方向の幅が広くなっている。この幅が広くなった部位は、錘部Ｇと呼ばれる。錘部Ｇは、例えば、振動腕１３５の他の部位よりも、Ｘ軸方向に沿って左右に幅が１０μｍずつ広く、Ｘ軸方向の幅が７０μｍ程度である。錘部Ｇは、振動腕１３５と同一プロセスによって一体形成される。錘部Ｇが形成されることで、振動腕１３５は、単位長さ当たりの重さが、固定端側よりも開放端側の方が重くなっている。従って、振動腕１３５のそれぞれが開放端側に錘部Ｇを有することで、各振動腕における上下方向の振動の振幅を大きくすることができる。
　振動部１２０の表面（上蓋３０に対向する面）には、その全面を覆うように後述の保護膜２３５が形成されている。また、振動腕１３５Ａ～１３５Ｄの開放端側の先端における保護膜２３５の表面には、それぞれ、周波数調整膜２３６が形成されている。保護膜２３５及び周波数調整膜２３６によって、振動部１２０の共振周波数を調整することができる。
　なお、本実施形態では、共振子１０の表面（上蓋３０と対向する側の面）は、その略全面が保護膜２３５によって覆われている。さらに保護膜２３５の表面は、その略全面が寄生容量低減膜２４０で覆われている。但し、保護膜２３５は少なくとも振動腕１３５を覆っていればよく、共振子１０の略全面を覆う構成に限定されるものではない。
　図１５に示すように、共振装置１は、下蓋２０の側壁２３上に共振子１０の保持部１４０が接合され、さらに共振子１０の保持部１４０と上蓋３０の側壁３３とが接合される。このように下蓋２０と上蓋３０との間に共振子１０が保持され、下蓋２０と上蓋３０と共振子１０の保持部１４０とによって、振動腕１３５が振動する振動空間が形成される。また、上蓋３０の上面（共振子１０と対向する面と反対側の面）には端子Ｔ４が形成されている。端子Ｔ４と共振子１０とは、貫通電極Ｖ３、接続配線７０、及びコンタクト電極７６Ａ，７６Ｂによって電気的に接続されている。
　上蓋３０は、所定の厚みを有するＳｉ基板Ｌ３により形成されている。上蓋３０はその周辺部（側壁３３）で後述する接合部６０によって共振子１０の保持部１４０と接合されている。上蓋３０における、共振子１０に対向する表面は、酸化ケイ素膜Ｌ３１に覆われている。酸化ケイ素膜Ｌ３１は、例えば二酸化シリコン（ＳｉＯ2）であり、Ｓｉ基板Ｌ３の表面の酸化や、化学気相蒸着（ＣＶＤ:Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）によって、Ｓｉ基板Ｌ３の表面に形成される。なお、上蓋３０の裏面及び貫通電極Ｖ３の側面についても、酸化ケイ素膜Ｌ３１に覆われていることが好ましい。
　また、上蓋３０の凹部３１における、共振子１０と対向する側の面にはゲッター層３４が形成されている。ゲッター層３４は、例えばチタン（Ｔｉ）等から形成され、振動空間に発生するアウトガスを吸着する。本実施形態に係る上蓋３０には、凹部３１において共振子１０に対向する面のほぼ全面にゲッター層３４が形成されるため、振動空間の真空度の低下を抑制することができる。
　また、上蓋３０の貫通電極Ｖ３は、上蓋３０に形成された貫通孔に導電性材料が充填されて形成される。充填される導電性材料は、例えば、不純物ドープされた多結晶シリコン（Ｐｏｌｙ－Ｓｉ）、銅（Ｃｕ）、金（Ａｕ）、不純物ドープされた単結晶シリコン等である。貫通電極Ｖ３は、端子Ｔ４と電圧印加部１４１とを電気的に接続させる配線としての役割を果たす。
　下蓋２０の底板２２及び側壁２３は、ＳｉウエハＬ１により、一体的に形成されている。また、下蓋２０は、側壁２３の上面によって、共振子１０の保持部１４０と接合されている。
　共振子１０における、保持部１４０、基部１３０、振動腕１３５、及び保持腕１１０は、同一プロセスで一体的に形成される。共振子１０は、基板の一例であるＳｉ基板Ｆ２の上に、Ｓｉ基板Ｆ２を覆うように圧電薄膜Ｆ３が形成され、さらに圧電薄膜Ｆ３の上には、金属層Ｅ２が積層されている。そして、金属層Ｅ２の上には、金属層Ｅ２を覆うように圧電薄膜Ｆ３が積層されており、さらに、圧電薄膜Ｆ３の上には、金属層Ｅ１が積層されている。金属層Ｅ１の上には、金属層Ｅ１を覆うように保護膜２３５が積層され、保護膜２３５の上には寄生容量低減膜２４０が積層されている。なお、保持腕１１０及び振動部１２０における、圧電薄膜Ｆ３、金属層Ｅ２、金属層Ｅ１、保護膜２３５、及び周波数調整膜２３６は、前述した「デバイス部」の一例に相当する。
　Ｓｉ基板Ｆ２の下面には、温度特性補正層の一例として、例えば二酸化シリコン（ＳｉＯ2）である酸化ケイ素層Ｆ２１が形成されている。これにより、温度特性を向上させることが可能になる。
　金属層Ｅ１、Ｅ２は、例えば厚さ０．１μｍ以上０．２μｍ以下程度であり、成膜後に、エッチング等により所望の形状にパターニングされる。金属層Ｅ１、Ｅ２は、結晶構造が体心立法構造である金属が用いられている。具体的には、金属層Ｅ１、Ｅ２は、Ｍｏ（モリブデン）、タングステン（Ｗ）等を用いて形成される。
　金属層Ｅ１は、例えば振動部１２０上においては、上部電極としての役割を果たすように形成される。また、金属層Ｅ１は、保持腕１１０や保持部１４０上においては、共振子１０の外部に設けられた交流電源に上部電極を接続するための配線としての役割を果たすように形成される。
　一方、金属層Ｅ２は、振動部１２０上においては、下部電極としての役割を果たすように形成される。また、金属層Ｅ２は、保持腕１１０や保持部１４０上においては、共振子１０の外部に設けられた回路に下部電極を接続するための配線としての役割を果たすように形成される。
　圧電薄膜Ｆ３は、印加された電圧を振動に変換する圧電体の薄膜である。圧電薄膜Ｆ３は、結晶構造がウルツ鉱型六方晶構造を持つ材質から形成されており、例えば、窒化アルミニウム（ＡｌＮ）、窒化スカンジウムアルミニウム（ＳｃＡｌＮ）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等の窒化物や酸化物を主成分とすることができる。なお、窒化スカンジウムアルミニウムは、窒化アルミニウムにおけるアルミニウムの一部がスカンジウムに置換されたものであり、スカンジウムの代わりにマグネシウム（Ｍｇ）及びニオブ（Ｎｂ）やマグネシウム（Ｍｇ）及びジルコニウム（Ｚｒ）等の２元素で置換されていてもよい。また、圧電薄膜Ｆ３は、例えば１μｍの厚さを有するが、０．２μｍから２μｍ程度の厚さを用いることも可能である。
　圧電薄膜Ｆ３は、金属層Ｅ１、Ｅ２によって圧電薄膜Ｆ３に印加される電界に応じて、ＸＹ平面の面内方向すなわちＹ軸方向に伸縮する。この圧電薄膜Ｆ３の伸縮によって、振動腕１３５は、下蓋２０及び上蓋３０の内面に向かってその自由端を変位させ、面外の屈曲振動モードで振動する。
　本実施形態では、外側の振動腕１３５Ａ、１３５Ｄに印加される電界の位相と、内側の振動腕１３５Ｂ、１３５Ｃに印加される電界の位相とが互いに逆位相になるように設定される。これにより、外側の振動腕１３５Ａ、１３５Ｄと内側の振動腕１３５Ｂ、１３５Ｃとが互いに逆方向に変位する。例えば、外側の振動腕１３５Ａ、１３５Ｄが上蓋３０の内面に向かって自由端を変位すると、内側の振動腕１３５Ｂ、１３５Ｃは下蓋２０の内面に向かって自由端を変位する。
　保護膜２３５は、圧電振動用の上部電極である金属層Ｅ２の酸化を防ぐ。保護膜２３５は、エッチングによる質量低減の速度が周波数調整膜２３６より遅い材料により形成されることが好ましい。質量低減速度は、エッチング速度、つまり、単位時間あたりに除去される厚みと密度との積により表される。保護膜２３５は、例えば、窒化アルミニウム（ＡｌＮ）、窒化スカンジウムアルミニウム（ＳｃＡｌＮ）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等の圧電膜の他、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ2）、酸化アルミナ（Ａｌ2Ｏ3）等の絶縁膜で形成される。保護膜２３５の厚さは、例えば０．２μｍ程度である。
　周波数調整膜２３６は、振動部１２０の略全面に形成された後、エッチング等の加工により所定の領域のみに形成される。周波数調整膜２３６は、エッチングによる質量低減の速度が保護膜２３５より速い材料により形成される。具体的には、周波数調整膜２３６は、モリブデン（Ｍｏ）や、タングステン（Ｗ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）等の金属で構成される。
　なお、保護膜２３５と周波数調整膜２３６とは、質量低減速度の関係が前述の通りであれば、エッチング速度の大小関係は任意である。
　寄生容量低減膜２４０は、オルトケイ酸テトラエチル（ＴＥＯＳ）から形成されている。寄生容量低減膜２４０の厚さは１μｍ程度である。引回し配線部における寄生容量を低減するとともに、異なる電位の配線がクロスする際の絶縁層としての機能と、振動空間を広げるためのスタンドオフとしての機能と、を有する。
　接続配線７０は、貫通電極Ｖ３を介して端子Ｔ４に電気的に接続されるとともに、コンタクト電極７６Ａ、７６Ｂに電気的に接続される。
　コンタクト電極７６Ａは、共振子１０の金属層Ｅ１に接触するように形成され、接続配線７０と共振子１０とを電気的に接続する。コンタクト電極７６Ｂは、共振子１０の金属層Ｅ２に接触するように形成され、接続配線７０と共振子１０とを電気的に接続する。具体的には、コンタクト電極７６Ａと金属層Ｅ１との接続にあたり、金属層Ｅ１が露出するように、金属層Ｅ１上に積層された圧電薄膜Ｆ３、保護膜２３５、及び寄生容量低減膜２４０の一部が除去され、ビアＶ１が形成される。形成されたビアＶ１の内部にコンタクト電極７６Ａと同様の材料が充填され、金属層Ｅ１とコンタクト電極７６Ａとが接続される。同様に、コンタクト電極７６Ｂと金属層Ｅ２との接続にあたり、金属層Ｅ２が露出するように、金属層Ｅ２上に積層された圧電薄膜Ｆ３及び寄生容量低減膜２４０の一部が除去され、ビアＶ２が形成される。形成されたビアＶ２の内部にコンタクト電極７６Ｂが充填され、金属層Ｅ２とコンタクト電極７６Ｂとが接続される。コンタクト電極７６Ａ、７６Ｂは、例えばアルミニウム（Ａｌ）、金（Ａｕ）、錫（Ｓｎ）等の金属で構成される。なお、金属層Ｅ１とコンタクト電極７６Ａとの接続箇所、及び金属層Ｅ２とコンタクト電極７６Ｂとの接続箇所は、振動部１２０の外側の領域であることが好ましく、本実施形態では保持部１４０で接続されている。
　接合部６０は、共振子１０における振動部１２０の周囲、例えば保持部１４０上において、共振子１０と上蓋３０との間に、ＸＹ平面に沿って矩形の環状に形成される。接合部６０は、共振子１０の振動空間を封止するように、共振子１０と上蓋３０とを接合する。これにより、振動空間は気密に封止され、真空状態が維持される。
　本実施形態では、接合部６０は、共振子１０に形成される第１金属層６１と、上蓋３０に形成される第２金属層６２とを含み、第１金属層６１と第１金属層６２とを共晶接合させることで、共振子１０と上蓋３０とが接合している。
　以上、本発明の例示的な実施形態について説明した。本発明の一実施形態に従う集合基板の製造方法は、第１マークが露出するように、第２基板に開口を形成する工程を含む。これにより、第１マークを視認することができるので、第１マークの位置を正確に把握することができる。また、前述した製造方法は、第１マークを基準として第２基板の上面にデバイス部を形成する工程を含む。これにより、デバイス部のアライメント精度を高めることができる。
　また、前述した製造方法において、開口を形成する工程は、第１基板の平面視における外形から第１マークの位置を導出することと、導出された第１マークの位置に基づいて第２基板に開口を形成することと、を含む。これにより、第１マークの位置を簡易に導出することができ、集合基板の製造コストを低減することができる。
　また、前述した製造方法において、開口を形成する工程は、赤外光を用いて第１マークの位置を導出することと、導出された第１マークの位置に基づいて第２基板に開口を形成することと、を含む。これにより、第１マークに対して開口を高精度に位置決めすることができる。
　また、前述した製造方法において、第１マークを形成する工程は、第１基板の下面において、第１マークに対応する位置に第２マークを形成することを含み、開口を形成する工程は、第２マークから第１マークの位置を導出することと、導出された第１マークの位置に基づいて第２基板に開口を形成することと、を含む。これにより、第１マークに対して開口を高精度に位置決めすることができる。
　また、前述した製造方法において、第１マークを形成する工程は、第１基板の上面に複数の第１マークを形成することを含む。これにより、第１マークの認識不良の場合に、別の第１マークで代替することができる。
　また、前述した製造方法において、第１マークを形成する工程は、第１基板の上面に４つ以上の第１マークを形成することを含む。これにより、第１マークの認識不良の場合に、別の第１マークで容易に代替することができる。
　また、前述した製造方法において、第１マークは、第１基板の平面視において、集合基板の外周部の内側の領域に形成される。これにより、外周部を避けることで、傷や汚れ等による第１マークの認識不良を抑制することができる。
　また、前述した製造方法において、第１マークを形成する工程は、第１基板の上面に凹部を形成することを含む。これにより、ＣＳＯＩの集合基板を製造することができる。
　本発明の一実施形態に従う集合基板は、第２基板は、第１マークに対応する位置に形成された開口を含む。これにより、第１マークを視認することができるので、第１マークの位置を正確に把握することができる。従って、例えば、第１マークを基準として形成されるデバイス部のアライメント精度を高めることができる。
　また、前述した集合基板において、第２基板は、第１マークを基準として上面に形成されたデバイス部をさらに含む。これにより、デバイス部のアライメント精度を容易に高めることができる。
　また、前述した集合基板において、第１基板は、下面において、第１マークに対応する位置に形成された第２マークをさらに含む。これにより、第２マークから第１マークの位置を導出することで、第１マークに対して開口を高精度に位置決めすることができる。
　また、前述した集合基板において、第１基板は上面に形成された複数の第１マークを含む。これにより、第１マークの認識不良の場合に、別の第１マークで代替することができる。
　また、前述した集合基板において、第１基板は上面に形成された４つ以上の第１マークを含む。これにより、第１マークの認識不良の場合に、別の第１マークで容易に代替することができる。
　また、前述した集合基板において、第１マークは、第１基板の平面視において、集合基板の外周部の内側の領域に配置されている。これにより、外周部を避けることで、傷や汚れ等による第１マークの認識不良を抑制することができる。
　また、前述した集合基板において、第１基板は、上面に形成された凹部２１をさらに含む。これにより、ＣＳＯＩの集合基板を構成することができる。
　また、前述した集合基板において、第２基板の上面に接合された第３基板をさらに備える。これにより、集光基板を分割することで、第１基板、及び第２基板に加え、第３基板をさらに備える共振装置を製造することができる。
　なお、以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。すなわち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
　１…共振装置、１０…共振子、２０…下蓋、２１…凹部、２２…底板、２３…側壁、３０…上蓋、３１…凹部、３３…側壁、３４…ゲッター層、６０…接合部、６１…第１金属層、６２…第２金属層、７０…接続配線、７６Ａ，７６Ｂ第１コンタクト電極、１００…集合基板、１１０…保持腕、１２０…振動部、１３０…基部、１３５，１３５Ａ，１３５Ｂ，１３５Ｃ，１３５Ｄ…振動腕、１４０…保持部、１４１…電圧印加部、２３５…保護膜、２３６…周波数調整膜、２４０…寄生容量低減膜、３３０…第１基板、３５０…第２基板、ａ１…開口、Ａ１…第１マーク、Ａ２…第２マーク、ＣＰ…外周部、ＤＰ…デバイス部、Ｅ１，Ｅ２　金属層、Ｆ２…Ｓｉ基板、Ｆ３…圧電薄膜、Ｆ２１…酸化ケイ素層、Ｇ…錘部、Ｌ１…Ｓｉウエハ、Ｌ３…Ｓｉ基板、Ｌ３１…酸化ケイ素膜、ＮＴ…ノッチ、ＯＰ…開口、Ｐ…仮想平面、Ｓ３００…製造方法、Ｔ４…端子、Ｖ１，Ｖ２…ビア、Ｖ３…貫通電極。

Claims (16)

  1. 　第１基板の第１主面に第１マークを形成する工程と、
    　前記第１基板の前記第１主面と第２基板の第１主面とを接合する工程と、
    　前記第１マークが露出するように、前記第２基板に開口を形成する工程と、
    　前記第１マークを基準として前記第２基板の第２主面にデバイス部を形成する工程と、を含む、
    　集合基板の製造方法。
  2. 　前記開口を形成する工程は、前記第１基板の平面視における外形から前記第１マークの位置を導出することと、前記位置に基づいて前記開口を形成することと、を含む、
    　請求項１に記載の集合基板の製造方法。
  3. 　前記開口を形成する工程は、赤外光を用いて前記第１マークの位置を導出することと、前記位置に基づいて前記開口を形成することと、を含む、
    　請求項１に記載の集合基板の製造方法。
  4. 　前記第１マークを形成する工程は、前記第１基板の第２主面において、前記第１マークに対応する位置に第２マークを形成することを含み、
    　前記開口を形成する工程は、前記第２マークから前記第１マークの位置を導出することと、前記位置に基づいて前記開口を形成することと、を含む、
    　請求項１に記載の集合基板の製造方法。
  5. 　前記第１マークを形成する工程は、前記第１基板の前記第１主面に複数の前記第１マークを形成することを含む、
    　請求項１から４のいずれか一項に記載の集合基板の製造方法。
  6. 　前記第１マークを形成する工程は、前記第１基板の前記第１主面に４つ以上の前記第１マークを形成することを含む、
    　請求項１から５のいずれか一項に記載の集合基板の製造方法。
  7. 　前記第１マークは、前記第１基板の平面視において、外周部の内側の領域に形成される、
    　請求項１から６のいずれか一項に記載の集合基板の製造方法。
  8. 　前記第１マークを形成する工程は、前記第１基板の前記第１主面に凹部を形成することを含む、
    　請求項１から７のいずれか一項に記載の集合基板の製造方法。
  9. 　第１主面に形成された第１マークを含む第１基板と、
    　前記第１基板の前記第１主面と接合された第２基板と、を備え、
    　前記第２基板は、前記第１マークに対応する位置に形成された開口を含む、
    　集合基板。
  10. 　前記第２基板は、前記第１マークを基準として第２主面に形成されたデバイス部をさらに含む、
    　請求項９に記載の集合基板。
  11. 　前記第１基板は、第２主面において前記第１マークに対応する位置に形成された第２マークをさらに含む、
    　請求項９又は１０に記載の集合基板。
  12. 　前記第１基板は、前記第１主面に形成された複数の前記第１マークを含む、
    　請求項９から１１のいずれか一項に記載の集合基板。
  13. 　前記第１基板は、前記第１主面に形成された４つ以上の前記第１マークを含む、
    　請求項９から１２のいずれか一項に記載の集合基板。
  14. 　前記第１マークは、前記第１基板の平面視において、外周部の内側の領域に配置されている、
    　請求項９から１３のいずれか一項に記載の集合基板。
  15. 　前記第１基板は、前記第１主面に形成された凹部をさらに含む、
    　請求項９から１４のいずれか一項に記載の集合基板。
  16. 　前記第２基板の第２主面と接合された第３基板をさらに備える、
    　請求項９から１５のいずれか一項に記載の集合基板。
PCT/JP2020/042115 2020-04-09 2020-11-11 集合基板の製造方法及び集合基板 WO2021205685A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080097565.XA CN115176415A (zh) 2020-04-09 2020-11-11 集合基板的制造方法以及集合基板
JP2022514305A JPWO2021205685A1 (ja) 2020-04-09 2020-11-11
US17/869,970 US20220368301A1 (en) 2020-04-09 2022-07-21 Method of manufacturing collective substrate and collective substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020070182 2020-04-09
JP2020-070182 2020-04-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/869,970 Continuation US20220368301A1 (en) 2020-04-09 2022-07-21 Method of manufacturing collective substrate and collective substrate

Publications (1)

Publication Number Publication Date
WO2021205685A1 true WO2021205685A1 (ja) 2021-10-14

Family

ID=78023739

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/042115 WO2021205685A1 (ja) 2020-04-09 2020-11-11 集合基板の製造方法及び集合基板

Country Status (4)

Country Link
US (1) US20220368301A1 (ja)
JP (1) JPWO2021205685A1 (ja)
CN (1) CN115176415A (ja)
WO (1) WO2021205685A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2009032720A (ja) * 2007-07-24 2009-02-12 Nec Corp 半導体装置及びその製造方法
WO2019155663A1 (ja) * 2018-02-09 2019-08-15 株式会社村田製作所 Ｍｅｍｓデバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969520A (ja) * 1995-08-31 1997-03-11 Toshiba Corp 半導体装置の製造方法
JP2870492B2 (ja) * 1995-09-28 1999-03-17 日本電気株式会社 Ｓｏｉ基板およびその製造方法
JP3169068B2 (ja) * 1997-12-04 2001-05-21 日本電気株式会社 電子線露光方法及び半導体ウエハ
JP2004151653A (ja) * 2002-11-01 2004-05-27 Seiko Epson Corp 電気光学装置、及び電気光学装置の製造方法、並びに電気光学装置の製造装置、電子機器
JP4996089B2 (ja) * 2004-11-22 2012-08-08 キヤノン株式会社 液体吐出ヘッドの製造方法、及び液体吐出ヘッド
JP2008113382A (ja) * 2006-10-31 2008-05-15 Nippon Dempa Kogyo Co Ltd 圧電振動子の製造方法、圧電振動子及び電子部品
JP5639985B2 (ja) * 2011-10-28 2014-12-10 三菱電機株式会社 半導体圧力センサおよび半導体圧力センサの製造方法
WO2016040333A2 (en) * 2014-09-08 2016-03-17 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (pmut) on integrated circuit (ic) for fingerprint sensing
JP2016071034A (ja) * 2014-09-29 2016-05-09 富士通株式会社 光ファイバガイド、光ファイバガイドを備えた光導波路基板、光入出力装置、及び光ファイバの実装方法
CN105645347B (zh) * 2014-11-18 2017-08-08 无锡华润上华半导体有限公司 体硅微加工工艺的定位方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2009032720A (ja) * 2007-07-24 2009-02-12 Nec Corp 半導体装置及びその製造方法
WO2019155663A1 (ja) * 2018-02-09 2019-08-15 株式会社村田製作所 Ｍｅｍｓデバイス

Also Published As

Publication number Publication date
US20220368301A1 (en) 2022-11-17
JPWO2021205685A1 (ja) 2021-10-14
CN115176415A (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
JP6923010B2 (ja) Ｍｅｍｓデバイス
JP6864274B2 (ja) 共振装置
WO2017212677A1 (ja) 共振装置製造方法
US11909375B2 (en) Resonance device
US11894831B2 (en) Resonance device
US20210203304A1 (en) Resonator and resonance device including same
US11597648B2 (en) MEMS device manufacturing method and mems device
WO2021205685A1 (ja) 集合基板の製造方法及び集合基板
US20210371273A1 (en) Resonance device and resonance device manufacturing method
US20220182036A1 (en) Resonance device, collective board, and method of manufacturing resonance device
WO2019211926A1 (ja) 共振子及び共振装置
JP7340169B2 (ja) 共振装置
US20230119602A1 (en) Resonance device, collective substrate, and resonance device manufacturing method
US20230208392A1 (en) Resonance device and resonance device manufacturing method
WO2023171025A1 (ja) 共振装置及び共振装置の製造方法
JP7493709B2 (ja) 共振装置及び共振装置製造方法
JP7089706B2 (ja) 共振装置及び共振装置製造方法
WO2022168363A1 (ja) 共振装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20929867

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022514305

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20929867

Country of ref document: EP

Kind code of ref document: A1