CN111726083B - 电路装置、振荡器、电子设备以及移动体 - Google Patents

Abstract

提供电路装置、振荡器、电子设备以及移动体，能够实现可变电容电路的电压电容特性中的线性特性的改善，并且能够实现电路的小规模化。电路装置包含使振子进行振荡的振荡电路，振荡电路包含可变电容电路和基准电压供给电路，该可变电容电路具有由第1晶体管、第2晶体管构成的第1可变电容元件和第2可变电容元件。向第1晶体管的第1栅极供给第1基准电压，向第1晶体管的第1杂质区域供给电容控制电压，向第2晶体管的第2栅极供给第2基准电压，向第2晶体管的第2杂质区域供给电容控制电压，向第1晶体管和第2晶体管的第1公共杂质区域供给电容控制电压。

Description

电路装置、振荡器、电子设备以及移动体

技术领域

本发明涉及电路装置、振荡器、电子设备以及移动体等。

背景技术

在使石英振子等振子进行振荡的电路装置中，设置有用于调整振荡频率的可变电容电路。例如，在专利文献1中公开了设置有多个MOS型可变电容元件的振荡电路。在专利文献1的振荡电路中，实现了如下的可变电容电路：对阈值电压不同的多个MOS型可变电容元件的一个端子施加多个控制电压，对另一个端子施加基准电压，从而能够确保频率变化相对于控制电压变化的直线性。

专利文献1：日本特开2015-104074号公报

在这样的可变电容电路中，使用晶体管来实现可变电容元件，但当振荡电路的负载电容由于晶体管的寄生电容而变大时，存在频率可变灵敏度下降的问题。

发明内容

本发明的一个方式涉及电路装置，该电路装置包含使振子进行振荡的振荡电路，所述振荡电路包含：可变电容电路，其具有由第1晶体管构成的第1可变电容元件和由第2晶体管构成的第2可变电容元件，对所述振荡电路的负载电容进行调整；以及基准电压供给电路，其向所述可变电容电路供给第1基准电压和第2基准电压，向作为所述第1晶体管的栅极的第1栅极供给所述第1基准电压，向作为所述第1晶体管的一个杂质区域的第1杂质区域供给电容控制电压，向作为所述第2晶体管的栅极的第2栅极供给所述第2基准电压，向作为所述第2晶体管的一个杂质区域的第2杂质区域供给所述电容控制电压，向作为所述第1晶体管和所述第2晶体管的另一个杂质区域的第1公共杂质区域供给所述电容控制电压。

附图说明

图1是本实施方式的电路装置的结构例。

图2是本实施方式的电路装置的详细结构例。

图3是本实施方式的可变电容电路的结构例。

图4是可变电容电路的电压电容特性的例子。

图5是与负载电容大小对应的频率可变灵敏度变化的说明图。

图6是本实施方式的可变电容电路的晶体管的结构例。

图7是比较例的可变电容电路的晶体管的结构例。

图8是本实施方式的可变电容电路的配置结构例。

图9是本实施方式的可变电容电路的配置结构例。

图10是比较例的可变电容电路的配置结构例。

图11是比较例的可变电容电路的配置结构例。

图12是设置有沟道宽度不同的多个晶体管的可变电容电路的第1配置结构例。

图13是可变电容电路的电压电容特性的例子。

图14是设置有沟道宽度不同的多个晶体管的可变电容电路的第2配置结构例。

图15是设置有沟道宽度不同的多个晶体管的可变电容电路的第3配置结构例。

图16是设置有沟道长度不同的多个晶体管的可变电容电路的配置结构例。

图17是使用了P型晶体管的可变电容电路的结构例。

图18是P型晶体管和N型晶体管的电压电容特性的例子。

图19是使用了P型晶体管的情况下的可变电容电路的电压电容特性的例子。

图20是振荡电路的结构例。

图21是振荡电路的详细的第1结构例。

图22是振荡电路的详细的第2结构例。

图23是振荡器的第1构造例。

图24是振荡器的第2构造例。

图25是电子设备的结构例。

图26是移动体的结构例。

标号说明

CE1～CEn：可变电容元件；IR1、IR2、IR3、IR7：杂质区域；CIR1～CIR6：公共杂质区域；GT1～GT7：栅极；CL：负载电容；VR1～VRn、VG1～VGn：基准电压；CP1～CP7：电容；CA1、C2、C31～C3n、C4、C51～C5n：电容器；TR1～TRn：晶体管；TRP1、TRP2：晶体管；T1、T2、T3、T4、T5、T6：端子；L1、L2：布线；LIN：信号输入用布线；TE3、TE4、TE5、TE6：外部端子；IN：外部输入信号；VCP：电容控制电压；CK：时钟信号；VREG：调节电压；CK：时钟信号；IS：电流源；BP：双极晶体管；RB、RC1、RC2：电阻；NI：输入节点；NQ：输出节点；OSI、OSQ：振荡信号；4：振荡器；5：封装；6：基座；7：盖；8、9：外部端子；10：振子；12：电路部件；14：振荡器；15：封装；16：基座；17：盖；18、19：外部端子；20、21：电路装置；22：调节器；24：第2开关电路；29：输出电路；30：振荡电路；32：驱动电路；34：基准电压供给电路；36、37：可变电容电路；40：开关电路；50：控制电路；100：可变电容电路；206：汽车；207：车体；208：控制装置；209：车轮；220：处理装置；500：电子设备；510：通信接口；520：处理装置；530：操作界面；540：显示部；550：存储器。

具体实施方式

以下，对实施方式进行说明。另外，以下说明的实施方式并非不合理地限定权利要求书所记载的内容。另外，本实施方式所说明的结构并非全部都是必需的构成要件。

1.电路装置

在图1中示出了本实施方式的电路装置20的结构例。本实施方式的电路装置20包含振荡电路30。另外，本实施方式的振荡器4包含振子10和电路装置20。振子10与电路装置20电连接。例如，使用收纳振子10和电路装置20的封装的内部布线、接合线或金属凸块等将振子10与电路装置20电连接。

振子10是通过电信号产生机械振动的元件。振子10例如能够通过石英振动片等振动片来实现。例如，振子10能够通过切角为AT切或SC切等的进行厚度剪切振动的石英振动片等来实现。例如，振子10可以是SPXO(Simple Packaged Crystal Oscillator：简单封装晶体振荡器)振子。或者，振子10也可以是内置在具有恒温槽的恒温槽型石英振荡器(OCXO)中的振子，还可以是内置在不具有恒温槽的温度补偿型石英振荡器(TCXO)中的振子。另外，本实施方式的振子10例如能够通过厚度剪切振动型以外的振动片、由石英以外的材料形成的压电振动片等各种振动片来实现。例如，作为振子10，也可以采用SAW(Surface AcousticWave：表面声波)谐振器、使用硅基板形成的作为硅制振子的MEMS(Micro ElectroMechanical Systems：微机电系统)振子等。

电路装置20是被称为IC(Integrated Circuit：集成电路)的集成电路装置。例如，电路装置20是通过半导体工艺制造的IC，是在半导体衬底上形成有电路元件的半导体芯片。

电路装置20包含振荡电路30。另外，电路装置20还可以包含控制电路50、端子T1、T2、T4、T5、T6。端子T1、T2、T4、T5、T6分别是第1端子、第2端子、第4端子、第5端子、第6端子。端子T1、T2、T4、T5、T6是电路装置20的例如焊盘。端子T1与振子10的一端电连接，端子T2与振子10的另一端电连接。例如使用收纳振子10和电路装置20的封装的内部布线、接合线或金属凸块等将振子10与电路装置20的端子T1、T2电连接。端子T4是输入电源电压VDD的端子，端子T5是输入地电压GND的端子。GND也可以称为VSS，地电压例如是接地电位。端子T6是输出由电路装置20生成的时钟信号CK的端子。另外，如图1所示，端子T4、T5、T6分别与振荡器4的外部连接用的外部端子TE4、TE5、TE6电连接。例如使用封装的内部布线、接合线或金属凸块等将端子T4～T6与外部端子TE4～TE6电连接。而且，振荡器4的外部端子TE4～TE6与外部设备电连接。

振荡电路30是使振子10进行振荡的电路。例如，振荡电路30与端子T1和端子T2电连接，使振子10进行振荡。具体而言，振荡电路30经由L1而与端子T1连接，经由布线L2而与端子T2连接。布线L1是第1布线，布线L2是第2布线。例如，振荡电路30包含设置在作为振子连接用端子的端子T1与端子T2之间的振荡用的驱动电路等。例如，振荡电路30可以由实现驱动电路的双极晶体管等晶体管、以及电容器或电阻等有源元件实现。作为振荡电路30，例如可以使用皮尔斯型、考毕兹型、反相器型、哈特利型等各种类型的振荡电路。另外，本实施方式中的连接是电连接。电连接是指以能够传递电信号的方式连接，是能够通过电信号来传递信息的连接。电连接可以是经由有源元件等的连接。

控制电路50进行各种控制处理。例如控制电路50进行电路装置20的整体控制。例如对电路装置20的动作顺序进行控制。另外，控制电路50进行用于控制振荡电路30的各种处理。例如，控制电路50对振荡电路30输出用于控制可变电容电路36的电容的电容控制电压VCP。

这里，电容控制电压VCP是振荡电路30的振荡频率的温度补偿用的电压。例如，控制电路50进行温度补偿处理，根据温度补偿处理的结果来生成电容控制电压VCP，并输出到振荡电路30的可变电容电路36。由此，能够实现使用了可变电容电路36的温度补偿。具体而言，控制电路50进行用于通过多项式近似来补偿振子10的频率温度特性的函数的生成处理。例如，控制电路50基于从未图示的非易失性存储器读出的0次分量用、1次分量用、2次分量用、3次分量用、高次分量用的系数信息，生成对振子10的频率温度特性的0次分量、1次分量、2次分量、3次分量、高次分量进行近似的0次分量信号、1次分量信号、2次分量信号、3次分量信号、高次分量信号。然后，控制电路50通过进行0次分量信号、1次分量信号、2次分量信号、3次分量信号、高次分量信号的相加处理，生成振子10的频率温度特性的补偿用的电容控制电压VCP。基于该电容控制电压VCP来控制振荡电路30的可变电容电路36的电容，由此实现时钟信号CK的频率的温度补偿处理。另外，作为由控制电路50生成的信号，例如也可以省略2次分量信号或4次分量信号。

另外，振荡器4也可以是不进行温度补偿处理的SPXO。在这种情况下，电容控制电压VCP被使用在用于将振子10的振荡频率设定为标称频率的可变电容电路36的电容控制中。例如在制造时或出厂时测量时钟信号CK的频率，根据频率的测量结果来设定可变电容电路36的电容。例如将通过测量而求出的电容调整值写入到非易失性存储器中。然后，在振荡器4的实际动作时，控制电路50从非易失性存储器读出该电容控制值，根据所读出的电容控制值来设定电容控制电压VCP。

振荡电路30包含可变电容电路36和基准电压供给电路34。另外，振荡电路30如后述那样可以包含对振子10进行驱动而使其振荡的驱动电路。

如后所述，可变电容电路36具有由第1晶体管构成的第1可变电容元件和由第2晶体管构成的第2可变电容元件。然后，可变电容电路36对振荡电路30的负载电容进行调整。负载电容例如可以包含可变电容电路36的电容、布线L1、L2的寄生电容等。振荡电路30通过对可变电容电路36的电容进行控制来调整负载电容。

基准电压供给电路34生成基准电压并供给到可变电容电路36等。例如，基准电压供给电路34向可变电容电路36供给第1基准电压和第2基准电压。另外，在可变电容电路36包含由第3晶体管构成的第3可变电容元件的情况下，基准电压供给电路34向可变电容电路36供给第3基准电压。即，生成包含第1基准电压、第2基准电压、第3基准电压的多个基准电压并供给到可变电容电路36。基准电压供给电路34例如具有串联设置在电源节点与GND节点之间的多个电阻，生成由该多个电阻形成的分割电压来作为多个基准电压并输出。在该情况下，电源节点也可以是后述的图2的调节电压VREG。

在图2中示出了电路装置20的详细结构例。在图2中，除了图1的结构之外，还设置有开关电路40、第2开关电路24、输出电路29、端子T3。

调节器22基于来自端子T4的电源电压VDD来进行调节动作，生成调节电压VREG。振荡电路30例如将调节电压VREG作为电源电压来进行动作。

端子T3是输入外部输入信号IN的端子。端子T3是第3端子。端子T3是电路装置20的例如焊盘，与振荡器4的外部端子TE3电连接。例如，端子T3是能够输入外部输入信号IN的端子，在第1模式或第2模式下输入外部输入信号IN。第1模式例如是正常工作模式，第2模式例如是测试模式。测试模式也可以说是检查模式。

开关电路40设置在将端子T1和振荡电路30连接起来的布线L1与端子T3之间。开关电路40具有P型的晶体管TP1。例如，开关电路40的一端与布线L1连接。例如与节点N1连接，节点N1是与布线L1连接的连接节点。开关电路40的另一端与端子T3连接。并且，通过控制电路50来控制开关电路40的接通、断开。例如，通过使开关电路40接通，端子T3和端子T1电连接。由此，能够将外部输入信号IN输入到振子10一端。

例如，在正常工作模式下，经由端子T3输入来频率控制信号、输出使能信号或待机信号作为外部输入信号IN。此时，开关电路40断开。然后，作为频率控制信号、输出使能信号或待机信号的外部输入信号IN经由信号输入用的布线LIN而输入到控制电路50。控制电路50基于经由布线LIN输入的频率控制信号、输出使能信号或待机信号来进行频率控制、输出使能控制或待机控制的处理。

另一方面，在测试模式下，经由端子T3输入过驱动用的信号等测试模式用的信号作为外部输入信号IN。然后，测试模式用的信号经由接通的开关电路40而输入到振子10的一端。测试模式是通过过驱动将振子10的异物除去、或者进行DLD(Drive LevelDependence：激励电平相关性)的特性检查等各种测试、检查的模式。DLD特性是表示振子10的激励电平与振荡频率的关系的特性。在振荡器4作为产品而进行动作的实际动作时，电路装置20被设定为第1模式。在对振荡器4进行过驱动、DLD用的测试、检查时，电路装置20被设定为第2模式。

另外，控制电路50在正常工作模式下输出调节电压VREG作为开关电路40的P型晶体管TP1的衬底电压。由此，能够防止电源电压VDD的变动经由晶体管TP1的结电容等传递到布线L2而使振荡频率发生变动的情况。另一方面，控制电路50在测试模式下输出电源电压VDD作为晶体管TP1的衬底电压。

第2开关电路24设置在将端子T2和振荡电路30连接起来的布线L2与端子T5之间。例如，第2开关电路24的一端与布线L2连接。例如与节点N2连接，节点N2是与布线L2连接的连接节点。第2开关电路24的另一端与端子T5连接。并且，第2开关电路24在开关电路40接通时接通。例如，第2开关电路24与作为第1开关电路的开关电路40同样，被控制电路50控制接通、断开。然后，在开关电路40接通时，第2开关电路24也接通，从而将端子T2和端子T5电连接。由此，能够将振子10的另一端设定为GND，能够通过图2的A1、A2所示的路径来进行振子10的过驱动的测试等。另外，在本实施方式中，对如开关电路40、第2开关电路24那样设置两个开关电路的情况进行了说明，但并不限定于此。例如，在振子10的一端与GND节点连接的电路结构的情况下，通过在振子10的另一端侧设置开关电路40，能够通过1个开关电路40来进行过驱动等检查。

输出电路29以各种信号形式将时钟信号CK向外部输出。例如，输出电路29以LVDS(Low Voltage Differential Signaling：低电压差分信号)、PECL(Positive EmitterCoupled Logic：正射极偶合逻辑)、HCSL(High Speed Current Steering Logic：高速电流控制逻辑)或差动CMOS(Complementary MOS：互补金属氧化物半导体)等信号形式将时钟信号CK向外部输出。例如，输出电路29可以是能够以LVDS、PECL、HCSL及差动CMOS中的至少两种信号形式输出时钟信号CK的电路。在这种情况下，输出电路29以由控制电路50设定的信号形式输出时钟信号CK。另外，输出电路29所输出的时钟信号CK的信号形式不限于差动的信号形式，例如也可以是单端CMOS或限幅正弦波等不是差动的信号形式。

2.可变电容电路

图3示出可变电容电路36的结构例。可变电容电路36包含由晶体管TR1构成的可变电容元件CE1和由晶体管TR2构成的可变电容元件CE2。晶体管TR1是第1晶体管，晶体管TR2是第2晶体管。可变电容元件CE1是第1可变电容元件，可变电容元件CE2是第2可变电容元件。可变电容元件CE1、CE2是由MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管TR1、TR2构成的MOS型可变电容元件，也被称为MOS变容二极管。在图3中，可变电容元件CE1、CE2由N型晶体管构成。MOS型可变电容元件是如下的电容元件：MOS的晶体管的源极和漏极被短路，在被短路的源极和漏极与栅极之间产生的静电电容通过电容控制电压而被可变地控制。另外，以下主要以可变电容电路36包含2个可变电容元件CE1、CE2的情况为例来进行说明，但可变电容电路36也可以包含3个以上的可变电容元件。另外，如后所述，构成可变电容元件的晶体管也可以是P型晶体管。

如图3或后述的图6所示，在本实施方式中，向构成可变电容电路36的可变电容元件CE1的晶体管TR1的栅极GT1供给基准电压VR1。然后，向作为晶体管TR1的一个杂质区域的杂质区域IR1供给电容控制电压VCP。例如，图1、图2的控制电路50将电容控制电压VCP供给到可变电容电路36。栅极GT1是第1栅极，基准电压VR1是第1基准电压，杂质区域IR1是第1杂质区域。

另外，在本实施方式中，向构成可变电容电路36的可变电容元件CE2的晶体管TR2的栅极GT2供给基准电压VR2。然后，向作为晶体管TR2的一个杂质区域的杂质区域IR2供给电容控制电压VCP。栅极GT2是第2栅极，基准电压VR2是第2基准电压，杂质区域IR2是第2杂质区域。在进行温度补偿处理的情况下，电容控制电压VCP是温度补偿用的控制电压。另外，基准电压VR1和基准电压VR2是互不相同的电压。

而且，在本实施方式中，如在后述的图6中详细说明的那样，向作为晶体管TR1和晶体管TR2的另一个杂质区域的公共杂质区域CIR1供给电容控制电压VCP。这里，晶体管TR1、TR2的各晶体管的一个杂质区域是指各晶体管的漏区和源区中的一方，另一个杂质区域是指各晶体管的漏区和源区中的另一方。另外，公共杂质区域CIR1是指，作为晶体管TR1的漏区或源区的另一个杂质区域与作为晶体管TR2的漏区或源区的另一个杂质区域不被半导体的衬底分离而是共用的。另外，杂质区域也可以说是有源区域，狭义上是指扩散区域。

图4是示出可变电容电路36的电压电容特性的图。电压电容特性是表示相对于电容控制电压VCP变化的电容C变化的特性。在图4中，示出了可变电容元件CE1的电容CP1的电压电容特性、可变电容元件CE2的电容CP2的电压电容特性、可变电容元件CE1、CE2的总电容CTOT的电压电容特性。可变电容元件CE1被施加VCP-VR1的第1施加电压，可变电容元件CE2被施加VCP-VR2的第2施加电压，第1施加电压与第2施加电压不同。例如VCP-VR1＞VCP-VR2。因此，可变电容元件CE1的电容CP1的电压电容特性与可变电容元件CE2的电容CP2的电压电容特性是不同的特性。而且，通过使该相互不同两者的特性重合，如图4所示，能够改善总电容CTOT的线性特性，能够在较大的电压范围内确保电容变化的直线性。

这里，振荡电路30的负载电容为CL的情况下的振荡频率fL可以如下式(1)那样表示。

C0是振子10的等效电路中的并联电容，C1是串联电容。fs是作为基准的设定频率。振子10的电容比可以表示为γ＝C0/C1。而且，为了提高表示相对于负载电容CL变化的频率变化的频率可变灵敏度，需要减小电容比γ。但是，在减小振子10的电容比γ方面存在极限。

另一方面，如图5所示，在负载电容CL小的情况下，使负载电容CL变化了ΔCL1时的频率f的变化为Δf1，能够提高表示相对于负载电容CL变化的频率变化的频率可变灵敏度。但是，在负载电容CL大的情况下，使负载电容CL变化了ΔCL2＝ΔCL1时的频率f的变化为Δf2＜Δf1，与负载电容CL小的情况相比，频率可变灵敏度下降。换言之，在负载电容CL大的情况下，为了与负载电容CL小时同样地使频率f较大地变化，需要通过可变电容电路36使负载电容CL较大地变化。即，在图5中，为了使Δf2＝Δf1，需要可变电容电路36使负载电容CL较大地变化，以使ΔCL2＞ΔCL1。但是，当通过可变电容电路36使负载电容CL较大地变化时，可变电容电路36的电路面积变大，存在妨碍电路装置20小型化的问题。

另外，通过如图3那样设置对栅极供给不同基准电压的多个可变电容元件，如图4所示，能够改善线性特性，能够在较大的电压范围内确保电容变化的直线性。但是，当不对构成多个可变电容元件的多个晶体管的配置进行任何研究时，作为可变电容元件而配置的晶体管的个数增加会导致存在电路规模增大、难以实现电路装置20的小型化的问题。

因此，在本实施方式的可变电容电路36中，对构成可变电容元件CE1、CE2的晶体管TR1、TR2的栅极GT1、GT2供给互不相同的基准电压VR1、VR2。并且，对作为晶体管TR1、TR2的一个杂质区域的杂质区域IR1、IR2供给电容控制电压VCP，并且对作为晶体管TR1、TR2的另一个杂质区域的公共杂质区域CIR1供给电容控制电压VCP。

图6示出本实施方式的可变电容电路36的晶体管TR1、TR2的结构例。图6是构成作为MOS电容器的可变电容元件CE1、CE2的晶体管TR1、TR2的剖视图。晶体管TR1、TR2形成在电路装置20的半导体的衬底(SUB)上。如图6所示，向晶体管TR1的栅极GT1供给基准电压VR1，向晶体管TR2的栅极GT2供给基准电压VR2。即，对各栅极供给不同的基准电压。另外，向晶体管TR1的杂质区域IR1和晶体管TR2的杂质区域IR2供给电容控制电压VCP。杂质区域IR1、IR2是晶体管TR1、TR2的漏区和源区中的一个区域。并且，在本实施方式中，对作为晶体管TR1、TR2的另一个杂质区域的公共杂质区域CIR1供给电容控制电压VCP。公共杂质区域CIR1是晶体管TR1、TR2的漏区和源区中的另一个区域。作为一例，杂质区域IR1、IR2是漏区，公共杂质区域CIR1是源区，晶体管TR1、TR2的源区被共用为公共杂质区域CIR1。而且，在将从栅极GT1朝向栅极GT2的方向设为DR1的情况下，杂质区域IR1、栅极GT1、公共杂质区域CIR1、栅极GT2、杂质区域IR2按照IR1、GT1、CIR1、GT2、IR2的顺序沿着方向DR1配置。

另外，在图6中，Cox是栅氧化膜电容，Cd是耗尽层电容，Cj是源区或漏区与衬底之间的结电容，Cov是栅极与源区或漏区之间的重叠电容。在栅电压比平带电压低的情况下，成为空穴被吸引到衬底表面的蓄积状态，因此MOS电容器的电容为栅氧化膜电容Cox，达到最大。当栅电压比平带电压高时，在衬底表面形成耗尽层，MOS电容器的电容为栅氧化膜电容Cox与耗尽层电容Cd的串联电容。而且，随着栅电压的增大，耗尽层扩大，从而使耗尽层电容Cd减小，MOS电容器的电容减小。由此，得到图4所示的电压电容特性。当栅电压达到阈值电压时，在衬底表面感应出少数载流子而形成作为沟道的反转层，耗尽层不扩大。之后，由于电子的生成消失无法响应于高频信号，所以MOS电容器的电容相对于高频信号为恒定值。

图7示出比较例的可变电容电路100的晶体管TR1、TR2的结构例。在图7中也与图6同样，对晶体管TR1、TR2的栅极GT1、GT2分别供给基准电压VR1、VR2，向杂质区域IR1、IR2供给电容控制电压VCP。但是，在图7中，与图6不同，杂质区域IR1B、IR2B不是公共杂质区域，而是被衬底分离而分别形成的。因此，杂质区域IR1B、IR2B与衬底之间的结电容Cj增大。由此，可变电容电路100的电容增大，振荡电路30的总的负载电容CL增大。因此，在图5中，在负载电容CL大的区域中进行基于可变电容电路100的电容调整，难以得到期望的频率可变灵敏度。另外，当为了得到期望的频率可变灵敏度，增大可变电容电路100的电容而使电容能够较大程度地可变时，会导致电路的大型化等问题。

与此相对，在本实施方式中，如图6所示，在晶体管TR1和晶体管TR2中共用公共杂质区域CIR1。因此，与图7相比，能够减小与衬底的结电容Cj，从而能够减小振荡电路30的总负载电容CL。其结果是，在图5中负载电容CL小的区域中，能够进行基于可变电容电路36的电容调整。因此，即使不增大可变电容电路36的电容，也能够得到期望的频率可变灵敏度，通过可变电容电路36的电容调整，能够进行期望的频率范围内的振荡频率的调整。因此，例如在通过可变电容电路36的电容调整来进行温度补偿的情况下，能够实现适当的温度补偿处理。另外，由于可以不增大可变电容电路36的电容，所以可实现电路的小规模化。

另外，在图7的比较例的可变电容电路100中，在晶体管TR1和晶体管TR2中不共用杂质区域，而单独设置杂质区域IR1B、IR2B，因此需要相应地拉开晶体管TR1、TR2之间的距离。因此，晶体管TR1、TR2的配置区域在图7的方向DR1上变长，可变电容电路100大型化。因此，难以实现电路装置20的小型化。

与此相对，根据图6的本实施方式的可变电容电路36，在晶体管TR1和晶体管TR2中共用公共杂质区域CIR1。因此，与图6相比，能够使晶体管TR1、TR2之间的距离接近。其结果是，能够缩短晶体管TR1、TR2的配置区域在方向DR1上的长度，可变电容电路36的布局面积减小，因此能够实现电路装置20的小型化。

图8、图9示出可变电容电路36的配置结构例。图8、图9是在与电路装置20的半导体的衬底垂直的方向上俯视观察的俯视图。在图8的可变电容电路36中，杂质区域IR1、栅极GT1、公共杂质区域CIR1、栅极GT2、杂质区域IR2按照IR1、GT1、CIR1、GT2、IR2的顺序沿着方向DR1配置。方向DR1是从栅极GT1朝向栅极GT2的方向，例如是晶体管TR1、TR2的短边方向。方向DR2是与方向DR1垂直的方向，例如是晶体管TR1、TR2的长边方向。

通过这样按照杂质区域IR1、栅极GT1、公共杂质区域CIR1、栅极GT2、杂质区域IR2的顺序进行配置，能够缩短方向DR1上的可变电容电路36的长度，实现可变电容电路36的小型化。例如图10示出比较例的可变电容电路100的配置结构例。在该可变电容电路100中，杂质区域IR1B、IR2B不被共用而是单独配置，因此方向DR1上的可变电容电路100的长度变长。与此相对，在图8中，由于通过公共杂质区域CIR1来共用晶体管TR1、TR2的杂质区域，因此能够缩短方向DR1上的可变电容电路36的长度，实现电路的小型化。

另外，在图9中，可变电容电路36包含由晶体管TR3构成的可变电容元件CE3。晶体管TR3是第3晶体管，可变电容元件CE3是第3可变电容元件。另外，图1、图2的基准电压供给电路34供给作为第3基准电压的基准电压VR3。然后，如图9所示，向晶体管TR3的栅极GT3供给基准电压VR3，向作为晶体管TR3的一个杂质区域的杂质区域IR3供给电容控制电压VCP。该一个杂质区域是晶体管TR3的例如源区，杂质区域IR3是第3杂质区域。并且，向作为晶体管TR2、TR3的另一个杂质区域的公共杂质区域CIR2供给电容控制电压VCP。该另一个杂质区域是晶体管TR2、TR3的例如漏区，公共杂质区域CIR2是第2杂质区域。

通过这样设置3个可变电容元件CE1、CE2、CE3，能够进一步改善图4的电压电容特性中的线性特性。而且，在本实施方式中，在这样设置构成可变电容元件CE3的晶体管TR3的情况下，在晶体管TR2和晶体管TR3中也共用公共杂质区域CIR2。例如图11示出比较例的可变电容电路100的配置结构例。在图11中，由于在晶体管TR2、TR3中不共用杂质区域IR2、IR3B，所以方向DR1上的可变电容电路100的长度变长，无法实现电路的小型化。与此相对，在图9的本实施方式中，由于在晶体管TR2、TR3中共用公共杂质区域CIR2，因此能够缩短方向DR1上的可变电容电路36的长度，实现电路的小型化。另外，在图11中，由于单独设置杂质区域IR2、IR3B，所以这些杂质区域IR2、IR3B与衬底之间的结电容增大。因此，在图5中，必须在负载电容CL大的区域中通过可变电容电路100使电容发生变化，难以得到期望的频率可变灵敏度。与此相对，在图9中，由于在晶体管TR2、TR3中共用公共杂质区域CIR2，因此能够减小与衬底之间的结电容。因此，在图5中，能够在负载电容CL小的区域中通过可变电容电路36使电容发生变化，从而能够容易地得到期望的频率可变灵敏度，能够实现可变电容电路36的小型化。

而且，在本实施方式中，设置于可变电容电路36的可变电容元件的个数越多，与图10、图11的可变电容电路100相比越有利。例如，可变电容元件的个数越多，在图4中越能够改善线性特性，能够在更大的电压范围内确保电容变化的直线性。但是，在图10、图11的可变电容电路100中，可变电容元件的个数越多，结电容越大，越难以得到期望的频率可变灵敏度，并且电路会由于杂质区域的面积增加而大型化。关于这点，根据本实施方式的可变电容电路36，即使在使可变电容元件的个数增加来实现线性特性的改善的情况下，与图10、图11的可变电容电路100相比，也具有能够抑制结电容的增大和电路面积的增加，能够容易地得到期望的频率可变灵敏度并且能够实现电路的小型化的优点。

图12示出设置了沟道宽度不同的多个晶体管TR1～TR7的可变电容电路36的第1配置结构例。沟道宽度与图12中的晶体管TR1～TR7的沟道区域在方向DR2上的长度对应。

在图12中，通过晶体管TR1～TR7来构成可变电容元件CE1～CE7。而且，向晶体管TR1、TR2、TR3、TR4、TR5、TR6、TR7的栅极GT1、GT2、GT3、GT4、GT5、GT6、GT7供给基准电压VR1、VR2、VR3、VR4、VR5、VR6、VR7。并且，对杂质区域IR1、IR7和公共杂质区域CIR1、CIR2、CIR3、CIR4、CIR5、CIR6供给电容控制电压VCP。CIR1是晶体管TR1、TR2的公共杂质区域，CIR2是晶体管TR2、TR3的公共杂质区域，CIR3是晶体管TR3、TR4的公共杂质区域。CIR4、CIR5、CIR6也分别是对应的2个晶体管的公共杂质区域。

而且，在图12中，晶体管TR1、TR2为N型晶体管，向晶体管TR1的栅极GT1供给的基准电压VR1比向晶体管TR2的栅极GT2供给的基准电压VR2小。即VR1＜VR2。而且，可变电容元件CE1的电容CP1比可变电容元件CE2的电容CP2大。即CP1＞CP2。例如，在图12中，晶体管TR1的沟道宽度W＝W1比晶体管TR2的沟道宽度W＝W2大，W1＞W2。而且，可变电容元件CE1、CE2的电容CP1、CP2与晶体管TR1、TR2的沟道区域中的栅极面积成比例，与栅极电容成比例。即与晶体管尺寸SZ＝L×W成比例。例如在将晶体管TR1、TR2的沟道长度设为L的情况下，可变电容元件CE1的电容CP1与L×W1成比例，可变电容元件CE2的电容CP2与L×W2成比例。而且，在图12中，由于沟道宽度为W1＞W2，因此电容为CP1＞CP2。这样，在图12中，关于基准电压，VR1＜VR2成立，关于可变电容元件CE1、CE2的电容，CP1＞CP2成立。

同样地，在图12中，关于向可变电容元件CE2～CE7的栅极GT2～GT7供给的基准电压，VR2＜VR3＜VR4＜VR5＜VR6＜VR7的关系成立。而且，关于晶体管TR2～TR7的沟道宽度W2～W7，由于W2＞W3＞W4＞W5＞W6＞W7，所以关于可变电容元件CE2～CE7的电容CP2～CP7，CP2＞CP3＞CP4＞CP5＞CP6＞CP7的关系成立。通过使基准电压VR1～VR7和可变电容元件CE1～CE7的电容CP1～CP7成立以上的关系，可变电容电路36的总电容CTOT为图13所示的电压电容特性。因此，能够在较大的电容控制电压VCP的电压范围内确保电容CTOT的电容变化的直线性。

例如，表示相对于负载电容变化的频率变化的灵敏度TS如下式(2)那样表示。灵敏度TS的单位为ppm/F。灵敏度TS也称为频率可变灵敏度。

另外，将可变电容电路36的灵敏度如下式(3)那样设为SVC。

灵敏度SVC是表示相对于电容控制电压VCP变化的可变电容电路36的电容变化的灵敏度，单位为pF/V。灵敏度SVC例如是负值，当电容控制电压VCP变大时，电容变小，频率下降。

根据上式(2)、(3)，表示相对于电容控制电压VCP的频率变化的灵敏度KV如下式(4)那样。

在上式(4)中，为了使频率线性地变化，灵敏度KV需要为恒定值。因此，当在上式(4)中将灵敏度KV设为恒定值时，下式(5)成立。

|SVC|∝(CO+CL)²…(5)

从上式(5)可知，为了使频率线性地变化，在电容控制电压VCP小且负载电容CL大时，需要增大晶体管尺寸SZ＝L×W以使|SVC|变大。例如，如图6、图4中说明的那样，在电容控制电压VCP小的情况下，作为可变电容元件的MOS电容器的电容变大，负载电容CL变大。即，如图13所示，可变电容电路36的总电容CTOT增大。而且，如上式(2)或图5所示，在负载电容CL大的情况下，表示相对于负载电容CL变化的频率变化的灵敏度TS减小。例如在图5中，在负载电容CL大的情况下，即使负载电容CL变化ΔCL2，频率的变化即Δf2也变小。因此，这样当负载电容CL大时，上式(3)的可变电容电路36的灵敏度SVC增大。这样，即使负载电容CL变大而灵敏度TS变小，也能够通过使灵敏度SVC变大而使KV＝TS×SVC保持恒定，确保电容CTOT的电容变化的直线性。

例如在图13中示出了由晶体管TR1～TR7构成的可变电容元件CE1～CE7的电容CP1～CP7的电压电容特性。这些电容CP1～CP7的电压电容特性中的斜率与灵敏度SVC对应。并且，在本实施方式中，在电容控制电压VCP变小而负载电容CL变大时，例如提高可变电容元件CE1的灵敏度SVC而增大电容CP1的电压电容特性中的斜率。具体而言，通过增大构成可变电容元件CE1的晶体管TR1的沟道宽度或沟道长度来增大晶体管尺寸，提高灵敏度SVC。由此，如图13所示，电容CP1的电压电容特性的斜率变大，确保了总电容CTOT的直线性。即，在图13中，电容CP7的电压电容特性的斜率最大，电容CP1的电压电容特性的斜率最小。通过这样调整电容CP7～CP1的电压电容特性的斜率，确保电容CTOT的直线性。而且，这样的电压电容特性的斜率调整能够通过调整构成可变电容元件CE1～CE7的晶体管TR1～TR7的沟道宽度或沟道长度从而调整晶体管尺寸来实现。即通过将晶体管尺寸调整为使得CP1＞CP2＞CP3＞CP4＞CP5＞CP6＞CP7，如图13所示的那样进行针对CP1～CP7的斜率调整即灵敏度调整，确保电容CTOT的直线性。

图14示出设置了沟道宽度不同的多个晶体管TR1～TR7的可变电容电路36的第2配置结构例。在图14中，与图12同样，关于构成可变电容元件CE1～CE7的晶体管TR1～TR7的沟道宽度W1～W7，W1＞W2＞W3＞W4＞W5＞W6＞W7的关系成立。因此，关于可变电容元件CE1～CE7的电容，CP1＞CP2＞CP3＞CP4＞CP5＞CP6＞CP7的关系也成立。此时，在图12中，关于方向DR2上的栅极GT1～GT7的长度，GT1＞GT2＞GT3＞GT4＞GT5＞GT6＞GT7的关系也成立，但在图14中，方向DR2上的栅极的长度相同，GT1＝GT2＝GT3＝GT4＝GT5＝GT6＝GT7的关系成立。即，在图14中，不是改变栅极自身的长度，而是改变杂质区域IR1、CIR1、CIR2···IR7在方向DR2上的长度，由此改变晶体管TR1～TR7的沟道宽度W1～W7。这样，由于能够使晶体管TR1～TR7的栅极GT1～GT7成为相同形状的栅电极，所以能够减少栅极GT1～GT7的形状和尺寸的制造偏差，能够更准确地设定电容值。

图15示出设置了沟道宽度不同的多个晶体管TR1～TR7的可变电容电路36的第3配置结构例。图15与图14的不同之处在于，在图14中，可变电容元件CE1由1个晶体管TR1构成，与此相对，在图15中，可变电容元件CE1由2个晶体管TR11、TR12构成。并且，向构成可变电容元件CE1的2个晶体管TR11、TR12的栅极GT11、GT12供给相同的基准电压VR1。这样，在图15中，能够向栅极GT1、GT2供给相同的基准电压VR1，并且与图14相比能够增大可变电容元件CE1的电容CP1。由此，能够实现可变电容电路36的总电容的线性特性的进一步改善。

图16示出设置了沟道长度不同的多个晶体管TR1～TR7的可变电容电路36的配置结构例。沟道长度与图12中的晶体管TR1～TR7的沟道区域在方向DR1上的长度对应。

例如，在图16中，关于晶体管TR1～TR7的沟道长度LE1～LE7，LE1＞LE2＞LE3＞LE4＞LE5＞LE6＞LE7的关系成立。因此，关于可变电容元件CE1～CE7的电容，与图12、图14、图15同样，CP1＞CP2＞CP3＞CP4＞CP5＞CP6＞CP7的关系成立。而且，关于向可变电容元件CE1～CE7的栅极GT1～GT7供给的基准电压，也与图12、图14、图15同样，VR1＜VR2＜VR3＜VR4＜VR5＜VR6＜VR7的关系成立。这样，可变电容元件CE1～CE7的电容可以根据晶体管TR1～TR7的沟道宽度来设定，也可以根据晶体管TR1～TR7的沟道长度来设定。

以上对构成可变电容元件的晶体管为N型晶体管的情况进行了说明，但构成可变电容元件的晶体管也可以是P型晶体管。例如，在图17中，可变电容元件CE1、CE2分别由P型晶体管TRP1、TRP2构成。而且，向P型晶体管TRP1、TRP2的栅极GT1、GT2供给基准电压VR1、VR2，向杂质区域IR1、IR2及公共杂质区域CIR1供给电容控制电压VCP。而且，如图18所示，N型晶体管的电压电容特性与P型晶体管的电压电容特性不同。例如在N型晶体管的情况下，在向源区和漏区供给的电容控制电压VCP变小的情况下，MOS电容器的电容变大，但在P型晶体管的情况下，在电容控制电压VCP变大的情况下，MOS电容器的电容变大。例如，如图17所示，在构成可变电容元件CE1、CE2的晶体管是P型晶体管TRP1、TRP2的情况下，使基准电压VR1比基准电压VR2小，成为VR1＜VR2。此时，关于可变电容元件CE1、CE2的电容CP1、CP2，使电容CP1比电容CP2小，成为CP1＜CP2。例如以图12、图14～图16的配置结构为例，关于基准电压VR1～VR7，VR1＜VR2＜VR3＜VR4＜VR5＜VR6＜VR7的关系成立。并且，关于可变电容元件CE1～CE7的电容CP1～CP7，使CP1＜CP2＜CP3＜CP4＜CP5＜CP6＜CP7的关系成立。由此，如图19所示，能够改善可变电容电路36的总电容CTOT的线性特性，能够在较大的电压范围内确保电容变化的直线性。

例如，在图19中，电容CP7的电压电容特性的斜率最大，电容CP1的电压电容特性的斜率最小。即，可变电容元件CE7的灵敏度最高，可变电容元件CE1的灵敏度最低。通过这样调整电容CP7～CP1的电压电容特性的斜率，确保电容CTOT的直线性。而且，这样的电压电容特性的斜率调整能够通过调整构成可变电容元件CE1～CE7的晶体管TRP1～TRP7的沟道宽度或沟道长度从而调整晶体管尺寸来实现。即，通过将晶体管TRP1～TRP7的晶体管尺寸调整为使得CP1＜CP2＜CP3＜CP4＜CP5＜CP6＜CP7，如图19所示的那样进行针对CP1～CP7的斜率调整即灵敏度调整，确保电容CTOT的直线性。

3.振荡电路

图20示出振荡电路30的结构例。图20的振荡电路30包含驱动电路32、可变电容电路36、基准电压供给电路34以及电容器C2。并且，在图20中，可变电容电路36经由DC截止用的电容器C2而与布线L1电连接，该布线L1将振子10的一端与振荡电路30连接起来。布线L1是第1布线。另外，布线L1可以是驱动电路32的输入节点侧的布线，也可以是输出节点侧的布线。

例如，在图20中，可变电容电路36包含n个可变电容元件CE1～CEn，可变电容元件CE1～CEn由晶体管TR1～TRn构成。这里，n为2以上的整数。而且，向晶体管TR1～TRn的栅极供给基准电压VR1～VRn。这些基准电压VR1～VRn由基准电压供给电路34供给。另外，在基准电压VR1～VRn的供给节点NR1～NRn与GND节点之间设置有电容器C31～C3n。即，在晶体管TR1～TRn的栅极节点与GND节点之间设置有电容器C31～C3n。而且，对晶体管TR1～TRn的源区或漏区即杂质区域和公共杂质区域供给电容控制电压VCP。例如，图1、图2的控制电路50经由电阻RC向可变电容电路36的电容控制电压VCP的供给节点NS供给电容控制电压VCP。供给节点NS与晶体管TR1～TRn的杂质区域、公共杂质区域连接。而且，电容器C2设置在布线L1与供给节点NS之间。即，电容器C2的一端与作为和布线L1连接的连接节点的节点N1连接，另一端与电容控制电压VCP的供给节点NS连接。电容器C2是DC截止用的电容器，电容器C2的电容为与可变电容电路36的电容相比足够大的电容。通过将可变电容电路36经由这样的DC截止用的电容器C2而与布线L1连接，能够使用可变电容电路36来适当地调整振荡电路30的负载电容。而且，能够一边对连接着可变电容电路36的杂质区域或公共杂质区域的供给节点NS供给电容控制电压VCP，一边对可变电容电路36的晶体管TR1～TR7的栅极供给基准电压VR1～VR7。因此，能够抑制可变电容电路36的负载电容增大和电路规模增加，同时确保电容变化的直线性。

图21示出振荡电路30的详细的第1结构例。图21的振荡电路30包含驱动电路32、DC截止用的电容器CA1、基准电压供给电路34、DC截止用的电容器C2以及可变电容电路36。电容器CA1是第1电容器，电容器C2是第2电容器。另外，振荡电路30还可以包含DC截止用的电容器C4和可变电容电路37。可变电容电路37的结构是与可变电容电路36相同结构的电路，从而省略详细的说明。另外，电容器C4和可变电容电路37不是必需的构成要素，也可以实施不设置它们的变形。另外，在可变电容电路36和可变电容电路37与GND节点之间设置有电容器C31～C3n。

驱动电路32是对振子10进行驱动而使其振荡的电路。在图21中，驱动电路32包含电流源IS、双极晶体管BP以及电阻RB。电流源IS设置在VREG的电源节点与双极晶体管BP之间，向双极晶体管BP供给恒定电流。双极晶体管BP是对振子10进行驱动的晶体管，基极节点为驱动电路32的输入节点NI，集电极节点为驱动电路32的输出节点NQ。电阻RB设置在双极晶体管BP的集电极节点与基极节点之间。

DC截止用的电容器CA1设置在驱动电路32的输入节点NI与布线L1之间。例如，电容器CA1的一端与驱动电路32的输入节点NI连接，另一端与布线L1连接。布线L1是与端子T1连接的第1布线。通过设置这样的电容器CA1，振荡信号OSI的DC成分被截止，仅AC成分被传递到驱动电路32的输入节点NI，能够使双极晶体管BP适当地进行动作。另外，如后述的图22所示，DC截止用的电容器CA1也可以设置在驱动电路32的输出节点NQ与布线L1之间。

基准电压供给电路34向可变电容电路36和可变电容电路37供给基准电压VR1～VRn。基准电压供给电路34例如包含串联设置在VREG的节点与GND的节点之间的多个电阻，将对VREG的电压进行分割而得的电压作为基准电压VR1～VRn来输出。在这种情况下，在多个电阻的电阻间的连接节点与基准电压VR1～VRn的输出节点之间设置电阻。由此，能够通过进行电阻分离来供给基准电压VR1～VRn。

另外，基准电压供给电路34向布线L1供给偏置电压设定用的基准电压VRB。即，向连接端子T1与振荡电路30的布线L1供给基准电压VRB。基准电压供给电路34例如能够通过向布线L1供给VRB＝0.75V的基准电压而将布线L1中的振荡信号OSI的振幅中心电压设定为0.75V。另外，作为布线L2中的振荡信号OSQ的振幅中心电压的1.37V例如是基于双极晶体管BP的基极/发射极间电压VBE、和流过电阻RB的基极电流IB来设定的。例如，振荡信号OSQ的振幅中心电压被设定为VBE+IB×RB的电压。

DC截止用的电容器C2的一端与布线L1电连接，另一端与电容控制电压VCP的供给节点NS1电连接。电容控制电压VCP经由电阻RC1而被供给到供给节点NS1。电容控制电压VCP例如在0.2V～1.3V的电压范围内被可变地控制。可变电容电路36的一端与供给节点NS1电连接而被供给电容控制电压VCP。以图3、图6为例，供给节点NS1与杂质区域IR1、IR2、公共杂质区域CIR1电连接，向这些区域供给电容控制电压VCP。以图12、图14～图16为例，供给节点NS1与杂质区域IR1、IR7、公共杂质区域CIR1～CIR6电连接，向这些区域供给电容控制电压VCP。另外，基准电压供给电路34向可变电容电路36的另一端的供给节点NR1～NRn供给基准电压VR1～VRn。并且，在基准电压VR1～VRn的供给节点NR1～NRn与GND节点之间设置有电容器C31～C3n。以图3、图6为例，供给节点NR1、NR2与栅极GT1、GT2电连接，向栅极GT1、GT2供给基准电压VR1、VR2。以图12、图14～图16为例，供给节点NR1～NR7与栅极GT1～GT7电连接，向栅极GT1～GT7供给基准电压VR1～VR7。

DC截止用的电容器C4的一端与布线L2电连接，另一端与电容控制电压VCP的供给节点NS2电连接。电容控制电压VCP经由电阻RC2而被供给到供给节点NS2。可变电容电路37的一端与供给节点NS2电连接而被供给电容控制电压VCP。另外，基准电压供给电路34向可变电容电路37的另一端的供给节点NR1～NRn供给基准电压VR1～VRn。

另外，在图21中，在端子T3与布线L1之间设置有开关电路40。在开关电路40与布线L1的节点N1之间设置有电阻RP。开关电路40例如能够通过由P型晶体管TP1和N型晶体管TN1构成的传输门等来实现。并且，在测试模式下，开关电路40接通，经由端子T3而输入的测试用的外部输入信号IN经由开关电路40、布线L1、端子T1而输入到振子10的一端。由此，能够进行过驱动或DLD等的测试、检查。

在以这种方式设置有用于测试模式的开关电路40的情况下，在开关电路40的N型晶体管TN1中有可能产生漏电流，从而产生因该漏电流而导致振荡频率不稳定的问题。例如当布线L1中的振荡信号OSI的振荡振幅大幅摆动到负电压侧时，开关电路40的N型晶体管TN1成为弱导通状态，漏电流会流向端子T3侧。

另一方面，在正常工作模式下，向端子T3输入频率控制信号、输出使能信号或待机信号等外部输入信号IN，该外部输入信号IN的电压电平进行各种变化。因此，当外部输入信号IN的电压电平发生变化时，流过N型晶体管TN1的漏电流的大小也发生变化，振荡电路30的振荡频率变得不稳定。

关于这点，在图21的结构例中，在与振子10的端子T1连接的布线L1与振荡电路30的驱动电路32的输入节点NI之间设置有DC截止用的电容器CA1。通过设置这样的DC截止用的电容器CA1，能够对布线L1供给任意的电压电平的基准电压VRB。另外，输入节点NI的DC的电压电平被设定为双极晶体管BP的基极/发射极间电压VBE。

然后，基准电压供给电路34向布线L1供给基准电压VRB，该基准电压VRB使振荡信号OSI的电压电平不向负电压侧大幅摆动。例如将使得不会因晶体管TN1的PN结的正向偏置而产生漏电流的电压电平的基准电压VRB供给到布线L1。在图21中，基准电压供给电路34向布线L1供给基准电压VRB＝0.75V。由此，振荡信号OSI的电压电平不会向负电压侧大幅摆动，能够防止在开关电路40N的型晶体管TN1中产生负电压所引起的漏电流。而且，在布线L1与电容控制电压VCP的供给节点NS1之间设置DC截止用的电容器C2，使得供给到该布线L1的基准电压VRB不会对可变电容电路36的电容带来影响。由此，即使将供给到布线L1的基准电压VRB的电压电平设定为0.75V等比较高的电压电平，也能够防止对可变电容电路36的电容带来影响。可变电容电路37也同样如此。另外，关于布线L2中的振荡信号OSQ的振幅中心电压，例如根据双极晶体管BP的基极/发射极间电压VBE和流过电阻RB的基极电流IB来设定。例如，振荡信号OSQ的振幅中心电压被设定为VBE+IB×RB的电压电平，在图21中例如被设定为1.37V。

图22示出振荡电路30的详细的第2结构例。在图21中，DC截止用的电容器CA1设置在振荡电路30的驱动电路32的输入节点NI与布线L1之间，但在图22中，DC截止用的电容器CA1设置在驱动电路32的输出节点NQ与布线L1之间。换言之，在图21中，端子T1为驱动电路32的输入节点NI侧的端子，但在图22中，端子T1为驱动电路32的输出节点NQ侧的端子。并且，开关电路40的一端与布线L1连接，基准电压供给电路34对布线L1供给基准电压VRB＝0.75V。例如开关电路40的P型晶体管TP1的衬底在正常工作模式下被设定为调节电压VREG＝1.5V。这样在晶体管TP1的衬底被设定为调节电压VREG＝1.5V时，如果振荡信号OSQ的振幅的电压大幅超过1.5V，则有可能在晶体管TP1中产生漏电流。关于这点，在图22中，通过基准电压供给电路34向布线L1供给基准电压VRB＝0.75V，振荡信号OSQ的振幅中心电压被设定为0.75V，从而以振荡信号OSQ的振幅电压不会大幅超过1.5V的方式进行动作。由此，能够防止在晶体管TP1中产生漏电流，防止了振荡频率因漏电流而发生变动的情况。

另外，在图21中，基准电压供给电路34向可变电容电路36和可变电容电路37供给共同的基准电压VR1～VRn，但在图22中，基准电压供给电路34向可变电容电路36供给基准电压VR1～VRn，向可变电容电路37供给基准电压VG1～VGn。基准电压VR1～VRn和基准电压VG1～VGn例如是电压电平相同的基准电压。另外，也可以使两者的电压电平不同。

基准电压供给电路34例如包含串联设置在VREG的节点与GND的节点之间的多个电阻，将对VREG的电压进行分割而得的电压作为基准电压VR1～VRn、VG1～VGn来输出。在这种情况下，在多个电阻的电阻间的连接节点与基准电压VR1～VRn的输出节点之间设置电阻，在多个电阻的电阻间的连接节点与基准电压VG1～VGn的输出节点之间也设置电阻。由此，能够通过进行电阻分离来供给基准电压VR1～VRn和基准电压VG1～VGn。

可变电容电路37的一端与供给节点NS2电连接而被供给电容控制电压VCP。另外，基准电压供给电路34向可变电容电路37的另一端的供给节点NG1～NGn供给基准电压VG1～VGn。并且，在基准电压VG1～VGn的供给节点NG1～NGn与GND节点之间设置有电容器C51～C5n。

4.振荡器

接着，对本实施方式的振荡器4的构造例进行说明。图23示出振荡器4的第1构造例。振荡器4具有振子10、电路装置20以及收纳振子10和电路装置20的封装15。封装15例如由陶瓷等形成，在其内侧具有收纳空间，在该收纳空间中收纳有振子10和电路装置20。收纳空间被气密密封，优选成为接近真空的状态即减压状态。通过封装15，能够适当地保护振子10和电路装置20不受冲击、尘埃、热、湿气等的影响。

封装15具有基座16和盖17。具体而言，封装15由基座16和盖17构成，该基座16支承振子10和电路装置20，该盖17以在盖17与基座16之间形成收纳空间的方式与基座16的上表面接合。并且，振子10经由端子电极而被支承于设置在基座16的内侧的台阶部。另外，电路装置20配置在基座16的内侧底面。具体而言，电路装置20以有源面朝向基座16的内侧底面的方式配置。有源面是电路装置20的形成有电路元件的面。另外，在电路装置20的作为焊盘的端子上形成有凸块BMP。而且，电路装置20经由导电性的凸块BMP支承于基座16的内侧底面。导电性的凸块BMP例如是金属凸块，经由该凸块BMP、封装15的内部布线、端子电极等将振子10与电路装置20电连接。另外，电路装置20经由凸块BMP、封装15的内部布线而与振荡器4的外部端子18、19电连接。外部端子18、19形成在封装15的外侧底面上。外部端子18、19经由外部布线而与外部设备连接。外部布线例如是在安装有外部设备的电路基板上形成的布线等。由此，能够对外部设备输出时钟信号等。

另外，在图23中，以电路装置20的有源面朝向下方的方式倒装安装电路装置20，但本实施方式并不限定于这样的安装。例如，可以以电路装置20的有源面朝向上方的方式安装电路装置20。即，以有源面与振子10对置的方式安装电路装置20。

图24示出振荡器4的第2构造例。图24的振荡器4包含振子10、电路装置20以及电路装置21。另外，振荡器4还包含收纳振子10和电路装置20的封装15、以及收纳封装15和电路装置21的封装5。封装15、封装5分别是第1封装、第2封装。第1封装、第2封装也可以称为第1容器、第2容器。

并且，在本实施方式中，收纳在封装15中的电路装置20进行第1温度补偿处理，收纳在封装5中的电路装置21进行第2温度补偿处理。例如，通过将振子10和电路装置20收纳在封装15中，例如构成了进行模拟方式的第1温度补偿处理的温度补偿型的振荡器14。而且，通过将进行模拟方式的第1温度补偿处理的振荡器14和进行数字方式的第2温度补偿处理的电路装置21收纳在封装5中，构成了生成高精度的时钟信号的振荡器4。电路装置21也可以称为以数字方式进行微调的第2温度补偿处理的校正IC。

具体而言，封装5例如由陶瓷等形成，在其内侧具有收纳空间。在该收纳空间中收纳有振荡器14和电路装置21，该振荡器14在封装15中收纳有振子10和电路装置20。收纳空间被气密密封，优选成为接近真空的状态即减压状态。通过封装5，能够适当地保护电路装置21和振荡器14不受冲击、尘埃、热、湿气等的影响。

封装5具有基座6和盖7。具体而言，封装5由基座6和盖7构成，该基座6支承振荡器14和电路装置21，该盖7以在盖7与基座6之间形成收纳空间的方式与基座6的上表面接合。基座6在其内侧具有在上表面开口的第1凹部和在第1凹部的底面开口的第2凹部。电路装置21支承在第1凹部的底面上。例如，电路装置21经由端子电极而支承在底面的台阶部上。另外，振荡器14支承在第2凹部的底面上。例如，振荡器14经由端子电极而支承在底面的台阶部上。另外，基座6具有在第2凹部的底面开口的第3凹部，在该第3凹部中配置电路部件12。作为配置的电路部件12，例如可以想到电容器、温度传感器等。

电路装置21例如经由接合线BW、形成于台阶部的端子电极、封装5的内部布线而与振荡器14的端子电连接。由此，能够将来自振荡器14的时钟信号、温度检测信号输入到电路装置21。另外，电路装置21经由接合线BW、形成于台阶部的端子电极、封装5的内部布线而与振荡器4的外部端子8、9电连接。外部端子8、9形成在封装5的外侧底面上。外部端子8、9经由外部布线而与外部设备连接。外部布线例如是在安装有外部设备的电路基板上形成的布线等。由此，能够对外部设备输出时钟信号等。另外，也可以将振荡器14的端子与外部端子8、9电连接。

另外，在图24中，在振荡器14的上方配置电路装置21，但也可以在振荡器14的下方配置电路装置21。这里，上方是从封装5的底面朝向盖7的方向，下方是其相反方向。另外，也可以在振荡器14的侧方设置电路装置21。即，在振荡器4的俯视观察时，振荡器14和电路装置21以并排的方式配置。

接着，对电路装置21进行说明。电路装置21包含时钟信号生成电路，该时钟信号生成电路输入由振荡器14生成的时钟信号即第1时钟信号作为基准时钟信号。然后，将由时钟信号生成电路生成的时钟信号作为振荡器4的输出时钟信号输出到外部。例如，电路装置21的时钟信号生成电路由分数-N型的PLL电路构成，该PLL电路输入来自振荡器14的第1时钟信号作为基准时钟信号。该PLL电路对作为第1时钟信号的基准时钟信号、和通过分频电路对PLL电路的输出时钟信号进行分频而得到的反馈时钟信号进行相位比较。然后，使用Δ-Σ调制电路来设定小数的分频比，由此实现分数-N型的PLL电路。另外，电路装置21所包含的控制电路基于温度补偿数据来进行在PLL电路中设定的分频比数据的校正处理，由此实现第2温度补偿处理。另外，在振荡器14中进行的第1温度补偿处理例如是通过由图1、图2的控制电路50进行的多项式近似的温度补偿处理来实现的。另外，时钟信号生成电路也可以由直接数字合成器构成。在这种情况下，对以第1时钟信号为基准时钟信号来进行动作的直接数字合成器输入利用温度补偿数据校正后的频率控制数据，从而实现第2温度补偿处理。

根据图24的振荡器4，使振子10进行振荡的电路装置20进行第1温度补偿处理，从而能够减小从作为第1电路装置的电路装置20输出的第1时钟信号的频率温度特性下的频率变动量。并且，作为第2电路装置的电路装置21在基于来自电路装置20的第1时钟信号生成时钟信号时，进行第2温度补偿处理。这样，在由电路装置20进行了第1温度补偿处理之后，由电路装置21进行第2温度补偿处理，由此，能够减小由于温度计测结果的波动等而导致的频率的微跳等，从而能够实现振荡器4的时钟频率的高精度化等。另外，在图24的振荡器4中，也可以使用设置于电路装置20的温度传感器来进行第1温度补偿处理，并且该温度传感器的温度检测信号从电路装置20输出并输入到电路装置21。然后，电路装置21可以根据输入的温度检测信号来进行第2温度补偿处理。这样，由于能够根据来自相同温度传感器的温度检测信号来进行电路装置20中的第1温度补偿处理和电路装置21中的第2温度补偿处理，所以能够实现更适当的温度补偿处理。在该情况下，内置于电路装置20的温度传感器与振子10之间的距离比该温度传感器与电路装置21之间的距离短。因此，能够拉开由于进行数字方式的温度补偿处理而发热量多的电路装置21与振子10之间的距离，能够降低电路装置21的发热对温度传感器的温度检测结果带来的不良影响。因此，能够使用内置于电路装置20的温度传感器来更准确地计测振子10的温度。

5.电子设备、移动体

图25示出包含本实施方式的电路装置20的电子设备500的结构例。电子设备500包含本实施方式的电路装置20和处理装置520，该处理装置520根据基于电路装置20的振荡电路30的振荡信号的时钟信号来进行动作。具体而言，电子设备500包含具有本实施方式的电路装置20的振荡器4，处理装置520基于来自振荡器4的时钟信号来进行动作。另外，电子设备500还能够包含天线ANT、通信接口510、操作界面530、显示部540以及存储器550。另外，电子设备500不限于图25的结构，能够实施省略它们的一部分结构要素、或追加其他结构要素等各种变形。

电子设备500例如可以是基站或路由器等网络相关设备、测量距离、时间、流速或流量等物理量的高精度的测量设备、测量生物体信息的生物体信息测量设备或车载设备等。生物体信息测量设备例如是超声波测量装置、脉搏计或血压测量装置等。车载设备是自动驾驶用的设备等。并且，电子设备500也可以是头部佩戴型显示装置或时钟相关设备等可穿戴设备、机器人、打印装置、投影装置、智能手机等便携信息终端、发布内容的内容提供设备、或者数码照相机或摄像机等影像设备等。

另外，作为电子设备500，存在用于5G等下一代移动通信系统的设备。例如，可以在下一代移动通信系统的基站、射频拉远头(RRH：Remote Radio Head)或便携通信终端等各种设备中使用本实施方式的电路装置20。在下一代移动通信系统中，为了时刻同步等而要求高精度的时钟频率，适合作为能够生成高精度的时钟信号的本实施方式的电路装置20的应用例。

通信接口510进行经由天线ANT从外部接收数据或向外部发送数据的处理。作为处理器的处理装置520进行电子设备500的控制处理、经由通信接口510收发的数据的各种数字处理等。处理装置520的功能例如能够通过微型计算机等处理器实现。操作界面530用于供用户进行输入操作，能够通过操作按钮或触摸板显示器等实现。显示部540显示各种信息，能够通过液晶或有机EL等显示器实现。存储器550存储数据，其功能能够通过RAM或ROM等半导体存储器实现。

图26示出包含本实施方式的电路装置20的移动体的例子。移动体包含本实施方式的电路装置20和处理装置220，该处理装置220根据基于电路装置20的振荡电路30的振荡信号的时钟信号来进行动作。具体而言，移动体包含具有本实施方式的电路装置20的振荡器4，处理装置220根据来自振荡器4的时钟信号来进行动作。本实施方式的电路装置20例如能够组装到车、飞机、摩托车、自行车或船舶等各种移动体中。移动体例如是具有发动机或电动机等驱动机构、方向盘或舵等转向机构、各种电子设备并在地面上、天空或海上移动的设备/装置。

图26概略地示出作为移动体的具体例的汽车206。在汽车206中组装有本实施方式的电路装置20。具体而言，作为移动体的汽车206包含控制装置208，控制装置208包含：振荡器4，其包含本实施方式的电路装置20；以及处理装置220，其根据由振荡器4生成的时钟信号来进行动作。控制装置208例如根据车体207的姿态对悬架的软硬进行控制、或者对各个车轮209的制动进行控制。例如，可以利用控制装置208实现汽车206的自动驾驶。另外，组装有本实施方式的电路装置20的设备并不限于这样的控制装置208，也能够组装到在汽车206等移动体中设置的仪表面板设备或导航设备等各种车载设备中。

如以上说明的那样，本实施方式的电路装置包含使振子进行振荡的振荡电路，振荡电路包含：可变电容电路，其具有由第1晶体管构成的第1可变电容元件和由第2晶体管构成的第2可变电容元件，对振荡电路的负载电容进行调整；以及基准电压供给电路，其向可变电容电路供给第1基准电压和第2基准电压。而且，向作为第1晶体管的栅极的第1栅极供给第1基准电压，向作为第1晶体管的一个杂质区域的第1杂质区域供给电容控制电压，向作为第2晶体管的栅极的第2栅极供给第2基准电压，向作为第2晶体管的一个杂质区域的第2杂质区域供给电容控制电压。另外，向作为第1晶体管和第2晶体管的另一个杂质区域的第1公共杂质区域供给电容控制电压。

根据本实施方式，通过包含第1可变电容元件和第2可变电容元件的可变电容电路来调整振荡电路的负载电容。而且，向构成第1可变电容元件的第1晶体管的第1栅极、第1杂质区域分别供给第1基准电压、电容控制电压。另外，向构成第2可变电容元件的第2晶体管的第2栅极、第2杂质区域分别供给第2基准电压、电容控制电压。而且，向第1晶体管和第2晶体管的第1公共杂质区域供给电容控制电压。这样，能够使用第1晶体管、第2晶体管的栅极电容等实现可变电容电路。而且，通过向第1晶体管的第1栅极供给第1基准电压，向第2晶体管的第2栅极供给第2基准电压，能够改善可变电容电路的电压电容特性中的线性特性。此外，通过将第1晶体管和第2晶体管的另一个杂质区域作为第1公共杂质区域来共用，能够防止对振荡电路的负载电容附加无用的电容，也实现了电路的小规模化等。

另外，在本实施方式中，也可以是，第1杂质区域、第1栅极、公共杂质区域、第2栅极以及第2杂质区域按照第1杂质区域、第1栅极、公共杂质区域、第2栅极以及第2杂质区域的顺序沿着第1方向设置。

这样，能够缩短第1方向上的可变电容电路的长度，从而能够实现可变电容电路的小规模化。

另外，在本实施方式中，也可以是，第1晶体管和第2晶体管是N型晶体管，第1基准电压小于第2基准电压，第1可变电容元件的电容大于第2可变电容元件的电容。

这样，对构成电容比第2可变电容元件大的第1可变电容元件的N型的第1晶体管的第1栅极供给小于第2基准电压的第1基准电压，实现可变电容电路的电压电容特性的线性特性的改善。

另外，在本实施方式中，也可以是，第1晶体管和第2晶体管是P型晶体管，第1基准电压小于第2基准电压，第1可变电容元件的电容小于第2可变电容元件的电容。

这样，对构成电容比第2可变电容元件小的第1可变电容元件的P型的第1晶体管的第1栅极供给小于第2基准电压的第1基准电压，实现可变电容电路的电压电容特性的线性特性的改善。

另外，在本实施方式中，也可以是，可变电容电路包含由第3晶体管构成的第3可变电容元件。而且，也可以是，基准电压供给电路供给第3基准电压，向作为第3晶体管的栅极的第3栅极供给第3基准电压，向作为第3晶体管的一个杂质区域的第3杂质区域供给电容控制电压，向作为第2晶体管和第3晶体管的另一个杂质区域的第2公共杂质区域供给电容控制电压。

这样，通过将第2晶体管和第3晶体管的另一个杂质区域作为第2公共杂质区域来共用，能够防止对振荡电路的负载电容附加无用的电容，也实现了电路的小规模化等。

另外，在本实施方式中，也可以是，电容控制电压是振荡电路的振荡频率的温度补偿用的电压。

这样，通过可变电容电路对负载电容的调整，能够实现振荡电路的振荡频率的温度补偿。

另外，在本实施方式中，也可以是，可变电容电路经由DC截止用的电容器而与第1布线电连接，该第1布线将振子的一端与振荡电路连接起来。

通过这样经由DC截止用的电容器将可变电容电路连接于第1布线，能够使用可变电容电路来调整振荡电路的第1布线侧的负载电容。

另外，在本实施方式中，也可以是，振荡电路包含：驱动电路，其驱动振子进行振荡；DC截止用的第1电容器，其设置在驱动电路的输入节点或输出节点与第1布线之间，该第1布线将振子的一端与振荡电路连接起来；以及DC截止用的第2电容器，其一端与第1布线电连接，另一端与电容控制电压的供给节点电连接。而且，也可以是，可变电容电路的一端与供给节点电连接而被供给电容控制电压。

这样，能够使用第1电容器来截止第1布线中的振荡信号的DC成分并传递到振荡电路的驱动电路。另外，通过利用第2电容器来截止DC成分，能够使可变电容电路的电容不受第1布线的电压影响。

另外，在本实施方式中，也可以是，基准电压供给电路向第1布线供给偏置电压设定用的基准电压。

这样，能够通过来自基准电压供给电路的偏置电压设定用的基准电压来设定第1布线的电压，能够将第1布线中的振荡信号的振幅中心电压设定为期望的电压。

另外，本实施方式涉及振荡器，该振荡器包含以上记载的电路装置和振子。

另外，本实施方式涉及电子设备，该电子设备包含以上记载的电路装置、和根据基于振荡电路的振荡信号的时钟信号来进行动作的处理装置。

另外，本实施方式涉及移动体，该移动体包含以上记载的电路装置、和根据基于振荡电路的振荡信号的时钟信号来进行动作的处理装置。

另外，如上述那样对本实施方式进行了详细说明，但本领域技术人员可以容易地理解，能够实现实质上不脱离本公开的新事项和效果的多种变形。因此，所有这样的变形例都包含在本公开的范围内。例如，在说明书或附图中至少一次与更广义或同义的不同用语一起记载的用语在说明书或附图的任何位置处都可置换为该不同的用语。另外，本实施方式和变形例的全部组合也包含在本公开的范围内。另外，电路装置、振荡器、电子设备、移动体的结构、动作等也不限于在本实施方式中说明的结构、动作等，能够实施各种变形。

Claims (12)

1.一种电路装置，其特征在于，

该电路装置包含使振子进行振荡的振荡电路，

所述振荡电路包含：

可变电容电路，其具有由第1晶体管构成的第1可变电容元件和由第2晶体管构成的第2可变电容元件，对所述振荡电路的负载电容进行调整；以及

基准电压供给电路，其向所述可变电容电路供给第1基准电压和第2基准电压，

向作为所述第1晶体管的栅极的第1栅极供给所述第1基准电压，向作为所述第1晶体管的一个杂质区域的第1杂质区域供给电容控制电压，

向作为所述第2晶体管的栅极的第2栅极供给所述第2基准电压，向作为所述第2晶体管的一个杂质区域的第2杂质区域供给所述电容控制电压，

向作为所述第1晶体管和所述第2晶体管的另一个杂质区域的第1公共杂质区域供给所述电容控制电压。

2.根据权利要求1所述的电路装置，其特征在于，

在将从所述第1栅极朝向所述第2栅极的方向设为第1方向的情况下，所述第1杂质区域、所述第1栅极、所述公共杂质区域、所述第2栅极以及所述第2杂质区域按照所述第1杂质区域、所述第1栅极、所述公共杂质区域、所述第2栅极以及所述第2杂质区域的顺序沿着所述第1方向设置。

3.根据权利要求1或2所述的电路装置，其特征在于，

所述第1晶体管和所述第2晶体管是N型晶体管，

所述第1基准电压小于所述第2基准电压，所述第1可变电容元件的电容大于所述第2可变电容元件的电容。

4.根据权利要求1或2所述的电路装置，其特征在于，

所述第1晶体管和所述第2晶体管是P型晶体管，

所述第1基准电压小于所述第2基准电压，所述第1可变电容元件的电容小于所述第2可变电容元件的电容。

5.根据权利要求1所述的电路装置，其特征在于，

所述可变电容电路包含由第3晶体管构成的第3可变电容元件，

所述基准电压供给电路供给第3基准电压，

向作为所述第3晶体管的栅极的第3栅极供给所述第3基准电压，向作为所述第3晶体管的一个杂质区域的第3杂质区域供给所述电容控制电压，

向作为所述第2晶体管和所述第3晶体管的另一个杂质区域的第2公共杂质区域供给所述电容控制电压。

6.根据权利要求1所述的电路装置，其特征在于，

所述电容控制电压是所述振荡电路的振荡频率的温度补偿用的电压。

7.根据权利要求1所述的电路装置，其特征在于，

所述可变电容电路经由DC截止用的电容器而与第1布线电连接，该第1布线将所述振子的一端与所述振荡电路连接起来。

8.根据权利要求1所述的电路装置，其特征在于，

所述振荡电路包含：

驱动电路，其驱动所述振子进行振荡；

DC截止用的第1电容器，其设置在所述驱动电路的输入节点或输出节点与第1布线之间，该第1布线将所述振子的一端与所述振荡电路连接起来；以及

DC截止用的第2电容器，其一端与所述第1布线电连接，另一端与所述电容控制电压的供给节点电连接，

所述可变电容电路的一端与所述供给节点电连接而被供给所述电容控制电压。

9.根据权利要求8所述的电路装置，其特征在于，

所述基准电压供给电路向所述第1布线供给偏置电压设定用的基准电压。

10.一种振荡器，其特征在于，该振荡器包含：

权利要求1～9中的任意一项所述的电路装置；以及

所述振子。

11.一种电子设备，其特征在于，该电子设备包含：

权利要求1～9中的任意一项所述的电路装置；以及

处理装置，其根据基于所述振荡电路的振荡信号的时钟信号来进行动作。

12.一种移动体，其特征在于，该移动体包含：

权利要求1～9中的任意一项所述的电路装置；以及

处理装置，其根据基于所述振荡电路的振荡信号的时钟信号来进行动作。

Images