JP2003297940A

JP2003297940A - Ｍｏｓ型可変容量素子および集積回路

Info

Publication number: JP2003297940A
Application number: JP2002132120A
Authority: JP
Inventors: Nobuyuki Takeyasu; 伸行竹安; Isamu Kuno; 勇久野; Ryuji Ariyoshi; 竜司有吉
Original assignee: Kawasaki Microelectronics Inc
Current assignee: Kawasaki Microelectronics Inc
Priority date: 2002-03-29
Filing date: 2002-03-29
Publication date: 2003-10-17

Abstract

(57)【要約】【課題】コストアップなしに、従来よりも可変範囲の広
いＭＯＳ型可変容量素子およびこれを用いた発振回路を
搭載する集積回路を提供する。【解決手段】第１導電型の半導体基板の表面に形成さ
れ、第１の方向に延びる平面形状を有する容量領域と、
容量絶縁膜を介して容量領域と対向してＭＯＳ容量を形
成する容量電極とからなるＭＯＳ型可変容量素子におい
て、容量領域の第１の方向に延びる２辺の少なくとも一
方に沿って、第１導電型と異なる第２導電型の不純物拡
散領域を設ける。これにより、容量電極に印加される制
御信号の電圧の変化に対する容量値の可変幅を大幅に向
上させることができ、このＭＯＳ型可変容量素子を用い
て構成された周波数可変の発振器は、その発振周波数を
広範囲にわたって変更可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳ型可変容量
素子および、このＭＯＳ型可変容量素子を用いて構成さ
れた周波数可変の発振回路を搭載する集積回路に関する
ものである。

【０００２】

【従来の技術】例えば、電圧制御発振器等のように、電
圧の変化に応じて、その発振周波数が可変の発振回路で
は、ＰＮ接合型キャパシタやＭＯＳ型キャパシタ等のよ
うに、電圧の変化に応じて、その容量値が変化する可変
容量素子を用いて発振周波数が変更される。電圧制御発
振器では、その発振周波数が広範囲にわたって可変であ
るのが望ましく、従って、可変容量素子も、電圧の変化
に対して容量値の変化幅の大きいものが望まれている。

【０００３】ところで、ＰＮ接合型キャパシタの場合、
通常のＭＯＳ工程以外に追加でウェル形成工程が必要と
なる。また、耐圧の観点からもＰＮ接合型キャパシタに
比べてＭＯＳ型キャパシタの方が優れている。このた
め、例えば特開２０００−２５２４８０号公報等に開示
されているように、可変容量素子として、ＭＯＳ型キャ
パシタの利用が望まれている。

【０００４】特開２０００−２５２４８０号公報には、
第１導電型半導体基板の導電体層に対向する領域に近接
した表面近傍に第２導電型不純物拡散領域を設け、この
第２導電型不純物領域に直流電圧を印加した状態で用い
るＭＯＳ型キャパシタが開示されている。これにより、
同公報によれば、周波数可変幅を大きく取ることがで
き、ＶＣＯ回路（電圧制御発振器）を構成する半導体集
積回路装置に好適に用いることができるとしている。

【０００５】しかし、同公報に開示のＭＯＳ型キャパシ
タでは、制御電圧０〜５Ｖの範囲での容量値減少率が約
１／３程度と小さい。これは、今後の半導体デバイスの
進展により、ＭＯＳ型キャパシタに対してさらに広範囲
にわたる周波数可変が要求された場合に十分な可変量で
あるとは言えない。

【０００６】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく問題点を解消し、コストアップなし
に、従来よりも可変範囲の広いＭＯＳ型可変容量素子お
よびこれを用いた発振回路を搭載する集積回路を提供す
ることにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１導電型の半導体基板の表面に形成さ
れ、第１の方向に延びる平面形状を有する容量領域と、
容量絶縁膜を介して該容量領域と対向してＭＯＳ容量を
形成する容量電極とからなるＭＯＳ型可変容量素子であ
って、前記容量領域の前記第１の方向に延びる２辺の少
なくとも一方に沿って、前記第１導電型と異なる第２導
電型の不純物拡散領域が設けられていることを特徴とす
るＭＯＳ型可変容量素子を提供するものである。

【０００８】ここで、複数の前記容量電極および容量領
域を、前記第１の方向と垂直な方向に並べて電気的に並
列に接続し、隣り合う２つの前記容量領域間において、
前記第２導電型の不純物拡散領域が該隣り合う２つの容
量領域に共通に設けられているのが好ましい。

【０００９】また、前記第２導電型の不純物拡散領域か
ら前記容量領域のいずれの部分への距離も１０μｍ以下
であるのが好ましい。

【００１０】また、前記容量電極と半導体基板との間に
印加する制御電圧によって、該容量電極と半導体基板と
の間の容量値を制御するとともに、前記第２導電型の不
純物拡散領域に、前記制御電圧以下の同極性の電圧を印
加するのが好ましい。

【００１１】また、本発明は、上記のいずれかに記載の
ＭＯＳ型可変容量素子と、該ＭＯＳ型可変容量素子の容
量によって発振周波数が変化する発振回路とを同一半導
体基板上に集積したことを特徴とする集積回路を提供す
る。

【００１２】

【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のＭＯＳ型可変容量素子および
集積回路を詳細に説明する。

【００１３】図１は、本発明の集積回路に搭載される発
振回路の一実施例の構成回路図である。本発明の集積回
路は、本発明のＭＯＳ型可変容量素子の容量値に応じ
て、その発振周波数が変化する発振回路１０を搭載する
ものである。図示例の発振回路１０は、従来公知の水晶
発振回路であり、水晶振動子１２、インバータ１４、抵
抗素子１６，１８，２６、容量素子２０，２２，２４お
よび本発明のＭＯＳ型可変容量素子２８により構成され
ている。

【００１４】ここで、インバータ１４および抵抗素子１
６は水晶振動子１２に対して並列に配置され、水晶振動
子１２の一方の端子（図中左側の端子）、インバータ１
４の入力端子および抵抗素子１６の一方の端子（図中左
側の端子）は互いに接続されている。また、インバータ
１４の出力端子と抵抗素子１６の他方の端子（図中右側
の端子）も互いに接続され、インバータの出力端子は、
抵抗素子１８を介して水晶振動子１２の他方の端子（図
中右側の端子）に接続されている。

【００１５】また、キャパシタ２０は、水晶振動子１２
の他方の端子とグランドとの間に接続され、キャパシタ
２２，２４は、水晶振動子１２の一方の端子とグランド
との間に直列に接続されている。また、抵抗素子２６
は、これらのキャパシタ２２，２４の接続点と入力端子
３０との間に接続され、本発明のＭＯＳ型可変容量素子
２８は、同じくキャパシタ２２，２４の接続点とグラン
ドとの間に接続されている。

【００１６】本発明の集積回路では、水晶振動子１２を
除く、発振回路１０の各構成要素は同一半導体基板上に
集積される。抵抗素子１６，１８，２６の抵抗値、およ
びキャパシタ２０，２２，２４の容量値は任意に設定可
能な固定の値とされる。これに対し、ＭＯＳ型可変容量
素子２８は、入力端子３０から、抵抗素子２６を介して
供給される信号の電圧に応じて、その容量値が可変なも
のである。

【００１７】すなわち、発振回路１０では、集積回路の
製造（設計）時に決定される抵抗素子１６，１８，２６
の抵抗値（固定値）、キャパシタ２０，２２，２４の容
量値（固定値）と共に、集積回路の製造後であっても、
入力端子３０から供給される信号の電圧に応じて可変の
ＭＯＳ型可変容量素子２８の容量値に応じて、その発振
周波数を適宜変更可能である。なお、発振回路１０は、
図示例のものに限定されず、従来公知のものにいずれも
適用可能である。

【００１８】次に、本発明のＭＯＳ型可変容量素子２８
について説明する。

【００１９】図２は、本発明のＭＯＳ型可変容量素子の
レイアウト構造を表す一実施例の概念図である。ここ
で、同図（ａ）はレイアウト平面図、図２（ｂ）は、同
図（ａ）の点線部分のレイアウト断面図である。

【００２０】同図に示すＭＯＳ型可変容量素子２８は、
本発明を適用する、２０個のＭＯＳ容量を図中左右方向
に並べて配置したものである。個々のＭＯＳ容量は、本
実施例の場合には、ｐ⁻の半導体基板３２の表面に形成
され、図中上下方向に延びる平面形状（長方形）の容量
領域３４と、この容量領域３４に対向する位置に、半導
体基板３２上に形成された容量絶縁膜（図示省略）を介
して設けられた容量電極（ゲート電極（ｐｏｌｙ））３
６とにより構成される。

【００２１】容量絶縁膜は、例えばシリコン酸化膜等の
絶縁膜によって形成される。容量電極は、例えば多結晶
シリコン等の導電性材料膜によって形成される。図２で
は省略されているが、容量電極３６、ｐ^＋の不純物拡散
領域３８およびｎ^＋の不純物拡散領域４０上には層間絶
縁膜が形成され、コンタクトを介して、配線が接続され
ている。そしてこの配線を介して、同一の半導体基板上
に形成された他の素子との接続がなされ、図１の発振回
路が構成される。

【００２２】また、容量領域３４の上下方向に延びる一
方の辺に沿って、ｐ^＋の不純物拡散領域３８が設けら
れ、他方の辺に沿って、ｎ^＋の不純物拡散領域４０が設
けられている。なお、本実施例では、互いに隣り合う２
つのＭＯＳ容量同士の間で、ｐ^＋の不純物拡散領域３８
またはｎ^＋の不純物拡散領域４０のどちらか一方が共用
されている。例えば、図中左端および左から２番目のＭ
ＯＳ容量では、両者の間でｎ^＋の不純物拡散領域４０が
共用されている。

【００２３】容量領域３４には、例えば１×１０^１５ｃ
ｍ^−３程度低い濃度でｐ型の不純物が含まれている。こ
れに対して、ｐ^＋の不純物拡散領域３８およびｎ^＋の不
純物拡散領域４０には、それぞれｐ型およびｎ型の不純
物が高濃度に、例えば１×１０^１８ｃｍ^−３程度以上の
濃度に含まれる。

【００２４】これらの容量領域３４、ｐ^＋の不純物拡散
領域３８およびｎ^＋の不純物拡散領域４０は、半導体基
板３２表面の共通のアクティブ領域３３内に形成され
る。アクティブ領域３１の外側は分離領域であり、その
部分の半導体基板３２表面はシリコン酸化膜等のフィー
ルド絶縁膜３５によって覆われている。

【００２５】このようなＭＯＳ型可変容量素子２８は、
例えば以下のような工程によって製造する。

【００２６】まず、ｐ⁻型半導体基板３２の表面の分離
領域に、例えばＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔ
ｉｏｎｏｆＳｉｌｉｃｏｎ）法によってフィールド
絶縁膜３３を形成し、分離領域以外の部分をアクティブ
領域３１とする。次に、アクティブ領域の表面に、例え
ば熱酸化法によって容量絶縁膜を形成する。そして、容
量絶縁膜が形成された半導体基板表面上の全面に多結晶
シリコン膜を堆積する。この多結晶シリコン膜にリン等
の不純物を添加して容量電極として適切な抵抗値にし、
レジストをマスクとしてパターニングし、容量電極３６
を形成する。そして、レジストおよび容量電極３６をマ
スクとして、すなわち、図２において容量電極３６の左
右のいずれかの一辺が開口部内に入るようなレジストマ
スクを形成して、ｐ型もしくはｎ型の不純物をイオン注
入法によって導入して、ｐ^＋の不純物拡散領域３８およ
びｎ^＋の不純物拡散領域４０を形成する。

【００２７】フィールド絶縁膜３３は、同一の半導体基
板３２上に形成する集積回路のトランジスタその他の素
子間を分離するためのフィールド絶縁膜と同時に形成す
ることができる。容量絶縁膜および容量電極は、同一の
半導体基板３２上に形成する集積回路のＭＯＳトランジ
スタのゲート絶縁膜およびゲート電極と同時に形成する
ことができる。ｐ^＋の不純物拡散領域３８およびｎ^＋の
不純物拡散領域４０は、同一の半導体基板３２上に形成
する集積回路のｐチャンネルＭＯＳトランジスタおよび
ｎチャンネルＭＯＳトランジスタの高濃度ソース、ドレ
イン領域と同時に形成することができる。すなわち、図
２のＭＯＳ型可変容量素子２８、および図２のＭＯＳ型
可変容量素子２８を含む集積回路は、通常のＣＭＯＳ型
集積回路製造のための工程と同一の工程を利用して、低
コストで製造することができる。

【００２８】本発明のＭＯＳ型可変容量素子２８は、容
量領域３４の長辺に沿って、ｐ⁻の半導体基板３２とは
反対の導電型のｎ^＋の不純物拡散領域４０を配置するこ
とにより、容量電極３６に印加される信号（以下、制御
信号という）の電圧の変化に対する容量値の可変幅を大
幅に向上可能としたものである。図示例のＭＯＳ型可変
容量素子２８の場合、制御電圧は、０または正の電圧範
囲、例えば０Ｖから集積回路の電源電圧（５Ｖ）までの
範囲で変化する。そして、制御信号の電圧が低い場合に
は容量値が比較的大きく、逆に制御信号の電圧が高くな
るに従って容量値は徐々に小さくなる。

【００２９】例えば、制御信号の電圧を０Ｖから徐々に
上昇させていくと、まず、ｐ⁻の半導体基板３２内の多
数キャリアであるホールが基板表面から基板内部側へ押
しやられる。これにより、容量領域３４の表面付近に空
乏層が広がり、その容量値が低下する。ＭＯＳ型可変容
量素子２８の容量値は、容量絶縁膜の容量と空乏層の容
量との直列合成容量であるから、空乏層の容量が低下す
ることにより、ＭＯＳ型可変容量素子２８の容量値は減
少する。

【００３０】続いて、制御信号の電圧をさらに上昇させ
ていくと、少数キャリアである電子が基板表面付近に集
中し始め反転層が形成されることになる。この反転層が
形成されると、空乏層の広がりが抑制され、容量値の減
少は抑制されてしまう。

【００３１】この時、ｎ^＋の不純物拡散領域４０に正の
バイアス電圧を印加することにより、反転層を形成する
少数キャリアの電子を引き寄せ、反転層の形成を抑制す
る効果を果たさせることができる。ｎ^＋の不純物拡散領
域４０は容量領域３４の長辺に沿って形成され、ｐ⁻の
半導体基板３２表面の容量領域３４とｎ^＋の不純物拡散
層４０との間の接合面積が大きく取られているため、電
子を効率的に引き寄せ反転層が形成されるのを効果的に
抑制可能である。これにより、空乏層の広がりをさらに
促進し、制御信号の電圧を高くした場合の容量値の減少
幅を大幅に向上させることができる。

【００３２】ここで、例えば制御信号を０〜５Ｖの範囲
で使用する場合、制御信号の電圧の変化に対する容量値
の可変幅を大きくするためには、制御信号の電圧が０Ｖ
の時の容量値を可能な限り大きくし、逆に５Ｖの時の容
量値を可能な限り小さくするのが好ましいことは言うま
でもない。

【００３３】制御信号の電圧が０Ｖの時の容量値を大き
くするためには、例えば容量電極３６をｐ⁻の半導体基
板３２と仕事関数の同じ材料またはｐ⁻の半導体基板３
２と同じ導電型の材料で形成するのが好ましい。また、
容量領域３４の表面近傍に、ｐ⁻の半導体基板３２のｐ
型不純物濃度に比較して高い濃度のｐ型不純物を含む不
純物拡散領域を形成して制御信号の電圧が０Ｖ以下での
空乏層の厚みを薄く抑えるのも有効な方法である。この
ためには例えば、同一の半導体基板上に形成する集積回
路のｎチャンネルＭＯＳトランジスタのしきい値調整の
ために、ｐ⁻型半導体基板３２の表面近傍に導入される
ｐ型不純物を、容量領域３４にも導入すればよい。

【００３４】一方、制御信号の電圧が５Ｖの時の容量値
を小さくするためには、前述の通り、容量領域３４とｎ
^＋の不純物拡散層４０との間の接合面積を可能な限り大
きく取ることによって、反転層が形成されるのを極力抑
制するのが好ましい。従って、ｎ^＋の不純物拡散領域４
０は、例えば容量領域３４の長辺の両側に沿って配置す
るなどし、容量領域３４とｎ^＋の不純物拡散層４０との
接合面積を可能な限り大きく取るのも効果的である。

【００３５】後述のように、制御信号の電圧とｎ^＋の不
純物拡散領域４０に印加するバイアス電圧との関係によ
っては、ｎ^＋の不純物拡散領域４０を設けても反転層が
形成される場合もある。しかしその場合であっても、容
量領域３４とｎ^＋の不純物拡散領域４０との接合面積を
大きくしておくことにより、ｎ^＋の不純物拡散領域４０
に反転層の少数キャリアを吸収させ、容量値を小さくす
ることができる。

【００３６】なお、このように少数キャリアを効率的に
引き寄せ、もしくは吸収するためには、前述のように、
ｎ^＋の不純物拡散領域４０は１×１０^１８ｃｍ^−３程度
以上の濃度にｎ型の不純物を含むことが好ましい。ｎ型
不純物濃度を１×１０^１９ｃｍ^−３程度以上に高めるこ
とにより、さらに良好に少数キャリアを引き寄せ、もし
くは吸収することができる。また、前述のように、同一
の半導体基板３２上に形成するｎ型のＭＯＳトランジス
タの高濃度ソースおよびドレイン領域と同時に形成する
場合には、ｎ^＋の不純物拡散領域４０は、１×１０^２０
ｃｍ^−３程度以上のｎ型不純物濃度を持つことが通例で
ある。

【００３７】また、容量領域３４の（上記のように、制
御電圧が０Ｖの時の容量値を大きくするためにｐ型不純
物を導入した領域を表面近傍に形成する場合には、その
部分を除いた部分の）ｐ型不純物濃度を可能な限り低く
することも、制御信号の電圧が５Ｖの時の容量値を小さ
くするために有効な方法である。このためには、低濃度
のｐ⁻型半導体基板３２を使用し、同一の半導体基板表
面のｎチャンネル型ＭＯＳトランジスタを形成する領域
にはｐウェルを形成する場合でも、可変容量ダイオード
２８を形成する領域にはｐウェルを形成しない。

【００３８】次に、本発明のＭＯＳ型可変容量素子２８
と従来のＭＯＳ型可変容量素子のＭＯＳ容量特性（Ｃ
（容量）−Ｖ（電圧）特性）の違いについて具体例を挙
げて説明する。

【００３９】ここでは、本発明のＭＯＳ型可変容量素子
２８として図２に示すものを使用し、従来のＭＯＳ型可
変容量素子の一例として、図３に示す、特開２０００−
２５２４８０号公報に記載のものを使用した場合につい
て説明する。

【００４０】図２に示す本発明のＭＯＳ型可変容量素子
２８において、それぞれの容量領域３４および容量電極
３６の上下方向の長さは１５０μｍおよび１５５．４μ
ｍ、左右方向の長さは１０μｍである。また、ｐ^＋およ
びｎ^＋の不純物拡散領域３８，４０の上下方向の長さは
１５０μｍ、左右方向の長さは共に３．５μｍである。
なお、容量領域３４の上辺および下辺から突出する容量
電極３６の上下方向の長さはそれぞれ２．４μｍおよび
３μｍである。

【００４１】一方、図３に示す従来のＭＯＳ型可変容量
素子４２は、図２に示す本発明のＭＯＳ型可変容量素子
２８の場合と同じように、２０個のＭＯＳ容量を図中左
右方向に並べて配置したものである。個々のＭＯＳ容量
は、ｐ⁻の半導体基板４４のアクティブ領域４５の表面
に形成され、上下方向に延びる平面形状の容量領域４６
と、容量領域４６と対向する位置に、半導体基板４４上
に形成された容量絶縁膜（図示省略）を介して設けられ
た容量電極４８とにより構成される。

【００４２】また、容量領域４６の上下方向に延びる両
方の辺のそれぞれに沿って、ｐ^＋の不純物拡散領域５
０，５２が設けられている。また、容量領域４６の図中
上側の短辺に沿ってｎ^＋の不純物拡散領域５４が設けら
れている。なお、図示例では、互いに隣り合う２つのＭ
ＯＳ容量同士の間で、ｐ^＋の不純物拡散領域５２が共用
されている。

【００４３】また、図３に示す従来のＭＯＳ型可変容量
素子４２において、容量電極４８の上下方向および左右
方向の長さ、ｐ^＋の不純物拡散領域５０，５２の上下方
向の長さ、ｐ^＋の不純物拡散領域５０，５２の上辺およ
び下辺から突出する容量電極４８の上下方向の長さは、
図２に示す本発明のＭＯＳ型可変容量素子２８の場合と
同じである。従って、ｎ^＋の不純物拡散領域５４を、容
量電極４８をマスクとして形成する場合には、ｎ^＋の不
純物拡散領域５４は、図３の容量領域４６の上辺から
２．４μｍだけ離れて形成される。また、ｐ^＋の不純物
拡散領域５０，５２の左右方向の長さはそれぞれ３．５
μｍおよび７μｍである。また、ｎ^＋の不純物拡散領域
５４の上下方向および左右方向の長さは、それぞれ９．
６μｍおよび８μｍである。

【００４４】続いて、図４は、本発明のＭＯＳ型可変容
量素子と従来のＭＯＳ型可変容量素子のＭＯＳ容量特性
を表す一実施例のグラフである。図示例のグラフにおい
て、横軸は、本発明のＭＯＳ型可変容量素子２８の容量
電極３６および従来のＭＯＳ型可変容量素子４２の容量
電極４８に印加される制御信号の電圧Ｖｇ（Ｖ）を表
し、縦軸は、制御信号の電圧が０Ｖの時の容量値Ｃ０で
規格化した、制御信号の電圧を変化させた場合の容量値
Ｃを表す。

【００４５】なお、ＭＯＳ容量の測定に際しては、図２
に示す本発明のＭＯＳ型可変容量素子２８のｎ^＋の不純
物拡散領域４０、および図３に示す従来のＭＯＳ型可変
容量素子４２のｎ^＋の不純物拡散領域５４は共に、同じ
５Ｖの固定バイアス電圧を印加した状態とした。また、
ｐ^＋不純物拡散領域３８および５２は共に、０Ｖを印加
した状態とした。

【００４６】このグラフから明らかなように、制御信号
の電圧を０〜５Ｖの範囲で変化させた場合、従来のＭＯ
Ｓ型可変容量素子４２の容量値Ｃは４０％程度までしか
低下しないが、本発明のＭＯＳ型可変容量素子２８の容
量値は２０％程度まで低下可能であることが分かる。す
なわち、本発明のＭＯＳ型可変容量素子２８では、制御
信号の電圧の変化に対する容量値の可変幅を従来のＭＯ
Ｓ型可変容量素子４２よりも大幅に向上させることがで
きる。

【００４７】続いて、本発明のＭＯＳ型可変容量素子２
８のＭＯＳ容量特性についてさらに詳しく説明する。

【００４８】図５は、本発明のＭＯＳ型可変容量素子の
ＭＯＳ容量特性を表す一実施例のグラフである。このグ
ラフは、ｎ^＋の不純物拡散領域４０に印加するバイアス
電圧を、５Ｖ固定、３Ｖ固定、１Ｖ固定、０Ｖ固定、容
量電極３６と同電圧（すなわち、容量電極３６とｎ^＋の
不純物拡散領域４０とを電気的に接続した）として測定
し、得られたＭＯＳ型可変容量素子２８のＭＯＳ容量特
性である。

【００４９】ここで、図５のグラフに示すＭＯＳ容量特
性を得るために使用した測定系を説明する。

【００５０】図６は、本発明のＭＯＳ型可変容量素子の
ＭＯＳ容量特性の測定系を表す一実施例の概略図であ
る。同図に示すように、ｐ⁻の半導体基板３２が接続さ
れているグランドと容量電極３６との間にＬＣＲメータ
５６が接続されている。また、ｐ⁻の半導体基板３２と
は別の系のグランドとｎ^＋の不純物拡散領域４０との間
にバイアスティー５８およびＤＣ電圧源６０が直列に接
続されている。

【００５１】この図から分かるように、容量電極３６と
対向する容量領域に反転層が形成され、ｎ^＋の不純物拡
散領域４０と電気的に接続された場合、ＬＣＲメータ５
６とＤＣ電圧源６０はループを形成する。このため、Ｄ
Ｃ電圧源６０からｎ^＋の不純物拡散領域４０に対して直
接バイアス電圧を加えると、ＬＣＲメータ５６側からＤ
Ｃ電圧源６０側の容量成分が見えてしまい、正確な容量
測定ができない。この問題を解消するために、ｎ^＋の不
純物拡散領域４０とＤＣ電圧源６０との間にバイアステ
ィー（Ｌ成分）５８を挿入して、ＡＣ成分をカットする
構成とした。

【００５２】図５のグラフを見ると分かるように、ｎ^＋
の不純物拡散領域４０に印加するバイアス電圧を５Ｖ固
定、もしくは容量電極３６と同電圧とした場合のＣ−Ｖ
特性はほとんど同じである。この２つのバイアス電圧印
加方法の中で、ｎ^＋の不純物拡散領域４０の電圧を５Ｖ
固定とするためには、５Ｖの固定電圧、すなわち電源電
圧を供給する配線を、ｎ^＋の不純物拡散領域４０に接続
する必要がある。これに対して、容量電極３６と同電位
とする場合には、ＭＯＳ型可変容量素子２８を可変容量
素子として使用するために必須な制御信号の配線を、容
量電極３６に接続すると共にｎ^＋の不純物拡散領域４０
にも接続するだけですむ。このため、容量電極３６と同
電位とする方がレイアウトを単純化することができ、好
ましい。

【００５３】これに対し、バイアス電圧を１Ｖ、０Ｖと
した場合にも、制御信号の電圧Ｖｇがバイアス電圧より
も低い範囲内では、バイアス電圧を５Ｖ固定もしくは容
量電極３６と同電位とした場合とほとんど同じである。
しかし、制御電圧Ｖｇがバイアス電圧に比較して１Ｖ程
度もしくはそれ以上に大きい範囲では、バイアス電圧を
５Ｖ固定もしくは容量電極３６と同電圧とした場合に比
較して容量値が大幅に低下することが分かる。言い換え
ると、制御信号の電圧Ｖｇが５Ｖに近い領域での容量値
を低下させるためには、ｎ^＋の不純物拡散領域４０に印
加するバイアス電圧は５Ｖ側よりも０Ｖ側に近くした方
が好ましい。

【００５４】ｎ^＋の不純物拡散領域４０に印加する正バ
イアス電圧が容量電極に印加する制御信号の電圧Ｖｇに
比較して高い範囲では、容量領域３４を形成するｐ⁻型
半導体基板３２内の少数キャリアである電子は、ｎ^＋の
不純物拡散領域４０に引き寄せられた状態である。従っ
て、容量領域３４の表面には反転層は形成されにくい。
これに対して、制御信号の電圧Ｖｇがｎ^＋の不純物拡散
領域４０に印加する正バイアス電圧よりも高い場合に
は、少数キャリアである電子が、容量電極３６に対向す
る容量領域３４の表面に引き寄せられ、反転層が形成さ
れやすくなる。

【００５５】ｎ^＋の不純物拡散領域４０を容量領域３４
の長辺に沿って設ける目的の一つは、このように反転層
が形成される状態においても少数キャリアである電子を
吸収することである。すなわち、ｎ^＋の不純物拡散領域
４０を設けたことによる少数キャリア吸収効果は、容量
領域３４の表面に反転層が形成される状態において発揮
される。ｎ^＋の不純物拡散領域４０に印加する正バイア
ス電圧が、制御信号の電圧Ｖｇの可変範囲の上限（上記
の例では５Ｖ）もしくはそれに近い電圧の場合には、制
御信号の電圧Ｖｇの可変範囲内では反転層が形成される
状態にはならず、従って、ｎ^＋の不純物拡散領域４０を
設けたことによる少数キャリア吸収効果は発揮されな
い。

【００５６】これに対して、ｎ^＋の不純物拡散領域４０
に印加する正バイアス電圧を、制御信号の電圧Ｖｇの可
変範囲の上限に比較して低い電圧にした場合には、その
電圧よりも制御信号の電圧を高くした範囲で反転層が形
成される状態になる。この時に、ｎ^＋の不純物拡散領域
４０を設けたことによる少数キャリア吸収効果が発揮さ
れる。すなわち、容量領域３４の表面に反転層が形成さ
れるとしても、ｎ^＋の不純物拡散領域４０が反転層から
少数キャリアである電子を吸収し、少数キャリアの濃度
を低く保つ。このために、図５に示されるように、大き
な容量値の減少を得ることができる。

【００５７】ここで、本発明のＭＯＳ型可変容量素子２
８を有する半導体集積回路を単一の半導体基板上に構成
する場合、ｎ^＋の不純物拡散領域４０に印加するバイア
ス電圧を０Ｖとするためには、最も単純には、例えばｎ
^＋の不純物拡散領域４０をｐ⁻の半導体基板３２のグラ
ンドと同電位とする。

【００５８】しかし、この状態は、容量電極３６とｐ⁻
の半導体基板３２との間の容量値に加えて、容量電極３
６とｎ^＋の不純物拡散領域４０との間の容量値を並列に
見る状態となるため、図５に示すグラフのような理想的
な特性を得ることができない。すなわち、制御信号の電
圧Ｖｇを大きくしていくと、上記のように、容量領域３
４の表面に反転層が形成される。この結果、反転層とｎ
^＋の不純物拡散領域４０とが電気的に接続された状態に
なり、容量電極３６とｎ^＋の不純物拡散領域４０との間
の容量は、容量電極３６と反転層との間の容量、すなわ
ち、容量絶縁膜の容量に近づく。この容量を並列に見る
ことにより、ＭＯＳ型可変容量素子２８の容量は十分に
は低下しない。

【００５９】図５に示すグラフのような特性を得るため
には、例えば図６に示す測定系と同じように、ｎ^＋の不
純物拡散領域４０に対して、ｐ⁻の半導体基板３２とは
別の系からバイアス電圧を供給する必要がある。しか
し、これは実デバイスでは、構成が複雑化する。より実
用的には、例えば、抵抗分圧によって、制御信号の電圧
Ｖｇの可変範囲の最大値（上記の例では５Ｖ）よりも低
い正のバイアス電圧、具体的には例えば、最大値の１／
２以下の正のバイアス電圧を生成し、ｎ^＋の不純物拡散
領域４０に印加することが可能である。この場合、分割
のために使用する抵抗の値を適切に選択することによ
り、例えば、図５に示したバイアス電圧１Ｖ固定の場合
と同様に、制御信号の電圧Ｖｇが高い領域で容量値が大
きく低下する特性を得ることができる。もしくは、ｎ^＋
の不純物拡散領域４０に制御電圧Ｖｇを直接印加するの
ではなく、例えば抵抗分割によって制御電圧Ｖｇよりも
低い電圧を生成して、不純物拡散領域４０に印加するこ
とも可能である。さらに、高い抵抗を介して０Ｖのバイ
アス電圧を印加することも考えられる。

【００６０】なお、ｎ^＋の不純物拡散領域４０は、容量
領域３４の長辺に隣接して設けられている。特に、前記
のように、容量電極３６をマスクとして形成することに
より、容量電極３６に対してｎ^＋の不純物拡散領域４０
を自己整合的に形成することができる。これにより、容
量領域３４とｎ^＋の不純物拡散層４０との距離を極めて
近くすることができ好ましい。しかし、本発明はこれに
限定されず、ｎ^＋の不純物拡散領域４０は、容量領域３
４から多少離れて設けられていても良い。

【００６１】例えば、同一半導体基板上に形成するＭＯ
ＳトランジスタとしてＬＤＤ（ＬｉｇｈｔｌｙＤｏｐ
ｅｄＤｒａｉｎ）構造を有するＭＯＳトランジスタを
採用する場合、トランジスタの高濃度ソース、ドレイン
領域は、ゲート電極の側壁にサイドウォールスペーサを
形成してから形成される。この場合にも、前述のよう
に、ｎ^＋の不純物拡散領域４０をトランジスタの高濃度
ソース、ドレイン領域と同時に形成することが可能であ
る。その結果、ｎ^＋の不純物拡散領域４０は容量領域３
４の長辺からサイドウォールスペーサの幅だけ離れるこ
とになる。そして、容量領域３４とｎ^＋の不純物拡散領
域４０との間には、トランジスタの低濃度ソース、ドレ
イン拡散領域と共通の、ｎ^＋の不純物拡散領域４０に比
較して低濃度のｎ型不純物拡散領域が形成される。

【００６２】ｐ^＋の不純物拡散領域３８は、ｐ⁻の半導
体基板３２の不純物濃度を薄くした場合に、ＭＯＳ型可
変容量素子２８の寄生抵抗を低減する役割を果たすもの
である。従って、ｐ^＋の不純物拡散領域３８は、容量値
を下げるという点では必須の要件ではないが、設ける方
が好ましい。Ｐ^＋の不純物拡散領域３８も、ｎ^＋の不純
物拡散領域４０と同様に、容量領域３４の少なくとも一
辺に隣接して設けることが好ましい。しかし、多少離れ
て設けられていても良い。また、容量領域３４の短辺に
沿って設けるのでもよい。これにより、容量領域３４の
両側の長辺に隣接してｎ^＋不純物拡散領域４０を設ける
ことが可能になる。

【００６３】なお、寄生抵抗を低減する効果を得るため
には、前述のように、ｐ^＋の不純物拡散領域３８は、１
×１０^１８ｃｍ^−３程度以上の濃度にｐ型の不純物を含
むことが好ましい。ｐ型不純物濃度を１×１０^１９ｃｍ
^−３程度以上に高めることにより、さらに良好な効果を
得ることができる。また、同一の半導体基板３２上に形
成するｐ型のＭＯＳトランジスタの高濃度ソースおよび
ドレイン領域と同時に形成する場合には、ｐ^＋の不純物
拡散領域３８は、５×１０^１９ｃｍ^−３程度以上のｐ型
不純物濃度を持つことが通例である。

【００６４】なお、容量領域３４の図中左右方向の幅
は、図示例のように、容量領域３４の長辺の一方の側に
沿ってｎ^＋の不純物拡散領域４０を設けた場合には、少
数キャリアである電子を効率的に引き寄せて反転層が形
成されるのを抑制可能なように、例えば１０μｍ以下と
するのが好ましい。また、容量領域３４の長辺の両側に
沿ってｎ^＋の不純物拡散領域４０を設けた場合には、２
倍の２０μｍ以下とするのが好ましい。

【００６５】図２に示した例では、長方形の容量領域３
４の長辺の長さの全体に隣接してｎ^＋の不純物拡散領域
４０が設けられている。この場合には、上記のように、
容量領域３４の図中左右方向の幅を、少数キャリアを効
率的に引き寄せることができる距離以下にすればよい。
しかし、容量領域３４が長方形以外の形状を有する場合
や、長辺の長さの一部のみに隣接してｎ^＋の不純物拡散
領域４０を形成したような場合には、ｎ^＋の不純物拡散
領域４０から容量領域３４内のいずれの部分への距離
（ｎ^＋の不純物拡散領域４０内の最も近い部分からの直
線距離）も、この、少数キャリアを効率的に引き寄せる
ことができる距離、例えば１０μｍ以下となるように、
容量領域３４の寸法、形状、およびｎ^＋の不純物拡散領
域４０の配置を決定すればよい。

【００６６】また、ＭＯＳ容量の容量値は、基本的に容
量領域３４の大きさで決定されるので、容量領域３４の
図中上下方向の長さを適宜決定し、必要とする容量値に
応じて、ＭＯＳ容量を図中左右方向に並べて電気的に並
列に接続して使用すればよい。これにより、必要に応じ
て、任意の大きさ（物理サイズ）、任意の容量値のＭＯ
Ｓ型可変容量素子２８を構成可能である。

【００６７】なお、図示例では、ｐ⁻の半導体基板３２
を使用する場合を挙げて説明したが、本発明はこれに限
定されず、ｎ⁻半導体基板を使用して実現することも可
能である。

【００６８】本発明のＭＯＳ型可変容量素子および集積
回路は、基本的に以上のようなものである。以上、本発
明のＭＯＳ型可変容量素子および集積回路について詳細
に説明したが、本発明は上記実施例に限定されず、本発
明の主旨を逸脱しない範囲において、種々の改良や変更
をしてもよいのはもちろんである。

【００６９】

【発明の効果】以上詳細に説明した様に、本発明のＭＯ
Ｓ型可変容量素子は、基本的に、容量領域の第１の方向
に延びる２辺の少なくとも一方に沿って、第１導電型と
異なる第２導電型の不純物拡散領域を設けるようにした
ものである。また、本発明の集積回路は、本発明のＭＯ
Ｓ型可変容量素子を用いて構成された周波数可変の発振
回路を搭載するものである。これにより、本発明のＭＯ
Ｓ型可変容量素子によれば、コストアップを招くことな
く、容量電極に印加される制御信号の電圧の変化に対す
る容量値の可変幅を大幅に向上させることができる。ま
た、本発明のＭＯＳ型可変容量素子を用いて構成された
周波数可変の発振回路は、その発振周波数を広範囲にわ
たって変更可能となる。

【図面の簡単な説明】

【図１】本発明の集積回路に搭載される発振回路の一
実施例の構成回路図である。

【図２】（ａ）および（ｂ）は、それぞれ本発明のＭ
ＯＳ型可変容量素子のレイアウト構造を表す一実施例の
平面および断面概念図である。

【図３】（ａ）および（ｂ）は、それぞれ従来のＭＯ
Ｓ型可変容量素子のレイアウト構造を表す一例の平面お
よび断面概念図である。

【図４】本発明のＭＯＳ型可変容量素子と従来のＭＯ
Ｓ型可変容量素子のＭＯＳ容量特性を表す一実施例のグ
ラフである。

【図５】本発明のＭＯＳ型可変容量素子のＭＯＳ容量
特性を表す一実施例のグラフである。

【図６】本発明のＭＯＳ型可変容量素子のＭＯＳ容量
特性の測定系を表す一実施例の概略図である。

【符号の説明】

１０発振回路１２水晶振動子１４インバータ１６，１８，２６抵抗素子２０，２２，２４容量素子２８，４２ＭＯＳ型可変容量素子３０入力端子３２，４４ｐ⁻の半導体基板３３，４５アクティブ領域３４，４６容量領域３５，４７フィールド絶縁膜３６，４８容量電極３８，５０，５２ｐ^＋の不純物拡散領域４０，５４ｎ^＋の不純物拡散領域５６ＬＣＲメータ５８バイアスティー６０ＤＣ電圧源

───────────────────────────────────────────────────── フロントページの続き (72)発明者久野勇千葉県千葉市美浜区中瀬一丁目三番地川崎マイクロエレクトロニクス株式会社幕張本社内 (72)発明者有吉竜司千葉県千葉市美浜区中瀬一丁目三番地川崎マイクロエレクトロニクス株式会社幕張本社内Ｆターム(参考） 5F038 AC03 AC04 AC05 AC08 AC15 AV01 BG02 EZ13 EZ18 EZ20

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板の表面に形成さ
れ、第１の方向に延びる平面形状を有する容量領域と、
容量絶縁膜を介して該容量領域と対向してＭＯＳ容量を
形成する容量電極とからなるＭＯＳ型可変容量素子であ
って、前記容量領域の前記第１の方向に延びる２辺の少なくと
も一方に沿って、前記第１導電型と異なる第２導電型の
不純物拡散領域が設けられていることを特徴とするＭＯ
Ｓ型可変容量素子。
【請求項２】複数の前記容量電極および容量領域を、前
記第１の方向と垂直な方向に並べて電気的に並列に接続
し、隣り合う２つの前記容量領域間において、前記第２導電
型の不純物拡散領域が該隣り合う２つの容量領域に共通
に設けられていることを特徴とする請求項１に記載のＭ
ＯＳ型可変容量素子。
【請求項３】前記第２導電型の不純物拡散領域から前記
容量領域のいずれの部分への距離も１０μｍ以下である
ことを特徴とする請求項１または２に記載のＭＯＳ型可
変容量素子。
【請求項４】前記容量電極と半導体基板との間に印加す
る制御電圧によって、該容量電極と半導体基板との間の
容量値を制御するとともに、前記第２導電型の不純物拡散領域に、前記制御電圧以下
の同極性の電圧を印加することを特徴とする請求項１な
いし３のいずれかに記載のＭＯＳ型可変容量素子。
【請求項５】請求項１ないし４のいずれかに記載のＭＯ
Ｓ型可変容量素子と、該ＭＯＳ型可変容量素子の容量に
よって発振周波数が変化する発振回路とを同一半導体基
板上に集積したことを特徴とする集積回路。