CN114553142A - 振动器件 - Google Patents

Abstract

振动器件，能够抑制由于电容耦合而产生振荡特性的劣化。振动器件(1)包含：基座(2)，其包含半导体基板(20)和贯通半导体基板(20)的第1面(21)与第2面之间的贯通电极(40)；振动元件(5)，其配置于第1面(21)侧；以及外部连接端子(91)，其隔着绝缘层(80)设置于第2面(22)侧。在第2面(22)配置有：振荡电路(11)，其经由贯通电极(40)与振动元件(5)电连接，使振动元件(5)振荡而生成振荡信号；以及输出缓冲电路(12)，其输出基于振荡信号的时钟信号，从外部连接端子(91)输出来自输出缓冲电路(12)的时钟信号。贯通电极(40)和外部连接端子(91)被配置成，在从与第1面(21)正交的方向俯视时不重叠。

Description

振动器件

技术领域

本发明涉及振动器件等。

背景技术

以往，作为使用振动元件的器件，公知有振荡器等振动器件。例如，专利文献1公开了一种振荡器，该振荡器在形成有集成电路的电路图案的硅基板等半导体基板上安装作为振动元件的压电振动片，利用该半导体基板和盖，对压电振动片进行密封。而且，专利文献1的振荡器具有贯通孔以及作为外部连接端子的装配电极，贯通孔是连接压电振动片和电路图案的通孔。

专利文献1：日本特开2004-214787号公报

已知在这种振荡器等振动器件中，由于作为使集成电路具有的振荡电路与振动元件之间电连接的布线的贯通孔与基于振荡信号的时钟信号的输出用的外部连接端子之间的电容耦合，产生振荡频率的精度劣化、或振荡信号中包含的噪声成分增大等问题。

发明内容

本发明的一个方式涉及一种振动器件，所述振动器件包含：基座，其包含半导体基板以及贯通电极，该半导体基板具有第1面和与所述第1面处于正反关系的第2面，该贯通电极贯通所述第1面与所述第2面之间；振动元件，其配置于所述第1面侧；以及外部连接端子，其隔着绝缘层设置于所述第2面侧，在所述第2面配置有：振荡电路，其经由所述贯通电极与所述振动元件电连接，使所述振动元件振荡而生成振荡信号；以及输出缓冲电路，其输出基于所述振荡信号的时钟信号，从所述外部连接端子输出来自所述输出缓冲电路的所述时钟信号，所述贯通电极和所述外部连接端子被配置成在从与所述第1面正交的方向俯视时不重叠。

附图说明

图1是示出本实施方式的振动器件的结构例的剖视图。

图2是示出本实施方式的振动器件的具体结构例的剖视图。

图3是示出振动器件的振动元件的一例的俯视图。

图4是示出集成电路的结构例的图。

图5是示出集成电路的详细结构例的图。

图6是示出振荡电路的结构例的图。

图7是示出输出缓冲电路的结构例的图。

图8是示出振动器件的制造方法的一例的制造工序图。

图9是示出贯通电极、外部连接端子、集成电路等的配置例的俯视图。

图10是示出外部连接端子的配置例的俯视图。

图11是示出贯通电极的另一例的剖视图。

图12是示出输出缓冲电路的输出驱动器的另一个结构例的图。

图13是示出输出缓冲电路的输出驱动器的另一个结构例的图。

图14是示出外部连接端子的另一个配置例的俯视图。

图15是示出集成电路的另一个结构例的图。

图16是示出外部连接端子的另一个配置例的俯视图。

标号说明

1：振动器件；2：基座；5：振动元件；7：盖；8：再配置布线层；10：集成电路；11：振荡电路；12：输出缓冲电路；13：逻辑电路；14：电源电路；15：温度补偿电路；16：温度传感器电路；17：存储器；18：PLL电路；19：接口电路；20：半导体基板；21：第1面；22：第2面；23、24：晶体管；25：元件分离膜；30：布线层；31、32：金属层；33、34、35：绝缘层；36、37、38、39：接触盘；40、41：贯通电极；44：绝缘层；45：树脂层；50：振动基板；52、53：激励电极；54、55：布线；56、57：端子；60、61：接合部件；62：凸块；64：端子；68、69：接触盘；71、72：接合部件；80：绝缘层；82：布线；91、91a、91b、92、93、94、95、96、97、98、99：外部连接端子；101：第1金属层；102：第2金属层；CK、CKX：时钟信号；CL：中心线；CV1、CV2：可变电容电路；DV1、DV2：反相器电路；IV1、IV2、IV3：反相器电路；LA、LB：布线；NA：NAND电路；OE：输出使能信号；OSC：振荡信号；SCL：时钟信号；SD1、SD2、SD3、SD4：边；SDA：数据信号；SP：收纳空间；TCK、TGND、TOE、TVC、TVDD、TXA、TXB：端子。

具体实施方式

下面，对本实施方式进行说明。另外，以下说明的本实施方式并非不当地限定权利要求书的记载内容。此外，本实施方式中说明的全部结构不一定是必须结构要件。此外，在以下的各图中，为了便于说明，有时省略一部分结构要素。此外，在各图中，为了容易理解，各结构要素的尺寸比率与实际不同。

1.振动器件

图1是示出本实施方式的振动器件1的结构例的剖视图。如图1所示，本实施方式的振动器件1包含基座2、振动元件5和外部连接端子91、92。此外，振动器件1能够包含盖7、再配置布线层8。基座2包含半导体基板20和贯通电极40。半导体基板20具有第1面21和与第1面21处于正反关系的第2面22。第1面21是半导体基板20的例如上表面，第2面22是半导体基板20的例如下表面。贯通电极40是贯通半导体基板20的第1面21和第2面22的电极。振动元件5配置于半导体基板20的第1面21侧。例如，振动元件5配置于与半导体基板20的第1面21分开给定的分离距离的位置。具体而言，振动元件5例如隔着导电性的接合部件60固定于半导体基板20的第1面21。外部连接端子91、92隔着绝缘层80等设置于半导体基板20的第2面22侧。绝缘层80例如是构成再配置布线层8的绝缘层。

另外，在本实施方式中说明的各图中，作为彼此正交的3个轴，图示了X轴、Y轴和Z轴。将沿着X轴的方向称为“X轴方向”，将沿着Y轴的方向称为“Y轴方向”，将沿着Z轴的方向称为“Z轴方向”。此外，将各轴方向的箭头末端侧称为“正侧”，将基端侧称为“负侧”，将Z轴方向正侧称为“上”，将Z轴方向负侧称为“下”。例如，Z轴方向沿着铅垂方向，XY平面沿着水平面。图1是从Y轴方向剖视观察时的振动器件1的剖视图。此外，半导体基板20的第1面21和第2面22是沿着XY平面的面，是与Z轴正交的面。另外，“正交”除了包含以90°相交的情况以外，还包含以相对于90°稍微倾斜的角度相交的情况。

振动器件1例如是振荡器。具体而言，振动器件1是简单封装石英振荡器(SPXO)、压控石英振荡器(VCXO)、温度补偿石英振荡器(TCXO)、带恒温槽的石英振荡器(OCXO)、SAW(Surface Acoustic Wave)振荡器、压控型SAW振荡器、MEMS(Micro Electro MechanicalSystems)振荡器等振荡器。MEMS振荡器能够通过在硅基板等基板配置压电膜和电极而成的MEMS振动元件实现。但是，振动器件1也可以是加速度传感器、角速度传感器这样的惯性传感器、倾斜传感器这样的力传感器等。

基座2由半导体基板20构成。半导体基板20例如是硅基板。但是，半导体基板20不限于硅基板，也可以是Ge、GaP、GaAs、InP等半导体基板。

此外，基座2包含集成电路10。半导体电路即集成电路10形成于半导体基板20的第2面22。集成电路10由多个电路元件构成。电路元件例如是晶体管等有源元件、或者电容器、电阻等无源元件。具体而言，集成电路10由各电路块包含多个电路元件的多个电路块构成。此外，集成电路10由对半导体基板20掺杂杂质而形成的杂质区域即扩散区域、以及层叠金属层和绝缘层而成的布线层形成。通过扩散区域形成集成电路10的电路元件即晶体管的源极区域和漏极区域，通过布线区域形成连接电路元件之间的布线。

此外，基座2包含贯通电极40。贯通电极40由贯通半导体基板20的第1面21和第2面22的导电性材料构成。例如，针对半导体基板20形成贯通孔，利用导电性材料填埋该贯通孔，由此，形成贯通电极40。导电性材料可以是铜等金属，也可以是导电性的多晶硅等。导电性的多晶硅例如是掺杂磷(P)、硼(B)、砷(As)等杂质而赋予了导电性的多晶硅。在使用多晶硅作为导电性材料时，能够实现对于在集成电路10的形成工序中施加的热具有足够耐性的贯通电极40。

贯通电极40的一端经由导电性的接合部件60与振动元件5电连接。在图1中，导电性的接合部件60通过一端与振动元件5电连接、另一端与贯通电极40电连接的凸块62等实现。具体而言，凸块62的另一端经由端子64与贯通电极40连接。凸块62是导电性的凸块，具体而言是金属凸块。另外，也可以通过导电性的粘接材料等实现导电性的接合部件60。

贯通电极40的另一端与集成电路10电连接。具体而言，贯通电极40的另一端经由形成于集成电路10的接触盘36与集成电路10的电路元件连接。由此，能够经由贯通电极40使振动元件5和集成电路10电连接。

盖7隔着接合部件71、72与基座2接合。而且，通过基座2和盖体即盖7形成具有气密性的收纳空间SP，振动元件5收纳于该收纳空间SP内。收纳空间SP被气密密封，收纳空间SP内例如处于减压状态。由此，能够稳定地驱动振动元件5。另外，收纳空间SP内的状态不限于减压状态，例如，收纳空间SP内也可以是惰性气体环境。

再配置布线层8设置于半导体基板20的第2面22侧，包含绝缘层80和再配置布线用的布线82。绝缘层80例如通过聚酰亚胺等树脂层实现，布线82例如通过铜箔等金属布线实现。绝缘层80需要具有耐受振动器件1的安装时的焊接的耐热性，优选使用聚酰亚胺。此外，关于布线82的材料，除了铜以外，也可以使用银等金属材料。此外，再配置布线层8中的布线层、端子的厚度例如是50μm左右。通过设置再配置布线层8，能够使形成于集成电路10的接触盘38、39和外部连接端子91、92电连接。而且，通过进行将振动器件1的外部连接端子91、92与安装振动器件1的电路基板等的端子或布线连接的安装，能够将振动器件1嵌入电子设备中。此外，通过设置这种再配置布线层8，能够进行集成电路10的部分的机械保护，能够保护集成电路10等不受振动器件1的安装时的焊接工序中的热的影响。

图2是示出振动器件1的具体结构例的剖视图，图3是示出振动器件1的振动元件5的一例的俯视图。首先，使用图3对振动元件5的详细情况进行说明。

振动元件5是通过电信号产生机械振动的元件。例如，如图3所示，振动元件5具有振动基板50和配置于振动基板50的表面的电极。振动基板50具有厚度剪切振动模式，在本实施方式中，由AT切石英基板形成。AT切石英基板具有三次的频率温度特性，因此，成为具有优异温度特性的振动元件5。此外，电极具有配置于振动基板50的上表面的激励电极52、以及与激励电极52对置地配置于下表面的激励电极53。上表面是Z轴方向正侧的面，下表面是Z轴方向负侧的面。此外，激励电极52、53中的一方是第1激励电极，激励电极52、53中的另一方是第2激励电极。此外，电极具有配置于振动基板50的下表面的一对端子56、57、使端子56和激励电极52电连接的布线54、以及使端子57和激励电极53电连接的布线55。

另外，振动元件5的结构不限于上述结构。例如，振动元件5可以是被激励电极52、53夹着的振动区域从其周围突出的台面型，相反，也可以是振动区域从其周围凹陷的倒台面型。此外，也可以实施对振动基板50的周围进行磨削的斜面加工、使上表面和下表面成为凸曲面的凸面加工。此外，振动元件5不限于以厚度剪切振动模式进行振动。例如，振动元件5也可以是多个振动臂在面内方向进行弯曲振动的音叉型振动元件、多个振动臂在面外方向进行弯曲振动的音叉型振动元件、具有进行驱动振动的驱动臂和进行检测振动的检测臂且检测角速度的陀螺仪传感器元件、或者具有检测加速度的检测部的加速度传感器元件。此外，振动基板50不限于由AT切石英基板形成，也可以由AT切石英基板以外的石英基板例如X切石英基板、Y切石英基板、Z切石英基板、BT切石英基板、SC切石英基板、ST切石英基板等形成。此外，在本实施方式中，振动基板50由石英构成，但不限于此，例如，也可以由铌酸锂、钽酸锂、四硼酸锂、铌酸钾、磷酸镓等压电单晶体构成，还可以由它们以外的压电单晶体构成。此外，振动元件5不限于压电驱动型的振动元件，也可以是使用静电力的静电驱动型的振动元件。

而且，如图2、图3所示，振动元件5经由导电性的接合部件60、61固定于半导体基板20的上表面即第1面21。另外，虽然在图2中没有图示，但是，如图3所示，例如沿着Y轴方向设置有2个接合部件60、61。此外，如后述的图9所示，在半导体基板20例如沿着Y轴方向设置有2个贯通电极40、41，这些贯通电极40、41经由导电性的接合部件60、61与振动元件5电连接。贯通电极40、41中的一方是第1贯通电极，贯通电极40、41中的另一方是第2贯通电极。具体而言，贯通电极40的一端经由接合部件60、振动元件5的端子56以及布线54与振动元件5的激励电极52电连接。此外，贯通电极41的一端经由接合部件61、振动元件5的端子57以及布线55与振动元件5的激励电极53电连接。而且，贯通电极40、41的另一端与集成电路10电连接。由此，振动元件5和集成电路10经由贯通电极40、41电连接。具体而言，贯通电极40、41的另一端经由图2、图9所示的接触盘36、37与集成电路10的振荡电路11电连接。由此，振动元件5和振荡电路11经由贯通电极40、41电连接。

接合部件60、61只要兼具导电性和接合性，则没有特别限定，例如能够通过金凸块、银凸块、铜凸块、焊料凸块、树脂芯凸块等各种导电性的凸块62实现。或者，接合部件60、61也可以使用使银填料等导电性填料分散于聚酰亚胺系、环氧系、硅酮系、丙烯酸系的各种粘接剂中而成的导电性粘接剂等。如果使用导电性的凸块62作为接合部件60、61，则能够抑制从接合部件60、61产生气体，能够有效地抑制收纳空间SP的环境变化、特别是压力的上升。另一方面，如果使用导电性粘接剂作为接合部件60、61，则与接合部件60、61是导电性的凸块62的情况相比，具有更柔软、应力不容易传递到振动元件5的优点。

此外，半导体基板20在形成有贯通孔后被热氧化，由此，在半导体基板20的第1面21或贯通孔的内表面形成例如由氧化硅(SiO₂)构成的绝缘膜即绝缘层44。通过热氧化而形成绝缘层44，由此，能够在半导体基板20的表面形成致密且均质的绝缘层44。此外，还能够减小绝缘层44与半导体基板20的线膨胀系数差。因此，能够实现不容易产生热应力、具有优异振荡特性的振动器件1。绝缘层44的构成材料没有特别限定，例如可以由氮化硅(SiN)构成，也可以由树脂构成。此外，作为绝缘层44的形成方法，不限于热氧化，例如也可以通过CVD(Chemical Vapor Deposition)形成。

而且，在贯通孔的绝缘层44的内侧填充铜或导电性多晶硅等导电性材料，由此形成贯通电极40、41。即，利用导电性材料在贯通孔内进行填埋，由此形成贯通电极40、41。而且，贯通电极40、41的一端与振动元件5电连接。具体而言，贯通电极40、41的一端与振动元件5的激励电极52、53电连接。另一方面，贯通电极40、41的另一端与集成电路10电连接。具体而言，贯通电极40、41的另一端经由接触盘36、37与集成电路10的振荡电路11电连接。

如图2所示，集成电路10例如由N型的晶体管23或P型的晶体管24构成。这些晶体管23、24由形成于半导体基板20的扩散区域即源极区域和漏极区域、栅极电极、以及栅极氧化膜构成。此外，晶体管23、24通过被称为LOCOS(LOCal Oxidation of Silicon)的元件分离膜25进行元件分离。此外，集成电路10包含实现晶体管23、24等多个电路元件之间的连接布线的布线层30。例如，图2的布线层30包含金属层31、32、绝缘层33、34、35。金属层31、32分别是第1金属层、第2金属层，绝缘层33、34、35分别是第1绝缘层、第2绝缘层、第3绝缘层。金属层31形成于绝缘层33与绝缘层34之间，金属层32形成于绝缘层34与绝缘层35之间。这些金属层31、32例如通过铝等金属实现。此外，通过最上层的绝缘层35形成钝化膜。此外，金属层31和金属层32通过被称为通路接触的接触而电连接，金属层31和晶体管23、24的源极区域或漏极区域通过接触而电连接。而且，如图2所示，与贯通电极40、41的另一端电连接的接触盘36由下层的金属层31形成。此外，与外部连接端子91、92电连接的接触盘38、39由上层的金属层32形成。另外，在布线层30中，将集成电路10中接近晶体管23、24的一侧的层设为下层，将远离晶体管23、24的一侧的层设为上层。此外，在图2中，示出布线层30具有2层的金属层31、32的情况，但本实施方式不限于此，布线层30也可以具有3层以上的金属层。该情况下，通过多个金属层中的最下层的金属层形成接触盘36、37，通过最上层的金属层形成接触盘38、39。此外，通过最上层的绝缘层形成钝化膜。

此外，再配置布线层8包含通过聚酰亚胺等树脂层实现的绝缘层80、以及通过铜箔等实现的布线82。而且，接触盘38与外部连接端子91电连接，接触盘39经由布线82与外部连接端子92电连接。

此外，在图2中，外部连接端子91、92分别成为具有第1金属层101和第2金属层102的双层构造。作为聚酰亚胺的绝缘层80侧的第1金属层101，例如使用钛钨层以提高与聚酰亚胺之间的密接性。作为第2金属层102，例如使用容易与外部的端子或布线进行焊接等的铜或金等金属层。

图4示出集成电路10的结构例。集成电路10包含振荡电路11和输出缓冲电路12。此外，集成电路10能够包含逻辑电路13、电源电路14。

振荡电路11是使振动元件5振荡的电路。例如，振荡电路11与端子TXA、TXB电连接，生成振荡信号OSC。具体而言，振荡电路11经由布线LA、LB、端子TXA、TXB与振动元件5电连接，使振动元件5振荡，由此，生成振荡信号OSC。端子TXA、TXB中的一方是第1端子，端子TXA、TXB中的另一方是第2端子。例如，振荡电路11能够通过设置于端子TXA与端子TXB之间的振荡用的驱动电路、电容器或电阻等无源元件实现。驱动电路例如能够通过CMOS的反相器电路或双极晶体管实现。驱动电路是振荡电路11的核心电路，驱动电路对振动元件5进行电压驱动或电流驱动，由此，使振动元件5振荡。作为振荡电路11，例如能够使用Invert型、皮尔斯型、考毕兹型或哈特莱型等各种类型的振荡电路。此外，振荡电路11设置有可变电容电路，通过调整该可变电容电路的电容，能够调整振荡频率。可变电容电路例如能够通过变容二极管等可变电容元件实现。或者，也可以通过电容器阵列和与电容器阵列连接的开关阵列实现可变电容电路。例如，也可以通过电容器阵列和开关阵列构成可变电容电路，该电容器阵列具有以二进制方式对电容值进行加权的多个电容器，该开关阵列具有多个开关，该多个开关的各开关进行电容器阵列的各电容器与端子TXA或TXB之间的连接的接通、断开。另外，本实施方式中的连接是电连接。电连接是以能够传递电信号的方式连接，是能够利用电信号传递信息的连接。电连接也可以是经由有源元件等的连接。

输出缓冲电路12输出基于振荡信号OSC的时钟信号CK。例如，输出缓冲电路12对振荡信号OSC进行缓冲，作为时钟信号CK输出到端子TCK。然后，该时钟信号CK经由振动器件1的外部连接端子91输出到外部。例如，输出缓冲电路12以单端的CMOS的信号形式输出时钟信号CK。例如，在来自端子TOE的输出使能信号OE有效的情况下，来自逻辑电路13的使能信号成为有效，输出缓冲电路12输出对振荡信号OSC进行缓冲后的时钟信号CK。另一方面，在输出使能信号OE无效的情况下，输出缓冲电路12将时钟信号CK设定为例如低电平等固定电压电平。由此，端子TCK的电压电平被设定为固定电压电平。另外，信号有效是指，例如在正逻辑的情况下是高电平，在负逻辑的情况下是低电平。此外，信号无效是指，例如在正逻辑的情况下是低电平，在负逻辑的情况下是高电平。另外，输出缓冲电路12也可以以CMOS以外的信号形式输出时钟信号CK。

逻辑电路13是控制电路，进行各种控制处理。例如，逻辑电路13进行集成电路10的整体的控制，或进行集成电路10的动作顺序的控制。此外，逻辑电路13也可以进行振荡电路11的控制用的各种处理，或进行电源电路14的控制。逻辑电路13例如能够通过门阵列等基于自动配置布线的ASIC(Application Specific Integrated Circuit)电路实现。

电源电路14从端子TVDD被供给电源电压VDD，从端子TGND被供给接地电压即GND。而且，电源电路14将集成电路10的各内部电路用的电源电压供给到各内部电路。电源电路14也可以生成集成电路10中使用的基准电压或基准电流等。例如，电源电路14具有调节器，将由调节器生成的调节电压供给到振荡电路11、输出缓冲电路12、逻辑电路13。该情况下，电源电路14也可以具有生成向振荡电路11供给的调节电压的调节器、以及生成向输出缓冲电路12、逻辑电路13供给的调节电压的调节器。

图5示出集成电路10的详细结构例。在图5中，进一步设置有温度补偿电路15、温度传感器电路16、存储器17。

温度补偿电路15进行振荡电路11的振荡信号OSC的温度补偿。振荡信号OSC的温度补偿是振荡电路11的振荡频率的温度补偿。而且，输出缓冲电路12输出基于温度补偿后的振荡信号OSC的时钟信号CK。具体而言，温度补偿电路15根据来自温度传感器电路16的温度检测信息进行温度补偿。例如，温度补偿电路15根据来自温度传感器电路16的温度检测电压生成温度补偿电压，将生成的温度补偿电压输出到振荡电路11，由此，进行振荡电路11的振荡信号OSC的温度补偿。例如，温度补偿电路15对振荡电路11具有的可变电容电路输出成为该可变电容电路的电容控制电压的温度补偿电压，由此，进行温度补偿。该情况下，振荡电路11的可变电容电路通过变容二极管等可变电容元件实现。温度补偿是抑制由于温度变动而引起的振荡频率的变动并进行补偿的处理。例如，温度补偿电路15进行基于多项式近似的模拟方式的温度补偿。例如，在对振动元件5的频率温度特性进行补偿的温度补偿电压通过多项式来近似的情况下，温度补偿电路15根据该多项式的系数信息进行模拟方式的温度补偿。模拟方式的温度补偿例如是通过模拟信号即电流信号、电压信号的相加处理等实现的温度补偿。具体而言，在存储器17中存储有温度补偿用的多项式的系数信息，逻辑电路13从存储器17读出该系数信息，例如设定在温度补偿电路15的寄存器中。然后，温度补偿电路15根据寄存器中设定的系数信息进行模拟方式的温度补偿。

另外，温度补偿电路15也可以进行数字方式的温度补偿。该情况下，温度补偿电路15例如通过逻辑电路实现。具体而言，温度补偿电路15根据温度传感器电路16的温度检测信息即温度检测数据进行数字的温度补偿处理。例如，温度补偿电路15根据温度检测数据求出频率调整数据。然后，根据求出的频率调整数据对振荡电路11的可变电容电路的电容值进行调整，由此，实现振荡电路11的振荡频率的温度补偿处理。该情况下，振荡电路11的可变电容电路通过具有以二进制方式进行加权的多个电容器的电容器阵列以及开关阵列实现。此外，存储器17存储表示温度检测数据与频率调整数据的对应关系的查找表，温度补偿电路15使用由逻辑电路13从存储器17读出的查找表，进行根据温度数据求出频率调整数据的温度补偿处理。

温度传感器电路16是检测温度的传感器电路。具体而言，温度传感器电路16输出根据环境的温度而变化的温度依赖电压作为温度检测电压。例如，温度传感器电路16利用具有温度依赖性的电路元件生成温度检测电压。具体而言，温度传感器电路16通过使用PN结的正向电压具有的温度依赖性，输出电压值依赖于温度而变化的温度检测电压。PN结的正向电压例如能够使用双极晶体管的基极/发射极间电压等。

另外，在进行数字方式的温度补偿处理的情况下，温度传感器电路16测定环境温度等温度，输出其结果作为温度检测数据。温度检测数据是相对于温度例如单调增加或单调减少的数据。作为该情况下的温度传感器电路16，能够使用利用环形振荡器的振荡频率具有温度依赖性的特性的温度传感器电路。具体而言，温度传感器电路16包含环形振荡器和计数器电路。计数器电路在由基于来自振荡电路11的振荡信号OSC的时钟信号规定的计数期间内，对环形振荡器的振荡信号即输出脉冲信号进行计数，输出其计数值作为温度检测数据。

存储器17存储集成电路10中使用的各种信息。存储器17例如能够通过非易失性存储器等实现。非易失性存储器是FAMOS(Floating gate Avalanche injection MOS)存储器或MONOS(Metal-Oxide-Nitride-Oxide-Silicon)存储器等EEPROM，但是不限于此，也可以是OTP(One Time Programmable)存储器或熔丝型ROM等。或者，存储器17也可以通过RAM等易失性存储器实现。

而且，图4、图5的端子TXA、TXB通过图2、图9的接触盘36、37实现。即，振荡电路11经由通过接触盘36、37实现的端子TXA、TXB与振动元件5电连接。此外，端子TCK通过接触盘38实现。即，来自输出缓冲电路12的时钟信号CK经由通过接触盘38实现的端子TCK从外部连接端子91输出到外部。此外，端子TVDD、TGND通过图2、图9的接触盘39、68实现。即，电源电压VDD、GND经由通过接触盘39、68实现的端子TVDD、TGND供给到集成电路10。具体而言，VDD、GND供给到电源电路14。此外，端子TOE通过接触盘69实现。即，输出使能信号OE经由通过接触盘69实现的端子TOE输入到集成电路10。例如输入到逻辑电路13。

图6示出振荡电路11的结构例。如图6所示，振荡电路11包含反相器电路DV1、DV2和可变电容电路CV1、CV2。反相器电路DV1是振动元件5的驱动电路，输入节点与振动元件5的一端连接，输出节点与振动元件5的另一端连接。反相器电路DV2对反相器电路DV1的输出信号进行缓冲，作为振荡信号OSC进行输出。反相器电路DV1、DV2被供给调节电源电压VREG1和GND而进行动作。调节电源电压VREG1由电源电路14具有的调节器生成。

可变电容电路CV1的一端与振动元件5的一端连接，另一端与GND节点连接。可变电容电路CV2的一端与振动元件5的另一端连接，另一端与GND连接。如上所述，这些可变电容电路CV1、CV2可以通过电容被温度补偿电压即电容控制电压控制的变容二极管等可变电容元件实现，也可以通过具有电容器阵列和开关阵列且电容值被频率控制数据控制的电路实现。

图7示出输出缓冲电路12的结构例。如图7所示，输出缓冲电路12包含NAND电路NA和反相器电路IV1、IV2、IV3。这样，输出缓冲电路12例如由多个信号反转电路等缓冲电路构成。而且，向NAND电路NA的第1输入节点输入来自振荡电路11的振荡时钟信号即振荡信号OSC，向第2输入节点输入来自逻辑电路13的使能信号EN。例如，在从端子TOE输入的输出使能信号OE成为有效电平即高电平时，使能信号EN成为高电平，通过NAND电路NA和反相器电路IV1、IV2、IV3对振荡信号OSC进行缓冲，作为时钟信号CK进行输出。另一方面，在从端子TOE输入的输出使能信号OE成为无效电平即低电平时，使能信号EN成为低电平，输出缓冲电路12的输出被固定为低电平。

接着，对本实施方式的振动器件1的制造方法进行说明。图8是示出振动器件1的制造方法的一例的制造工序图。

在集成电路形成工序(S11)中，准备半导体基板20，如图1、图2所示，在半导体基板20的下表面即第2面22形成集成电路10。在再配置布线层形成工序(S12)中，例如形成具有绝缘层80、布线82、外部连接端子91、92等的再配置布线层8，使集成电路10的接触盘38、39等和外部连接端子91、92等电连接。在基座薄壁化工序(S13)中，对半导体基板20的振动元件5的搭载面侧即第1面21进行研磨，使基座2薄壁化。即，进行基座2的薄板化。

在孔形成工序(S14)中，形成贯通孔。具体而言，通过干式蚀刻在半导体基板20形成孔，进而，通过湿式蚀刻将孔形成到图2的布线层30的第1金属层即金属层31为止。在绝缘层形成工序(S15)中，对半导体基板20进行热氧化，在半导体基板20的表面、特别是贯通孔的内表面形成基于氧化硅(SiO₂)或树脂层的绝缘膜即绝缘层44。在贯通电极形成工序(S16)中，利用铜等导电性材料在贯通孔内进行填埋，形成贯通电极40、41。在振动元件配置工序(S17)中，准备振动元件5，经由接合部件60、61将该振动元件5与半导体基板20的第1面21接合。在盖接合工序(S18)中，准备盖7，在减压环境下经由接合部件71、72将盖7与基座2接合。在单片化工序(S19)中，通过切割机等进行振动器件1的单片化。通过以上工序，得到振动器件1。

如上所述，在本实施方式中，将形成有分别具有振动元件5和集成电路10的多个基座2的第1半导体晶片与形成有多个盖7的第2半导体晶片贴合，由此，接合多个基座2和多个盖7。然后，进行振动器件1的单片化，由此，制造多个振动器件1。例如，制造纵、横为1mm～几mm左右、且厚度小于1mm的小型的振动器件1。这样，能够实现晶片级封装(WLP)的振动器件1，能够制造高生产量且低成本的振动器件1。即，能够通过晶片级的批量处理一并制造具有振动元件5和集成电路10的振动器件1。

2.贯通电极与外部连接端子的配置关系

图9是示出本实施方式的振动器件1中的贯通电极40、41、外部连接端子91、92、93、94、集成电路10等的配置例的俯视图。在图9中，示出集成电路10的各电路的配置位置与贯通电极40、41、外部连接端子91、92、93、94的配置位置的关系。图9是从Z轴方向负侧观察基座2的俯视时的俯视图，利用虚线示出相对于形成有集成电路10的基座2位于Z轴方向正侧的贯通电极40、41的外形、以及相对于基座2位于Z轴方向负侧的外部连接端子91、92、93、94的外形。图10示出振动器件1的底面中的外部连接端子91、92、93、94的配置位置，是从Z轴方向负侧观察振动器件1的底面的俯视时的俯视图。另外，在图9、图10中，外部连接端子91、92、93、94为矩形形状，但是，这些端子也可以不是严格的矩形形状，例如也可以是角部被倒角的形状，还可以是矩形形状以外的形状。此外，在图9中，示出集成电路10具有温度补偿电路15、温度传感器电路16等的情况下的布局配置，但是，如图4说明的那样，集成电路10也可以构成为不具有温度补偿电路15、温度传感器电路16等。该情况下，在图9中，设为取消温度补偿电路15、温度传感器电路16等的配置并填满其空白区域的布局配置即可。

如上所述，本实施方式的振动器件1包含：基座2，其包含半导体基板20和贯通半导体基板20的第1面21与第2面22之间的贯通电极40、41；振动元件5，其配置于半导体基板20的第1面21侧；以及外部连接端子91、92、93、94，其隔着绝缘层80设置于半导体基板20的第2面22侧。而且，如图9所示，在半导体基板20的第2面22配置有：振荡电路11，其经由贯通电极40、41与振动元件5电连接，使振动元件5振荡而生成振荡信号OSC；以及输出缓冲电路12，其输出基于振荡信号OSC的时钟信号CK。例如，振荡电路11使振动元件5振荡，由此，生成振荡信号OSC，通过输出缓冲电路12对该振荡信号OSC进行缓冲，作为时钟信号CK进行输出。此外，从外部连接端子91输出来自输出缓冲电路12的时钟信号CK。即，来自图4、图5的输出缓冲电路12的时钟信号CK从通过接触盘38实现的端子TCK输出。而且，如图1、图2所示，接触盘38与外部连接端子91电连接，因此，来自输出缓冲电路12的时钟信号CK从外部连接端子91输出到振动器件1的外部。

而且，如图9所示，在本实施方式的振动器件1中，贯通电极40、41和外部连接端子91被配置成，在从与第1面21正交的方向俯视时不重叠。例如，使振动元件5和集成电路10电连接的贯通电极40、41以及输出时钟信号CK的外部连接端子91被配置成，在从Z轴方向俯视时不重叠。这样，在本实施方式中，在包含具有振荡电路11和输出缓冲电路12的集成电路10以及振动元件5的WLP(Wafer Level Package)的振动器件1中，使振动元件5和集成电路10的振荡电路11电连接的贯通电极40、41以及时钟信号CK的输出用的外部连接端子91被配置成在俯视时不重叠。即，将与振动元件5电连接的布线的一部分即贯通电极40、41、以及基于振荡信号OSC的时钟信号CK的输出用的外部连接端子91这样的流过AC信号的外部连接端子配置成在俯视时不重叠，由此，能够减少贯通电极40、41与外部连接端子91之间的电容耦合的电容。

例如，在本实施方式中，与使用现有的陶瓷封装的情况不同，在半导体基板20上直接安装振动元件5，构成振动器件1，因此，产生以下这种特有的课题。在基于WLP的小型的振动器件1的封装中，在构成气密封装的一部分的半导体基板20的下表面即第2面22形成有集成电路10，与振动元件5电连接的被称为导通孔或通孔的贯通电极40、41形成于半导体基板20。而且，与振动元件5电连接的贯通电极40、41特别是在附近配置有交流信号即AC信号的端子或电极而进行电容耦合时，对振荡频率等振荡特性产生不良影响。而且，在硅基板等半导体基板20的第2面22侧形成有由聚酰亚胺等树脂层形成的膜厚较薄的绝缘层80，进而，在绝缘层80的下表面形成有例如4个外部连接端子91～94。这里，绝缘层80的膜厚比半导体基板20薄，例如为0.1mm以下。此外，如图2所示，在贯通电极40、41的周围也形成有较薄的绝缘层44。此外，与现有的陶瓷封装不同，可能成为电介质或导电体的半导体基板20介于贯通电极40、41与外部连接端子91～94之间。因此，在假设在俯视时重叠地配置贯通电极40、41和AC信号即时钟信号CK的输出用的外部连接端子91时，由于它们隔着这些较薄的绝缘层80、44等而配置，因此，电容耦合增大，对振荡特性产生不良影响。即，电容值与电极之间的距离成反比，因此，基于较薄的绝缘层80、44的电容增大。而且，当贯通电极40、41与外部连接端子91之间的电容耦合的电容增大时，外部连接端子91中的时钟信号CK的信号成分作为噪声而经由贯通电极40、41传递到振动元件5或振荡电路11，产生振荡特性劣化等问题。

因此，在本实施方式中，如图9所示，将与振动元件5电连接的贯通电极40、41和输出AC信号即时钟信号CK的外部连接端子91配置成在俯视时不重叠。这样，如果将贯通电极40、41和外部连接端子91配置成在俯视时不重叠，则与贯通电极40、41和外部连接端子91被配置成在俯视时重叠的情况相比，能够拉开贯通电极40、41与外部连接端子91之间的距离。由此，能够减少贯通电极40、41与外部连接端子91之间的电容耦合的电容，能够有效地抑制振动元件5的振荡特性劣化等情况。

另外，对振动器件1的外部连接端子91～94进行这样的安装：通过焊接等与安装振动器件1的电路基板等的端子或布线连接。因此，作为外部连接端子91～94，优选是适于焊接等安装的端子，还需要在安装时不会破损的热耐性和强度。

关于这点，在上述专利文献1中，使用集成电路的连接盘作为外部连接端子。例如，使用由布线层的最上层的金属层形成的连接盘作为外部连接端子。但是，集成电路的连接盘不是适于焊接等安装的端子，面积较小，热耐性和强度较低，因此，可能产生在安装时破损等问题。

与此相对，在本实施方式的振动器件1中，使用隔着绝缘层80设置于半导体基板20的第2面22侧的外部连接端子91～94。即，不使用集成电路10的接触盘38、39、68、69，而使用与这些连接盘分开设置的、例如在再配置布线层8的制造工序中形成的外部连接端子91～94。因此，能够使用适于基于焊接等的安装的端子作为外部连接端子91～94。例如，外部连接端子91～94与接触盘38、39、68、69相比，能够大面积化，并且使膜厚增大而确保强度。因此，能够容易地将外部连接端子91～94与外部的端子或布线连接来进行安装，并且，还能够抑制安装时产生破损等。

另一方面，这样，在外部连接端子91～94成为大面积时，例如贯通电极40、41与外部连接端子91之间的电容耦合的电容可能增大。关于这点，在本实施方式中，将贯通电极40、41和外部连接端子91配置成在俯视时不重叠，因此，即使外部连接端子91成为大面积，也能够抑制以电容耦合为原因的振荡特性的劣化。因此，根据本实施方式，能够同时实现基于与外部的端子或布线之间的连接的安装容易、热耐性和强度较高且不易破损的外部连接端子91～94的提供、以及以贯通电极40、41与外部连接端子91之间的电容耦合为原因的振荡特性的劣化的抑制。

此外，在本实施方式中，如图9所示，基座2具有边SD1和与边SD1对置的边SD2。边SD1是第1边，边SD2是第2边。此外，基座2具有边SD3和与边SD3对置的边SD4。边SD3是第3边，边SD4是第4边。例如，在俯视时，基座2成为具有边SD1、SD2、SD3、SD4的矩形形状。另外，矩形形状不需要是严格的矩形形状，例如也可以是角部被倒角的形状。

而且，如图9所示，在俯视时，贯通电极40、41配置于比第2边即边SD2接近第1边即边SD1的位置。另一方面，在俯视时，输出时钟信号CK的外部连接端子91配置于比边SD1接近边SD2的位置。例如将边SD1与边SD2之间的中心线设为CL。例如，边SD1与中心线CL的距离和边SD2与中心线CL的距离相等。该情况下，贯通电极40、41例如配置于边SD1与中心线CL之间的区域即第1区域。另一方面，外部连接端子91例如配置于边SD2与中心线CL之间的区域即第2区域。这样，贯通电极40、41靠近边SD1侧来配置，外部连接端子91靠近边SD2侧来配置。因此，能够拉开贯通电极40、41与外部连接端子91之间的距离。由此，能够减少贯通电极40、41与外部连接端子91之间的电容耦合的电容，能够抑制振动元件5的振荡特性的劣化的产生等。

此外，如图1、图2、图9所示，在本实施方式中，在半导体基板20的第2面22配置有与贯通电极40、41电连接的贯通电极用的接触盘36、37。例如，贯通电极用的接触盘36、37由通过半导体制造工艺形成的布线层30的金属层31形成。例如，在与贯通电极40、41的下端对应的部位对金属层31进行构图，由此，形成贯通电极用的接触盘36、37。而且，如图9所示，在俯视时，贯通电极用的接触盘36、37配置于比边SD2接近边SD1的位置。例如，接触盘36、37配置于边SD1与中心线CL之间的第1区域，与贯通电极40、41电连接。这样，不仅能够拉开贯通电极40、41与外部连接端子91之间的距离，还能够拉开贯通电极用的接触盘36、37与外部连接端子91之间的距离。由此，不仅能够减少贯通电极40、41与外部连接端子91之间的电容耦合的电容，还能够减少接触盘36、37与外部连接端子91之间的电容耦合的电容，能够抑制振动元件5的振荡特性的劣化的产生等。

此外，在半导体基板20的第2面22配置有使贯通电极用的接触盘36、37和振荡电路11电连接的布线LA、LB。如图4、图5所示，布线LA、LB是连接振荡电路11和通过接触盘36、37实现的端子TXA、TXB的布线。例如，布线LA与振荡电路11的输入节点以及输出节点中的一个节点连接，布线LB与另一个节点连接。此外，布线LA、LB由图2的布线层30的金属层31和金属层32中的至少一个金属层形成。而且，如图9所示，在俯视时，布线LA、LB配置于比边SD2接近边SD1的位置。例如，布线LA、LB中的至少一方配置于比边SD2接近边SD1的位置。例如，布线LA、LB配置于边SD1与中心线CL之间的第1区域，连接振荡电路11和通过接触盘36、37实现的端子TXA、TXB。这样，不仅能够拉开贯通电极40、41与外部连接端子91之间的距离，还能够拉开布线LA、LB与外部连接端子91之间的距离。由此，不仅能够减少贯通电极40、41与外部连接端子91之间的电容耦合的电容，还能够减少布线LA、LB与外部连接端子91之间的电容耦合的电容，能够抑制振动元件5的振荡特性的劣化的产生等。

此外，如图1、图2所示，在半导体基板20的第2面22配置有输出时钟信号CK的时钟信号输出用的接触盘38。例如，如图4、图5所示，输出缓冲电路12对通过接触盘38实现的端子TCK输出时钟信号CK，该接触盘38配置于半导体基板20的第2面22。例如，时钟信号输出用的接触盘38由通过半导体制造工艺形成的布线层30的例如最上层的金属层即金属层32形成。例如，通过对金属层32进行构图，形成时钟信号输出用的接触盘38。此时，优选使接触盘38从最上层的绝缘层35即钝化膜露出。

而且，时钟信号输出用的接触盘38和外部连接端子91经由绝缘层80电连接。例如，在接触盘38与外部连接端子91之间设置有绝缘层80，经由该绝缘层80使接触盘38和外部连接端子91电连接。具体而言，接触盘38和外部连接端子91经由构成再配置布线层8的绝缘层80电连接。即，经由通过聚酰亚胺等树脂层实现的绝缘层80电连接。这样，不使用形成于半导体基板20的第2面22的接触盘38，而使用隔着绝缘层80设置于该接触盘38的外部连接端子91，能够使振动器件1与外部的端子或布线连接。例如，在接触盘38中，很难实现适于基于焊接等的安装的、大面积且不易破损的外部连接端子。因此，在使用接触盘38作为外部连接端子时，可能产生振动器件1的安装困难、或者外部连接端子破损等问题。关于这点，在本实施方式中，使用与接触盘38分开设置的外部连接端子91，因此，能够抑制上述这种问题的产生。而且，还能够拉开外部连接端子91与贯通电极40、41之间的距离，因此，还能够防止振荡特性劣化。

此外，在本实施方式中，如图1、图2、图9所示，外部连接端子91的面积比时钟信号输出用的接触盘38的面积大。同样，外部连接端子92、93、94的面积也变大。接触盘38例如是一边为70μm～100μm左右的面积。外部连接端子91、92、93、94例如是1边为0.19mm左右以上的面积。如图10所示，这种大面积的外部连接端子91等设置于振动器件1的底面，由此，能够容易进行安装振动器件1时的外部连接端子91等与外部的端子或布线之间的连接。

此外，在本实施方式中，如图1、图2、图9所示，时钟信号输出用的接触盘38和外部连接端子91被配置成在俯视时重叠。例如，如图1、图2所示，在接触盘38的下方隔着绝缘层80配置有外部连接端子91。而且，例如，经由再配置布线层8的通路接触，使接触盘38和配置于其下方的外部连接端子91电连接。

这样，能够利用最短的路径将来自图4、图5的输出缓冲电路12的时钟信号CK经由接触盘38、外部连接端子91输出到外部。由此，能够减少时钟信号CK的输出路径中的寄生电容和寄生电阻，能够将良好的信号特性的时钟信号CK输出到外部。

此外，在本实施方式中，如图9所示，在俯视时，振荡电路11配置于比边SD2接近边SD1的位置。例如，振荡电路11配置于边SD1与中心线CL之间的第1区域。具体而言，在俯视时，振荡电路11配置于边SD1与贯通电极40、41之间。即，振荡电路11配置于边SD1与连结贯通电极40和贯通电极41的线之间的区域。例如，振荡电路11沿着边SD1配置，配置成其长度方向沿着边SD1。而且，振荡电路11经由与振荡电路11同样配置于第1区域的布线LA、LB和通过接触盘36、37实现的端子TXA、TXB，与振动元件5电连接，使振动元件5振荡。

例如，构成振荡电路11的晶体管、电容器、电阻等电路元件具备在俯视时具有面积的金属层或扩散层等导电层。因此，通过振荡电路11中的导电层和外部连接端子91的电容耦合，从外部连接端子91输出的时钟信号CK的信号成分作为噪声传递到振荡电路11，可能对振荡特性产生不良影响。关于这点，在本实施方式中，振荡电路11配置于在俯视时离边SD1较近的位置，因此，能够拉开与配置于在俯视时离边SD2较近的位置的外部连接端子91之间的距离。因此，能够减少振荡电路11与外部连接端子91之间的电容耦合的电容，因此，能够抑制振荡电路11的振荡特性的劣化的产生等。

此外，在本实施方式中，如图9所示，在俯视时，输出缓冲电路12配置于比边SD1接近边SD2的位置。例如，输出缓冲电路12配置于边SD2与中心线CL之间的第2区域。具体而言，输出缓冲电路12配置于边SD2和边SD3交叉的角部的附近。

例如，构成输出缓冲电路12的晶体管等电路元件具备在俯视时具有面积的金属层或扩散层等导电层。因此，由于输出缓冲电路12中的导电层和贯通电极40、41的电容耦合，输出缓冲电路12中的时钟信号CK的信号成分作为噪声经由贯通电极40、41传递到振动元件5、振荡电路11，由此，可能对振荡特性产生不良影响。关于这点，在本实施方式中，输出缓冲电路12配置于在俯视时离边SD2较近的位置，因此，能够拉开与配置于在俯视时离边SD1较近的位置的贯通电极40、41之间的距离。因此，能够减少输出缓冲电路12与贯通电极40、41之间的电容耦合的电容，因此，能够抑制振荡特性的劣化的产生等。

此外，在本实施方式中，在半导体基板20的第2面22侧包含隔着绝缘层80设置的恒定电位信号用的外部连接端子92、94。这里，恒定电位信号是非AC信号的信号，例如是电位不会动态地变化的信号。恒定电位信号也可以是电源信号。例如，外部连接端子92是被供给恒定电位的电源信号即电源电压VDD的端子。此外，外部连接端子94是在振动器件1的动作时被输入固定为低电平或高电平的恒定电位信号即输出使能信号OE的端子。而且，如图9所示，在俯视时，贯通电极40被配置成与电源电压VDD用的外部连接端子92重叠。此外，在俯视时，贯通电极41被配置成与输出使能信号OE用的外部连接端子94重叠。另外，恒定电位信号用的外部连接端子不限于电源电压VDD用或输出使能信号OE用的外部连接端子，例如也可以是GND用的外部连接端子等。

例如，如图10所示，外部连接端子91～94是具有较大面积的端子，因此，振动器件1的底面的许多区域被外部连接端子91～94占据。因此，在不进行任何设计地配置外部连接端子91～94时，在俯视时，贯通电极40、41和时钟信号输出用的外部连接端子91重叠，可能产生振荡特性劣化等情况。关于这点，在本实施方式中，在俯视时，将恒定电位信号用的外部连接端子92、94配置成与贯通电极40、41重叠。这样，如果将外部连接端子92、94配置成与贯通电极40、41重叠，则能够在振动器件1的底面的区域中的、外部连接端子92、94的配置区域的剩余区域配置时钟信号输出用的外部连接端子91。由此，在俯视时，贯通电极40、41和时钟信号输出用的外部连接端子91容易配置成不重叠，能够抑制振荡特性的劣化的产生等。

此外，在本实施方式中，如图1所示，振动器件1包含盖7，该盖7以收纳振动元件5的方式与基座2接合。例如，盖7通过接合部件71、72与基座2接合。如果设置这种盖7，则能够在通过接合基座2和盖7而形成的收纳空间SP中配置振动元件5。例如，能够在被气密密封的收纳空间SP中配置振动元件5，能够适当地保护振动元件5等不受冲击、尘埃、热或湿气等影响。

这里，与基座2同样，盖7能够通过硅基板实现。由此，基座2和盖7的线膨胀系数相等，抑制由于热膨胀而产生热应力，能够实现具有优异的振动特性的振动器件1。此外，能够通过半导体制造工艺形成基座2和盖7双方。因此，能够高精度地制造振动器件1，并且能够实现其小型化。但是，盖7不限于硅基板，也可以通过Ge、GaP、GaAs、InP等半导体基板实现。

另外，振动器件1也可以构成为不包含与基座2接合的盖7。例如，也可以将在第1面21侧配置有振动元件5、且在第2面22形成有集成电路10的基座2收纳于其他封装，或者收纳于在带恒温槽的石英振荡器(OCXO)中成为恒温槽的容器中。

此外，在图9中，将从边SD1朝向边SD2的方向设为第1方向，将从边SD3朝向边SD4的方向设为第2方向。第1方向是沿着X轴的方向，第2方向是沿着Y轴的方向。此外，将第1方向的相反方向设为第3方向，将第2方向的相反方向设为第4方向。此时，在边SD1的第1方向侧配置振荡电路11，在振荡电路11的第1方向侧配置贯通电极40、41。此外，在振荡电路11的第2方向侧配置温度传感器电路16。此外，在贯通电极40、41的第1方向侧配置输出缓冲电路12、逻辑电路13、电源电路14、温度补偿电路15、存储器17。即，在贯通电极40、41与边SD2之间的区域配置输出缓冲电路12、逻辑电路13、电源电路14、温度补偿电路15、存储器17。而且，在输出缓冲电路12的第2方向侧配置温度补偿电路15，在温度补偿电路15的第2方向侧配置逻辑电路13、电源电路14，在逻辑电路13的第2方向侧配置存储器17。

此外，在本实施方式中，振动元件5隔着导电性的接合部件60、61固定于半导体基板20，并且，温度传感器电路16与例如贯通电极41的距离比输出缓冲电路12与贯通电极41的距离小。这样，在本实施方式中，振动元件5隔着接合部件60、61直接固定于半导体基板20，因此，与使用陶瓷封装的现有的振荡器相比，输出缓冲电路12中的发热容易传递到振动元件5。即，由于输出缓冲电路12中的发热，振动元件5的温度也立即上升。此外，在输出缓冲电路12与振动元件5之间不存在热传导率低的陶瓷，因此，输出缓冲电路12中的发热作为辐射热也容易传递到振动元件5。例如，输出缓冲电路12是对振动器件1的外部负载进行驱动的电路，因此，在外部负载的驱动时有时流过例如10mA以上的电流，发热量非常大。另一方面，温度传感器电路16与贯通电极41的距离小，因此，温度传感器电路16能够立即检测由于输出缓冲电路12中的发热而上升的振动元件5的实际温度。即，振动元件5的实际温度经由热传导率高的贯通电极41等传递到集成电路10，能够通过配置于距贯通电极41的距离较短的位置的温度传感器电路16立即检测该实际温度。例如，在振动器件1的启动时，输出缓冲电路12中的发热以较短的热传导路径立即传递到振动元件5，由此，振动元件5的实际温度变高，由配置于贯通电极41附近的温度传感器电路16经由贯通电极41等检测该振动元件5的实际温度。然后，温度补偿电路15根据温度传感器电路16的检测温度进行温度补偿处理，由此，进行与振动元件5的实际温度对应的适当的振荡频率的温度补偿。因此，能够有效地抑制以温度传感器电路16中的检测温度与振动元件5的实际温度之间的误差为原因的振荡特性的劣化的产生。

3.变形例

接着，对本实施方式的各种变形例进行说明。例如，图11是贯通电极40的另一例。另外，贯通电极41也同样，因此，省略说明。在图11中，在基座2的贯通孔的内壁形成有绝缘层44，在绝缘层44的更内侧形成有树脂层45。而且，通过形成于树脂层45的内侧的金属层构成贯通电极40。通过这种贯通电极40，能够使振动元件5和集成电路10的振荡电路11电连接。即，振动元件5和集成电路10的接触盘36通过由凸块62构成的接合部件60以及贯通电极40而电连接，接触盘36作为图4、图5的端子TXA、TXB与振荡电路11电连接，由此，振动元件5和振荡电路11电连接。

此外，输出缓冲电路12也可以以LVDS(Low Voltage Differential Signaling)、PECL(Positive Emitter Coupled Logic)、HCSL(High Speed Current Steering Logic)或差动CMOS(Complementary MOS)等信号形式，将差动时钟信号CK、CKX输出到外部。即，输出缓冲电路12也可以具有LVDS用、PECL用、HCSL用或差动CMOS用的输出驱动器。例如，图12是LVDS用的输出驱动器的结构例。该输出驱动器具有：电流源用的P型晶体管，其流过3.5mA的驱动电流；P型和N型晶体管，它们构成被输入差动的输入信号IN、INX而输出差动的时钟信号CK、CKX的差动部；以及N型晶体管，其设置于VSS侧。对成为电流源的P型的晶体管的栅极施加偏置电压BSP。由此，流过3.5mA的驱动电流。图13是PECL用的输出驱动器的结构例。该输出驱动器具有：P型的晶体管，其流过15.25mA的驱动电流；2个P型的晶体管，它们构成差动部；以及2个P型的晶体管，它们构成在时钟信号CK、CKX的节点流过5.7mA的偏置电流的偏置电流电路。

图14是如图12、图13那样输出差动的时钟信号CK、CKX的情况下的外部连接端子配置的例子。在图14中，成为具有外部连接端子91a、91b、92、93、94、95这样6端子的外部连接端子的振动器件1。外部连接端子91a、91b是输出差动的时钟信号CK、CKX的端子。外部连接端子92、93是VDD、GND用的端子，外部连接端子94是输出使能信号OE用的端子。外部连接端子95是NC(Non Connection)端子。图14的外部连接端子91a、91b、92、93、94、95也在振动器件1中隔着绝缘层80设置于基座2的半导体基板20的第2面22侧。而且，贯通电极40、41和差动的时钟信号CK、CKX的输出用的外部连接端子91a、91b被配置成在俯视时不重叠。

图15是集成电路10的另一个结构例，例如是可编程压控石英振荡器(VCXO)中使用的集成电路10的结构例。在图15中，设置有PLL电路18。例如，通过设置分数-N型的PLL电路18，能够输出对振荡电路11的振荡信号的频率进行倍增后的任意频率的时钟信号CK、CKX。此外，在图15中，设置有用于输入频率控制电压VC的端子TVC。进而，在图15中，还设置有数字的接口电路19。接口电路19是进行振动器件1与外部装置之间的接口处理的电路，通过该接口电路19，能够实现使用数据信号SDA、时钟信号SCL的串行数据转送。作为接口电路19，例如能够使用进行I2C(Inter Integrated Circuit)、SPI(Serial PeripheralInterface)等接口处理的电路。通过使用该接口电路19对逻辑电路13的寄存器进行设定，例如能够进行时钟信号CK、CKX的频率的设定等。另外，在图15中，进行数字方式的温度补偿处理的温度补偿电路15设置于逻辑电路13。

图16是使用图15的集成电路10的振动器件1的外部连接端子配置的例子。在图16中，与图14同样，设置有CK、CKX、VDD、GND、OE用的外部连接端子91a、91b、92、93、94。而且，在图16中，还设置有频率控制电压VC用的外部连接端子96、数据信号SDA用的外部连接端子97、时钟信号SCL用的外部连接端子98，成为具有8端子的外部连接端子的振动器件1。该情况下，例如，优选时钟信号SCL用的外部连接端子98和数据信号SDA用的外部连接端子97等数字信号用的外部连接端子以及贯通电极40、41被配置成在俯视时不重叠。即，AC信号即数字信号用的外部连接端子和贯通电极40、41在俯视时不重叠。数字信号包含多个接近矩形波的信号，矩形波包含各种频率成分。因此，在被施加这种数字信号的外部连接端子配置于与振动元件5连接的贯通电极40、41等的布线的附近时，对振荡特性产生不良影响。例如，产生振荡频率偏移、或者在振荡信号中叠加由于数字信号而引起的噪声信号等问题。关于这点，如果数字信号用的外部连接端子和贯通电极40、41在俯视时不重叠，则能够防止产生这种问题。

如上所述，本实施方式的振动器件包含：基座，其包含半导体基板以及贯通电极，该半导体基板具有第1面和与第1面处于正反关系的第2面，该贯通电极贯通第1面与第2面之间；振动元件，其配置于第1面侧；以及外部连接端子，其隔着绝缘层设置于第2面侧。另外，在第2面配置有：振荡电路，其经由贯通电极与振动元件电连接，使振动元件振荡而生成振荡信号；以及输出缓冲电路，其输出基于振荡信号的时钟信号。从外部连接端子输出来自输出缓冲电路的时钟信号，贯通电极和外部连接端子被配置成在从与第1面正交的方向俯视时不重叠。

这样，本实施方式的振动器件包含：基座，其具有半导体基板和贯通半导体基板的贯通电极；振动元件，其配置于半导体基板的第1面侧；以及外部连接端子，其隔着绝缘层设置于半导体基板的第2面侧。此外，在半导体基板的第2面配置有振荡电路和输出缓冲电路。而且，贯通电极和输出时钟信号的外部连接端子被配置成在俯视时不重叠。这样，如果贯通电极和时钟信号输出用的外部连接端子被配置成在俯视时不重叠，则与被配置成在俯视时重叠的情况相比，能够拉开贯通电极与外部连接端子之间的距离。由此，能够减少贯通电极与外部连接端子之间的电容耦合的电容，能够有效地抑制振动元件的振荡特性劣化等情况。

此外，在本实施方式中，也可以是，基座具有第1边和与第1边对置的第2边，在俯视时，贯通电极配置于相比于第2边更接近第1边的位置，在俯视时，外部连接端子配置于相比于第1边更接近第2边的位置。

这样，贯通电极靠近第1边侧配置，外部连接端子靠近第2边侧配置，因此，能够拉开贯通电极与外部连接端子之间的距离，能够减少贯通电极与外部连接端子之间的电容耦合的电容。

此外，在本实施方式中，也可以是，在第2面配置有与贯通电极电连接的贯通电极用的接触盘，在俯视时，贯通电极用的接触盘配置于相比于第2边更接近第1边的位置。

这样，还能够拉开贯通电极用的接触盘与外部连接端子之间的距离，还能够减少贯通电极用的接触盘与外部连接端子之间的电容耦合的电容。

此外，在本实施方式中，也可以是，在第2面配置有使贯通电极用的接触盘和振荡电路电连接的布线，在俯视时，布线配置于相比于第2边更接近第1边的位置。

这样，能够拉开使贯通电极用的接触盘和振荡电路电连接的布线与外部连接端子之间的距离，还能够减少该布线与外部连接端子之间的电容耦合的电容。

此外，在本实施方式中，也可以是，在第2面配置有输出时钟信号的时钟信号输出用的接触盘，时钟信号输出用的接触盘和外部连接端子经由绝缘层电连接。

这样，不使用形成于半导体基板的第2面的时钟信号输出用的接触盘，而能够使用经由绝缘层设置于该接触盘的外部连接端子来将振动器件与外部的端子或布线连接。

此外，在本实施方式中，也可以是，外部连接端子的面积比时钟信号输出用的接触盘的面积大。

通过将这种面积较大的外部连接端子设置于振动器件，能够容易进行安装振动器件时的外部连接端子与外部的端子或布线之间的连接。

此外，在本实施方式中，也可以是，时钟信号输出用的接触盘和外部连接端子被配置成在俯视时重叠。

这样，能够利用最短路径将来自输出缓冲电路的时钟信号经由接触盘、外部连接端子输出到外部，能够将良好的信号特性的时钟信号输出到外部。

此外，在本实施方式中，也可以是，在俯视时，振荡电路配置于相比于第2边更接近第1边的位置。

这样，通过将振荡电路配置于离第1边较近的位置，能够拉开配置于离第2边较近的位置的外部连接端子与振荡电路之间的距离，能够减少振荡电路与外部连接端子之间的电容耦合的电容。

此外，在本实施方式中，也可以是，在俯视时，输出缓冲电路配置于相比于第1边更接近第2边的位置。

这样，通过将输出缓冲电路配置于离第2边较近的位置，能够拉开与配置于离第1边较近的位置的贯通电极之间的距离，能够减少输出缓冲电路与贯通电极之间的电容耦合的电容。

此外，在本实施方式中，也可以是，振动器件包含隔着绝缘层设置在第2面侧的恒定电位信号用的外部连接端子，在俯视时，贯通电极被配置成与恒定电位信号用的外部连接端子重叠。

这样，能够在恒定电位信号用的外部连接端子的配置区域的剩余区域配置时钟信号输出用的外部连接端子。由此，容易将贯通电极和时钟信号输出用的外部连接端子配置成不重叠，能够抑制振荡特性的劣化的产生等。

此外，在本实施方式中，也可以是，振动器件包含盖，盖以收纳振动元件的方式与基座接合。

这样，能够在由基座和盖形成的收纳空间中配置振动元件，因此，能够适当地保护振动元件不受冲击、尘埃、热或湿气等影响。

另外，如上所述详细说明了本实施方式，但是，本领域技术人员能够容易地理解能够进行实质上不脱离本发明的新事项和效果的多种变形。因此，这种变形例全部包含在本发明的范围内。例如，在说明书或附图中，至少一次与更加广义或同义的不同用语一起记载的用语能够在说明书或附图的任意部位置换为该不同的用语。此外，本实施方式和变形例的全部组合也包含在本发明的范围内。此外，振动器件的结构、动作等也不限于本实施方式中说明的内容，能够进行各种变形实施。

Claims (11)

1.一种振动器件，其特征在于，其包含：

基座，其包含半导体基板以及贯通电极，该半导体基板具有第1面和与所述第1面处于正反关系的第2面，该贯通电极贯通所述第1面与所述第2面之间；

振动元件，其配置于所述第1面侧；以及

外部连接端子，其隔着绝缘层设置于所述第2面侧，

在所述第2面配置有：

振荡电路，其经由所述贯通电极与所述振动元件电连接，使所述振动元件振荡而生成振荡信号；以及

输出缓冲电路，其输出基于所述振荡信号的时钟信号，

从所述外部连接端子输出来自所述输出缓冲电路的所述时钟信号，

所述贯通电极和所述外部连接端子被配置成在从与所述第1面正交的方向俯视时不重叠。

2.根据权利要求1所述的振动器件，其特征在于，

所述基座具有第1边和与所述第1边对置的第2边，

在所述俯视时，所述贯通电极配置于相比于所述第2边更接近所述第1边的位置，

在所述俯视时，所述外部连接端子配置于相比于所述第1边更接近所述第2边的位置。

3.根据权利要求2所述的振动器件，其特征在于，

在所述第2面配置有与所述贯通电极电连接的贯通电极用的接触盘，

在所述俯视时，所述贯通电极用的接触盘配置于相比于所述第2边更接近所述第1边的位置。

4.根据权利要求3所述的振动器件，其特征在于，

在所述第2面配置有使所述贯通电极用的接触盘和所述振荡电路电连接的布线，

在所述俯视时，所述布线配置于相比于所述第2边更接近所述第1边的位置。

5.根据权利要求1或2所述的振动器件，其特征在于，

在所述第2面配置有输出所述时钟信号的时钟信号输出用的接触盘，

所述时钟信号输出用的接触盘和所述外部连接端子经由所述绝缘层电连接。

6.根据权利要求5所述的振动器件，其特征在于，

所述外部连接端子的面积比所述时钟信号输出用的接触盘的面积大。

7.根据权利要求5所述的振动器件，其特征在于，

所述时钟信号输出用的接触盘和所述外部连接端子被配置成在所述俯视时重叠。

8.根据权利要求2所述的振动器件，其特征在于，

在所述俯视时，所述振荡电路配置于相比于所述第2边更接近所述第1边的位置。

9.根据权利要求2所述的振动器件，其特征在于，

在所述俯视时，所述输出缓冲电路配置于相比于所述第1边更接近所述第2边的位置。

10.根据权利要求1或2所述的振动器件，其特征在于，

所述振动器件包含隔着所述绝缘层设置在所述第2面侧的恒定电位信号用的外部连接端子，

在所述俯视时，所述贯通电极被配置成与所述恒定电位信号用的外部连接端子重叠。

11.根据权利要求1或2所述的振动器件，其特征在于，

所述振动器件包含盖，所述盖以收纳所述振动元件的方式与所述基座接合。

Images