CN114696793A - 电路装置以及振荡器 - Google Patents
电路装置以及振荡器 Download PDFInfo
- Publication number
- CN114696793A CN114696793A CN202111610006.7A CN202111610006A CN114696793A CN 114696793 A CN114696793 A CN 114696793A CN 202111610006 A CN202111610006 A CN 202111610006A CN 114696793 A CN114696793 A CN 114696793A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- node
- duty ratio
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 143
- 238000007493 shaping process Methods 0.000 claims abstract description 66
- 239000003990 capacitor Substances 0.000 claims description 39
- 239000000872 buffer Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 18
- 238000012545 processing Methods 0.000 description 17
- 238000001514 detection method Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 230000035945 sensitivity Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 235000014676 Phragmites communis Nutrition 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- RYAOESLKINBXFH-CMOCDZPBSA-N Arg-Phe-Phe-Cys Chemical compound C([C@H](NC(=O)[C@H](CCCNC(N)=N)N)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CS)C(O)=O)C1=CC=CC=C1 RYAOESLKINBXFH-CMOCDZPBSA-N 0.000 description 1
- 244000089486 Phragmites australis subsp australis Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/362—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier being a single transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
- H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0034—Circuit elements of oscillators including a buffer amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
- H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
提供电路装置以及振荡器,能够高精度地调整时钟信号的占空比。电路装置包含:振荡电路,其与电连接于振子的一端的第1节点和电连接于振子的另一端的第2节点电连接,通过使振子振荡而生成振荡信号;波形整形电路,其与第1节点连接,从第1节点输入振荡信号,输出对振荡信号进行波形整形而得的时钟信号;以及占空比调整电路,其将根据调整数据可变地进行了调整的偏置电压供给到第1节点,由此对时钟信号的占空比进行调整。
Description
技术领域
本发明涉及电路装置以及振荡器等。
背景技术
以往,公知有具有使石英振子等振子振荡的振荡电路的电路装置。在这样的电路装置中,期望基于振荡信号而生成的时钟信号的占空比的高精度化。例如在专利文献1中,将输出电源电压的1/2左右的偏置电压的偏置电路设置于输出电路的输入端子,由此,实现了能够以较高的裕量降低振幅的高电压侧或低电压侧的波形失真,容易将输出波形的占空比调整为50%的振荡电路。
专利文献1:日本特开2008-35302号公报
然而,在专利文献1的振荡电路中,在输入到输出电路的信号的波形本身产生非线性失真的情况下等,无法高精度地调整时钟信号的占空比。
发明内容
本公开一个方式涉及一种电路装置,其包含:振荡电路,其与电连接于振子的一端的第1节点和电连接于所述振子的另一端的第2节点电连接,通过使所述振子振荡而生成振荡信号;波形整形电路,其与所述第1节点连接,从所述第1节点输入所述振荡信号,输出对所述振荡信号进行波形整形而得的时钟信号;以及占空比调整电路,其将根据调整数据可变地进行了调整的偏置电压供给到所述第1节点,由此对所述时钟信号的占空比进行调整。
另外,本公开的另一方式涉及一种振荡器,其包含:以上所记载的电路装置;以及所述振子。
附图说明
图1是本实施方式的电路装置的结构例。
图2是本实施方式的电路装置的详细结构例。
图3是本实施方式的电路装置的更详细的结构例。
图4是表示调整数据的调整值与占空比之间的关系的图表。
图5是表示时钟信号的占空比的工艺变动的图表。
图6是表示进行了占空比调整电路的占空比调整时的占空比的工艺变动的图表。
图7是本实施方式的第1比较例的电路装置的结构例。
图8是本实施方式的第2比较例的电路装置的结构例。
图9是本实施方式的电路装置的变形例。
图10是本实施方式的电路装置的变形例。
图11是本实施方式的电路装置的变形例。
图12是占空比调整电路的结构例。
图13是振荡器的构造例。
标号说明
4:振荡器;10:振子;15:封装;16:基座;17:盖;18:外部端子;19:外部端子;20:电路装置;30:振荡电路;32:可变电容电路;40:波形整形电路;50:占空比调整电路;52:分压电路;54:选择电路;60:处理电路;62:非易失性存储器;70:输出缓冲电路;90:电源电路;92:温度补偿电路;94:温度传感器电路;120:电路装置;130:振荡电路;140:波形整形电路;220:电路装置;230:振荡电路;240:波形整形电路;250:偏置电路;260:恒流电路;ADJ:调整数据;BMP:凸块;CB、CF1、CF2、CG:电容器;CK:时钟信号;CKQ:输出时钟信号;CV1:可变电容元件;CV2:可变电容元件;CX、CX1、CX2:电容器;IS:电流源;IVA1、IVA2、IVB1、IVB2:反相电路;N1:第1节点;N2:第2节点;VCMP:温度补偿电压;R1~Rm-1:电阻;RB:反馈电阻;RBS、RCP、RRF、RRFB、RFFC、RX:电阻;TCK:时钟端子;TGND:地端子;TR:双极晶体管;TVDD:电源端子;TXI、TXO:端子;VBS:偏置电压;VDD:电源电压;VR1~VRm-1:分压电压;VREF、VREFB、VREFC:基准电压;XI、XO:振荡信号。
具体实施方式
下面,对实施方式进行说明。另外,以下说明的本实施方式并不对权利要求书的记载内容进行不恰当的限定。并且,本实施方式中说明的结构未必全部都是必需结构要件。
1.电路装置
图1示出本实施方式的电路装置20的结构例。本实施方式的电路装置20包含振荡电路30、波形整形电路40和占空比调整电路50。此外,如在后述的图13中说明的那样,本实施方式的振荡器4包含振子10和电路装置20。振子10与电路装置20电连接。例如,使用收纳振子10和电路装置20的封装的内部布线、接合线或金属凸块等,将振子10与电路装置20电连接。
振子10是通过电信号而产生机械振动的元件。振子10例如能够通过石英振动片等振动片实现。例如,振子10能够通过切角为AT切或SC切等进行厚度剪切振动的石英振动片、音叉型石英振动片或双音叉型石英振动片等来实现。例如,振子10可以是内置于不具有恒温槽的温度补偿型石英振荡器(TCXO)中的振子,也可以是内置于具有恒温槽的恒温槽型石英振荡器(OCXO)中的振子。或者,振子10也可以是内置于SPXO(Simple Packaged CrystalOscillator:简单封装晶体振荡器)的振荡器中的振子。另外,本实施方式的振子10例如还能够通过厚度剪切振动型、音叉型或双音叉型以外的振动片、由石英以外的材料形成的压电振动片等各种振动片来实现。例如,作为振子10,也可以采用SAW(Surface AcousticWave:表面声波)谐振器、使用硅基板而形成的作为硅制振子的MEMS(Micro ElectroMechanical Systems:微机电系统)振子等。
电路装置20是被称为IC(Integrated Circuit:集成电路)的集成电路装置。例如,电路装置20是通过半导体工艺制造的IC,是在半导体基板上形成有电路元件的半导体芯片。
振荡电路30是使振子10振荡的电路。例如,振荡电路30与电连接于振子10的一端的第1节点N1和电连接于振子10的另一端的第2节点N2电连接,通过使振子10振荡而生成振荡信号XI、XO。具体而言,振荡电路30与电连接于振子10的一端的端子TXI和电连接于振子10的另一端的端子TXO电连接,通过使振子10振荡而生成振荡信号XI、XO。端子TXI是第1端子,端子TXO是第2端子。端子TXI、TXO是作为IC的电路装置20的例如焊盘。振荡电路30例如能够通过设置在端子TXI与端子TXO之间的振荡用的驱动电路和电容器或电阻等无源元件来实现。驱动电路例如能够通过CMOS的反相电路或双极晶体管来实现。驱动电路是振荡电路30的核心电路,驱动电路对振子10进行电压驱动或电流驱动,由此使振子10振荡。作为振荡电路30,例如能够使用反相器型、皮尔斯型、考毕兹型或哈特利型等各种类型的振荡电路。此外,在振荡电路30中设置有可变电容电路,通过该可变电容电路的电容的调整,能够调整振荡频率。可变电容电路例如能够通过变容二极管等可变电容元件来实现。或者,还能够通过电容值被二进制加权的电容器阵列和与电容器阵列连接的开关阵列来实现可变电容电路。可变电容电路例如与连接有端子TXI的第1信号线电连接。振荡电路30也可以具有:第1可变电容电路,其与连接有端子TXI的第1信号线电连接;以及第2可变电容电路,其与连接有端子TXO的第2信号线电连接。另外,本实施方式中的连接是电连接。电连接是能够传递电信号、且能够通过电信号进行信息传递的连接。电连接也可以是经由无源元件等的连接。
波形整形电路40是进行振荡信号XI的波形整形的电路,是被输入振荡信号XI并输出时钟信号CK的缓冲电路。例如,波形整形电路40与第1节点N1连接,从第1节点N1输入振荡信号XI,输出对振荡信号XI进行波形整形而得的时钟信号CK。例如,波形整形电路40对正弦波的振荡信号XI进行波形整形,输出矩形波的时钟信号CK。波形整形电路40例如能够由多个反相电路等构成。
占空比调整电路50是调整时钟信号CK的占空比的电路。占空比调整电路50也可以说是对偏置电压VBS进行调整的偏置电压调整电路。例如,占空比调整电路50通过向第1节点N1供给根据调整数据ADJ而可变地进行了调整的偏置电压VBS,对时钟信号CK的占空比进行调整。通过调整时钟信号CK的占空比,还调整后述的图2的电路装置20的输出时钟信号CKQ的占空比。占空比(duty ratio)也被称为占空度(duty cycle)。另外,在本实施方式中,有时也将占空比(duty ratio)仅记载为占空比(duty)。占空比调整电路50例如在调整数据ADJ为第1调整值的情况下,生成与第1调整值对应的第1电压值的偏置电压VBS,在调整数据ADJ为第2调整值的情况下,生成与第2调整值对应的第2电压值的偏置电压VBS。即,占空比调整电路50将电压值根据调整数据ADJ而被可变地设定的偏置电压VBS供给到第1节点N1。
占空比调整电路50向作为振荡信号XI的输出节点的第1节点N1供给偏置电压VBS,由此振荡信号XI成为以偏置电压VBS为中心而变化的交流信号。例如,振荡信号XI成为通过未图示的电容器而被DC截止的交流信号,并通过来自占空比调整电路50的偏置电压VBS对该交流信号的中心电压进行设定。而且,以此方式被设定了偏置电压VBS的振荡信号XI被输入至波形整形电路40,并被实施波形整形,由此生成矩形波的时钟信号CK。
在该情况下,调整数据ADJ被设定为使得时钟信号CK的占空比成为例如50%的调整值。另外,时钟信号CK的占空比也是输出时钟信号CKQ的占空比。例如,在半导体的制造工艺的变动为典型性的情况下,调整数据ADJ被设定为使得偏置电压VBS被设定为波形整形电路40的电源电压的1/2左右电压的调整值。此外,即使构成波形整形电路40所具有的反相电路的P型晶体管或N型晶体管的工艺变动为快(fast)或慢(slow),也以使时钟信号CK的占空比成为50%的方式对调整数据ADJ的调整值进行设定。由此,即使在存在工艺变动的情况下,也能够生成占空比被调整为50%的时钟信号CK。
图2示出本实施方式的电路装置20的详细结构例。如图2所示,电路装置20除了图1的结构之外,还能够包含处理电路60、非易失性存储器62、输出缓冲电路70、电源电路90、温度补偿电路92、温度传感器电路94。
处理电路60是进行各种控制处理的控制电路,例如通过逻辑电路来实现。例如,处理电路60进行电路装置20的整体控制,或者进行电路装置20的动作序列的控制。此外,处理电路60进行振荡电路30、输出缓冲电路70、温度补偿电路92等电路装置20的各电路模块的控制。此外,处理电路60实施非易失性存储器62的读出控制或写入控制。处理电路60例如能够通过门阵列等基于自动配置布线的ASIC(Application Specific Integrated Circuit:专用集成电路)的电路来实现。
非易失性存储器62对在电路装置20中使用的各种信息进行存储。非易失性存储器62例如能够通过FAMOS(Floating gate Avalanche injection MOS:浮栅雪崩注入型MOS)存储器或MONOS(Metal-Oxide-Nitride-Oxide-Silicon:金属-氧化物-氮化物-氧化物-硅)存储器等EEPROM来实现,但不限于此,也可以是OTP(One Time Programmable:一次性可编程)存储器或熔丝型ROM等。
非易失性存储器62对图1的调整数据ADJ进行存储。而且,从非易失性存储器62经由处理电路60而被读出的调整数据ADJ被输入至占空比调整电路50,占空比调整电路50生成根据调整数据ADJ而被可变地设定的偏置电压VBS并供给到第1节点N1。这样,本实施方式的电路装置20包含对调整数据ADJ进行存储的非易失性存储器62,占空比调整电路50生成电压根据存储于非易失性存储器62中的调整数据ADJ来设定的偏置电压VBS。另外,如后所述,非易失性存储器62还存储温度补偿用的信息。
输出缓冲电路70对来自波形整形电路40的时钟信号CK进行缓冲并作为输出时钟信号CKQ而输出。即,输出缓冲电路70将基于振荡信号XI的输出时钟信号CKQ输出到时钟端子TCK。而且,该输出时钟信号CKQ从时钟端子TCK经由振荡器4的外部端子而被输出至外部。例如,输出缓冲电路70以单端的CMOS的信号形式将输出时钟信号CKQ输出。例如在经由未图示的输出使能端子输入的输出使能信号为有效的情况下,输出缓冲电路70将输出时钟信号CKQ输出。另一方面,输出缓冲电路70在输出使能信号为无效的情况下,将输出时钟信号CKQ设定为例如低电平等固定电压电平。由此,时钟端子TCK的电压电平被设定为固定电压电平。另外,所谓信号有效,例如在正逻辑的情况下是高电平,在负逻辑的情况下是低电平。另外,信号无效例如在正逻辑的情况下是低电平,在负逻辑的情况下是高电平。此外,在图2中,输出缓冲电路70输出1个输出时钟信号CKQ,但也可以通过对时钟信号CK进行缓冲来输出多个输出时钟信号。在该情况下,在多个输出时钟信号中,例如也可以包含相位不同的时钟信号,具体而言,也可以包含相位相差180度的时钟信号。此外,输出缓冲电路70也可以以CMOS以外的信号形式将输出时钟信号CKQ输出。
电源电路90被供给来自电源端子TVDD的电源电压VDD,从地端子TGND被供给作为地电压的GND,对电路装置20的各电路块供给各电路块用的电源电压。例如,电源电路90具有调节器,调节器将根据电源电压VDD生成的调节电源电压提供给电路装置20的各电路块。例如,电源电路90向振荡电路30供给第1调节电源电压,向波形整形电路40或输出缓冲电路70供给与第1调节电源电压不同的第2调节电源电压。此外,电源电路90也向占空比调整电路50、处理电路60、非易失性存储器62、温度补偿电路92、温度传感器电路94供给各种调节电源电压。另外,电源电路90还具有基准电压生成电路、基准电流生成电路。
温度补偿电路92进行振荡电路30的振荡频率的温度补偿。振荡频率的温度补偿是振荡电路30的振荡信号XI、XO的温度补偿。具体而言,温度补偿电路92根据来自温度传感器电路94的温度检测信息来实施温度补偿。例如,温度补偿电路92根据来自温度传感器电路94的温度检测电压而生成温度补偿电压,并将所生成的温度补偿电压输出到振荡电路30,由此实施振荡电路30的振荡频率的温度补偿。例如,温度补偿电路92对振荡电路30所具有的可变电容电路32输出作为可变电容电路32的电容控制电压的温度补偿电压来对可变电容电路32的电容进行调整,由此实施温度补偿。在该情况下,振荡电路30的可变电容电路32通过变容二极管等可变电容元件来实现。温度补偿是抑制并补偿由温度变动引起的振荡频率变动的处理。例如,温度补偿电路92进行基于多项式近似的模拟方式的温度补偿。例如,在对振子10的频率温度特性进行补偿的温度补偿电压通过多项式来近似的情况下,温度补偿电路92根据该多项式的系数信息来实施模拟方式的温度补偿。模拟方式的温度补偿例如是通过作为模拟信号的电流信号、电压信号的相加处理等来实现的温度补偿。具体而言,在非易失性存储器62中存储有温度补偿用的多项式的系数信息,处理电路60从非易失性存储器62读出该系数信息,例如设定于温度补偿电路92的寄存器。而且,温度补偿电路92根据设定于寄存器的系数信息来实施模拟方式的温度补偿。另外,温度补偿电路92也可以进行数字方式的温度补偿。在该情况下,温度补偿电路92根据作为温度传感器电路94的温度检测信息的温度检测数据来实施数字的温度补偿处理。例如,温度补偿电路92基于温度检测数据求出频率调整数据。而且,通过根据所求出的频率调整数据来对振荡电路30的可变电容电路32的电容值进行调整,实现振荡电路30的振荡频率的温度补偿处理。在该情况下,振荡电路30的可变电容电路通过具有以二进制方式加权后的多个电容器的电容器阵列和开关阵列来实现。此外,非易失性存储器62存储有表示温度检测数据与频率调整数据的对应关系的查找表,温度补偿电路92实施如下的温度补偿处理:使用通过处理电路60而从非易失性存储器62读出的查找表,根据温度数据求出频率调整数据。
温度传感器电路94是检测温度的传感器电路。具体而言,温度传感器电路94将根据环境的温度而变化的温度依赖电压作为温度检测电压而输出。例如温度传感器电路94利用具有温度依赖性的电路元件来生成温度检测电压。具体而言,温度传感器电路94通过使用PN结的正向电压所具有的温度依赖性,输出电压值依赖于温度而变化的温度检测电压。作为PN结的正向电压,例如能够使用双极晶体管的基极-发射极间电压等。此外,在进行数字方式的温度补偿处理的情况下,温度传感器电路94测量环境温度等温度,将其结果作为温度检测数据输出。温度检测数据是相对于温度例如单调增加或单调减少的数据。
另外,占空比调整电路50包含分压电路52和选择电路54。分压电路52通过进行电源电压和地电压的电压分压,输出多个分压电压。例如,分压电路52具有串联连接在电源节点与地节点之间的多个电阻,输出利用多个电阻进行分压而得的多个分压电压。即,分压电路52由电阻梯形电路等实现。电源节点是被供给电源电压的节点,地节点是被供给地电压的节点。而且,选择电路54选择作为多个分压电压中的任意一个的第1分压电压来作为偏置电压VBS。即,选择电路54根据调整数据ADJ,选择多个分压电压的第1分压电压来作为偏置电压VBS。此外,选择电路54选择作为多个分压电压中的任意一个的第2分压电压来作为后述的基准电压VREF。
图3示出电路装置20的更详细的结构例。在图3中,振荡电路30包含电流源IS、双极晶体管TR、电阻RX、电容器CX。电流源IS和双极晶体管TR串联设置在VRG1的电源节点与地节点之间。由这些电流源IS、双极晶体管TR构成振荡电路30的驱动电路。电流源IS例如能够通过栅极被输入偏置电压的CMOS的晶体管等来实现。电阻RX设置在双极晶体管TR的集电极节点与基极节点之间。电容器CX设置在双极晶体管TR的基极节点与第1节点N1之间。
此外,在图3中,振荡电路30包含通过变容二极管等实现的可变电容元件CV1、CV2和电容值固定的固定电容的电容器CF1、CF2作为图2的可变电容电路32。具体而言,振荡电路30包含:固定电容的电容器CF1,其一端与第1节点N1连接;以及可变电容元件CV1,其一端与固定电容的电容器CF1的另一端连接,电容值可变。并且,振荡电路30包含:固定电容的电容器CF2,其一端与第2节点N2连接;以及可变电容元件CV2,其一端与固定电容的电容器CF2的另一端连接,电容值可变。在可变电容元件CV1、CV2的另一端与地节点之间设置有电容器CG。而且,来自图2的温度补偿电路92的温度补偿电压VCMP经由电阻RCP而被供给至可变电容元件CV1、CV2的一端。此外,基准电压VREF经由电阻RRF而被供给至可变电容元件CV1、CV2的另一端。由此,对可变电容元件CV1、CV2施加与温度补偿电压VCMP和基准电压VREF的电压差对应的电压。由此,可变电容元件CV1、CV2被设定为与温度补偿电压VCMP对应的电容,从而实现振荡电路30的振荡频率的温度补偿。另外,在图3中,供给偏置电压VBS的占空比调整电路50也供给该基准电压VREF。
占空比调整电路50通过设置在VRG1的电源节点与地节点之间的梯形电阻电路来实现,输出作为由梯形电阻电路所产生的分压电压的偏置电压VBS。此外,占空比调整电路50如上述那样输出温度补偿用的基准电压VREF。而且,偏置电压VBS经由电阻RBS而被供给至第1节点N1。通过该偏置电压VBS,设定作为交流信号的振荡信号XI的中心电压,以偏置电压VBS为中心而变化的例如正弦波的振荡信号XI被输入至波形整形电路40。
波形整形电路40包含作为缓冲电路的多个反相电路IVA1、IVA2。反相电路IVA1、IVA2分别由串联设置在VREG2的电源节点与地节点之间的P型晶体管和N型晶体管构成。而且,通过偏置电压VBS而被设定了偏置点的振荡信号XI作为输入信号而被输入至波形整形电路40的初级的反相电路IVA1。即,振荡信号XI被输入到构成反相电路IVA1的P型晶体管的栅极和N型晶体管的栅极。而且,反相电路IVA1的输出信号被输入至下一级的反相电路IVA2,反相电路IVA2输出时钟信号CK。由此,从波形整形电路40输出对振荡信号XI进行了波形整形的矩形波的时钟信号CK。另外,作为一例,温度补偿电压VCMP例如是以0.9V的电压为中心、根据温度检测结果而变化的电压。基准电压VREF例如为0.3V~0.4V左右的电压。VREG1的电源电压例如为1.2V,VREG2的电源电压例如为1.0V。偏置电压VBS例如是以0.5V为中心而在例如±0.1V的范围内被调整的电压,0.5V是波形整形电路40的VREG2的电源电压的1/2左右的电压。
如上所述,本实施方式的电路装置20包含:振荡电路30,其与连接于振子10的第1节点N1和第2节点N2连接,生成振荡信号XI、XO;波形整形电路40,其从第1节点N1被输入振荡信号XI,输出时钟信号CK;以及占空比调整电路50,其将根据调整数据ADJ可变地进行了调整的偏置电压VBS供给到第1节点N1。而且,以根据调整数据ADJ而被可变地调整的偏置电压VBS为中心而变化的振荡信号XI被输入至波形整形电路40进行波形整形,由此对时钟信号CK的占空比进行调整。这样,能够考虑构成波形整形电路40的P型晶体管或N型晶体管的阈值电压等的工艺变动、振荡波形的失真情况、或者后级电路中占空比的偏差,来调整时钟信号CK的占空比,还能够调整来自电路装置20的输出时钟信号CKQ的占空比。由此,能够使占空比接近例如50%,能够实现高精度的占空比调整。
例如,图4为表示调整数据ADJ的调整值与占空比的关系的图表。在图4中,例如通过5比特的调整数据ADJ进行例如以32个阶段划分50%±8%的占空比调整,进行分辨率为0.4%的占空比调整。
图5是表示未进行占空比调整电路50的占空比调整的情况下的占空比的工艺变动的角仿真结果的图表。在此,TYP为典型情形。SF是N型晶体管为慢、P型晶体管为快的情形,FS是N型晶体管为快、P型晶体管为慢的情形。SS是N型晶体管以及P型晶体管均为慢的情形,FF是N型晶体管以及P型晶体管均为快的情形。如图5所示,由于半导体的制造工艺变动,占空比在50%±5%左右的范围内变动。
另一方面,图6是表示进行了占空比调整电路50的占空比调整的情况下的占空比的工艺变动的角仿真结果的图表。如图6所示,占空比调整电路50供给根据调整数据ADJ而被可变地设定的偏置电压VBS,由此能够实现例如占空比的变动成为50%±1%以内的范围这样的、高精度的占空比调整。
图7示出本实施方式的第1比较例的电路装置120。在第1比较例的电路装置120的振荡电路130中,除了第1节点N1与双极晶体管TR的基极节点之间的电容器CX1以外,还在第2节点N2与双极晶体管TR的集电极节点之间设置有电容器CX2。此外,可变电容元件CV1的一端与第1节点N1连接,另一端与温度补偿电压VCMP的供给节点连接,可变电容元件CV2的一端与第2节点N2连接,另一端与温度补偿电压VCMP的供给节点连接。另外,对振荡信号XI的节点即第1节点N1供给基准电压VREFB,对振荡信号XO的节点即第2节点N2供给基准电压VREFC。由此,振荡信号XI成为以基准电压VREFB为中心变化的振荡信号,振荡信号XO成为以基准电压VREFC为中心变化的振荡信号。基准电压VREFB例如为0.4V,基准电压VREFC例如为1.2V。
而且,在图7的第1比较例中,在第1节点N1与波形整形电路140的输入节点之间设置有DC截止用的电容器CB。由此,振荡信号XI的DC成分被截止,AC成分被输入到波形整形电路140。并且,波形整形电路140包含反相电路IVB1、IVB2,初级的反相电路IVB1在其输出节点与输入节点之间设置有反馈电阻RB。通过设置这样的反馈电阻RB,初级的反相电路IVB1通过自偏置来设定偏置点。
这样,在图7的第1比较例中,对振荡信号XI的节点即第1节点N1施加温度补偿用的基准电压VREFB,振荡信号XI成为以基准电压VREFB为中心而变化的振荡信号。在此,基准电压VREFB例如被调整为使可变电容元件CV1的灵敏度成为最佳的电压,与波形整形电路140的初级反相电路IVB1的阈值电压不一致。作为一例,在第1比较例中,对反相电路IVB1供给了成为VREG=1.5V的电源电压,因此反相电路IVB1的阈值电压成为VREG/2=0.75V左右。另一方面,基准电压VREFB被调整为例如VREFB=0.4V,以使可变电容元件CV1的灵敏度成为最佳,因此反相电路IVB1的阈值电压与作为振荡信号XI的中心电压的基准电压VREFB不一致。此外,基准电压VREFB根据作为可变电容元件的变容二极管的制造偏差等来调整,而不根据构成反相电路IVB1等的P型晶体管、N型晶体管的制造偏差来调整。
因此,在图7的第1比较例中,需要在反相电路IVB1的输入节点设置DC截止用的电容器CB,截止振荡信号XI的DC成分,仅将振荡信号XI的AC成分输入到反相电路IVB1。而且,在初级的反相电路IVB1中,经由反馈电阻RB将其输出节点和输入节点连接起来,由此通过自偏置对偏置点进行调节。然而,在这样的基于自偏置的偏置点的调节中,当在振荡信号XI的波形中产生非线性失真时,时钟信号CK的占空比变动,存在无法实现占空比的高精度化的问题。例如在图7的第1比较例中,占空比偏差的实际值为50%±4%左右,无法实现例如50%±1%以内那样的高精度的占空比。例如具有如下用途:在外部的处理装置根据对时钟信号CK进行缓冲而得到的输出时钟信号CKQ进行处理的情况下,该处理装置不仅使用输出时钟信号CKQ的上升沿,还使用下降沿进行处理。在这样的用途中,在50%±4%左右的占空比下无法执行适当的处理,因此有时要求50%±1%以内那样的高精度的占空比,但在图7的第1比较例中无法应对这样的要求。
关于这一点,在图3的本实施方式的电路装置20中,在振荡信号XI的第1节点N1与可变电容元件CV1之间设置有DC截止用的电容器CF1。此外,在振荡信号XO的第2节点N2与可变电容元件CV2之间也设置有DC截止用的电容器CF2。由此,能够进行不依赖于温度补偿用的基准电压VREF的设定的偏置电压VBS的设定,能够使振荡信号XI成为以偏置电压VBS为中心而变化的振荡信号。
例如通过调整基准电压VREF,能够将可变电容元件CV1、CV2调整为最佳的灵敏度。在该情况下,第1节点N1的电容成为可变电容元件CV1与电容器CF1的串联电容,第2节点N2的电容成为可变电容元件CV2与电容器CF2的串联电容。然而,通过使电容器CF1、CF2的电容足够大,能够使用可变电容元件CV1、CV2将第1节点N1、第2节点N2的电容调整为与环境温度对应的适当的电容。
而且,在本实施方式中,关于偏置电压VBS,能够与基准电压VREF无关地,使用调整数据ADJ并通过占空比调整电路50而调整为使得时钟信号CK的占空比接近于50%的适当的电压。
例如,假设由于P型晶体管或N型晶体管的阈值电压等的工艺变动,图3的波形整形电路40的初级反相电路IVA1的阈值电压成为比作为电源电压的VREG2的1/2电压低的电压。例如,当存在N型晶体管变快、P型晶体管变慢这样的工艺变动时,反相电路IVA1的阈值电压成为比VREG2的1/2电压低的电压。此时,当偏置电压VBS一直为VREG2的1/2电压时,会产生时钟信号CK的占空比大于50%的情况。该情况下,在本实施方式中,占空比调整电路50也根据调整数据ADJ而将偏置电压VBS设定为比VREG2的1/2电压低的电压。这样,即使在反相电路IVA1的阈值电压由于工艺变动而成为低电压的情况下,与此相应地,作为振荡信号XI的中心电压的偏置电压VBS也变低,因此,能够使时钟信号CK的占空比接近50%。因此,能够实现占空比的变动在50%±1%以内的高精度的占空比调整。
另一方面,假设由于P型晶体管、N型晶体管的阈值电压等的工艺变动,波形整形电路40的初级反相电路IVA1的阈值电压成为比VREG2的1/2电压高的电压。例如,当存在P型晶体管变快、N型晶体管变慢这样的工艺变动时,反相电路IVA1的阈值电压成为比VREG2的1/2电压高的电压。此时,当偏置电压VBS一直为VREG2的1/2的电压时,会产生时钟信号CK的占空比小于50%的情况。在该情况下,在本实施方式中,占空比调整电路50也根据调整数据ADJ而将偏置电压VBS设定为比VREG2的1/2电压高的电压。这样,即使在反相电路IVA1的阈值电压由于工艺变动而成为高电压的情况下,与此相应地,作为振荡信号XI的中心电压的偏置电压VBS也变高,因此,能够使时钟信号CK的占空比接近50%。因此,能够实现占空比的变动在50%±1%以内的高精度的占空比调整。
此外,在图3中,由于不需要设置在图7的第1比较例中设置的DC截止用的电容器CB,因此也能够抑制由DC截止用的电容器CB和输入电容的分压引起的振荡振幅的衰减,因此能够实现低本底噪声化。另外,由于不需要图7所示那样的反馈电阻RB,因此也能够防止以反馈电阻RB为原因的异常振荡。
图8示出本实施方式的第2比较例的电路装置220。该第2比较例对应于上述专利文献1的电路,设置有振荡电路230、波形整形电路240、偏置电路250和恒流电路260。在该第2比较例中,偏置电路250是波形整形电路240的复制电路,偏置电路250输出的偏置电压依赖于所供给的电源电压VDD。例如偏置电路250输出VDD的1/2左右的偏置电压。但是,时钟信号CK的占空比不仅因初级反相电路的P型晶体管或N型晶体管的阈值电压的例如±0.1V左右的偏差而变动,占空比还因后级电路而变动,占空比也因振荡波形的失真而变动。因此,在图8的第2比较例中,存在如下问题:无法实现考虑了这样的各种变动因素的高精度的占空比调整。另外,在图8的第2比较例中,偏置电路250仅输出VDD的1/2左右的偏置电压,不存在基于调整数据来调整偏置电压那样的调整电路。
关于这一点,在本实施方式的电路装置20中,能够根据调整数据ADJ而可变地对偏置电压VBS进行调整。即,设置有根据调整数据ADJ来对偏置电压VBS进行调整的电路即占空比调整电路50。因此,除了例如图3的初级反相电路IVA1中的P型晶体管或N型晶体管的阈值电压等的偏差之外,还能够考虑后级电路中的占空比的偏差、振荡波形的失真情况等来对偏置电压VBS进行调整,进而对时钟信号CK的占空比进行调整,因此与图8的第2比较例等相比,能够实现高精度的占空比调整。
例如,本实施方式的电路装置20包含对调整数据ADJ进行存储的非易失性存储器62,占空比调整电路50生成电压根据存储于非易失性存储器62中的调整数据ADJ来设定的偏置电压VBS。例如,占空比调整电路50在存储于非易失性存储器62中的调整数据ADJ为第1调整值的情况下,生成与第1调整值对应的第1电压值的偏置电压VBS,在调整数据ADJ为第2调整值的情况下,生成与第2调整值对应的第2电压值的偏置电压VBS。由此,通过将能够设定最佳的占空比的调整数据ADJ存储在非易失性存储器62中,并在电路装置20的实际动作时,由占空比调整电路50供给与从非易失性存储器62读出的调整数据ADJ对应的偏置电压VBS,能够实现例如50%±1%这样的高精度的占空比调整。具体而言,在电路装置20的制造时等的检查工序中,对输出时钟信号CKQ的占空比进行测量,根据测量结果来决定调整数据ADJ,并写入非易失性存储器62中。例如,调整数据ADJ不仅考虑由工艺变动引起的晶体管阈值电压等的偏差来决定,还考虑振荡波形的非线性失真等来决定。而且,在电路装置20的实际动作时,通过从非易失性存储器62中读出基于测量结果来决定的调整数据ADJ,并由占空比调整电路50供给与调整数据ADJ对应的偏置电压VBS,能够实现例如成为50%±1%以内那样的高精度的占空比调整。
此外,在本实施方式中,图3所示的振荡电路30的电源电压即VRG1成为波形整形电路40的电源电压即VREG2以上的电压。即,VREG1≥VREG2的关系成立。作为一例,VRG1为1.2V,VREG2为1V。
另一方面,在图8的第2比较例中,作为振荡电路230的电源电压的VREG为1.2V,作为波形整形电路240或偏置电路250的电源电压的VDD为1.8~5V,VREG<VDD的关系成立。因此,输入到波形整形电路240的振荡信号XI的振幅电压小于波形整形电路240的电源电压VDD,波形整形电路240的初级反相电路的输出信号的上升波形、下降波形不会变得陡峭,而成为平缓的波形。而且,当初级反相电路的输出信号成为平缓的波形时,由于下一级反相电路的P型晶体管或N型晶体管的阈值电压等的偏差,占空比会发生变动。
与此相对,在本实施方式中,作为振荡电路30的电源电压的VRG1成为作为波形整形电路40的电源电压的VREG2以上的电压。因此,能够使输入到波形整形电路40的振荡信号XI的振幅在波形整形电路40的驱动电压范围内尽可能大。即,在由VREG2设定的波形整形电路40的驱动电压范围内,能够将全摆幅的振荡信号XI输入到波形整形电路40的初级反相电路IVA1。因此,初级反相电路IVA1的P型晶体管和N型晶体管双方都导通的期间几乎消失,从而反相电路IVA1的输出信号的上升波形和下降波形变得陡峭。其结果为,能够降低因下一级反相电路IVA2的P型晶体管或N型晶体管的阈值电压等的偏差而引起的占空比偏差。此外,振荡信号XI的振幅波动所引起的AM噪声通过波形整形电路40的波形整形而被转换为作为相位噪声的PM噪声。关于这一点,如果如本实施方式那样设为VREG1≥VREG2,并在波形整形电路40的驱动电压范围内尽可能地增大振荡信号XI的振幅,则能够降低从AM噪声向PM噪声的转换程度,从而能够提高时钟信号CK的信号品质。此外,波形整形电路40和后级的输出缓冲电路70以相同的VREG2的电源电压进行动作,但通过使VREG2的电源电压比振荡电路30的电源电压即VREG1低,能够降低输出缓冲电路70中的电力消耗。例如,输出缓冲电路70由于对外部的较大负载进行驱动,因此与其他电路模块相比消耗电力较大,但通过将VREG2设为与VREG1相比而较低的电压,也能够相应地降低消耗电力。
此外,如图3所示,在本实施方式中,振荡电路30包含:固定电容的电容器CF1,其一端与第1节点N1连接,电容值固定;以及可变电容元件CV1,其一端与固定电容的电容器CF1的另一端连接,电容值可变。而且,向可变电容元件CV1的一端以及另一端中的一方输入温度补偿电压VCMP,向一端以及另一端中的另一方输入基准电压VREF。例如在图3中,向可变电容元件CV1的一端输入温度补偿电压VCMP,向可变电容元件CV1的另一端输入基准电压VREF。另外,也可以向作为地节点侧的可变电容元件CV1的另一端输入温度补偿电压VCMP,向作为电容器CF1侧的可变电容元件CV1的一端输入基准电压VREF。另外,可变电容元件CV2也成为与可变电容元件CV1同样的连接结构,在此省略详细的说明。
根据这样的结构,能够对可变电容元件CV1施加与温度补偿电压VCMP和基准电压VREF的电压差对应的电压,通过以基准电压VREF为基准的温度补偿电压VCMP,使可变电容元件CV1的电容值变化,从而能够实现振荡电路30的振荡频率的温度补偿。此外,通过设置固定电容的电容器CF1,能够独立地对偏置电压VBS和基准电压VREF进行调整。即,在通过使偏置电压VBS变化而实施的占空比调整的同时,也能够独立地对变容二极管等可变电容元件CV1的基准电压VREF进行调整。例如,能够在进行以时钟信号CK的占空比接近于50%的方式来改变偏置电压VBS的占空比调整的同时,对基准电压VREF进行调整,以使可变电容元件CV1的两端电位差大于0V,且灵敏度成为最佳。
此外,在本实施方式中,占空比调整电路50将偏置电压输出到第1节点N1,并且将基准电压VREF输出到可变电容元件CV1的一端和另一端中的另一方。例如在图3中,向可变电容元件CV1的一端输入温度补偿电压VCMP,占空比调整电路50向可变电容元件CV1的另一端输出基准电压VREF。此外,也可以向可变电容元件CV1的另一端输入温度补偿电压VCMP,占空比调整电路50向可变电容元件CV1的一端输出基准电压VREF。
如果设为这种结构,则能够使用1个占空比调整电路50供给偏置电压VBS从而对时钟信号CK的占空比进行调整,并且还能够供给温度补偿用的基准电压VREF从而实现振荡频率的温度补偿。换言之,能够有效利用供给温度补偿用的基准电压VREF的占空比调整电路50,也供给偏置电压VBS,从而对占空比进行调整。由此,能够实现电路的共用化和电路装置20的小规模化,并且实现电路装置20的低功耗化。
具体而言,如在后述的图12中详细说明的那样,占空比调整电路50包含:分压电路52,其具有串联连接在电源节点与地节点之间的多个电阻,输出通过多个电阻进行分压而得的多个分压电压;以及选择电路54,其选择多个分压电压中的任意一个来作为偏置电压VBS。即,分压电路52通过梯形电阻电路来实现,选择电路54根据所输入的调整数据ADJ而从通过作为梯形电阻电路的分压电路52而生成的多个分压电压中选择偏置电压VBS,并供给到第1节点N1。根据这样的结构,例如通过分压电路52生成VREG1的电源电压与GND之间的多个分压电压,并从所生成的多个分压电压中选择与调整数据ADJ对应的电压,由此能够生成作为振荡信号XI的中心电压的偏置电压VBS。
而且,在本实施方式中,选择电路54将作为来自分压电路52的多个分压电压中的任意一个的第1分压电压选择为偏置电压VBS,将作为多个分压电压中的任意一个的第2分压电压选择为基准电压VREF。这样,通过将由选择电路54从多个分压电压中选择出的第1分压电压作为偏置电压VBS供给到第1节点N1,能够对时钟信号CK的占空比进行调整。而且,通过将由选择电路54从多个分压电压中选择出的第2分压电压作为基准电压VREF进行供给,使可变电容元件CV1在适当的灵敏度范围内进行动作,从而能够实现振荡频率的温度补偿。此外,为了生成偏置电压VBS和生成基准电压VREF,只要设置1个梯形电阻电路作为分压电路52即可,因此,与设置偏置电压用的第1梯形电阻电路和基准电压用的第2梯形电阻电路的情况相比,能够实现电路装置20的电路面积的小面积化。此外,与设置第1梯形电阻电路和第2梯形电阻电路的情况相比,能够将从电源节点流向地节点的电流设为例如1/2左右,因此还能够实现电路装置20的低功耗化。
2.变形例
本实施方式的电路装置20不限于以上说明的结构例,能够实施各种变形。以下,说明本实施方式的各种变形例。
例如在图9的变形例中,振荡电路30的结构等与图3不同。例如在图9中,未设置图3的固定电容的电容器CF1、CF2。而且,可变电容元件CV1的一端与第1节点N1连接,向可变电容元件CV1的另一端供给温度补偿电压VCMP。此外,可变电容元件CV2的一端与第2节点N2连接,向可变电容元件CV2的另一端供给温度补偿电压VCMP。而且,从占空比调整电路50经由电阻RRFB将基准电压VREFB供给到第1节点N1,从占空比调整电路50经由电阻RRFC将基准电压VREFC供给到第2节点N2。由此,对可变电容元件CV1的两端施加与温度补偿电压VCMP和基准电压VREFB的电压差对应的电压,对可变电容元件CV2的两端施加与温度补偿电压VCMP和基准电压VREFC的电压差对应的电压。另外,振荡信号XI成为以基准电压VREFB为中心而变化的振荡信号,振荡信号XO成为以基准电压VREFC为中心而变化的振荡信号。此外,在图9中,在第1节点N1与波形整形电路40的输入节点之间设置有DC截止用的电容器CX2。通过设置这样的电容器CX2,振荡信号XI的DC成分被截止,仅AC成分被传递到波形整形电路40侧。而且,对于振荡信号XI的AC成分的信号,通过占空比调整电路50来设定作为偏置点的偏置电压VBS,从而能够将以偏置电压VBS为中心而变化的振荡信号XI输入至波形整形电路40。
在图10、图11中,电路装置20包含对时钟信号CK进行缓冲并将输出时钟信号CKQ输出到外部的输出缓冲电路70。输出缓冲电路70例如具有与波形整形电路40相比驱动能力较高的缓冲电路,将通过该高驱动能力的缓冲电路对时钟信号CK进行了缓冲的信号作为输出时钟信号CKQ输出到电路装置20的外部。由此,即使在外部负载较大的情况下,也能够将适当的驱动波形的输出时钟信号CKQ向该外部负载供给而进行驱动。
此外,在图10中,在将温度补偿电压设为VCMP、将基准电压设为VREF时,占空比调整电路50供给VCMP-VREF大于0V的基准电压VREF。例如以对可变电容元件CV1施加大于0V的电压的方式供给基准电压VREF。同样地,以对可变电容元件CV2施加大于0V的电压的方式供给基准电压VREF。
在图10中,温度补偿电压VCMP成为例如以0.9V为中心根据温度以3次特性等变化的电压。而且,占空比调整电路50以使VCMP-VREF大于0V的方式,在图10中将例如0.3V的基准电压VREF供给至可变电容元件CV1。由此,对可变电容元件CV1施加大于0V的电压VCMP-VREF。因此,可变电容元件CV1的电容在适当的灵敏度范围内根据温度补偿电压VCMP而可变地变化。同样地,对可变电容元件CV2也施加大于0V的电压VCMP-VREF,可变电容元件CV2的电容在适当的灵敏度范围内根据温度补偿电压VCMP而可变地变化。由此,能够将电路装置20用作TCXO用的电路装置,能够实现TCXO的振荡器。
另一方面,在图11中,占空比调整电路50供给使VCMP-VREF成为0V以下的基准电压VREF。例如以对可变电容元件CV1施加0V以下的电压的方式供给基准电压VREF。同样地,以对可变电容元件CV2施加0V以下的电压的方式供给基准电压VREF。在图11中,供给例如0.6V左右的温度补偿电压VCMP。因此,在图11中,占空比调整电路50向可变电容元件CV1供给例如0.9V的基准电压VREF,以使VCMP-VREF成为0V以下。由此,对可变电容元件CV1施加0V以下的电压VCMP-VREF。同样地,对可变电容元件CV2也施加0V以下的VCMP-VREF。由此,能够将电路装置20用作SPXO用的电路装置,能够实现SPXO的振荡器。
例如,占空比调整电路50供给0.5V±0.1V左右的电压来作为偏置电压VBS。因此,在实现TCXO的图10中,在分压电路52的梯形电阻电路中输出基准电压VREF的电压分割抽头与输出偏置电压VBS的电压分割抽头相比,成为地节点侧的抽头。另一方面,在实现SPXO的图11中,在分压电路52的梯形电阻电路中输出基准电压VREF的电压分割抽头与输出偏置电压VBS的电压分割抽头相比,成为VREG1的电源节点侧的抽头。这样,根据本实施方式,仅通过在分压电路52的梯形电阻电路中对输出偏置电压VBS的电压分割抽头的位置进行切换,就能够将相同的电路装置20如图10那样作为TCXO用的电路装置来使用,或者如图11那样作为SPXO用的电路装置来使用。因此,能够在TCXO和SPXO中共用电路装置20。
图12示出占空比调整电路50的结构例。占空比调整电路50包含分压电路52和选择电路54。分压电路52具有串联连接在VREG1的电源节点与地节点之间的多个电阻R1~Rm,输出由多个电阻R1~Rm分压而得的多个分压电压VR1~VRm-1。然后,选择电路54根据调整数据ADJ,选择多个分压电压VR1~VRm-1中的任意一个来作为偏置电压VBS。该选择电路54例如能够通过以淘汰赛(tournament)方式进行电压选择的多个选择电路来实现。具体而言,选择电路54将作为多个分压电压VR1~VRm-1中的任意一个的第1分压电压选择为偏置电压VBS并输出,将作为多个分压电压VR1~VRm-1中的任意一个的第2分压电压选择为基准电压VREF并输出。由此,能够使用1个占空比调整电路50,供给占空比调整用的偏置电压VBS和温度补偿用的基准电压VREF双方,实现电路的共用化。
3.振荡器
图13示出本实施方式的振荡器4的构造例。振荡器4具有振子10、电路装置20以及收纳振子10和电路装置20的封装15。封装15例如由陶瓷等形成,在其内侧具有收纳空间,在该收纳空间中收纳有振子10和电路装置20。收纳空间被气密密封,优选成为接近真空的状态即减压状态。通过封装15,能够适当地保护振子10和电路装置20免受冲击、尘埃、热、湿气等的影响。
封装15具有基座16和盖17。具体而言,封装15由支承振子10和电路装置20的基座16、以及以与基座16之间形成收纳空间的方式与基座16的上表面接合的盖17构成。而且,振子10经由端子电极而被支承在设置于基座16的内侧的阶梯部上。另外,电路装置20配置于基座16的内侧底面。具体而言,电路装置20以有源面朝向基座16的内侧底面的方式配置。有源面是电路装置20的形成电路元件的面。此外,在电路装置20的端子上形成有凸块BMP。而且,电路装置20经由导电性的凸块BMP而被支承于基座16的内侧底面。导电性的凸块BMP例如是金属凸块,经由该凸块BMP、封装15的内部布线、端子电极等,振子10与电路装置20电连接。此外,电路装置20经由凸块BMP或封装15的内部布线而与振荡器4的外部端子18、19电连接。外部端子18、19形成于封装15的外侧底面。外部端子18、19经由外部布线与外部设备连接。外部布线例如是在安装有外部设备的电路基板上形成的布线等。由此,能够对外部器件输出时钟信号等。
此外,在图13中,以电路装置20的有源面朝向下方的方式倒装安装电路装置20,但本实施方式并不限定于这样的安装。例如也可以以电路装置20的有源面朝向上方的方式安装电路装置20。即,以有源面与振子10对置的方式安装电路装置20。或者,振荡器4也可以是晶圆级封装(WLP)的振荡器。在该情况下,振荡器4包含:基座,其具有半导体基板和贯穿半导体基板的第1面与第2面之间的贯穿电极;振子10,其经由金属凸块等导电性的接合部件而被固定在半导体基板的第1面上;以及外部端子,其经由再配置配线层等绝缘层而被设置在半导体基板的第2面侧。而且,在半导体基板的第1面或第2面上形成有成为电路装置20的集成电路。在该情况下,通过将形成有配置了振子10和集成电路的多个基座的第1半导体晶片与形成有多个盖的第2半导体晶片粘贴,将多个基座与多个盖接合,然后利用划片机等进行振荡器4的单片化。这样,能够实现晶圆级封装的振荡器4,能够以高生产率且低成本制造振荡器4。
如以上说明那样,本实施方式的电路装置包含:振荡电路,其与电连接于振子的一端的第1节点和电连接于振子的另一端的第2节点电连接,通过使振子振荡而生成振荡信号;以及波形整形电路,其与第1节点连接,从第1节点输入振荡信号,输出对振荡信号进行波形整形而得的时钟信号。此外,电路装置包含占空比调整电路,所述占空比调整电路将根据调整数据可变地进行了调整的偏置电压供给到第1节点,由此对时钟信号的占空比进行调整。
在本实施方式中,振荡电路使经由第1节点和第2节点电连接的振子振荡,由此生成振荡信号,第1节点处的振荡信号被输入到波形整形电路而进行波形整形,生成时钟信号。此时,占空比调整电路将根据调整数据可变地进行了调整的偏置电压供给到第1节点。由此,第1节点处的振荡信号成为以偏置电压为中心变化的振荡信号。因此,由于能够以时钟信号成为最佳的占空比的方式,根据调整数据对振荡信号的偏置电压进行调整,并将该振荡信号输入至波形整形电路,因此能够高精度地对占空比进行调整。
另外,在本实施方式中,也可以是,包含对调整数据进行存储的非易失性存储器,占空比调整电路生成电压根据存储于非易失性存储器的调整数据来设定的偏置电压。
这样,通过将能够对最佳的占空比进行调整的调整数据存储在非易失性存储器中,并在电路装置的实际动作时,从非易失性存储器中读出该调整数据,能够实现高精度的占空比调整。
另外,在本实施方式中,振荡电路的电源电压也可以是波形整形电路的电源电压以上的电压。
这样,能够使输入到波形整形电路的振荡信号的振幅在波形整形电路的驱动电压范围内尽可能大,能够使波形整形后的信号的波形陡峭,因此能够降低占空比的偏差。
另外,在本实施方式中,占空比调整电路也可以包含:分压电路,其具有串联连接在电源节点与地节点之间的多个电阻,输出由多个电阻进行分压而得的多个分压电压;以及选择电路,其选择多个分压电压中的任意一个作为偏置电压。
这样,通过分压电路生成电源电压与地之间的多个分压电压,从所生成的多个分压电压中选择与调整数据对应的电压,由此能够生成与调整数据对应的偏置电压。
此外,在本实施方式中,也可以是,振荡电路包含:固定电容电容器,其一端与第1节点连接,电容值固定;以及可变电容元件,其一端与固定电容电容器的另一端连接,电容值可变,向可变电容元件的一端和另一端中的一方输入温度补偿电压,向另一方输入基准电压。
这样,通过以基准电压为基准的温度补偿电压,使可变电容元件的电容值变化,能够实现振荡电路的振荡频率的温度补偿。此外,通过设置固定电容电容器,能够独立地调整基准电压和偏置电压,实现振荡信号的温度补偿和占空比调整。
另外,在本实施方式中,占空比调整电路也可以将偏置电压输出到第1节点,并且将基准电压输出到另一方。
根据这样的结构,能够使用1个占空比调整电路供给偏置电压来调整时钟信号的占空比,并且还能够供给温度补偿用的基准电压来实现振荡频率的温度补偿。
另外,在本实施方式中,占空比调整电路也可以包含:分压电路,其具有串联连接在电源节点与地节点之间的多个电阻,输出由多个电阻进行分压而得的多个分压电压;以及选择电路,其将作为多个分压电压中的任意一个的第1分压电压选择为偏置电压,将作为多个分压电压中的任意一个的第2分压电压选择为基准电压。
这样,通过将从多个分压电压中选择出的第1分压电压作为偏置电压进行供给,能够调整时钟信号的占空比,并且通过将从多个分压电压中选择出的第2分压电压作为基准电压进行供给,能够实现振荡频率的温度补偿。
另外,在本实施方式中,也可以是,在将温度补偿电压设为VCMP、将基准电压设为VREF时,占空比调整电路供给VCMP-VREF大于0V的基准电压。
这样,对可变电容元件施加大于0V的电压VCMP-VREF,可变电容元件的电容根据温度补偿电压而可变地变化,因此能够实现具有温度补偿功能的振荡器等。
另外,在本实施方式中,也可以是,在将温度补偿电压设为VCMP、将基准电压设为VREF时,占空比调整电路供给VCMP-VREF为0V以下的基准电压。
这样,对可变电容元件施加0V以下的电压VCMP-VREF,能够实现不具有温度补偿功能的振荡器等。
另外,在本实施方式中,也可以包含对时钟信号进行缓冲并将输出时钟信号输出到外部的输出缓冲电路。
这样,即使在外部负载较大的情况下,也能够将适当的驱动波形的输出时钟信号向该外部负载供给而进行驱动。
此外,本实施方式涉及振荡器,该振荡器包含上述电路装置和振子。
另外,如上述那样对本实施方式进行了详细说明,但本领域技术人员应当能够容易地理解,可进行实质上不脱离本公开的新事项以及效果的多种变形。因此,这样的变形例全部包含在本公开的范围内。例如,在说明书或附图中,对于至少一次地与更广义或同义的不同用语一起记载的用语,在说明书或附图的任何位置处,都可以置换为该不同的用语。另外,本实施方式以及变形例的全部组合也包含于本公开的范围。并且电路装置、振荡器等的结构、动作等也不限于本实施方式所说明的内容,可实施各种变形。
Claims (11)
1.一种电路装置,其特征在于,包含:
振荡电路,其与电连接于振子的一端的第1节点和电连接于所述振子的另一端的第2节点电连接,通过使所述振子振荡而生成振荡信号;
波形整形电路,其与所述第1节点连接,从所述第1节点输入所述振荡信号,输出对所述振荡信号进行波形整形而得的时钟信号;以及
占空比调整电路,其将根据调整数据可变地进行了调整的偏置电压供给到所述第1节点,由此对所述时钟信号的占空比进行调整。
2.根据权利要求1所述的电路装置,其特征在于,
该电路装置包含对所述调整数据进行存储的非易失性存储器,
所述占空比调整电路生成电压根据存储于所述非易失性存储器的所述调整数据来设定的所述偏置电压。
3.根据权利要求1或2所述的电路装置,其特征在于,
所述振荡电路的电源电压是所述波形整形电路的电源电压以上的电压。
4.根据权利要求1或2所述的电路装置,其特征在于,
所述占空比调整电路包含:
分压电路,其具有串联连接在电源节点与地节点之间的多个电阻,输出由所述多个电阻进行分压而得的多个分压电压;以及
选择电路,其选择所述多个分压电压中的任意一个作为所述偏置电压。
5.根据权利要求1或2所述的电路装置,其特征在于,
所述振荡电路包含:
固定电容电容器,其一端与所述第1节点连接,电容值固定;以及
可变电容元件,其一端与所述固定电容电容器的另一端连接,电容值可变,
向所述可变电容元件的一端和另一端中的一方输入温度补偿电压,向另一方输入基准电压。
6.根据权利要求5所述的电路装置,其特征在于,
所述占空比调整电路将所述偏置电压输出到所述第1节点,并且将所述基准电压输出到所述另一方。
7.根据权利要求6所述的电路装置,其特征在于,
所述占空比调整电路包含:
分压电路,其具有串联连接在电源节点与地节点之间的多个电阻,输出由所述多个电阻进行分压而得的多个分压电压;以及
选择电路,其将作为所述多个分压电压中的任意一个的第1分压电压选择为所述偏置电压,将作为所述多个分压电压中的任意一个的第2分压电压选择为所述基准电压。
8.根据权利要求5所述的电路装置,其特征在于,
在将所述温度补偿电压设为VCMP、将所述基准电压设为VREF时,所述占空比调整电路供给VCMP-VREF大于0V的所述基准电压。
9.根据权利要求5所述的电路装置,其特征在于,
在将所述温度补偿电压设为VCMP、将所述基准电压设为VREF时,所述占空比调整电路供给VCMP-VREF为0V以下的所述基准电压。
10.根据权利要求1或2所述的电路装置,其特征在于,
该电路装置包含对所述时钟信号进行缓冲并将输出时钟信号输出到外部的输出缓冲电路。
11.一种振荡器,其特征在于,该振荡器包含:
权利要求1至10中的任意一项所述的电路装置;以及
所述振子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020218552A JP2022103739A (ja) | 2020-12-28 | 2020-12-28 | 回路装置及び発振器 |
JP2020-218552 | 2020-12-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114696793A true CN114696793A (zh) | 2022-07-01 |
Family
ID=82118291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111610006.7A Pending CN114696793A (zh) | 2020-12-28 | 2021-12-27 | 电路装置以及振荡器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2022103739A (zh) |
CN (1) | CN114696793A (zh) |
-
2020
- 2020-12-28 JP JP2020218552A patent/JP2022103739A/ja active Pending
-
2021
- 2021-12-27 CN CN202111610006.7A patent/CN114696793A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2022103739A (ja) | 2022-07-08 |
US20220209716A1 (en) | 2022-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2003021765A1 (ja) | 発振器及び通信機器 | |
CN114826153A (zh) | 振动器件 | |
JP2020159891A (ja) | 温度センサー、回路装置、発振器、電子機器及び移動体 | |
CN111697925B (zh) | 电路装置、振荡器、电子设备以及移动体 | |
US11990869B2 (en) | Circuit device and oscillator | |
US11863124B2 (en) | Circuit device and oscillator | |
US11791770B2 (en) | Circuit device and oscillator | |
CN114696793A (zh) | 电路装置以及振荡器 | |
US12034405B2 (en) | Circuit device and oscillator | |
US12009786B2 (en) | Circuit device, oscillator, and manufacturing method | |
US11929710B2 (en) | Oscillator | |
US20230155551A1 (en) | Circuit Device And Oscillator | |
US20230275546A1 (en) | Circuit Device And Oscillator | |
US11689159B2 (en) | Circuit device and oscillator | |
US11616473B2 (en) | Circuit device and oscillator | |
US20240048100A1 (en) | Circuit Apparatus And Oscillator | |
US11616474B2 (en) | Circuit device and oscillator | |
JP2022103747A (ja) | 発振器及び発振器の製造方法 | |
JP2022072340A (ja) | 発振回路、発振器及び発振回路の制御方法 | |
JP2023090099A (ja) | 回路装置及び発振器 | |
JP2023127679A (ja) | 発振器 | |
CN114793092A (zh) | 集成电路装置和振荡器 | |
CN111726083A (zh) | 电路装置、振荡器、电子设备以及移动体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |