JP2022103747A - 発振器及び発振器の製造方法 - Google Patents

Abstract

【課題】限られた端子数でデジタル制御の温度補償型発振器における周波数調整機能を実現できる発振器等の提供。【解決手段】発振器４はクロック信号生成回路４０と処理回路５０と温度センサー回路７０と第１端子ＴＯＥと第２端子ＴＣＫと電源端子ＴＶＤＤとグランド端子ＴＧＮＤを含む。第１モードにおいて処理回路５０は温度センサー回路７０からの温度検出データに基づいて温度補償処理を行って周波数調整データを出力し、クロック信号生成回路４０は周波数調整データに対応した周波数のクロック信号ＣＫを生成する。第２モードにおいて処理回路５０は、第１モードにおいて第１機能端子、第２機能端子に割り当てられる第１端子ＴＯＥ、第２端子ＴＣＫを、基準クロック信号が入力される第３機能端子、周波数調整データが出力される第４機能端子に割り当て、基準クロック信号に基づき決定された周波数調整データを第２端子ＴＣＫから出力させる。【選択図】図１

Description

本発明は、発振器及び発振器の製造方法等に関する。

従来より、水晶振動子等の振動子を発振させてクロック信号を生成する発振器が知られている。このような発振器は小型であるため、端子数が少なく、限られた端子数で如何にして検査等を実現するかが課題となる。このような課題を解決するために、特許文献１には、回路装置であるＩＣの内部での切り替えによって、通常動作では電源端子、グランド端子となる端子を用いて振動子の検査等を行うことが可能な発振器が開示されている。

特開２０１５－１７７２５９公開公報

しかしながら、特許文献１等の従来技術では、デジタル制御の温度補償型発振器における周波数調整機能を、限られた端子数で実現する手法については提案されていなかった。

本開示の一態様は、振動子を発振させる発振回路によりクロック信号を生成するクロック信号生成回路と、処理回路と、温度を検出する温度センサー回路と、第１端子と、第２端子と、電源電圧が入力される電源端子と、グランド電圧が入力されるグランド端子と、を含み、第１モードにおいて、前記処理回路は、前記温度センサー回路からの温度検出データに基づいて温度補償処理を行って、周波数調整データを出力し、前記クロック信号生成回路は、前記周波数調整データに対応した周波数の前記クロック信号を生成し、第２モードにおいて、前記処理回路は、前記第１モードにおいて第１機能端子に割り当てられる前記第１端子を、基準クロック信号が入力される第３機能端子に割り当て、前記第１モードにおいて第２機能端子に割り当てられる前記第２端子を、前記周波数調整データが出力される第４機能端子に割り当て、前記処理回路は、前記第１端子から入力された前記基準クロック信号に基づき決定された前記周波数調整データを、前記第２端子から出力させる発振器に関係する。

また本開示の他の態様は、電源端子、グランド端子、第１端子及び第２端子と、を含み、第１モード、第２モード及び第３モードを有する発振器の製造方法であって、前記第２モードにおいて、前記第１モードにおいて第１機能端子に割り当てられる前記第１端子を、基準クロック信号が入力される第３機能端子に割り当てると共に、前記第１モードにおいて第２機能端子に割り当てられる前記第２端子を、周波数調整データが出力される第４機能端子に割り当て、前記第１端子に前記基準クロック信号を入力し、前記発振器に、前記第１端子から入力された前記基準クロック信号に基づき決定された前記周波数調整データを、前記第２端子から出力させ、前記周波数調整データに基づいて温度補償データを生成し、前記第３モードにおいて、前記温度補償データを前記発振器に書き込む発振器の製造方法に関係する。

本実施形態の発振器の構成例。 回路装置の詳細な構成例。 第１モードの説明図。 第２モードの説明図。 第３モードの説明図。 ＦＬＬ回路の説明図。 発振器の種々のモードの説明図。 ビットストリームデータのシンボル列の例。 ビットストリームデータのリーダー、トレイラーの例。 ビットストリームデータのパケット構成例。 エントリー信号のシンボル列の例。 処理回路等の詳細な構成例。 本実施形態の発振器の製造方法の一例を示す工程図。 発振器の構造例。

以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．発振器
図１に本実施形態の発振器４の構成例を示す。発振器４は、クロック信号生成回路４０と、処理回路５０と、温度センサー回路７０と、端子ＴＯＥ、端子ＴＣＫ、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤを含む。具体的には発振器４は振動子１０と回路装置２０を含み、この回路装置２０にクロック信号生成回路４０、処理回路５０、温度センサー回路７０が設けられている。そして振動子１０は回路装置２０に電気的に接続されている。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０は電気的に接続されている。なお温度センサー回路７０は回路装置２０の外部に設けられるものであってもよい。例えば発振器４のパッケージ内において、回路装置２０とは別に、温度センサー回路７０を設けてもよい。また回路装置２０は、図１に示すように、不揮発性メモリー６８、電源回路８０、Ｉ／Ｏ回路９０、９２、パッドＰＸ１、ＰＸ２、ＰＯＥ、ＰＣＫ、ＰＶＤＤ、ＰＧＮＤを更に含むことができる。

振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、音叉型水晶振動片、双音叉型水晶振動片、又はカット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子１０は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよい。なお本実施形態の振動子１０は、例えば音叉型、双音叉型又は厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。

回路装置２０は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば回路装置２０は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。図１では回路装置２０は、クロック信号生成回路４０、処理回路５０、不揮発性メモリー６８、温度センサー回路７０、電源回路８０、Ｉ／Ｏ回路９０、９２、パッドＰＸ１、ＰＸ２、ＰＯＥ、ＰＣＫ、ＰＶＤＤ、ＰＧＮＤを含んでいる。

クロック信号生成回路４０はクロック信号ＣＫを生成する。例えばクロック信号生成回路４０は、振動子１０を発振させる発振回路３０によりクロック信号ＣＫを生成する。例えばクロック信号生成回路４０は、発振回路３０を有し、発振回路３０により振動子１０を発振させることで生成された発振信号に基づくクロック信号ＣＫを生成して出力する。例えばクロック信号生成回路４０は、発振回路３０の発振信号をバッファリングして波形整形した矩形波のクロック信号ＣＫを生成する。なおクロック信号生成回路４０に例えばＰＬＬ回路を設け、ＰＬＬ回路により発振信号の周波数を逓倍した周波数のクロック信号ＣＫを生成するようにしてもよい。

発振回路３０は振動子１０を発振させる回路である。例えば発振回路３０は、パッドＰＸ１、ＰＸ２に電気的に接続され、振動子１０を発振させることで発振信号を生成する。一例としては発振回路３０は例えば３２ＫＨｚの周波数の発振信号を生成する。パッドＰＸ１は第１パッドであり、パッドＰＸ２は第２パッドである。パッドＰＸ１、ＰＸ２は回路装置２０の端子である。例えば発振回路３０は、パッドＰＸ１とパッドＰＸ２との間に設けられた発振用の駆動回路と、キャパシターや抵抗などの受動素子により実現できる。駆動回路は、例えばＣＭＯＳのインバーター回路やバイポーラートランジスターにより実現できる。駆動回路は、発振回路３０のコア回路であり、駆動回路が、振動子１０を電圧駆動又は電流駆動することで、振動子１０を発振させる。発振回路３０としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。また発振回路３０には、可変容量回路が設けられ、この可変容量回路の容量の調整により、発振周波数を調整できるようになっている。可変容量回路は、例えばキャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現できる。なお可変容量回路を、バラクターなどの可変容量素子により実現することも可能である。この場合には周波数調整データをＤ／Ａ変換するＤ／Ａ変換回路を設け、Ｄ／Ａ変換により得られた周波数調整電圧により可変容量素子の容量を調整すればよい。また本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子等を介した接続であってもよい。

温度センサー回路７０は、振動子１０や回路装置２０の環境温度などの温度を測定し、その結果を温度検出データとして出力する。温度検出データは、回路装置２０の動作温度範囲において、温度に対して例えば単調増加又は単調減少するデータである。温度センサー回路７０は、後述の図２に示すように、例えばリングオシレーター７４の発振周波数が温度依存性を有することを利用した温度センサーである。なお温度センサー回路７０はこれに限定されず、例えばＰＮ接合の順方向電圧が温度依存性を有することを利用して温度検出電圧を出力するアナログの温度センサーと、温度検出電圧をＡ／Ｄ変換して温度検出データを出力するＡ／Ｄ変換回路と、を含んでもよい。

なお温度センサー回路７０が間欠動作を行うようにしてもよい。例えば温度センサー回路７０は、その動作期間において温度に対応する温度検出データを求め、求められた温度検出データを処理回路５０に出力した後に停止する間欠動作を行ってもよい。

処理回路５０は、種々の制御処理を行う制御回路であり、例えばロジック回路により実現される。例えば処理回路５０は、回路装置２０の全体の制御を行ったり、回路装置２０の動作シーケンスの制御を行う。また処理回路５０は、発振回路３０、クロック信号生成回路４０、温度センサー回路７０、電源回路８０等の回路装置２０の各回路ブロックの制御を行う。また処理回路５０は、不揮発性メモリー６８の読み出し制御や書き込み制御を行う。処理回路５０は、例えばゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。

そして処理回路５０は、温度センサー回路７０の出力に基づき温度補償処理を行う。例えば処理回路５０は、温度センサー回路７０からの温度検出データに基づいて温度補償処理を行って、周波数調整データを出力する。温度補償処理は、例えば温度変動による発振周波数の変動を抑制して補償する処理である。即ち処理回路５０は、温度変動があった場合にも周波数が一定になるように、発振回路３０の発振周波数の温度補償処理を行う。具体的には処理回路５０は、温度センサー回路７０の出力である温度検出データに基づいてデジタルの温度補償処理を行う。例えば処理回路５０は、温度検出データに基づいて周波数調整データを求める。そして、求められた周波数調整データに基づいて、発振回路３０の可変容量回路の容量値が調整されることで、発振回路３０の発振周波数の温度補償処理が実現される。

不揮発性メモリー６８は、回路装置２０で用いられる各種の情報を記憶する記憶装置である。不揮発性メモリー６８は、例えばＦＡＭＯＳ（Floating gate Avalanche injection MOS）メモリー又はＭＯＮＯＳ（Metal-Oxide- Nitride-Oxide-Silicon）メモリー等のＥＥＰＲＯＭにより実現できるが、これに限らず、ＯＴＰ（One Time Programmable）メモリー又はヒューズ型ＲＯＭ等であってもよい。不揮発性メモリー６８は、例えば温度補償処理用の情報である温度補償データを記憶する。具体的には後述するように温度補償処理に用いられるルックアップテーブルの情報を記憶する。

電源回路８０は、パッドＰＶＤＤからの電源電圧ＶＤＤやパッドＰＧＮＤからのグランド電圧が供給されて、回路装置２０の内部回路用の種々の電源電圧を内部回路に供給する。電源回路８０は、回路装置２０で用いられる基準電圧や基準電流を生成する基準電圧生成回路や基準電流生成回路を含むことができる。例えば電源回路８０はクロック信号生成回路４０、処理回路５０等に電源を供給する。例えば電源回路８０は、第１レギュレーターを有し、第１レギュレーターは、外部電源電圧である電源電圧ＶＤＤのレギュレートを行って、第１レギュレート電源電圧をクロック信号生成回路４０の発振回路３０等の電源として供給する。また電源回路８０は、第２レギュレーターを有し、第２レギュレーターは、電源電圧ＶＤＤのレギュレートを行って、第２レギュレート電源電圧を処理回路５０等の電源として供給する。

Ｉ／Ｏ回路９０は、パッドＰＯＥに接続されるＩ／Ｏ回路であり、例えば外部から出力イネーブル信号等の信号が入力される入力バッファー回路を含む。なおＩ／Ｏ回路９０が、外部に信号を出力する出力バッファー回路や、検査用のテスト回路等を含んでもよい。Ｉ／Ｏ回路９２は、パッドＰＣＫに接続されるＩ／Ｏ回路であり、例えば外部にクロック信号ＣＫ等の信号を出力する出力バッファー回路を含む。なおＩ／Ｏ回路９２が、外部からの信号が入力される入力バッファー回路や、検査用のテスト回路等を含んでもよい。

回路装置２０は、パッドＰＸ１、ＰＸ２、ＰＶＤＤ、ＰＧＮＤ、ＰＯＥ、ＰＣＫを含む。これらのパッドは、例えば半導体チップである回路装置２０の端子である。例えばパッド領域では、絶縁層であるパシベーション膜から金属層が露出しており、この露出した金属層により回路装置２０のパッドが構成される。パッドＰＸ１、ＰＸ２は振動子１０の接続用のパッドである。例えばパッドＰＸ１は、振動子１０の一端に電気的に接続され、パッドＰＸ２は、振動子１０の他端に電気的に接続される。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０のパッドＰＸ１、ＰＸ２とが電気的に接続される。

発振器４は、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、端子ＴＯＥ、端子ＴＣＫを含む。これらの端子は発振器４の外部接続用の端子であり、図１では発振器４は例えば端子数が４である４端子の発振器となっている。なお発振器４の端子数は５以上であってもよい。電源端子ＴＶＤＤは電源電圧ＶＤＤが入力される端子である。例えば外部の電源供給デバイスからの電源電圧ＶＤＤが電源端子ＴＶＤＤに供給される。グランド端子ＴＧＮＤは、グランド電圧であるＧＮＤが供給される端子である。ＧＮＤはＶＳＳと呼ぶこともでき、グランド電圧は例えば接地電位である。本実施形態ではグランドを、適宜、ＧＮＤと記載する。

端子ＴＯＥは、通常動作モードでは出力イネーブル信号が入力される端子である。例えばクロック信号ＣＫの出力のイネーブル、ディスエーブルを設定する出力イネーブル信号が端子ＴＯＥに入力される。端子ＴＯＥは例えば第１端子である。端子ＴＣＫは、通常動作モードではクロック信号ＣＫが出力される端子である。例えば発振回路３０での発振信号に基づくクロック信号ＣＫが端子ＴＣＫから外部に出力される。端子ＴＣＫは例えば第２端子である。

電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、端子ＴＯＥ、端子ＴＣＫは、各々、回路装置２０のパッドＰＶＤＤ、ＰＧＮＤ、ＰＯＥ、ＰＣＫに電気的に接続される。例えばパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて電気的に接続される。そして発振器４の電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、端子ＴＯＥ、端子ＴＣＫは外部デバイスに電気的に接続される。

図２に回路装置２０の詳細な構成例を示す。図２ではクロック信号生成回路４０は発振回路３０とバッファー回路ＢＦを含む。発振回路３０は、振動子１０を発振させて発振信号ＯＳＣを生成する。バッファー回路ＢＦは、発振信号ＯＳＣをバッファリングしてクロック信号ＣＫを出力する。例えばバッファー回路ＢＦは、発振信号ＯＳＣを波形整形して、矩形波のクロック信号ＣＫを出力する。なおクロック信号生成回路４０は図２の構成には限定されない。例えば発振回路３０からの発振信号ＯＳＣの周波数を逓倍した周波数のクロック信号ＣＫを生成するＰＬＬ回路を、クロック信号生成回路４０に設けてもよい。このＰＬＬ回路は、発振信号ＯＳＣの周波数を分数逓倍できるフラクショナル－Ｎ型のＰＬＬ回路であってもよい。

発振回路３０は駆動回路３２を含む。駆動回路３２は、ノードＮ１が入力ノードとなり、ノードＮ２が出力ノードとなるインバーター回路ＩＶを含む。また駆動回路３２は、ノードＮ１とパッドＰＸ１との間に設けられるキャパシターＣＸと、ノードＮ２とパッドＰＸ２との間に設けられる抵抗ＲＸ１と、ノードＮ１とノードＮ２との間に設けられる抵抗ＲＸ２を含む。

また発振回路３０は可変容量回路３４を含む。可変容量回路３４には、ノードＮ１とグランドノードとの間に直列接続されるキャパシターアレイ及びスイッチアレイが設けられている。また可変容量回路３４には、ノードＮ２とグランドノードとの間に直列接続されるキャパシターアレイ及びスイッチアレイも設けられている。なおノードＮ１、Ｎ２の一方のノードのみにキャパシターアレイ及びスイッチアレイを設けてもよい。キャパシターアレイは、容量値がバイナリーに重み付けされた複数のキャパシターを有する。そしてスイッチアレイは、各スイッチが複数のキャパシターの各キャパシターの一端に接続される複数のスイッチを含む。複数のスイッチの各スイッチはＣＭＯＳのトランジスターにより実現できる。そしてこれらの複数のスイッチは、処理回路５０から出力される容量調整データである周波数調整データＤＦＡに基づいてオン、オフされる。例えば複数のスイッチの各スイッチは、周波数調整データＤＦＡの各ビットが第１論理レベルである場合にはオンになり、第２論理レベルである場合にはオフになる。第１論理レベルは例えば「１」、「０」の一方であり、第２論理レベルは例えば「１」、「０」の他方である。このように周波数調整データＤＦＡに基づいて可変容量回路３４の容量が調整されることで、発振回路３０の発振信号ＯＳＣの発振周波数が調整される。そして温度補償処理により生成された周波数調整データＤＦＡに基づいて発振周波数が調整されることで、振動子１０の振動の周波数の温度補償が行われて、例えば温度変化があった場合にも発振周波数を一定にする温度補償処理が実現される。

処理回路５０は、温度補償回路５１、ＦＬＬ回路５２、監視回路５３、モード設定回路５４、切替回路５５、シリアルインターフェース回路５６を含む。温度補償回路５１は、発振周波数の温度補償処理を行う。例えば処理回路５０の温度補償回路５１は、温度センサー回路７０からの温度検出データＤＴＳに基づいて温度補償処理を行って、周波数調整データＤＦＡを出力する。具体的には不揮発性メモリー６８は、温度検出データＤＴＳと周波数調整データＤＦＡの対応を表すルックアップテーブルＬＵＴを記憶する。例えばルックアップテーブルＬＵＴでは、温度検出データＤＴＳにより表される各温度と、周波数調整データＤＦＡの各周波数調整値が対応づけられている。そして温度補償回路５１は、このルックアップテーブルＬＵＴを用いて、温度検出データＤＴＳから周波数調整データＤＦＡを求める温度補償処理を行う。なお温度補償回路５１は、温度検出データＤＴＳを変換温度データに変換する演算処理を行ってもよく、ルックアップテーブルＬＵＴは、この変換温度データと周波数調整データＤＦＡの対応を表すテーブルであってもよい。変換温度データは、温度検出データＤＴＳと同様に温度に対して単調増加又は単調減少するデータであるが、変換温度データの傾きは、温度範囲に応じて温度検出データＤＴＳの傾きから変換されている。

ＦＬＬ回路５２は、図６等で後述する基準クロック信号ＲＣＫとクロック信号ＣＫの周波数同期を行うための回路である。例えば周波数調整モードである第２モードにおいて、処理回路５０のＦＬＬ回路５２は、第１端子である端子ＴＯＥからの基準クロック信号ＲＣＫと、クロック信号生成回路４０からのクロック信号ＣＫとの比較処理を行い、比較処理の結果に基づく周波数調整データＤＦＡを出力する。例えばＦＬＬ回路５２は、基準クロック信号ＲＣＫとクロック信号ＣＫの周波数比較による周波数同期を行って、周波数調整データＤＦＡを生成する。そして周波数調整モードである第２モードでは、クロック信号生成回路４０は、このようにして生成された周波数調整データＤＦＡに対応した周波数のクロック信号ＣＫを生成する。例えば周波数調整データＤＦＡにより可変容量回路３４の容量が調整されることで発振信号ＯＳＣの周波数が調整され、このように周波数調整された発振信号ＯＳＣに基づくクロック信号ＣＫが、クロック信号生成回路４０から出力される。そして、このクロック信号ＣＫはＦＬＬ回路５２にフィードバックされる。

監視回路５３は回路装置２０での種々の監視処理を行う。例えば監視回路５３は、第１端子である端子ＴＯＥの端子状態を監視する。或いは監視回路５３は、第２端子である端子ＴＣＫの端子状態を監視してもよい。ここで端子状態の監視は、端子に入力される信号の状態を監視することであり、監視回路５３は、例えば端子に入力される信号のレベルがアクティブレベルであるか、非アクティブレベルであるかを監視したり、アクティブレベルの幅や非アクティブレベルの幅を監視したり、或いは信号レベルの変化パターンを監視する。なお信号がアクティブレベルとは、例えば正論理の場合にはハイレベルであり、負論理の場合にはローレベルである。また信号が非アクティブレベルとは、例えば正論理の場合にはローレベルであり、負論理の場合にはハイレベルである。

モード設定回路５４は発振器４のモード設定処理を行う。例えば発振器４は、通常動作モード、周波数調整モード、メモリー書き込みモードなどの複数のモードを有する。モードは例えば発振器４の動作モードである。そしてモード設定回路５４は、例えば監視回路５３での端子状態の監視結果等に基づいて、複数のモードの中から対応するモードを選択し、選択したモードで発振器４を動作させる。なお発振器４の複数のモードとしては、上記以外にも、検査用の内部信号のモニターモードや振動子１０のオーバードライブモードなどを含んでもよい。

切替回路５５は端子機能の切替処理を行う。例えば切替回路５５は、モード設定回路５４により切替先のモードが選択された場合に、切替元のモードにおいて割り当てられていた機能とは異なる機能を端子に割り当てる処理を行う。例えば切替回路５５は、周波数調整モードである第２モードが選択された場合に、通常動作モードである第１モードにおいて第１機能端子に割り当てられる端子ＴＯＥを、基準クロック信号ＲＣＫが入力される第３機能端子に割り当て、第１モードにおいて第２機能端子に割り当てられる端子ＴＣＫを、周波数調整データＤＦＡが出力される第４機能端子に割り当てる。第１機能端子は、例えば出力イネーブル信号の入力端子又は周波数制御電圧の入力端子などである。第２機能端子は例えばクロック信号ＣＫの出力端子などである。

シリアルインターフェース回路５６はシリアルインターフェースの通信を行うための回路である。例えばシリアルインターフェース回路５６は、シリアルクロック信号ＳＣＬに同期して、シリアルデータＳＤＡを取り込んだり、シリアルデータＳＤＡを出力するシリアルインターフェースの通信を行う。例えばシリアルインターフェース回路５６は、端子ＴＣＫから入力されるシリアルクロック信号ＳＣＬと、端子ＴＯＥから入出力されるシリアルデータＳＤＡを用いたシリアルインターフェースの通信を行う。シリアルインターフェース回路５６は、例えばＳＰＩ（Serial Peripheral Interface）、Ｉ２Ｃ（Inter-Integrated Circuit）などのインターフェース回路により実現できる。

温度センサー回路７０は、電流設定回路７２とリングオシレーター７４とカウンター回路７６を含む。例えばカウンター回路７６は、クロック信号ＣＫにより規定されるカウント期間において、リングオシレーター７４の発振信号である出力パルス信号をカウントし、そのカウント値を温度検出データＤＴＳとして出力する。具体的には電流設定回路７２がリングオシレーター７４の動作電流を設定する。例えば電流設定回路７２は、リングオシレーター７４が有する複数のインバーター回路に流れる動作電流を設定するためのバイアス電圧を生成する。このような電流設定回路７２を設けて、リングオシレーター７４の動作電流を設定することで、リングオシレーター７４の発振周波数を制御できるようになる。例えば電流設定回路７２は、温度が上昇するにつれて電流値が大きくなるように、リングオシレーター７４の動作電流を設定する。このようにすれば、温度が上昇するにつれて、リングオシレーター７４の発振周波数が高くなるような周波数制御を実現できる。そしてカウンター回路７６が、クロック信号ＣＫにより規定されるカウント期間において、リングオシレーター７４の発振信号である出力パルス信号をカウントし、そのカウント値を温度検出データＤＴＳとして出力することで、温度が上昇するにつれて温度検出値が高くなるような温度検出データＤＴＳを出力できるようになる。

次に本実施形態の詳細な動作について図３、図４、図５を用いて説明する。図１、図２で説明したように本実施形態の発振器４は、振動子１０を発振させる発振回路３０によりクロック信号ＣＫを生成するクロック信号生成回路４０と、処理回路５０と、温度を検出する温度センサー回路７０と、第１端子である端子ＴＯＥと、第２端子である端子ＴＣＫと、電源電圧ＶＤＤが入力される電源端子ＴＶＤＤと、グランド電圧が入力されるグランド端子ＴＧＮＤを含む。具体的には、クロック信号生成回路４０、処理回路５０、温度センサー回路７０は例えば回路装置２０に設けられている。

そして図３に示すように、第１モードにおいて、処理回路５０は、温度センサー回路７０からの温度検出データＤＴＳに基づいて温度補償処理を行って、周波数調整データＤＦＡを出力し、クロック信号生成回路４０は、周波数調整データＤＦＡに対応した周波数のクロック信号ＣＫを生成する。このように温度補償処理により求められた周波数調整データＤＦＡに基づいて、発振回路３０の発振周波数の温度補償処理を行って、クロック信号ＣＫを生成することで、温度が変化しても周波数が一定になるようなクロック信号ＣＫを生成できるようになる。

そして第１モードにおいて、端子ＴＯＥは、第１機能端子に割り当てられており、例えば出力イネーブル信号ＯＥの入力端子になっている。また第１モードにおいて、端子ＴＣＫは、第２機能端子に割り当てられており、例えばクロック信号ＣＫの出力端子になっている。例えば端子ＴＯＥに入力される出力イネーブル信号ＯＥがアクティブレベルであるハイレベルである場合に、端子ＴＣＫからクロック信号ＣＫが出力される。一方、端子ＴＯＥに入力される出力イネーブル信号ＯＥが非アクティブレベルであるローレベルである場合には、クロック信号ＣＫは非出力になり、端子ＴＣＫの電圧レベルが固定電圧レベルに設定される。なお第１モードにおける端子ＴＯＥの第１機能端子は、このような出力イネーブル信号ＯＥの入力端子には限定されず、周波数制御電圧ＶＣの入力端子であってもよい。例えば端子ＴＯＥに入力される周波数制御電圧ＶＣに応じて発振周波数を変化させることで、クロック信号ＣＫの周波数を変化させる。一例としては、回路装置２０とマイコン等の外部回路とによりＰＬＬ回路のループを形成し、発振回路３０をＰＬＬ回路の電圧制御発振回路（ＶＣＯ）として動作させる。この場合には、周波数制御電圧ＶＣをＡ／Ｄ変換して周波数制御データを出力するＡ／Ｄ変換回路を、回路装置２０に設けて、この周波数制御データにより発振回路３０の発振周波数を制御すればよい。

一方、図４に示すように、第２モードにおいて、処理回路５０は、第１モードにおいて第１機能端子に割り当てられる端子ＴＯＥを、基準クロック信号ＲＣＫが入力される第３機能端子に割り当てる。即ち端子ＴＯＥの機能を、出力イネーブル信号ＯＥを入力する端子機能から、基準クロック信号ＲＣＫを入力する端子機能に切り替える。また処理回路５０は、第１モードにおいて第２機能端子に割り当てられる端子ＴＣＫを、周波数調整データＤＦＡが出力される第４機能端子に割り当てる。即ち端子ＴＣＫの機能を、クロック信号ＣＫを出力する端子機能から、周波数調整データＤＦＡを出力する端子機能に切り替える。より望ましくは、端子ＴＣＫの機能を、クロック信号ＣＫを出力する端子機能から、周波数調整データＤＦＡと温度検出データＤＴＳを出力する端子機能に切り替える。そして第２モードにおいては、処理回路５０は、端子ＴＯＥから入力された基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡを、端子ＴＣＫから出力させる。

即ち、第１モードでは、温度センサー回路７０の温度検出データＤＴＳに基づく温度補償処理により周波数調整データＤＦＡが生成され、図３に示すように、この周波数調整データＤＦＡに対応した周波数のクロック信号ＣＫが、端子ＴＣＫから出力される。これにより温度が変化しても周波数が一定になるように温度補償されたクロック信号ＣＫが、端子ＴＣＫから出力されるようになる。このとき、端子ＴＯＥに入力される出力イネーブル信号ＯＥにより、端子ＴＣＫからのクロック信号ＣＫの出力をイネーブルにするか、ディスエーブルにするかを制御できる。

一方、第２モードでは、図４に示すように、端子ＴＯＥが基準クロック信号ＲＣＫの入力端子に割り当てられ、端子ＴＣＫが周波数調整データＤＦＡの出力端子に割り当てられる。より望ましくは、端子ＴＣＫが周波数調整データＤＦＡと温度検出データＤＴＳの出力端子に割り当てられる。そして、端子ＴＯＥから入力された基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡが、端子ＴＣＫから出力されるようになる。より望ましくは、端子ＴＯＥから入力された基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡと、温度検出データＤＴＳが、端子ＴＣＫから出力されるようになる。基準クロック信号ＲＣＫは、温度が変化しても殆ど周波数が変動しない高精度のクロック信号である。例えば基準クロック信号ＲＣＫは原子時計等により実現される高精度のクロックジェネレーターにより生成されて、発振器４の端子ＴＯＥに入力される。基準クロック信号ＲＣＫの周波数精度は、発振器４の仕様において要求される周波数精度よりも高い。そして、この高精度の基準クロック信号ＲＣＫとクロック信号ＣＫとの比較により決定された周波数調整データＤＦＡが、端子ＴＣＫから出力される。例えば基準クロック信号ＲＣＫの周波数又は分周周波数にクロック信号ＣＫを例えば周波数同期させたときの周波数調整データＤＦＡが、端子ＴＣＫから出力される。分周周波数は例えば発振器４の公称周波数に対応する周波数であり、例えば３２ＫＨｚの発振器４であれば３２ＫＨｚの周波数である。そして、環境の温度を変化させたときの各温度において発振器４の端子ＴＣＫから出力された周波数調整データＤＦＡが、外部のテスターなどの計測装置に取り込まれて、計測装置のメモリーに各温度に対応づけて記憶される。より望ましくは、環境の温度を変化させたときの各温度において発振器４の端子ＴＣＫから出力された周波数調整データＤＦＡと、各温度において温度センサー回路７０により検出された温度検出データＤＴＳが、外部のテスターなどの計測装置に取り込まれて、計測装置のメモリーに記憶される。そして、計測装置に記憶された計測情報に基づくルックアップテーブルＬＵＴが、発振器４の不揮発性メモリー６８に書き込まれる。そして発振器４の実動作時に、不揮発性メモリー６８に書き込まれたルックアップテーブルＬＵＴに基づいて温度補償処理が行われることで、温度補償された高精度のクロック信号ＣＫを端子ＴＣＫから出力できるようになる。

このように本実施形態によれば、例えば端子ＴＯＥ、端子ＴＣＫ、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤというように発振器４の端子数が限られている場合にも、これらの端子を有効活用して、第１モードでのクロック信号ＣＫの出力や出力イネーブル信号ＯＥによるクロック出力制御と、第２モードでの基準クロック信号ＲＣＫに基づく周波数調整とを、実現できるようになる。従って、少ない端子数の発振器４において、デジタル制御の温度補償型発振器における周波数調整機能を実現することが可能になる。

なお図５に示すように、メモリー書き込みモードである第３モードにおいては、処理回路５０は、端子ＴＯＥを、不揮発性メモリー６８の書き込み電圧が入力される第５機能端子に割り当て、端子ＴＣＫを、不揮発性メモリー６８の書き込みクロック信号が入力される第６機能端子に割り当てる。不揮発性メモリー６８の書き込みには、例えば７．５Ｖ等の高電圧の書き込み電圧が必要になるため、この書き込み電圧が外部の電源装置から端子ＴＯＥを介して不揮発性メモリー６８に供給される。そして、処理回路５０の記憶回路であるレジスターに書き込まれた情報が、端子ＴＣＫを介して入力された書き込みクロック信号に基づいて不揮発性メモリー６８に書き込まれて記憶される。

また第２モードにおいて処理回路５０は、端子ＴＯＥからの基準クロック信号ＲＣＫと、クロック信号生成回路４０からのクロック信号ＣＫとの比較処理を行い、比較処理の結果に基づく周波数調整データＤＦＡを出力する。ここで比較処理は例えば周波数比較処理である。そして第２モードにおいてクロック信号生成回路４０は、周波数調整データＤＦＡに対応した周波数のクロック信号ＣＫを生成する。即ち、クロック信号生成回路４０が、周波数調整データＤＦＡに対応した周波数のクロック信号ＣＫを生成し、このクロック信号ＣＫと、基準クロック信号ＲＣＫとの比較処理が行われ、この比較処理の結果に基づく周波数調整データＤＦＡがクロック信号生成回路４０に入力されるというフィードバックループが形成されることで、周波数調整データＤＦＡが決定される。このようにすれば、このようなフィードバックループにおいて基準クロック信号ＲＣＫに基づき周波数調整データＤＦＡを決定して、決定された周波数調整データＤＦＡを、第２モードにおいて端子ＴＣＫから出力できるようになる。

例えば図６は処理回路５０のＦＬＬ回路５２の説明図である。図６では、例えば１０ＭＨｚの周波数の基準クロック信号ＲＣＫが、端子ＴＯＥを介して処理回路５０に入力されている。このような１０ＭＨｚの基準クロック信号ＲＣＫは計測機器の基準クロック信号として広く使用されているクロック信号である。そして処理回路５０のＦＬＬ回路５２は、例えば周波数比較回路５８と分周回路５９を有し、分周回路５９が基準クロック信号ＲＣＫの分周を行い、分周後の基準クロック信号ＲＣＫＤを出力する。例えば発振器４のクロック信号ＣＫの仕様の周波数が３２．７６８ＫＨｚである場合には、分周回路５９は３２．７６８ＫＨｚの分周後の基準クロック信号ＲＣＫＤを出力する。そして周波数比較回路５８は、分周後の基準クロック信号ＲＣＫＤとクロック信号ＣＫの周波数比較を行い、分周後の基準クロック信号ＲＣＫＤの周波数とクロック信号ＣＫの周波数を近づけるような周波数調整データＤＦＡをクロック信号生成回路４０に出力する。そしてクロック信号生成回路４０は、この周波数調整データＤＦＡに基づくクロック信号ＣＫを、フィードバッククロック信号として、周波数比較回路５８に出力する。このようなフィードバックループにより、クロック信号ＣＫの周波数を、高精度の基準クロック信号ＲＣＫＤの周波数に一致させるフィードバック処理が可能になる。そして、このようなＦＬＬ回路５２の周波数比較によるフィードバック処理により決定された周波数調整データＤＦＡが、端子ＴＣＫを介して外部に出力される。このようにすれば、環境温度の各温度において、クロック信号ＣＫの周波数が、仕様の周波数である３２．７６８ＫＨｚになるような周波数調整データＤＦＡを外部に出力できるようになり、第２モードによる周波数調整機能の実現が可能になる。なお後述の図１２に示すようにＦＬＬ回路５２は分周回路５９を有していなくてもよい。

また本実施形態では図４、図６に示すように、第２モードにおいて、処理回路５０は、周波数調整データＤＦＡと共に温度検出データＤＴＳを端子ＴＣＫから出力させる。例えば第２モードにおいて、測定のために環境の温度を変化させたときに、温度センサー回路７０は、環境の温度を検出し、その温度に対応する温度検出データＤＴＳを出力する。図６に示すように処理回路５０は、このように各温度において温度センサー回路７０が出力した温度検出データＤＴＳと、その温度の際の周波数調整データＤＦＡを、端子ＴＣＫから出力させる。具体的には、ビットストリームジェネレーター６５が、周波数比較回路５８からの周波数調整データＤＦＡと温度検出回路７０からの温度検出データＤＴＳを受け、周波数調整データＤＦＡと温度検出データＤＴＳをビットストリームデータの形式で出力する。これにより、外部の計測装置は、図６に示すように温度検出データにより表される各温度に対して、各温度での周波数調整データが対応づけられた計測情報を取得できるようになる。そして、取得された計測情報に基づくルックアップテーブルＬＵＴが、発振器４の不揮発性メモリー６８に書き込まれる。そして第１モードにおいて、処理回路５０は、この不揮発性メモリー６８に書き込まれたルックアップテーブルＬＵＴに基づいて温度補償処理を行って、周波数調整データＤＦＡを出力し、クロック信号生成回路４０は、周波数調整データＤＦＡに対応した周波数のクロック信号ＣＫを生成する。これにより第２モードの周波数調整による計測情報を用いて、第１モードにおいて、温度補償処理を行って、温度補償されたクロック信号ＣＫを発振器４から出力できるようになる。例えば図６において、温度が２５．０℃であるときの温度検出データＤＴＳ０に対応づけられた周波数調整データＤＦＡ０が、通常動作モードである第１モードにおいて、温度センサー回路７０が２５．０℃に対応する温度検出データＤＴＳ０を出力したときに、クロック信号生成回路４０に入力されるようになる。また温度が２５．１℃であるときの温度検出データＤＴＳ１に対応づけられた周波数調整データＤＦＡ１が、通常動作モードである第１モードにおいて、温度センサー回路７０が２５．１℃に対応する温度検出データＤＴＳ１を出力したときに、クロック信号生成回路４０に入力されるようになる。従って、環境温度が各温度であるときに、仕様の周波数に対応するクロック信号ＣＫを、発振器４が出力できるようになり、高精度のデジタル制御の温度補償型発振器の実現が可能になる。なお第２モードにおいて端子ＴＣＫから周波数調整データＤＦＡだけを出力し、温度検出データＤＴＳについては出力しないようにする変形実施も可能である。

また本実施形態では、図４に示すように、第２モードにおいて処理回路５０は、周波数調整データＤＦＡと温度検出データＤＴＳとをビットストリームデータとして端子ＴＣＫから出力させる。例えば周波数調整データＤＦＡと温度検出データＤＴＳとが、シリアルデータのビット列で端子ＴＣＫから出力される。例えば後述するような所定フォーマットのビット列で、周波数調整データＤＦＡと温度検出データＤＴＳとが時分割で端子ＴＣＫから出力される。このようにすることで、１つの端子ＴＣＫを用いて、周波数調整データＤＦＡと温度検出データＤＴＳとをビットストリームデータにより外部に出力できるようになる。従って、発振器４の端子数が少ない場合にも、第２モードにおいて周波数調整データＤＦＡと温度検出データＤＴＳを外部に効率的に出力できるようになる。これにより外部の計測装置は、シリアルデータ線を用いてビットストリームデータで送られて来た周波数調整データＤＦＡと温度検出データＤＴＳとを効率的に取り込んで、温度検出データＤＴＳにより表される各温度に対して、各温度での周波数調整データが対応づけられた計測情報を効率的に取得できるようになる。なおビットストリームデータのフォーマット等の詳細については後述する。

また本実施形態では、第２機能端子は、クロック信号ＣＫが出力される端子である。即ち、第２端子である端子ＴＣＫは、第１モードにおいて、クロック信号ＣＫが出力される端子に割り当てられる。このようにすることで、第１モードでは、端子ＴＣＫが第２機能端子であるクロック信号ＣＫの出力端子に割り当てられ、温度補償処理が行われたクロック信号ＣＫを、端子ＴＣＫから出力できるようになる。そして第２モードになると、この端子ＴＣＫが、周波数調整データＤＦＡが出力される第４機能端子に割り当てられ、端子ＴＣＫから周波数調整データＤＦＡを出力できるようになる。

また本実施形態では、第１機能端子は、クロック信号ＣＫの出力イネーブル信号ＯＥが入力される端子である。即ち、第１端子である端子ＴＯＥは、第１モードにおいて、クロック信号ＣＫの出力イネーブル信号ＯＥが入力される端子に割り当てられる。このようにすることで、第１モードでは、端子ＴＯＥが第１機能端子である出力イネーブル信号ＯＥの入力端子に割り当てられ、出力イネーブル信号ＯＥを用いてクロック信号ＣＫの出力と非出力を切り替えることが可能になる。そして第２モードになると、この端子ＴＯＥが、基準クロック信号ＲＣＫが入力される第３機能端子に割り当てられ、端子ＴＯＥを介して処理回路５０に基準クロック信号ＲＣＫを入力できるようになる。そして、この基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡを、例えば第２端子である端子ＴＣＫから出力できるようになる。なお第１機能端子は、周波数制御電圧ＶＣが入力される端子であってもよい。即ち、第１モードにおいて、第１端子である端子ＴＯＥは、周波数制御電圧ＶＣが入力される端子に割り当てられてもよい。このようにすれば、第１モードでは、端子ＴＯＥを介して入力された周波数制御電圧ＶＣに基づいて、例えばクロック信号生成回路４０で生成されるクロック信号ＣＫの周波数の制御などを行うことが可能になる。そして第２モードになると、周波数制御電圧ＶＣの入力端子である端子ＴＯＥが、基準クロック信号ＲＣＫの入力端子に割り当てられ、端子ＴＯＥを介して処理回路５０に基準クロック信号ＲＣＫを入力できるようになる。

図７は発振器４の各種のモードについての説明図である。図７に示すように第１モードである通常動作モードでは、端子ＴＯＥが出力イネーブル信号ＯＥの入力端子に割り当てられ、端子ＴＣＫがクロック信号ＣＫの出力端子に割り当てられる。そして端子ＴＯＥがハイレベルに設定されると、クロック出力がイネーブルになり、端子ＴＣＫからクロック信号ＣＫが出力される。一方、端子ＴＯＥがローレベルに設定されると、クロック出力がディスエーブルになり、端子ＴＣＫが例えばローレベル等の固定電圧レベルに設定される。

機能切替エントリーでは、端子ＴＯＥに機能切替のエントリー信号が入力される。エントリー信号の詳細については後述する。シリアルインターフェースモードでは、端子ＴＯＥが、シリアルデータＳＤＡの入出力端子に割り当てられ、端子ＴＣＫが、シリアルクロック信号ＳＣＬの入力端子に割り当てられる。そして図２のシリアルインターフェース回路５６が、端子ＴＣＫに入力されたシリアルクロック信号ＳＣＬに基づいて、端子ＴＯＥを介したシリアルデータＳＤＡの入出力を行う。例えば処理回路５０のレジスターへのデータの書き込みや、レジスターからのデータの読み出しは、このシリアルインターフェースモードにおいて行われる。

第２モードである周波数調整モードでは、端子ＴＯＥが、基準クロック信号ＲＣＫの入力端子に割り当てられ、端子ＴＣＫが、周波数調整データＤＦＡ、温度検出データＤＴＳのストリーム出力の端子に割り当てられる。

メモリー書き込みモードでは、端子ＴＯＥは、不揮発性メモリー６８の高電圧の書き込み電圧の入力端子に割り当てられ、端子ＴＣＫは、不揮発性メモリー６８の書き込みクロック信号の入力端子に割り当てられる。例えばシリアルインターフェースモードにおいて処理回路５０のレジスターに設定されたデータが、メモリー書き込みモードにおいて、端子ＴＯＥから入力された高電圧が供給された不揮発性メモリー６８に対して、端子ＴＣＫに入力された書き込みクロック信号を用いて書き込まれる。

図８はビットストリームデータのシンボル列の例である。例えば１Ｔの長さのハイレベルと１Ｔの長さのローレベルのパターンが、論理レベル「０」のパターンとなり、１Ｔの長さのハイレベルと３Ｔの長さのローレベルのパターンが、論理レベル「１」のパターンになる。図９はビットストリームデータにおけるリーダー、トレイラーの例であり、図１０は、ビットストリームデータのパケットフォーマットの例である。図９に示すように、リーダーは、８Ｔの長さのハイレベルと４Ｔの長さのローレベルのパターンであり、トレイラーは、１Ｔの長さのハイレベルと１５Ｔの長さのローレベルのパターンである。そしてビットストリームデータのパケットでは、リーダーとトレイラーの間のペイロードに、例えば１６ビットの温度検出データＤＴＳと、例えば１４ビットの周波数調整データＤＦＡなどが設定される。図１１は、図７で説明した機能切替のエントリー信号のシンボル列の例である。エントリー信号はエントリーパルスとも呼ばれる。

本実施形態では、例えば電源が投入されると、発振器４のモードが図７の通常動作モードに設定され、端子ＴＯＥの出力イネーブル信号ＯＥの電圧レベルに応じて、端子ＴＣＫからクロック信号ＣＫが出力されたり、クロック信号ＣＫが非出力になる。そして、この通常動作モードにおいて、図１１で説明したシンボル列により表される特定のパターンのエントリー信号が端子ＴＯＥに入力されると、機能切替のエントリーが処理回路５０に認識され、例えば発振器４のモードがシリアルインターフェースモードに切り替わる。そしてシリアルインターフェース回路５６が、端子ＴＣＫに入力されるシリアルクロック信号ＳＣＬに基づいて、端子ＴＯＥを介してシリアルデータＳＤＡを入出力するシリアルインターフェースの通信を行う。このシリアルインターフェースモードにより、処理回路５０のレジスターへのコマンドやデータの書き込みが可能になる。そして、このシリアルインターフェースモードにおいて、例えばモード設定用のレジスターに対して周波数調整モードへの移行を指示する情報が書き込まれると、発振器４のモードが周波数調整モードに設定される。そして端子ＴＯＥから入力された基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡや温度検出データＤＴＳを、端子ＴＣＫから出力できるようになる。またシリアルインターフェースモードにおいて、例えばモード設定用のレジスターに対してメモリー書き込みモードへの移行を指示する情報が書き込まれると、発振器４のモードがメモリー書き込みモードに設定される。そして、メモリー書き込みモードへの移行前において、データ書き込み用のレジスターに書き込まれたデータが、メモリー書き込みモードにおいて、不揮発性メモリー６８に書き込まれるようになる。

このように本実施形態では処理回路５０は、端子ＴＯＥ又は端子ＴＣＫの少なくとも一方の端子を用いて入力された情報に基づいて、第１モードから第２モードへの切り替えを行う。上述を例にとれば、シリアルインターフェースモードにおいて、端子ＴＯＥ、ＴＣＫに入力されるシリアルデータＳＤＡ、シリアルクロック信号ＳＣＬを用いて、処理回路５０のレジスターに対して、周波数調整モードである第２モードへの移行を指示する情報が書き込まれると、発振器４のモードが、通常動作モードである第１モードから第２モードに切り替わる。このようにすれば、端子数の少ない発振器４の端子ＴＯＥ、ＴＣＫを有効利用して、第１モードから第２モードへの切り替えを実現できるようになる。そして第２モードにおいて基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡが端子ＴＣＫから出力されることで、この周波数調整データＤＦＡを利用したクロック信号ＣＫの高精度化を実現できるようになる。

なお、上記では、端子ＴＯＥ又は端子ＴＣＫの少なくとも一方の端子を用いて入力された情報に基づく第１モードから第２モードへの切り替えを、シリアルインターフェースモードを利用して実現しているが、本実施形態はこれに限定されない。例えば端子ＴＯＥ又は端子ＴＣＫに対して、所定パターンの信号が入力されたときに、第１モードから第２モードへと切り替えるようにしてもよい。或いは端子ＴＯＥに入力された信号のパターンと端子ＴＣＫに入力された信号のパターンの組み合わせに応じて、第１モードから第２モードへと切り替えるようにしてもよい。

また本実施形態では図７で説明したように、処理回路５０は、端子ＴＯＥに機能切り替えのエントリー信号が入力されたとき、シリアルインターフェースモードに切り替える。シリアルインターフェースモードでは、端子ＴＯＥ、ＴＣＫの一方の端子がシリアルデータ端子に割り当てられ、他方の端子がシリアルクロック端子に割り当てられる。図７では、端子ＴＯＥが、シリアルデータＳＤＡが入出力されるシリアルデータ端子に割り当てられ、端子ＴＣＫが、シリアルクロック信号ＳＣＬが入力されるシリアルクロック端子に割り当てられている。なお端子ＴＯＥをシリアルクロック端子に割り当て、端子ＴＣＫをシリアルデータ端子に割り当てるような変形実施も可能である。

このようにすれば、第１モードにおいて発振器４が通常動作を行っているときに、端子ＴＯＥに機能切り替えのエントリー信号が入力されると、シリアルインターフェースモードに切り替わるようになる。これにより、このシリアルインターフェースモードを利用して、例えば発振器４のモードの切り替えなどの種々の機能の切り替えを、効率的に行うことが可能になる。例えばシリアルインターフェースモードにおいて、シリアルクロック信号ＳＣＬとシリアルデータＳＤＡを用いたシリアル通信を行うことで、処理回路５０のレジスター等にコマンドやデータを書き込むことが可能になり、通常動作以外の様々な動作を発振器４に行わせることが可能になる。

また処理回路５０は、シリアルインターフェースモードにおいてシリアルデータ端子及びシリアルクロック端子を用いて入力された情報に基づいて、第１モードから第２モードへの切り替えを行う。例えばシリアルインターフェースモードにおいて、端子ＴＯＥがシリアルデータ端子に割り当てられ、端子ＴＣＫがシリアルクロック端子に割り当てられたとする。この場合には、端子ＴＯＥに入力されるシリアルデータＳＤＡと端子ＴＣＫに入力されるシリアルクロック信号ＳＣＬを用いて、処理回路５０の記憶回路であるレジスターに対して、第２モードへの移行を指示する情報が書き込まれると、発振器４のモードが、第１モードから第２モードに切り替わる。即ちシリアルデータ端子及びシリアルクロック端子を用いて入力された情報に基づき第１モードから第２モードへの切り替えが行われる。このようにすれば、エントリー信号を入力することで移行するシリアルインターフェースモードを有効利用して、第１モードから第２モードへの切り替えを実現できるようになる。そして第２モードにおいて基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡが端子ＴＣＫから出力されることで、この周波数調整データＤＦＡを利用したクロック信号ＣＫの高精度化を実現できるようになる。

また本実施形態の発振器４は、第２のモードにおいて端子ＴＣＫから出力された周波数調整データＤＦＡに基づき生成された温度補償データを記憶する不揮発性メモリー６８を含む。具体的には不揮発性メモリー６８は、温度補償データとして、温度補償処理用のルックアップテーブルＬＵＴを記憶する。ルックアップテーブルＬＵＴでは、例えば各温度に対応づけて、各温度に対応する周波数調整データＤＦＡが対応づけられている。そして、第１モードにおいて処理回路５０は、温度センサー回路７０からの温度検出データＤＴＳと、不揮発性メモリー６８から読み出された温度補償データとに基づいて、温度補償処理を行って、周波数調整データＤＦＡをクロック信号生成回路４０に出力する。具体的には不揮発性メモリー６８は、温度補償データとしてルックアップテーブルＬＵＴを記憶しており、ルックアップテーブルＬＵＴでは、上述のように各温度に対して周波数調整データＤＦＡが対応づけられている。従って、処理回路５０が、温度センサー回路７０からの温度検出データＤＴＳにより表される温度に対応づけられている周波数調整データＤＦＡをルックアップテーブルＬＵＴから読み出すことで、各温度に対応する周波数調整データＤＦＡをクロック信号生成回路４０に対して出力できるようになる。これにより、第２のモードにおいて端子ＴＣＫから出力された周波数調整データＤＦＡに基づき生成された温度補償データを用いて、第１モードでの温度補償処理を実現できるようになり、温度補償が行われた高精度のクロック信号ＣＫを出力できるようになる。

図１２に本実施形態の処理回路５０の詳細な構成例を示す。通常動作モードである第１モードでは、温度センサー回路７０からの温度検出データＤＴＳがルックアップテーブルＬＵＴに入力され、ルックアップテーブルＬＵＴは、温度検出データＤＴＳに対応する周波数調整データＤＦＡを出力する。そして第１モードでは、ＦＬＬ有効レジスター６０が無効の設定になっているため、セレクターＳＬ１は、ルックアップテーブルＬＵＴからの周波数調整データＤＦＡを選択して、クロック信号生成回路４０に出力する。そしてクロック信号生成回路４０が、周波数調整データＤＦＡにより調整された周波数のクロック信号ＣＫを生成し、このクロック信号ＣＫが、セレクターＳＬ２、出力バッファー回路ＢＦＱを介して、端子ＴＣＫから出力されるようになる。

また第１モードでは、端子ＴＯＥに入力された出力イネーブル信号ＯＥが、入力バッファー回路ＢＦＩ、セレクターＳＬ３を介して、出力バッファー回路ＢＦＱの出力イネーブル制御端子に入力される。これにより出力イネーブル信号ＯＥに応じて、クロック信号ＣＫの出力のイネーブル、ディスエーブルを制御できるようになる。

またエントリーパルスディテクター６１は、図７で説明したエントリー信号が、端子ＴＯＥから入力バッファー回路ＢＦＩを介して入力され、各種の信号を出力する。例えば端子ＴＯＥにエントリー信号であるエントリーパルスが入力されると、エントリーパルスディテクター６１からの信号に基づいて、シリアルインターフェース回路５６のリセットが解除され、シリアルインターフェース回路５６を用いたシリアルインターフェースの通信が可能になる。このシリアルインターフェースモードでは、シリアルインターフェース回路５６からの出力ディスエーブル信号がセレクターＳＬ３を介して、出力バッファー回路ＢＦＱの出力イネーブル制御端子に入力されて、出力バッファー回路ＢＦＱの信号出力がディスエーブルになる。なお図１２では、端子ＴＣＫを介してシリアルクロック信号ＳＣＬが入力される入力バッファー回路や、端子ＴＯＥを介してシリアルデータＳＤＡを出力する出力バッファー回路の図示を省略している。

周波数調整モードである第２モードでは、ＦＬＬ回路５２が動作する。ＦＬＬ回路５２は、ＲＣＫカウンター６２、ＲＣＫカウント期間タイマー６３、加算器ＡＤＤ１、フィルター回路６４を含む。フィルター回路６４は加算器ＡＤＤ２、ＡＤＤ３と遅延回路ＤＬＹを含む。そして第２モードにおいて、ＲＣＫカウンター６２は、端子ＴＯＥから入力バッファー回路ＢＦＩを介して入力された基準クロック信号ＲＣＫに基づくカウント処理を行う。ＲＣＫカウント期間タイマー６３は、基準クロック信号ＲＣＫのカウント期間を設定するためのタイマーである。具体的には、ＲＣＫカウント期間タイマー６３は、例えば３２ＫＨｚのクロック信号ＣＫの例えばｍクロック期間（ｍは１以上の整数）を、基準クロック信号ＲＣＫのカウント期間に設定する。そしてＲＣＫカウンター６２は、クロック信号ＣＫのｍクロック期間である、基準クロック信号ＲＣＫのカウント期間における、１０ＭＨｚの基準クロック信号ＲＣＫのクロック数をカウントする。基準クロック信号ＲＣＫのクロック数は、カウント期間における基準クロック信号ＲＣＫの例えば立ち上がりエッジ数である。そして加算器ＡＤＤ１が、ＲＣＫカウンター６２のカウント値から理想カウント値を減算する演算処理を行い、演算処理の結果をフィルター回路６４に出力する。理想カウント値は、クロック信号ＣＫの周波数が理想的な仕様の周波数であるときの、カウント期間における基準クロック信号ＲＣＫのクロック数である。フィルター回路６４では、Ｋｒ比例項とＫｉ積分項を加算する演算処理が加算器ＡＤＤ２により行われ、演算処理の結果が周波数調整データＤＦＡとして出力される。そして第２モードでは、ＦＬＬ有効レジスター６０が有効の設定になっているため、セレクターＳＬ１は、ＦＬＬ回路５２からの周波数調整データＤＦＡを選択して、クロック信号生成回路４０に出力する。これにより、周波数調整データＤＦＡに基づきクロック信号生成回路４０が生成したクロック信号ＣＫが、ＦＬＬ回路５２にフィードバックされ、ＲＣＫカウンター６２のカウント値を理想カウント値に近づけるフィードバック処理が行われるようになる。このようにすることで、図６で説明したように、第２モードにおいて、基準クロック信号ＲＣＫとクロック信号ＣＫの周波数比較に基づくフィードバック処理により得られた周波数調整データＤＦＡを、ＦＬＬ回路５２から出力できるようになり、当該周波数調整データＤＦＡを端子ＴＣＫから出力できるようになる。

また第２モードでは、ビットストリームジェネレーター６５は、ＦＬＬ回路５２からセレクターＳＬ１を介して入力される周波数調整データＤＦＡと、温度センサー回路７０からの温度検出データＤＴＳを受け、周波数調整データＤＦＡ及び温度検出データＤＴＳのビットストリームデータを生成する。そして、生成されたビットストリームデータが、セレクターＳＬ２、出力バッファー回路ＢＦＱを介して、端子ＴＣＫから出力されるようになる。

２．発振器の製造方法
次に本実施形態の発振器４の製造方法について説明する。図１３は本実施形態の発振器４の製造方法の一例を示す工程図である。

まず発振器４を第２モードに設定して、第１モードにおいて出力イネーブル信号ＯＥの入力端子に割り当てられる端子ＴＯＥを、基準クロック信号ＲＣＫの入力端子に割り当て、第１モードにおいてクロック信号ＣＫの出力端子に割り当てられる端子ＴＣＫを、周波数調整データＤＦＡの出力端子に割り当てる（ステップＳ１）。例えば図７で説明したようにインターフェースモードなどを利用して、通常動作モードである第１モードから、周波数調整モードである第２モードに切り替え、端子ＴＯＥ、端子ＴＣＫの端子機能を切り替える。そして発振器４の端子ＴＯＥに基準クロック信号ＲＣＫを入力する（ステップＳ２）。例えば外部のクロックジェネレーターから例えば１０ＭＨｚの基準クロック信号ＲＣＫを発振器４の端子ＴＯＥに入力する。そして発振器４に、端子ＴＯＥから入力された基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡを、端子ＴＣＫから出力させる（ステップＳ３）。より具体的には、発振器４に、端子ＴＯＥから入力された基準クロック信号ＲＣＫに基づき決定された周波数調整データＤＦＡと、温度検出データＤＴＳを、端子ＴＣＫから出力させる。例えば図６や図１２で説明したＦＬＬ回路５２により生成された周波数調整データＤＦＡが、端子ＴＣＫから外部に出力される。そして発振器４から出力された周波数調整データＤＦＡに基づいて、温度補償データを生成する（ステップＳ４）。より具体的には、発振器４から出力された周波数調整データＤＦＡと温度検出データＤＴＳとに基づいて、温度補償データを生成する。例えば外部の計測装置がビットストリームデータで出力された周波数調整データＤＦＡと温度検出データＤＴＳを取り込むことで、温度補償データが生成されるようになる。この温度補償データはルックアップテーブルＬＵＴに対応する。そして発振器４を第３モードに設定する（ステップＳ５）。例えば図７で説明したようなメモリー書き込みモードである第３モードに設定する。そして、この第３モードにおいて、温度補償データを発振器４に書き込む（ステップＳ６）。例えば温度補償データに対応するルックアップテーブルＬＵＴを、発振器４の不揮発性メモリー６８に書き込む。

このように本実施形態によれば、発振器４の端子数が限られている場合にも、これらの端子を有効活用して、第１モードでのクロック信号ＣＫの出力や出力イネーブル信号ＯＥによるクロック出力制御と、第２モードでの基準クロック信号ＲＣＫに基づく周波数調整とを、実現できるようになる。従って、デジタル制御の温度補償型発振器における周波数調整機能を、少ない端子数で実現できる発振器４の製造が可能になる。

３．発振器
図１４に本実施形態の発振器４の構造例を示す。発振器４は、振動子１０と、回路装置２０と、振動子１０及び回路装置２０を収容するパッケージ１５を有する。パッケージ１５は、例えばセラミック等により形成され、その内側に収容空間を有しており、この収容空間に振動子１０及び回路装置２０が収容されている。収容空間は気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ１５により、振動子１０及び回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。

パッケージ１５はベース１６とリッド１７を有する。具体的にはパッケージ１５は、振動子１０及び回路装置２０を支持するベース１６と、ベース１６との間に収容空間を形成するようにベース１６の上面に接合されたリッド１７とにより構成されている。そして振動子１０は、ベース１６の内側に設けられた段差部に端子電極を介して支持されている。また回路装置２０は、ベース１６の内側底面に配置されている。具体的には回路装置２０は、能動面がベース１６の内側底面に向くように配置されている。能動面は回路装置２０の回路素子が形成される面である。また回路装置２０の端子であるパッドにバンプＢＭＰが形成されている。そして回路装置２０は、導電性のバンプＢＭＰを介してベース１６の内側底面に支持される。導電性のバンプＢＭＰは例えば金属バンプであり、このバンプＢＭＰやパッケージ１５の内部配線や端子電極などを介して、振動子１０と回路装置２０が電気的に接続される。また回路装置２０は、バンプＢＭＰやパッケージ１５の内部配線を介して、発振器４の外部端子である端子１８、１９に電気的に接続される。端子１８、１９は、パッケージ１５の外側底面に形成されている。端子１８、１９は、外部配線を介して外部デバイスに接続される。外部配線は、例えば外部デバイスが実装される回路基板に形成される配線などである。これにより外部デバイスに対してクロック信号などを出力できるようになる。

なお図１４では、回路装置２０の能動面が下方に向くように回路装置２０がフリップ実装されているが、本実施形態はこのような実装には限定されない。例えば回路装置２０の能動面が上方に向くように回路装置２０を実装してもよい。即ち能動面が振動子１０に対向するように回路装置２０を実装する。或いは、発振器４は、ウェハレベルパッケージ（ＷＬＰ）の発振器であってもよい。この場合には発振器４は、半導体基板と、半導体基板の第１面と第２面との間を貫通する貫通電極とを有するベースと、半導体基板の第１面に対して、金属バンプ等の導電性の接合部材を介して固定される振動子１０と、半導体基板の第２面側に再配置配線層等の絶縁層を介して設けられる外部端子を含む。そして半導体基板の第１面又は第２面に、回路装置２０となる集積回路が形成される。この場合には、振動子１０及び集積回路が配置された複数のベースが形成された第１半導体ウェハーと、複数のリッドが形成された第２半導体ウェハーとを貼りつけることで、複数のベースと複数のリッドを接合し、その後にダイシングソー等によって発振器４の個片化を行う。このようにすれば、ウェハレベルパッケージの発振器４の実現が可能になり、高スループット、且つ、低コストでの発振器４の製造が可能になる。

以上に説明したように本実施形態の発振器は、振動子を発振させる発振回路によりクロック信号を生成するクロック信号生成回路と、処理回路と、温度を検出する温度センサー回路と、第１端子と、第２端子と、電源電圧が入力される電源端子と、グランド電圧が入力されるグランド端子と、を含む。そして第１モードにおいて、処理回路は、温度センサー回路からの温度検出データに基づいて温度補償処理を行って、周波数調整データを出力し、クロック信号生成回路は、周波数調整データに対応した周波数のクロック信号を生成する。また第２モードにおいて、処理回路は、第１モードにおいて第１機能端子に割り当てられる第１端子を、基準クロック信号が入力される第３機能端子に割り当て、第１モードにおいて第２機能端子に割り当てられる第２端子を、周波数調整データが出力される第４機能端子に割り当てる。そして処理回路は、第１端子から入力された基準クロック信号に基づき決定された周波数調整データを、第２端子から出力させる。

本実施形態によれば、第１モードにおいては、温度センサー回路からの温度検出データに基づいて温度補償処理が行われて、周波数調整データが生成され、周波数調整データに対応した周波数のクロック信号が生成される。一方、第２モードになると、第１モードにおいて第１機能端子、第２機能端子に割り当てられる第１端子、第２端子が、各々、基準クロック信号が入力される第３機能端子、周波数調整データが出力される第４機能端子に割り当てられる。そして第１端子から入力された基準クロック信号に基づき決定された周波数調整データが、第２端子から出力されるようになる。このようにすれば、発振器の端子数が限られている場合にも、これらの端子を有効活用して、第１モードでのクロック信号の出力と、第２モードでの基準クロック信号に基づく周波数調整とを、実現できるようになる。従って、少ない端子数の発振器において、デジタル制御の温度補償型発振器における周波数調整機能を実現することが可能になる。

また本実施形態では、第２モードにおいて、処理回路は、第１端子からの基準クロック信号と、クロック信号生成回路からのクロック信号との比較処理を行い、比較処理の結果に基づく周波数調整データを出力してもよい。

このようにすれば、クロック信号生成回路が、周波数調整データに対応した周波数のクロック信号を生成し、このクロック信号と基準クロック信号との比較処理が行われ、比較処理の結果に基づく周波数調整データがクロック信号生成回路に入力されるというフィードバックループが形成されることで、周波数調整データが決定されるようになる。

また本実施形態では、第２モードにおいて、処理回路は、周波数調整データと共に温度検出データを第２端子から出力させてもよい。

このようにすれば、外部の計測装置等は、温度検出データにより表される各温度に対して、当該各温度での周波数調整データが対応づけられた計測情報を取得できるようになる。

また本実施形態では、第２モードにおいて、処理回路は、周波数調整データと温度検出データとをビットストリームデータとして第２端子から出力させてもよい。

このようにすれば、外部の計測装置等は、シリアルデータ線を用いてビットストリームデータにより送られて来た周波数調整データと温度検出データとを効率的に取り込んで、温度検出データにより表される各温度に対して、各温度での周波数調整データが対応づけられた計測情報を効率的に取得できるようになる。

また本実施形態では、第２機能端子は、クロック信号が出力される端子であってもよい。

このようにすれば、第１モードでは、第２端子が第２機能端子であるクロック信号の出力端子に割り当てられ、温度補償処理が行われたクロック信号を、第２端子から出力できるようになる。

また本実施形態では、第１機能端子は、クロック信号の出力イネーブル信号が入力される端子又は周波数制御電圧が入力される端子であってもよい。

このようにすれば、第１モードでは、第１端子が第１機能端子である出力イネーブル信号の入力端子又は周波数制御電圧の入力端子に割り当てられ、出力イネーブル信号を用いてクロック信号の出力と非出力を切り替えたり、或いは周波数制御電圧に基づいてクロック信号の周波数を制御することなどが可能になる。

また本実施形態では、処理回路は、第１端子又は第２端子の少なくとも一方の端子を用いて入力された情報に基づいて、第１モードから第２モードへの切り替えを行ってもよい。

このようにすれば、端子数の少ない発振器の第１端子又は第２端子の少なくとも一方の端子を有効利用して、第１モードから第２モードへの切り替えを実現できるようになる。

また本実施形態では、処理回路は、第１端子に機能切り替えのエントリー信号が入力されたとき、第１端子及び第２端子の一方の端子がシリアルデータ端子に割り当てられ、他方の端子がシリアルクロック端子に割り当てられるシリアルインターフェースモードに切り替えてもよい。

このようにすれば、第１モードにおいて、第１端子に機能切り替えのエントリー信号が入力されると、シリアルインターフェースモードに切り替わるようになり、このシリアルインターフェースモードを利用して、発振器の種々の機能の切り替えを効率的に行うことが可能になる。

また本実施形態では、処理回路は、シリアルインターフェースモードにおいてシリアルデータ端子及びシリアルクロック端子を用いて入力された情報に基づいて、第２モードへの切り替えを行ってもよい。

このようにすれば、エントリー信号を入力することで移行するシリアルインターフェースモードを有効利用して、第１モードから第２モードへの切り替えを実現できるようになる。

また本実施形態では、第２のモードにおいて第２端子から出力された周波数調整データに基づき生成された温度補償データを記憶する不揮発性メモリーを含んでもよい。そして第１モードにおいて、処理回路は、温度センサー回路からの温度検出データと、不揮発性メモリーからの温度補償データとに基づいて、温度補償処理を行って、周波数調整データをクロック信号生成回路に出力してもよい。

このようにすれば、第２のモードにおいて第２端子から出力された周波数調整データに基づき生成された温度補償データを用いて、第１モードでの温度補償処理を実現できるようになり、温度補償が行われた高精度のクロック信号を出力できるようになる。

また本実施形態は、電源端子、グランド端子、第１端子及び第２端子と、を含み、第１モード、第２モード及び第３モードを有する発振器の製造方法である。そして第２モードにおいて、第１モードにおいて第１機能端子に割り当てられる第１端子を、基準クロック信号が入力される第３機能端子に割り当てると共に、第１モードにおいて第２機能端子に割り当てられる第２端子を、周波数調整データが出力される第４機能端子に割り当てる。また第１端子に基準クロック信号を入力し、発振器に、第１端子から入力された基準クロック信号に基づき決定された周波数調整データを、第２端子から出力させ、周波数調整データに基づいて温度補償データを生成する。そして第３モードにおいて、温度補償データを発振器に書き込む。

本実施形態によれば、発振器の端子数が限られている場合にも、これらの端子を有効活用して、第１モードでのクロック信号の出力と、第２モードでの基準クロック信号に基づく周波数調整とを、実現できるようになる。従って、デジタル制御の温度補償型発振器における周波数調整機能を少ない端子数で実現できる発振器の製造が可能になる。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また発振器や回路装置の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

４…発振器、１０…振動子、１５…パッケージ、１６…ベース、１７…リッド、１８、１９…端子、２０…回路装置、３０…発振回路、３２…駆動回路、３４…可変容量回路、４０…クロック信号生成回路、５０…処理回路、５１…温度補償回路、５２…ＦＬＬ回路、５３…監視回路、５４…モード設定回路、５５…切替回路、５６…シリアルインターフェース回路、５８…周波数比較回路、５９…分周回路、６０…ＦＬＬ有効レジスター、６１…エントリーパルスディテクター、６２…ＲＣＫカウンター、６３…ＲＣＫカウント期間タイマー、６４…フィルター回路、６５…ビットストリームジェネレーター、６８…不揮発性メモリー、７０…温度センサー回路、７２…電流設定回路、７４…リングオシレーター、７６…カウンター回路、８０…電源回路、９０、９２…Ｉ／Ｏ回路、ＡＤＤ１、ＡＤＤ２、ＡＤＤ３…加算器、ＢＦ…バッファー回路、ＢＦＩ…入力バッファー回路、ＢＦＱ…出力バッファー回路、ＢＭＰ…バンプ、ＣＫ…クロック信号、ＣＸ…キャパシター、ＤＦＡ…周波数調整データ、ＤＴＳ…温度検出データ、ＤＬＹ…遅延回路、ＩＶ…インバーター回路、ＬＵＴ…ルックアップテーブル、ＯＥ…出力イネーブル信号、ＯＳＣ…発振信号、ＰＣＫ、ＰＧＮＤ、ＰＯＥ、ＰＶＤＤ、ＰＸ１、ＰＸ２…パッド、ＲＣＫ…基準クロック信号、ＲＸ１…抵抗、ＲＸ２…抵抗、ＳＣＬ…シリアルクロック信号、ＳＤＡ…シリアルデータ、ＳＬ１、ＳＬ２、ＳＬ３…セレクター、ＴＣＫ、ＴＯＥ…端子、ＴＧＮＤ…グランド端子、ＴＶＤＤ…電源端子、ＶＣ…周波数制御電圧、ＶＤＤ…電源電圧

Claims (11)

1. 振動子を発振させる発振回路によりクロック信号を生成するクロック信号生成回路と、
   処理回路と、
   温度を検出する温度センサー回路と、
   第１端子と、
   第２端子と、
   電源電圧が入力される電源端子と、
   グランド電圧が入力されるグランド端子と、
   を含み、
   第１モードにおいて、
   前記処理回路は、
   前記温度センサー回路からの温度検出データに基づいて温度補償処理を行って、周波数調整データを出力し、
   前記クロック信号生成回路は、
   前記周波数調整データに対応した周波数の前記クロック信号を生成し、
   第２モードにおいて、
   前記処理回路は、
   前記第１モードにおいて第１機能端子に割り当てられる前記第１端子を、基準クロック信号が入力される第３機能端子に割り当て、前記第１モードにおいて第２機能端子に割り当てられる前記第２端子を、前記周波数調整データが出力される第４機能端子に割り当て、
   前記処理回路は、
   前記第１端子から入力された前記基準クロック信号に基づき決定された前記周波数調整データを、前記第２端子から出力させることを特徴とする発振器。
2. 請求項１に記載の発振器において、
   前記第２モードにおいて、
   前記処理回路は、
   前記第１端子からの前記基準クロック信号と、前記クロック信号生成回路からの前記クロック信号との比較処理を行い、比較処理の結果に基づく前記周波数調整データを出力することを特徴とする発振器。
3. 請求項１又は２に記載の発振器において、
   前記第２モードにおいて、
   前記処理回路は、
   前記周波数調整データと共に前記温度検出データを前記第２端子から出力させることを特徴とする発振器。
4. 請求項３に記載の発振器において、
   前記第２モードにおいて、
   前記処理回路は、
   前記周波数調整データと前記温度検出データとをビットストリームデータとして前記第２端子から出力させることを特徴とする発振器。
5. 請求項１乃至４のいずれか一項に記載の発振器において、
   前記第２機能端子は、前記クロック信号が出力される端子であることを特徴とする発振器。
6. 請求項１乃至５のいずれか一項に記載の発振器において、
   前記第１機能端子は、前記クロック信号の出力イネーブル信号が入力される端子又は周波数制御電圧が入力される端子であることを特徴とする発振器。
7. 請求項１乃至６のいずれか一項に記載の発振器において、
   前記処理回路は、
   前記第１端子又は前記第２端子の少なくとも一方の端子を用いて入力された情報に基づいて、前記第１モードから前記第２モードへの切り替えを行うことを特徴とする発振器。
8. 請求項１乃至６のいずれか一項に記載の発振器において、
   前記処理回路は、
   前記第１端子に機能切り替えのエントリー信号が入力されたとき、前記第１端子及び前記第２端子の一方の端子がシリアルデータ端子に割り当てられ、他方の端子がシリアルクロック端子に割り当てられるシリアルインターフェースモードに切り替えることを特徴とする発振器。
9. 請求項８に記載の発振器において、
   前記処理回路は、
   前記シリアルインターフェースモードにおいて前記シリアルデータ端子及び前記シリアルクロック端子を用いて入力された情報に基づいて、前記第２モードへの切り替えを行うことを特徴とする発振器。
10. 請求項１乃至９のいずれか一項に記載の発振器において、
    前記第２のモードにおいて前記第２端子から出力された前記周波数調整データに基づき生成された温度補償データを記憶する不揮発性メモリーを含み、
    前記第１モードにおいて、
    前記処理回路は、
    前記温度センサー回路からの前記温度検出データと、前記不揮発性メモリーからの前記温度補償データとに基づいて、前記温度補償処理を行って、前記周波数調整データを前記クロック信号生成回路に出力することを特徴とする発振器。
11. 電源端子、グランド端子、第１端子及び第２端子と、を含み、第１モード、第２モード及び第３モードを有する発振器の製造方法であって、
    前記第２モードにおいて、
    前記第１モードにおいて第１機能端子に割り当てられる前記第１端子を、基準クロック信号が入力される第３機能端子に割り当てると共に、前記第１モードにおいて第２機能端子に割り当てられる前記第２端子を、周波数調整データが出力される第４機能端子に割り当て、
    前記第１端子に前記基準クロック信号を入力し、
    前記発振器に、前記第１端子から入力された前記基準クロック信号に基づき決定された前記周波数調整データを、前記第２端子から出力させ、
    前記周波数調整データに基づいて温度補償データを生成し、
    前記第３モードにおいて、
    前記温度補償データを前記発振器に書き込むことを特徴とする発振器の製造方法。

Images