JP2022072340A - 発振回路、発振器及び発振回路の制御方法 - Google Patents
発振回路、発振器及び発振回路の制御方法 Download PDFInfo
- Publication number
- JP2022072340A JP2022072340A JP2020181710A JP2020181710A JP2022072340A JP 2022072340 A JP2022072340 A JP 2022072340A JP 2020181710 A JP2020181710 A JP 2020181710A JP 2020181710 A JP2020181710 A JP 2020181710A JP 2022072340 A JP2022072340 A JP 2022072340A
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- oscillation
- oscillation circuit
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 452
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000007704 transition Effects 0.000 claims abstract description 9
- 230000004913 activation Effects 0.000 claims description 54
- 238000001514 detection method Methods 0.000 claims description 34
- 230000003321 amplification Effects 0.000 claims description 30
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 30
- 230000003247 decreasing effect Effects 0.000 claims description 22
- 230000007423 decrease Effects 0.000 claims description 12
- 230000002159 abnormal effect Effects 0.000 abstract description 24
- ZKVLEFBKBNUQHK-UHFFFAOYSA-N helium;molecular nitrogen;molecular oxygen Chemical compound [He].N#N.O=O ZKVLEFBKBNUQHK-UHFFFAOYSA-N 0.000 description 31
- 238000010586 diagram Methods 0.000 description 26
- 239000013078 crystal Substances 0.000 description 17
- 230000005284 excitation Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 230000010287 polarization Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010897 surface acoustic wave method Methods 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 2
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 2
- 229920002554 vinyl polymer Polymers 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/06—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B17/00—Generation of oscillations using radiation source and detector, e.g. with interposed variable obturator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/362—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier being a single transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0038—Circuit elements of oscillators including a current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】接続される振動子の特性にばらつきがあっても、異常発振のおそれを低減させることが可能な発振回路、発振器及び発振回路の制御方法を提供する。
【解決手段】発振器１において、発振回路２は、制御回路４０と、発振用回路１０と、を有する。制御回路４０は、発振用回路１０を制御する。発振用回路１０は、負性抵抗値が第１の値となる状態で発振する通常動作モードと、発振用回路が発振を停止している状態から通常動作モードに移行するまでの起動モードと、を有する。制御回路４０は、起動モードにおいて、負性抵抗値が第１の値よりも小さい第２の値から増加するように制御する。
【選択図】図４
【解決手段】発振器１において、発振回路２は、制御回路４０と、発振用回路１０と、を有する。制御回路４０は、発振用回路１０を制御する。発振用回路１０は、負性抵抗値が第１の値となる状態で発振する通常動作モードと、発振用回路が発振を停止している状態から通常動作モードに移行するまでの起動モードと、を有する。制御回路４０は、起動モードにおいて、負性抵抗値が第１の値よりも小さい第２の値から増加するように制御する。
【選択図】図４
Description
本発明は、発振回路、発振器及び発振回路の制御方法に関する。
特許文献１には、発振起動時にのみ発振回路の負荷容量を大きくする制御回路を設けることで、発振起動時における主振動の成長係数がスプリアス振動の成長係数より大きくなるようにした発振回路が記載されている。
しかしながら、特許文献１に記載の発振回路のように、起動時とそれ以外とで負荷容量を異ならせる構成とした場合、振動子の特性のばらつきにより、正常発振を担保できなくなるおそれがある。すなわち、発振起動時の負荷容量では主振動でもスプリアス振動等の副振動でも共振せず、通常動作時の負荷容量では主振動でも副振動でも共振するような振動子が用いられた場合、異常発振してしまうおそれがある。
本発明に係る発振回路の一態様は、
振動子と接続される発振用回路と、
前記発振用回路を制御する制御回路と、を備え、
前記発振用回路が、負性抵抗値が第１の値となる状態で発振する通常動作モードと、
前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有し、
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する。
振動子と接続される発振用回路と、
前記発振用回路を制御する制御回路と、を備え、
前記発振用回路が、負性抵抗値が第１の値となる状態で発振する通常動作モードと、
前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有し、
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する。
本発明に係る発振器の一態様は、
前記発振回路の一態様と、
前記振動子と、を備える。
前記発振回路の一態様と、
前記振動子と、を備える。
本発明に係る発振回路の制御方法の一態様は、
振動子と接続される発振用回路を備え、前記発振用回路が、負性抵抗値が第１の値で発振する通常動作モードと、前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有する発振回路の制御方法であって、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する。
振動子と接続される発振用回路を備え、前記発振用回路が、負性抵抗値が第１の値で発振する通常動作モードと、前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有する発振回路の制御方法であって、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
１．第１実施形態
１－１．発振器の構成
図１、図２及び図３は、本実施形態の発振器１の構造の一例を示す図である。図１は、発振器１の斜視図である。図２は、図１のＡ－Ａ断面図である。図３は、発振器１の底面図である。
１－１．発振器の構成
図１、図２及び図３は、本実施形態の発振器１の構造の一例を示す図である。図１は、発振器１の斜視図である。図２は、図１のＡ－Ａ断面図である。図３は、発振器１の底面図である。
図１、図２及び図３に示すように、発振器１は、発振回路２、振動子３、パッケージ４、リッド５及び複数の外部端子６を含む。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカット水晶振動子や音叉型水晶振動子等である。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。なお、ＳＡＷは、Surface Acoustic Waveの略である。また、ＭＥＭＳは、Micro Electro Mechanical Systemsの略である。振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。また、本実施形態では、発振回路２は１チップの集積回路で実現されている。ただし、発振回路２は、少なくとも一部がディスクリート部品で構成されていてもよい。
パッケージ４は、発振回路２と振動子３とを同一空間内に収容する。具体的には、パッケージ４には、凹部が設けられており、リッド５で凹部を覆うことによって収容室７となる。パッケージ４の内部又は凹部の表面には、発振回路２の２つの端子、具体的には、後述する図４のＸＩ端子及びＸＯ端子と、振動子３の２つの励振電極３ａ，３ｂとをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、発振回路２の各端子とパッケージ４の底面に設けられた各外部端子６とを電気的に接続するための不図示の配線が設けられている。なお、パッケージ４は、発振回路２と振動子３とを同一空間内に収容する構成には限られない。例えば、発振回路２がパッケージの基板の一方の面に搭載され、振動子３が他方の面に搭載される、いわゆるＨ型のパッケージであってもよい。
振動子３は、その表面及び裏面にそれぞれ金属の励振電極３ａ，３ｂを有しており、励振電極３ａ，３ｂを含む振動子３の形状や質量に応じた所望の周波数で発振する。
図３に示すように、本実施形態の発振器１は、その底面、具体的には、パッケージ４の裏面に、電源端子である外部端子ＶＤＤ１，接地端子である外部端子ＶＳＳ１、発振回路２の周波数を制御する信号が入力される端子である外部端子ＶＣ１及び発振信号が出力される出力端子である外部端子ＯＵＴ１の４個の外部端子６が設けられている。外部端子ＶＤＤ１には電源電圧が供給され、外部端子ＶＳＳ１は接地される。
図４は、第１実施形態の発振器１の機能ブロック図である。図４に示すように、本実施形態の発振器１は、発振回路２と振動子３とを含む。発振回路２は、外部接続端子として、ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子、ＶＣ端子、ＸＩ端子及びＸＯ端子を有している。ＶＤＤ端子、ＶＳＳ端子、ＯＵＴ端子及びＶＣ端子は、図３に示した発振器１の４個の外部端子６である外部端子ＶＤＤ１、外部端子ＶＳＳ１、外部端子ＯＵＴ１及び外部端子ＶＣ１とそれぞれ電気的に接続されている。ＸＩ端子は振動子３の一端である励振電極３ａと電気的に接続され、ＸＯ端子は振動子３の他端である励振電極３ｂと電気的に接続される。
本実施形態では、発振回路２は、発振用回路１０、電源回路２０、パワーオンリセット回路３０、制御回路４０、基準電圧生成回路５０、出力回路６０及びメモリー回路７０を含む。なお、発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
電源回路２０は、外部端子ＶＤＤ１から入力され、ＶＤＤ端子を介して供給される外部電源電圧に基づいて、ロジック回路４２の電源電圧Ｖｄｄを含む各種の電圧を生成し、生成した各種の電圧を各回路に供給する。また、各回路には、ＶＳＳ端子を介してグラウンド電圧Ｖｓｓが供給される。
発振器１に電源が投入されると、電源回路２０から出力される電源電圧Ｖｄｄは０Ｖから所定の電圧値まで上昇する。パワーオンリセット回路３０は、電源電圧Ｖｄｄが所定の閾値電圧に達すると、一定時間ハイレベルとなるパワーオンリセット信号ＰＯＲを発生させる。パワーオンリセット信号ＰＯＲによって、ロジック回路４２が所望の状態に初期化される。パワーオンリセット信号ＰＯＲがハイレベルからローレベルに変化すると、ロジック回路４２が動作を開始する。
発振用回路１０は、ＸＩ端子及びＸＯ端子を介して振動子３と接続され、振動子３から出力される信号を増幅素子によって増幅して振動子３に供給し、振動子３を発振させる回路である。増幅素子は、例えば、バイポーラトランジスターであってもよいし、ＭＯＳトランジスターであってもよいし、ＣＭＯＳインバーターであってもよい。ＭＯＳは、Metal Oxide Semiconductorの略である。また、ＣＭＯＳは、Complementary Metal Oxide Semiconductorの略である。発振用回路１０は、ロジック回路４２から供給される各種の設定信号に基づいて、発振周波数が目標周波数となるように調整される。
出力回路６０は、発振用回路１０が出力する発振信号ＣＫをバッファリングして出力する。出力回路６０から出力される発振信号ＣＫＯはＯＵＴ端子及び外部端子ＯＵＴ１を介して発振器１の外部に出力される。なお、出力回路６０は、差動の発振信号を出力してもよい。すなわち、出力回路６０は、発振信号ＣＫＯとともに、発振信号ＣＫＯの極性を反転した発振信号ＸＣＫＯを出力してもよい。この場合、発振回路２は、発振信号ＸＣＫＯを出力するためのＸＯＵＴ端子をさらに有し、発振器１は、発振信号ＸＣＫＯを出力するための外部端子ＸＯＵＴ１をさらに有する。
制御回路４０は、発振用回路１０を制御する。本実施形態では、制御回路４０は、電圧制御回路４１と、ロジック回路４２とを含む。
電圧制御回路４１は、外部端子ＶＣ１からＶＣ端子を介して供給される周波数制御信号の電圧レベルに応じて、発振用回路１０の発振周波数を変化させるための制御電圧を生成し、発振用回路１０に供給する。すなわち、外部端子ＶＣ１から入力される周波数制御信号の電圧レベルに応じて、外部端子ＯＵＴ１から出力される発振信号ＣＫＯの周波数が変化する。
ロジック回路４２は、発振用回路１０に発振イネーブル信号ｅｎ＿ｏｓｃを出力し、発振用回路１０の動作を制御する。具体的には、ロジック回路４２は、発振イネーブル信号ｅｎ＿ｏｓｃをハイレベルにすることで発振用回路１０を発振させ、発振イネーブル信号ｅｎ＿ｏｓｃをローレベルにすることで発振用回路１０の発振を停止させる。また、ロジック回路４２は、発振用回路１０に各種の設定信号を出力し、発振用回路１０の発振周波数を制御する。さらに、ロジック回路４２は、出力回路６０に出力イネーブル信号ｅｎ＿ｏｕｔを出力し、出力回路６０の動作を制御する。具体的には、ロジック回路４２は、出力イネーブル信号ｅｎ＿ｏｕｔをハイレベルにすることで出力回路６０が発振信号ＣＫＯを出力するように制御し、出力イネーブル信号ｅｎ＿ｏｕｔをローレベルにすることで出力回路６０が発振信号ＣＫＯの出力を停止するように制御する。
基準電圧生成回路５０は、電源回路２０から出力される電圧を基に各種の基準電圧を生成して発振用回路１０に出力する。
メモリー回路７０は、各種の情報を記憶する回路であり、不揮発性メモリー７１と、レジスター７２と、を有する。不揮発性メモリー７１は、例えば、ＦＡＭＯＳ、ＭＯＮＯＳ型メモリー、ＥＥＰＲＯＭ等であってもよい。なお、ＦＡＭＯＳは、Floating gate Avalanche injection Metal Oxide Semiconductorの略である。また、ＭＯＮＯＳは、Metal Oxide Nitride Oxide Siliconの略である。また、ＥＥＰＲＯＭは、Electrically Erasable Programmable Read-Only Memoryの略である。発振器１の製造工程において、不揮発性メモリー７１に、各種の情報が記憶される。そして、発振器１に電源が投入されると、不揮発性メモリー７１に記憶されている各種の情報はレジスター７２に転送され、レジスター７２に記憶された各種の情報が適宜各回路に供給される。例えば、不揮発性メモリー７１からレジスター７２に転送された、発振周波数を調整するための情報は、ロジック回路４２を経由して各種の設定信号として発振用回路１０に供給される。発振周波数を調整するための情報は、後述する電流調整データや容量調整データである。
１－２．発振用回路の構成
図５は、発振用回路１０の構成例を示す図である。図５の例では、発振用回路１０は、増幅素子１１、可変電流源１２、抵抗１３、可変容量回路１４、可変容量回路１５、可変容量回路１６及び可変容量回路１７を含む。また、発振用回路１０は、１０個のＣＭＯＳインバーター１００，１０１，１０２，１０３，１０４，１１０，１１１，１１２，１１３，１１４を含む。
図５は、発振用回路１０の構成例を示す図である。図５の例では、発振用回路１０は、増幅素子１１、可変電流源１２、抵抗１３、可変容量回路１４、可変容量回路１５、可変容量回路１６及び可変容量回路１７を含む。また、発振用回路１０は、１０個のＣＭＯＳインバーター１００，１０１，１０２，１０３，１０４，１１０，１１１，１１２，１１３，１１４を含む。
増幅素子１１は、ＮＰＮ型のバイポーラトランジスターであり、ベース端子がＸＩ端子に接続され、コレクター端子がＸＯ端子に接続され、エミッター端子が接地されている。また、増幅素子１１のベース端子とコレクター端子との間には、抵抗１３が接続されている。そして、増幅素子１１のコレクター端子には可変電流源１２から発振段電流Ｉｏｓｃが供給され、コレクター端子の信号が発振信号ＣＫとして出力される。なお、増幅素子１１としてＭＯＳトランジスターやＣＭＯＳインバーターが用いられてもよい。
可変電流源１２は、基準電圧生成回路５０が生成する電圧Ｖｒｅｇに基づいて、ロジック回路４２から供給される設定信号としての５ビットの電流調整データｔｒｉｍＩ［４：０］に応じた大きさの発振段電流Ｉｏｓｃを生成する。そして、可変電流源１２は、増幅素子１１に発振段電流Ｉｏｓｃを供給する。なお、電流調整データｔｒｉｍＩのビット数は５に限られない。
図６は、可変電流源１２の構成例を示す図である。図６の例では、可変電流源１２は、６つの電流源１２０，１２１，１２２，１２３，１２４，１３０と、５つのスイッチ素子１２５，１２６，１２７，１２８，１２９と、２つのＰチャネル型ＭＯＳトランジスター１３１，１３２と、を含む。
Ｐチャネル型ＭＯＳトランジスター１３１は、ゲートとドレインが接続され、ソースに電圧Ｖｒｅｇが供給される。Ｐチャネル型ＭＯＳトランジスター１３２は、ゲートがＰチャネル型ＭＯＳトランジスター１３１のゲートと接続され、ソースに電圧Ｖｒｅｇが供給され、ドレインが図５の増幅素子１１のコレクターと接続されている。
電流源１３０は、一端がＰチャネル型ＭＯＳトランジスター１３１のドレインと接続され、他端は接地されており、一定のバイアス電流Ｉｂが流れる。電流源１２０は、一端がスイッチ素子１２５を介してＰチャネル型ＭＯＳトランジスター１３１のドレインと接続され、他端は接地されており、スイッチ素子１２５が導通状態のときに一定の電流Ｉ０が流れる。電流源１２１は、一端がスイッチ素子１２６を介してＰチャネル型ＭＯＳトランジスター１３１のドレインと接続され、他端は接地されており、スイッチ素子１２６が導通状態のときにＩ０の２倍の大きさの電流が流れる。電流源１２２は、一端がスイッチ素子１２７を介してＰチャネル型ＭＯＳトランジスター１３１のドレインと接続され、他端は接地されており、スイッチ素子１２７が導通状態のときにＩ０の４倍の大きさの電流が流れる。電流源１２３は、一端がスイッチ素子１２８を介してＰチャネル型ＭＯＳトランジスター１３１のドレインと接続され、他端は接地されており、スイッチ素子１２８が導通状態のときにＩ０の８倍の大きさの電流が流れる。電流源１２４は、一端がスイッチ素子１２９を介してＰチャネル型ＭＯＳトランジスター１３１のドレインと接続され、他端は接地されており、スイッチ素子１２９が導通状態のときにＩ０の１６倍の大きさの電流が流れる。例えば、電流源１２０，１２１，１２２，１２３，１２４，１３０は、デプレッション型のＮチャネル型ＭＯＳトランジスターを用いて構成されてもよいし、カレントミラー回路を用いて構成されてもよい。
スイッチ素子１２５は、制御端子に電流調整データｔｒｉｍＩ［４：０］のビット０のデータｔｒｉｍＩ［０］が入力され、データｔｒｉｍＩ［０］がハイレベルのときに導通し、データｔｒｉｍＩ［０］がローレベルのときに非導通となる。スイッチ素子１２６は、制御端子に電流調整データｔｒｉｍＩ［４：０］のビット１のデータｔｒｉｍＩ［１］が入力され、データｔｒｉｍＩ［１］がハイレベルのときに導通し、データｔｒｉｍＩ［１］がローレベルのときに非導通となる。スイッチ素子１２７は、制御端子に電流調整データｔｒｉｍＩ［４：０］のビット２のデータｔｒｉｍＩ［２］が入力され、データｔｒｉｍＩ［２］がハイレベルのときに導通し、データｔｒｉｍＩ［２］がローレベルのときに非導通となる。スイッチ素子１２８は、制御端子に電流調整データｔｒｉｍＩ［４：０］のビット３のデータｔｒｉｍＩ［３］が入力され、データｔｒｉｍＩ［３］がハイレベルのときに導通し、データｔｒｉｍＩ［３］がローレベルのときに非導通となる。スイッチ素子１２９は、制御端子に電流調整データｔｒｉｍＩ［４：０］のビット４のデータｔｒｉｍＩ［４］が入力され、データｔｒｉｍＩ［４］がハイレベルのときに導通し、データｔｒｉｍＩ［４］がローレベルのときに非導通となる。例えば、スイッチ素子１２５，１２６，１２７，１２８，１２９は、Ｎチャネル型ＭＯＳトランジスターであってもよいし、トランスミッションゲートであってもよい。
図７は、電流調整データｔｒｉｍＩ［４：０］を１０進数で表記した値と電流調整データｔｒｉｍＩ［４：０］の各ビットを２進数で表記した値との関係を示す図である。各ビットの０はローレベルに対応し、各ビットの１はハイレベルに対応する。例えば、電流調整データｔｒｉｍＩ［４：０］が１であれば、ビット０が１であり、ビット１，２，３，４が０である。したがって、スイッチ素子１２５が導通して電流源１２０に電流Ｉ０が流れる。また、例えば、電流調整データｔｒｉｍＩ［４：０］が２であれば、ビット１が１であり、ビット０，２，３，４が０である。したがって、スイッチ素子１２６が導通して電流源１２１に電流Ｉ０の２倍の大きさの電流が流れる。
Ｐチャネル型ＭＯＳトランジスター１３１のソース－ドレイン間には、バイアス電流Ｉｂに、電流源１２０，１２１，１２２，１２３，１２４の各々に流れる電流を加算した電流が流れる。例えば、電流調整データｔｒｉｍＩ［４：０］が１のときは電流源１２０には電流Ｉ０が流れ、電流源１２１，１２２，１２３，１２４の各々に流れる電流はゼロであるので、Ｐチャネル型ＭＯＳトランジスター１３１のソース－ドレイン間には、バイアス電流Ｉｂに電流Ｉ０を加算した電流が流れる。また、例えば、電流調整データｔｒｉｍＩ［４：０］が１のときは電流源１２１には電流Ｉ０の２倍の電流が流れ、電流源１２０，１２２，１２３，１２４の各々に流れる電流はゼロであるので、Ｐチャネル型ＭＯＳトランジスター１３１のソース－ドレイン間には、バイアス電流Ｉｂに電流Ｉ０の２倍の電流を加算した電流が流れる。そして、２つのＰチャネル型ＭＯＳトランジスター１３１，１３２によって構成されるカレントミラー回路によって、Ｐチャネル型ＭＯＳトランジスター１３１のソース－ドレイン間に流れる電流の所定倍の大きさの電流がＰチャネル型ＭＯＳトランジスター１３２のソース－ドレイン間に流れる。この電流が発振段電流Ｉｏｓｃとして増幅素子１１に供給される。したがって、発振段電流Ｉｏｓｃの大きさは、電流調整データｔｒｉｍＩ［４：０］の値に応じて変化する。具体的には、電流調整データｔｒｉｍＩ［４：０］の値が大きいほど発振段電流Ｉｏｓｃが大きくなる。
発振器１の製造工程において、発振段電流Ｉｏｓｃを振動子３の共振周波数に応じた所望の値にするための電流調整データｔｒｉｍＩ［４：０］の値が不揮発性メモリー７１に書き込まれる。
図５の説明に戻り、ＣＭＯＳインバーター１００は、ロジック回路４２から供給される設定信号としての５ビットの容量調整データｔｒｉｍＣ１［４：０］のビット０のデータｔｒｉｍＣ１［０］を論理反転したデータｔｒｉｍＣＮ１［０］を出力する。ＣＭＯＳインバーター１０１は、容量調整データｔｒｉｍＣ１［４：０］のビット１のデータｔｒｉｍＣ１［１］を論理反転したデータｔｒｉｍＣＮ１［１］を出力する。ＣＭＯＳインバーター１０２は、容量調整データｔｒｉｍＣ１［４：０］のビット２のデータｔｒｉｍＣ１［２］を論理反転したデータｔｒｉｍＣＮ１［２］を出力する。ＣＭＯＳインバーター１０３は、容量調整データｔｒｉｍＣ１［４：０］のビット３のデータｔｒｉｍＣ１［３］を論理反転したデータｔｒｉｍＣＮ１［３］を出力する。ＣＭＯＳインバーター１０４は、容量調整データｔｒｉｍＣ１［４：０］のビット４のデータｔｒｉｍＣ１［４］を論理反転したデータｔｒｉｍＣＮ１［４］を出力する。
可変容量回路１４は、ＣＭＯＳインバーター１００，１０１，１０２，１０３，１０４によって容量調整データｔｒｉｍＣ１［４：０］の各ビットが論理反転された容量調整データｔｒｉｍＣＮ１［４：０］に応じた大きさの容量値Ｃ１を有する容量回路である。可変容量回路１４は、５つの容量素子１４０，１４１，１４２，１４３，１４４と、５つのスイッチ素子１４５，１４６，１４７，１４８，１４９と、を含む。
容量素子１４０は、一端がＸＩ端子と接続され、他端はスイッチ素子１４５を介して接地され、その容量値はＣ０である。容量素子１４１は、一端がＸＩ端子と接続され、他端はスイッチ素子１４６を介して接地され、その容量値はＣ０の２倍である。容量素子１４２は、一端がＸＩ端子と接続され、他端はスイッチ素子１４７を介して接地され、その容量値はＣ０の４倍である。容量素子１４３は、一端がＸＩ端子と接続され、他端はスイッチ素子１４８を介して接地され、その容量値はＣ０の８倍である。容量素子１４４は、一端がＸＩ端子と接続され、他端はスイッチ素子１４９を介して接地され、その容量値はＣ０の１６倍である。例えば、容量素子１４０，１４１，１４２，１４３，１４４は、２つの電極に金属を用いたＭＩＭ型の容量素子であってもよいし、２つの電極にポリシリコンを用いたＰＩＰ型の容量素子であってもよい。ＭＩＭは、Metal Insulator Metalの略である。また、ＰＩＰは、Poly Insulator Polyの略である。
スイッチ素子１４５は、制御端子に容量調整データｔｒｉｍＣＮ１［４：０］のビット０のデータｔｒｉｍＣＮ１［０］が入力され、データｔｒｉｍＣＮ１［０］がハイレベルのときに導通し、データｔｒｉｍＣＮ１［０］がローレベルのときに非導通となる。スイッチ素子１４６は、制御端子に容量調整データｔｒｉｍＣＮ１［４：０］のビット１のデータｔｒｉｍＣＮ１［１］が入力され、データｔｒｉｍＣＮ１［１］がハイレベルのときに導通し、データｔｒｉｍＣＮ１［１］がローレベルのときに非導通となる。スイッチ素子１４７は、制御端子に容量調整データｔｒｉｍＣＮ１［４：０］のビット２のデータｔｒｉｍＣＮ１［２］が入力され、データｔｒｉｍＣＮ１［２］がハイレベルのときに導通し、データｔｒｉｍＣＮ１［２］がローレベルのときに非導通となる。スイッチ素子１４８は、制御端子に容量調整データｔｒｉｍＣＮ１［４：０］のビット３のデータｔｒｉｍＣＮ１［３］が入力され、データｔｒｉｍＣＮ１［３］がハイレベルのときに導通し、データｔｒｉｍＣＮ１［３］がローレベルのときに非導通となる。スイッチ素子１４９は、制御端子に容量調整データｔｒｉｍＣＮ１［４：０］のビット４のデータｔｒｉｍＣＮ１［４］が入力され、データｔｒｉｍＣＮ１［４］がハイレベルのときに導通し、データｔｒｉｍＣＮ１［４］がローレベルのときに非導通となる。例えば、スイッチ素子１４５，１４６，１４７，１４８，１４９は、Ｎチャネル型ＭＯＳトランジスターであってもよいし、トランスミッションゲートであってもよい。
図８は、容量調整データｔｒｉｍＣ１［４：０］を１０進数で表記した値と容量調整データｔｒｉｍＣ１［４：０］が論理反転された容量調整データｔｒｉｍＣＮ１［４：０］の各ビットを２進数で表記した値との関係を示す図である。各ビットの０はローレベルに対応し、各ビットの１はハイレベルに対応する。例えば、容量調整データｔｒｉｍＣ１［４：０］が１であれば、容量調整データｔｒｉｍＣＮ１［４：０］のビット１，２，３，４が１であり、ビット０が０である。したがって、スイッチ素子１４６，１４７，１４８，１４９が導通して容量素子１４１，１４２，１４３，１４４の各他端が接地される。また、例えば、容量調整データｔｒｉｍＣ１［４：０］が２であれば、容量調整データｔｒｉｍＣＮ１［４：０］のビット０，２，３，４が１であり、ビット１が０である。したがって、スイッチ素子１４５，１４７，１４８，１４９が導通して容量素子１４０，１４２，１４３，１４４の各他端が接地される。
可変容量回路１４の容量値Ｃ１は、スイッチ素子１４５，１４６，１４７，１４８，１４９の各々が導通することにより他端が接地された容量素子１４０，１４１，１４２，１４３，１４４の容量値を加算した値となる。例えば、容量調整データｔｒｉｍＣ１［４：０］が１のときは容量素子１４１，１４２，１４３，１４４の各他端が接地され、容量素子１４０の他端は接地されないので、可変容量回路１４の容量値Ｃ１は、２Ｃ０＋４Ｃ０＋８Ｃ０＋１６Ｃ０＝３０Ｃ０である。また、例えば、容量調整データｔｒｉｍＣ１［４：０］が２のときは容量素子１４０，１４２，１４３，１４４の各他端が接地され、容量素子１４１の他端は接地されないので、可変容量回路１４の容量値Ｃ１は、Ｃ０＋４Ｃ０＋８Ｃ０＋１６Ｃ０＝２９Ｃ０である。このように、可変容量回路１４の容量値Ｃ１は、容量調整データｔｒｉｍＣ１［４：０］の値に応じて変化する。具体的には、容量調整データｔｒｉｍＣ１［４：０］の値が大きいほど可変容量回路１４の容量値Ｃ１が小さくなる。
ＣＭＯＳインバーター１１０は、ロジック回路４２から供給される設定信号としての５ビットの容量調整データｔｒｉｍＣ２［４：０］のビット０のデータｔｒｉｍＣ２［０］を論理反転したデータｔｒｉｍＣＮ２［０］を出力する。ＣＭＯＳインバーター１１１は、容量調整データｔｒｉｍＣ２［４：０］のビット１のデータｔｒｉｍＣ２［１］を論理反転したデータｔｒｉｍＣＮ２［１］を出力する。ＣＭＯＳインバーター１１２は、容量調整データｔｒｉｍＣ２［４：０］のビット２のデータｔｒｉｍＣ２［２］を論理反転したデータｔｒｉｍＣＮ２［２］を出力する。ＣＭＯＳインバーター１１３は、容量調整データｔｒｉｍＣ２［４：０］のビット３のデータｔｒｉｍＣ２［３］を論理反転したデータｔｒｉｍＣＮ２［３］を出力する。ＣＭＯＳインバーター１１４は、容量調整データｔｒｉｍＣ２［４：０］のビット４のデータｔｒｉｍＣ２［４］を論理反転したデータｔｒｉｍＣＮ２［４］を出力する。
可変容量回路１５は、ＣＭＯＳインバーター１１０，１１１，１１２，１１３，１１４によって容量調整データｔｒｉｍＣ２［４：０］の各ビットが論理反転された容量調整データｔｒｉｍＣＮ２［４：０］に応じた大きさの容量値Ｃ２を有する容量回路である。可変容量回路１５は、５つの容量素子１５０，１５１，１５２，１５３，１５４と、５つのスイッチ素子１５５，１５６，１５７，１５８，１５９と、を含む。
容量素子１５０は、一端がＸＯ端子と接続され、他端はスイッチ素子１５５を介して接地され、その容量値はＣ０である。容量素子１５１は、一端がＸＯ端子と接続され、他端はスイッチ素子１５６を介して接地され、その容量値はＣ０の２倍である。容量素子１５２は、一端がＸＯ端子と接続され、他端はスイッチ素子１５７を介して接地され、その容量値はＣ０の４倍である。容量素子１５３は、一端がＸＯ端子と接続され、他端はスイッチ素子１５８を介して接地され、その容量値はＣ０の８倍である。容量素子１５４は、一端がＸＯ端子と接続され、他端はスイッチ素子１５９を介して接地され、その容量値はＣ０の１６倍である。例えば、容量素子１５０，１５１，１５２，１５３，１５４は、２つの電極に金属を用いたＭＩＭ型の容量素子であってもよいし、２つの電極にポリシリコンを用いたＰＩＰ型の容量素子であってもよい。ＭＩＭは、Metal Insulator Metalの略である。また、ＰＩＰは、Poly Insulator Polyの略である。
スイッチ素子１５５は、制御端子に容量調整データｔｒｉｍＣＮ２［４：０］のビット０のデータｔｒｉｍＣＮ２［０］が入力され、データｔｒｉｍＣＮ２［０］がハイレベルのときに導通し、データｔｒｉｍＣＮ２［０］がローレベルのときに非導通となる。スイッチ素子１５６は、制御端子に容量調整データｔｒｉｍＣＮ２［４：０］のビット１のデータｔｒｉｍＣＮ２［１］が入力され、データｔｒｉｍＣＮ２［１］がハイレベルのときに導通し、データｔｒｉｍＣＮ２［１］がローレベルのときに非導通となる。スイッチ素子１５７は、制御端子に容量調整データｔｒｉｍＣＮ２［４：０］のビット２のデータｔｒｉｍＣＮ２［２］が入力され、データｔｒｉｍＣＮ２［２］がハイレベルのときに導通し、データｔｒｉｍＣＮ２［２］がローレベルのときに非導通となる。スイッチ素子１５８は、制御端子に容量調整データｔｒｉｍＣＮ２［４：０］のビット３のデータｔｒｉｍＣＮ２［３］が入力され、データｔｒｉｍＣＮ２［３］がハイレベルのときに導通し、データｔｒｉｍＣＮ２［３］がローレベルのときに非導通となる。スイッチ素子１５９は、制御端子に容量調整データｔｒｉｍＣＮ２［４：０］のビット４のデータｔｒｉｍＣＮ２［４］が入力され、データｔｒｉｍＣＮ２［４］がハイレベルのときに導通し、データｔｒｉｍＣＮ２［４］がローレベルのときに非導通となる。例えば、スイッチ素子１５５，１５６，１５７，１５８，１５９は、Ｎチャネル型ＭＯＳトランジスターであってもよいし、トランスミッションゲートであってもよい。
容量調整データｔｒｉｍＣ２［４：０］を１０進数で表記した値と容量調整データｔｒｉｍＣ２［４：０］が論理反転された容量調整データｔｒｉｍＣＮ２［４：０］の各ビットを２進数で表記した値との関係は、図８に示した容量調整データｔｒｉｍＣ１［４：０］を１０進数で表記した値と容量調整データｔｒｉｍＣＮ１［４：０］の各ビットを２進数で表記した値との関係と同様であるため、その図示を省略する。例えば、容量調整データｔｒｉｍＣ２［４：０］が１であれば、容量調整データｔｒｉｍＣＮ２［４：０］のビット１，２，３，４が１であり、ビット０が０である。したがって、スイッチ素子１５６，１５７，１５８，１５９が導通して容量素子１５１，１５２，１５３，１５４の各他端が接地される。また、例えば、容量調整データｔｒｉｍＣ２［４：０］が２であれば、容量調整データｔｒｉｍＣＮ２［４：０］のビット０，２，３，４が１であり、ビット１が０である。したがって、スイッチ素子１５５，１５７，１５８，１５９が導通して容量素子１５０，１５２，１５３，１５４の各他端が接地される。
可変容量回路１５の容量値Ｃ２は、スイッチ素子１５５，１５６，１５７，１５８，１５９の各々が導通することにより他端が接地された容量素子１５０，１５１，１５２，１５３，１５４の容量値を加算した値となる。例えば、容量調整データｔｒｉｍＣ２［４：０］が１のときは容量素子１５１，１５２，１５３，１５４の各他端が接地され、容量素子１５０の他端は接地されないので、可変容量回路１５の容量値Ｃ２は、２Ｃ０＋４Ｃ０＋８Ｃ０＋１６Ｃ０＝３０Ｃ０である。また、例えば、容量調整データｔｒｉｍＣ２［４：０］が２のときは容量素子１５０，１５２，１５３，１５４の各他端が接地され、容量素子１５１の他端は接地されないので、可変容量回路１５の容量値Ｃ２は、Ｃ０＋４Ｃ０＋８Ｃ０＋１６Ｃ０＝２９Ｃ０である。このように、可変容量回路１５の容量値Ｃ２は、容量調整データｔｒｉｍＣ２［４：０］の値に応じて変化する。具体的には、容量調整データｔｒｉｍＣ２［４：０］の値が大きいほど可変容量回路１５の容量値Ｃ２が小さくなる。
可変容量回路１４はＸＩ端子を介して振動子３の励振電極３ａと接続され、可変容量回路１５はＸＯ端子を介して振動子３の励振電極３ｂと接続される。すなわち、可変容量回路１４，１５は、振動子３に接続されるノードに接続され、振動子３の負荷容量の一部となる。発振器１の製造工程において、発振用回路１０から出力される発振信号ＣＫの周波数を目標周波数にするための容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が不揮発性メモリー７１に書き込まれる。
可変容量回路１６は、電圧制御回路４１から供給される制御電圧Ｖｃｎｔ１に応じた大きさの容量値Ｃ３を有する容量回路である。可変容量回路１６は、可変容量素子１６０を含む。例えば、可変容量素子１６０は、ＮＭＯＳトランジスターのソースとドレインが接続されたバラクターであり、ＮＭＯＳトランジスターのゲートはＸＩ端子と接続され、バックゲートにはグラウンド電圧Ｖｓｓが供給され、ソース及びドレインに制御電圧Ｖｃｎｔ１が供給される。制御電圧Ｖｃｎｔ１が大きいほど可変容量回路１６の容量値Ｃ３が小さくなる。
可変容量回路１７は、電圧制御回路４１から供給される制御電圧Ｖｃｎｔ２に応じた大きさの容量値Ｃ４を有する容量回路である。可変容量回路１７は、可変容量素子１７０を含む。例えば、可変容量素子１７０は、ＮＭＯＳトランジスターのソースとドレインが接続されたバラクターであり、ＮＭＯＳトランジスターのゲートはＸＯ端子と接続され、バックゲートにはグラウンド電圧Ｖｓｓが供給され、ソース及びドレインに制御電圧Ｖｃｎｔ２が供給される。制御電圧Ｖｃｎｔ２が大きいほど可変容量回路１７の容量値Ｃ４が小さくなる。
図９は、可変容量回路１６，１７の他の構成例を示す図である。図９の例では、可変容量回路１６は、ｎ個の可変容量素子１６１－１～１６１－ｎと、ｎ個の容量素子１６２－１～１６２－ｎと、ｎ個の容量素子１６３－１～１６３－ｎと、を含む。ｎは２以上の整数である。１以上ｎ以下の各整数ｉに対して、可変容量素子１６１－ｉは、ＮＭＯＳトランジスターのソースとドレインが接続されたバラクターであり、ＮＭＯＳトランジスターのソース及びドレインは容量素子１６３－ｉを介してＸＩ端子と接続され、バックゲートにはグラウンド電圧Ｖｓｓが供給され、ゲートは容量素子１６２－ｉを介して接地されている。また、当該ＮＭＯＳトランジスターのゲートには、基準電圧生成回路５０が生成する基準電圧Ｖｒｅｆ１－ｉが供給され、ソース及びドレインに制御電圧Ｖｃｎｔ１が供給される。制御電圧Ｖｃｎｔ１が大きいほど可変容量回路１６の容量値Ｃ３が小さくなる。
また、可変容量回路１７は、ｎ個の可変容量素子１７１－１～１７１－ｎと、ｎ個の容量素子１７２－１～１７２－ｎと、ｎ個の容量素子１７３－１～１７３－ｎと、を含む。ｎは２以上の整数である。１以上ｎ以下の各整数ｉに対して、可変容量素子１７１－ｉは、ＮＭＯＳトランジスターのソースとドレインが接続されたバラクターであり、ＮＭＯＳトランジスターのソース及びドレインは容量素子１７３－ｉを介してＸＩ端子と接続され、バックゲートにはグラウンド電圧Ｖｓｓが供給され、ゲートは容量素子１７２－ｉを介して接地されている。また、当該ＮＭＯＳトランジスターのゲートには、基準電圧生成回路５０が生成する基準電圧Ｖｒｅｆ２－ｉが供給され、ソース及びドレインに制御電圧Ｖｃｎｔ２が供給される。制御電圧Ｖｃｎｔ２が大きいほど可変容量回路１７の容量値Ｃ４が小さくなる。
図５，図９のいずれにおいても、可変容量回路１６はＸＩ端子を介して振動子３の励振電極３ａと接続され、可変容量回路１７はＸＯ端子を介して振動子３の励振電極３ｂと接続される。すなわち、可変容量回路１６，１７は、振動子３に接続されるノードに接続され、振動子３の負荷容量の一部となる。可変容量回路１６，１７の容量値Ｃ３，Ｃ４はそれぞれ制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２に応じて変化し、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２は、外部端子ＶＣ１からＶＣ端子を介して入力される周波数制御信号の電圧レベルに応じて変化する。したがって、外部端子ＶＣ１から入力される周波数制御信号によって、発振用回路１０の発振周波数を変化させることができる。このように、本実施形態では、電圧制御回路４１は、外部端子ＶＣ１から入力される周波数制御信号の電圧レベルに応じた制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２を生成しているが、電圧制御回路４１が温度補償回路であって、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２が温度補償電圧であってもよい。
なお、図５では、発振イネーブル信号ｅｎ＿ｏｓｃがローレベルのときに発振を停止させるための回路の図示が省略されているが、当該回路は、例えば、発振イネーブル信号ｅｎ＿ｏｓｃがローレベルのときに増幅素子１１への発振段電流Ｉｏｓｃの供給を遮断するスイッチ回路であってもよい。
１－３．起動シーケンス
本実施形態では、発振回路２は、通常動作モード及び起動モードを含む複数の動作モードを有する。通常動作モードは、発振用回路１０が、その負性抵抗の絶対値である負性抵抗値｜ｎＲ｜があらかじめ決められた第１の値｜ｎＲ１｜となる状態で発振する動作モードである。また、起動モードは、発振用回路１０が発振を停止している状態から通常動作モードに移行するまでの動作モードである。起動モードは、例えば、発振器１に電源が投入されてから通常動作モードに移行するまでの動作モードである。また、発振回路２が、動作モードとして、発振器１に電源が投入されている状態で発振用回路１０の発振が停止するスタンバイモードを有する場合には、スタンバイモードから通常動作モードに移行するまでの動作モードも起動モードである。
本実施形態では、発振回路２は、通常動作モード及び起動モードを含む複数の動作モードを有する。通常動作モードは、発振用回路１０が、その負性抵抗の絶対値である負性抵抗値｜ｎＲ｜があらかじめ決められた第１の値｜ｎＲ１｜となる状態で発振する動作モードである。また、起動モードは、発振用回路１０が発振を停止している状態から通常動作モードに移行するまでの動作モードである。起動モードは、例えば、発振器１に電源が投入されてから通常動作モードに移行するまでの動作モードである。また、発振回路２が、動作モードとして、発振器１に電源が投入されている状態で発振用回路１０の発振が停止するスタンバイモードを有する場合には、スタンバイモードから通常動作モードに移行するまでの動作モードも起動モードである。
本実施形態では、振動子３は、水晶振動子であり、主振動又は副振動で共振可能である。振動のＸ軸、Ｙ軸、Ｚ軸の偏極を図示すると、それぞれ、Ｙ軸、Ｚ軸は余弦波となり、その山の数をそれぞれｐ，ｑ，ｒとすると、振動モードは（ｐ．ｑ．ｒ）と表される。例えば、振動子３がＡＴカット水晶振動子である場合、主振動は、振動モードが（１．０．０）の厚み主振動である。この厚み主振動は、Ｘ軸方向の変位のみの純粋なすべり振動であり、Ｚ軸方向に一定の偏極を有する。また、例えば、副振動は、振動モードが（３．１．０）、（５．１．０）又は（７．１．０）の厚み副振動である。この厚み副振動は、Ｘ軸方向のみのすべり振動であるが、Ｘ軸方向に奇数個の正弦波状の偏極を有し、互いに隣り合う極値の符号が反対である。あるいは、副振動は、振動モードが（１．１．１）又は（１．１．２）の厚み副振動であってもよい。この厚み副振動は、厚み主振動に近接していて、厚み主振動と振動モードが（３．１．０）、（５．１．０）又は（７．１．０）の厚み副振動の間に介在する振動であって、Ｘ軸方向に１個の正弦波状の偏極を有し、Ｚ軸方向に１個または２個の余弦波状の偏極を有し、互いに隣り合う極値の符号が反対である。あるいは、副振動は、振動モードが（２１．０．０）の高次輪郭振動による副振動であってもよい。この高次輪郭振動による副振動は、Ｘ軸方向に奇数個の正弦波状の偏極を有し、互いに隣り合う極値の符号が反対であり、Ｚ軸方向にほぼ一定の偏極を有する。あるいは、副振動は、振動モードが（０．０．３３）の高次輪郭振動による副振動であってもよい。この高次輪郭振動による副振動は、Ｚ軸方向に奇数個の正弦波状の偏極を有し、互いに隣り合う極値の符号が反対であり、Ｘ軸方向にほぼ一定の偏極を有する。あるいは、副振動は、振動モードが（４０．１．０）、（４２．１．０）又は（１２．１．０）の高次輪郭振動による副振動であってもよい。この高次輪郭振動による副振動は、Ｘ軸方向に奇数個の正弦波状の偏極を有し、互いに隣り合う極値の符号が反対である。
振動子３が主振動で共振するときの負荷時直列抵抗の値ＲＬｍは、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さい。換言すれば、負荷時直列抵抗の値が最も小さい振動が主振動である。通常動作モードにおいて、振動子３が主振動で共振すれば発振用回路１０が正常発振して目標周波数の発振信号ＣＫが得られるが、振動子３が副振動で共振すれば発振用回路１０が異常発振して目標周波数の発振信号ＣＫが得られない。通常動作モードにおいて、発振用回路１０を主振動で安定して発振させるために、負性抵抗値｜ｎＲ｜がＲＬｍよりも十分に大きい第１の値｜ｎＲ１｜に設定される。具体的には、制御回路４０のロジック回路４２が、不揮発性メモリー７１からレジスター７２に転送された電流調整データｔｒｉｍＩ［４：０］及び容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］を発振用回路１０に供給し、発振用回路１０の負性抵抗値｜ｎＲ｜が、電流調整データｔｒｉｍＩ［４：０］及び容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］によって決まる第１の値｜ｎＲ１｜となるように制御する。
しかしながら、第１の値｜ｎＲ１｜は、ＲＬｍよりも十分に大きいため、結果的にＲＬｓよりも大きくなってしまう。そうすると、第１の値｜ｎＲ１｜がＲＬｓよりも大きいため、発振用回路１０の発振が停止している状態からすぐに負性抵抗値｜ｎＲ｜を第１の値｜ｎＲ１｜に設定すると、条件によっては振動子３が副振動で共振し、発振用回路１０が異常発振を起こすおそれがある。そこで、本実施形態では、発振用回路１０が異常発振を起こすおそれを低減させるために、制御回路４０のロジック回路４２は、起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜よりも小さい第２の値｜ｎＲ２｜から増加するように制御する。
ここで、前述の通り、第１の値｜ｎＲ１｜は、振動子３が主振動で共振するときの負荷時直列抵抗の値ＲＬｍよりも大きく、かつ、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも大きい値である。また、第２の値｜ｎＲ２｜は、少なくとも、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さい値、すなわち、振動子３が副振動では共振することができない負性抵抗値である。第２の値｜ｎＲ２｜は、振動子３が主振動で共振するときの負荷時直列抵抗の値ＲＬｍよりも小さくてもよいし、大きくてもよい。例えば、発振回路２に接続される振動子３の特性のばらつきを考慮しても確実に第２の値｜ｎＲ２｜がＲＬｓよりも小さくなるように、第２の値｜ｎＲ２｜をＲＬｍよりも小さくしてもよい。
このように、本実施形態では、ロジック回路４２は、起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜を、振動子３が少なくとも副振動では共振することができない第２の値｜ｎＲ２｜から増加させるように制御する。これにより、必ず負性抵抗値｜ｎＲ｜がＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい状態が存在することになり、この状態では、振動子３は、主振動で共振することができるが、副振動で共振することができない。したがって、振動子３が副振動で共振するよりも先に主振動で共振し、発振用回路１０が主振動での共振に基づいて正常に発振することになる。
ここで、図５に示した発振用回路１０において、増幅素子１１の相互コンダクタンスをｇｍ、ＸＩ端子と接続される容量値をＣＸＩ、ＸＯ端子と接続される容量値をＣＸＯ、発振用回路１０の発振周波数をｆ＝ω／２πとすると、発振用回路１０の負性抵抗値｜ｎＲ｜の理論式は式（１）のようになる。
また、増幅素子１１の相互コンダクタンスをｇｍは、式（２）で表される。式（２）において、ｑは電子の電荷であり、ｋはボルツマン定数であり、Ｔは絶対温度である。
式（１）より、増幅素子１１の相互コンダクタンスをｇｍが大きいほど負性抵抗値｜ｎＲ｜が大きい。式（２）において、ｑ，ｋ，Ｔは定数であるので、発振段電流Ｉｏｓｃが大きいほど、相互コンダクタンスをｇｍが大きい。したがって、発振段電流Ｉｏｓｃを大きくするほど負性抵抗値｜ｎＲ｜は大きくなる。
そこで、本実施形態では、制御回路４０のロジック回路４２は、起動モードにおいて、発振段電流Ｉｏｓｃの値を増加させることで発振用回路１０の負性抵抗値｜ｎＲ｜を第２の値｜ｎＲ２｜から増加させる。具体的には、ロジック回路４２は、起動モードにおいて、発振用回路１０に出力する電流調整データｔｒｉｍＩ［４：０］の値を変更して発振段電流Ｉｏｓｃの値をステップ状に増加させることで、負性抵抗値｜ｎＲ｜がステップ状に増加するように制御する。
図１０は、発振回路２に電源が投入されてから通常動作モードに移行するシーケンスの一例を示す波形図である。図１０の例では、発振器１に電源が投入されると、リセット期間Ｔ１が開始し、電源電圧Ｖｄｄが０Ｖから所定の電圧値まで立ち上がり、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化し、ロジック回路４２が初期化される。その後、パワーオンリセット信号ＰＯＲがハイレベルからローレベルに変化することでリセット期間Ｔ１が終了するとともにメモリーロード期間Ｔ２が開始する。
メモリーロード期間Ｔ２では、不揮発性メモリー７１に記憶されている各種の情報がレジスター７２に転送される。この転送が終了した後、ロジック回路４２が発振イネーブル信号ｅｎ＿ｏｓｃをローレベルからハイレベルに変化させることで、メモリーロード期間Ｔ２が終了するとともに起動期間Ｔ３が開始する。
起動期間Ｔ３では、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値から終了値まで任意の値ずつ段階的に増加させていき、これに伴って発振段電流Ｉｏｓｃの値が段階的に増加していく。電流調整データｔｒｉｍＩ［４：０］の開始値や終了値は、例えば、あらかじめ不揮発性メモリー７１に書き込まれることによって任意の値に設定可能であってもよい。図１０の例では、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値の０から順に１ずつ段階的に増加させていき、これに伴って発振段電流Ｉｏｓｃの値がＩｂからＩ０ずつ増加していく。その結果、起動期間Ｔ３において、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜からステップ状に増加する。負性抵抗値｜ｎＲ｜がＲＬｍよりも大きく、かつ、ＲＬｓよりも小さいときに、振動子３が主振動で共振を開始し、振動子３から出力される電流Ｉ＿ｘｔａｌの振幅が増加していく。そして、電流Ｉ＿ｘｔａｌの振幅が所定の閾値を超えると発振信号ＣＫにパルスが発生する。その後も電流調整データｔｒｉｍＩ［４：０］が増加していき、負性抵抗値｜ｎＲ｜がＲＬｓよりも大きくなるが、その時点では振動子３の主振動での共振による発振用回路１０の発振が十分に成長しているため、振動子３の副振動での共振は発生しない。電流調整データｔｒｉｍＩ［４：０］がさらに増加して終了値の３１まで達すると、発振段電流Ｉｏｓｃの値がＩｂ＋３１Ｉ０となる。その後、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を終了値から通常動作モードでの設定値まで任意の値ずつ段階的に変化させる。図１０の例では、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を終了値の３１から１ずつ段階的に減少させていき、通常動作モードでの電流調整データｔｒｉｍＩ［４：０］の設定値がメモリーロード期間Ｔ２でレジスター７２に転送された値である２０に達すると、発振段電流Ｉｏｓｃの値がＩｂ＋２０Ｉ０となり、負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜となる。そして、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を２０に保持し、出力イネーブル信号ｅｎ＿ｏｕｔをローレベルからハイレベルに変化させることで、起動期間Ｔ３が終了するとともに通常動作期間Ｔ４が開始する。
通常動作期間Ｔ４では、出力イネーブル信号ｅｎ＿ｏｕｔがハイレベルであるため、発振信号ＣＫがバッファリングされて発振信号ＣＫＯにパルスが発生する。
なお、図１０の例では、起動期間Ｔ３における動作モードが起動モードであり、通常動作期間Ｔ４における動作モードが通常動作モードである。あるいは、リセット期間Ｔ１、メモリーロード期間Ｔ２及び起動期間Ｔ３における動作モードが起動モードである。
図１０の例では、ロジック回路４２は、起動モードにおいて、電流調整データｔｒｉｍＩ［４：０］を最小値から最大値まで増加させた後、通常動作モードでの設定値まで減少させているため、起動期間Ｔ３が長くなっている。これに対して、起動期間Ｔ３を短くした他のシーケンスも考えられる。
図１１は、発振回路２に電源が投入されてから通常動作モードに移行するシーケンスの他の一例を示す波形図である。図１１の例では、起動期間Ｔ３において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値から通常動作モードでの設定値まで任意の値ずつ段階的に増加させていき、これに伴って発振段電流Ｉｏｓｃの値が段階的に増加していく。電流調整データｔｒｉｍＩ［４：０］の開始値は、例えば、あらかじめ不揮発性メモリー７１に書き込まれることによって任意の値に設定可能であってもよい。図１１の例では、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値の０から順に、通常動作モードでの設定値である２０まで１ずつ段階的に増加させていき、これに伴って発振段電流Ｉｏｓｃの値がＩｂからＩｂ＋２０Ｉ０までＩ０ずつ増加していく。その結果、起動期間Ｔ３において、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜から第１の値｜ｎＲ１｜までステップ状に増加する。そして、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を２０に保持し、出力イネーブル信号ｅｎ＿ｏｕｔをローレベルからハイレベルに変化させることで、起動期間Ｔ３が終了するとともに通常動作期間Ｔ４が開始する。
図１１の例では、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値から終了値まで増加させる必要がないので、起動期間Ｔ３が短縮される。また、図１１の例では、通常動作モードにおける負性抵抗値｜ｎＲ｜の設定値である第１の値｜ｎＲ１｜は、起動期間Ｔ３における負性抵抗値｜ｎＲ｜の最大値以上である。すなわち、起動期間Ｔ３において、負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜よりも大きくならないので、負性抵抗値｜ｎＲ｜が、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも大きい値となる時間が短く、振動子３の副振動での共振がより起こりにくい。
なお、図１１の例でも、起動期間Ｔ３における動作モードが起動モードであり、通常動作期間Ｔ４における動作モードが通常動作モードである。あるいは、リセット期間Ｔ１、メモリーロード期間Ｔ２及び起動期間Ｔ３における動作モードが起動モードである。
１－４．発振回路の制御方法
図１２は、発振回路２の制御方法の手順の一例を示すフローチャート図である。図１２に示すように、発振器１に電源が投入されると、まず、発振回路２は、リセット工程Ｓ１を行う。具体的には、リセット工程Ｓ１において、パワーオンリセット回路３０がパワーオンリセット信号ＰＯＲをローレベルからハイレベルに変化させてロジック回路４２を初期化する。そして、パワーオンリセット回路３０がパワーオンリセット信号ＰＯＲをハイレベルからローレベルに変化させてリセット工程Ｓ１が終了する。リセット工程Ｓ１の期間が図１０又は図１１のリセット期間Ｔ１に相当する。
図１２は、発振回路２の制御方法の手順の一例を示すフローチャート図である。図１２に示すように、発振器１に電源が投入されると、まず、発振回路２は、リセット工程Ｓ１を行う。具体的には、リセット工程Ｓ１において、パワーオンリセット回路３０がパワーオンリセット信号ＰＯＲをローレベルからハイレベルに変化させてロジック回路４２を初期化する。そして、パワーオンリセット回路３０がパワーオンリセット信号ＰＯＲをハイレベルからローレベルに変化させてリセット工程Ｓ１が終了する。リセット工程Ｓ１の期間が図１０又は図１１のリセット期間Ｔ１に相当する。
次に、発振回路２は、メモリーロード工程Ｓ２を行う。具体的には、メモリーロード工程Ｓ２において、メモリー回路７０が、不揮発性メモリー７１に記憶されている各種の情報をレジスター７２に転送する。そして、転送終了後、ロジック回路４２が、発振イネーブル信号ｅｎ＿ｏｓｃをハイレベルに設定し、メモリーロード工程Ｓ２が終了する。メモリーロード工程Ｓ２の期間が図１０又は図１１のメモリーロード期間Ｔ２に相当する。
次に、発振回路２は、起動工程Ｓ３を行う。具体的には、起動工程Ｓ３において、ロジック回路４２が、発振イネーブル信号ｅｎ＿ｏｓｃをハイレベルに設定し、発振用回路１０の負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜よりも小さい第２の値｜ｎＲ２｜から増加するように制御する。そして、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをローレベルからハイレベルに変化させて起動工程Ｓ３が終了する。起動工程Ｓ３の期間が図１０又は図１１の起動期間Ｔ３に相当する。
最後に、発振回路２は、通常動作工程Ｓ４を行う。具体的には、通常動作工程Ｓ４において、発振用回路１０は、その負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜で発振し、出力回路６０から出力される発振信号ＣＫＯがＯＵＴ端子を介して発振器１の外部端子ＯＵＴ１から出力される。通常動作工程Ｓ４の期間が図１０又は図１１の通常動作期間Ｔ４に相当する。
なお、起動工程Ｓ３における動作モードが起動モードであり、通常動作工程Ｓ４における動作モードが通常動作モードである。あるいは、リセット工程Ｓ１、メモリーロード工程Ｓ２及び起動工程Ｓ３における動作モードが起動モードである。
図１３は、第１実施形態における図１２の起動工程Ｓ３の手順の一例を示すフローチャート図である。図１３に示す手順は、図１０の起動期間Ｔ３の動作に対応する。図１３に示すように、まず、工程Ｓ３１において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値に設定する。図１０の例では、開始値は０である。電流調整データｔｒｉｍＩ［４：０］を開始値に設定することにより、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜になる。
次に、工程Ｓ３２において所定時間が経過すると、工程Ｓ３３において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致するか否か判定する。図１０の例では、終了値は２０である。
工程Ｓ３３において電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致しない場合は、工程Ｓ３４において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を変更して発振段電流Ｉｏｓｃを増加させる。
電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致するまで工程Ｓ３２，Ｓ３３，Ｓ３４が繰り返され、電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致すると、工程Ｓ３５において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を通常動作モードでの設定値まで変更する。
そして、工程Ｓ３６において、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをハイレベルに設定し、起動工程Ｓ３が終了する。
図１４は、第１実施形態における図１２の起動工程Ｓ３の手順の他の一例を示すフローチャート図である。図１４に示す手順は、図１１の起動期間Ｔ３の動作に対応する。図１４に示すように、まず、工程Ｓ１０１において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値に設定する。図１１の例では、開始値は０である。電流調整データｔｒｉｍＩ［４：０］を開始値に設定することにより、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜になる。
次に、工程Ｓ１０２において所定時間が経過すると、工程Ｓ１０３において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値が通常動作モードでの設定値と一致するか否か判定する。通常動作モードでの電流調整データｔｒｉｍＩ［４：０］の設定値は、不揮発性メモリー７１に記憶されている値である。
工程Ｓ１０３において電流調整データｔｒｉｍＩ［４：０］の値が通常動作モードでの設定値と一致しない場合は、工程Ｓ１０４において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を変更して発振段電流Ｉｏｓｃを増加させる。
そして、電流調整データｔｒｉｍＩ［４：０］の値が通常動作モードでの設定値と一致するまで工程Ｓ１０２，Ｓ１０３，Ｓ１０４が繰り返され、電流調整データｔｒｉｍＩ［４：０］の値が通常動作モードでの設定値と一致すると、工程Ｓ１０５において、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをハイレベルに設定し、起動工程Ｓ３が終了する。
１－５．作用効果
以上に説明した第１実施形態の発振器１では、発振回路２において、発振用回路１０が発振を停止している状態から、発振用回路１０の負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜となる状態で発振する通常動作モードに移行するまでの起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜よりも小さい第２の値｜ｎＲ２｜から増加する。振動子３が主振動で共振するときの負荷時直列抵抗の値ＲＬｍは、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さいので、発振用回路１０の負性抵抗値｜ｎＲ｜は、第２の値｜ｎＲ２｜から増加して、ＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい値となる。そのため、起動モードにおいて、振動子３の主振動での共振に基づく発振が、振動子３の副振動での共振に基づく発振よりも先に成長する。したがって、第１実施形態の発振器１によれば、振動子３の特性にばらつきがあっても異常発振のおそれを低減させることができる。
以上に説明した第１実施形態の発振器１では、発振回路２において、発振用回路１０が発振を停止している状態から、発振用回路１０の負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜となる状態で発振する通常動作モードに移行するまでの起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜よりも小さい第２の値｜ｎＲ２｜から増加する。振動子３が主振動で共振するときの負荷時直列抵抗の値ＲＬｍは、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さいので、発振用回路１０の負性抵抗値｜ｎＲ｜は、第２の値｜ｎＲ２｜から増加して、ＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい値となる。そのため、起動モードにおいて、振動子３の主振動での共振に基づく発振が、振動子３の副振動での共振に基づく発振よりも先に成長する。したがって、第１実施形態の発振器１によれば、振動子３の特性にばらつきがあっても異常発振のおそれを低減させることができる。
特に、第１実施形態の発振器１では、起動モードにおいて、発振段電流Ｉｏｓｃの値を増加させることで、発振用回路１０の負性抵抗値｜ｎＲ｜が、第２の値｜ｎＲ２｜からステップ状に徐々に増加するので、ＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい値となる時間がより長くなる。そのため、振動子３の主振動での共振に基づく発振が、振動子３の副振動での共振に基づく発振よりも先に成長する。したがって、第１実施形態の発振器１によれば、振動子３の特性にばらつきがあっても異常発振のおそれを低減させることができる。
また、第１実施形態の発振器１によれば、通常動作モードにおいて発振段電流Ｉｏｓｃを振動子３の共振周波数に応じた所望の値にするための可変電流源１２を、起動モードにおいて発振用回路１０の負性抵抗値｜ｎＲ｜を増加させるために兼用することができる。
２．第２実施形態
以下、第２実施形態の発振器１について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。
以下、第２実施形態の発振器１について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。
第２実施形態の発振器１の構成は、図１～図４と同様であるため、その図示及び説明を省略する。また、第２実施形態における発振用回路１０の構成は、図５と同様であるため、その図示及び説明を省略する。第２実施形態の発振器１は、第１実施形態の発振器１に対して、起動モードにおける動作が異なる。
前出の式（１）より、容量値ＣＸＩ，ＣＸＯの少なくとも一方を小さくするほど負性抵抗値｜ｎＲ｜は大きくなる。そこで、第２実施形態では、制御回路４０のロジック回路４２は、起動モードにおいて、可変容量回路１４，１５の容量値Ｃ１，Ｃ２の少なくとも一方を減少させることで発振用回路１０の負性抵抗値｜ｎＲ｜を第２の値｜ｎＲ２｜から増加させる。具体的には、ロジック回路４２は、起動モードにおいて、発振用回路１０に出力する容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の少なくとも一方の値を変更して可変容量回路１４，１５の容量値Ｃ１，Ｃ２の少なくとも一方をステップ状に増加させることで、負性抵抗値｜ｎＲ｜がステップ状に増加するように制御する。
第２実施形態の発振器１のその他の構成は、第１実施形態と同様であるため、その図示及び説明を省略する。
図１５は、第２実施形態において発振回路２に電源が投入されてから通常動作モードに移行するシーケンスの一例を示す波形図である。図１５の例では、発振器１に電源が投入されると、リセット期間Ｔ１が開始し、電源電圧Ｖｄｄが０Ｖから所定の電圧値まで立ち上がり、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化し、ロジック回路４２が初期化される。その後、パワーオンリセット信号ＰＯＲがハイレベルからローレベルに変化することでリセット期間Ｔ１が終了するとともにメモリーロード期間Ｔ２が開始する。
メモリーロード期間Ｔ２では、不揮発性メモリー７１に記憶されている各種の情報がレジスター７２に転送される。この転送が終了した後、ロジック回路４２が発振イネーブル信号ｅｎ＿ｏｓｃをローレベルからハイレベルに変化させることで、メモリーロード期間Ｔ２が終了するとともに起動期間Ｔ３が開始する。
起動期間Ｔ３では、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］を開始値から通常動作モードでの設定値まで任意の値ずつ段階的に増加させていき、これに伴って容量値Ｃ１，Ｃ２の値が段階的に増加していく。容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の開始値は、例えば、あらかじめ不揮発性メモリー７１に書き込まれることによって任意の値に設定可能であってもよい。図１５の例では、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］をそれぞれ開始値の０から順に１ずつ段階的に増加させていき、これに伴って容量値Ｃ１，Ｃ２がそれぞれ３１Ｃ０からＣ０ずつ減少していく。その結果、起動期間Ｔ３において、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜からステップ状に増加する。負性抵抗値｜ｎＲ｜がＲＬｍよりも大きく、かつ、ＲＬｓよりも小さいときに、振動子３が主振動で共振を開始し、振動子３から出力される電流Ｉ＿ｘｔａｌの振幅が増加していく。そして、電流Ｉ＿ｘｔａｌの振幅が所定の閾値を超えると発振信号ＣＫにパルスが発生する。その後も容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］が増加していき、負性抵抗値｜ｎＲ｜がＲＬｓよりも大きくなるが、その時点では振動子３の主振動での共振による発振用回路１０の発振が十分に成長しているため、振動子３の副振動での共振は発生しない。容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］がさらに増加してメモリーロード期間Ｔ２でレジスター７２に転送された値である２０に達すると、容量値Ｃ１，Ｃ２がそれぞれ１１Ｃ０となり、負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜となる。そして、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値を２０に保持し、出力イネーブル信号ｅｎ＿ｏｕｔをローレベルからハイレベルに変化させることで、起動期間Ｔ３が終了するとともに通常動作期間Ｔ４が開始する。
通常動作期間Ｔ４では、出力イネーブル信号ｅｎ＿ｏｕｔがハイレベルであるため、発振信号ＣＫがバッファリングされて発振信号ＣＫＯにパルスが発生する。
なお、起動期間Ｔ３において、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の両方を増加させることにより容量値Ｃ１，Ｃ２の両方を減少させているが、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の一方を固定して他方を増加させることにより容量値Ｃ１，Ｃ２の一方を固定して他方を減少させてもよい。
図１５の例では、通常動作モードにおける負性抵抗値｜ｎＲ｜の設定値である第１の値｜ｎＲ１｜は、起動期間Ｔ３における負性抵抗値｜ｎＲ｜の最大値以上である。すなわち、起動期間Ｔ３において、負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜よりも大きくならないので、負性抵抗値｜ｎＲ｜が、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも大きい値となる時間が短く、振動子３の副振動での共振がより起こりにくい。
なお、図１５の例では、起動期間Ｔ３における動作モードが起動モードであり、通常動作期間Ｔ４における動作モードが通常動作モードである。あるいは、リセット期間Ｔ１、メモリーロード期間Ｔ２及び起動期間Ｔ３における動作モードが起動モードである。
シーケンスの図示を省略するが、起動期間Ｔ３において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の少なくとも一方を開始値から終了値まで任意の値ずつ段階的に増加させた後、通常動作モードでの設定値まで任意の値ずつ段階的に減少させてもよい。
第２実施形態における発振回路２の制御方法の手順を示すフローチャート図は図１２と同様であるため、その図示及び説明を省略する。ただし、第２実施形態では、図１２の起動工程Ｓ３の手順が第１実施形態と異なる。
図１６は、第２実施形態における図１２の起動工程Ｓ３の手順の一例を示すフローチャート図である。図１６に示す手順は、図１５の起動期間Ｔ３の動作に対応する。図１６に示すように、まず、工程Ｓ２０１において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］をそれぞれ開始値に設定する。図１５の例では、開始値はともに０である。容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］をそれぞれ開始値に設定することにより、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜になる。
次に、工程Ｓ２０２において所定時間が経過すると、工程Ｓ２０３において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がそれぞれ通常動作モードでの設定値と一致するか否か判定する。通常動作モードでの容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の設定値は、不揮発性メモリー７１に記憶されている値である。
工程Ｓ２０３において容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が通常動作モードでの設定値と一致しない場合は、工程Ｓ２０４において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値を変更して容量値Ｃ１，Ｃ２を減少させる。
そして、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が通常動作モードでの設定値と一致するまで工程Ｓ２０２，Ｓ２０３，Ｓ２０４が繰り返され、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が通常動作モードでの設定値と一致すると、工程Ｓ２０５において、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをハイレベルに設定し、起動工程Ｓ３が終了する。
なお、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の一方の値を固定して他方の値を変更させることにより容量値Ｃ１，Ｃ２の一方を固定して他方を減少させてもよい。
以上に説明した第２実施形態の発振器１では、起動モードにおいて、可変容量回路１４，１５の容量値Ｃ１，Ｃ２を減少させることで、発振用回路１０の負性抵抗値｜ｎＲ｜が、第２の値｜ｎＲ２｜からステップ状に徐々に増加するので、振動子３が主振動で共振するときの負荷時直列抵抗の値ＲＬｍよりも大きく、かつ、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さい値となる時間がより長くなる。そのため、振動子３の主振動での共振に基づく発振が、振動子３の副振動での共振に基づく発振よりも先に成長する。したがって、第２実施形態の発振器１によれば、振動子３の特性にばらつきがあっても異常発振のおそれを低減させることができる。
また、第２実施形態の発振器１によれば、通常動作モードにおいて発振用回路１０の発振周波数を目標周波数にするための可変容量回路１４，１５を、起動モードにおいて発振用回路１０の負性抵抗値｜ｎＲ｜を増加させるために兼用することができる。
３．第３実施形態
以下、第３実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
以下、第３実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
第３実施形態の発振器１の構成は、図１～図４と同様であるため、その図示及び説明を省略する。また、第３実施形態における発振用回路１０の構成は、図５と同様であるため、その図示及び説明を省略する。第３実施形態の発振器１は、上記の各実施形態の発振器１に対して、起動モードにおける動作が異なる。
前出の式（１）より、容量値ＣＸＩ，ＣＸＯの少なくとも一方を小さくするほど負性抵抗値｜ｎＲ｜は大きくなる。そこで、第３実施形態では、制御回路４０の電圧制御回路４１は、起動モードにおいて、可変容量回路１６，１７の容量値Ｃ３，Ｃ４の少なくとも一方を減少させることで発振用回路１０の負性抵抗値｜ｎＲ｜を第２の値｜ｎＲ２｜から増加させる。具体的には、電圧制御回路４１は、起動モードにおいて、発振用回路１０に出力する制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２の少なくとも一方の値を変更して可変容量回路１６，１７の容量値Ｃ３，Ｃ４の少なくとも一方を連続的に増加させることで、負性抵抗値｜ｎＲ｜が連続的に増加するように制御する。
図１７は、第３実施形態における電圧制御回路４１の構成例を示す図である。図１７に示すように、電圧制御回路４１は、制御電圧生成回路２００、フィルター回路２１０、スイッチ回路２２０、フィルター回路２３０、スイッチ回路２４０、抵抗２５０及び抵抗２６０を含む。
制御電圧生成回路２００は、通常動作モードにおいて、外部端子ＶＣ１からＶＣ端子を介して供給される周波数制御信号の電圧レベルに応じて、発振用回路１０の発振周波数を変化させるための制御電圧Ｖｃｎｔ１Ｘ，Ｖｃｎｔ２Ｘを生成する。また、制御電圧生成回路２００は、起動モードにおいて、ロジック回路４２からの制御に応じた制御電圧Ｖｃｎｔ１Ｘ，Ｖｃｎｔ２Ｘを出力する。制御電圧Ｖｃｎｔ１Ｘはフィルター回路２１０に入力され、制御電圧Ｖｃｎｔ２Ｘはフィルター回路２３０に入力される。
フィルター回路２１０は、抵抗２１１と容量素子２１２と含むローパスフィルター回路であり、制御電圧Ｖｃｎｔ１の立ち上がり又は立ち下がりを緩やかにした制御電圧Ｖｃｎｔ１ｆを出力する。
スイッチ回路２２０は、ロジック回路４２からの制御に応じて、通常動作モードのときは制御電圧Ｖｃｎｔ１Ｘを選択して出力し、起動モードのときは制御電圧Ｖｃｎｔ１ｆを選択して出力する。スイッチ回路２２０から出力される電圧は、抵抗２５０を介して、制御電圧Ｖｃｎｔ１として図５の可変容量回路１６に供給される。
フィルター回路２３０は、抵抗２３１と容量素子２３２と含むローパスフィルター回路であり、制御電圧Ｖｃｎｔ２の立ち上がり又は立ち下がりを緩やかにした制御電圧Ｖｃｎｔ２ｆを出力する。
スイッチ回路２４０は、ロジック回路４２からの制御に応じて、通常動作モードのときは制御電圧Ｖｃｎｔ２Ｘを選択して出力し、起動モードのときは制御電圧Ｖｃｎｔ２ｆを選択して出力する。スイッチ回路２４０から出力される電圧は、抵抗２６０を介して、制御電圧Ｖｃｎｔ２として図５の可変容量回路１７に供給される。
第３実施形態の発振器１のその他の構成は、上記の各実施形態と同様であるため、その図示及び説明を省略する。
図１８は、第３実施形態において発振回路２に電源が投入されてから通常動作モードに移行するシーケンスの一例を示す波形図である。図１８の例では、発振器１に電源が投入されると、リセット期間Ｔ１が開始し、電源電圧Ｖｄｄが０Ｖから所定の電圧値まで立ち上がり、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化し、ロジック回路４２が初期化される。その後、パワーオンリセット信号ＰＯＲがハイレベルからローレベルに変化することでリセット期間Ｔ１が終了するとともにメモリーロード期間Ｔ２が開始する。
メモリーロード期間Ｔ２では、不揮発性メモリー７１に記憶されている各種の情報がレジスター７２に転送される。この転送が終了した後、ロジック回路４２が発振イネーブル信号ｅｎ＿ｏｓｃをローレベルからハイレベルに変化させることで、メモリーロード期間Ｔ２が終了するとともに起動期間Ｔ３が開始する。
起動期間Ｔ３では、ロジック回路４２の制御により、電圧制御回路４１において、制御電圧生成回路２００が、制御電圧Ｖｃｎｔ１Ｘ，Ｖｃｎｔ２Ｘを開始値Ｖｓｔａｒｔから終了値Ｖｅｎｄまで立ち上げ、スイッチ回路２２０，２４０が、フィルター回路２１０，２３０から出力される制御電圧Ｖｃｎｔ１ｆ，Ｖｃｎｔ２ｆを選択して出力する。これにより、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２の立ち上がりが緩やかになり、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２は連続的に増加していき、これに伴って容量値Ｃ３，Ｃ４がそれぞれ連続的に減少していく。その結果、起動期間Ｔ３において、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜から連続的に増加する。負性抵抗値｜ｎＲ｜がＲＬｍよりも大きく、かつ、ＲＬｓよりも小さいときに、振動子３が主振動で共振を開始し、振動子３から出力される電流Ｉ＿ｘｔａｌの振幅が増加していく。そして、電流Ｉ＿ｘｔａｌの振幅が所定の閾値を超えると発振信号ＣＫにパルスが発生する。その後も、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２が増加していき、負性抵抗値｜ｎＲ｜がＲＬｓよりも大きくなるが、その時点では振動子３の主振動での共振による発振用回路１０の発振が十分に成長しているため、振動子３の副振動での共振は発生しない。制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２がさらに増加して終了値Ｖｅｎｄに達すると、容量値Ｃ３，Ｃ４がそれぞれ所定の値となり、負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜となる。例えば、終了値Ｖｅｎｄは、ＶＣ端子から入力される周波数制御信号の電圧値であってもよい。そして、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをローレベルからハイレベルに変化させることで、起動期間Ｔ３が終了するとともに通常動作期間Ｔ４が開始する。なお、開始値Ｖｓｔａｒｔや終了値Ｖｅｎｄは、例えば、あらかじめ不揮発性メモリー７１に書き込まれることによって任意の値に設定可能であってもよい。
通常動作期間Ｔ４では、出力イネーブル信号ｅｎ＿ｏｕｔがハイレベルであるため、発振信号ＣＫがバッファリングされて発振信号ＣＫＯにパルスが発生する。
なお、起動期間Ｔ３において、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２の両方を増加させることにより容量値Ｃ３，Ｃ４の両方を減少させているが、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２の一方を固定して他方を増加させることにより容量値Ｃ３，Ｃ４の一方を固定して他方を減少させてもよい。
なお、図１８の例では、起動期間Ｔ３における動作モードが起動モードであり、通常動作期間Ｔ４における動作モードが通常動作モードである。あるいは、リセット期間Ｔ１、メモリーロード期間Ｔ２及び起動期間Ｔ３における動作モードが起動モードである。
シーケンスの図示を省略するが、起動期間Ｔ３において、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２の少なくとも一方を開始値Ｖｓｔａｒｔから終了値Ｖｅｎｄまで連続的に増加させた後、終了値Ｖｅｎｄから、ＶＣ端子から入力される周波数制御信号の電圧値まで連続的に変化させてもよい。例えば、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２の可変範囲の最小値及び最大値をそれぞれ開始値Ｖｓｔａｒｔ及び終了値Ｖｅｎｄとしてもよい。
第３実施形態における発振回路２の制御方法の手順を示すフローチャート図は図１２と同様であるため、その図示及び説明を省略する。ただし、第３実施形態では、図１２の起動工程Ｓ３の手順が上記の各実施形態と異なる。
図１９は、第３実施形態における図１２の起動工程Ｓ３の手順の一例を示すフローチャート図である。図１９に示す手順は、図１８の起動期間Ｔ３の動作に対応する。図１９に示すように、まず、工程Ｓ３０１において、ロジック回路４２が、電圧制御回路４１のスイッチ回路２２０，２４０がフィルター回路２１０，２３０の出力電圧を選択するように設定する。
次に、工程Ｓ３０２において、ロジック回路４２が、電圧制御回路４１の制御電圧生成回路２００が、制御電圧Ｖｃｎｔ１Ｘ，Ｖｃｎｔ２Ｘを開始値Ｖｓｔａｒｔから終了値Ｖｅｎｄまで変化させるように制御する。これにより、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２が開始値から終了値まで連続的に変化していく。
そして、工程Ｓ３０３において所定時間が経過すると、工程Ｓ３０４において、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをハイレベルに設定し、起動工程Ｓ３が終了する。例えば、所定時間は、制御電圧Ｖｃｎｔ１，Ｖｃｎｔ２が開始値Ｖｓｔａｒｔから終了値Ｖｅｎｄまで変化する時間よりも長い時間であり、フィルター回路２１０，２３０の時定数に基づいて適宜決定される。
なお、ロジック回路４２が、制御電圧Ｖｃｎｔ１Ｘ，Ｖｃｎｔ２Ｘの一方の値を固定して他方の値を変更させることにより容量値Ｃ１，Ｃ２の一方を固定して他方を減少させてもよい。
以上に説明した第３実施形態の発振器１では、起動モードにおいて、可変容量回路１６，１７の容量値Ｃ３，Ｃ４を減少させることで、発振用回路１０の負性抵抗値｜ｎＲ｜が、第２の値｜ｎＲ２｜から連続的に徐々に増加するので、振動子３が主振動で共振するときの負荷時直列抵抗の値ＲＬｍよりも大きく、かつ、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さい値となる時間がより長くなる。そのため、振動子３の主振動での共振に基づく発振が、振動子３の副振動での共振に基づく発振よりも先に成長する。したがって、第３実施形態の発振器１によれば、振動子３の特性にばらつきがあっても異常発振のおそれを低減させることができる。
また、第３実施形態の発振器１によれば、通常動作モードにおいて外部端子ＶＣ１から入力される周波数制御信号によって発振用回路１０の発振周波数を変化させるための可変容量回路１６，１７を、起動モードにおいて発振用回路１０の負性抵抗値｜ｎＲ｜を増加させるために兼用することができる。
４．第４実施形態
以下、第４実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
以下、第４実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
第４実施形態の発振器１の構成は、図１～図４と同様であるため、その図示及び説明を省略する。また、第４実施形態における発振用回路１０の構成は、図５と同様であるため、その図示及び説明を省略する。第４実施形態の発振器１は、上記の各実施形態の発振器１に対して、起動モードにおける動作が異なる。
第４実施形態では、制御回路４０のロジック回路４２は、起動モードにおいて、発振段電流Ｉｏｓｃの値を増加させるとともに可変容量回路１４，１５の容量値Ｃ１，Ｃ２の少なくとも一方を減少させることで負性抵抗値｜ｎＲ｜を第２の値｜ｎＲ２｜から増加させる。例えば、ロジック回路４２は、起動モードにおいて、可変容量回路１４，１５の容量値Ｃ１，Ｃ２を変えずに発振段電流Ｉｏｓｃの値を第３の値から第３の値よりも大きい第４の値まで増加させた後、容量値Ｃ１，Ｃ２の少なくとも一方を減少させるとともに発振段電流Ｉｏｓｃの値を第３の値に変化させる制御を繰り返し行ってもよい。例えば、ロジック回路４２は、起動モードにおいて、まず、発振用回路１０に出力する容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の少なくとも一方の値を開始値に保持し、発振用回路１０に出力する電流調整データｔｒｉｍＩ［４：０］の値を開始値から終了値まで変更して発振段電流Ｉｏｓｃの値を第３の値から第４の値までステップ状に増加させることで、負性抵抗値｜ｎＲ｜がステップ状に増加するように制御する。次に、ロジック回路４２は、電流調整データｔｒｉｍＩ［４：０］の値を開始値に変更した後、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の少なくとも一方の値を変更して保持することにより容量値Ｃ１，Ｃ２の少なくとも一方を１段階減少させ、電流調整データｔｒｉｍＩ［４：０］の値を開始値から終了値まで変更して発振段電流Ｉｏｓｃの値を第３の値から第４の値までステップ状に増加させることで、負性抵抗値｜ｎＲ｜がステップ状に増加するように制御する。ロジック回路４２は、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の少なくとも一方の値を変更しながら、同様の制御を繰り返す。最後に、ロジック回路４２は、電流調整データｔｒｉｍＩ［４：０］の値を開始値に変更した後、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の少なくとも一方の値を終了値に変更して保持することにより容量値Ｃ１，Ｃ２を１段階減少させ、電流調整データｔｒｉｍＩ［４：０］の値を開始値から終了値まで変更して発振段電流Ｉｏｓｃの値を第３の値から第４の値までステップ状に増加させることで、負性抵抗値｜ｎＲ｜がステップ状に増加するように制御する。
第４実施形態の発振器１のその他の構成は、上記の各実施形態と同様であるため、その図示及び説明を省略する。
図２０は、第４実施形態において発振回路２に電源が投入されてから通常動作モードに移行するシーケンスの他の一例を示す波形図である。図２０の例では、発振器１に電源が投入されると、リセット期間Ｔ１が開始し、電源電圧Ｖｄｄが０Ｖから所定の電圧値まで立ち上がり、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化し、ロジック回路４２が初期化される。その後、パワーオンリセット信号ＰＯＲがハイレベルからローレベルに変化することでリセット期間Ｔ１が終了するとともにメモリーロード期間Ｔ２が開始する。
メモリーロード期間Ｔ２では、不揮発性メモリー７１に記憶されている各種の情報がレジスター７２に転送される。この転送が終了した後、ロジック回路４２が発振イネーブル信号ｅｎ＿ｏｓｃをローレベルからハイレベルに変化させることで、メモリーロード期間Ｔ２が終了するとともに起動期間Ｔ３が開始する。
起動期間Ｔ３では、ロジック回路４２が、まず、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］をそれぞれ開始値に設定して保持し、電流調整データｔｒｉｍＩ［４：０］を開始値から終了値まで任意の値ずつ段階的に増加させていき、これに伴って発振段電流Ｉｏｓｃの値が段階的に増加していく。容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の開始値、電流調整データｔｒｉｍＩ［４：０］の開始値や終了値は、例えば、あらかじめ不揮発性メモリー７１に書き込まれることによって任意の値に設定可能であってもよい。図２０の例では、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］をそれぞれ開始値の０に設定して保持し、電流調整データｔｒｉｍＩ［４：０］を開始値の０から終了値の３１まで１ずつ段階的に増加させていく。その結果、容量値Ｃ１，Ｃ２がそれぞれ３１Ｃ０の状態で、発振段電流Ｉｏｓｃが第３の値であるＩｂから第４の値であるＩｂ＋３１Ｉ０までステップ状に増加していき、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜からステップ状に増加する。
次に、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値の０に変更した後、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ任意の値だけ増加させる。図２０の例では、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ０から１だけ増加させた値である１に設定して保持し、再び、電流調整データｔｒｉｍＩ［４：０］を開始値の０から終了値の３１まで１ずつ段階的に増加させていく。その結果、容量値Ｃ１，Ｃ２がそれぞれ３０Ｃ０に減少した状態で、発振段電流Ｉｏｓｃが第３の値であるＩｂから第４の値であるＩｂ＋３１Ｉ０までステップ状に増加していき、発振用回路１０の負性抵抗値｜ｎＲ｜がステップ状に増加する。
次に、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値の０に変更した後、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ任意の値だけ増加させる。図２０の例では、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ１から１だけ増加させた値である２に設定して保持し、再び、電流調整データｔｒｉｍＩ［４：０］を開始値の０から終了値の３１まで１ずつ段階的に増加させていく。その結果、容量値Ｃ１，Ｃ２がそれぞれ２９Ｃ０に減少した状態で、発振段電流Ｉｏｓｃが第３の値であるＩｂから第４の値であるＩｂ＋３１Ｉ０までステップ状に増加していき、発振用回路１０の負性抵抗値｜ｎＲ｜がステップ状に増加する。負性抵抗値｜ｎＲ｜がＲＬｍよりも大きく、かつ、ＲＬｓよりも小さいときに、振動子３が主振動で共振を開始し、振動子３から出力される電流Ｉ＿ｘｔａｌの振幅が増加していく。そして、電流Ｉ＿ｘｔａｌの振幅が所定の閾値を超えると発振信号ＣＫにパルスが発生する。その後も容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］が増加していき、負性抵抗値｜ｎＲ｜がＲＬｓよりも大きくなるが、その時点では振動子３の主振動での共振による発振用回路１０の発振が十分に成長しているため、振動子３の副振動での共振は発生しない。
その後、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がそれぞれ終了値の３１に達し、かつ、電流調整データｔｒｉｍＩ［４：０］の値が終了値の３１に達すると、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を終了値から通常動作モードでの設定値まで任意の値ずつ段階的に変化させる。容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の終了値は、例えば、あらかじめ不揮発性メモリー７１に書き込まれることによって任意の値に設定可能であってもよい。図２０の例では、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を終了値の３１から１ずつ段階的に減少させていく。そして、電流調整データｔｒｉｍＩ［４：０］の値がメモリーロード期間Ｔ２でレジスター７２に転送された値である２４に達すると、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を２４に保持し、発振段電流Ｉｏｓｃの値がＩｂ＋２４Ｉ０となる。さらに、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ終了値から通常動作モードでの設定値まで任意の値ずつ段階的に変化させる。図２０の例では、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ終了値の３１から１ずつ段階的に減少させていく。そして、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がそれぞれメモリーロード期間Ｔ２でレジスター７２に転送された値である２６に達すると、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値を２６に保持し、容量値Ｃ１，Ｃ２がそれぞれ５Ｃ０となる。発振段電流Ｉｏｓｃの値がＩｂ＋２４Ｉ０となり、かつ、容量値Ｃ１，Ｃ２がそれぞれ５Ｃ０となることにより、負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜となる。そして、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをローレベルからハイレベルに変化させることで、起動期間Ｔ３が終了するとともに通常動作期間Ｔ４が開始する。
通常動作期間Ｔ４では、出力イネーブル信号ｅｎ＿ｏｕｔがハイレベルであるため、発振信号ＣＫがバッファリングされて発振信号ＣＫＯにパルスが発生する。
なお、起動期間Ｔ３において、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の両方を増加させることにより容量値Ｃ１，Ｃ２の両方を減少させているが、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の一方を固定して他方を増加させることにより容量値Ｃ１，Ｃ２の一方を固定して他方を減少させてもよい。
なお、図２０の例では、起動期間Ｔ３における動作モードが起動モードであり、通常動作期間Ｔ４における動作モードが通常動作モードである。あるいは、リセット期間Ｔ１、メモリーロード期間Ｔ２及び起動期間Ｔ３における動作モードが起動モードである。
シーケンスの図示を省略するが、起動期間Ｔ３を短くするために、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がそれぞれ設定された任意の終了値に達し、かつ、電流調整データｔｒｉｍＩ［４：０］の値が終了値に達すると、電流調整データｔｒｉｍＩ［４：０］の値を通常動作モードでの設定値まで減少させて、起動期間Ｔ３を終了してもよい。例えば、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の終了値は、通常動作モードでの設定値であってもよい。
第４実施形態における発振回路２の制御方法の手順を示すフローチャート図は図１２と同様であるため、その図示及び説明を省略する。ただし、第４実施形態では、図１２の起動工程Ｓ３の手順が上記の各実施形態と異なる。
図２１は、第４実施形態における図１２の起動工程Ｓ３の手順の一例を示すフローチャート図である。図２１に示す手順は、図２０の起動期間Ｔ３の動作に対応する。図２１に示すように、まず、工程Ｓ４０１において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］及び容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］を開始値に設定する。図２０の例では、電流調整データｔｒｉｍＩ［４：０］の開始値は０であり、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の開始値は０である。電流調整データｔｒｉｍＩ［４：０］及び容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］を開始値に設定することにより、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜になる。
次に、工程Ｓ４０２において所定時間が経過すると、工程Ｓ４０３において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致するか否か判定する。図２０の例では、電流調整データｔｒｉｍＩ［４：０］の終了値は３１である。
工程Ｓ４０３において電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致しない場合は、工程Ｓ４０４において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を変更して発振段電流Ｉｏｓｃを増加させる。
電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致するまで工程Ｓ４０２，Ｓ４０３，Ｓ４０４が繰り返され、電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致すると、工程Ｓ４０５において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がそれぞれ終了値と一致するか否か判定する。図２０の例では、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の終了値はともに３１である。
工程Ｓ４０５において容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が終了値と一致しない場合は、工程Ｓ４０６において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値に設定する。さらに、工程Ｓ４０７において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値を変更して容量値Ｃ１，Ｃ２をそれぞれ減少させる。
容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が終了値と一致するまで工程Ｓ４０２，Ｓ４０３，Ｓ４０４，Ｓ４０５，Ｓ４０６，Ｓ４０７が繰り返され、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が終了値と一致すると、工程Ｓ４０８において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を通常動作モードでの設定値まで変更する。さらに、工程Ｓ４０９において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］を通常動作モードでの設定値まで変更する。
そして、工程Ｓ４１０において、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをハイレベルに設定し、起動工程Ｓ３が終了する。
なお、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の一方の値を固定して他方の値を変更させることにより容量値Ｃ１，Ｃ２の一方を固定して他方を減少させてもよい。
以上に説明した第４実施形態の発振器１では、起動モードにおいて、発振段電流Ｉｏｓｃの値を増加させるとともに可変容量回路１４，１５の容量値Ｃ１，Ｃ２を減少させることで、発振用回路１０の負性抵抗値｜ｎＲ｜が、第２の値｜ｎＲ２｜からステップ状に徐々に増加するので、振動子３が主振動で共振するときの負荷時直列抵抗の値ＲＬｍよりも大きく、かつ、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さい値となる時間がより長くなる。そのため、振動子３の主振動での共振に基づく発振が、振動子３の副振動での共振に基づく発振よりも先に成長する。したがって、第４実施形態の発振器１によれば、振動子３の特性にばらつきがあっても異常発振のおそれを低減させることができる。
特に、第４実施形態の発振器１では、ロジック回路４２が、可変容量回路１４，１５の容量値Ｃ１，Ｃ２を変えながら、発振段電流Ｉｏｓｃの値を第３の値から第４の値まで増加させる制御を繰り返し行う。したがって、第４実施形態の発振器１によれば、可変容量回路１４，１５の容量値Ｃ１，Ｃ２が大きすぎ、あるいは、発振段電流Ｉｏｓｃの値が小さすぎて発振用回路１０が発振しないおそれを低減することができる。さらに、ロジック回路４２が、発振段電流Ｉｏｓｃの値を第３の値から第４の値まで増加させた後、容量値Ｃ１，Ｃ２を減少させる前に発振段電流Ｉｏｓｃの値を第３の値に変化させることにより、容量値Ｃ１，Ｃ２を減少させたときに負性抵抗値｜ｎＲ｜が急激に増加して振動子３が副振動で共振するおそれを低減することができる。
また、第４実施形態の発振器１によれば、通常動作モードにおいて発振段電流Ｉｏｓｃを振動子３の共振周波数に応じた所望の値にするための可変電流源１２及び発振用回路１０の発振周波数を目標周波数にするための可変容量回路１４，１５を、起動モードにおいて発振用回路１０の負性抵抗値｜ｎＲ｜を増加させるために兼用することができる。
５．第５実施形態
以下、第５実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
以下、第５実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
第５実施形態の発振器１の構造は、図１～図３と同様であるため、その図示及び説明を省略する。
図２２は、第５実施形態の発振器１の機能ブロック図である。図２２に示すように、第５実施形態の発振器１は、上記の各実施形態と同様、発振回路２と振動子３とを含む。発振回路２は、上記の各実施形態と同様、発振用回路１０、電源回路２０、パワーオンリセット回路３０、制御回路４０、基準電圧生成回路５０、出力回路６０及びメモリー回路７０を含むが、上記の各実施形態とは異なり、さらに発振検出回路８０を含む。なお、発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
発振検出回路８０は、起動モードにおいて、振動子３から出力される信号が所定の振幅以上になったことを検出し、検出信号ＤＥＴを出力する。
制御回路４０のロジック回路４２は、検出信号ＤＥＴに基づいて、発振用回路１０の負性抵抗値｜ｎＲ｜を第１の値｜ｎＲ１｜に設定する。
図２３は、発振検出回路８０の構成例を示す図である。図２３の例では、発振検出回路８０は、電流源３００と、３つの容量素子３０１，３１４，３１５と、３つの可変抵抗３０２，３０３，３０４と、６つのＮチャネル型ＭＯＳトランジスター３０５，３０６，３０７，３０８，３０９，３１３と、コンパレーター３１０と、２つのＣＭＯＳインバーター３１１，３１２と、を含む。
電流源３００は、一端に電圧Ｖｒｅｇが供給され、他端がＮチャネル型ＭＯＳトランジスター３０５のドレインと接続されている。
Ｎチャネル型ＭＯＳトランジスター３０５のゲートは、Ｎチャネル型ＭＯＳトランジスター３０７のゲート及びＮチャネル型ＭＯＳトランジスター３０９のゲートと接続され、Ｎチャネル型ＭＯＳトランジスター３０５，３０７，３０９の各ソースは接地されている。
Ｎチャネル型ＭＯＳトランジスター３０７のドレインは、Ｎチャネル型ＭＯＳトランジスター３０６のソースと接続され、Ｎチャネル型ＭＯＳトランジスター３０９のドレインは、Ｎチャネル型ＭＯＳトランジスター３０８のソースと接続されている。
可変抵抗３０４は、一端に電圧Ｖｒｅｇが供給され、他端が可変抵抗３０３の一端と接続されている。可変抵抗３０３の他端は可変抵抗３０２の一端と接続され、可変抵抗３０２の他端は接地されている。
容量素子３０１は、一端がＸＩ端子と接続され、他端が可変抵抗３０３の他端、可変抵抗３０２の一端及びＮチャネル型ＭＯＳトランジスター３０６のゲートと接続されている。ＸＩ端子には、振動子３から出力される信号が入力される。
Ｎチャネル型ＭＯＳトランジスター３０８のゲートは、可変抵抗３０４の他端及び可変抵抗３０３の一端と接続され、Ｎチャネル型ＭＯＳトランジスター３０６，３０８の各ドレインには電圧Ｖｒｅｇが供給される。
コンパレーター３１０は、反転入力端子がＮチャネル型ＭＯＳトランジスター３０８のソース及び容量素子３１５の一端と接続され、非反転入力端子がＮチャネル型ＭＯＳトランジスター３０６のソース及び容量素子３１４の一端と接続されている。容量素子３１４の他端及び容量素子３１５の他端は接地されている。
コンパレーター３１０の出力端子は、ＣＭＯＳインバーター３１１の入力端子及びＮチャネル型ＭＯＳトランジスター３１３のゲートと接続され、ＣＭＯＳインバーター３１１の出力端子は、ＣＭＯＳインバーター３１２の入力端子と接続されている。Ｎチャネル型ＭＯＳトランジスター３１３のソース及びドレインは、それぞれ可変抵抗３０３の一端及び他端と接続されている。
このように構成されている発振検出回路８０では、Ｎチャネル型ＭＯＳトランジスター３０６のゲートには、可変抵抗３０２，３０３，３０４によって電圧Ｖｒｅｇが分圧された電圧Ｖ２＝Ｖｒｅｇ×（Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）が入力される。Ｒ１，Ｒ２，Ｒ３は、それぞれ可変抵抗３０２，３０３，３０４の抵抗値である。また、Ｎチャネル型ＭＯＳトランジスター３０６のゲートには、可変抵抗３０２，３０３，３０４によって電圧Ｖｒｅｇが分圧された電圧Ｖｒｅｇ×Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）と、容量素子３０１によってＸＩ端子から入力される信号の直流成分が除去された交流成分とが加算された電圧Ｖ１が入力される。したがって、コンパレーター３１０の反転入力端子には電圧Ｖ２－Ｖｇｓ２が入力され、コンパレーター３１０の非反転入力端子には電圧Ｖ１－Ｖｇｓ１が入力される。Ｖｇｓ１はＮチャネル型ＭＯＳトランジスター３０６のゲート－ソース間の電圧であり、Ｖｇｓ２はＮチャネル型ＭＯＳトランジスター３０８のゲート－ソース間の電圧である。
コンパレーター３１０は、電圧Ｖ１－Ｖｇｓ１が電圧Ｖ２－Ｖｇｓ２よりも低いときはローレベルの信号を出力し、電圧Ｖ１－Ｖｇｓ１が電圧Ｖ２－Ｖｇｓ２よりも高いときはハイレベルの信号を出力する。コンパレーター３１０の出力信号は、ＣＭＯＳインバーター３１１によって論理レベルが反転され、さらにＣＭＯＳインバーター３１２によって論理レベルが反転される。そして、ＣＭＯＳインバーター３１２の出力信号が検出信号ＤＥＴとしてロジック回路４２に出力されるので、検出信号ＤＥＴの論理レベルはコンパレーター３１０の出力信号の論理レベルと同じである。したがって、検出信号ＤＥＴは、電圧Ｖ１－Ｖｇｓ１が電圧Ｖ２－Ｖｇｓ２よりも低いときはローレベルであり、電圧Ｖ１－Ｖｇｓ１が電圧Ｖ２－Ｖｇｓ２よりも高いときはハイレベルである。起動モードの開始時点では、振動子３から出力されてＸＩ端子から入力される信号の振幅がゼロであるので、電圧Ｖ１－Ｖｇｓ１が電圧Ｖ２－Ｖｇｓ２よりも低いため、検出信号ＤＥＴはローレベルである。ＸＩ端子から入力される信号の振幅が増加していくにつれて、容量素子３１４，３１５によって瞬間的な電圧変動が抑えられながら電圧Ｖ１－Ｖｇｓ１のＤＣレベルが上昇する。そして、電圧Ｖ１－Ｖｇｓ１が電圧Ｖ２－Ｖｇｓ２よりも高くなるとコンパレーター３１０の出力信号がハイレベルに変化し、検出信号ＤＥＴもハイレベルに変化する。ロジック回路４２は、検出信号ＤＥＴがローレベルからハイレベルに変化すると、発振用回路１０の負性抵抗値｜ｎＲ｜を第１の値｜ｎＲ１｜に設定する。また、コンパレーター３１０の出力信号がハイレベルになると、Ｎチャネル型ＭＯＳトランジスター３１３のドレイン－ソース間が導通し、電圧Ｖ１と電圧Ｖ２の差がなくなり、コンパレーター３１０の出力信号がハイレベルを維持し、検出信号ＤＥＴもハイレベルを維持する。
この発振検出回路８０によれば、電圧Ｖ１，Ｖ２が可変抵抗３０２，３０３，３０４の絶対値ではなく抵抗値Ｒ１，Ｒ２，Ｒ３の絶対値ではなく比で決まるので、可変抵抗３０２，３０３，３０４の製造誤差に起因する電圧Ｖ１，Ｖ２の誤差が小さく、振動子３から出力される信号の振幅を高い精度で検出することができる。
第５実施形態の発振器１のその他の構成は、上記の各実施形態と同様であるため、その図示及び説明を省略する。
図２４は、第５実施形態において発振回路２に電源が投入されてから通常動作モードに移行するシーケンスの他の一例を示す波形図である。図２４の例では、発振器１に電源が投入されると、リセット期間Ｔ１が開始し、電源電圧Ｖｄｄが０Ｖから所定の電圧値まで立ち上がり、パワーオンリセット信号ＰＯＲがローレベルからハイレベルに変化し、ロジック回路４２が初期化される。その後、パワーオンリセット信号ＰＯＲがハイレベルからローレベルに変化することでリセット期間Ｔ１が終了するとともにメモリーロード期間Ｔ２が開始する。
メモリーロード期間Ｔ２では、不揮発性メモリー７１に記憶されている各種の情報がレジスター７２に転送される。この転送が終了した後、ロジック回路４２が発振イネーブル信号ｅｎ＿ｏｓｃをローレベルからハイレベルに変化させることで、メモリーロード期間Ｔ２が終了するとともに起動期間Ｔ３が開始する。
起動期間Ｔ３では、ロジック回路４２が、まず、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］をそれぞれ開始値に設定して保持し、電流調整データｔｒｉｍＩ［４：０］を開始値から終了値まで任意の値ずつ段階的に増加させていき、これに伴って発振段電流Ｉｏｓｃの値が段階的に増加していく。容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の開始値、電流調整データｔｒｉｍＩ［４：０］の開始値や終了値は、例えば、あらかじめ不揮発性メモリー７１に書き込まれることによって任意の値に設定可能であってもよい。図２４の例では、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］をそれぞれ開始値の０に設定して保持し、電流調整データｔｒｉｍＩ［４：０］を開始値の０から終了値の３１まで１ずつ段階的に増加させていく。その結果、容量値Ｃ１，Ｃ２がそれぞれ３１Ｃ０の状態で、発振段電流Ｉｏｓｃが第３の値であるＩｂから第４の値であるＩｂ＋３１Ｉ０までステップ状に増加していき、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜からステップ状に増加する。
次に、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値の０に変更した後、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ任意の値だけ増加させる。図２４の例では、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ０から１だけ増加させた値である１に設定して保持し、再び、電流調整データｔｒｉｍＩ［４：０］を開始値の０から終了値の３１まで１ずつ段階的に増加させていく。その結果、容量値Ｃ１，Ｃ２がそれぞれ３０Ｃ０に減少した状態で、発振段電流Ｉｏｓｃが第３の値であるＩｂから第４の値であるＩｂ＋３１Ｉ０までステップ状に増加していき、発振用回路１０の負性抵抗値｜ｎＲ｜がステップ状に増加する。
次に、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値の０に変更した後、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ任意の値だけ増加させる。図２４の例では、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ１から１だけ増加させた値である２に設定して保持し、再び、電流調整データｔｒｉｍＩ［４：０］を開始値の０から終了値の３１まで１ずつ段階的に増加させていく。その結果、容量値Ｃ１，Ｃ２がそれぞれ２９Ｃ０に減少した状態で、発振段電流Ｉｏｓｃが第３の値であるＩｂから第４の値であるＩｂ＋３１Ｉ０までステップ状に増加していき、発振用回路１０の負性抵抗値｜ｎＲ｜がステップ状に増加する。負性抵抗値｜ｎＲ｜がＲＬｍよりも大きく、かつ、ＲＬｓよりも小さいときに、振動子３が主振動で共振を開始し、振動子３から出力される電流Ｉ＿ｘｔａｌの振幅が増加していく。そして、電流Ｉ＿ｘｔａｌの振幅が所定の閾値を超えると発振信号ＣＫにパルスが発生する。また、振動子３から出力される電流Ｉ＿ｘｔａｌの振幅が所定値に達し、例えば、電流調整データｔｒｉｍＩ［４：０］の値が９であり、かつ、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がともに２であるときに、検出信号ＤＥＴがローレベルからハイレベルに変化する。
次に、ロジック回路４２が、検出信号ＤＥＴがハイレベルになったことを受けて、電流調整データｔｒｉｍＩ［４：０］の値を通常動作モードでの設定値まで任意の値ずつ段階的に変化させる。図２４の例では、検出信号ＤＥＴがハイレベルになったときの電流調整データｔｒｉｍＩ［４：０］の値が９であるので、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を９から１ずつ段階的に増加させていく。そして、電流調整データｔｒｉｍＩ［４：０］の値がメモリーロード期間Ｔ２でレジスター７２に転送された値である２４に達すると、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を２４に保持し、発振段電流Ｉｏｓｃの値がＩｂ＋２４Ｉ０となる。さらに、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ通常動作モードでの設定値まで任意の値ずつ段階的に変化させる。図２４の例では、検出信号ＤＥＴがハイレベルになったときの容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がそれぞれ２であるので、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値をそれぞれ２から１ずつ段階的に増加させていく。そして、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がそれぞれメモリーロード期間Ｔ２でレジスター７２に転送された値である２６に達すると、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値を２６に保持し、容量値Ｃ１，Ｃ２がそれぞれ５Ｃ０となる。発振段電流Ｉｏｓｃの値がＩｂ＋２４Ｉ０となり、かつ、容量値Ｃ１，Ｃ２がそれぞれ５Ｃ０となることにより、負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜となる。負性抵抗値｜ｎＲ｜が第１の値｜ｎＲ１｜となるまでにＲＬｓよりも大きくなるが、その時点では振動子３の主振動での共振による発振用回路１０の発振が十分に成長しているため、振動子３の副振動での共振は発生しない。そして、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをローレベルからハイレベルに変化させることで、起動期間Ｔ３が終了するとともに通常動作期間Ｔ４が開始する。
通常動作期間Ｔ４では、出力イネーブル信号ｅｎ＿ｏｕｔがハイレベルであるため、発振信号ＣＫがバッファリングされて発振信号ＣＫＯにパルスが発生する。
なお、起動期間Ｔ３において、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の両方を増加させることにより容量値Ｃ１，Ｃ２の両方を減少させているが、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の一方を固定して他方を増加させることにより容量値Ｃ１，Ｃ２の一方を固定して他方を減少させてもよい。
なお、図２４の例では、起動期間Ｔ３における動作モードが起動モードであり、通常動作期間Ｔ４における動作モードが通常動作モードである。あるいは、リセット期間Ｔ１、メモリーロード期間Ｔ２及び起動期間Ｔ３における動作モードが起動モードである。
第５実施形態における発振回路２の制御方法の手順を示すフローチャート図は図１２と同様であるため、その図示及び説明を省略する。ただし、第５実施形態では、図１２の起動工程Ｓ３の手順が上記の各実施形態と異なる。
図２５は、第５実施形態における図１２の起動工程Ｓ３の手順の一例を示すフローチャート図である。図２５に示す手順は、図２４の起動期間Ｔ３の動作に対応する。図２５に示すように、まず、工程Ｓ５０１において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］及び容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］を開始値に設定する。図２４の例では、電流調整データｔｒｉｍＩ［４：０］の開始値は０であり、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の開始値は０である。電流調整データｔｒｉｍＩ［４：０］及び容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］を開始値に設定することにより、発振用回路１０の負性抵抗値｜ｎＲ｜が第２の値｜ｎＲ２｜になる。
次に、工程Ｓ５０２において所定時間が経過すると、工程Ｓ５０３において検出信号ＤＥＴがローレベルであれば、工程Ｓ５０４において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致するか否か判定する。図２４の例では、電流調整データｔｒｉｍＩ［４：０］の終了値は３１である。
工程Ｓ５０４において電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致しない場合は、工程Ｓ５０５において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］の値を変更して発振段電流Ｉｏｓｃを増加させる。
工程Ｓ５０３において検出信号ＤＥＴがローレベルである限り、電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致するまで工程Ｓ５０２，Ｓ５０４，Ｓ５０５が繰り返され、電流調整データｔｒｉｍＩ［４：０］の値が終了値と一致すると、工程Ｓ５０６において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値がそれぞれ終了値と一致するか否か判定する。図２４の例では、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の終了値はともに３１である。
工程Ｓ５０６において容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が終了値と一致しない場合は、工程Ｓ５０７において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を開始値に設定する。さらに、工程Ｓ５０８において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値を変更して容量値Ｃ１，Ｃ２をそれぞれ減少させる。
工程Ｓ５０３において検出信号ＤＥＴがローレベルである限り、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が終了値と一致するまで工程Ｓ５０２，Ｓ５０４，Ｓ５０５，Ｓ５０６，Ｓ５０７，Ｓ５０８が繰り返される。
工程Ｓ５０３において検出信号ＤＥＴがハイレベルである場合、又は、工程Ｓ５０６において容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の値が終了値と一致した場合、工程Ｓ５０９において、ロジック回路４２が、電流調整データｔｒｉｍＩ［４：０］を通常動作モードでの設定値まで変更する。さらに、工程Ｓ５１０において、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］を通常動作モードでの設定値まで変更する。
そして、工程Ｓ５１１において、ロジック回路４２が、出力イネーブル信号ｅｎ＿ｏｕｔをハイレベルに設定し、起動工程Ｓ３が終了する。
なお、ロジック回路４２が、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］の一方の値を固定して他方の値を変更させることにより容量値Ｃ１，Ｃ２の一方を固定して他方を減少させてもよい。
なお、図２４及び図２５は、第４実施形態の発振器１に対して発振検出回路８０を追加した場合のシーケンス及びフローチャートに対応する。シーケンス及びフローチャートの図示を省略するが、第１実施形態～第３実施形態の発振器１に対して発振検出回路８０を追加してもよい。
以上に説明した第５実施形態の発振器１では、起動モードにおいて、発振検出回路８０が振動子３から出力される信号が所定の振幅以上になったことを検出すると、負性抵抗値｜ｎＲ｜を第１の値｜ｎＲ１｜に設定して通常動作モードに移行するので、起動時間を短くすることができる。
６．第６実施形態
以下、第６実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
以下、第６実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
第６実施形態の発振器１の構成は、図１～図４と同様であるため、その図示及び説明を省略する。また、第４実施形態における発振用回路１０の構成は、図５と同様であるため、その図示及び説明を省略する。
上記の各実施形態では、起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜は、制御回路４０から出力される重みづけされた複数ビットの制御データに基づいて制御される。
例えば、第１実施形態又は第４実施形態では、起動モードにおいて、負性抵抗値｜ｎＲ｜は、大きいビットほど重みが大きい制御データである電流調整データｔｒｉｍＩ［４：０］によって制御される。例えば、ｔｒｉｍＩ［０］の論理レベルが反転すると発振段電流ＩｏｓｃはＩ０増減するのに対して、ｔｒｉｍＩ［４］の論理レベルが反転すると発振段電流Ｉｏｓｃは１６×Ｉ０増減する。したがって、例えば、電流調整データｔｒｉｍＩ［４：０］が１５から１６に変化するときに、仮に、ｔｒｉｍＩ［０］，ｔｒｉｍＩ［１］，ｔｒｉｍＩ［２］，ｔｒｉｍＩ［３］がそれぞれハイレベルからローレベルに変化する前に、ｔｒｉｍＩ［４］がハイレベルからローレベルに変化すると、発振段電流Ｉｏｓｃが瞬時的に１６×Ｉ０も増えてしまう。これにより、負性抵抗値｜ｎＲ｜が、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも大きくなると、振動子３が副振動で共振して異常発振が生じるリスクが上昇する。
また、例えば、第２実施形態又は第４実施形態では、起動モードにおいて、負性抵抗値｜ｎＲ｜は、大きいビットほど重みが大きい制御データである容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］によって制御される。例えば、ｔｒｉｍＣ１［０］，ｔｒｉｍＣ２［０］の論理レベルが反転すると容量値Ｃ１，Ｃ２はそれぞれＣ０増減するのに対して、ｔｒｉｍＣ１［４］，ｔｒｉｍＣ２［４］の論理レベルが反転すると容量値Ｃ１，Ｃ２はそれぞれ１６×Ｃ０増減する。したがって、例えば、容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］が１５から１６に変化するときに、仮に、ｔｒｉｍＣ１［０］，ｔｒｉｍＣ１［１］，ｔｒｉｍＣ１［２］，ｔｒｉｍＣ１［３］がそれぞれハイレベルからローレベルに変化する前に、ｔｒｉｍＣ１［４］がハイレベルからローレベルに変化すると、容量値Ｃ１が瞬時的に１６×Ｃ０も増えてしまう。これにより、負性抵抗値｜ｎＲ｜が、振動子３が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも大きくなると、振動子３が副振動で共振して異常発振が生じるリスクが上昇する。容量調整データｔｒｉｍＣ２［４：０］についても同様のことが言える。
そこで、第６実施形態では、異常発振が生じるリスクを低減させるために、制御回路４０は、起動モードにおいて発振用回路１０の負性抵抗値｜ｎＲ｜を制御するための制御データが、重みづけの小さいビットほど早く論理レベルが変化するように構成される。
図２６は、第６実施形態における制御回路４０の構成例を示す図である。図２６は、起動モードにおいて発振用回路１０の負性抵抗値｜ｎＲ｜を制御するための制御データが電流調整データｔｒｉｍＩ［４：０］である場合の制御回路４０の構成例を示している。図２６の例では、制御回路４０は、ロジック回路４２と、１０個の遅延回路４１１，４２１，４２２，４３１，４３２，４３３，４４１，４４２，４４３，４４４と、を含む。なお、上記の各実施形態と同様、制御回路４０は電圧制御回路４１も含むが、図２６では図示を省略している。
ロジック回路４２は、電流調整データｔｒｉｍＩＸ［４：０］を出力する。ｔｒｉｍＩＸ［０］はｔｒｉｍＩ［０］として出力される。ｔｒｉｍＩＸ［１］は、遅延回路４１１を伝搬した後、ｔｒｉｍＩ［１］として出力される。ｔｒｉｍＩＸ［２］は、遅延回路４２１，４２２を伝搬した後、ｔｒｉｍＩ［２］として出力される。ｔｒｉｍＩＸ［３］は、遅延回路４３１，４３２，４３３を伝搬した後、ｔｒｉｍＩ［３］として出力される。ｔｒｉｍＩＸ［４］は、遅延回路４４１，４４２，４４３，４４４を伝搬した後、ｔｒｉｍＩ［４］として出力される。
遅延回路４１１，４２１，４２２，４３１，４３２，４３３，４４１，４４２，４４３，４４４は、例えば、図２７に示すように、４つのＣＭＯＳインバーター４０１，４０２，４０３，４０４が直列に接続された回路である。なお、ＣＭＯＳインバーターの数は４つに限らず、偶数であればよい。
図２８は、電流調整データｔｒｉｍＩＸ［４：０］，ｔｒｉｍＩ［４：０］の各ビットの波形の一例を示す図である。図２８の例では、電流調整データｔｒｉｍＩＸ［４：０］が１５から１６に変化するときの各ビットの波形が示されている。
図２８の例では、電流調整データｔｒｉｍＩＸ［４：０］の各ビットの論理レベルが、時刻ｔ１で同時に変化している。具体的には、ｔｒｉｍＩＸ［０］，ｔｒｉｍＩＸ［１］，ｔｒｉｍＩＸ［２］，ｔｒｉｍＩＸ［３］がそれぞれハイレベルからローレベルに変化し、ｔｒｉｍＩＸ［４］がローレベルからハイレベルに変化している。
ｔｒｉｍＩＸ［０］は遅延回路を伝搬せずにｔｒｉｍＩ［０］として出力されるので、時刻ｔ１において、ｔｒｉｍＩ［０］がハイレベルからローレベルに変化する。また、時刻ｔ１以降にｔｒｉｍＩＸ［１］のローレベルが遅延回路４１１を伝搬し、時刻ｔ２において、ｔｒｉｍＩ［１］がハイレベルからローレベルに変化する。また、時刻ｔ１以降にｔｒｉｍＩＸ［２］のローレベルが遅延回路４２１，４２２を伝搬し、時刻ｔ３において、ｔｒｉｍＩ［２］がハイレベルからローレベルに変化する。また、時刻ｔ１以降にｔｒｉｍＩＸ［３］のローレベルが遅延回路４３１，４３２，４３３を伝搬し、時刻ｔ４において、ｔｒｉｍＩ［３］がハイレベルからローレベルに変化する。また、時刻ｔ１以降にｔｒｉｍＩＸ［４］のハイレベルが遅延回路４４１，４４２，４４３，４４４を伝搬し、時刻ｔ５において、次にｔｒｉｍＩ［４］がローレベルからハイレベルに変化する。
このように、発振用回路１０に出力される電流調整データｔｒｉｍＩ［４：０］は、ｔｒｉｍＩ［０］，ｔｒｉｍＩ［１］，ｔｒｉｍＩ［２］，ｔｒｉｍＩ［３］，ｔｒｉｍＩ［４］の順に、すなわち、重みの小さいビットほど早く論理レベルが変化する。
なお、図示を省略するが、起動モードにおいて発振用回路１０の負性抵抗値｜ｎＲ｜を制御するための制御データが容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］である場合の制御回路４０も、図２６と同様に構成される。
第６実施形態の発振器１のその他の構成は、上記の各実施形態と同様であるため、その図示及び説明を省略する。
以上に説明した第６実施形態の発振器１では、起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜を増加させるときに、電流調整データｔｒｉｍＩ［４：０］や容量調整データｔｒｉｍＣ１［４：０］，ｔｒｉｍＣ２［４：０］が、重みづけの小さいビットほど早く論理レベルが変化する。したがって、第６実施形態の発振器１によれば、発振用回路１０の負性抵抗値｜ｎＲ｜を増加させるときに、過渡的に負性抵抗値｜ｎＲ｜が急激に増加することがないので、振動子３の副振動での共振に基づく発振が成長して異常発振するおそれが低減される。
７．第７実施形態
以下、第７実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
以下、第７実施形態の発振器１について、上記の実施形態のいずれかと同様の構成については同じ符号を付し、上記の実施形態のいずれかと同様の説明は省略又は簡略し、主として上記の実施形態のいずれとも異なる内容について説明する。
第７実施形態の発振器１の構成は、図１～図４と同様であるため、その図示及び説明を省略する。
上記の各実施形態では、起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜は、制御回路４０から出力される重みづけされた複数ビットの制御データに基づいて制御される。そのため、前述の通り、第６実施形態を除いて、振動子３が副振動で共振して異常発振が生じるリスクが上昇する。
そこで、第７実施形態では、異常発振が生じるリスクを低減させるために、起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜は、制御回路４０から出力される重みづけされない複数ビットの制御データに基づいて制御される。重みづけされない複数ビットの制御データは、温度計コードにより表されるデータであってもよい。
例えば、起動モードにおいて、発振用回路１０の可変電流源１２から出力される発振段電流Ｉｏｓｃが、重みづけされない３２ビットの電流調整データｔｒｉｍＩ［３１：０］に基づいて制御されることにより、負性抵抗値｜ｎＲ｜が制御されてもよい。また、例えば、起動モードにおいて、発振用回路１０の可変容量回路１４，１５の容量値Ｃ１，Ｃ２が、重みづけされない３２ビットの容量調整データｔｒｉｍＣ１［３１：０］，ｔｒｉｍＣ２［３１：０］に基づいて制御されることにより、負性抵抗値｜ｎＲ｜が制御されてもよい。
図２９は、重みづけされない３２ビットの電流調整データｔｒｉｍＩ［３１：０］によって制御される可変電流源１２の構成例を示す図である。図２９の例では、可変電流源１２は、電流源１３５と、３２個の電流源１３６－０～１３６－３１と、３２個のスイッチ素子１３７－０～１３７－３１と、２つのＰチャネル型ＭＯＳトランジスター１３３，１３４と、を含む。
Ｐチャネル型ＭＯＳトランジスター１３３は、ゲートとドレインが接続され、ソースに電圧Ｖｒｅｇが供給される。Ｐチャネル型ＭＯＳトランジスター１３４は、ゲートがＰチャネル型ＭＯＳトランジスター１３３のゲートと接続され、ソースに電圧Ｖｒｅｇが供給され、ドレインが図５の増幅素子１１のコレクターと接続されている。
電流源１３５は、一端がＰチャネル型ＭＯＳトランジスター１３３のドレインと接続され、他端は接地されており、一定のバイアス電流Ｉｂが流れる。０以上３１以下の各整数ｉに対して、電流源１３６－ｉは、一端がスイッチ素子１３７－ｉを介してＰチャネル型ＭＯＳトランジスター１３３のドレインと接続され、他端は接地されており、スイッチ素子１３７－ｉが導通状態のときに一定の電流Ｉ０が流れる。例えば、電流源１３５，１３６－０～１３６－３１は、デプレッション型のＮチャネル型ＭＯＳトランジスターを用いて構成されてもよいし、カレントミラー回路を用いて構成されてもよい。
０以上３１以下の各整数ｉに対して、スイッチ素子１３７－ｉは、制御端子に電流調整データｔｒｉｍＩ［３１：０］のビットｉのデータｔｒｉｍＩ［ｉ］が入力され、データｔｒｉｍＩ［ｉ］がハイレベルのときに導通し、データｔｒｉｍＩ［ｉ］がローレベルのときに非導通となる。例えば、スイッチ素子１３７－０～１３７－３１は、Ｎチャネル型ＭＯＳトランジスターであってもよいし、トランスミッションゲートであってもよい。
図３０は、電流調整データｔｒｉｍＩ［３１：０］の各ビットの値と図２９に示した可変電流源１２から出力される発振段電流Ｉｏｓｃの値との関係を示す図である。各ビットの０はローレベルに対応し、各ビットの１はハイレベルに対応する。例えば、電流調整データｔｒｉｍＩ［３１：０］のビット０が１であり、ビット１～３１が０である場合、スイッチ素子１３７－０のみが導通して発振段電流Ｉｏｓｃ＝Ｉｂ＋Ｉ０となる。また、例えば、電流調整データｔｒｉｍＩ［３１：０］のビット０，１が１であり、ビット２～３１が０である場合、２つのスイッチ素子１３７－０，１３７－１のみが導通して発振段電流Ｉｏｓｃ＝Ｉｂ＋２Ｉ０となる。一般化すると、電流調整データｔｒｉｍＩ［３１：０］の３２ビットのうち、値が１であるビットの数をＮ、値が０であるビットの数を３２－Ｎとすると、発振段電流Ｉｏｓｃ＝Ｉｂ＋Ｎ×Ｉ０となる。図３０の示すコードは、ビット０～３１の値がすべて０であるか、ビット０～３１の値がすべて１であるか、あるいは、０以上３０以下の任意の整数ｊに対して、ビット０～ｊの値がすべて１であり、かつ、ビットｊ＋１～３１がすべて０であるかのいずれかである。このようなコードは、温度計コードと呼ばれる。
なお、図示を省略するが、起動モードにおいて、発振用回路１０の可変容量回路１４，１５の容量値Ｃ１，Ｃ２が、重みづけされない３２ビットの容量調整データｔｒｉｍＣ１［３１：０］，ｔｒｉｍＣ２［３１：０］に基づいて制御される場合の可変容量回路１４，１５や容量調整データｔｒｉｍＣ１［３１：０］，ｔｒｉｍＣ２［３１：０］のコードも、図２９や図３０と同様に構成される。
第７実施形態の発振器１のその他の構成は、上記の各実施形態と同様であるため、その図示及び説明を省略する。
以上に説明した第７実施形態の発振器１では、起動モードにおいて、発振用回路１０の負性抵抗値｜ｎＲ｜を増加させるときに、電流調整データｔｒｉｍＩ［３１：０］や容量調整データｔｒｉｍＣ１［３１：０］，ｔｒｉｍＣ２［３１：０］が、重みづけされないデータ、例えば、温度計コードにより表されるデータである。したがって、第７実施形態の発振器１によれば、発振用回路１０の負性抵抗値｜ｎＲ｜を増加させるときに、過渡的に負性抵抗値｜ｎＲ｜が急激に増加することがないので、振動子３の副振動での共振に基づく発振が成長して異常発振するおそれが低減される。
８．変形例
上記の第１実施形態又は第４実施形態の発振器１では、ロジック回路４２は、起動モードにおいて、発振段電流Ｉｏｓｃの値をステップ状に増加させることで、負性抵抗値｜ｎＲ｜がステップ状に増加するように制御しているが、発振段電流Ｉｏｓｃの値を連続的に増加させることで、負性抵抗値｜ｎＲ｜が連続的に増加するように制御してもよい。
上記の第１実施形態又は第４実施形態の発振器１では、ロジック回路４２は、起動モードにおいて、発振段電流Ｉｏｓｃの値をステップ状に増加させることで、負性抵抗値｜ｎＲ｜がステップ状に増加するように制御しているが、発振段電流Ｉｏｓｃの値を連続的に増加させることで、負性抵抗値｜ｎＲ｜が連続的に増加するように制御してもよい。
また、上記の第２実施形態又は第４実施形態の発振器１では、ロジック回路４２は、起動モードにおいて、可変容量回路１４，１５の容量値Ｃ１，Ｃ２の少なくとも一方をステップ状に増加させることで、負性抵抗値｜ｎＲ｜がステップ状に増加するように制御しているが、可変容量回路１４，１５の容量値Ｃ１，Ｃ２の少なくとも一方を連続的に増加させることで、負性抵抗値｜ｎＲ｜が連続的に増加するように制御してもよい。
また、上記の各実施形態の発振器１は、ＶＣＸＯ（Voltage Controlled Crystal Oscillator）等の周波数制御機能を有する発振器であるが、ＴＣＸＯ（Temperature Compensated Crystal Oscillator）等の温度補償機能を有する発振器、ＶＣ－ＴＣＸＯ（Voltage Controlled Temperature Compensated Crystal Oscillator）等の温度補償機能及び周波数制御機能を有する発振器、ＳＰＸＯ（Simple Packaged Crystal Oscillator）等の温度補償機能及び周波数制御機能を有さないシンプルな発振器、ＯＣＸＯ（Oven Controlled Crystal Oscillator）等の温度制御機能を有する発振器などであってもよい。ＶＣＸＯは、Voltage Controlled Crystal Oscillatorの略である。ＴＣＸＯは、Temperature Compensated Crystal Oscillatorの略である。ＶＣ－ＴＣＸＯは、Voltage Controlled Temperature Compensated Crystal Oscillatorの略である。ＳＰＸＯは、Simple Packaged Crystal Oscillatorの略である。ＯＣＸＯは、Oven Controlled Crystal Oscillatorの略である。発振器１が、温度補償機能を有する発振器や温度補償機能及び周波数制御機能を有する発振器である場合は、起動モードにおいて、温度補償回路が可変容量回路の容量値を減少させることにより、負性抵抗値を増加させてもよい。
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
上述した実施形態および変形例から以下の内容が導き出される。
発振回路の一態様は、
振動子と接続される発振用回路と、
前記発振用回路を制御する制御回路と、を備え、
前記発振用回路が、負性抵抗値が第１の値となる状態で発振する通常動作モードと、
前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有し、
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する。
振動子と接続される発振用回路と、
前記発振用回路を制御する制御回路と、を備え、
前記発振用回路が、負性抵抗値が第１の値となる状態で発振する通常動作モードと、
前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有し、
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する。
この発振回路では、発振用回路が発振を停止している状態から、発振用回路の負性抵抗値が第１の値となる状態で発振する通常動作モードに移行するまでの起動モードにおいて、発振用回路の負性抵抗値が第１の値よりも小さい第２の値から増加する。振動子が主振動で共振するときの負荷時直列抵抗の値ＲＬｍは、振動子が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さいので、発振用回路の負性抵抗値は、第２の値から増加して、ＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい値となる。そのため、起動モードにおいて、振動子の主振動での共振に基づく発振が、振動子の副振動での共振に基づく発振よりも先に成長する。したがって、この発振回路によれば、接続される振動子の特性にばらつきがあっても異常発振のおそれを低減させることができる。
前記発振回路の一態様において、
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値がステップ状に増加するように制御してもよい。
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値がステップ状に増加するように制御してもよい。
この発振回路では、起動モードにおいて、発振用回路の負性抵抗値が、第２の値からステップ状に増加するので、ＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい値となる時間がより長くなる。そのため、振動子の主振動での共振に基づく発振が、振動子の副振動での共振に基づく発振よりも先に成長する。したがって、この発振回路によれば、接続される振動子の特性にばらつきがあっても異常発振のおそれを低減させることができる。
前記発振回路の一態様において、
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値が連続的に増加するように制御してもよい。
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値が連続的に増加するように制御してもよい。
この発振回路では、起動モードにおいて、発振用回路の負性抵抗値が、第２の値から連続的に増加するので、ＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい値となる時間がより長くなる。そのため、振動子の主振動での共振に基づく発振が、振動子の副振動での共振に基づく発振よりも先に成長する。したがって、この発振回路によれば、接続される振動子の特性にばらつきがあっても異常発振のおそれを低減させることができる。
前記発振回路の一態様において、
前記第１の値は、前記起動モードにおける前記負性抵抗値の最大値以上であってもよい。
前記第１の値は、前記起動モードにおける前記負性抵抗値の最大値以上であってもよい。
この発振回路によれば、起動モードにおいて、発振用回路の負性抵抗値が第１の値よりも大きくならないので、発振用回路の負性抵抗値が、振動子が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも大きい値となる時間が短く、振動子の副振動での共振がより起こりにくい。
前記発振回路の一態様において、
前記発振用回路は、増幅素子と、前記増幅素子に電流を供給する可変電流源と、を含み、
前記制御回路は、前記起動モードにおいて、前記電流の値を増加させることで前記負性抵抗値を増加させてもよい。
前記発振用回路は、増幅素子と、前記増幅素子に電流を供給する可変電流源と、を含み、
前記制御回路は、前記起動モードにおいて、前記電流の値を増加させることで前記負性抵抗値を増加させてもよい。
この発振回路によれば、例えば、通常動作モードにおいて増幅素子に供給する電流を振動子の共振周波数に応じた所望の値にするための可変電流源を、起動モードにおいて発振用回路の負性抵抗値を増加させるために兼用することができる。
前記発振回路の一態様において、
前記発振用回路は、前記振動子に接続されるノードに接続された可変容量回路を含み、
前記制御回路は、前記起動モードにおいて、前記可変容量回路の容量値を減少させることで前記負性抵抗値を増加させてもよい。
前記発振用回路は、前記振動子に接続されるノードに接続された可変容量回路を含み、
前記制御回路は、前記起動モードにおいて、前記可変容量回路の容量値を減少させることで前記負性抵抗値を増加させてもよい。
この発振回路によれば、例えば、通常動作モードにおいて発振用回路の発振周波数を目標周波数にするための可変容量回路を、起動モードにおいて発振用回路の負性抵抗値を増加させるために兼用することができる。
前記発振回路の一態様において、
前記発振用回路は、増幅素子と、前記増幅素子に電流を供給する可変電流源と、前記振動子に接続されるノードに接続された可変容量回路と、を含み、
前記制御回路は、前記起動モードにおいて、前記電流の値を増加させるとともに前記可変容量回路の容量値を減少させることで前記負性抵抗値を増加させてもよい。
前記発振用回路は、増幅素子と、前記増幅素子に電流を供給する可変電流源と、前記振動子に接続されるノードに接続された可変容量回路と、を含み、
前記制御回路は、前記起動モードにおいて、前記電流の値を増加させるとともに前記可変容量回路の容量値を減少させることで前記負性抵抗値を増加させてもよい。
この発振回路によれば、例えば、通常動作モードにおいて増幅素子に供給する電流を振動子の共振周波数に応じた所望の値にするための可変電流源及び発振用回路の発振周波数を目標周波数にするための可変容量回路を、起動モードにおいて発振用回路の負性抵抗値を増加させるために兼用することができる。また、この発振回路によれば、起動モードにおいて、増幅素子に供給する電流の値を増加させるとともに可変容量回路の容量値を減少させるので、可変容量回路の容量値が大きすぎ、あるいは、増幅素子に供給する電流の値が小さすぎて発振用回路が発振しないおそれを低減することができる。
前記発振回路の一態様において、
前記制御回路は、前記起動モードにおいて、前記容量値を変えずに前記電流の値を第３の値から前記第３の値よりも大きい第４の値まで増加させた後、前記容量値を減少させるとともに前記電流の値を前記第３の値に変化させる制御を繰り返し行ってもよい。
前記制御回路は、前記起動モードにおいて、前記容量値を変えずに前記電流の値を第３の値から前記第３の値よりも大きい第４の値まで増加させた後、前記容量値を減少させるとともに前記電流の値を前記第３の値に変化させる制御を繰り返し行ってもよい。
この発振回路によれば、起動モードにおいて、可変容量回路の容量値を変えながら、増幅素子に供給する電流の値を第３の値から上限値まで増加させる制御を繰り返し行うので、可変容量回路の容量値が大きすぎ、あるいは、増幅素子に供給する電流の値が小さすぎて発振用回路が発振しないおそれを低減することができる。さらに、この発振回路において、制御回路が、増幅素子に供給する電流の値を第３の値から第４の値まで増加させた後、可変容量回路の容量値を減少させる前に増幅素子に供給する電流の値を第３の値に変更することにより、可変容量回路の容量値を減少させたときに負性抵抗値が急激に増加して振動子が副振動で共振するおそれを低減することができる。
前記発振回路の一態様は、
前記起動モードにおいて、前記振動子から出力される信号が所定の振幅以上になったことを検出し、検出信号を出力する発振検出回路を備え、
前記制御回路は、前記検出信号に基づいて、前記負性抵抗値を前記第１の値に設定してもよい。
前記起動モードにおいて、前記振動子から出力される信号が所定の振幅以上になったことを検出し、検出信号を出力する発振検出回路を備え、
前記制御回路は、前記検出信号に基づいて、前記負性抵抗値を前記第１の値に設定してもよい。
この発振回路によれば、起動モードにおいて発振用回路が発振すると、負性抵抗値を第１の値に設定して通常動作モードに移行するので、起動時間を短くすることができる。
前記発振回路の一態様において、
前記負性抵抗値は、重みづけされた複数ビットの制御データに基づいて制御され、
前記制御データは、重みづけの小さいビットほど早く論理レベルが変化してもよい。
前記負性抵抗値は、重みづけされた複数ビットの制御データに基づいて制御され、
前記制御データは、重みづけの小さいビットほど早く論理レベルが変化してもよい。
この発振回路によれば、発振用回路の負性抵抗値を増加させるときに、過渡的に負性抵抗値が急激に増加することがないので、振動子の副振動での共振に基づく発振が成長して異常発振するおそれが低減される。
前記発振回路の一態様において、
前記負性抵抗値は、重みづけされない複数ビットの制御データに基づいて制御されてもよい。
前記負性抵抗値は、重みづけされない複数ビットの制御データに基づいて制御されてもよい。
この発振回路によれば、発振用回路の負性抵抗値を増加させるときに、過渡的に負性抵抗値が急激に増加することがないので、振動子の副振動での共振に基づく発振が成長して異常発振するおそれが低減される。
前記発振回路の一態様において、
前記制御データは、温度計コードにより表されるデータであってもよい。
前記制御データは、温度計コードにより表されるデータであってもよい。
発振器の一態様は、
前記発振回路の一態様と、
前記振動子と、を備える。
前記発振回路の一態様と、
前記振動子と、を備える。
この発振器では、発振回路において、発振用回路が発振を停止している状態から、発振用回路の負性抵抗値が第１の値となる状態で発振する通常動作モードに移行するまでの起動モードにおいて、発振用回路の負性抵抗値が第１の値よりも小さい第２の値から増加する。振動子が主振動で共振するときの負荷時直列抵抗の値ＲＬｍは、振動子が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さいので、発振用回路の負性抵抗値は、第２の値から増加して、ＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい値となる。そのため、起動モードにおいて、振動子の主振動での共振に基づく発振が、振動子の副振動での共振に基づく発振よりも先に成長する。したがって、この発振器によれば、振動子の特性にばらつきがあっても異常発振のおそれを低減させることができる。
発振回路の制御方法の一態様は、
振動子と接続される発振用回路を備え、前記発振用回路が、負性抵抗値が第１の値で発振する通常動作モードと、前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有する発振回路の制御方法であって、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する。
振動子と接続される発振用回路を備え、前記発振用回路が、負性抵抗値が第１の値で発振する通常動作モードと、前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有する発振回路の制御方法であって、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する。
この発振回路の制御方法では、発振用回路が発振を停止している状態から、発振用回路の負性抵抗値が第１の値となる状態で発振する通常動作モードに移行するまでの起動モードにおいて、発振用回路の負性抵抗値が第１の値よりも小さい第２の値から増加する。振動子が主振動で共振するときの負荷時直列抵抗の値ＲＬｍは、振動子が副振動で共振するときの負荷時直列抵抗の値ＲＬｓよりも小さいので、発振用回路の負性抵抗値は、第２の値から増加して、ＲＬｍよりも大きく、かつ、ＲＬｓよりも小さい値となる。そのため、起動モードにおいて、振動子の主振動での共振に基づく発振が、振動子の副振動での共振に基づく発振よりも先に成長する。したがって、この発振回路の制御方法によれば、接続される振動子の特性にばらつきがあっても異常発振のおそれを低減させることができる。
１…発振器、２…発振回路、３…振動子、３ａ…励振電極、３ｂ…励振電極、４…パッケージ、５…リッド、６…外部端子、７…収容室、１０…発振用回路、１１…増幅素子、１２…可変電流源、１３…抵抗、１４…可変容量回路、１５…可変容量回路、１６…可変容量回路、１７…可変容量回路、２０…電源回路、３０…パワーオンリセット回路、４０…制御回路、４１…電圧制御回路、４２…ロジック回路、５０…基準電圧生成回路、６０…出力回路、７０…メモリー回路、７１…不揮発性メモリー、７２…レジスター、８０…発振検出回路、１００，１０１，１０２，１０３，１０４，１１０，１１１，１１２，１１３，１１４…ＣＭＯＳインバーター、１２０，１２１，１２２，１２３，１２４…電流源、１２５，１２６，１２７，１２８，１２９…スイッチ素子、１３０…電流源、１３１，１３２…Ｐチャネル型ＭＯＳトランジスター、１３３，１３４…Ｐチャネル型ＭＯＳトランジスター、１３５…電流源、１３６－０～１３６－３１…電流源、１３７－０～１３７－３１…スイッチ素子、１４０，１４１，１４２，１４３，１４４…容量素子、１４５，１４６，１４７，１４８，１４９…スイッチ素子、１５０，１５１，１５２，１５３，１５４…容量素子、１５５，１５６，１５７，１５８，１５９…スイッチ素子、１６０…可変容量素子、１６１－１～１６１－ｎ…可変容量素子、１６２－１～１６２－ｎ…容量素子、１６３－１～１６３－ｎ…容量素子、１７０…可変容量素子、１７１－１～１７１－ｎ…可変容量素子、１７２－１～１７２－ｎ…容量素子、１７３－１～１７３－ｎ…容量素子、２００…制御電圧生成回路、２１０…フィルター回路、２１１…抵抗、２１２…容量素子、２２０…スイッチ回路、２３０…フィルター回路、２３１…抵抗、２３２…容量素子、２４０…スイッチ回路、２５０…抵抗、２６０…抵抗、３００…電流源、３０１…容量素子、３０２，３０３，３０４…可変抵抗、３０５，３０６，３０７，３０８，３０９…Ｎチャネル型ＭＯＳトランジスター、３１０…コンパレーター、３１１，３１２…ＣＭＯＳインバーター、３１３…Ｎチャネル型ＭＯＳトランジスター、３１４，３１５…容量素子、４０１，４０２，４０３，４０４…ＣＭＯＳインバーター、４１１，４２１，４２２，４３１，４３２，４３３，４４１，４４２，４４３，４４４…遅延回路
Claims (14)
- 振動子と接続される発振用回路と、
前記発振用回路を制御する制御回路と、を備え、
前記発振用回路が、負性抵抗値が第１の値となる状態で発振する通常動作モードと、
前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有し、
前記制御回路は、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する、発振回路。 - 前記制御回路は、
前記起動モードにおいて、前記負性抵抗値がステップ状に増加するように制御する、請求項１に記載の発振回路。 - 前記制御回路は、
前記起動モードにおいて、前記負性抵抗値が連続的に増加するように制御する、請求項１に記載の発振回路。 - 前記第１の値は、前記起動モードにおける前記負性抵抗値の最大値以上である、請求項１乃至３のいずれか一項に記載の発振回路。
- 前記発振用回路は、増幅素子と、前記増幅素子に電流を供給する可変電流源と、を含み、
前記制御回路は、前記起動モードにおいて、前記電流の値を増加させることで前記負性抵抗値を増加させる、請求項１乃至４のいずれか一項に記載の発振回路。 - 前記発振用回路は、前記振動子に接続されるノードに接続された可変容量回路を含み、
前記制御回路は、前記起動モードにおいて、前記可変容量回路の容量値を減少させることで前記負性抵抗値を増加させる、請求項１乃至４のいずれか一項に記載の発振回路。 - 前記発振用回路は、増幅素子と、前記増幅素子に電流を供給する可変電流源と、前記振動子に接続されるノードに接続された可変容量回路と、を含み、
前記制御回路は、前記起動モードにおいて、前記電流の値を増加させるとともに前記可変容量回路の容量値を減少させることで前記負性抵抗値を増加させる、請求項１乃至４のいずれか一項に記載の発振回路。 - 前記制御回路は、前記起動モードにおいて、前記容量値を変えずに前記電流の値を第３の値から前記第３の値よりも大きい第４の値まで増加させた後、前記容量値を減少させるとともに前記電流の値を前記第３の値に変化させる制御を繰り返し行う、請求項７に記載の発振回路。
- 前記起動モードにおいて、前記振動子から出力される信号が所定の振幅以上になったことを検出し、検出信号を出力する発振検出回路を備え、
前記制御回路は、前記検出信号に基づいて、前記負性抵抗値を前記第１の値に設定する、請求項１乃至８のいずれか一項に記載の発振回路。 - 前記負性抵抗値は、重みづけされた複数ビットの制御データに基づいて制御され、
前記制御データは、重みづけの小さいビットほど早く論理レベルが変化する、請求項１乃至９のいずれか一項に記載の発振回路。 - 前記負性抵抗値は、重みづけされない複数ビットの制御データに基づいて制御される、請求項１乃至９のいずれか一項に記載の発振回路。
- 前記制御データは、温度計コードにより表されるデータである、請求項１１に記載の発振回路。
- 請求項１乃至１２のいずれか一項に記載の発振回路と、
前記振動子と、を備える、発振器。 - 振動子と接続される発振用回路を備え、前記発振用回路が、負性抵抗値が第１の値で発振する通常動作モードと、前記発振用回路が発振を停止している状態から前記通常動作モードに移行するまでの起動モードと、を有する発振回路の制御方法であって、
前記起動モードにおいて、前記負性抵抗値が前記第１の値よりも小さい第２の値から増加するように制御する、発振回路の制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020181710A JP2022072340A (ja) | 2020-10-29 | 2020-10-29 | 発振回路、発振器及び発振回路の制御方法 |
| US17/452,469 US11496093B2 (en) | 2020-10-29 | 2021-10-27 | Oscillator circuit, oscillator, and method for controlling oscillator circuit |
| CN202111261563.2A CN114430251A (zh) | 2020-10-29 | 2021-10-28 | 振荡电路、振荡器和振荡电路的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020181710A JP2022072340A (ja) | 2020-10-29 | 2020-10-29 | 発振回路、発振器及び発振回路の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022072340A true JP2022072340A (ja) | 2022-05-17 |
Family
ID=81310779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020181710A Pending JP2022072340A (ja) | 2020-10-29 | 2020-10-29 | 発振回路、発振器及び発振回路の制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11496093B2 (ja) |
| JP (1) | JP2022072340A (ja) |
| CN (1) | CN114430251A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109511A (ja) | 1985-11-07 | 1987-05-20 | 松下冷機株式会社 | シヨ−ケ−スの商品載置棚支持装置 |
| US10367462B2 (en) * | 2017-06-30 | 2019-07-30 | Silicon Laboratories Inc. | Crystal amplifier with additional high gain amplifier core to optimize startup operation |
-
2020
- 2020-10-29 JP JP2020181710A patent/JP2022072340A/ja active Pending
-
2021
- 2021-10-27 US US17/452,469 patent/US11496093B2/en active Active
- 2021-10-28 CN CN202111261563.2A patent/CN114430251A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20220140785A1 (en) | 2022-05-05 |
| US11496093B2 (en) | 2022-11-08 |
| CN114430251A (zh) | 2022-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6350793B2 (ja) | 発振回路、発振器、電子機器、移動体及び発振器の製造方法 | |
| KR20080019156A (ko) | 링 발진기 및 이를 구비한 반도체집적회로 그리고 전자기기 | |
| JPWO2003021765A1 (ja) | 発振器及び通信機器 | |
| US11791770B2 (en) | Circuit device and oscillator | |
| US11990869B2 (en) | Circuit device and oscillator | |
| CN105897167B (zh) | 振荡电路、电子设备、移动体以及振荡电路的调节方法 | |
| JP2022072340A (ja) | 発振回路、発振器及び発振回路の制御方法 | |
| US11689159B2 (en) | Circuit device and oscillator | |
| JP7234656B2 (ja) | 発振回路、発振器、電子機器及び移動体 | |
| JP5311545B2 (ja) | 発振器 | |
| US11664765B2 (en) | Circuit device and oscillator | |
| US12034405B2 (en) | Circuit device and oscillator | |
| US20220209716A1 (en) | Circuit Device And Oscillator | |
| JP7363521B2 (ja) | 発振回路、発振器及び発振回路の動作モード切替方法 | |
| US11728771B2 (en) | Circuit apparatus and oscillator | |
| US20240030871A1 (en) | Circuit Unit And Vibrator Device | |
| JP2018082379A (ja) | 発振回路、回路装置、発振器、電子機器及び移動体 | |
| JP2023096334A (ja) | 回路装置、発振器及び製造方法 | |
| JP6540942B2 (ja) | 発振回路、発振器、電子機器及び移動体 | |
| CN111490734A (zh) | 振荡器、电子设备以及移动体 | |
| JP2009081494A (ja) | 温度補償型発振器 | |
| JP2011075526A (ja) | センシングデバイス | |
| JP2009065419A (ja) | 温度補償型圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210914 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211102 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230904 |