CN114430251A - 振荡电路、振荡器和振荡电路的控制方法 - Google Patents

振荡电路、振荡器和振荡电路的控制方法 Download PDF

Info

Publication number
CN114430251A
CN114430251A CN202111261563.2A CN202111261563A CN114430251A CN 114430251 A CN114430251 A CN 114430251A CN 202111261563 A CN202111261563 A CN 202111261563A CN 114430251 A CN114430251 A CN 114430251A
Authority
CN
China
Prior art keywords
value
circuit
oscillation
oscillation circuit
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111261563.2A
Other languages
English (en)
Inventor
板坂洋佑
泽田光章
野村昌生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN114430251A publication Critical patent/CN114430251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B17/00—Generation of oscillations using radiation source and detector, e.g. with interposed variable obturator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/362—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier being a single transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0038—Circuit elements of oscillators including a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

振荡电路、振荡器和振荡电路的控制方法。即使被连接的振子的特性存在偏差，也能够降低异常振荡的可能性。振荡电路具有：振荡用电路，其与振子连接；以及控制电路，其对所述振荡用电路进行控制，所述振荡电路具有所述振荡用电路在负性电阻值成为第1值的状态下进行振荡的通常动作模式、以及从所述振荡用电路停止振荡的状态转移到所述通常动作模式为止的启动模式，所述控制电路在所述启动模式中进行控制，以使所述负性电阻值从比所述第1值小的第2值增加。

Description

振荡电路、振荡器和振荡电路的控制方法
技术领域
本发明涉及振荡电路、振荡器和振荡电路的控制方法。
背景技术
专利文献1记载了如下的振荡电路：通过设置仅在振荡启动时增大振荡电路的负载电容的控制电路，振荡启动时的主振动的成长系数大于寄生振动的成长系数。
专利文献1：日本实开昭62-109511号公报
但是，如专利文献1所记载的振荡电路那样，在启动时和启动时以外使负载电容不同的结构的情况下，由于振子的特性的偏差，可能无法确保正常振荡。即，在使用这样的振子的情况下，可能进行异常振荡：如果是振荡启动时的负载电容，则主振动和寄生振动等副振动均不进行谐振，如果是通常动作时的负载电容，则主振动和副振动均进行谐振。
发明内容
本发明的振荡电路的一个方式具有：振荡用电路，其与振子连接；以及控制电路，其对所述振荡用电路进行控制，所述振荡电路具有所述振荡用电路在负性电阻值成为第1值的状态下进行振荡的通常动作模式、以及从所述振荡用电路停止振荡的状态转移到所述通常动作模式为止的启动模式，所述控制电路在所述启动模式中，以使所述负性电阻值从比所述第1值小的第2值起增加的方式进行控制。
本发明的振荡器的一个方式具有所述振荡电路的一个方式以及所述振子。
在本发明的振荡电路的控制方法的一个方式中，所述振荡电路具有与振子连接的振荡用电路，所述振荡电路具有所述振荡用电路在负性电阻值为第1值的状态下进行振荡的通常动作模式、以及从所述振荡用电路停止振荡的状态转移到所述通常动作模式为止的启动模式，其中，在所述启动模式中，以使所述负性电阻值从比所述第1值小的第2值起增加的方式进行控制。
附图说明
图1是本实施方式的振荡器的立体图。
图2是本实施方式的振荡器的剖视图。
图3是本实施方式的振荡器的仰视图。
图4是第1实施方式的振荡器的功能框图。
图5是示出振荡用电路的结构例的图。
图6是示出可变电流源的结构例的图。
图7是示出电流调整数据的一例的图。
图8是示出电容调整数据的一例的图。
图9是示出可变电容电路的另一个结构例的图。
图10是示出第1实施方式中的顺序的一例的波形图。
图11是示出第1实施方式中的顺序的另一例的波形图。
图12是示出振荡电路的控制方法的步骤的一例的流程图。
图13是示出第1实施方式中的启动步骤的步骤的一例的流程图。
图14是示出第1实施方式中的启动步骤的步骤的另一例的流程图。
图15是示出第2实施方式中的顺序的一例的波形图。
图16是示出第2实施方式中的启动步骤的步骤的一例的流程图。
图17是示出第3实施方式中的电压控制电路的结构例的图。
图18是示出第3实施方式中的顺序的一例的波形图。
图19是示出第3实施方式中的启动步骤的步骤的一例的流程图。
图20是示出第4实施方式中的顺序的一例的波形图。
图21是示出第4实施方式中的启动步骤的步骤的一例的流程图。
图22是第5实施方式的振荡器的功能框图。
图23是示出振荡检测电路的结构例的图。
图24是示出第5实施方式中的顺序的一例的波形图。
图25是示出第5实施方式中的启动步骤的步骤的一例的流程图。
图26是示出第6实施方式中的控制电路的结构例的图。
图27是示出延迟电路的结构例的图。
图28是示出电流调整数据的各位的波形的一例的图。
图29是示出第7实施方式中的可变电流源的结构例的图。
图30是示出第7实施方式中的电流调整数据的一例的图。
标号说明
1：振荡器；2：振荡电路；3：振子；3a：激励电极；3b：激励电极；4：封装；5：盖；6：外部端子；7：收纳室；10：振荡用电路；11：放大元件；12：可变电流源；13：电阻；14：可变电容电路；15：可变电容电路；16：可变电容电路；17：可变电容电路；20：电源电路；30：上电复位电路；40：控制电路；41：电压控制电路；42：逻辑电路；50：基准电压生成电路；60：输出电路；70：存储电路；71：非易失性存储器；72：寄存器；80：振荡检测电路；100、101、102、103、104、110、111、112、113、114：CMOS反相器；120、121、122、123、124：电流源；125、126、127、128、129：开关元件；130：电流源；131、132：P沟道型MOS晶体管；133、134：P沟道型MOS晶体管；135：电流源；136-0～136-31：电流源；137-0～137-31：开关元件；140、141、142、143、144：电容元件；145、146、147、148、149：开关元件；150、151、152、153、154：电容元件；155、156、157、158、159：开关元件；160：可变电容元件；161-1～161-n：可变电容元件；162-1～162-n：电容元件；163-1～163-n：电容元件；170：可变电容元件；171-1～171-n：可变电容元件；172-1～172-n：电容元件；173-1～173-n：电容元件；200：控制电压生成电路；210：滤波电路；211：电阻；212：电容元件；220：开关电路；230：滤波电路；231：电阻；232：电容元件；240：开关电路；250：电阻；260：电阻；300：电流源；301：电容元件；302、303、304：可变电阻；305、306、307、308、309：N沟道型MOS晶体管；310：比较器；311、312：CMOS反相器；313：N沟道型MOS晶体管；314、315：电容元件；401、402、403、404：CMOS反相器；411、421、422、431、432、433、441、442、443、444：延迟电路。
具体实施方式
下面，使用附图对本发明的优选实施方式进行详细说明。另外，以下说明的实施方式并非不当地限定权利要求书所记载的本发明的内容。此外，以下说明的结构不一定全部是本发明的必须结构要件。
1.第1实施方式
1-1.振荡器的结构
图1、图2和图3是示出本实施方式的振荡器1的构造的一例的图。图1是振荡器1的立体图。图2是图1的A-A剖视图。图3是振荡器1的仰视图。
如图1、图2和图3所示，振荡器1包含振荡电路2、振子3、封装4、盖5和多个外部端子6。在本实施方式中，振子3是使用石英作为基板材料的石英振子，例如是AT切石英振子或音叉型石英振子等。振子3也可以是SAW(Surface Acoustic Wave)谐振器或MEMS(MicroElectro Mechanical Systems)振子。另外，SAW是Surface Acoustic Wave的简称。此外，MEMS是Micro Electro Mechanical Systems的简称。作为振子3的基板材料，除了石英以外，能够使用钽酸锂、铌酸锂等压电单晶、锆钛酸铅等压电陶瓷等压电材料、或硅半导体材料等。作为振子3的激励手段，可以使用基于压电效应的手段，也可以使用基于库仑力的静电驱动。此外，在本实施方式中，振荡电路2通过单芯片的集成电路实现。但是，振荡电路2的至少一部分也可以由分立部件构成。
封装4将振荡电路2和振子3收纳于同一空间内。具体而言，在封装4设置有凹部，利用盖5覆盖凹部，由此，成为收纳室7。在封装4的内部或凹部的表面设置有未图示的布线，该布线用于使振荡电路2的2个端子、具体而言为后述的图4的XI端子以及XO端子与振子3的2个激励电极3a、3b分别电连接。此外，在封装4的内部或凹部的表面设有未图示的布线，该布线用于使振荡电路2的各端子与设置于封装4的底面的各外部端子6电连接。另外，封装4不限于将振荡电路2和振子3收纳于同一空间内的结构。例如，也可以是振荡电路2搭载于封装的基板的一个面、振子3搭载于另一个面的所谓H型封装。
振子3在其表面和背面分别具有金属的激励电极3a、3b，以与包含激励电极3a、3b的振子3的形状或质量对应的期望频率进行振荡。
如图3所示，本实施方式的振荡器1在其底面、具体而言为封装4的背面设置有电源端子即外部端子VDD1、接地端子即外部端子VSS1、被输入对振荡电路2的频率进行控制的信号的端子即外部端子VC1和输出振荡信号的输出端子即外部端子OUT1这4个外部端子6。向外部端子VDD1供给电源电压，外部端子VSS1接地。
图4是第1实施方式的振荡器1的功能框图。如图4所示，本实施方式的振荡器1包含振荡电路2和振子3。振荡电路2具有VDD端子、VSS端子、OUT端子、VC端子、XI端子和XO端子作为外部连接端子。VDD端子、VSS端子、OUT端子以及VC端子与图3所示的振荡器1的4个外部端子6即外部端子VDD1、外部端子VSS1、外部端子OUT1以及外部端子VC1分别电连接。XI端子与振子3的一端即激励电极3a电连接，XO端子与振子3的另一端即激励电极3b电连接。
在本实施方式中，振荡电路2包含振荡用电路10、电源电路20、上电复位电路30、控制电路40、基准电压生成电路50、输出电路60和存储电路70。另外，振荡电路2也可以构成为省略或变更这些要素的一部分，或者追加其他要素。
电源电路20根据从外部端子VDD1输入且经由VDD端子供给的外部电源电压生成包含逻辑电路42的电源电压Vdd的各种电压，将生成的各种电压供给到各电路。此外，经由VSS端子向各电路供给接地电压Vss。
在振荡器1接通电源时，从电源电路20输出的电源电压Vdd从0V上升到规定的电压值。上电复位电路30在电源电压Vdd达到规定的阈值电压时，在一定时间内产生成为高电平的上电复位信号POR。通过上电复位信号POR，逻辑电路42初始化为期望的状态。在上电复位信号POR从高电平变化成低电平时，逻辑电路42开始动作。
振荡用电路10是如下电路：经由XI端子以及XO端子与振子3连接，通过放大元件对从振子3输出的信号进行放大并将其供给到振子3，使振子3振荡。放大元件例如可以是双极晶体管，也可以是MOS晶体管，还可以是CMOS反相器。MOS是Metal Oxide Semiconductor的简称。此外，CMOS是Complementary Metal Oxide Semiconductor的简称。振荡用电路10根据从逻辑电路42供给的各种设定信号进行调整，以使振荡频率成为目标频率。
输出电路60对振荡用电路10输出的振荡信号CK进行缓冲并输出。从输出电路60输出的振荡信号CKO经由OUT端子以及外部端子OUT1输出到振荡器1的外部。另外，输出电路60也可以输出差动的振荡信号。即，输出电路60也可以与振荡信号CKO一起输出对振荡信号CKO的极性进行反转后的振荡信号XCKO。该情况下，振荡电路2还具有用于输出振荡信号XCKO的XOUT端子，振荡器1还具有用于输出振荡信号XCKO的外部端子XOUT1。
控制电路40对振荡用电路10进行控制。在本实施方式中，控制电路40包含电压控制电路41和逻辑电路42。
电压控制电路41根据从外部端子VC1经由VC端子供给的频率控制信号的电压电平，生成用于使振荡用电路10的振荡频率变化的控制电压，将其供给到振荡用电路10。即，根据从外部端子VC1输入的频率控制信号的电压电平，从外部端子OUT1输出的振荡信号CKO的频率变化。
逻辑电路42向振荡用电路10输出振荡使能信号en_osc，对振荡用电路10的动作进行控制。具体而言，逻辑电路42通过使振荡使能信号en_osc成为高电平，使振荡用电路10振荡，通过使振荡使能信号en_osc成为低电平，使振荡用电路10的振荡停止。此外，逻辑电路42向振荡用电路10输出各种设定信号，对振荡用电路10的振荡频率进行控制。进而，逻辑电路42向输出电路60输出输出使能信号en_out，对输出电路60的动作进行控制。具体而言，逻辑电路42控制成通过使输出使能信号en_out成为高电平，输出电路60输出振荡信号CKO，并控制成通过使输出使能信号en_out成为低电平，输出电路60停止输出振荡信号CKO。
基准电压生成电路50根据从电源电路20输出的电压生成各种基准电压，将其输出到振荡用电路10。
存储电路70是存储各种信息的电路，具有非易失性存储器71和寄存器72。非易失性存储器71例如可以是FAMOS、MONOS型存储器、EEPROM等。另外，FAMOS是Floating gateAvalanche injection Metal Oxide Semiconductor的简称。此外，MONOS是Metal OxideNitride Oxide Silicon的简称。此外，EEPROM是Electrically Erasable ProgrammableRead-Only Memory的简称。在振荡器1的制造步骤中，在非易失性存储器71中存储各种信息。然后，在振荡器1接通电源时，非易失性存储器71中存储的各种信息传输到寄存器72，寄存器72中存储的各种信息适当地供给到各电路。例如，从非易失性存储器71传输到寄存器72的用于调整振荡频率的信息经由逻辑电路42作为各种设定信号供给到振荡用电路10。用于调整振荡频率的信息是后述电流调整数据或电容调整数据。
1-2.振荡用电路的结构
图5是示出振荡用电路10的结构例的图。在图5的例子中，振荡用电路10包含放大元件11、可变电流源12、电阻13、可变电容电路14、可变电容电路15、可变电容电路16和可变电容电路17。此外，振荡用电路10包含10个CMOS反相器100、101、102、103、104、110、111、112、113、114。
放大元件11是NPN型的双极晶体管，基极端子与XI端子连接，集电极端子与XO端子连接，发射极端子接地。此外，在放大元件11的基极端子与集电极端子之间连接有电阻13。而且，从可变电流源12向放大元件11的集电极端子供给振荡级电流Iosc，集电极端子的信号作为振荡信号CK而输出。另外，放大元件11也可以使用MOS晶体管或CMOS反相器。
可变电流源12根据基准电压生成电路50生成的电压Vreg，生成与从逻辑电路42供给的作为设定信号的5位的电流调整数据trimI[4：0]对应的大小的振荡级电流Iosc。然后，可变电流源12向放大元件11供给振荡级电流Iosc。另外，电流调整数据trimI的位数不限于5。
图6是示出可变电流源12的结构例的图。在图6的例子中，可变电流源12包含6个电流源120、121、122、123、124、130、5个开关元件125、126、127、128、129、以及2个P沟道型MOS晶体管131、132。
P沟道型MOS晶体管131的栅极和漏极连接，源极被供给电压Vreg。P沟道型MOS晶体管132的栅极与P沟道型MOS晶体管131的栅极连接，源极被供给电压Vreg，漏极与图5的放大元件11的集电极连接。
电流源130的一端与P沟道型MOS晶体管131的漏极连接，另一端接地，流过固定的偏置电流Ib。电流源120的一端经由开关元件125与P沟道型MOS晶体管131的漏极连接，另一端接地，在开关元件125为导通状态时，流过固定的电流I0。电流源121的一端经由开关元件126与P沟道型MOS晶体管131的漏极连接，另一端接地，在开关元件126为导通状态时，流过I0的2倍的大小的电流。电流源122的一端经由开关元件127与P沟道型MOS晶体管131的漏极连接，另一端接地，在开关元件127为导通状态时，流过I0的4倍的大小的电流。电流源123的一端经由开关元件128与P沟道型MOS晶体管131的漏极连接，另一端接地，在开关元件128为导通状态时，流过I0的8倍的大小的电流。电流源124的一端经由开关元件129与P沟道型MOS晶体管131的漏极连接，另一端接地，在开关元件129为导通状态时，流过I0的16倍的大小的电流。例如，电流源120、121、122、123、124、130可以使用耗尽型的N沟道型MOS晶体管构成，也可以使用电流镜电路构成。
开关元件125的控制端子被输入电流调整数据trimI[4：0]的位0的数据trimI[0]，在数据trimI[0]为高电平时导通，在数据trimI[0]为低电平时成为非导通。开关元件126的控制端子被输入电流调整数据trimI[4：0]的位1的数据trimI[1]，在数据trimI[1]为高电平时导通，在数据trimI[1]为低电平时成为非导通。开关元件127的控制端子被输入电流调整数据trimI[4：0]的位2的数据trimI[2]，在数据trimI[2]为高电平时导通，在数据trimI[2]为低电平时成为非导通。开关元件128的控制端子被输入电流调整数据trimI[4：0]的位3的数据trimI[3]，在数据trimI[3]为高电平时导通，在数据trimI[3]为低电平时成为非导通。开关元件129的控制端子被输入电流调整数据trimI[4：0]的位4的数据trimI[4]，在数据trimI[4]为高电平时导通，在数据trimI[4]为低电平时成为非导通。例如，开关元件125、126、127、128、129可以是N沟道型MOS晶体管，也可以是传输门。
图7是示出利用十进制数表示电流调整数据trimI[4：0]的值与利用二进制数表示电流调整数据trimI[4：0]的各位的值的关系的图。各位的0对应于低电平，各位的1对应于高电平。例如，如果电流调整数据trimI[4：0]为1，则位0为1，位1、2、3、4为0。因此，开关元件125导通，电流I0流过电流源120。此外，例如，如果电流调整数据trimI[4：0]为2，则位1为1，位0、2、3、4为0。因此，开关元件126导通，电流I0的2倍的大小的电流流过电流源121。
在P沟道型MOS晶体管131的源极-漏极间流过对偏置电流Ib加上分别流过电流源120、121、122、123、124的电流而得到的电流。例如，在电流调整数据trimI[4：0]为1时，电流I0流过电流源120，分别流过电流源121、122、123、124的电流为零，因此，在P沟道型MOS晶体管131的源极-漏极间流过对偏置电流Ib加上电流I0而得到的电流。此外，例如，在电流调整数据trimI[4：0]为1时，电流I0的2倍的电流流过电流源121，分别流过电流源120、122、123、124的电流为零，因此，在P沟道型MOS晶体管131的源极-漏极间流过对偏置电流Ib加上电流I0的2倍的电流而得到的电流。而且，通过由2个P沟道型MOS晶体管131、132构成的电流镜电路，流过P沟道型MOS晶体管131的源极-漏极间的电流的规定倍的大小的电流流过P沟道型MOS晶体管132的源极-漏极间。该电流作为振荡级电流Iosc供给到放大元件11。因此，振荡级电流Iosc的大小根据电流调整数据trimI[4：0]的值而变化。具体而言，电流调整数据trimI[4：0]的值越大，则振荡级电流Iosc越大。
在振荡器1的制造步骤中，用于使振荡级电流Iosc成为与振子3的谐振频率对应的期望值的电流调整数据trimI[4：0]的值写入非易失性存储器71。
返回图5的说明，CMOS反相器100输出对从逻辑电路42供给的作为设定信号的5位的电容调整数据trimC1[4：0]的位0的数据trimC1[0]进行逻辑反转后的数据trimCN1[0]。CMOS反相器101输出对电容调整数据trimC1[4：0]的位1的数据trimC1[1]进行逻辑反转后的数据trimCN1[1]。CMOS反相器102输出对电容调整数据trimC1[4：0]的位2的数据trimC1[2]进行逻辑反转后的数据trimCN1[2]。CMOS反相器103输出对电容调整数据trimC1[4：0]的位3的数据trimC1[3]进行逻辑反转后的数据trimCN1[3]。CMOS反相器104输出对电容调整数据trimC1[4：0]的位4的数据trimC1[4]进行逻辑反转后的数据trimCN1[4]。
可变电容电路14是具有与通过CMOS反相器100、101、102、103、104对电容调整数据trimC1[4：0]的各位进行逻辑反转后的电容调整数据trimCN1[4：0]对应的大小的电容值C1的电容电路。可变电容电路14包含5个电容元件140、141、142、143、144和5个开关元件145、146、147、148、149。
电容元件140的一端与XI端子连接，另一端经由开关元件145接地，其电容值为C0。电容元件141的一端与XI端子连接，另一端经由开关元件146接地，其电容值为C0的2倍。电容元件142的一端与XI端子连接，另一端经由开关元件147接地，其电容值为C0的4倍。电容元件143的一端与XI端子连接，另一端经由开关元件148接地，其电容值为C0的8倍。电容元件144的一端与XI端子连接，另一端经由开关元件149接地，其电容值为C0的16倍。例如，电容元件140、141、142、143、144可以是2个电极使用金属的MIM型电容元件，也可以是2个电极使用多晶硅的PIP型电容元件。MIM是Metal Insulator Metal的简称。此外，PIP是PolyInsulator Poly的简称。
开关元件145的控制端子被输入电容调整数据trimCN1[4：0]的位0的数据trimCN1[0]，开关元件145在数据trimCN1[0]为高电平时导通，开关元件145在数据trimCN1[0]为低电平时成为非导通。开关元件146的控制端子被输入电容调整数据trimCN1[4：0]的位1的数据trimCN1[1]，开关元件146在数据trimCN1[1]为高电平时导通，开关元件146在数据trimCN1[1]为低电平时成为非导通。开关元件147的控制端子被输入电容调整数据trimCN1[4：0]的位2的数据trimCN1[2]，开关元件147在数据trimCN1[2]为高电平时导通，在数据trimCN1[2]为低电平时成为非导通。开关元件148的控制端子被输入电容调整数据trimCN1[4：0]的位3的数据trimCN1[3]，开关元件148在数据trimCN1[3]为高电平时导通，开关元件148在数据trimCN1[3]为低电平时成为非导通。开关元件149的控制端子被输入电容调整数据trimCN1[4：0]的位4的数据trimCN1[4]，开关元件149在数据trimCN1[4]为高电平时导通，开关元件149在数据trimCN1[4]为低电平时成为非导通。例如，开关元件145、146、147、148、149可以是N沟道型MOS晶体管，也可以是传输门。
图8是示出利用十进制数表示电容调整数据trimC1[4：0]的值与利用二进制数表示电容调整数据trimC1[4：0]被逻辑反转后的电容调整数据trimCN1[4：0]的各位的值的关系的图。各位的0对应于低电平，各位的1对应于高电平。例如，如果电容调整数据trimC1[4：0]为1，则电容调整数据trimCN1[4：0]的位1、2、3、4为1，位0为0。因此，开关元件146、147、148、149导通，电容元件141、142、143、144的各另一端接地。此外，例如，如果电容调整数据trimC1[4：0]为2，则电容调整数据trimCN1[4：0]的位0、2、3、4为1，位1为0。因此，开关元件145、147、148、149导通，电容元件140、142、143、144的各另一端接地。
可变电容电路14的电容值C1成为开关元件145、146、147、148、149分别导通而使另一端接地的电容元件140、141、142、143、144的电容值相加而得到的值。例如，在电容调整数据trimC1[4：0]为1时，电容元件141、142、143、144的各另一端接地，电容元件140的另一端不接地，因此，可变电容电路14的电容值C1成为2C0+4C0+8C0+16C0＝30C0。此外，例如，在电容调整数据trimC1[4：0]为2时，电容元件140、142、143、144的各另一端接地，电容元件141的另一端不接地，因此，可变电容电路14的电容值C1成为C0+4C0+8C0+16C0＝29C0。这样，可变电容电路14的电容值C1根据电容调整数据trimC1[4：0]的值而变化。具体而言，电容调整数据trimC1[4：0]的值越大，则可变电容电路14的电容值C1越小。
CMOS反相器110输出对从逻辑电路42供给的作为设定信号的5位的电容调整数据trimC2[4：0]的位0的数据trimC2[0]进行逻辑反转后的数据trimCN2[0]。CMOS反相器111输出对电容调整数据trimC2[4：0]的位1的数据trimC2[1]进行逻辑反转后的数据trimCN2[1]。CMOS反相器112输出对电容调整数据trimC2[4：0]的位2的数据trimC2[2]进行逻辑反转后的数据trimCN2[2]。CMOS反相器113输出对电容调整数据trimC2[4：0]的位3的数据trimC2[3]进行逻辑反转后的数据trimCN2[3]。CMOS反相器114输出对电容调整数据trimC2[4：0]的位4的数据trimC2[4]进行逻辑反转后的数据trimCN2[4]。
可变电容电路15是具有与通过CMOS反相器110、111、112、113、114对电容调整数据trimC2[4：0]的各位进行逻辑反转后的电容调整数据trimCN2[4：0]对应的大小的电容值C2的电容电路。可变电容电路15包含5个电容元件150、151、152、153、154和5个开关元件155、156、157、158、159。
电容元件150的一端与XO端子连接，另一端经由开关元件155接地，其电容值为C0。电容元件151的一端与XO端子连接，另一端经由开关元件156接地，其电容值为C0的2倍。电容元件152的一端与XO端子连接，另一端经由开关元件157接地，其电容值为C0的4倍。电容元件153的一端与XO端子连接，另一端经由开关元件158接地，其电容值为C0的8倍。电容元件154的一端与XO端子连接，另一端经由开关元件159接地，其电容值为C0的16倍。例如，电容元件150、151、152、153、154可以是2个电极使用金属的MIM型电容元件，也可以是2个电极使用多晶硅的PIP型电容元件。MIM是Metal Insulator Metal的简称。此外，PIP是PolyInsulator Poly的简称。
开关元件155的控制端子被输入电容调整数据trimCN2[4：0]的位0的数据trimCN2[0]，开关元件155在数据trimCN2[0]为高电平时导通，开关元件155在数据trimCN2[0]为低电平时成为非导通。开关元件156的控制端子被输入电容调整数据trimCN2[4：0]的位1的数据trimCN2[1]，开关元件156在数据trimCN2[1]为高电平时导通，开关元件156在数据trimCN2[1]为低电平时成为非导通。开关元件157的控制端子被输入电容调整数据trimCN2[4：0]的位2的数据trimCN2[2]，开关元件157在数据trimCN2[2]为高电平时导通，开关元件157在数据trimCN2[2]为低电平时成为非导通。开关元件158的控制端子被输入电容调整数据trimCN2[4：0]的位3的数据trimCN2[3]，开关元件158在数据trimCN2[3]为高电平时导通，开关元件158在数据trimCN2[3]为低电平时成为非导通。开关元件159的控制端子被输入电容调整数据trimCN2[4：0]的位4的数据trimCN2[4]，开关元件159在数据trimCN2[4]为高电平时导通，开关元件159在数据trimCN2[4]为低电平时成为非导通。例如，开关元件155、156、157、158、159可以是N沟道型MOS晶体管，也可以是传输门。
利用十进制数表示电容调整数据trimC2[4：0]的值与利用二进制数表示电容调整数据trimC2[4：0]被逻辑反转后的电容调整数据trimCN2[4：0]的各位的值的关系跟图8所示的利用十进制数表示电容调整数据trimC1[4：0]的值与利用二进制数表示电容调整数据trimCN1[4：0]的各位的值的关系相同，因此，省略其图示。例如，如果电容调整数据trimC2[4：0]为1，则电容调整数据trimCN2[4：0]的位1、2、3、4为1，位0为0。因此，开关元件156、157、158、159导通，电容元件151、152、153、154的各另一端接地。此外，例如，如果电容调整数据trimC2[4：0]为2，则电容调整数据trimCN2[4：0]的位0、2、3、4为1，位1为0。因此，开关元件155、157、158、159导通，电容元件150、152、153、154的各另一端接地。
可变电容电路15的电容值C2成为开关元件155、156、157、158、159分别导通而使另一端接地的电容元件150、151、152、153、154的电容值相加而得到的值。例如，在电容调整数据trimC2[4：0]为1时，电容元件151、152、153、154的各另一端接地，电容元件150的另一端不接地，因此，可变电容电路15的电容值C2成为2C0+4C0+8C0+16C0＝30C0。此外，例如，在电容调整数据trimC2[4：0]为2时，电容元件150、152、153、154的各另一端接地，电容元件151的另一端不接地，因此，可变电容电路15的电容值C2成为C0+4C0+8C0+16C0＝29C0。这样，可变电容电路15的电容值C2根据电容调整数据trimC2[4：0]的值而变化。具体而言，电容调整数据trimC2[4：0]的值越大，则可变电容电路15的电容值C2越小。
可变电容电路14经由XI端子与振子3的激励电极3a连接，可变电容电路15经由XO端子与振子3的激励电极3b连接。即，可变电容电路14、15连接于与振子3连接的节点，成为振子3的负载电容的一部分。在振荡器1的制造步骤中，用于使从振荡用电路10输出的振荡信号CK的频率成为目标频率的电容调整数据trimC1[4：0]、trimC2[4：0]的值写入非易失性存储器71。
可变电容电路16是具有与从电压控制电路41供给的控制电压Vcnt1对应的大小的电容值C3的电容电路。可变电容电路16包含可变电容元件160。例如，可变电容元件160是NMOS晶体管的源极和漏极连接的变容二极管，NMOS晶体管的栅极与XI端子连接，背栅被供给接地电压Vss，源极和漏极被供给控制电压Vcnt1。控制电压Vcnt1越大，则可变电容电路16的电容值C3越小。
可变电容电路17是具有与从电压控制电路41供给的控制电压Vcnt2对应的大小的电容值C4的电容电路。可变电容电路17包含可变电容元件170。例如，可变电容元件160是NMOS晶体管的源极和漏极连接的变容二极管，NMOS晶体管的栅极与XO端子连接，背栅被供给接地电压Vss，源极和漏极被供给控制电压Vcnt2。控制电压Vcnt2越大，则可变电容电路17的电容值C4越小。
图9是示出可变电容电路16、17的另一个结构例的图。在图9的例子中，可变电容电路16包含n个可变电容元件161-1～161-n、n个电容元件162-1～162-n和n个电容元件163-1～163-n。n为2以上的整数。针对1以上且n以下的各整数i，可变电容元件161-i是NMOS晶体管的源极和漏极连接的变容二极管，NMOS晶体管的源极以及漏极经由电容元件163-i与XI端子连接，背栅被供给接地电压Vss，栅极经由电容元件162-i接地。此外，该NMOS晶体管的栅极被供给基准电压生成电路50生成的基准电压Vref1-i，源极和漏极被供给控制电压Vcnt1。控制电压Vcnt1越大，则可变电容电路16的电容值C3越小。
此外，可变电容电路17包含n个可变电容元件171-1～171-n、n个电容元件172-1～172-n和n个电容元件173-1～173-n。n为2以上的整数。针对1以上且n以下的各整数i，可变电容元件171-i是NMOS晶体管的源极和漏极连接的变容二极管，NMOS晶体管的源极以及漏极经由电容元件173-i与XI端子连接，背栅被供给接地电压Vss，栅极经由电容元件172-i接地。此外，该NMOS晶体管的栅极被供给基准电压生成电路50生成的基准电压Vref2-i，源极和漏极被供给控制电压Vcnt2。控制电压Vcnt2越大，则可变电容电路17的电容值C4越小。
在图5、图9的任意一个图中，可变电容电路16经由XI端子与振子3的激励电极3a连接，可变电容电路17经由XO端子与振子3的激励电极3b连接。即，可变电容电路16、17连接于与振子3连接的节点，成为振子3的负载电容的一部分。可变电容电路16、17的电容值C3、C4分别根据控制电压Vcnt1、Vcnt2而变化，控制电压Vcnt1、Vcnt2根据从外部端子VC1经由VC端子输入的频率控制信号的电压电平变化。因此，通过从外部端子VC1输入的频率控制信号，能够使振荡用电路10的振荡频率变化。这样，在本实施方式中，电压控制电路41生成与从外部端子VC1输入的频率控制信号的电压电平对应的控制电压Vcnt1、Vcnt2，但是，电压控制电路41也可以是温度补偿电路，控制电压Vcnt1、Vcnt2是温度补偿电压。
另外，在图5中，省略了用于在振荡使能信号en_osc为低电平时使振荡停止的电路的图示，但是，该电路例如可以是在振荡使能信号en_osc为低电平时切断对放大元件11的振荡级电流Iosc的供给的开关电路。
1-3.启动顺序
在本实施方式中，振荡电路2具有包含通常动作模式和启动模式在内的多个动作模式。通常动作模式是振荡用电路10在其负性电阻的绝对值即负性电阻值|nR|成为预先设定的第1值|nR1|的状态下进行振荡的动作模式。此外，启动模式是从振荡用电路10停止振荡的状态转移到通常动作模式为止的动作模式。启动模式例如是从振荡器1接通电源后转移到通常动作模式为止的动作模式。此外，在振荡电路2具有在振荡器1接通电源的状态下振荡用电路10的振荡停止的待机模式作为动作模式的情况下，从待机模式转移到通常动作模式为止的动作模式也是启动模式。
在本实施方式中，振子3是石英振子，能够以主振动或副振动进行谐振。在对振动的X轴、Y轴、Z轴的极化进行图示时，Y轴、Z轴分别成为余弦波，在将其波峰的数量分别设为p、q、r时，振动模式表示为(p.q.r)。例如，在振子3是AT切石英振子的情况下，主振动是振动模式为(1.0.0)的厚度主振动。该厚度主振动是仅X轴方向的移位的纯粹的剪切振动，在Z轴方向具有固定的极化。此外，例如，副振动是振动模式为(3.1.0)、(5.1.0)或(7.1.0)的厚度副振动。该厚度副振动是仅X轴方向的剪切振动，但是，在X轴方向上具有奇数个正弦波状的极化，彼此相邻的极值的符号相反。或者，副振动也可以是振动模式为(1.1.1)或(1.1.2)的厚度副振动。该厚度副振动是接近厚度主振动、且介于厚度主振动与振动模式为(3.1.0)、(5.1.0)或(7.1.0)的厚度副振动之间的振动，在X轴方向上具有1个正弦波状的极化，在Z轴方向上具有1个或2个余弦波状的极化，彼此相邻的极值的符号相反。或者，副振动也可以是振动模式为(21.0.0)的基于高阶轮廓振动的副振动。该基于高阶轮廓振动的副振动在X轴方向上具有奇数个正弦波状的极化，彼此相邻的极值的符号相反，在Z轴方向上具有大致固定的极化。或者，副振动也可以是振动模式为(0.0.33)的基于高阶轮廓振动的副振动。该基于高阶轮廓振动的副振动在Z轴方向上具有奇数个正弦波状的极化，彼此相邻的极值的符号相反，在X轴方向上具有大致固定的极化。或者，副振动也可以是振动模式为(40.1.0)、(42.1.0)或(12.1.0)的基于高阶轮廓振动的副振动。该基于高阶轮廓振动的副振动在X轴方向上具有奇数个正弦波状的极化，彼此相邻的极值的符号相反。
振子3以主振动进行谐振时的负载时串联电阻的值RLm小于振子3以副振动进行谐振时的负载时串联电阻的值RLs。换言之，负载时串联电阻的值最小的振动是主振动。在通常动作模式中，如果振子3以主振动进行谐振，则振荡用电路10正常振荡，可得到目标频率的振荡信号CK，但是，如果振子3以副振动进行谐振，则振荡用电路10异常振荡，无法得到目标频率的振荡信号CK。在通常动作模式中，为了使振荡用电路10以主振动稳定地进行振荡，负性电阻值|nR|设定成远远大于RLm的第1值|nR1|。具体而言，控制电路40的逻辑电路42将从非易失性存储器71传输到寄存器72的电流调整数据trimI[4：0]和电容调整数据trimC1[4：0]、trimC2[4：0]供给到振荡用电路10，进行控制以使振荡用电路10的负性电阻值|nR|成为由电流调整数据trimI[4：0]和电容调整数据trimC1[4：0]、trimC2[4：0]决定的第1值|nR1|。
但是，第1值|nR1|远远大于RLm，因此，其结果大于RLs。于是，第1值|nR1|大于RLs，因此，在从振荡用电路10的振荡停止的状态起立即将负性电阻值|nR|设定成第1值|nR1|时，根据条件，振子3可能以副振动进行谐振，振荡用电路10发生异常振荡。因此，在本实施方式中，为了降低振荡用电路10发生异常振荡的可能性，控制电路40的逻辑电路42在启动模式中进行控制，以使振荡用电路10的负性电阻值|nR|从比第1值|nR1|小的第2值|nR2|起增加。
这里，如上所述，第1值|nR1|是大于振子3以主振动进行谐振时的负载时串联电阻的值RLm、且大于振子3以副振动进行谐振时的负载时串联电阻的值RLs的值。此外，第2值|nR2|是至少小于振子3以副振动进行谐振时的负载时串联电阻的值RLs的值、即振子3无法以副振动进行谐振的负性电阻值。第2值|nR2|可以比振子3以主振动进行谐振时的负载时串联电阻的值RLm小，也可以比振子3以主振动进行谐振时的负载时串联电阻的值RLm大。例如，也可以使第2值|nR2|小于RLm，以使得即使考虑与振荡电路2连接的振子3的特性的偏差，第2值|nR2|也可靠地小于RLs。
这样，在本实施方式中，逻辑电路42在启动模式中进行控制，以使振荡用电路10的负性电阻值|nR|从振子3至少无法以副振动进行谐振的第2值|nR2|起增加。由此，必定存在负性电阻值|nR|大于RLm、且小于RLs的状态，该状态下，振子3能够以主振动进行谐振，但是，无法以副振动进行谐振。因此，振子3以副振动进行谐振之前先以主振动进行谐振，振荡用电路10基于主振动中的谐振正常进行振荡。
这里，在图5所示的振荡用电路10中，在设放大元件11的互导为gm、与XI端子连接的电容值为CXI、与XO端子连接的电容值为CXO、振荡用电路10的振荡频率为f＝ω/2π时，振荡用电路10的负性电阻值|nR|的理论式如式(1)那样。
Figure BDA0003325657120000161
此外，放大元件11的互导gm由式(2)表示。在式(2)中，q是电子的电荷，k是玻尔兹曼常数，T是绝对温度。
Figure BDA0003325657120000162
根据式(1)，放大元件11的互导gm越大，则负性电阻值|nR|越大。在式(2)中，q、k、T是常数，因此，振荡级电流Iosc越大，则互导gm越大。因此，振荡级电流Iosc越大，则负性电阻值|nR|越大。
因此，在本实施方式中，控制电路40的逻辑电路42在启动模式中使振荡级电流Iosc的值增加，由此，使振荡用电路10的负性电阻值|nR|从第2值|nR2|起增加。具体而言，逻辑电路42在启动模式中进行抑制，以对输出到振荡用电路10的电流调整数据trimI[4：0]的值进行变更，使振荡级电流Iosc的值呈阶梯状增加，由此，使负性电阻值|nR|呈阶梯状增加。
图10是示出从振荡电路2接通电源后转移到通常动作模式的顺序的一例的波形图。在图10的例子中，在振荡器1接通电源时，复位期间T1开始，电源电压Vdd从0V上升到规定的电压值，上电复位信号POR从低电平变化成高电平，逻辑电路42被初始化。然后，上电复位信号POR从高电平变化成低电平，由此，复位期间T1结束，并且，存储器载入期间T2开始。
在存储器载入期间T2中，非易失性存储器71中存储的各种信息传输到寄存器72。在该传输结束后，逻辑电路42使振荡使能信号en_osc从低电平变化成高电平，由此，存储器载入期间T2结束，并且，启动期间T3开始。
在启动期间T3中，逻辑电路42使电流调整数据trimI[4：0]从开始值以任意值为单位而阶段性地增加到结束值，与此相伴，振荡级电流Iosc的值阶段性地增加。电流调整数据trimI[4：0]的开始值或结束值例如可以通过预先写入非易失性存储器71中而能够设定成任意值。在图10的例子中，逻辑电路42使电流调整数据trimI[4：0]从开始值0起以1为单位而阶段性地增加，与此相伴，振荡级电流Iosc的值从Ib起以I0为单位增加。其结果，在启动期间T3中，振荡用电路10的负性电阻值|nR|从第2值|nR2|起呈阶梯状增加。在负性电阻值|nR|大于RLm且小于RLs时，振子3以主振动开始进行谐振，从振子3输出的电流I_xtal的振幅增加。然后，在电流I_xtal的振幅超过规定的阈值时，在振荡信号CK中产生脉冲。然后，电流调整数据trimI[4：0]也增加，负性电阻值|nR|大于RLs，但是，在该时刻，由于振子3的主振动中的谐振而引起的振荡用电路10的振荡充分地成长，因此，不会产生振子3的副振动中的谐振。在电流调整数据trimI[4：0]进一步增加而达到结束值31时，振荡级电流Iosc的值成为Ib+31I0。然后，逻辑电路42使电流调整数据trimI[4：0]的值从结束值以任意值为单位而阶段性地变化到通常动作模式中的设定值。在图10的例子中，逻辑电路42使电流调整数据trimI[4：0]的值从结束值31起以1为单位而阶段性地减小，在通常动作模式中的电流调整数据trimI[4：0]的设定值达到在存储器载入期间T2中传输到寄存器72的值20时，振荡级电流Iosc的值成为Ib+20I0，负性电阻值|nR|成为第1值|nR1|。然后，逻辑电路42使电流调整数据trimI[4：0]的值保持20，使输出使能信号en_out从低电平变化成高电平，由此，启动期间T3结束，并且，通常动作期间T4开始。
在通常动作期间T4中，输出使能信号en_out为高电平，因此，振荡信号CK被缓冲，在振荡信号CKO中产生脉冲。
另外，在图10的例子中，启动期间T3中的动作模式为启动模式，通常动作期间T4中的动作模式为通常动作模式。或者，复位期间T1、存储器载入期间T2和启动期间T3中的动作模式为启动模式。
在图10的例子中，逻辑电路42在启动模式中使电流调整数据trimI[4：0]从最小值增加到最大值后，使其减小到通常动作模式中的设定值，因此，启动期间T3变长。与此相对，还可考虑使启动期间T3缩短的其他顺序。
图11是示出从振荡电路2接通电源后转移到通常动作模式的顺序的另一例的波形图。在图11的例子中，在启动期间T3中，逻辑电路42使电流调整数据trimI[4：0]从开始值起以任意值为单位而阶段性地增加到通常动作模式中的设定值，与此相伴，振荡级电流Iosc的值阶段性地增加。电流调整数据trimI[4：0]的开始值例如可以通过预先写入非易失性存储器71中而能够设定成任意值。在图11的例子中，逻辑电路42使电流调整数据trimI[4：0]从开始值0起以1为单位而阶段性地增加到通常动作模式中的设定值20，与此相伴，振荡级电流Iosc的值从Ib起以I0为单位而增加到Ib+20I0。其结果，在启动期间T3中，振荡用电路10的负性电阻值|nR|从第2值|nR2|起呈阶梯状增加到第1值|nR1|。然后，逻辑电路42使电流调整数据trimI[4：0]的值保持20，使输出使能信号en_out从低电平变化成高电平，由此，启动期间T3结束，并且，通常动作期间T4开始。
在图11的例子中，逻辑电路42不需要使电流调整数据trimI[4：0]从开始值增加到结束值，因此，启动期间T3缩短。此外，在图11的例子中，通常动作模式中的负性电阻值|nR|的设定值即第1值|nR1|为启动期间T3中的负性电阻值|nR|的最大值以上。即，在启动期间T3中，负性电阻值|nR|不大于第1值|nR1|，因此，负性电阻值|nR|成为比振子3以副振动进行谐振时的负载时串联电阻的值RLs大的值的时间较短，更不容易发生振子3的副振动中的谐振。
另外，在图11的例子中，启动期间T3中的动作模式为启动模式，通常动作期间T4中的动作模式为通常动作模式。或者，复位期间T1、存储器载入期间T2和启动期间T3中的动作模式为启动模式。
1-4.振荡电路的控制方法
图12是示出振荡电路2的控制方法的步骤的一例的流程图。如图12所示，在振荡器1接通电源时，首先，振荡电路2进行复位步骤S1。具体而言，在复位步骤S1中，上电复位电路30使上电复位信号POR从低电平变化成高电平，对逻辑电路42进行初始化。然后，上电复位电路30使上电复位信号POR从高电平变化成低电平，复位步骤S1结束。复位步骤S1的期间相当于图10或图11的复位期间T1。
接着，振荡电路2进行存储器载入步骤S2。具体而言，在存储器载入步骤S2中，存储电路70将非易失性存储器71中存储的各种信息传输到寄存器72。然后，在传输结束后，逻辑电路42将振荡使能信号en_osc设定成高电平，存储器载入步骤S2结束。存储器载入步骤S2的期间相当于图10或图11的存储器载入期间T2。
接着，振荡电路2进行启动步骤S3。具体而言，在启动步骤S3中，逻辑电路42将振荡使能信号en_osc设定成高电平，进行控制以使振荡用电路10的负性电阻值|nR|从比第1值|nR1|小的第2值|nR2|起增加。然后，逻辑电路42使输出使能信号en_out从低电平变化成高电平，启动步骤S3结束。启动步骤S3的期间相当于图10或图11的启动期间T3。
最后，振荡电路2进行通常动作步骤S4。具体而言，在通常动作步骤S4中，振荡用电路10在负性电阻值|nR|为第2值|nR2|的状态下进行振荡，从输出电路60输出的振荡信号CKO经由OUT端子从振荡器1的外部端子OUT1输出。通常动作步骤S4的期间相当于图10或图11的通常动作期间T4。
另外，启动步骤S3中的动作模式为启动模式，通常动作步骤S4中的动作模式为通常动作模式。或者，复位步骤S1、存储器载入步骤S2和启动步骤S3中的动作模式为启动模式。
图13是示出第1实施方式中的图12的启动步骤S3的步骤的一例的流程图。图13所示的步骤对应于图10的启动期间T3的动作。如图13所示，首先，在步骤S31中，逻辑电路42将电流调整数据trimI[4：0]设定成开始值。在图10的例子中，开始值为0。通过将电流调整数据trimI[4：0]设定成开始值，振荡用电路10的负性电阻值|nR|成为第2值|nR2|。
接着，在步骤S32中经过规定时间时，在步骤S33中，逻辑电路42判定电流调整数据trimI[4：0]的值是否与结束值一致。在图10的例子中，结束值为20。
在步骤S33中电流调整数据trimI[4：0]的值与结束值不一致的情况下，在步骤S34中，逻辑电路42对电流调整数据trimI[4：0]的值进行变更而使振荡级电流Iosc增加。
反复进行步骤S32、S33、S34，直到电流调整数据trimI[4：0]的值与结束值一致为止，在电流调整数据trimI[4：0]的值与结束值一致时，在步骤S35中，逻辑电路42将电流调整数据trimI[4：0]变更到通常动作模式中的设定值。
然后，在步骤S36中，逻辑电路42将输出使能信号en_out设定成高电平，启动步骤S3结束。
图14是示出第1实施方式中的图12的启动步骤S3的步骤的另一例的流程图。图14所示的步骤对应于图11的启动期间T3的动作。如图14所示，首先，在步骤S101中，逻辑电路42将电流调整数据trimI[4：0]设定成开始值。在图11的例子中，开始值为0。通过将电流调整数据trimI[4：0]设定成开始值，振荡用电路10的负性电阻值|nR|成为第2值|nR2|。
接着，在步骤S102中经过规定时间时，在步骤S103中，逻辑电路42判定电流调整数据trimI[4：0]的值是否与通常动作模式中的设定值一致。通常动作模式中的电流调整数据trimI[4：0]的设定值是非易失性存储器71中存储的值。
在步骤S103中电流调整数据trimI[4：0]的值与通常动作模式中的设定值不一致的情况下，在步骤S104中，逻辑电路42对电流调整数据trimI[4：0]的值进行变更而使振荡级电流Iosc增加。
然后，反复进行步骤S102、S103、S104，直到电流调整数据trimI[4：0]的值与通常动作模式中的设定值一致为止，在电流调整数据trimI[4：0]的值与通常动作模式中的设定值一致时，在步骤S105中，逻辑电路42将输出使能信号en_out设定成高电平，启动步骤S3结束。
1-5.作用效果
在以上说明的第1实施方式的振荡器1中，在振荡电路2中，在从振荡用电路10停止振荡的状态转移到在振荡用电路10的负性电阻值|nR|为第1值|nR1|的状态下进行振荡的通常动作模式为止的启动模式中，振荡用电路10的负性电阻值|nR|从比第1值|nR1|小的第2值|nR2|起增加。振子3以主振动进行谐振时的负载时串联电阻的值RLm小于振子3以副振动进行谐振时的负载时串联电阻的值RLs，因此，振荡用电路10的负性电阻值|nR|从第2值|nR2|起增加，成为大于RLm且小于RLs的值。因此，在启动模式中，与基于振子3的副振动中的谐振的振荡相比，基于振子3的主振动中的谐振的振荡先成长。因此，根据第1实施方式的振荡器1，即使振子3的特性存在偏差，也能够降低异常振荡的可能性。
特别地，在第1实施方式的振荡器1中，在启动模式中使振荡级电流Iosc的值增加，由此，振荡用电路10的负性电阻值|nR|从第2值|nR2|起呈阶梯状逐渐增加，因此，成为大于RLm且小于RLs的值的时间更长。因此，与基于振子3的副振动中的谐振的振荡相比，基于振子3的主振动中的谐振的振荡先成长。因此，根据第1实施方式的振荡器1，即使振子3的特性存在偏差，也能够降低异常振荡的可能性。
此外，根据第1实施方式的振荡器1，为了在启动模式中使振荡用电路10的负性电阻值|nR|增加，能够兼用通常动作模式中用于使振荡级电流Iosc成为与振子3的谐振频率对应的期望值的可变电流源12。
2.第2实施方式
下面，关于第2实施方式的振荡器1，对与第1实施方式相同的结构标注相同标号，省略或简化与第1实施方式相同的说明，主要对与第1实施方式不同的内容进行说明。
第2实施方式的振荡器1的结构与图1～图4相同，因此，省略其图示和说明。此外，第2实施方式中的振荡用电路10的结构与图5相同，因此，省略其图示和说明。第2实施方式的振荡器1与第1实施方式的振荡器1的不同之处在于启动模式中的动作。
根据所述式(1)，电容值CXI、CXO中的至少一方越小，则负性电阻值|nR|越大。因此，在第2实施方式中，控制电路40的逻辑电路42在启动模式中使可变电容电路14、15的电容值C1、C2中的至少一方减小，由此，使振荡用电路10的负性电阻值|nR|从第2值|nR2|起增加。具体而言，逻辑电路42在启动模式中进行控制，以对输出到振荡用电路10的电容调整数据trimC1[4：0]、trimC2[4：0]中的至少一方的值进行变更而使可变电容电路14、15的电容值C1、C2中的至少一方呈阶梯状增加，由此，负性电阻值|nR|呈阶梯状增加。
第2实施方式的振荡器1的其他结构与第1实施方式相同，因此，省略其图示和说明。
图15是示出第2实施方式中从振荡电路2接通电源后转移到通常动作模式的顺序的一例的波形图。在图15的例子中，在振荡器1接通电源时，复位期间T1开始，电源电压Vdd从0V起上升到规定的电压值，上电复位信号POR从低电平变化成高电平，逻辑电路42被初始化。然后，上电复位信号POR从高电平变化成低电平，由此，复位期间T1结束，并且，存储器载入期间T2开始。
在存储器载入期间T2中，非易失性存储器71中存储的各种信息传输到寄存器72。在该传输结束后，逻辑电路42使振荡使能信号en_osc从低电平变化成高电平，由此，存储器载入期间T2结束，并且，启动期间T3开始。
在启动期间T3中，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]从开始值起以任意值为单位而阶段性地增加到通常动作模式中的设定值，与此相伴，电容值C1、C2的值阶段性地增加。电容调整数据trimC1[4：0]、trimC2[4：0]的开始值例如可以通过预先写入非易失性存储器71中而能够设定成任意值。在图15的例子中，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]分别从开始值0起以1为单位而阶段性地增加，与此相伴，电容值C1、C2分别从31C0起以C0为单位而减小。其结果，在启动期间T3中，振荡用电路10的负性电阻值|nR|从第2值|nR2|起呈阶梯状增加。在负性电阻值|nR|大于RLm且小于RLs时，振子3以主振动开始进行谐振，从振子3输出的电流I_xtal的振幅增加。然后，在电流I_xtal的振幅超过规定的阈值时，在振荡信号CK中产生脉冲。然后，电容调整数据trimC1[4：0]、trimC2[4：0]也增加，负性电阻值|nR|大于RLs，但是，在该时刻，由于振子3的主振动中的谐振而引起的振荡用电路10的振荡充分地成长，因此，不会产生振子3的副振动中的谐振。在电容调整数据trimC1[4：0]、trimC2[4：0]进一步增加而达到在存储器载入期间T2中传输到寄存器72的值20时，电容值C1、C2分别成为11C0，负性电阻值|nR|成为第1值|nR1|。然后，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]的值保持20，使输出使能信号en_out从低电平变化成高电平，由此，启动期间T3结束，并且，通常动作期间T4开始。
在通常动作期间T4中，输出使能信号en_out为高电平，因此，振荡信号CK被缓冲，在振荡信号CKO中产生脉冲。
另外，在启动期间T3中，使电容调整数据trimC1[4：0]、trimC2[4：0]双方增加，由此，使电容值C1、C2双方减小，但是，也可以固定电容调整数据trimC1[4：0]、trimC2[4：0]中的一方而使另一方增加，由此，固定电容值C1、C2中的一方而使另一方减小。
在图15的例子中，通常动作模式中的负性电阻值|nR|的设定值即第1值|nR1|为启动期间T3中的负性电阻值|nR|的最大值以上。即，在启动期间T3中，负性电阻值|nR|不大于第1值|nR1|，因此，负性电阻值|nR|成为比振子3以副振动进行谐振时的负载时串联电阻的值RLs大的值的时间较短，更不容易发生振子3的副振动中的谐振。
另外，在图15的例子中，启动期间T3中的动作模式为启动模式，通常动作期间T4中的动作模式为通常动作模式。或者，复位期间T1、存储器载入期间T2和启动期间T3中的动作模式为启动模式。
虽然省略顺序的图示，但是，在启动期间T3中，逻辑电路42也可以在使电容调整数据trimC1[4：0]、trimC2[4：0]中的至少一方从开始值起以任意值为单位而阶段性地增加到结束值后，以任意值为单位而阶段性地减小到通常动作模式中的设定值。
示出第2实施方式中的振荡电路2的控制方法的步骤的流程图与图12相同，因此，省略其图示和说明。但是，在第2实施方式中，图12的启动步骤S3的步骤与第1实施方式不同。
图16是示出第2实施方式中的图12的启动步骤S3的步骤的一例的流程图。图16所示的步骤对应于图15的启动期间T3的动作。如图16所示，首先，在步骤S201中，逻辑电路42将电容调整数据trimC1[4：0]、trimC2[4：0]分别设定成开始值。在图15的例子中，开始值均为0。通过将电容调整数据trimC1[4：0]、trimC2[4：0]分别设定成开始值，振荡用电路10的负性电阻值|nR|成为第2值|nR2|。
接着，在步骤S202中经过规定时间时，在步骤S203中，逻辑电路42判定电容调整数据trimC1[4：0]、trimC2[4：0]的值是否分别与通常动作模式中的设定值一致。通常动作模式中的电容调整数据trimC1[4：0]、trimC2[4：0]的设定值是非易失性存储器71中存储的值。
在步骤S203中电容调整数据trimC1[4：0]、trimC2[4：0]的值与通常动作模式中的设定值不一致的情况下，在步骤S204中，逻辑电路42对电容调整数据trimC1[4：0]、trimC2[4：0]的值进行变更而使电容值C1、C2减小。
然后，反复进行步骤S202、S203、S204，直到电容调整数据trimC1[4：0]、trimC2[4：0]的值与通常动作模式中的设定值一致为止，在电容调整数据trimC1[4：0]、trimC2[4：0]的值与通常动作模式中的设定值一致时，在步骤S205中，逻辑电路42将输出使能信号en_out设定成高电平，启动步骤S3结束。
另外，逻辑电路42也可以固定电容调整数据trimC1[4：0]、trimC2[4：0]中的一方的值而使另一方的值变更，由此，固定电容值C1、C2中的一方而使另一方减小。
在以上说明的第2实施方式的振荡器1中，在启动模式中使可变电容电路14、15的电容值C1、C2减小，由此，振荡用电路10的负性电阻值|nR|从第2值|nR2|起呈阶梯状逐渐增加，因此，成为大于振子3以主振动进行谐振时的负载时串联电阻的值RLm且小于振子3以副振动进行谐振时的负载时串联电阻的值RLs的值的时间更长。因此，与基于振子3的副振动中的谐振的振荡相比，基于振子3的主振动中的谐振的振荡先成长。因此，根据第2实施方式的振荡器1，即使振子3的特性存在偏差，也能够降低异常振荡的可能性。
此外，根据第2实施方式的振荡器1，为了在启动模式中使振荡用电路10的负性电阻值|nR|增加，能够兼用通常动作模式中用于使振荡用电路10的振荡频率成为目标频率的可变电容电路14、15。
3.第3实施方式
下面，关于第3实施方式的振荡器1，对与上述实施方式中的任意一方相同的结构标注相同标号，省略或简化与上述实施方式中的任意一方相同的说明，主要对与上述实施方式中的任意一方均不同的内容进行说明。
第3实施方式的振荡器1的结构与图1～图4相同，因此，省略其图示和说明。此外，第3实施方式中的振荡用电路10的结构与图5相同，因此，省略其图示和说明。第3实施方式的振荡器1相对于上述各实施方式的振荡器1，启动模式中的动作不同。
根据所述式(1)，电容值CXI、CXO中的至少一方越小，则负性电阻值|nR|越大。因此，在第3实施方式中，控制电路40的电压控制电路41在启动模式中使可变电容电路16、17的电容值C3、C4中的至少一方减小，由此，使振荡用电路10的负性电阻值|nR|从第2值|nR2|起增加。具体而言，电压控制电路41在启动模式中进行控制，以对输出到振荡用电路10的控制电压Vcnt1、Vcnt2中的至少一方的值进行变更而使可变电容电路16、17的电容值C3、C4中的至少一方连续地增加，由此，负性电阻值|nR|连续地增加。
图17是示出第3实施方式中的电压控制电路41的结构例的图。如图17所示，电压控制电路41包含控制电压生成电路200、滤波电路210、开关电路220、滤波电路230、开关电路240、电阻250和电阻260。
控制电压生成电路200在通常动作模式中，根据从外部端子VC1经由VC端子供给的频率控制信号的电压电平，生成用于使振荡用电路10的振荡频率变化的控制电压Vcnt1X、Vcnt2X。此外，控制电压生成电路200在启动模式中，输出与来自逻辑电路42的控制对应的控制电压Vcnt1X、Vcnt2X。控制电压Vcnt1X输入到滤波电路210，控制电压Vcnt2X输入到滤波电路230。
滤波电路210是包含电阻211和电容元件212的低通滤波电路，输出使控制电压Vcnt1的上升或下降平缓的控制电压Vcnt1f。
开关电路220根据来自逻辑电路42的控制，在通常动作模式时选择控制电压Vcnt1X并进行输出，在启动模式时选择控制电压Vcnt1f并进行输出。从开关电路220输出的电压经由电阻250而作为控制电压Vcnt1供给到图5的可变电容电路16。
滤波电路230是包含电阻231和电容元件232的低通滤波电路，输出使控制电压Vcnt2的上升或下降平缓的控制电压Vcnt2f。
开关电路240根据来自逻辑电路42的控制，在通常动作模式时选择控制电压Vcnt2X并进行输出，在启动模式时选择控制电压Vcnt2f并进行输出。从开关电路240输出的电压经由电阻260而作为控制电压Vcnt2供给到图5的可变电容电路17。
第3实施方式的振荡器1的其他结构与上述各实施方式相同，因此，省略其图示和说明。
图18是示出第3实施方式中从振荡电路2接通电源后转移到通常动作模式的顺序的一例的波形图。在图18的例子中，在振荡器1接通电源时，复位期间T1开始，电源电压Vdd从0V起上升到规定的电压值，上电复位信号POR从低电平变化成高电平，逻辑电路42被初始化。然后，上电复位信号POR从高电平变化成低电平，由此，复位期间T1结束，并且，存储器载入期间T2开始。
在存储器载入期间T2中，非易失性存储器71中存储的各种信息传输到寄存器72。在该传输结束后，逻辑电路42使振荡使能信号en_osc从低电平变化成高电平，由此，存储器载入期间T2结束，并且，启动期间T3开始。
在启动期间T3中，通过逻辑电路42的控制，在电压控制电路41中，控制电压生成电路200使控制电压Vcnt1X、Vcnt2X从开始值Vstart上升到结束值Vend，开关电路220、240选择从滤波电路210、230输出的控制电压Vcnt1f、Vcnt2f并进行输出。由此，控制电压Vcnt1、Vcnt2的上升变得平缓，控制电压Vcnt1、Vcnt2连续地增加，与此相伴，电容值C3、C4分别连续地减小。其结果，在启动期间T3中，振荡用电路10的负性电阻值|nR|从第2值|nR2|起连续地增加。在负性电阻值|nR|大于RLm且小于RLs时，振子3以主振动开始进行谐振，从振子3输出的电流I_xtal的振幅增加。然后，在电流I_xtal的振幅超过规定的阈值时，在振荡信号CK中产生脉冲。然后，控制电压Vcnt1、Vcnt2也增加，负性电阻值|nR|大于RLs，但是，在该时刻，由于振子3的主振动中的谐振而引起的振荡用电路10的振荡充分地成长，因此，不会产生振子3的副振动中的谐振。在控制电压Vcnt1、Vcnt2进一步增加而达到结束值Vend时，电容值C3、C4分别成为规定的值，负性电阻值|nR|成为第1值|nR1|。例如，结束值Vend也可以是从VC端子输入的频率控制信号的电压值。然后，逻辑电路42使输出使能信号en_out从低电平变化成高电平，由此，启动期间T3结束，并且，通常动作期间T4开始。另外，开始值Vstart和结束值Vend例如可以通过预先写入非易失性存储器71中而能够设定成任意值。
在通常动作期间T4中，输出使能信号en_out为高电平，因此，振荡信号CK被缓冲，在振荡信号CKO中产生脉冲。
另外，在启动期间T3中，使控制电压Vcnt1、Vcnt2双方增加，由此，使电容值C3、C4双方减小，但是，也可以固定控制电压Vcnt1、Vcnt2中的一方而使另一方增加，由此，固定电容值C3、C4中的一方而使另一方减小。
另外，在图18的例子中，启动期间T3中的动作模式为启动模式，通常动作期间T4中的动作模式为通常动作模式。或者，复位期间T1、存储器载入期间T2和启动期间T3中的动作模式为启动模式。
虽然省略顺序的图示，但是，在启动期间T3中，也可以在使控制电压Vcnt1、Vcnt2中的至少一方从开始值Vstart起连续地增加到结束值Vend后，使其从结束值Vend起连续地变化成从VC端子输入的频率控制信号的电压值。例如，也可以将控制电压Vcnt1、Vcnt2的可变范围的最小值和最大值分别设为开始值Vstart和结束值Vend。
示出第3实施方式中的振荡电路2的控制方法的步骤的流程图与图12相同，因此，省略其图示和说明。但是，第3实施方式与上述各实施方式的不同之处在于图12的启动步骤S3的步骤。
图19是示出第3实施方式中的图12的启动步骤S3的步骤的一例的流程图。图19所示的步骤对应于图18的启动期间T3的动作。如图19所示，首先，在步骤S301中，逻辑电路42设定成电压控制电路41的开关电路220、240选择滤波电路210、230的输出电压。
接着，在步骤S302中，逻辑电路42进行控制，以使电压控制电路41的控制电压生成电路200使控制电压Vcnt1X、Vcnt2X从开始值Vstart变化到结束值Vend。由此，控制电压Vcnt1、Vcnt2从开始值连续地变化到结束值。
然后，在步骤S303中经过规定时间时，在步骤S304中，逻辑电路42将输出使能信号en_out设定成高电平，启动步骤S3结束。例如，规定时间是比控制电压Vcnt1、Vcnt2从开始值Vstart变化到结束值Vend的时间长的时间，根据滤波电路210、230的时间常数来适当决定。
另外，逻辑电路42也可以固定控制电压Vcnt1X、Vcnt2X中的一方的值而使另一方的值变更，由此，固定电容值C1、C2中的一方而使另一方减小。
在以上说明的第3实施方式的振荡器1中，在启动模式中使可变电容电路16、17的电容值C3、C4减小，由此，振荡用电路10的负性电阻值|nR|从第2值|nR2|起连续地逐渐增加，因此，成为大于振子3以主振动进行谐振时的负载时串联电阻的值RLm且小于振子3以副振动进行谐振时的负载时串联电阻的值RLs的值的时间更长。因此，与基于振子3的副振动中的谐振的振荡相比，基于振子3的主振动中的谐振的振荡先成长。因此，根据第3实施方式的振荡器1，即使振子3的特性存在偏差，也能够降低异常振荡的可能性。
此外，根据第3实施方式的振荡器1，为了在启动模式中使振荡用电路10的负性电阻值|nR|增加，能够兼用通常动作模式中用于通过从外部端子VC1输入的频率控制信号使振荡用电路10的振荡频率变化的可变电容电路16、17。
4.第4实施方式
下面，关于第4实施方式的振荡器1，对与上述实施方式中的任意一方相同的结构标注相同标号，省略或简化与上述实施方式中的任意一方相同的说明，主要对与上述实施方式中的任意一方均不同的内容进行说明。
第4实施方式的振荡器1的结构与图1～图4相同，因此，省略其图示和说明。此外，第4实施方式中的振荡用电路10的结构与图5相同，因此，省略其图示和说明。第4实施方式的振荡器1与上述各实施方式的振荡器1的不同之处在于启动模式中的动作。
在第4实施方式中，控制电路40的逻辑电路42在启动模式中使振荡级电流Iosc的值增加，并且使可变电容电路14、15的电容值C1、C2中的至少一方减小，由此，使负性电阻值|nR|从第2值|nR2|增加。例如，逻辑电路42也可以在启动模式中反复进行以下控制：不改变可变电容电路14、15的电容值C1、C2而使振荡级电流Iosc的值从第3值增加到比第3值大的第4值后，使电容值C1、C2中的至少一方减小，并且使振荡级电流Iosc的值变化成第3值。例如，逻辑电路42在启动模式中，首先，进行控制以使得将输出到振荡用电路10的电容调整数据trimC1[4：0]、trimC2[4：0]中的至少一方的值保持为开始值，将输出到振荡用电路10的电流调整数据trimI[4：0]的值从开始值变更到结束值，使振荡级电流Iosc的值从第3值起呈阶梯状增加到第4值，由此，负性电阻值|nR|呈阶梯状增加。接着，逻辑电路42进行控制，以使得在将电流调整数据trimI[4：0]的值变更成开始值后，对电容调整数据trimC1[4：0]、trimC2[4：0]中的至少一方的值进行变更并保持，由此，使电容值C1、C2中的至少一方减小1个阶段，将电流调整数据trimI[4：0]的值从开始值变更到结束值，使振荡级电流Iosc的值从第3值起呈阶梯状增加到第4值，由此，负性电阻值|nR|呈阶梯状增加。逻辑电路42一边对电容调整数据trimC1[4：0]、trimC2[4：0]中的至少一方的值进行变更，一边反复进行同样的控制。最后，逻辑电路42进行控制，以使得在将电流调整数据trimI[4：0]的值变更成开始值后，将电容调整数据trimC1[4：0]、trimC2[4：0]中的至少一方的值变更成结束值并进行保持，由此，使电容值C1、C2减小1个阶段，将电流调整数据trimI[4：0]的值从开始值起变更到结束值，使振荡级电流Iosc的值从第3值起呈阶梯状增加到第4值，由此，负性电阻值|nR|呈阶梯状增加。
第4实施方式的振荡器1的其他结构与上述各实施方式相同，因此，省略其图示和说明。
图20是示出第4实施方式中从振荡电路2接通电源后转移到通常动作模式的顺序的另一例的波形图。在图20的例子中，在振荡器1接通电源时，复位期间T1开始，电源电压Vdd从0V上升到规定的电压值，上电复位信号POR从低电平变化成高电平，逻辑电路42被初始化。然后，上电复位信号POR从高电平变化成低电平，由此，复位期间T1结束，并且，存储器载入期间T2开始。
在存储器载入期间T2中，非易失性存储器71中存储的各种信息传输到寄存器72。在该传输结束后，逻辑电路42使振荡使能信号en_osc从低电平变化成高电平，由此，存储器载入期间T2结束，并且，启动期间T3开始。
在启动期间T3中，逻辑电路42首先将电容调整数据trimC1[4：0]、trimC2[4：0]分别设定成开始值并进行保持，使电流调整数据trimI[4：0]从开始值起以任意值为单位而阶段性地增加到结束值，与此相伴，振荡级电流Iosc的值阶段性地增加。电容调整数据trimC1[4：0]、trimC2[4：0]的开始值、电流调整数据trimI[4：0]的开始值、结束值例如可以通过预先写入非易失性存储器71中而能够设定成任意值。在图20的例子中，逻辑电路42将电容调整数据trimC1[4：0]、trimC2[4：0]分别设定成开始值0并进行保持，使电流调整数据trimI[4：0]从开始值0起以1为单位而阶段性地增加到结束值31。其结果，在电容值C1、C2分别为31C0的状态下，振荡级电流Iosc从第3值Ib起呈阶梯状增加到第4值Ib+31I0，振荡用电路10的负性电阻值|nR|从第2值|nR2|起呈阶梯状增加。
接着，逻辑电路42在将电流调整数据trimI[4：0]变更成开始值0后，使电容调整数据trimC1[4：0]、trimC2[4：0]的值分别增加任意值。在图20的例子中，将电容调整数据trimC1[4：0]、trimC2[4：0]的值分别设定成从0增加1而得到的值即1并进行保持，再次使电流调整数据trimI[4：0]从开始值0起以1为单位而阶段性地增加到结束值31。其结果，在电容值C1、C2分别减小到30C0的状态下，振荡级电流Iosc从第3值Ib起呈阶梯状增加到第4值Ib+31I0，振荡用电路10的负性电阻值|nR|呈阶梯状增加。
接着，逻辑电路42在将电流调整数据trimI[4：0]变更成开始值0后，使电容调整数据trimC1[4：0]、trimC2[4：0]的值分别增加任意值。在图20的例子中，将电容调整数据trimC1[4：0]、trimC2[4：0]的值分别设定成从1增加1而得到的值即2并进行保持，再次使电流调整数据trimI[4：0]从开始值0起以1为单位而阶段性地增加到结束值31。其结果，在电容值C1、C2分别减小到29C0的状态下，振荡级电流Iosc从第3值Ib起呈阶梯状增加到第4值Ib+31I0，振荡用电路10的负性电阻值|nR|呈阶梯状增加。在负性电阻值|nR|大于RLm且小于RLs时，振子3以主振动开始进行谐振，从振子3输出的电流I_xtal的振幅增加。然后，在电流I_xtal的振幅超过规定的阈值时，在振荡信号CK中产生脉冲。然后，电容调整数据trimC1[4：0]、trimC2[4：0]也增加，负性电阻值|nR|大于RLs，但是，在该时刻，由于振子3的主振动中的谐振而引起的振荡用电路10的振荡充分地成长，因此，不会产生振子3的副振动中的谐振。
然后，在电容调整数据trimC1[4：0]、trimC2[4：0]的值分别达到结束值31、且电流调整数据trimI[4：0]的值达到结束值31时，逻辑电路42使电流调整数据trimI[4：0]的值从结束值起以任意值为单位而阶段性地变化到通常动作模式中的设定值。电容调整数据trimC1[4：0]、trimC2[4：0]的结束值例如可以通过预先写入非易失性存储器71中而能够设定成任意值。在图20的例子中，逻辑电路42使电流调整数据trimI[4：0]的值从结束值31起以1为单位而阶段性地减小。然后，在电流调整数据trimI[4：0]的值达到在存储器载入期间T2中传输到寄存器72的值24时，逻辑电路42使电流调整数据trimI[4：0]的值保持为24，振荡级电流Iosc的值成为Ib+24I0。进而，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]的值分别从结束值起以任意值为单位而阶段性地变化到通常动作模式中的设定值。在图20的例子中，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]的值分别从结束值31起以1为单位而阶段性地减小。然后，在电容调整数据trimC1[4：0]、trimC2[4：0]的值分别达到在存储器载入期间T2中传输到寄存器72的值26时，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]的值保持为26，电容值C1、C2分别成为5C0。振荡级电流Iosc的值成为Ib+24I0，并且电容值C1、C2分别成为5C0，由此，负性电阻值|nR|成为第1值|nR1|。然后，逻辑电路42使输出使能信号en_out从低电平变化成高电平，由此，启动期间T3结束，并且，通常动作期间T4开始。
在通常动作期间T4中，输出使能信号en_out为高电平，因此，振荡信号CK被缓冲，在振荡信号CKO中产生脉冲。
另外，在启动期间T3中，使电容调整数据trimC1[4：0]、trimC2[4：0]双方增加，由此，使电容值C1、C2双方减小，但是，也可以固定电容调整数据trimC1[4：0]、trimC2[4：0]中的一方而使另一方增加，由此，固定电容值C1、C2中的一方而使另一方减小。
另外，在图20的例子中，启动期间T3中的动作模式为启动模式，通常动作期间T4中的动作模式为通常动作模式。或者，复位期间T1、存储器载入期间T2和启动期间T3中的动作模式为启动模式。
虽然省略顺序的图示，但是，为了缩短启动期间T3，逻辑电路42也可以在电容调整数据trimC1[4：0]、trimC2[4：0]的值分别达到被设定的任意的结束值、且电流调整数据trimI[4：0]的值达到结束值时，使电流调整数据trimI[4：0]的值减小到通常动作模式中的设定值，结束启动期间T3。例如，电容调整数据trimC1[4：0]、trimC2[4：0]的结束值也可以是通常动作模式中的设定值。
示出第4实施方式中的振荡电路2的控制方法的步骤的流程图与图12相同，因此，省略其图示和说明。但是，在第4实施方式中，图12的启动步骤S3的步骤与上述各实施方式不同。
图21是示出第4实施方式中的图12的启动步骤S3的步骤的一例的流程图。图21所示的步骤对应于图20的启动期间T3的动作。如图21所示，首先，在步骤S401中，逻辑电路42将电流调整数据trimI[4：0]和电容调整数据trimC1[4：0]、trimC2[4：0]设定成开始值。在图20的例子中，电流调整数据trimI[4：0]的开始值为0，电容调整数据trimC1[4：0]、trimC2[4：0]的开始值为0。通过将电流调整数据trimI[4：0]和电容调整数据trimC1[4：0]、trimC2[4：0]设定成开始值，振荡用电路10的负性电阻值|nR|成为第2值|nR2|。
接着，在步骤S402中经过规定时间时，在步骤S403中，逻辑电路42判定电流调整数据trimI[4：0]的值是否与结束值一致。在图20的例子中，电流调整数据trimI[4：0]的结束值为31。
在步骤S403中电流调整数据trimI[4：0]的值与结束值不一致的情况下，在步骤S404中，逻辑电路42对电流调整数据trimI[4：0]的值进行变更而使振荡级电流Iosc增加。
反复进行步骤S402、S403、S404，直到电流调整数据trimI[4：0]的值与结束值一致为止，在电流调整数据trimI[4：0]的值与结束值一致时，在步骤S405中，逻辑电路42判定电容调整数据trimC1[4：0]、trimC2[4：0]的值是否分别与结束值一致。在图20的例子中，电容调整数据trimC1[4：0]、trimC2[4：0]的结束值均为31。
在步骤S405中电容调整数据trimC1[4：0]、trimC2[4：0]的值与结束值不一致的情况下，在步骤S406中，逻辑电路42将电流调整数据trimI[4：0]设定成开始值。进而，在步骤S407中，逻辑电路42对电容调整数据trimC1[4：0]、trimC2[4：0]的值进行变更而使电容值C1、C2分别减小。
反复进行步骤S402、S403、S404、S405、S406、S407，直到电容调整数据trimC1[4：0]、trimC2[4：0]的值与结束值一致为止，在电容调整数据trimC1[4：0]、trimC2[4：0]的值与结束值一致时，在步骤S408中，逻辑电路42将电流调整数据trimI[4：0]变更到通常动作模式中的设定值。进而，在步骤S409中，逻辑电路42将电容调整数据trimC1[4：0]、trimC2[4：0]变更到通常动作模式中的设定值。
然后，在步骤S410中，逻辑电路42将输出使能信号en_out设定成高电平，启动步骤S3结束。
另外，逻辑电路42也可以固定电容调整数据trimC1[4：0]、trimC2[4：0]中的一方的值而使另一方的值变更，由此，固定电容值C1、C2中的一方而使另一方减小。
在以上说明的第4实施方式的振荡器1中，在启动模式中使振荡级电流Iosc的值增加，并且使可变电容电路14、15的电容值C1、C2减小，由此，振荡用电路10的负性电阻值|nR|从第2值|nR2|起呈阶梯状逐渐增加，因此，成为大于振子3以主振动进行谐振时的负载时串联电阻的值RLm且小于振子3以副振动进行谐振时的负载时串联电阻的值RLs的值的时间更长。因此，与基于振子3的副振动中的谐振的振荡相比，基于振子3的主振动中的谐振的振荡先成长。因此，根据第4实施方式的振荡器1，即使振子3的特性存在偏差，也能够降低异常振荡的可能性。
特别地，在第4实施方式的振荡器1中，逻辑电路42反复进行如下控制：一边改变可变电容电路14、15的电容值C1、C2，一边使振荡级电流Iosc的值从第3值增加到第4值。因此，根据第4实施方式的振荡器1，能够降低可变电容电路14、15的电容值C1、C2过大、或振荡级电流Iosc的值过小而使振荡用电路10不进行振荡的可能性。进而，逻辑电路42在使振荡级电流Iosc的值从第3值增加到第4值后，在使电容值C1、C2减小之前，使振荡级电流Iosc的值变化成第3值，由此，能够降低在使电容值C1、C2减小时负性电阻值|nR|急剧增加而使振子3以副振动进行谐振的可能性。
此外，根据第4实施方式的振荡器1，为了在启动模式中使振荡用电路10的负性电阻值|nR|增加，能够兼用通常动作模式中用于使振荡级电流Iosc成为与振子3的谐振频率对应的期望值的可变电流源12以及用于使振荡用电路10的振荡频率成为目标频率的可变电容电路14、15。
5.第5实施方式
下面，关于第5实施方式的振荡器1，对与上述实施方式中的任意一方相同的结构标注相同标号，省略或简化与上述实施方式中的任意一方相同的说明，主要对与上述实施方式中的任意一方均不同的内容进行说明。
第5实施方式的振荡器1的构造与图1～图3相同，因此，省略其图示和说明。
图22是第5实施方式的振荡器1的功能框图。如图22所示，第5实施方式的振荡器1与上述各实施方式同样，包含振荡电路2和振子3。振荡电路2与上述各实施方式同样，包含振荡用电路10、电源电路20、上电复位电路30、控制电路40、基准电压生成电路50、输出电路60和存储电路70，但是，与上述各实施方式不同，还包含振荡检测电路80。另外，振荡电路2也可以构成为省略或变更这些要素的一部分，或者追加其他要素。
振荡检测电路80在启动模式中检测从振子3输出的信号成为规定的振幅以上的情况，输出检测信号DET。
控制电路40的逻辑电路42根据检测信号DET将振荡用电路10的负性电阻值|nR|设定成第1值|nR1|。
图23是示出振荡检测电路80的结构例的图。在图23的例子中，振荡检测电路80包含电流源300、3个电容元件301、314、315、3个可变电阻302、303、304、6个N沟道型MOS晶体管305、306、307、308、309、313、比较器310和2个CMOS反相器311、312。
电流源300的一端被供给电压Vreg，另一端与N沟道型MOS晶体管305的漏极连接。
N沟道型MOS晶体管305的栅极与N沟道型MOS晶体管307的栅极以及N沟道型MOS晶体管309的栅极连接，N沟道型MOS晶体管305、307、309的各源极接地。
N沟道型MOS晶体管307的漏极与N沟道型MOS晶体管306的源极连接，N沟道型MOS晶体管309的漏极与N沟道型MOS晶体管308的源极连接。
可变电阻304的一端被供给电压Vreg，另一端与可变电阻303的一端连接。可变电阻303的另一端与可变电阻302的一端连接，可变电阻302的另一端接地。
电容元件301的一端与XI端子连接，另一端与可变电阻303的另一端、可变电阻302的一端以及N沟道型MOS晶体管306的栅极连接。XI端子被输入从振子3输出的信号。
N沟道型MOS晶体管308的栅极与可变电阻304的另一端以及可变电阻303的一端连接，N沟道型MOS晶体管306、308的各漏极被供给电压Vreg。
比较器310的反相输入端子与N沟道型MOS晶体管308的源极以及电容元件315的一端连接，同相输入端子与N沟道型MOS晶体管306的源极以及电容元件314的一端连接。电容元件314的另一端以及电容元件315的另一端接地。
比较器310的输出端子与CMOS反相器311的输入端子以及N沟道型MOS晶体管313的栅极连接，CMOS反相器311的输出端子与CMOS反相器312的输入端子连接。N沟道型MOS晶体管313的源极以及漏极分别与可变电阻303的一端以及另一端连接。
在这样构成的振荡检测电路80中，N沟道型MOS晶体管306的栅极被输入通过可变电阻302、303、304对电压Vreg进行分压后的电压V2＝Vreg×(R1+R2)/(R1+R2+R3)。R1、R2、R3分别是可变电阻302、303、304的电阻值。此外，N沟道型MOS晶体管306的栅极被输入电压V1，该电压V1是将通过可变电阻302、303、304对电压Vreg进行分压后的电压Vreg×R1/(R1+R2+R3)和通过电容元件301去除从XI端子输入的信号的直流成分后的交流成分进行相加而得到的。因此，比较器310的反相输入端子被输入电压V2-Vgs2，比较器310的同相输入端子被输入电压V1-Vgs1。Vgs1是N沟道型MOS晶体管306的栅极-源极间的电压，Vgs2是N沟道型MOS晶体管308的栅极-源极间的电压。
比较器310在电压V1-Vgs1低于电压V2-Vgs2时输出低电平的信号，在电压V1-Vgs1高于电压V2-Vgs2时输出高电平的信号。比较器310的输出信号通过CMOS反相器311使逻辑电平反转，进而通过CMOS反相器312使逻辑电平反转。然后，CMOS反相器312的输出信号作为检测信号DET输出到逻辑电路42，因此，检测信号DET的逻辑电平与比较器310的输出信号的逻辑电平相同。因此，检测信号DET在电压V1-Vgs1低于电压V2-Vgs2时为低电平，在电压V1-Vgs1高于电压V2-Vgs2时为高电平。在启动模式的开始时刻，从振子3输出并从XI端子输入的信号的振幅为零，因此，电压V1-Vgs1低于电压V2-Vgs2，因此，检测信号DET为低电平。随着从XI端子输入的信号的振幅增加，通过电容元件314、315抑制瞬间的电压变动，并且，电压V1-Vgs1的DC电平上升。然后，在电压V1-Vgs1高于电压V2-Vgs2时，比较器310的输出信号变化成高电平，检测信号DET也变化成高电平。逻辑电路42在检测信号DET从低电平变化成高电平时，将振荡用电路10的负性电阻值|nR|设定成第1值|nR1|。此外，在比较器310的输出信号成为高电平时，N沟道型MOS晶体管313的漏极-源极间导通，电压V1与电压V2之差消失，比较器310的输出信号维持高电平，检测信号DET也维持高电平。
根据该振荡检测电路80，电压V1、V2不是由可变电阻302、303、304的绝对值决定，也不是由电阻值R1、R2、R3的绝对值决定，而是由比决定，因此，由于可变电阻302、303、304的制造误差而引起的电压V1、V2的误差减小，能够高精度地检测从振子3输出的信号的振幅。
第5实施方式的振荡器1的其他结构与上述各实施方式相同，因此，省略其图示和说明。
图24是示出第5实施方式中从振荡电路2接通电源后转移到通常动作模式的顺序的另一例的波形图。在图24的例子中，在振荡器1接通电源时，复位期间T1开始，电源电压Vdd从0V上升到规定的电压值，上电复位信号POR从低电平变化成高电平，逻辑电路42被初始化。然后，上电复位信号POR从高电平变化成低电平，由此，复位期间T1结束，并且，存储器载入期间T2开始。
在存储器载入期间T2中，非易失性存储器71中存储的各种信息传输到寄存器72。在该传输结束后，逻辑电路42使振荡使能信号en_osc从低电平变化成高电平，由此，存储器载入期间T2结束，并且，启动期间T3开始。
在启动期间T3中，逻辑电路42首先将电容调整数据trimC1[4：0]、trimC2[4：0]分别设定成开始值并进行保持，使电流调整数据trimI[4：0]从开始值起以任意值为单位而阶段性地增加到结束值，与此相伴，振荡级电流Iosc的值阶段性地增加。电容调整数据trimC1[4：0]、trimC2[4：0]的开始值、电流调整数据trimI[4：0]的开始值、结束值例如可以通过预先写入非易失性存储器71中而能够设定成任意值。在图24的例子中，逻辑电路42将电容调整数据trimC1[4：0]、trimC2[4：0]分别设定成开始值0并进行保持，使电流调整数据trimI[4：0]从开始值0起以1为单位而阶段性地增加到结束值31。其结果，在电容值C1、C2分别为31C0的状态下，振荡级电流Iosc从第3值Ib起呈阶梯状增加到第4值Ib+31I0，振荡用电路10的负性电阻值|nR|从第2值|nR2|起呈阶梯状增加。
接着，逻辑电路42在将电流调整数据trimI[4：0]变更成开始值0后，使电容调整数据trimC1[4：0]、trimC2[4：0]的值分别增加任意值。在图24的例子中，将电容调整数据trimC1[4：0]、trimC2[4：0]的值分别设定成从0增加1而得到的值1并进行保持，再次使电流调整数据trimI[4：0]从开始值0起以1为单位而阶段性地增加到结束值31。其结果，在电容值C1、C2分别减小到30C0的状态下，振荡级电流Iosc从第3值Ib起呈阶梯状增加到第4值Ib+31I0，振荡用电路10的负性电阻值|nR|呈阶梯状增加。
接着，逻辑电路42在将电流调整数据trimI[4：0]变更成开始值0后，使电容调整数据trimC1[4：0]、trimC2[4：0]的值分别增加任意值。在图24的例子中，将电容调整数据trimC1[4：0]、trimC2[4：0]的值分别设定成从1增加1而得到的值2并进行保持，再次使电流调整数据trimI[4：0]从开始值0起以1为单位而阶段性地增加到结束值31。其结果，在电容值C1、C2分别减小到29C0的状态下，振荡级电流Iosc从第3值Ib起呈阶梯状增加到第4值Ib+31I0，振荡用电路10的负性电阻值|nR|呈阶梯状增加。在负性电阻值|nR|大于RLm且小于RLs时，振子3以主振动开始进行谐振，从振子3输出的电流I_xtal的振幅增加。然后，在电流I_xtal的振幅超过规定的阈值时，在振荡信号CK中产生脉冲。此外，从振子3输出的电流I_xtal的振幅达到规定值，例如，在电流调整数据trimI[4：0]的值为9、且电容调整数据trimC1[4：0]、trimC2[4：0]的值均为2时，检测信号DET从低电平变化成高电平。
接着，逻辑电路42对应于检测信号DET成为高电平的情况，使电流调整数据trimI[4：0]的值以任意值为单位而阶段性地变化到通常动作模式中的设定值。在图24的例子中，检测信号DET成为高电平时的电流调整数据trimI[4：0]的值为9，因此，逻辑电路42使电流调整数据trimI[4：0]的值从9起以1为单位而阶段性地增加。然后，在电流调整数据trimI[4：0]的值达到在存储器载入期间T2中传输到寄存器72的值24时，逻辑电路42使电流调整数据trimI[4：0]的值保持为24，振荡级电流Iosc的值成为Ib+24I0。进而，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]的值分别以任意值为单位而阶段性地变化到通常动作模式中的设定值。在图24的例子中，检测信号DET成为高电平时的电容调整数据trimC1[4：0]、trimC2[4：0]的值分别为2，因此，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]的值分别从2起以1为单位而阶段性地增加。然后，在电容调整数据trimC1[4：0]、trimC2[4：0]的值分别达到在存储器载入期间T2中传输到寄存器72的值26时，逻辑电路42使电容调整数据trimC1[4：0]、trimC2[4：0]的值保持为26，电容值C1、C2分别成为5C0。振荡级电流Iosc的值成为Ib+24I0，并且电容值C1、C2分别成为5C0，由此，负性电阻值|nR|成为第1值|nR1|。负性电阻值|nR|在成为第1值|nR1|之前大于RLs，但是，在该时刻，由于振子3的主振动中的谐振而引起的振荡用电路10的振荡充分地成长，因此，不会产生振子3的副振动中的谐振。然后，逻辑电路42使输出使能信号en_out从低电平变化成高电平，由此，启动期间T3结束，并且，通常动作期间T4开始。
在通常动作期间T4中，输出使能信号en_out为高电平，因此，振荡信号CK被缓冲，在振荡信号CKO中产生脉冲。
另外，在启动期间T3中，使电容调整数据trimC1[4：0]、trimC2[4：0]双方增加，由此，使电容值C1、C2双方减小，但是，也可以固定电容调整数据trimC1[4：0]、trimC2[4：0]中的一方而使另一方增加，由此，固定电容值C1、C2中的一方而使另一方减小。
另外，在图24的例子中，启动期间T3中的动作模式为启动模式，通常动作期间T4中的动作模式为通常动作模式。或者，复位期间T1、存储器载入期间T2和启动期间T3中的动作模式为启动模式。
示出第5实施方式中的振荡电路2的控制方法的步骤的流程图与图12相同，因此，省略其图示和说明。但是，在第5实施方式中，图12的启动步骤S3的步骤与上述各实施方式不同。
图25是示出第5实施方式中的图12的启动步骤S3的步骤的一例的流程图。图25所示的步骤对应于图24的启动期间T3的动作。如图25所示，首先，在步骤S501中，逻辑电路42将电流调整数据trimI[4：0]和电容调整数据trimC1[4：0]、trimC2[4：0]设定成开始值。在图24的例子中，电流调整数据trimI[4：0]的开始值为0，电容调整数据trimC1[4：0]、trimC2[4：0]的开始值为0。通过将电流调整数据trimI[4：0]和电容调整数据trimC1[4：0]、trimC2[4：0]设定成开始值，振荡用电路10的负性电阻值|nR|成为第2值|nR2|。
接着，在步骤S502中经过规定时间时，在步骤S503中如果检测信号DET为低电平，则在步骤S504中，逻辑电路42判定电流调整数据trimI[4：0]的值是否与结束值一致。在图24的例子中，电流调整数据trimI[4：0]的结束值为31。
在步骤S504中电流调整数据trimI[4：0]的值与结束值不一致的情况下，在步骤S505中，逻辑电路42对电流调整数据trimI[4：0]的值进行变更，使振荡级电流Iosc增加。
只要在步骤S503中检测信号DET为低电平，则反复进行步骤步骤S502、S504、S505，直到电流调整数据trimI[4：0]的值与结束值一致为止，在电流调整数据trimI[4：0]的值与结束值一致时，在步骤S506中，逻辑电路42判定电容调整数据trimC1[4：0]、trimC2[4：0]的值是否分别与结束值一致。在图24的例子中，电容调整数据trimC1[4：0]、trimC2[4：0]的结束值均为31。
在步骤S506中电容调整数据trimC1[4：0]、trimC2[4：0]的值与结束值不一致的情况下，在步骤S507中，逻辑电路42将电流调整数据trimI[4：0]设定成开始值。进而，在步骤S508中，逻辑电路42对电容调整数据trimC1[4：0]、trimC2[4：0]的值进行变更而使电容值C1、C2分别减小。
只要在步骤S503中检测信号DET为低电平，则反复进行步骤S502、S504、S505、S506、S507、S508，直到电容调整数据trimC1[4：0]、trimC2[4：0]的值与结束值一致为止。
在步骤S503中检测信号DET为高电平的情况下、或在步骤S506中电容调整数据trimC1[4：0]、trimC2[4：0]的值与结束值一致的情况下，在步骤S509中，逻辑电路42将电流调整数据trimI[4：0]变更到通常动作模式中的设定值。进而，在步骤S510中，逻辑电路42将电容调整数据trimC1[4：0]、trimC2[4：0]变更到通常动作模式中的设定值。
然后，在步骤S511中，逻辑电路42将输出使能信号en_out设定成高电平，启动步骤S3结束。
另外，逻辑电路42也可以固定电容调整数据trimC1[4：0]、trimC2[4：0]中的一方的值而使另一方的值变更，由此，固定电容值C1、C2中的一方而使另一方减小。
另外，图24和图25对应于对第4实施方式的振荡器1追加了振荡检测电路80的情况下的顺序和流程图。虽然省略顺序和流程图的图示，但是，也可以对第1实施方式～第3实施方式的振荡器1追加振荡检测电路80。
在以上说明的第5实施方式的振荡器1中，在启动模式中，在振荡检测电路80检测到从振子3输出的信号成为规定的振幅以上的情况时，将负性电阻值|nR|设定成第1值|nR1|并转移到通常动作模式，因此，能够缩短启动时间。
6.第6实施方式
下面，关于第6实施方式的振荡器1，对与上述实施方式中的任意一方相同的结构标注相同标号，省略或简化与上述实施方式中的任意一方相同的说明，主要对与上述实施方式中的任意一方均不同的内容进行说明。
第6实施方式的振荡器1的结构与图1～图4相同，因此，省略其图示和说明。此外，第4实施方式中的振荡用电路10的结构与图5相同，因此，省略其图示和说明。
在上述各实施方式中，在启动模式中，振荡用电路10的负性电阻值|nR|根据从控制电路40输出的被加权的多个位的控制数据来控制。
例如，在第1实施方式或第4实施方式中，在启动模式中，负性电阻值|nR|由位越大则权重越大的控制数据即电流调整数据trimI[4：0]来控制。例如，在trimI[0]的逻辑电平反转时，振荡级电流Iosc增减I0，与此相对，在trimI[4]的逻辑电平反转时，振荡级电流Iosc增减16×I0。因此，例如，在电流调整数据trimI[4：0]从15变化成16时，假设在trimI[0]、trimI[1]、trimI[2]、trimI[3]分别从高电平变化成低电平之前、trimI[4]从高电平变化成低电平时，振荡级电流Iosc也瞬时地增加16×I0。由此，在负性电阻值|nR|大于振子3以副振动进行谐振时的负载时串联电阻的值RLs时，振子3以副振动进行谐振而产生异常振荡的风险上升。
此外，例如，在第2实施方式或第4实施方式中，负性电阻值|nR|由位越大则权重越大的控制数据即电容调整数据trimC1[4：0]、trimC2[4：0]来控制。例如，在trimC1[0]、trimC2[0]的逻辑电平反转时，电容值C1、C2分别增减C0，与此相对，在trimC1[4]、trimC2[4]的逻辑电平反转时，电容值C1、C2分别增减16×C0。因此，例如，在电容调整数据trimC1[4：0]、trimC2[4：0]从15变化成16时，假设在trimC1[0]、trimC1[1]、trimC1[2]、trimC1[3]分别从高电平变化成低电平之前、trimC1[4]从高电平变化成低电平时，电容值C1也瞬时地增加16×C0。由此，在负性电阻值|nR|大于振子3以副振动进行谐振时的负载时串联电阻的值RLs时，振子3以副振动进行谐振而产生异常振荡的风险上升。电容调整数据trimC2[4：0]也可以说是同样的。
因此，在第6实施方式中，为了降低产生异常振荡的风险，控制电路40构成为，在启动模式中用于对振荡用电路10的负性电阻值|nR|进行控制的控制数据的权重越小的位，逻辑电平越早发生变化。
图26是示出第6实施方式中的控制电路40的结构例的图。图26示出在启动模式中用于对振荡用电路10的负性电阻值|nR|进行控制的控制数据是电流调整数据trimI[4：0]的情况下的控制电路40的结构例。在图26的例子中，控制电路40包含逻辑电路42和10个延迟电路411、421、422、431、432、433、441、442、443、444。另外，与上述各实施方式同样，控制电路40还包含电压控制电路41，但是，在图26中省略图示。
逻辑电路42输出电流调整数据trimIX[4：0]。trimIX[0]作为trimI[0]进行输出。trimIX[1]在延迟电路411中传播后，作为trimI[1]进行输出。trimIX[2]在延迟电路421、422中传播后，作为trimI[2]进行输出。trimIX[3]在延迟电路431、432、433中传播后，作为trimI[3]进行输出。trimIX[4]在延迟电路441、442、443、444中传播后，作为trimI[4]进行输出。
例如，如图27所示，延迟电路411、421、422、431、432、433、441、442、443、444是串联连接4个CMOS反相器401、402、403、404而成的电路。另外，CMOS反相器的数量不限于4个，只要是偶数即可。
图28是示出电流调整数据trimIX[4：0]、trimI[4：0]的各位的波形的一例的图。在图28的例子中，示出电流调整数据trimIX[4：0]从15变化成16时的各位的波形。
在图28的例子中，电流调整数据trimIX[4：0]的各位的逻辑电平在时刻t1同时变化。具体而言，trimIX[0]、trimIX[1]、trimIX[2]、trimIX[3]分别从高电平变化成低电平，trimIX[4]从低电平变化成高电平。
trimIX[0]不在延迟电路中传播而作为trimI[0]进行输出，因此，在时刻t1，trimI[0]从高电平变化成低电平。此外，在时刻t1以后，trimIX[1]的低电平在延迟电路411中传播，在时刻t2，trimI[1]从高电平变化成低电平。此外，在时刻t1以后，trimIX[2]的低电平在延迟电路421、422中传播，在时刻t3，trimI[2]从高电平变化成低电平。此外，在时刻t1以后，trimIX[3]的低电平在延迟电路431、432、433中传播，在时刻t4，trimI[3]从高电平变化成低电平。此外，在时刻t1以后，trimIX[4]的高电平在延迟电路441、442、443、444中传播，在时刻t5，接着，trimI[4]从低电平变化成高电平。
这样，输出到振荡用电路10的电流调整数据trimI[4：0]按照trimI[0]、trimI[1]、trimI[2]、trimI[3]、trimI[4]的顺序，权重越小的位，逻辑电平越早发生变化。
另外，虽然省略图示，但是，在启动模式中用于对振荡用电路10的负性电阻值|nR|进行控制的控制数据是电容调整数据trimC1[4：0]、trimC2[4：0]的情况下的控制电路40也与图26同样地构成。
第6实施方式的振荡器1的其他结构与上述各实施方式相同，因此，省略其图示和说明。
在以上说明的第6实施方式的振荡器1中，在启动模式中，在使振荡用电路10的负性电阻值|nR|增加时，电流调整数据trimI[4：0]或电容调整数据trimC1[4：0]、trimC2[4：0]的权重越小的位，逻辑电平越早发生变化。因此，根据第6实施方式的振荡器1，在使振荡用电路10的负性电阻值|nR|增加时，负性电阻值|nR|不会过渡地急剧地增加，因此，基于振子3的副振动中的谐振的振荡成长而进行异常振荡的可能性降低。
7.第7实施方式
下面，关于第7实施方式的振荡器1，对与上述实施方式中的任意一方相同的结构标注相同标号，省略或简化与上述实施方式中的任意一方相同的说明，主要对与上述实施方式中的任意一方均不同的内容进行说明。
第7实施方式的振荡器1的结构与图1～图4相同，因此，省略其图示和说明。
在上述各实施方式中，在启动模式中，振荡用电路10的负性电阻值|nR|根据从控制电路40输出的被加权的多个位的控制数据来控制。因此，如上所述，除了第6实施方式以外，振子3以副振动进行谐振而产生异常振荡的风险上升。
因此，在第7实施方式中，为了降低产生异常振荡的风险，在启动模式中，振荡用电路10的负性电阻值|nR|根据从控制电路40输出的未被加权的多个位的控制数据来控制。未被加权的多个位的控制数据可以是由温度计代码表示的数据。
例如，在启动模式中，从振荡用电路10的可变电流源12输出的振荡级电流Iosc根据未被加权的32位的电流调整数据trimI[31：0]来控制，由此，也可以控制负性电阻值|nR|。此外，例如，在启动模式中，振荡用电路10的可变电容电路14、15的电容值C1、C2根据未被加权的32位的电容调整数据trimC1[31：0]、trimC2[31：0]来控制，由此，也可以控制负性电阻值|nR|。
图29是示出由未被加权的32位的电流调整数据trimI[31：0]控制的可变电流源12的结构例的图。在图29的例子中，可变电流源12包含电流源135、32个电流源136-0～136-31、32个开关元件137-0～137-31和2个P沟道型MOS晶体管133、134。
P沟道型MOS晶体管133的栅极和漏极连接，源极被供给电压Vreg。P沟道型MOS晶体管134的栅极与P沟道型MOS晶体管133的栅极连接，源极被供给电压Vreg，漏极与图5的放大元件11的集电极连接。
电流源135的一端与P沟道型MOS晶体管133的漏极连接，另一端接地，流过固定的偏置电流Ib。针对0以上且31以下的各整数i，电流源136-i的一端经由开关元件137-i与P沟道型MOS晶体管133的漏极连接，另一端接地，在开关元件137-i为导通状态时，流过固定的电流I0。例如，电流源135、136-0～136-31可以构成为使用耗尽型的N沟道型MOS晶体管，也可以构成为使用电流镜电路。
针对0以上且31以下的各整数i，开关元件137-i的控制端子被输入电流调整数据trimI[31：0]的位i的数据trimI[i]，在数据trimI[i]为高电平时导通，在数据trimI[i]为低电平时成为非导通。例如，开关元件137-0～137-31可以是N沟道型MOS晶体管，也可以是传输门。
图30是示出电流调整数据trimI[31：0]的各位的值与从图29所示的可变电流源12输出的振荡级电流Iosc的值的关系的图。各位的0对应于低电平，各位的1对应于高电平。例如，在电流调整数据trimI[31：0]的位0为1、位1～31为0的情况下，仅开关元件137-0导通，成为振荡级电流Iosc＝Ib+I0。此外，例如，在电流调整数据trimI[31：0]的位0、1为1、位2～31为0的情况下，仅2个开关元件137-0、137-1导通，成为振荡级电流Iosc＝Ib+2I0。一般而言，在将电流调整数据trimI[31：0]的32位中的值为1的位的数量设为N、将值为0的位的数量设为32-N时，成为振荡级电流Iosc＝Ib+N×I0。图30所示的代码是位0～31的值全部为0、或位0～31的值全部为1、或者针对0以上且30以下的任意的整数j而言位0～j的值全部为1且位j+1～31全部为0中的任意一方。这种代码被称为温度计代码。
另外，虽然省略图示，但是，在启动模式中，振荡用电路10的可变电容电路14、15的电容值C1、C2根据未被加权的32位的电容调整数据trimC1[31：0]、trimC2[31：0]来控制的情况下的可变电容电路14、15和电容调整数据trimC1[31：0]、trimC2[31：0]的代码也与图29、图30同样地构成。
第7实施方式的振荡器1的其他结构与上述各实施方式相同，因此，省略其图示和说明。
在以上说明的第7实施方式的振荡器1中，在启动模式中，在使振荡用电路10的负性电阻值|nR|增加时，电流调整数据trimI[31：0]和电容调整数据trimC1[31：0]、trimC2[31：0]是未被加权的数据、例如是由温度计代码表示的数据。因此，根据第7实施方式的振荡器1，在使振荡用电路10的负性电阻值|nR|增加时，负性电阻值|nR|不会过渡地急剧地增加，因此，基于振子3的副振动中的谐振的振荡成长而进行异常振荡的可能性降低。
8.变形例
在上述第1实施方式或第4实施方式的振荡器1中，逻辑电路42在启动模式中进行控制，以使振荡级电流Iosc的值呈阶梯状增加，由此，负性电阻值|nR|呈阶梯状增加，但是，也可以进行控制，以使振荡级电流Iosc的值连续地增加，由此，负性电阻值|nR|连续地增加。
此外，在上述第2实施方式或第4实施方式的振荡器1中，逻辑电路42在启动模式中进行控制，以使可变电容电路14、15的电容值C1、C2中的至少一方呈阶梯状增加，由此，负性电阻值|nR|呈阶梯状增加，但是，也可以进行控制，以使可变电容电路14、15的电容值C1、C2中的至少一方连续地增加，由此，负性电阻值|nR|连续地增加。
此外，上述各实施方式的振荡器1是VCXO(Voltage Controlled CrystalOscillator)等具有频率控制功能的振荡器，但是，也可以是TCXO(TemperatureCompensated Crystal Oscillator)等具有温度补偿功能的振荡器、VC-TCXO(VoltageControlled Temperature Compensated Crystal Oscillator)等具有温度补偿功能和频率控制功能的振荡器、SPXO(Simple Packaged Crystal Oscillator)等不具有温度补偿功能和频率控制功能的简单的振荡器、OCXO(Oven Controlled Crystal Oscillator)等具有温度控制功能的振荡器等。VCXO是Voltage Controlled Crystal Oscillator的简称。TCXO是Temperature Compensated Crystal Oscillator的简称。VC-TCXO是VoltageControlled Temperature Compensated Crystal Oscillator的简称。SPXO是SimplePackaged Crystal Oscillator的简称。OCXO是Oven Controlled Crystal Oscillator的简称。在振荡器1是具有温度补偿功能的振荡器或具有温度补偿功能和频率控制功能的振荡器的情况下，在启动模式中，温度补偿电路也可以使可变电容电路的电容值减小，由此，使负性电阻值增加。
本发明不限于本实施方式，能够在本发明的主旨的范围内进行各种变形实施。
上述实施方式和变形例是一例，不限定于此。例如，还能够适当组合各实施方式和各变形例。
本发明包含与实施方式中说明的结构实质上相同的结构、例如功能、方法和结果相同的结构、或目的以及效果相同的结构。此外，本发明包含对实施方式中说明的结构的非本质部分进行置换而得到的结构。此外，本发明包含发挥与实施方式中说明的结构相同的作用效果的结构或能够实现相同目的的结构。此外，本发明包含对实施方式中说明的结构附加公知技术而得到的结构。
根据上述实施方式和变形例，导出以下的内容。
振荡电路的一个方式具有：振荡用电路，其与振子连接；以及控制电路，其对所述振荡用电路进行控制，所述振荡电路具有所述振荡用电路在负性电阻值成为第1值的状态下进行振荡的通常动作模式、以及从所述振荡用电路停止振荡的状态转移到所述通常动作模式为止的启动模式，所述控制电路在所述启动模式中，以使所述负性电阻值从比所述第1值小的第2值起增加的方式进行控制。
在该振荡电路中，在从振荡用电路停止振荡的状态转移到在振荡用电路的负性电阻值成为第1值的状态下进行振荡的通常动作模式为止的启动模式中，振荡用电路的负性电阻值从比第1值小的第2值增加。振子以主振动进行谐振时的负载时串联电阻的值RLm小于振子3以副振动进行谐振时的负载时串联电阻的值RLs，因此，振荡用电路的负性电阻值从第2值增加，成为大于RLm且小于RLs的值。因此，在启动模式中，与基于振子的副振动中的谐振的振荡相比，基于振子的主振动中的谐振的振荡先成长。因此，根据该振荡电路，即使被连接的振子的特性存在偏差，也能够降低异常振荡的可能性。
在所述振荡电路的一个方式中，也可以是，所述控制电路在所述启动模式中，以使所述负性电阻值呈阶梯状增加的方式进行控制。
在该振荡电路中，在启动模式中，振荡用电路的负性电阻值从第2值起呈阶梯状增加，因此，成为大于RLm且小于RLs的值的时间更长。因此，与基于振子的副振动中的谐振的振荡相比，基于振子的主振动中的谐振的振荡先成长。因此，根据该振荡电路，即使被连接的振子的特性存在偏差，也能够降低异常振荡的可能性。
在所述振荡电路的一个方式中，也可以是，所述控制电路在所述启动模式中，以使所述负性电阻值连续地增加的方式进行控制。
在该振荡电路中，在启动模式中，振荡用电路的负性电阻值从第2值起连续地增加，因此，成为大于RLm且小于RLs的值的时间更长。因此，与基于振子的副振动中的谐振的振荡相比，基于振子的主振动中的谐振的振荡先成长。因此，根据该振荡电路，即使被连接的振子的特性存在偏差，也能够降低异常振荡的可能性。
在所述振荡电路的一个方式中，也可以是，所述第1值为所述启动模式中的所述负性电阻值的最大值以上。
根据该振荡电路，在启动模式中，振荡用电路的负性电阻值不大于第1值，因此，振荡用电路的负性电阻值成为比振子以副振动进行谐振时的负载时串联电阻的值RLs大的值的时间较短，更不容易发生振子的副振动中的谐振。
在所述振荡电路的一个方式中，也可以是，所述振荡用电路包含放大元件和向所述放大元件供给电流的可变电流源，所述控制电路在所述启动模式中使所述电流的值增加，由此使所述负性电阻值增加。
根据该振荡电路，例如，为了在启动模式中使振荡用电路的负性电阻值增加，能够兼用通常动作模式中用于使向放大元件供给的电流成为与振子的谐振频率对应的期望值的可变电流源。
在所述振荡电路的一个方式中，也可以是，所述振荡用电路包含可变电容电路，该可变电容电路连接于与所述振子连接的节点，所述控制电路在所述启动模式中使所述可变电容电路的电容值减小，由此使所述负性电阻值增加。
根据该振荡电路，例如，为了在启动模式中使振荡用电路的负性电阻值增加，能够兼用通常动作模式中用于使振荡用电路的振荡频率成为目标频率的可变电容电路。
在所述振荡电路的一个方式中，也可以是，所述振荡用电路包含放大元件、向所述放大元件供给电流的可变电流源、以及可变电容电路，该可变电容电路连接于与所述振子连接的节点，所述控制电路在所述启动模式中使所述电流的值增加，并且使所述可变电容电路的电容值减小，由此使所述负性电阻值增加。
根据该振荡电路，例如，为了在启动模式中使振荡用电路的负性电阻值增加，能够兼用通常动作模式中用于使向放大元件供给的电流成为与振子的谐振频率对应的期望值的可变电流源、以及用于使振荡用电路的振荡频率成为目标频率的可变电容电路。此外，根据该振荡电路，在启动模式中，使向放大元件供给的电流的值增加，并且使可变电容电路的电容值减小，因此，能够降低可变电容电路的电容值过大、或向放大元件供给的电流的值过小而使振荡用电路不进行振荡的可能性。
在所述振荡电路的一个方式中，也可以是，所述控制电路在所述启动模式中反复进行如下控制：不改变所述电容值而使所述电流的值从第3值增加到比所述第3值大的第4值后，使所述电容值减小，并且使所述电流的值变化成所述第3值。
根据该振荡电路，在启动模式中，反复进行如下控制：一边改变可变电容电路的电容值，一边使向放大元件供给的电流的值从第3值增加到上限值，因此，能够降低可变电容电路的电容值过大、或向放大元件供给的电流的值过小而使振荡用电路不进行振荡的可能性。进而，在该振荡电路中，控制电路在使向放大元件供给的电流的值从第3值增加到第4值后，在使可变电容电路的电容值减小之前，使向放大元件供给的电流的值变更成第3值，由此，能够降低在使可变电容电路的电容值减小时负性电阻值急剧增加而使振子以副振动进行谐振的可能性。
所述振荡电路的一个方式也可以具有具有振荡检测电路，该振荡检测电路在所述启动模式中检测从所述振子输出的信号成为规定的振幅以上的情况而输出检测信号，所述控制电路根据所述检测信号将所述负性电阻值设定成所述第1值。
根据该振荡电路，在启动模式中振荡用电路进行振荡时，将负性电阻值设定成第1值并转移到通常动作模式，因此，能够缩短启动时间。
在所述振荡电路的一个方式中，也可以是，根据被加权的多个位的控制数据来控制所述负性电阻值，所述控制数据的权重越小的位，逻辑电平越早发生变化。
根据该振荡电路，在使振荡用电路的负性电阻值增加时，负性电阻值不会过渡地急剧地增加，因此，基于振子的副振动中的谐振的振荡成长而进行异常振荡的可能性降低。
在所述振荡电路的一个方式中，也可以是，根据未被加权的多个位的控制数据来控制所述负性电阻值。
根据该振荡电路，在使振荡用电路的负性电阻值增加时，负性电阻值不会过渡地急剧地增加，因此，基于振子的副振动中的谐振的振荡成长而进行异常振荡的可能性降低。
在所述振荡电路的一个方式中，也可以是，所述控制数据是由温度计代码表示的数据。
振荡器的一个方式具有所述振荡电路的一个方式以及所述振子。
在该振荡器中，在振荡电路中，在从振荡用电路停止振荡的状态转移到在振荡用电路的负性电阻值成为第1值的状态下进行振荡的通常动作模式为止的启动模式中，振荡用电路的负性电阻值从比第1值小的第2值增加。振子以主振动进行谐振时的负载时串联电阻的值RLm小于振子3以副振动进行谐振时的负载时串联电阻的值RLs，因此，振荡用电路的负性电阻值从第2值增加，成为大于RLm且小于RLs的值。因此，在启动模式中，与基于振子的副振动中的谐振的振荡相比，基于振子的主振动中的谐振的振荡先成长。因此，根据该振荡器，即使振子的特性存在偏差，也能够降低异常振荡的可能性。
在振荡电路的控制方法的一个方式中，所述振荡电路具有与振子连接的振荡用电路，所述振荡电路具有所述振荡用电路在负性电阻值为第1值的状态下进行振荡的通常动作模式、以及从所述振荡用电路停止振荡的状态转移到所述通常动作模式为止的启动模式，其中，在所述启动模式中，以使所述负性电阻值从比所述第1值小的第2值起增加的方式进行控制。
在该振荡电路的控制方法中，在从振荡用电路停止振荡的状态转移到在振荡用电路的负性电阻值成为第1值的状态下进行振荡的通常动作模式为止的启动模式中，振荡用电路的负性电阻值从比第1值小的第2值增加。振子以主振动进行谐振时的负载时串联电阻的值RLm小于振子3以副振动进行谐振时的负载时串联电阻的值RLs，因此，振荡用电路的负性电阻值从第2值增加，成为大于RLm且小于RLs的值。因此，在启动模式中，与基于振子的副振动中的谐振的振荡相比，基于振子的主振动中的谐振的振荡先成长。因此，根据该振荡电路的控制方法，即使被连接的振子的特性存在偏差，也能够降低异常振荡的可能性。

Claims (14)

1.一种振荡电路，其具有：
振荡用电路，其与振子连接；以及
控制电路，其对所述振荡用电路进行控制，
所述振荡电路具有所述振荡用电路在负性电阻值成为第1值的状态下进行振荡的通常动作模式、以及从所述振荡用电路停止振荡的状态转移到所述通常动作模式为止的启动模式，
所述控制电路在所述启动模式中，以使所述负性电阻值从比所述第1值小的第2值起增加的方式进行控制。
2.根据权利要求1所述的振荡电路，其中，
所述控制电路在所述启动模式中，以使所述负性电阻值呈阶梯状增加的方式进行控制。
3.根据权利要求1所述的振荡电路，其中，
所述控制电路在所述启动模式中，以使所述负性电阻值连续地增加的方式进行控制。
4.根据权利要求1～3中的任意一项所述的振荡电路，其中，
所述第1值为所述启动模式中的所述负性电阻值的最大值以上。
5.根据权利要求1～3中的任意一项所述的振荡电路，其中，
所述振荡用电路包含放大元件和向所述放大元件供给电流的可变电流源，
所述控制电路在所述启动模式中使所述电流的值增加，由此使所述负性电阻值增加。
6.根据权利要求1～3中的任意一项所述的振荡电路，其中，
所述振荡用电路包含可变电容电路，该可变电容电路连接于与所述振子连接的节点，
所述控制电路在所述启动模式中使所述可变电容电路的电容值减小，由此使所述负性电阻值增加。
7.根据权利要求1～3中的任意一项所述的振荡电路，其中，
所述振荡用电路包含放大元件、向所述放大元件供给电流的可变电流源、以及可变电容电路，该可变电容电路连接于与所述振子连接的节点，
所述控制电路在所述启动模式中使所述电流的值增加，并且使所述可变电容电路的电容值减小，由此使所述负性电阻值增加。
8.根据权利要求7所述的振荡电路，其中，
所述控制电路在所述启动模式中反复进行如下控制：不改变所述电容值而使所述电流的值从第3值增加到比所述第3值大的第4值后，使所述电容值减小，并且使所述电流的值变化成所述第3值。
9.根据权利要求1～3中的任意一项所述的振荡电路，其中，
所述振荡电路具有振荡检测电路，该振荡检测电路在所述启动模式中检测从所述振子输出的信号成为规定的振幅以上的情况而输出检测信号，
所述控制电路根据所述检测信号将所述负性电阻值设定成所述第1值。
10.根据权利要求1～3中的任意一项所述的振荡电路，其中，
根据被加权的多个位的控制数据来控制所述负性电阻值，
所述控制数据的权重越小的位，逻辑电平越早发生变化。
11.根据权利要求1～3中的任意一项所述的振荡电路，其中，
根据未被加权的多个位的控制数据来控制所述负性电阻值。
12.根据权利要求11所述的振荡电路，其中，
所述控制数据是由温度计代码表示的数据。
13.一种振荡器，其具有：
权利要求1～12中的任意一项所述的振荡电路；以及
所述振子。
14.一种振荡电路的控制方法，所述振荡电路具有与振子连接的振荡用电路，所述振荡电路具有所述振荡用电路在负性电阻值为第1值的状态下进行振荡的通常动作模式、以及从所述振荡用电路停止振荡的状态转移到所述通常动作模式为止的启动模式，其中，
在所述启动模式中，以使所述负性电阻值从比所述第1值小的第2值起增加的方式进行控制。
CN202111261563.2A 2020-10-29 2021-10-28 振荡电路、振荡器和振荡电路的控制方法 Pending CN114430251A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-181710 2020-10-29
JP2020181710A JP2022072340A (ja) 2020-10-29 2020-10-29 発振回路、発振器及び発振回路の制御方法

Publications (1)

Publication Number Publication Date
CN114430251A true CN114430251A (zh) 2022-05-03

Family

ID=81310779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111261563.2A Pending CN114430251A (zh) 2020-10-29 2021-10-28 振荡电路、振荡器和振荡电路的控制方法

Country Status (3)

Country Link
US (1) US11496093B2 (zh)
JP (1) JP2022072340A (zh)
CN (1) CN114430251A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109511A (ja) 1985-11-07 1987-05-20 松下冷機株式会社 シヨ−ケ−スの商品載置棚支持装置
US10367462B2 (en) * 2017-06-30 2019-07-30 Silicon Laboratories Inc. Crystal amplifier with additional high gain amplifier core to optimize startup operation

Also Published As

Publication number Publication date
US20220140785A1 (en) 2022-05-05
US11496093B2 (en) 2022-11-08
JP2022072340A (ja) 2022-05-17

Similar Documents

Publication Publication Date Title
KR20080019156A (ko) 링 발진기 및 이를 구비한 반도체집적회로 그리고 전자기기
CN105897165B (zh) 振荡电路、振荡器、电子设备以及移动体
US11791770B2 (en) Circuit device and oscillator
US11728771B2 (en) Circuit apparatus and oscillator
CN114430251A (zh) 振荡电路、振荡器和振荡电路的控制方法
US11990869B2 (en) Circuit device and oscillator
Sundaresan et al. A two-chip, 4-MHz, microelectromechanical reference oscillator
WO2021205695A1 (ja) 可変容量素子及びそれを備えた発振器
JP2023073611A (ja) 回路装置及び発振器
US11689159B2 (en) Circuit device and oscillator
JP2013017074A (ja) 温度補償発振器および電子機器
JP2005217773A (ja) 電圧制御型圧電発振器
US11664765B2 (en) Circuit device and oscillator
US11836001B2 (en) Circuit device and real-time clock device
JP7459704B2 (ja) 回路装置及びリアルタイムクロック装置
CN113179086B (zh) 振荡电路、振荡器和振荡电路的动作模式切换方法
JP7234656B2 (ja) 発振回路、発振器、電子機器及び移動体
US20220209716A1 (en) Circuit Device And Oscillator
CN111490734B (zh) 振荡器、电子设备以及移动体
JP2023096334A (ja) 回路装置、発振器及び製造方法
JP6540942B2 (ja) 発振回路、発振器、電子機器及び移動体
JP2003258553A (ja) 発振回路
JP2024014277A (ja) 回路装置及び振動デバイス
JP2009124215A (ja) 電圧制御型発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination