KR20080019156A - 링 발진기 및 이를 구비한 반도체집적회로 그리고 전자기기 - Google Patents
링 발진기 및 이를 구비한 반도체집적회로 그리고 전자기기 Download PDFInfo
- Publication number
- KR20080019156A KR20080019156A KR1020070074406A KR20070074406A KR20080019156A KR 20080019156 A KR20080019156 A KR 20080019156A KR 1020070074406 A KR1020070074406 A KR 1020070074406A KR 20070074406 A KR20070074406 A KR 20070074406A KR 20080019156 A KR20080019156 A KR 20080019156A
- Authority
- KR
- South Korea
- Prior art keywords
- transistors
- circuit
- ring oscillator
- counter
- resistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000010355 oscillation Effects 0.000 claims description 71
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000009966 trimming Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00195—Layout of the delay element using FET's
- H03K2005/00208—Layout of the delay element using FET's using differential stages
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
본 발명은, 비교적 간단한 구성으로 충분한 발진주파수 정밀도가 얻어져, 발진주파수의 떨림이 보정 가능한 링 발진기를 실현하는 것이다.
차동증폭회로(10A)는, 제 1 및 제 2 트랜지스터(111, 112)로 구성되는 차동트랜지스터 쌍(11)과, 한끝이 제 1 및 제 2 트랜지스터(111, 112)의 접속점에 접속되며, 다른 끝이 제 1 전압노드에 접속된 제 1 저항(12)과, 제 1 및 제 2 트랜지스터(111, 112) 각각과 제 2 전압노드 사이에 배치된 제 2 및 제 3 저항(13, 14)과, 제 2 및 제 3 저항(13, 14) 각각에 접속되어, 주어진 제어신호에 따라 부하특성이 변화하는 제 1 및 제 2 수동회로(13', 14')를 구비한다. 링 발진기는, 이 차동증폭회로(10A)를 복수 개 루프형으로 접속시켜 구성된다.
링 발진기, 발진기주파수 정밀도, 차동증폭회로, 가변저항회로, 가변용량회로, 전류전압 변환회로, 전압전류 변환회로
Description
도 1은, 제 1 실시예에 관한 링 발진기의 구성도.
도 2는, 도 1에 나타낸 차동증폭회로에서의 지연시간을 설명하기 위한 도.
도 3은, 가변저항회로로 구성된 수동회로 구성도.
도 4는, 가변용량회로로 구성된 수동회로 구성도.
도 5는, 제 2 실시예에 관한 링 발진기의 구성도.
도 6은, 제 3 실시예에 관한 링 발진기의 구성도.
도 7은, 제 4 실시예에 관한 링 발진기의 구성도.
도 8은, 제 5 실시예에 관한 링 발진기의 구성도.
도 9는, 전류전압 변환회로의 구성도.
도 10은, 제 6 실시예에 관한 링 발진기의 구성도.
도 11은, 제 7 실시예에 관한 링 발진기의 구성도.
도 12는, 제 8 실시예에 관한 전자기기의 구성도.
도 13은, 계수값 수속의 양상을 나타낸 그래프.
도 14는, 링 발진기의 트리밍제어 및 통상동작제어의 흐름도.
도 15는, 제 9 실시예에 관한 전자기기 구성도.
도 16은, 본 발명에 관한 전자기기의 각종 실장형태를 나타낸 도.
[도면의 주요 부분에 대한 부호의 설명]
10A∼10F : 차동증폭회로 11 : 차동트랜지스터 쌍
111 : PMOS트랜지스터(제 1 트랜지스터)
112 : PMOS트랜지스터(제 2 트랜지스터)
12 : 저항(제 1 저항) 12' : 가변저항회로
13 : 저항(제 2 저항, 제 1 저항) 13' : 수동회로(제 1 수동회로)
14 : 저항(제 3 저항, 제 2 저항) 14' : 수동회로(제 2 수동회로)
15 : NMOS트랜지스터(제 3 트랜지스터)
16 : NMOS트랜지스터(제 4 트랜지스터)
17, 22 : 저항 17' : 수동회로
18 : 전압전류 변환회로 20 : 전류전압 변환회로
21 : PMOS트랜지스터(트랜지스터) 100 : 발진부
101 : 증폭기(제 1 증폭기) 102 : 직류차단회로
103 : 증폭기(제 2 증폭기) 200 : 링 발진기
201 : 위상비교기 202 : 계수기
203 : 제어신호생성부 204 : CPU(제어부)
205 : PLC(제어부) 300A∼300C : 반도체집적회로
301 : 메모리 302 : RF회로
310 : 인터페이스(제 1 인터페이스)
320 : 인터페이스(제 2 인터페이스)
본 발명은, 링 발진기에 관하며, 특히 마이크로컴퓨터 등에 이용되는 동작클록신호를 생성하는 발진기 및 이를 구비한 반도체집적회로와 전자기기에 관한 것이다.
마이크로컴퓨터 등에서는, 외부 수정발진기에서 입력된 원(原)클록신호의 주파수를 내부 분주기로 내려 원하는 동작주파수를 얻는 것이 일반적이다. 그러나, 마이크로컴퓨터가 저가가 된 현황을 감안할 때, 외부 수정발진기를 설치하여 마이크로컴퓨터의 동작클록신호를 얻는 식의 상기 수법은 원가가치가 떨어진다. 또 외부 수정발진기로부터의 원클록신호를 받는 입력버퍼부는 여전히 고속동작을 할 필요가 있으며, 이는 마이크로컴퓨터의 저소비전력화를 저지하는 요인이 되었다. 따라서 마이크로컴퓨터 등에서는, 저원가화 및 저소비전력화의 관점에서, 비교적 저속의 동작클록신호를 생성하는 자립형 발진기를 내장하는 것이 바람직하다. 이와 같은 자립형 발진기로서, 복수 개의 반전지연회로를 루프형태로 접속시켜 구성되는 차동형 링 발진기(예를 들어 특허문헌1; 일특개평 11-112298호 공보)를 이용할 수 있다.
차동형 링 발진기는, 전원전압이나 주변온도의 변동 등에 쉬이 영향을 받지 않아, 충분히 높은 발진주파수 정밀도를 달성하기는 하나, 각 반전지연회로의 바이어스를 조정하기 위한 바이어스회로가 필요하다. 원가면을 고려하면, 마이크로컴퓨터 등에 탑재하는 발진기로는 구성이 보다 간단한 것이 바람직하다. 또 수율을 향상시키기 위해서도 링 발진기에 제조편차를 보상하기 위한 기구가 구비되는 것이 바람직하다.
상기 문제에 감안하여 본 발명은, 비교적 간단한 구성으로 충분한 발진주파수 정밀도가 얻어지며, 또 제조편차에 기인하는 발진주파수의 떨림을 보정할 수 있는 링 발진기를 실현하고, 이와 같은 링 발진기를 구비한 반도체집적회로 및 전자기기를 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명이 강구한 수단은, 링 발진기로서, 제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과, 한끝이 제 1 및 제 2 트랜지스터의 접속점에 접속되고, 다른 끝이 제 1 전압노드에 접속된 제 1 저항과, 제 1 및 제 2 트랜지스터 각각과 제 2 전압노드 사이에 배치된 제 2 및 제 3 저항과, 제 2 및 제 3 저항의 각각에 접속되며, 주어진 제어신호에 따라 부하특성이 변화하는 제 1 및 제 2 수동회로를 구비하는 복수 개의 차동증폭회로를 루프형태로 접속시켜 구성되는 것으로 한다.
또 링 발진기로서, 제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과, 한끝이 제 1 및 제 2 트랜지스터의 접속점에 접속되고, 다른 끝이 제 1 전압노 드에 접속된 제 1 저항과, 제 1 및 제 2 트랜지스터 각각과 제 2 전압노드 사이에 배치된 제 2 및 제 3 저항과, 제 1 저항에 접속되며, 주어진 제어신호에 따라 저항값이 변화하는 가변저항회로를 구비하는 복수 개의 차동증폭회로를 루프형태로 접속시켜 구성되는 것으로 한다.
이들에 의하면, 링 발진기를 구성하는 각 차동증폭회로에는 제 1 전압노드에 접속된 제 1 저항을 흐르는 전류가 공급된다. 즉, 전류바이어스 소스로서의 트랜지스터를 특별히 구성시킬 필요는 없으며, 제 1 저항만의 간단한 구성으로 각 차동증폭회로의 전류소스가 구성된다. 또한 수동회로의 부하특성을 적절히 변화시킴으로써, 당해 링 발진기의 발진주파수를 미세 조정할 수 있어, 제조편차에 기인하는 발진주파수의 떨림을 보정하여 고정밀도의 발진신호를 생성할 수 있다.
또 링 발진기로서, 다이오드 접속된 트랜지스터 및 당해 트랜지스터에 접속된 저항을 가지며, 당해 저항을 흐르는 전류를 당해 트랜지스터에 의해 전압으로 변환시키는 전류전압 변환회로를 구비하고, 또 제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과, 전류전압 변환회로에서 공급된 전압을 전류로 변환시키며, 당해 전류를 상기 제 1 및 제 2 트랜지스터의 접속점으로 공급하는 전압전류 변환회로와, 제 1 및 제 2 트랜지스터 각각과 소정 전압노드 사이에 배치된 제 1 및 제 2 저항을 구비하는 복수 개의 차동증폭회로를 루프형태로 접속시켜 구성되는 것으로 한다. 여기서 전압전류 변환회로는, 전류전압 변환회로의 트랜지스터와 전류미러 접속된 복수의 트랜지스터를 가지며, 주어진 제어신호에 따라 당해 전류미러비를 변화시키는 것으로 한다.
이에 의하면, 전압전류변환회로에 의해, 내부저항이 큰 전류소스가 약간의 회로면적으로 실현되므로, 당해 링 발진기의 회로규모 및 소비전력 저감을 도모할 수 있다. 또한, 전압전류변환회로의 공급전류량을 적절히 변화시킴으로써, 당해 링 발진기의 발진주파수를 미세 조정할 수 있어, 제조편차에 기인하는 발진주파수의 떨림을 보정하여 고정밀도의 발진신호를 생성할 수 있다.
또 링 발진기로서, 제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과, 제 1 및 제 2 트랜지스터 각각에 접속되며, 제 1 및 제 2 트랜지스터와 각각 상보적으로 동작하는 제 3 및 제 4 트랜지스터와, 제 1 및 제 3 트랜지스터의 접속점과 제 2 및 제 4 트랜지스터의 접속점 사이에 배치된 저항과, 당해 저항에 접속되며, 주어진 제어신호에 따라 부하특성이 변화하는 수동회로를 구비하는 복수 개의 차동증폭회로를 루프형태로 접속시켜 구성되는 것으로 한다.
또한 링 발진로서, 제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과, 한끝이 제 1 및 제 2 트랜지스터의 접속점에 접속되고, 다른 끝이 소정 전압노드에 접속된 제 1 저항과, 제 1 및 제 2 트랜지스터 각각에 접속되며, 제 1 및 제 2 트랜지스터와 각각 상보적으로 동작하는 제 3 및 제 4 트랜지스터와, 제 1 및 제 3 트랜지스터의 접속점과 제 2 및 제 4 트랜지스터의 접속점 사이에 배치된 제 2 저항과, 제 1 저항에 접속되며, 주어진 제어신호에 따라 저항값이 변화하는 가변저항회로를 구비하는 복수 개의 차동증폭회로를 루프형태로 접속시켜 구성되는 것으로 한다.
이들에 의하면, 상기 제 1 및 제 3 트랜지스터의 접속점과 상기 제 2 및 제 4 트랜지스터의 접속점 사이에 배치된 저항을 흐르는 전류 방향이 역전 제어됨으로써, 각 차동증폭회로의 출력차동신호가 생성된다. 즉, 출력차동신호 생성을 위해 필요한 저항 수가 적어도 된다. 또한, 수동회로 또는 가변저항회로의 부하특성 또는 저항값을 적절히 변화시킴으로써, 당해 링 발진기의 발진주파수를 미세조정할 수 있어, 제조편차에 기인하는 발진주파수의 떨림을 보정하여 고정밀도의 발진신호를 생성할 수 있다.
또, 링 발진기로서, 다이오드 접속된 트랜지스터 및 당해 트랜지스터에 접속된 저항을 가지며, 당해 저항을 흐르는 전류를 당해 트랜지스터에 의해 전압으로 변환시키는 전류전압 변환회로를 구비하고, 또한, 제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과, 전류전압 변환회로에서 공급된 전압을 전류로 변환시키고, 당해 전류를 제 1 및 제 2 트랜지스터의 접속점으로 공급하는 전압전류 변환회로와, 제 1 및 제 2 트랜지스터 각각에 접속되며, 제 1 및 제 2 트랜지스터와 각각 상보적으로 동작하는 제 3 및 제 4 트랜지스터와, 제 1 및 제 3 트랜지스터의 접속점과 제 2 및 제 4 트랜지스터의 접속점 사이에 배치된 저항을 구비하는 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 것으로 한다. 여기서, 전압전류 변환회로는, 전류전압 변환회로의 트랜지스터와 전류미러 접속된 복수의 트랜지스터를 가지며, 주어진 제어신호에 따라 당해 전류미러비를 변화시키는 것으로 한다.
이에 의하면, 전압전류변환회로에 의해, 내부저항이 큰 전류소스가 약간의 회로면적으로 실현되며, 또 출력차동신호 생성을 위해 필요한 저항의 수가 적어도 되므로, 당해 링 발진기의 회로규모를 한층 저감할 수 있다. 또한, 전압전류변환회 로의 공급전류량을 적절히 변화시킴으로써, 당해 링 발진기의 발진주파수를 미세 조정할 수 있어, 제조편차에 기인하는 발진주파수의 떨림을 보정하여 고정밀도의 발진신호를 생성할 수 있다.
또, 링 발진기로서, 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 발진부와, 발진부에서 출력된 차동신호를 받고, 이를 증폭시켜 단신호를 출력하는 제 1 증폭기와, 제 1 증폭기의 출력신호를 받아, 이에 포함된 직류성분을 차단하는 직류차단회로와, 직류차단회로의 출력신호를 받아, 이를 소정 진폭까지 증폭시키는 제 2 증폭기를 구비하는 것으로 한다.
이에 의하면, 발진신호의 진폭이 미소하며, 또 진폭 중심이 전원전압의 1/2에서 어긋나 있어도, 전원전압의 1/2을 중심으로 전원전압과 접지전압 사이에서 최대한으로 진동하는 신호를 생성할 수 있다. 이로써, 전원전압에 의존하지 않고 안정된 발진신호를 공급하는 링 발진기를 비교적 간단한 회로구성으로 실현할 수 있다.
한편, 본 발명이 강구한 수단은, 반도체집적회로로서 상기한 어느 한 가지의 링 발진기와, 기준신호와 링 발진기 출력신호와의 위상을 비교하는 위상비교기와, 위상비교 결과에 기초하여 카운트업 동작 또는 카운트다운 동작을 하는 계수기이며, 계수개시가 지시됐을 때, 초기값부터 계수동작을 개시하는 한편, 계수정지가 지시됐을 때, 그 때의 계수값을 유지하는 계수기와, 계수기의 계수값에 대응한 상기 제어신호를 생성하는 제어신호생성부를 구비하는 것으로 한다.
이에 의하면, 링 발진기의 제조편차에 기인하는 발진주파수의 떨림을 자동적 으로 보정할 수 있다.
바람직하게는, 상기 반도체집적회로는, 계수기에 대하여 계수개시 및 계수정지 지시를 하는 한편, 계수기의 계수동작이 정지됐을 때 계수기와 내부 또는 외부 메모리와의 사이에서 계수값을 주고받는 제어부를 구비하는 것으로 한다.
이에 의하면, 링 발진기의 발진주파수 떨림을 보정하기 위한 파라미터가 개개의 제품별로 보존되므로, 설령 제조편차가 있어도 모든 링 발진기가 균일한 고정밀도의 발진신호를 생성할 수 있다. 따라서, 링 발진기를 구비한 반도체집적회로의 수율을 향상시킬 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
[실시예]
이하, 본 발명을 실시하기 위한 최선의 실시예에 대하여 도면을 참조하면서 설명한다.
[제 1 실시예]
도 1은, 제 1 실시예에 관한 링 발진기의 구성을 나타낸다. 본 링 발진기는, 3개의 차동증폭회로(10A)를 루프형태로 접속시켜 구성한 것이다. 각 차동증폭회로(10A)는, 차동트랜지스터 쌍(11), 저항(12, 13, 14) 및 수동회로(13', 14')를 구비한다. 차동트랜지스터 쌍(11)은, 소스끼리 접속되고 게이트로 차동신호가 부여되는 PMOS트랜지스터(111, 112)로 구성된다. 저항(12)의 한끝은 PMOS트랜지스터(111, 112)의 접속점에 접속되며, 다른 끝은 전원전압노드에 접속된다. 저항(13)의 한끝 은 PMOS트랜지스터(111)의 드레인에 접속되고, 다른 끝은 접지노드에 접속된다. 저항(14)의 한끝은 PMOS트랜지스터(112)의 드레인에 접속되고, 다른 끝은 접지노드에 접속된다. 수동회로(13', 14')는 각각 저항(13, 14)에 병렬로 접속된다. 수동회로(13', 14')는 모두, n비트의 제어신호(CTL)에 따라 부하특성이 변한다.
다음으로, 도 2를 참조하면서 차동증폭회로(10A)에서의 지연시간에 대해 설명한다. 저항(12)을 흐르는 전류를 I, 저항(13) 및 수동회로(13')로 구성되는 회로부분과 저항(14) 및 수동회로(14')로 구성되는 회로부분의 저항값을 R이라 하면, 차동증폭회로(10A)의 발진진폭은 I×R로 표시된다. 여기서 양 회로부분의 용량소자 또는 기생용량의 용량값을 C라 하면, 차동증폭회로(10A)로부터 출력되는 차동신호는,
f(t)=I/C×exp(-t/C/R)로 표시된다. 여기서, 차동증폭회로(10A)에서의 지연시간(τ)은, 출력차동신호(f(t))가 I×R이 되는 시간으로 결정된다. 이 조건으로부터 지연시간(τ)은, τ=2log(1/C/R)×CR로 표시된다. 즉, 차동증폭회로(10A)에서의 지연시간(τ)은, 저항(12)을 흐르는 전류(I)와는 관계없이 저항(13) 및 수동회로(13')로 구성된 회로부분과 저항(14) 및 수동회로(14')로 구성되는 회로부분의 저항값(R) 및 용량값(C)으로 결정되게 된다. 이는, 각 차동증폭회로(10A)에서저항(12)을 흐르는 전류에 차이가 있어도 본 링 발진기의 발진주파수는 영향을 받지 않음을 의미한다. 바꾸어 말하면, 차동트랜지스터 쌍(11)에 공급되는 전류는 특별히 고정밀도의 것이 아니라도 됨을 의미한다. 따라서 본 실시예와 같이, 별도로 바이어스회로를 설치하는 일없이 전원전압노드에 저항(12)을 접속하는 것만의 간단한 구성으로 차동트랜지스터 쌍(11)의 전류소스 구성이 가능해진다.
본 링 발진기의 발진주기는 6τ, 즉, 발진주파수는 τ/6이나, 제어신호(CTL)를 변화시킴으로써 발진주파수의 조정이 가능하다. 도 3은, 수동회로(13', 14')를 가변저항회로로 구성한 예를 나타낸다. 당해 구성에 의하면, n비트의 제어신호(CTL)에 따라 스위칭트랜지스터가 온/오프 동작을 함으로써 저항소자의 병렬접속단 수가 변화하고, 이에 따라 회로 전체적인 저항값이 변한다. 또 도 4는, 수동회로(13', 14')를 가변용량회로로 구성한 예를 나타낸다. 당해 구성에 의하면, n비트의 제어신호(CTL)에 따라 스위칭트랜지스터가 온/오프 동작을 함으로써 용량소자의 병렬접속단 수가 변화하고, 이에 따라 회로 전체적인 용량값이 변한다. 구체적으로는, 수동회로(13', 14')의 용량값을 크게 하면, 본 링 발진기의 발진주파수는 느려진다.
여기서, 가변저항회로 또는 가변용량회로에서의 복수 저항 또는 용량의 전기특성은 같아도 되고 달라도 된다. 이들의 저항값 또는 용량값이 서로 같으면, 수동회로(13', 14')의 저항값 또는 용량값은 n단계로 변화한다. 한편, 이들의 저항값 또는 용량값이 서로 달라지면, 수동회로(13', 14')의 저항값 또는 용량값은 2의 정수 멱배(2n) 단계로 변화한다.
이상, 본 실시예에 의하면, 전원전압이나 온도의 변동 등에 영향을 받는 일없이 안정된 발진이 가능한 링 발진기를 비교적 간단한 구성으로 실현할 수 있다. 또, 수동회로의 저항값 또는 용량값을 적절히 조정함으로써, 링 발진기의 발진주파 수를 조정할 수 있어, 제조편차를 보상하여 수율을 향상시킬 수 있다.
여기서 저항(12, 13, 14)은, 모두 온도변동에 대해 음성의 특성을 갖는 음성저항소자인 것이 바람직하다. 이로써, 본 링 발진기의 온도변동에 대한 로버스트성(Robustness)을 향상시킬 수 있다.
또 차동증폭회로(10A)의 접속개수는 3개로 한정됨 없이, 임의의 개수를 접속하면 된다. 구체적으로는, 차동증폭회로(10A)의 개수가 증가됨에 따라 링 발진기의 발진주파수는 느려진다.
[제 2 실시예]
도 5는, 제 2 실시예에 관한 링 발진기의 구성을 나타낸다. 본 링 발진기는, 3개의 차동증폭회로(10B)를 루프형태로 접속시켜 구성한 것이다. 각 차동증폭회로(10B)는, 도 1에 나타낸 차동증폭회로(10A)에서의 수동회로(13', 14')를 생략하고, 저항(12)에 병렬로 수동회로(12')를 배치한 구성이다.
수동회로(12')는, 도 3에 나타낸 가변저항회로로 구성 가능하다. 가변저항회로로 구성된 수동회로(12')를 저항(12)에 병렬로 접속함으로써 이들의 합성저항값은 작아지므로, 저항(13 및 14)으로의 전류공급능력이 상승하여, 본 링 발진기의 발진주파수는 빨라진다. 또한, 수동회로(12')의 저항값을 작게 하면, 본 링 발진기의 발진주파수는 더욱 빨라진다. 또 수동회로(12')의 저항값을 변화시킴으로써 본 링 발진기의 발진진폭이 조정 가능하다.
이상, 본 실시예에 의하면, 전원전압이나 온도의 변동 등에 영향을 받는 일없이 안정된 발진이 가능한 링 발진기를 비교적 간단한 구성으로 실현할 수 있다. 또, 수동회로의 저항값을 적절히 조정함으로써, 링 발진기의 발진주파수를 조정할 수 있어, 제조편차를 보상하여 수율을 향상시킬 수 있다.
[제 3 실시예]
도 6은, 제 3 실시예에 관한 링 발진기의 구성을 나타낸다. 본 링 발진기는, 3개의 차동증폭회로(10C)를 루프형태로 접속시켜 구성한 것이다. 각 차동증폭회로(10C)는, 도 1에 나타낸 차동증폭회로(10A)에서의 저항(13) 및 수동회로(13')로 구성되는 회로부분과 저항(14) 및 수동회로(14')로 구성되는 회로부분 각각을 대신해 NMOS트랜지스터(15, 16)를 구비한 구성이다. 또한 각 차동증폭회로(10C)는, 한끝이 PMOS트랜지스터(111)와 NMOS트랜지스터(15)의 접속점에 접속되고, 다른 끝이 PMOS트랜지스터(112)와 NMOS트랜지스터(16)의 접속점에 접속된 저항(17) 및 수동회로(17')를 구비한다.
NMOS트랜지스터(15)의 게이트 및 PMOS트랜지스터(111)의 게이트에는 동일신호가 부여된다. 마찬가지로, NMOS트랜지스터(16)의 게이트 및 PMOS트랜지스터(112)의 게이트에는 동일신호가 부여된다. 이 구성에 의하면, PMOS트랜지스터(111, 112)에 각각 고 레벨 및 저 레벨의 신호가 입력됐을 때, PMOS트랜지스터(112) 및 NMOS트랜지스터(15)가 턴온(turn on)하여 저항(17) 및 수동회로(17')로는 왼쪽 방향의 전류가 흐른다. 한편, PMOS트랜지스터(111, 112)에 각각 저 레벨 및 고 레벨의 신호가 입력됐을 때, PMOS트랜지스터(111) 및 NMOS트랜지스터(16)가 턴온하여 저항(17) 및 수동회로(17')로는 오른쪽 방향의 전류가 흐른다. 즉, 저항(17) 및 수동회로(17')로 흐르는 전류의 방향이 역전 제어됨으로써 출력차동신호가 생성된다.
수동회로(17')는, 도 3에 나타낸 가변저항회로 또는 도 4에 나타낸 가변용량회로로 구성 가능하다. 구체적으로는, 수동회로(17')의 용량값을 크게 하면, 본 링 발진기의 발진주파수는 느려진다.
이상, 본 실시예에 의하면, 제 1 실시예에 관한 링 발진기보다 저항 및 수동회로의 개수가 적어도 되므로, 회로규모를 보다 작게 할 수 있다.
여기서 저항(17)은, 온도변동에 대해 음성의 특성을 갖는 음성저항소자인 것이 바람직하다. 이로써, 본 링 발진기의 온도변동에 대한 로버스트성을 향상시킬 수 있다.
[제 4 실시예]
도 7은, 제 4 실시예에 관한 링 발진기의 구성을 나타낸다. 본 링 발진기는, 3개의 차동증폭회로(10D)를 루프형태로 접속시켜 구성한 것이다. 각 차동증폭회로(10D)는, 도 6에 나타낸 차동증폭회로(10C)에서의 수동회로(17')를 생략하고, 저항(12)에 병렬로 수동회로(12')를 배치한 구성이다.
수동회로(12')는, 도 3에 나타낸 가변저항회로로 구성 가능하다. 가변저항회로로 구성된 수동회로(12')를 저항(12)에 병렬로 접속함으로써 이들의 합성저항값은 작아지므로, 저항(17)으로의 전류공급능력이 상승하여, 본 링 발진기의 발진주파수는 빨라진다. 또 수동회로(12')의 저항값을 작게 하면, 본 링 발진기의 발진주파수는 보다 빨라진다. 그리고 수동회로(12')의 저항값을 변화시킴으로써 본 링 발진기의 발진진폭 조정이 가능하다.
이상, 본 실시예에 의하면, 제 2 실시예에 관한 링 발진기보다 저항 및 수동 회로의 개수가 적어도 되므로, 회로규모를 보다 작게 할 수 있다.
[제 5 실시예]
도 8은, 제 5 실시예에 관한 링 발진기의 구성을 나타낸다. 본 링 발진기는, 3개의 차동증폭회로(10E)를 루프형태로 접속시켜 구성한 것이다. 각 차동증폭회로(10E)는, 도 5에 나타낸 차동증폭회로(10B)에서의 저항(12) 및 수동회로(12')로 구성되는 회로부분 대신 전압전류 변환회로(18)(이하, VI변환회로(18)로 칭함)를 구비한 구성이다. 또, 본 링 발진기는, 전류전압 변환회로(20)(이하, IV변환회로(20)로 칭함)를 구비한다. IV변환회로(20)는, 다이오드 접속된 PMOS트랜지스터(21) 및 이에 접속된 저항(22)을 구비한다. 그리고, 저항(22)을 흐르는 전류가 PMOS트랜지스터(21)에 의해 전압으로 변환되어 출력된다.
VI변환회로(18)는, IV변환회로(20)에서 공급된 전압을 전류로 변환시켜, 당해 전류를 PMOS트랜지스터(111 및 112)의 접속점에 공급한다. 구체적으로 VI변환회로(18)는, PMOS트랜지스터(21)와 전류미러 접속된 복수의 PMOS트랜지스터로 구성된다. 도 9는, VI변환회로(18)의 구성예를 나타낸다. 당해 구성에 의하면, n비트의 제어신호(CTL)에 따라 스위칭트랜지스터가 온/오프 동작을 함으로써 PMOS트랜지스터의 병렬접속 단수가 변화하고, 이에 따라 전류미러비가 변화한다. 구체적으로는, PMOS트랜지스터의 병렬접속 단수를 증대하면, 즉 전류미러비를 크게 하면, 차동증폭회로(10E)로 공급되는 전류가 커져 본 링 발진기의 발진진폭은 커진다.
여기서, VI변환회로(18)에서 복수 PMOS트랜지스터의 전기특성은 같아도 되고 달라도 된다. 이들의 전기특성이 서로 같으면, VI변환회로(18)의 공급전류량은 n단 계로 변화한다. 한편 이들의 전기특성이 서로 달라지면, VI변환회로(18)의 공급전류량은 2의 정수 멱배(2n) 단계로 변화한다.
제 1 내지 제 4 실시예에서는, 차동증폭회로의 소비전력을 저감하기 위해서는 저항(12)의 저항값을 충분히 큰 것으로 할 필요가 있는데, 이는 회로규모 증대의 요인이 된다. 이에 반해 본 실시예에서는, 비교적 작은 회로규모로 차동증폭회로에 대전류를 공급할 수 있다.
[제 6 실시예]
도 10은, 제 6 실시예에 관한 링 발진기의 구성을 나타낸다. 본 링 발진기는, 3개의 차동증폭회로(10F)를 루프형태로 접속시켜 구성한 것이다. 각 차동증폭회로(10F)는, 도 8에 나타낸 차동증폭회로(10E)에서의 저항(13, 14) 대신 NMOS트랜지스터(15, 16)를 구비하며, 또, 한끝이 PMOS트랜지스터(111)와 NMOS트랜지스터(15)의 접속점에 접속되고, 다른 끝이 PMOS트랜지스터(112)와 NMOS트랜지스터(16)의 접속점에 접속된 저항(17)을 구비한 구성이다. 각 트랜지스터의 스위칭 동작 및 그에 따라 저항(17)을 흐르는 전류의 방향에 대해서는 제 3 실시예에서 설명한 바와 같다.
이상, 본 실시예에 의하면, 제 5 실시예에 관한 링 발진기보다 저항 및 수동회로의 개수가 적어도 되므로, 회로규모를 보다 작게 할 수 있다.
여기서, 상기 각 실시예에 있어서, 차동트랜지스터 쌍(11)을 2개의 NMOS트랜지스터로 구성하도록 변경해도 된다. 또 차동트랜지스터 쌍(11)을 PNP형 또는 NPN 형의 바이폴라트랜지스터로 구성하도록 변경해도 된다. 이들 변경을 추가해도 본 발명이 나타내는 효과는 아무런 영향을 받지 않는다.
또, 상기 각 실시예에 있어서, 수동회로(12', 13', 14' 및 17')는, 저항(12, 13, 14 및 17)에 직렬로 접속해도 된다.
[제 7 실시예]
도 11은, 제 7 실시예에 관한 링 발진기의 구성을 나타낸다. 본 링 발진기는, 복수의 차동증폭회로(도시 생략)가 루프형태로 접속되어 이루어지는 발진부(100), 증폭기(101), 직류차단회로(102) 및 증폭기(103)를 구비한다. 발진부(100)는, 제 1 내지 제 6 실시예의 어느 한가지에 관한 링 발진기라도 된다.
증폭기(101)는, 발진부(100)에서 출력된 차동신호(S1)를 받고, 이를 증폭시켜 발진신호(S2)를 출력한다. 직류차단회로(102)는 발진신호(S2)를 받아, 이에 포함된 직류성분을 차단시켜 신호(S3)를 출력한다. 직류차단회로(102)는, 예를 들어 용량으로 구성 가능하다. 증폭기(103)는 신호(S3)를 받아 이를 증폭시켜, 전원전압(VDD)과 접지전압(VSS) 사이에서 최대한으로 진동하는 신호(S4)를 출력한다. 증폭기(103)는, 예를 들어 저항에 의해 음귀환이 걸린 인버터회로로 구성 가능하다.
이상, 본 실시예에 의하면, 발진신호의 진폭이 미소하며, 또 진폭중심이 전원전압의 1/2에서 어긋나 있어도, 전원전압의 1/2을 중심으로 전원전압과 접지전압 사이에서 최대한으로 진동하는 신호를 생성할 수 있다. 이로써, 전원전압에 의존하지 않고 안정된 발진신호를 공급하는 링 발진기를 비교적 간단한 회로구성으로 실현할 수 있다.
[제 8 실시예]
도 12는, 제 8 실시예에 관한 전자기기의 구성을 나타낸다. 본 전자기기는, 링 발진기(200), 위상비교기(201), 계수기(202), 제어신호생성부(203), CPU(204), 메모리(301), 및 RF회로(302)를 구비한다.
링 발진기(200)는, 제 1 내지 제 6 실시예의 어느 하나에 관한 것이며, 클록신호(CLK)를 출력한다. 위상비교기(201)는, 주어진 기준신호(REF)와 클록신호(CLK)의 위상을 비교하고, 그 비교결과를 나타내는 신호(RLT)를 출력한다. 계수기(202)는 신호(RLT)에 기초하여 카운트업 동작 또는 카운트다운 동작을 한다. 특히, 계수기(202)는, 카운트개시가 지시되면 초기값부터 카운트동작을 개시하고, 카운트정지가 지시되면 그 때의 계수값을 유지한다. 제어신호생성부(203)는, 계수기(202)의 계수값을 나타내는 신호(CNT)를 받아, 이 신호(CNT)에 기초하여 n비트의 제어신호(CTL)를 생성하고, 이를 링 발진기(200)에 부여한다. 링 발진기(200)의 발진주파수 또는 발진진폭이 제어신호(CTL)에 의해 제어 가능함은 전술한 바와 같다.
상기 구성에 의하면, 클록신호(CLK)와 기준신호(REF)가 동위상이 될 때까지 계수기(202)는 카운트업 동작 또는 카운트다운 동작을 계속하며, 위상이 고르게 되는 부근에서 카운트업 동작과 카운트다운 동작이 균형을 이룬 상태가 된다. 즉, 계수기(202)의 계수값은 초기값에서 시작하여 기준신호(REF)에 의해 하나의 소정값으로 수속된다. 도 13은, 10비트로 표시되는 계수값의 수속상태를 나타낸다. 시각(T0)에서 계수기(202)가 초기값 "0x000"에서 카운트업 동작 또는 초기값 "0x3FF"에서 카운트다운 동작을 개시한 후, 계수값은 증가 또는 감소를 계속하며, 어느 정 도의 시간이 경과한 후, 계수값은 수속값 근방의 값(k)과 값(k-1)을 교대로 반복하게 된다. 이와 같이 계수값이 수속된 상태에서는, 클록신호(CLK)의 주파수가 기준신호의 주파수(예를 들어 16MHz)와 같아진다. 따라서, 링 발진기의 제조편차에 기인하여 그 발진주파수에 떨림이 있어도, 상기 피드백계의 동작에 의해 매우 고정밀도의 클록신호를 생성할 수 있다. 여기서, 계수기(202)는 예를 들어, "0x200" 등의 중간값을 초기값으로 하여 카운트동작을 개시해도 된다.
도 12로 돌아와, CPU(204)는, 계수기(202)에 대해 카운트개시 및 정지를 지시한다. 그밖에 CPU(204)는, 계수기(202)의 계수값을 메모리(301)에 저장해둔 후, 메모리(301)에서 그 계수값을 읽어내어 계수기(202)에 부여한다. 이 경우, 계수기(202)는, CPU(204)로부터 부여된 계수값을 유지한다. 예를 들어, 링 발진기(200)의 제조 시 그 발진주파수가 기준신호(REF)의 주파수와 같아지도록 조정(트리밍)하고, 그 때 얻어진 계수값을 메모리(301)에 기억시켜둔다. 그리고, 링 발진기(200)의 통상동작 시 메모리(301)에 저장된 값을 판독하여 이를 계수기(202)의 계수값으로 설정함으로써 고정밀도의 클록신호(CLK)를 얻을 수 있다.
RF회로(302)는, 클록신호(CLK)를 받아 동작하며, 무선신호를 출력한다. RF회로(302)는, 예를 들어 자동차 도어를 잠금 및 해제하는 리모트 키레스 엔트리 시스템(remote keyless entry system)의 RF발신기로서 사용 가능하다.
다음으로, CPU(204)에 의한 링 발진기(200)의 트리밍 제어 및 통상동작 제어에 대해 도 14의 흐름도를 참조하면서 설명한다. 우선, 단계(S11)에서, 트리밍모드 및 통상동작모드 중 어느 쪽인지가 판정된다. 이 판정은, 예를 들어 링 발진 기(200)가 실장된 반도체집적회로에서의 동작모드 선택용 단자의 상태를 판정함으로써 실현 가능하다. 예를 들어 CPU(204)는, PORT00의 값을 읽고 이것이 "0"이면 트리밍모드로, "1"이면 통상동작모드로 판정한다.
트리밍모드가 선택된 경우(단계(S11)의 YES), 계수기(202)를 초기화하여(단계(S12)) 계수값을 초기값으로 설정한 후, 위상비교기(201)에 의해 기준신호(REF)와 클록신호(CLK)의 위상이 비교된다(단계(S13)). 그리고, 클록신호(CLK)의 주파수(f)(CLK)가 기준신호(REF)의 주파수(f)(REF)보다 크면(단계(S14)의 YES), 계수기(202)의 계수값을 감소시켜(단계(S15)) 클록신호(CLK)의 주파수를 내린다. 한편, 주파수(f)(CLK)가 주파수(f)(REF)보다 작으면(단계(S14)의 NO), 계수기(202)의 계수값을 증가시켜(단계(S16)) 클록신호(CLK)의 주파수를 올린다.
그 후, 계수값이 수속됐는지 여부가 판정된다(단계(S17)). 계수값이 수속되지 않았을 경우(단계(S17)의 NO), 단계(S12)로 돌아와 상기 각 단계를 반복한다. 계수값의 수속 판정은, 실제로 계수값을 감시함으로써 실행해도 된다. 또 전술한 바와 같이 계수값은 어느 정도 시간이 경과함으로써 소정값으로 수속되므로, 소정시간(예를 들어 1ms)의 경과를 기다려 계수값이 수속된 것으로 판정하도록 해도 된다.
계수값이 수속되면, 계수기(202)에서 그 계수값이 유지된다(단계(S18)). 그리고, CPU(204)에 의해, 계수기(202)로부터 계수값이 판독되어 메모리(301)에 저장된다(단계(S19)). 이상의 처리흐름에 따라 링 발진기(200)의 트리밍이 완료된다.
한편, 링 발진기(200)가 통상동작모드로 동작할 경우(단계(S11)의 NO), CPU(204)에 의해 메모리(301)에 저장된 값이 판독된다(단계(S20)). 그리고 그 판독된 값은 계수기(202)에 부여되고, 계수기(202)는 그 값을 계수값으로 하여 유지한다(단계(S21)). 이로써, 트리밍에서 얻어진 계수값이 계수기(202)로 복원되어, 링 발진기(200)는 원하는 주파수의 클록신호(CLK)를 발진시킬 수 있다.
이상 본 실시예에 의하면, 제조편차에 기인하는 링 발진기의 발진주파수 떨림을 자동적으로 보정할 수 있다. 또한 이 보정값을 메모리에 저장시켜둠으로써, 통상동작모드에서 바로 원하는 주파수의 클록신호를 얻을 수 있다. 또 전자기기에 노이즈 내성이 우수한 링 발진기를 내장함으로써, 외부 수정발진기 등에서 공급되는 클록신호를 받기 위한 발진단자를 없앨 수 있다.
그리고 본 발명은, RF회로를 구비한 통신기기에 한정됨 없이, 클록신호를 받아 동작하는 마이크로컴퓨터 등의 전자기기 일반에 적용 가능하다.
[제 9 실시예]
도 15는, 제 9 실시예에 관한 전자기기의 구성을 나타낸다. 본 전자기기는, 도 12에 나타낸 전자기기에서의 CPU(204)를 PLC(Programmable Logic Controller)(205)로 치환한 구성이다. 제 8 실시예는, CPU(204)에 의해 링 발진기(200)의 트리밍제어 및 통상동작제어를 행하는 소프트웨어 제어방식인데 반해, 본 실시예는 PLC(205)에 의해 이들 제어를 행하는 하드웨어 제어방식이다. 이하, 제 8 실시예와 다른 점에 대해서만 설명한다.
PLC(205)는, 신호(TRM, WRC, 및 REC)에 의해 계수기(202) 동작을 제어하고, 신호(WRM 및 REM)에 의해 메모리(301) 동작을 제어한다. 신호(TRM)가 활성(예를 들 어 논리값"1")일 때, 계수기(202)는 카운트업 동작 및 카운트다운 동작을 하여 링 발진기(200)의 트리밍을 실시한다. 한편, 신호(TRM)가 비활성(예를 들어 논리값"0")일 때, 계수기(202)는 카운트동작을 정지하고 계수값을 유지한다. 신호(REC 및 WRM)가 활성일 때, 계수기(202)는 계수값을 데이터선(RD)으로 출력하고, 메모리(301)는 데이터선(RD)에 출력된 값을 저장한다. 신호(WRC 및 REM)가 활성일 때, 메모리(301)는 저장된 값을 데이터선(WD)으로 출력하고, 계수기(202)는 데이터선(WD)으로 출력된 값을 받아 이를 계수값으로 유지한다.
PLC(205)에 의한 링 발진기(200)의 트리밍제어 및 통상동작제어는 도 14를 참조하여 설명한 바와 같다. 여기서 단계(S11)에서 단계(S17)까지는 PLC(205)에서 출력되는 각종 신호가 (TRM, WRC, REC, WRM, REM)=(1, 0, 0, 0, 0)이고, 단계(S18 및 19)에서는 (TRM, WRC, REC, WRM, REM)=(0, 0, 1, 1, 0)이며, 단계(S20 및 21)에서는 (TRM, WRC, REC, WRM, REM)=(0, 1, 0, 0, 1)이다.
그리고 제 8 및 제 9 실시예에 관한 전자기기의 각 구성요소는 하나의 반도체집적회로에 실장 가능하다. 또 도 16(a)에 나타낸 바와 같이, 메모리(301) 및 RF회로(302) 이외를 반도체집적회로(300A)에 실장하고, 인터페이스(310 및 320)를 통해 반도체집적회로(300A)와 메모리(301) 및 RF회로(302)를 접속하도록 해도 된다. 또, 도 16(b)에 나타낸 바와 같이, 메모리(301) 이외를 반도체집적회로(300B)에 실장하고, 인터페이스(310)를 통해 반도체집적회로(300B)와 메모리(301)를 접속하도록 해도 된다. 또한, 도 16(c)에 나타낸 바와 같이, RF회로(302) 이외를 반도체집적회로(300C)에 실장하고, 인터페이스(320)를 통해 반도체집적회로(300C)와 RF회 로(302)를 접속하도록 해도 된다.
이상 설명한 바와 같이, 본 발명에 의하면 전원전압이나 주변온도 등의 변동에 대한 로버스트성이 뛰어나며, 또 충분한 발진주파수 정밀도를 얻을 수 있는 링 발진기가 비교적 간단한 구성으로 실현된다. 또, 제조편차에 기인하는 링 발진기의 발진주파수 떨림을 보정할 수 있다. 이로써, 당해 링 발진기를 내장한 마이크로컴퓨터 등의 전자기기의 저소비전력화가 가능해진다. 또한 외부 수정발진기를 특별히 설치하지 않아도 되므로, 시스템 전체적인 원가저감이 가능해지는 것 외에, 당해 링 발진기를 내장한 각종 전자기기에서 외부 발진신호를 수취하기 위한 발진단자가 불필요해진다.
따라서 마이크로컴퓨터나 통신장치 등의 고정밀도 동작클록신호의 공급원으로서 유효하다.
Claims (32)
- 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 링 발진기에 있어서,상기 복수의 차동증폭회로 각각은,제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과,한끝이 상기 제 1 및 제 2 트랜지스터의 접속점에 접속되고, 다른 끝이 제 1 전압노드에 접속된 제 1 저항과,상기 제 1 및 제 2 트랜지스터 각각과 제 2 전압노드 사이에 배치된 제 2 및 제 3 저항과,상기 제 2 및 제 3 저항의 각각에 접속되어, 주어진 제어신호에 따라 부하특성이 변화하는 제 1 및 제 2 수동회로를 구비하는 것임을 특징으로 하는 링 발진기.
- 청구항 1에 있어서,상기 제 1 및 제 2 수동회로는, 모두 상기 제어신호에 따라 저항값이 변화하는 가변저항회로인 것을 특징으로 하는 링 발진기.
- 청구항 1에 있어서,상기 제 1 및 제 2 수동회로는, 모두 상기 제어신호에 따라 용량값이 변화하는 가변용량회로인 것을 특징으로 하는 링 발진기.
- 청구항 1에 있어서,상기 제 1 내지 제 3 저항은, 모두 온도보상용 음성 저항소자인 것을 특징으로 하는 링 발진기.
- 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 링 발진기에 있어서,상기 복수의 차동증폭회로 각각은,제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과,한끝이 상기 제 1 및 제 2 트랜지스터의 접속점에 접속되고, 다른 끝이 제 1 전압노드에 접속된 제 1 저항과,상기 제 1 및 제 2 트랜지스터 각각과 제 2 전압노드 사이에 배치된 제 2 및 제 3 저항과,상기 제 1 저항에 접속되어, 주어진 제어신호에 따라 저항값이 변화하는 가변저항회로를 구비하는 것임을 특징으로 하는 링 발진기.
- 청구항 5에 있어서,상기 제 1 내지 제 3 저항은, 모두 온도보상용 음성 저항소자인 것을 특징으로 하는 링 발진기.
- 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 링 발진기에 있어서,다이오드 접속된 트랜지스터 및 당해 트랜지스터에 접속된 저항을 가지며, 당해 저항을 흐르는 전류를 당해 트랜지스터에 의해 전압으로 변환시키는 전류전압 변환회로를 구비하고,상기 복수의 차동증폭회로 각각은,제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과,상기 전류전압 변환회로에서 공급된 전압을 전류로 변환시키며, 당해 전류를 상기 제 1 및 제 2 트랜지스터의 접속점으로 공급하는 전압전류 변환회로와,상기 제 1 및 제 2 트랜지스터 각각과 소정 전압노드 사이에 배치된 제 1 및 제 2 저항을 구비하는 것이고,상기 전압전류 변환회로는, 상기 전류전압 변환회로의 트랜지스터와 전류미러 접속된 복수의 트랜지스터를 가지며, 주어진 제어신호에 따라 당해 전류미러비를 변화시키는 것을 특징으로 하는 링 발진기.
- 청구항 7에 있어서,상기 제 1 및 제 2 저항은, 모두 온도보상용 음성 저항소자인 것을 특징으로 하는 링 발진기.
- 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 링 발진기에 있어서,상기 복수의 차동증폭회로 각각은,제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과,상기 제 1 및 제 2 트랜지스터 각각에 접속되며, 상기 제 1 및 제 2 트랜지스터와 각각 상보적으로 동작하는 제 3 및 제 4 트랜지스터와,상기 제 1 및 제 3 트랜지스터의 접속점과 상기 제 2 및 제 4 트랜지스터의 접속점 사이에 배치된 저항과,상기 저항에 접속되어, 주어진 제어신호에 따라 부하특성이 변화하는 수동회로를 구비하는 것임을 특징으로 하는 링 발진기.
- 청구항 9에 있어서,상기 수동회로는, 상기 제어신호에 따라 저항값이 변화하는 가변저항회로인 것을 특징으로 하는 링 발진기.
- 청구항 9에 있어서,상기 수동회로는, 상기 제어신호에 따라 용량값이 변화하는 가변용량회로인 것을 특징으로 하는 링 발진기.
- 청구항 9에 있어서,상기 저항은, 온도보상용 음성 저항소자인 것을 특징으로 하는 링 발진기.
- 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 링 발진기에 있어서,상기 복수의 차동증폭회로 각각은,제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과,한끝이 상기 제 1 및 제 2 트랜지스터의 접속점에 접속되고, 다른 끝이 소정 전압노드에 접속된 제 1 저항과,상기 제 1 및 제 2 트랜지스터 각각에 접속되며, 상기 제 1 및 제 2 트랜지스터와 각각 상보적으로 동작하는 제 3 및 제 4 트랜지스터와,상기 제 1 및 제 3 트랜지스터의 접속점과 상기 제 2 및 제 4 트랜지스터의 접속점 사이에 배치된 제 2 저항과,상기 제 1 저항에 접속되어, 주어진 제어신호에 따라 저항값이 변화하는 가변저항회로를 구비하는 것임을 특징으로 하는 링 발진기.
- 청구항 13에 있어서,상기 제 1 및 제 2 저항은, 모두 온도보상용 음성 저항소자인 것을 특징으로 하는 링 발진기.
- 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 링 발진기에 있어서,다이오드 접속된 트랜지스터 및 당해 트랜지스터에 접속된 저항을 가지며, 당해 저항을 흐르는 전류를 당해 트랜지스터에 의해 전압으로 변환시키는 전류전압 변환회로를 구비하고,상기 복수의 차동증폭회로 각각은,제 1 및 제 2 트랜지스터로 구성되는 차동트랜지스터 쌍과,상기 전류전압 변환회로에서 공급된 전압을 전류로 변환시키고, 당해 전류를 상기 제 1 및 제 2 트랜지스터의 접속점으로 공급하는 전압전류 변환회로와,상기 제 1 및 제 2 트랜지스터 각각에 접속되며, 상기 제 1 및 제 2 트랜지스터와 각각 상보적으로 동작하는 제 3 및 제 4 트랜지스터와,상기 제 1 및 제 3 트랜지스터의 접속점과 상기 제 2 및 제 4 트랜지스터의 접속점 사이에 배치된 저항을 구비하는 것으로,상기 전압전류 변환회로는, 상기 전류전압 변환회로의 트랜지스터와 전류미러 접속된 복수의 트랜지스터를 가지며, 주어진 제어신호에 따라 당해 전류미러비를 변화시키는 것을 특징으로 하는 링 발진기.
- 청구항 15에 있어서,상기 제 1 및 제 3 트랜지스터의 접속점과 상기 제 2 및 제 4 트랜지스터의 접속점 사이에 배치된 저항은, 온도보상용 음성 저항소자인 것을 특징으로 하는 링 발진기.
- 복수의 차동증폭회로가 루프형태로 접속되어 구성되는 발진부와,상기 발진부에서 출력된 차동신호를 받아, 이를 증폭시켜 단신호를 출력하는 제 1 증폭기와,상기 제 1 증폭기의 출력신호를 받아, 이에 포함된 직류성분을 차단하는 직류차단회로와,상기 직류차단회로의 출력신호를 받아, 이를 소정 진폭까지 증폭시키는 제 2 증폭기를 구비하는 것을 특징으로 하는 링 발진기.
- 청구항 17에 있어서,상기 직류차단회로는 용량소자인 것을 특징으로 하는 링 발진기.
- 청구항 17에 있어서,상기 제 2 증폭기는, 음귀환제어가 적용된 인버터회로인 것을 특징으로 하는 링 발진기.
- 청구항 1, 5, 7, 9, 13 및 15 중 어느 한 항 기재의 링 발진기와,기준신호와 상기 링 발진기 출력신호와의 위상을 비교하는 위상비교기와,상기 위상비교 결과에 기초하여 카운트업 동작 또는 카운트다운 동작을 하는 계수기이며, 계수개시가 지시됐을 때, 초기값부터 계수동작을 개시하는 한편, 계수정지가 지시됐을 때, 그 때의 계수값을 유지하는 계수기와,상기 계수기의 계수값에 대응한 상기 제어신호를 생성하는 제어신호생성부를 구비하는 것을 특징으로 하는 반도체집적회로.
- 청구항 20에 있어서,주어진 값을 유지하는 외부 메모리와의 사이에서 당해 값을 입출력하는 제 1 인터페이스와,상기 계수기에 대하여 계수개시 및 계수정지 지시를 하는 한편, 상기 계수기의 계수동작이 정지됐을 때 상기 계수기와 상기 외부 메모리와의 사이에서 상기 제 1 인터페이스를 통해 계수값을 주고받는 제어부와,상기 링 발진기의 발진신호를 외부로 출력하는 제 2 인터페이스를 구비하며,상기 계수기는, 상기 제어부로부터 계수값이 주어졌을 때, 당해 계수값을 유지하는 것을 특징으로 하는 반도체집적회로.
- 청구항 21에 있어서,상기 제어부는 CPU 또는 PLC인 것을 특징으로 하는 반도체집적회로.
- 청구항 20에 있어서,주어진 값을 유지하는 외부 메모리와의 사이에서 당해 값을 입출력하는 인터페이스와,상기 계수기에 대하여 계수개시 및 계수정지 지시를 하는 한편, 상기 계수기의 계수동작이 정지됐을 때 상기 계수기와 상기 외부 메모리와의 사이에서 상기 인터페이스를 통해 계수값을 주고받는 제어부와,상기 링 발진기의 발진신호를 받아 동작하는 RF회로를 구비하며,상기 계수기는, 상기 제어부로부터 계수값이 주어졌을 때, 당해 계수값을 유지하는 것을 특징으로 하는 반도체집적회로.
- 청구항 23에 있어서,상기 제어부는 CPU 또는 PLC인 것을 특징으로 하는 반도체집적회로.
- 청구항 20에 있어서,주어진 값을 유지하는 메모리와,상기 계수기에 대하여 계수개시 및 계수정지 지시를 하는 한편, 상기 계수기의 계수동작이 정지됐을 때 상기 계수기와 상기 메모리와의 사이에서 계수값을 주고받는 제어부를 구비하며,상기 계수기는, 상기 제어부로부터 계수값이 주어졌을 때, 당해 주어진 계수값을 유지하는 것을 특징으로 하는 반도체집적회로.
- 청구항 25에 있어서,상기 링 발진기의 발진신호를 외부로 출력하는 인터페이스를 구비하는 것을 특징으로 하는 반도체집적회로.
- 청구항 25에 있어서,상기 링 발진기의 발진신호를 받아 동작하는 RF회로를 구비하는 것을 특징으로 하는 반도체집적회로.
- 청구항 25에 있어서,상기 제어부는 CPU 또는 PLC인 것을 특징으로 하는 반도체집적회로.
- 청구항 21 기재의 반도체집적회로와,상기 메모리와,상기 제 2 인터페이스에서 출력된 발진신호를 받아 동작하는 RF회로를 구비하는 것을 특징으로 하는 전자기기.
- 청구항 23에 있어서,상기 메모리를 구비하는 것을 특징으로 하는 전자기기.
- 청구항 26 기재의 반도체집적회로와,상기 인터페이스에서 출력된 발진신호를 받아 동작하는 RF회로를 구비하는 것을 특징으로 하는 전자기기.
- 청구항 27 기재의 반도체집적회로를 구비하는 것을 특징으로 하는 전자기기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2006-00229723 | 2006-08-25 | ||
| JP2006229723A JP2008054134A (ja) | 2006-08-25 | 2006-08-25 | リング発振器及びそれを備えた半導体集積回路及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080019156A true KR20080019156A (ko) | 2008-03-03 |
Family
ID=39129320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070074406A KR20080019156A (ko) | 2006-08-25 | 2007-07-25 | 링 발진기 및 이를 구비한 반도체집적회로 그리고 전자기기 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7633351B2 (ko) |
| JP (1) | JP2008054134A (ko) |
| KR (1) | KR20080019156A (ko) |
| CN (1) | CN101132167A (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8712357B2 (en) | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
| US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
| KR101418033B1 (ko) * | 2009-07-02 | 2014-07-09 | 퀄컴 인코포레이티드 | 주파수 분할기 및 주파수 분할기 회로를 구현하기 위한 방법 및 프로세서-판독가능한 매체 |
| US8791740B2 (en) | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
| US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
| US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
| US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8615205B2 (en) | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
| TWI482433B (zh) * | 2009-05-14 | 2015-04-21 | Princeton Technology Corp | 振盪電路、計時裝置以及電子系統 |
| JP5385711B2 (ja) * | 2009-07-09 | 2014-01-08 | パナソニック株式会社 | データ通信回路、送信機器、受信機器、送受信システム |
| JP2011024039A (ja) | 2009-07-16 | 2011-02-03 | Toshiba Corp | 局部発振器 |
| EP2528232B1 (en) * | 2010-01-22 | 2018-08-01 | Panasonic Intellectual Property Management Co., Ltd. | Injection-locked frequency divider and pll circuit |
| US8816782B2 (en) | 2011-05-10 | 2014-08-26 | Freescale Semiconductor, Inc. | Phase locked loop circuit having a voltage controlled oscillator with improved bandwidth |
| US9047990B2 (en) * | 2011-10-10 | 2015-06-02 | International Business Machines Corporation | Determination of series resistance of an array of capacitive elements |
| CN104285375B (zh) * | 2012-03-19 | 2018-07-10 | 英特尔公司 | 自偏置振荡器 |
| US20140022023A1 (en) * | 2012-07-20 | 2014-01-23 | Mediatek Inc. | Temperature-insensitive ring oscillators and inverter circuits |
| US9306577B2 (en) | 2013-02-27 | 2016-04-05 | Mediatek Inc. | Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit |
| US9202535B2 (en) * | 2013-03-12 | 2015-12-01 | Qualcomm Incorporated | Low-power interface and method of operation |
| US9876487B2 (en) * | 2013-09-27 | 2018-01-23 | International Business Machines Corporation | Contactless readable programmable transponder to monitor chip join |
| KR102074946B1 (ko) | 2013-10-30 | 2020-02-07 | 삼성전자 주식회사 | 온도 보상 저전류 발진기 회로, 및 이를 포함하는 장치 |
| CN105827237B (zh) * | 2015-01-06 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 延时电路和压控振荡器 |
| JP6506581B2 (ja) * | 2015-03-24 | 2019-04-24 | パナソニック株式会社 | 発振信号生成回路 |
| KR101717881B1 (ko) * | 2016-05-25 | 2017-03-17 | 숭실대학교산학협력단 | 차동 출력 구조의 링 발진기 |
| CN109274353A (zh) * | 2018-09-29 | 2019-01-25 | 上海华虹宏力半导体制造有限公司 | 环形振荡器 |
| CN112234952B (zh) * | 2020-09-29 | 2022-09-06 | 上海兆芯集成电路有限公司 | 振荡器电路 |
| CN114362724B (zh) * | 2021-12-28 | 2023-10-10 | 南京牛芯微电子有限公司 | 一种带温度补偿功能的环形振荡器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60105320A (ja) * | 1983-11-14 | 1985-06-10 | Nippon Telegr & Teleph Corp <Ntt> | レベル変換回路 |
| US4876519A (en) * | 1989-01-23 | 1989-10-24 | National Semiconductor Corporation | High frequency ECL voltage controlled ring oscillator |
| US5359301A (en) * | 1993-03-26 | 1994-10-25 | National Semiconductor Corporation | Process-, temperature-, and voltage-compensation for ECL delay cells |
| KR950004058A (ko) * | 1993-07-30 | 1995-02-17 | 오오가 노리오 | 펄스폭 변조회로 |
| US5418498A (en) * | 1994-04-15 | 1995-05-23 | Analog Devices, Inc. | Low jitter ring oscillators |
| JP3260615B2 (ja) * | 1996-02-08 | 2002-02-25 | 株式会社東芝 | 電圧制御発振器 |
| JP3346224B2 (ja) * | 1997-06-13 | 2002-11-18 | 日本電気株式会社 | クロック信号制御装置 |
| JPH11112298A (ja) * | 1997-09-29 | 1999-04-23 | Sony Corp | リング発振回路 |
| JP4307597B2 (ja) * | 1998-08-26 | 2009-08-05 | 旭化成エレクトロニクス株式会社 | 可変抵抗回路及び電圧制御発振回路 |
| JP3512676B2 (ja) | 1999-04-30 | 2004-03-31 | Ｎｅｃエレクトロニクス株式会社 | 電圧制御発振器 |
| US7126431B2 (en) | 2004-11-30 | 2006-10-24 | Stmicroelectronics, Inc. | Differential delay cell having controllable amplitude output |
-
2006
- 2006-08-25 JP JP2006229723A patent/JP2008054134A/ja active Pending
-
2007
- 2007-07-25 KR KR1020070074406A patent/KR20080019156A/ko not_active Application Discontinuation
- 2007-08-09 CN CNA2007101403194A patent/CN101132167A/zh active Pending
- 2007-08-23 US US11/892,444 patent/US7633351B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8970272B2 (en) | 2008-05-15 | 2015-03-03 | Qualcomm Incorporated | High-speed low-power latches |
| US8712357B2 (en) | 2008-11-13 | 2014-04-29 | Qualcomm Incorporated | LO generation with deskewed input oscillator signal |
| US8718574B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
| US8717077B2 (en) | 2008-11-25 | 2014-05-06 | Qualcomm Incorporated | Duty cycle adjustment for a local oscillator signal |
| KR101418033B1 (ko) * | 2009-07-02 | 2014-07-09 | 퀄컴 인코포레이티드 | 주파수 분할기 및 주파수 분할기 회로를 구현하기 위한 방법 및 프로세서-판독가능한 매체 |
| US8791740B2 (en) | 2009-07-16 | 2014-07-29 | Qualcomm Incorporated | Systems and methods for reducing average current consumption in a local oscillator path |
| US8854098B2 (en) | 2011-01-21 | 2014-10-07 | Qualcomm Incorporated | System for I-Q phase mismatch detection and correction |
| US9154077B2 (en) | 2012-04-12 | 2015-10-06 | Qualcomm Incorporated | Compact high frequency divider |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101132167A (zh) | 2008-02-27 |
| US20080061894A1 (en) | 2008-03-13 |
| US7633351B2 (en) | 2009-12-15 |
| JP2008054134A (ja) | 2008-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080019156A (ko) | 링 발진기 및 이를 구비한 반도체집적회로 그리고 전자기기 | |
| JP5570954B2 (ja) | 発振回路 | |
| US7456699B2 (en) | Frequency controller for a monolithic clock generator and timing/frequency reference | |
| US7307486B2 (en) | Low-latency start-up for a monolithic clock generator and timing/frequency reference | |
| US6285264B1 (en) | Crystal oscillator with frequency trim | |
| US7872541B2 (en) | Inductor and capacitor-based clock generator and timing/frequency reference | |
| TWI426710B (zh) | 分離的時脈產生器及時序／頻率參考器 | |
| US20060071718A1 (en) | Frequency calibration for a monolithic clock generator and timing/frequency reference | |
| JPWO2003021765A1 (ja) | 発振器及び通信機器 | |
| CN107017844B (zh) | 一种rc振荡器 | |
| KR20170052449A (ko) | 클록 신호들의 듀티 싸이클을 조정하기 위한 장치 및 방법 | |
| JP5311545B2 (ja) | 発振器 | |
| JP5098495B2 (ja) | 温度補償型圧電発振器 | |
| JP2009141459A (ja) | 圧電発振器 | |
| US11496093B2 (en) | Oscillator circuit, oscillator, and method for controlling oscillator circuit | |
| JPH11317623A (ja) | 圧電発振器、発振器調整システムおよび発振器調整方法 | |
| JP2013059007A (ja) | 振動子ユニット、発振回路及び受信回路 | |
| JP2003258553A (ja) | 発振回路 | |
| JP2009124530A (ja) | 圧電発振器 | |
| JP4314988B2 (ja) | 温度補償型圧電発振器 | |
| JPH11298247A (ja) | 圧電発振器、発振器調整システムおよび発振器調整方法 | |
| JP5533968B2 (ja) | 温度補償型発振器および電子機器 | |
| KR100988170B1 (ko) | 저잡음 전류원과 전압원이 구비된 전압제어발진기 | |
| JP2022170966A (ja) | 回路装置及び発振器 | |
| JP2024062598A (ja) | 周波数同期回路及び発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |