JP3346224B2 - クロック信号制御装置 - Google Patents
クロック信号制御装置Info
- Publication number
- JP3346224B2 JP3346224B2 JP15702897A JP15702897A JP3346224B2 JP 3346224 B2 JP3346224 B2 JP 3346224B2 JP 15702897 A JP15702897 A JP 15702897A JP 15702897 A JP15702897 A JP 15702897A JP 3346224 B2 JP3346224 B2 JP 3346224B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- circuit
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000003786 synthesis reaction Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims 2
- 230000000630 rising effect Effects 0.000 description 54
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 5
- 230000002194 synthesizing effect Effects 0.000 description 4
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 3
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 3
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 101710169705 CD-NTase-associated protein 13 Proteins 0.000 description 2
- 230000002051 biphasic effect Effects 0.000 description 2
- 102100028252 Brain acid soluble protein 1 Human genes 0.000 description 1
- 108010077333 CAP1-6D Proteins 0.000 description 1
- 101710169754 CD-NTase-associated protein 12 Proteins 0.000 description 1
- 101710180456 CD-NTase-associated protein 4 Proteins 0.000 description 1
- 102100026548 Caspase-8 Human genes 0.000 description 1
- 101100494563 Colletotrichum gloeosporioides CAP22 gene Proteins 0.000 description 1
- 101100292361 Colletotrichum gloeosporioides CAP5 gene Proteins 0.000 description 1
- 101000793784 Dictyostelium discoideum F-actin-capping protein subunit beta Proteins 0.000 description 1
- 101000935689 Homo sapiens Brain acid soluble protein 1 Proteins 0.000 description 1
- 101000979748 Homo sapiens Protein NDRG1 Proteins 0.000 description 1
- 101000836075 Homo sapiens Serpin B9 Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- 102100029500 Prostasin Human genes 0.000 description 1
- 102100024980 Protein NDRG1 Human genes 0.000 description 1
- 102100037942 Suppressor of tumorigenicity 14 protein Human genes 0.000 description 1
- 102100021947 Survival motor neuron protein Human genes 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 108010031970 prostasin Proteins 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
- H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Electric Clocks (AREA)
- Pulse Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、クロック信号制御
装置に関する。
装置に関する。
【０００２】
【従来の技術】従来のクロック信号逓倍回路は、例え
ば、図２１（ＩＳＳＣＣ Ｄｉｇｅｓｔｏｆ Ｔｅｃｈ
ｎｉｃａｌ Ｐａｐｅｒｓ ｐｐ．２１６・２１７，Ｆ
ｅｂ．１９９６、ＵＳＰ５，４２２，８３５、ＵＳＰ
５，５３０，８３７）に示されるように、４逓倍の場合
には、４組の遅延回路３０１、３０２、３０３、３０４
と、器３１０とから構成されていた。また、第１〜第４
の遅延回路３０１、３０２、３０３、３０４は、それぞ
れ第１〜第４の切替器３０５〜３０８によって出力端子
が選択されるものであり、４組の遅延回路３０１〜３０
４は直列に接続されていた。
ば、図２１（ＩＳＳＣＣ Ｄｉｇｅｓｔｏｆ Ｔｅｃｈ
ｎｉｃａｌ Ｐａｐｅｒｓ ｐｐ．２１６・２１７，Ｆ
ｅｂ．１９９６、ＵＳＰ５，４２２，８３５、ＵＳＰ
５，５３０，８３７）に示されるように、４逓倍の場合
には、４組の遅延回路３０１、３０２、３０３、３０４
と、器３１０とから構成されていた。また、第１〜第４
の遅延回路３０１、３０２、３０３、３０４は、それぞ
れ第１〜第４の切替器３０５〜３０８によって出力端子
が選択されるものであり、４組の遅延回路３０１〜３０
４は直列に接続されていた。
【０００３】そして、外部から入力される第１のクロッ
ク３１１と４組の遅延回路列３０１〜３０４を通過した
第５のクロック３１５とが位相比較器３０９で比較さ
れ、その比較結果に基いてＵＰ信号３１６またはＤＯＷ
Ｎ信号３１７が計数器３１０に転送され、計数器３１０
から切替器３０５〜３０８に制御信号３１８が出力さ
れ、第１のクロック３１１と第５のクロック３１５との
位相が等しくなるように調整されていた。
ク３１１と４組の遅延回路列３０１〜３０４を通過した
第５のクロック３１５とが位相比較器３０９で比較さ
れ、その比較結果に基いてＵＰ信号３１６またはＤＯＷ
Ｎ信号３１７が計数器３１０に転送され、計数器３１０
から切替器３０５〜３０８に制御信号３１８が出力さ
れ、第１のクロック３１１と第５のクロック３１５との
位相が等しくなるように調整されていた。
【０００４】ここで、４組の遅延回路３０１〜３０４の
遅延時間は等しく調整されるため、その遅延時間も等し
くなり、第１のクロック３１１、第２のクロック３１
２、第３のクロック３１３、第４のクロック３１４のタ
イミング差は等しく、そのタイミング差は、クロック周
期の１／４になる。したがって、第１のクロック３１
１、第２のクロック３１２、第３のクロック３１３、第
４のクロック３１４を合成することにより、４逓倍のク
ロックを得る。
遅延時間は等しく調整されるため、その遅延時間も等し
くなり、第１のクロック３１１、第２のクロック３１
２、第３のクロック３１３、第４のクロック３１４のタ
イミング差は等しく、そのタイミング差は、クロック周
期の１／４になる。したがって、第１のクロック３１
１、第２のクロック３１２、第３のクロック３１３、第
４のクロック３１４を合成することにより、４逓倍のク
ロックを得る。
【０００５】またクロック信号を逓倍する回路として
は、フェーズロックループ（ＰＬＬ）が用いられてい
る。図２２に示すように、フェーズロックループでは、
電圧制御発信器３２２からの出力が分周器３２３を用い
て分周され、その分周信号と外部クロック３２４とが位
相比較器３１９で比較され、その比較結果がＵＰ信号３
２５またはＤＯＷＮ信号３２６としてチャージポンプ３
２０及びループフィルタ３２１を介して電圧制御発信器
３２２に入力され、その信号によって電圧制御発信器３
２２が制御され、電圧制御発信器３２２の出力を分周し
たクロックが、外部クロック３２４と等しい周波数にな
るように調節される。これにより、電圧制御発信器３２
２は、分周数の逆倍数の逓倍クロック３２７を出力する
ようになっていた。
は、フェーズロックループ（ＰＬＬ）が用いられてい
る。図２２に示すように、フェーズロックループでは、
電圧制御発信器３２２からの出力が分周器３２３を用い
て分周され、その分周信号と外部クロック３２４とが位
相比較器３１９で比較され、その比較結果がＵＰ信号３
２５またはＤＯＷＮ信号３２６としてチャージポンプ３
２０及びループフィルタ３２１を介して電圧制御発信器
３２２に入力され、その信号によって電圧制御発信器３
２２が制御され、電圧制御発信器３２２の出力を分周し
たクロックが、外部クロック３２４と等しい周波数にな
るように調節される。これにより、電圧制御発信器３２
２は、分周数の逆倍数の逓倍クロック３２７を出力する
ようになっていた。
【０００６】
【発明が解決しようとする課題】しかしながら、図２１
に示す回路では、直列接続した遅延回路列を通過した信
号と外部クロックとを数十回以上比較し、その比較毎に
徐々に遅延差、位相差を補正する構成であり、また図２
２に示す回路では、電圧制御発信器の出力を分周したク
ロックが外部クロックと等しい周波数になるように数十
回以上調整して徐々に遅延差、位相差を補正する構成で
あるため、逓倍されたクロックを得るまでに数十クロッ
ク以上待つ必要があり、高速性に欠けるという問題があ
った。
に示す回路では、直列接続した遅延回路列を通過した信
号と外部クロックとを数十回以上比較し、その比較毎に
徐々に遅延差、位相差を補正する構成であり、また図２
２に示す回路では、電圧制御発信器の出力を分周したク
ロックが外部クロックと等しい周波数になるように数十
回以上調整して徐々に遅延差、位相差を補正する構成で
あるため、逓倍されたクロックを得るまでに数十クロッ
ク以上待つ必要があり、高速性に欠けるという問題があ
った。
【０００７】また、図２１及び図２２に示す回路は、基
本的にクロック制御にしか使用できず、遅延度を可変す
る遅延回路として使用することは、不可能であった。
本的にクロック制御にしか使用できず、遅延度を可変す
る遅延回路として使用することは、不可能であった。
【０００８】本発明の目的は、高速性を実現し、かつ可
変遅延回路としても利用可能なクロック信号制御装置を
提供することにある。
変遅延回路としても利用可能なクロック信号制御装置を
提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るクロック信号制御装置は、外部クロッ
クを入力して分周し互いに位相の異なる複数相（ｎ相）
のクロックを生成出力する分周器と、前記外部クロック
を入力し前記外部クロックの周期を検知する周期検知回
路と、前記分周器から出力される互いに位相の異なる複
数相（ｎ相）のクロックを入力とし、前記クロックを逓
倍してなる互いに位相の異なる複数相（ｎ相）のクロッ
クを生成出力する多相クロック逓倍回路と、前記多相ク
ロック逓倍回路から出力された複数相（ｎ相）のクロッ
クを入力し一相の信号に合成し逓倍クロックを出力する
クロック合成回路と、を備える。
め、本発明に係るクロック信号制御装置は、外部クロッ
クを入力して分周し互いに位相の異なる複数相（ｎ相）
のクロックを生成出力する分周器と、前記外部クロック
を入力し前記外部クロックの周期を検知する周期検知回
路と、前記分周器から出力される互いに位相の異なる複
数相（ｎ相）のクロックを入力とし、前記クロックを逓
倍してなる互いに位相の異なる複数相（ｎ相）のクロッ
クを生成出力する多相クロック逓倍回路と、前記多相ク
ロック逓倍回路から出力された複数相（ｎ相）のクロッ
クを入力し一相の信号に合成し逓倍クロックを出力する
クロック合成回路と、を備える。
【００１０】前記多相クロック逓倍回路は、前記多相ク
ロック逓倍回路に入力される前記ｎ相のクロックのう
ち、相隣る位相の二つのクロックをそれぞれ入力し、前
記二つのクロックのうち一つのクロックを内部遅延時間
分遅延させて出力するｎ個の第１群のタイミング差分割
器と、前記ｎ相のクロックのうち相隣る位相の二つのク
ロックをそれぞれ入力し、前記二つのクロックのパルス
エッジのタイミング差を分割した時間と内部遅延時間で
規定される遅延を有する出力信号を出力するｎ個の第２
群のタイミング差分割器と、を備えるとともに、前記第
１群のタイミング差分割器の一のタイミング差分割器か
らの出力と、該一のタイミング差分割器に対応する前記
第２群のタイミング差分割器の中の一のタイミング差分
割器の出力とを入力とし多重化して出力する多重化回路
をｎ個備えて構成されている。
ロック逓倍回路に入力される前記ｎ相のクロックのう
ち、相隣る位相の二つのクロックをそれぞれ入力し、前
記二つのクロックのうち一つのクロックを内部遅延時間
分遅延させて出力するｎ個の第１群のタイミング差分割
器と、前記ｎ相のクロックのうち相隣る位相の二つのク
ロックをそれぞれ入力し、前記二つのクロックのパルス
エッジのタイミング差を分割した時間と内部遅延時間で
規定される遅延を有する出力信号を出力するｎ個の第２
群のタイミング差分割器と、を備えるとともに、前記第
１群のタイミング差分割器の一のタイミング差分割器か
らの出力と、該一のタイミング差分割器に対応する前記
第２群のタイミング差分割器の中の一のタイミング差分
割器の出力とを入力とし多重化して出力する多重化回路
をｎ個備えて構成されている。
【００１１】前記第１群のタイミング差分割器の各タイ
ミング差分割器は、電源と第１の内部ノード間に接続さ
れ、オン状態のとき電源から前記第１の内部ノードの容
量を充電するパスを形成するスイッチ素子と、前記入力
される二つのクロックの一方のクロックを少なくとも入
力とし、出力端が、前記第１の内部ノードの容量を充電
を制御する前記スイッチ素子の制御端子に接続され前記
スイッチ素子のオン及びオフを制御する論理回路と、前
記第１の内部ノードが入力端に接続され、前記第１の内
部ノード電圧としきい値電圧との大小関係が変化した場
合にその出力論理値を変えるインバータ回路と、前記第
１の内部ノードとグランド間に接続され、前記入力され
る二つのクロックのうちの他方のクロックが共通に制御
端子に入力され、前記他方のクロックが第１の論理値か
ら第２の論理値に遷移することで共通にオンし、前記第
１の内部ノードの容量の電荷を前記グランドに放電する
パスを形成する複数のスイッチ素子と、を備え、前記第
１の内部ノードとグランド間に接続され、前記周期検地
回路から出力される制御信号が制御端子に入力されてオ
ン及びオフされるスイッチ素子と、容量素子からなる直
列回路を複数個並列に備え、前記第２群のタイミング差
分割器の各タイミング差分割器は、電源と第２の内部ノ
ード間に接続され、オン状態のとき電源から前記第２の
内部ノードの容量を充電するパスを形成するスイッチ素
子と、前記入力される二つのクロックの一方のクロック
を少なくとも入力とし、出力端が、前記第２の内部ノー
ドの容量を充電を制御する前記スイッチ素子の制御端子
に接続され前記スイッチ素子のオン及びオフを制御する
論理回路と、前記第２の内部ノードが入力端に接続さ
れ、前記第２の内部ノード電圧としきい値電圧との大小
関係が変化した場合にその出力論理値を変えるインバー
タ回路と、前記第２の内部ノードとグランド間に接続さ
れ、前記入力される二つのクロックが制御端子にそれぞ
れ入力され、前記二つのクロックが前記第１の論理値か
ら前記第２の論理値に遷移することでオンし、前記第２
の内部ノードの容量の電荷を前記グランドに放電するパ
スをそれぞれ形成する複数のスイッチ素子と、を備え、
前記第２の内部ノードとグランド間に接続され、前記周
期検地回路から出力される制御信号が制御端子に入力さ
れてオン及びオフされるスイッチ素子と、容量素子から
なる直列回路を複数個並列に備 えている。
ミング差分割器は、電源と第１の内部ノード間に接続さ
れ、オン状態のとき電源から前記第１の内部ノードの容
量を充電するパスを形成するスイッチ素子と、前記入力
される二つのクロックの一方のクロックを少なくとも入
力とし、出力端が、前記第１の内部ノードの容量を充電
を制御する前記スイッチ素子の制御端子に接続され前記
スイッチ素子のオン及びオフを制御する論理回路と、前
記第１の内部ノードが入力端に接続され、前記第１の内
部ノード電圧としきい値電圧との大小関係が変化した場
合にその出力論理値を変えるインバータ回路と、前記第
１の内部ノードとグランド間に接続され、前記入力され
る二つのクロックのうちの他方のクロックが共通に制御
端子に入力され、前記他方のクロックが第１の論理値か
ら第２の論理値に遷移することで共通にオンし、前記第
１の内部ノードの容量の電荷を前記グランドに放電する
パスを形成する複数のスイッチ素子と、を備え、前記第
１の内部ノードとグランド間に接続され、前記周期検地
回路から出力される制御信号が制御端子に入力されてオ
ン及びオフされるスイッチ素子と、容量素子からなる直
列回路を複数個並列に備え、前記第２群のタイミング差
分割器の各タイミング差分割器は、電源と第２の内部ノ
ード間に接続され、オン状態のとき電源から前記第２の
内部ノードの容量を充電するパスを形成するスイッチ素
子と、前記入力される二つのクロックの一方のクロック
を少なくとも入力とし、出力端が、前記第２の内部ノー
ドの容量を充電を制御する前記スイッチ素子の制御端子
に接続され前記スイッチ素子のオン及びオフを制御する
論理回路と、前記第２の内部ノードが入力端に接続さ
れ、前記第２の内部ノード電圧としきい値電圧との大小
関係が変化した場合にその出力論理値を変えるインバー
タ回路と、前記第２の内部ノードとグランド間に接続さ
れ、前記入力される二つのクロックが制御端子にそれぞ
れ入力され、前記二つのクロックが前記第１の論理値か
ら前記第２の論理値に遷移することでオンし、前記第２
の内部ノードの容量の電荷を前記グランドに放電するパ
スをそれぞれ形成する複数のスイッチ素子と、を備え、
前記第２の内部ノードとグランド間に接続され、前記周
期検地回路から出力される制御信号が制御端子に入力さ
れてオン及びオフされるスイッチ素子と、容量素子から
なる直列回路を複数個並列に備 えている。
【００１２】本発明においては、前記多相クロック逓倍
回路は、二つの入力端から入力されたクロックのパルス
エッジのタイミング差を分割した時間と内部遅延時間で
規定される遅延時間の出力信号を出力する２ｎ個のタイ
ミング差分割器を備え、このうち、２Ｉ−１番目（ただ
し、１≦Ｉ≦ｎ）のタイミング差分割器は、前記二つの
入力端に、前記複数相（ｎ相）のクロックのＩ番目の同
一クロックを入力とし、２Ｉ番目（ただし、１≦Ｉ≦
ｎ）のタイミング差分割器は、前記二つの入力端に、Ｉ
番目のクロックとＩ＋１番目のクロック（ただし、Ｉ＝
ｎの場合、ｎ＋１番目のクロックは１番目のクロックと
なる）を入力とし、Ｊ番目（ただし、１≦Ｊ≦２ｎ）の
タイミング差分割器の出力と、Ｊ＋２番目のタイミング
差分割器の出力（ただし、Ｊが２ｎ−１のときＪ＋２番
目は１番目に戻り、Ｊが２ｎのときＪ＋２番目は２番目
となる）とを、第１、第２の入力端からそれぞれ入力す
る２ｎ個のパルス幅補正回路と、Ｋ番目（ただし、１≦
Ｋ≦ｎ）のパルス幅補正回路の出力と、（Ｋ＋ｎ）番目
のパルス幅補正回路の出力とを、第１、第２の入力端か
らそれぞれ入力するｎ個の多重化回路と、を備えてい
る。
回路は、二つの入力端から入力されたクロックのパルス
エッジのタイミング差を分割した時間と内部遅延時間で
規定される遅延時間の出力信号を出力する２ｎ個のタイ
ミング差分割器を備え、このうち、２Ｉ−１番目（ただ
し、１≦Ｉ≦ｎ）のタイミング差分割器は、前記二つの
入力端に、前記複数相（ｎ相）のクロックのＩ番目の同
一クロックを入力とし、２Ｉ番目（ただし、１≦Ｉ≦
ｎ）のタイミング差分割器は、前記二つの入力端に、Ｉ
番目のクロックとＩ＋１番目のクロック（ただし、Ｉ＝
ｎの場合、ｎ＋１番目のクロックは１番目のクロックと
なる）を入力とし、Ｊ番目（ただし、１≦Ｊ≦２ｎ）の
タイミング差分割器の出力と、Ｊ＋２番目のタイミング
差分割器の出力（ただし、Ｊが２ｎ−１のときＪ＋２番
目は１番目に戻り、Ｊが２ｎのときＪ＋２番目は２番目
となる）とを、第１、第２の入力端からそれぞれ入力す
る２ｎ個のパルス幅補正回路と、Ｋ番目（ただし、１≦
Ｋ≦ｎ）のパルス幅補正回路の出力と、（Ｋ＋ｎ）番目
のパルス幅補正回路の出力とを、第１、第２の入力端か
らそれぞれ入力するｎ個の多重化回路と、を備えてい
る。
【００１３】本発明において、前記タイミング差分割器
は、前記二つの入力端から入力される二つのクロックを
入力とし、前記二つのクロックがともに、第１の論理値
のときに、出力端が接続されるノード（「内部ノード」
という）の容量を充電し、前記二つのクロックの一方又
は双方が、第１の論理値から第２の論理値となると、前
記内部ノードの電荷をグランドに放電する論理回路と、
前記内部ノードを入力端に入力とし、出力端からの信号
を前記タイミング差分割器の出力信号として出力するイ
ンバータ回路と、前記周期検知回路から供給される前記
制御信号が制御端子に入力されてオン及びオフされるス
イッチ素子と、容量素子からなる直列回路を、前記内部
ノードとグランド間に複数個並列に備え、前記制御信号
によってオンされた前記スイッチ素子に接続される前記
容量素子が前記内部ノードに付加される。
は、前記二つの入力端から入力される二つのクロックを
入力とし、前記二つのクロックがともに、第１の論理値
のときに、出力端が接続されるノード（「内部ノード」
という）の容量を充電し、前記二つのクロックの一方又
は双方が、第１の論理値から第２の論理値となると、前
記内部ノードの電荷をグランドに放電する論理回路と、
前記内部ノードを入力端に入力とし、出力端からの信号
を前記タイミング差分割器の出力信号として出力するイ
ンバータ回路と、前記周期検知回路から供給される前記
制御信号が制御端子に入力されてオン及びオフされるス
イッチ素子と、容量素子からなる直列回路を、前記内部
ノードとグランド間に複数個並列に備え、前記制御信号
によってオンされた前記スイッチ素子に接続される前記
容量素子が前記内部ノードに付加される。
【００１４】本発明においては、前記パルス幅補正回路
が、前記第２の入力端に入力端が接続されるインバータ
回路と、前記インバータ回路の出力端と前記第１の入力
端からの信号を入力とし、これらの信号の否定論理積演
算結果を出力する否定論理積回路と、を備える。
が、前記第２の入力端に入力端が接続されるインバータ
回路と、前記インバータ回路の出力端と前記第１の入力
端からの信号を入力とし、これらの信号の否定論理積演
算結果を出力する否定論理積回路と、を備える。
【００１５】本発明においては、前記多重化回路が、二
つの入力の否定論理積演算結果を出力する否定論理積回
路よりなる。
つの入力の否定論理積演算結果を出力する否定論理積回
路よりなる。
【００１６】本発明においては、前記多相クロック逓倍
回路を複数段直列に接続し、前記分周器の出力が初段の
前記多相クロック逓倍回路に入力され、後段の前記多相
クロック逓倍回路は前段の前記多相クロック逓倍回路の
出力を倍周し、最終段の前記多相クロック逓倍回路の出
力が、前記クロック合成回路に入力される構成としても
よい。
回路を複数段直列に接続し、前記分周器の出力が初段の
前記多相クロック逓倍回路に入力され、後段の前記多相
クロック逓倍回路は前段の前記多相クロック逓倍回路の
出力を倍周し、最終段の前記多相クロック逓倍回路の出
力が、前記クロック合成回路に入力される構成としても
よい。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。
て図を参照して説明する。
【００１８】（実施形態）図１は、本発明の一実施形態
を示す構成図である。
を示す構成図である。
【００１９】図において、本発明の実施形態は、外部ク
ロックを逓倍するものであって、外部クロック１を多相
のクロック３に分周し、分周された多相クロック３の異
なる位相パルスエッジの入力タイミング差を分割する、
或いは、その分割した相の異なるクロック９ｃを多重化
し、外部クロック１の相を倍増するものである。
ロックを逓倍するものであって、外部クロック１を多相
のクロック３に分周し、分周された多相クロック３の異
なる位相パルスエッジの入力タイミング差を分割する、
或いは、その分割した相の異なるクロック９ｃを多重化
し、外部クロック１の相を倍増するものである。
【００２０】また本発明の実施形態に係る装置は、分周
器２と、多相クロック逓倍回路５と、クロック合成回路
８とを有している。
器２と、多相クロック逓倍回路５と、クロック合成回路
８とを有している。
【００２１】分周器２は、外部クロック１を多相のクロ
ック３に分周するようになっている。また多相クロック
逓倍回路５は、多相クロック３のうち異なる位相クロッ
クの異なる相のパルスをｎ分割するタイミング差分割器
４ａと、同じ相のパルスをｎ分割するタイミング差分割
器４ａと、ｎ分割された異なる相のパルス９ｃを多重化
する多重化回路４ｂとを有し、多相のクロック９ａを出
力するようになっている。またクロック合成回路８は、
多重化回路４ｂから出力される多相クロック９ａを合成
して単相のクロック９ｂを生成するようになっている。
ここに、タイミング差分割器４ａは並列接続されてい
る。
ック３に分周するようになっている。また多相クロック
逓倍回路５は、多相クロック３のうち異なる位相クロッ
クの異なる相のパルスをｎ分割するタイミング差分割器
４ａと、同じ相のパルスをｎ分割するタイミング差分割
器４ａと、ｎ分割された異なる相のパルス９ｃを多重化
する多重化回路４ｂとを有し、多相のクロック９ａを出
力するようになっている。またクロック合成回路８は、
多重化回路４ｂから出力される多相クロック９ａを合成
して単相のクロック９ｂを生成するようになっている。
ここに、タイミング差分割器４ａは並列接続されてい
る。
【００２２】図１において、外部クロック１を多相のク
ロック３に分周し、分周された多相クロック３の異なる
位相パルスエッジの入力タイミング差をタイミング差分
割回路４ａにより分割し、分割した相の異なるクロック
９ｃを多重化して外部クロック１を逓倍する。これによ
り、多相クロックの相が倍増される。
ロック３に分周し、分周された多相クロック３の異なる
位相パルスエッジの入力タイミング差をタイミング差分
割回路４ａにより分割し、分割した相の異なるクロック
９ｃを多重化して外部クロック１を逓倍する。これによ
り、多相クロックの相が倍増される。
【００２３】次に、本発明の実施形態に係るクロック信
号制御装置の具体例を図を用いて説明する。
号制御装置の具体例を図を用いて説明する。
【００２４】（実施例１）図２は、本発明の実施形態に
係るクロック信号制御装置の具体例例を実施例１として
示す構成図である。
係るクロック信号制御装置の具体例例を実施例１として
示す構成図である。
【００２５】図２に示す使用例は、外部クロック１を２
分周し、これを２倍周した２相のクロックを出力するよ
うにしたものである。図２において、分周器２は、外部
クロック１を２分周して、２相のクロックＤ1，Ｄ
2（３）を生成するようになっている。
分周し、これを２倍周した２相のクロックを出力するよ
うにしたものである。図２において、分周器２は、外部
クロック１を２分周して、２相のクロックＤ1，Ｄ
2（３）を生成するようになっている。
【００２６】また２相クロック逓倍回路（多相クロック
逓倍回路）５（５1〜５n）は、複数直列接続した構成と
なっている。複数の二相クロック逓倍回路５1〜５nは、
分周された多相クロック３の異なる位相パルスエッジの
入力タイミング差を分割し、初段の二相クロック逓倍回
路５1は分周器２からの２相クロックＤ1、Ｄ2を倍周し
た二相のクロック信号Ｄ１1、Ｄ１2を生成し、同様に二
相クロック逓倍回路５2、５3…５n-1も前段のクロック
Ｄ２1、Ｄ２2を次々に倍周し、最終段の二相クロック逓
倍回路５nより外部クロック１を２ｎ逓倍した二相のク
ロックＤn1、Ｄn 2を得るようになっている。
逓倍回路）５（５1〜５n）は、複数直列接続した構成と
なっている。複数の二相クロック逓倍回路５1〜５nは、
分周された多相クロック３の異なる位相パルスエッジの
入力タイミング差を分割し、初段の二相クロック逓倍回
路５1は分周器２からの２相クロックＤ1、Ｄ2を倍周し
た二相のクロック信号Ｄ１1、Ｄ１2を生成し、同様に二
相クロック逓倍回路５2、５3…５n-1も前段のクロック
Ｄ２1、Ｄ２2を次々に倍周し、最終段の二相クロック逓
倍回路５nより外部クロック１を２ｎ逓倍した二相のク
ロックＤn1、Ｄn 2を得るようになっている。
【００２７】クロック合成回路８は、最終段の二相クロ
ック逓倍回路５nから出力される２ｎ逓倍の二相クロッ
クＤn1、Ｄn2を合成し、逓倍したクロック９ｂを出力す
るようになっている。
ック逓倍回路５nから出力される２ｎ逓倍の二相クロッ
クＤn1、Ｄn2を合成し、逓倍したクロック９ｂを出力す
るようになっている。
【００２８】また周期検知回路６は、外部クロック１を
入力として、各二相クロック逓倍回路５1〜５nに含まれ
るタイミング差分割器のクロック周期依存を補正して負
荷を調整するための制御信号７を各二相クロック逓倍回
路５1〜５nに出力するようになっている。実施例１の周
期検知回路６は、固定された段数のリングオシレータと
カウンタから構成され、外部クロック１の周期中のリン
グオシレータ発信回数をカウンタでカウントし、そのカ
ウント数に応じて制御信号７を出力するようになってい
る。
入力として、各二相クロック逓倍回路５1〜５nに含まれ
るタイミング差分割器のクロック周期依存を補正して負
荷を調整するための制御信号７を各二相クロック逓倍回
路５1〜５nに出力するようになっている。実施例１の周
期検知回路６は、固定された段数のリングオシレータと
カウンタから構成され、外部クロック１の周期中のリン
グオシレータ発信回数をカウンタでカウントし、そのカ
ウント数に応じて制御信号７を出力するようになってい
る。
【００２９】二相クロック逓倍回路５1〜５nは、周期検
知回路６からの制御信号７により、特性のばらつきが解
消される。
知回路６からの制御信号７により、特性のばらつきが解
消される。
【００３０】図２に示す実施例１の回路では、図３に示
すように、外部クロック１を１／２分周器２で分周し、
二相のクロックＤ1、Ｄ2を生成し、このクロックＤ1、
Ｄ2を初段の二相クロック逓倍回路５1で倍周し二相のク
ロックＤ１1、Ｄ１2を生成する。同様の過程を二相クロ
ック逓倍回路５2〜５nにて繰り返し、最終段の二相クロ
ック逓倍回路５nより最終的に２ｎ逓倍した二相クロッ
クＤn1、Ｄn2を得る。このクロックＤn1、Ｄn2をクロッ
ク合成回路８で合成し、逓倍クロック９ｂを得る。
すように、外部クロック１を１／２分周器２で分周し、
二相のクロックＤ1、Ｄ2を生成し、このクロックＤ1、
Ｄ2を初段の二相クロック逓倍回路５1で倍周し二相のク
ロックＤ１1、Ｄ１2を生成する。同様の過程を二相クロ
ック逓倍回路５2〜５nにて繰り返し、最終段の二相クロ
ック逓倍回路５nより最終的に２ｎ逓倍した二相クロッ
クＤn1、Ｄn2を得る。このクロックＤn1、Ｄn2をクロッ
ク合成回路８で合成し、逓倍クロック９ｂを得る。
【００３１】図３に示す例の場合、ｎ＝４に設定したも
のであり、クロック９ｃは、外部クロック１と同一の周
期をもち、外部クロック１を逓倍した信号として得られ
るように設定されているが、ｎ＝４の場合に限定される
ものではなく、ｎは所望の整数に設定すればよい。
のであり、クロック９ｃは、外部クロック１と同一の周
期をもち、外部クロック１を逓倍した信号として得られ
るように設定されているが、ｎ＝４の場合に限定される
ものではなく、ｎは所望の整数に設定すればよい。
【００３２】次に、図２に示す二相クロック逓倍回路５
の内部構成を図４を用いて説明する。図２に示す複数組
の二相クロック逓倍回路５1〜５nは同一構成のものであ
り、最終段の二相クロック逓倍回路５nを例にとって説
明する。また二相クロック逓倍器５nの構成は、ｎ＝４
に設定した場合のものである。
の内部構成を図４を用いて説明する。図２に示す複数組
の二相クロック逓倍回路５1〜５nは同一構成のものであ
り、最終段の二相クロック逓倍回路５nを例にとって説
明する。また二相クロック逓倍器５nの構成は、ｎ＝４
に設定した場合のものである。
【００３３】二相クロック逓倍回路５nは、４組の並列
接続したタイミング差分割器４ａ1〜４ａ4と、２組の多
重化回路４ｂ1、４ｂ2とを有している。４組のタイミン
グ差分割器４ａ1〜４ａ4は、二相のクロックＤ(n-1)1、
Ｄ(n-1)2が２つの入力端に入力するようになっており、
かつ制御信号７及び相補関係のタイミング差分割器４ａ
1〜４ａ4からの４相のクロック（９ｃ）Ｐ1，Ｐ2，
Ｐ3，Ｐ4が帰還入力されるようになっている。
接続したタイミング差分割器４ａ1〜４ａ4と、２組の多
重化回路４ｂ1、４ｂ2とを有している。４組のタイミン
グ差分割器４ａ1〜４ａ4は、二相のクロックＤ(n-1)1、
Ｄ(n-1)2が２つの入力端に入力するようになっており、
かつ制御信号７及び相補関係のタイミング差分割器４ａ
1〜４ａ4からの４相のクロック（９ｃ）Ｐ1，Ｐ2，
Ｐ3，Ｐ4が帰還入力されるようになっている。
【００３４】また、２組の多重化回路４ｂ1、４ｂ2は、
４組のタイミング差分割器４ａ1〜４ａ4からの二相のク
ロックＰ1、Ｐ3とＰ2、Ｐ4を入力として多重化し、二相
のクロックＤn1、Ｄn2を生成するようになっている。
４組のタイミング差分割器４ａ1〜４ａ4からの二相のク
ロックＰ1、Ｐ3とＰ2、Ｐ4を入力として多重化し、二相
のクロックＤn1、Ｄn2を生成するようになっている。
【００３５】次に図４に示す回路の動作を図５を用いて
説明する。二相クロック逓倍回路５nには、前段からの
２相クロックＤ（ｎ−１）1とＤ（ｎ−１）2および周期
検知回路６からの制御信号７が入力し、倍周した二相ク
ロックＤｎ1とＤｎ2を出力する。二相クロック逓倍回路
５nでは、２相クロックＤ（ｎ−１）1とＤ（ｎ−１）2
と制御信号７は、４組のタイミング差分割器４ａ1〜４
ａ4のすべてに入力し、クロックＰ1〜Ｐ4が４組のタイ
ミング差分割器４ａ1〜４ａ4から出力し、かつクロック
Ｐ1〜Ｐ4が対応する各タイミング差分割器４ａ1〜４ａ4
に帰還入力する。
説明する。二相クロック逓倍回路５nには、前段からの
２相クロックＤ（ｎ−１）1とＤ（ｎ−１）2および周期
検知回路６からの制御信号７が入力し、倍周した二相ク
ロックＤｎ1とＤｎ2を出力する。二相クロック逓倍回路
５nでは、２相クロックＤ（ｎ−１）1とＤ（ｎ−１）2
と制御信号７は、４組のタイミング差分割器４ａ1〜４
ａ4のすべてに入力し、クロックＰ1〜Ｐ4が４組のタイ
ミング差分割器４ａ1〜４ａ4から出力し、かつクロック
Ｐ1〜Ｐ4が対応する各タイミング差分割器４ａ1〜４ａ4
に帰還入力する。
【００３６】図５で示すように、クロックＰ1の立上が
りは、クロックＤ（ｎ−１）1の立上がりからの内部遅
延分の遅れで決定される。クロックＰ2の立上がりは、
クロックＤ（ｎ−１）1の立上がりとクロックＤ（ｎ−
１）2の立上がりのタイミングのタイミング分割と内部
遅延分の遅れで決定される。クロックＰ3の立上がり
は、クロックＤ（ｎ−１）2の立上がりからの内部遅延
分の遅れで決定される。クロックＰ4の立上がりは、ク
ロックＤ（ｎ−１）2の立上がりとクロックＤ（ｎ−
１）1の立上がりのタイミングのタイミング分割と内部
遅延分の遅れにより決定される。
りは、クロックＤ（ｎ−１）1の立上がりからの内部遅
延分の遅れで決定される。クロックＰ2の立上がりは、
クロックＤ（ｎ−１）1の立上がりとクロックＤ（ｎ−
１）2の立上がりのタイミングのタイミング分割と内部
遅延分の遅れで決定される。クロックＰ3の立上がり
は、クロックＤ（ｎ−１）2の立上がりからの内部遅延
分の遅れで決定される。クロックＰ4の立上がりは、ク
ロックＤ（ｎ−１）2の立上がりとクロックＤ（ｎ−
１）1の立上がりのタイミングのタイミング分割と内部
遅延分の遅れにより決定される。
【００３７】また、クロックＰ2は、タイミング差分割
器４ａ1に入力しクロックＰ1の立下がりを制御し、クロ
ックＰ3は、タイミング分割器４ａ2に入力しクロックＰ
2の立ち下がりを制御し、クロックＰ4は、タイミング分
割器４ａ3に入力しクロックＰ3の立ち下がりを制御し、
クロックＰ1は、タイミング分割器４ａ4に入力しクロッ
クＰ4の立ち下がりを制御する。
器４ａ1に入力しクロックＰ1の立下がりを制御し、クロ
ックＰ3は、タイミング分割器４ａ2に入力しクロックＰ
2の立ち下がりを制御し、クロックＰ4は、タイミング分
割器４ａ3に入力しクロックＰ3の立ち下がりを制御し、
クロックＰ1は、タイミング分割器４ａ4に入力しクロッ
クＰ4の立ち下がりを制御する。
【００３８】したがって、クロックＰ1、Ｐ2、Ｐ3、Ｐ4
は、その周期がクロックＤ（ｎ−１）1とＤ（ｎ−１）2
と等しく、ほぼデューティー２５％の４相の信号とな
る。
は、その周期がクロックＤ（ｎ−１）1とＤ（ｎ−１）2
と等しく、ほぼデューティー２５％の４相の信号とな
る。
【００３９】さらにクロックＰ1とＰ3は、多重化回路４
ｂ1に入力して多重化され、クロック信号Ｄｎ1として出
力される。クロックＰ2とＰ4は、多重化回路４ｂ2に入
力して多重化され、クロック信号Ｄｎ２として出力され
る。クロックＤｎ1とＤｎ2は、その周期がクロックＤ
（ｎ−１）1とＤ（ｎ−１）2の１／２、ほぼデューティ
ー５０％の２相クロックになる。
ｂ1に入力して多重化され、クロック信号Ｄｎ1として出
力される。クロックＰ2とＰ4は、多重化回路４ｂ2に入
力して多重化され、クロック信号Ｄｎ２として出力され
る。クロックＤｎ1とＤｎ2は、その周期がクロックＤ
（ｎ−１）1とＤ（ｎ−１）2の１／２、ほぼデューティ
ー５０％の２相クロックになる。
【００４０】次に図４に用いたタイミング差分割器４ａ
1〜４ａ4の具体例を図６〜図９を用いて説明する。図６
〜図９において、ＭＰ１１、ＭＰ２１、ＭＰ３１、ＭＰ
４１はＰチャネルＭＯＳ型ＦＥＴ（以下、ＰＭＯＳとい
う）、ＭＮ１１、ＭＮ１２、ＭＮ１３、ＭＮ１４、ＭＮ
１５、ＭＮ１６、ＭＮ１７、ＭＮ１８、ＭＮ１９、ＭＮ
２１、ＭＮ２２、ＭＮ２３、ＭＮ２４、ＭＮ２５、ＭＮ
２６、ＭＮ２７、ＭＮ２８、ＭＮ２９、ＭＮ３１、ＭＮ
３２、ＭＮ３３、ＭＮ３４、ＭＮ３５、ＭＮ３６、ＭＮ
３７、ＭＮ３８、ＭＮ３９、ＭＮ４１、ＭＮ４２、ＭＮ
４３、ＭＮ４４、ＭＮ４５、ＭＮ４６、ＭＮ４７、ＭＮ
４８、ＭＮ４９はＮチャネルＭＯＳ型ＦＥＴ（以下、Ｎ
ＭＯＳという）、ＣＡＰ１１、ＣＡＰ１２、ＣＡＰ１
３、ＣＡＰ２１、ＣＡＰ２２、ＣＡＰ２３、ＣＡＰ３
１、ＣＡＰ３２、ＣＡＰ３３、ＣＡＰ４１、ＣＡＰ４
２、ＣＡＰ４３は容量素子である。
1〜４ａ4の具体例を図６〜図９を用いて説明する。図６
〜図９において、ＭＰ１１、ＭＰ２１、ＭＰ３１、ＭＰ
４１はＰチャネルＭＯＳ型ＦＥＴ（以下、ＰＭＯＳとい
う）、ＭＮ１１、ＭＮ１２、ＭＮ１３、ＭＮ１４、ＭＮ
１５、ＭＮ１６、ＭＮ１７、ＭＮ１８、ＭＮ１９、ＭＮ
２１、ＭＮ２２、ＭＮ２３、ＭＮ２４、ＭＮ２５、ＭＮ
２６、ＭＮ２７、ＭＮ２８、ＭＮ２９、ＭＮ３１、ＭＮ
３２、ＭＮ３３、ＭＮ３４、ＭＮ３５、ＭＮ３６、ＭＮ
３７、ＭＮ３８、ＭＮ３９、ＭＮ４１、ＭＮ４２、ＭＮ
４３、ＭＮ４４、ＭＮ４５、ＭＮ４６、ＭＮ４７、ＭＮ
４８、ＭＮ４９はＮチャネルＭＯＳ型ＦＥＴ（以下、Ｎ
ＭＯＳという）、ＣＡＰ１１、ＣＡＰ１２、ＣＡＰ１
３、ＣＡＰ２１、ＣＡＰ２２、ＣＡＰ２３、ＣＡＰ３
１、ＣＡＰ３２、ＣＡＰ３３、ＣＡＰ４１、ＣＡＰ４
２、ＣＡＰ４３は容量素子である。
【００４１】図６〜図９に示すタイミング差分割器４ａ
1〜４ａ4は、等しい素子構成からなり、１つの２入力Ｎ
ＡＮＤ１０、１つのインバータ１１、１つのＰＭＯＳ、
３組の２つ直列に接続したＮＭＯＳ、３組のＮＭＯＳと
容量素子から構成されている。３つのＮＡＮＤは、全て
等しいゲート幅からなり、３組のＮＭＯＳのゲート幅と
容量素子の容量は、、１：２：４のサイズ比となってい
る。
1〜４ａ4は、等しい素子構成からなり、１つの２入力Ｎ
ＡＮＤ１０、１つのインバータ１１、１つのＰＭＯＳ、
３組の２つ直列に接続したＮＭＯＳ、３組のＮＭＯＳと
容量素子から構成されている。３つのＮＡＮＤは、全て
等しいゲート幅からなり、３組のＮＭＯＳのゲート幅と
容量素子の容量は、、１：２：４のサイズ比となってい
る。
【００４２】接続は、一部分を除き等しいので、ここで
はまず、図６、図７共通の接続の説明をする。ＰＭＯＳ
ＭＰ１１、２１のソースは、電源ＶＣＣに接続し、３
組の２つ直列に接続したＮＭＯＳ ＭＮ１１〜１６、２
１〜２６のソース及び３つ容量素子ＣＡＰ１１〜１３、
２１〜２３のそれぞれ一方の電極は、ＧＮＤに接続す
る。ＰＭＯＳ ＭＰ１１、２１のドレイン、３組の２つ
直列に接続したＮＭＯＳＭＮ１１〜１６、２１〜２６の
ドレイン、および、容量素子ＣＡＰ１１〜１３、ＣＡＰ
２１〜２３に接続したＮＭＯＳ ＭＮ１７〜１９，２７
〜２９の容量素子ＣＡＰ１１〜１３、２１〜２３と反対
側の電極は、すべて同じ共通ノード（図６では、Ｎ１
２。図７では、Ｎ２２）に接続する。このノードは、イ
ンバータ１１に接続する。３組の２つ直列に接続したＮ
ＭＯＳ ＭＮ１７〜１９，２７〜２９のＧＮＤに近い側
の３つのＮＭＯＳ ＭＮ１７〜１９，２７〜２９のゲー
トおよび、ＰＭＯＳ ＭＰ１１，２１のゲートは、２入
力ＮＡＮＤ１０の出力側に接続する。容量素子に接続し
たＮＭＯＳ ＭＮ１７〜１９，ＭＮ２７〜２９のゲート
には、制御信号７が入力し、共通ノードの負荷を制御信
号７で可変にする。本実施例では、ＮＭＯＳ ＭＮ１７
〜１９，ＭＮ２７〜２９と容量素子ＣＡＰ１１〜１３，
２１〜２３とは、１：２：４のサイズ比となっているこ
とより、８段階に調整できる。３組の２つ直列に接続し
たＮＭＯＳのＧＮＤに遠い側の３つのＮＭＯＳのゲート
の接続のみが、図６、図７で異なる接続となっている。
図６では、ＮＭＯＳ ＭＮ１１のゲートは、ＧＮＤに接
続し、ＭＮ１２，１３のゲートには、クロックＤ（ｎ−
１）1が入力するようになっている。図７では、ＭＮ２
１のゲートには、クロック信号Ｄ（ｎ−１）1が入力
し、ＭＮ２２，２３のゲートには、信号Ｄ（ｎ−１）2
が入力するようになっている。
はまず、図６、図７共通の接続の説明をする。ＰＭＯＳ
ＭＰ１１、２１のソースは、電源ＶＣＣに接続し、３
組の２つ直列に接続したＮＭＯＳ ＭＮ１１〜１６、２
１〜２６のソース及び３つ容量素子ＣＡＰ１１〜１３、
２１〜２３のそれぞれ一方の電極は、ＧＮＤに接続す
る。ＰＭＯＳ ＭＰ１１、２１のドレイン、３組の２つ
直列に接続したＮＭＯＳＭＮ１１〜１６、２１〜２６の
ドレイン、および、容量素子ＣＡＰ１１〜１３、ＣＡＰ
２１〜２３に接続したＮＭＯＳ ＭＮ１７〜１９，２７
〜２９の容量素子ＣＡＰ１１〜１３、２１〜２３と反対
側の電極は、すべて同じ共通ノード（図６では、Ｎ１
２。図７では、Ｎ２２）に接続する。このノードは、イ
ンバータ１１に接続する。３組の２つ直列に接続したＮ
ＭＯＳ ＭＮ１７〜１９，２７〜２９のＧＮＤに近い側
の３つのＮＭＯＳ ＭＮ１７〜１９，２７〜２９のゲー
トおよび、ＰＭＯＳ ＭＰ１１，２１のゲートは、２入
力ＮＡＮＤ１０の出力側に接続する。容量素子に接続し
たＮＭＯＳ ＭＮ１７〜１９，ＭＮ２７〜２９のゲート
には、制御信号７が入力し、共通ノードの負荷を制御信
号７で可変にする。本実施例では、ＮＭＯＳ ＭＮ１７
〜１９，ＭＮ２７〜２９と容量素子ＣＡＰ１１〜１３，
２１〜２３とは、１：２：４のサイズ比となっているこ
とより、８段階に調整できる。３組の２つ直列に接続し
たＮＭＯＳのＧＮＤに遠い側の３つのＮＭＯＳのゲート
の接続のみが、図６、図７で異なる接続となっている。
図６では、ＮＭＯＳ ＭＮ１１のゲートは、ＧＮＤに接
続し、ＭＮ１２，１３のゲートには、クロックＤ（ｎ−
１）1が入力するようになっている。図７では、ＭＮ２
１のゲートには、クロック信号Ｄ（ｎ−１）1が入力
し、ＭＮ２２，２３のゲートには、信号Ｄ（ｎ−１）2
が入力するようになっている。
【００４３】次に、タイミング差分割器４ａ1〜４ａ4の
内部動作を図１０を用いて説明する。図６と図８に示す
タイミング差分割器４ａ1、４ａ3は、入出力信号以外
は、同じ回路構成であり、図７と図９に示すタイミング
差分割器４ａ2、４ａ4は、入出力信号以外は、同じ回路
構成であるため、図６、図７に示すタイミング差分割器
４ａ1、４ａ2について説明する。
内部動作を図１０を用いて説明する。図６と図８に示す
タイミング差分割器４ａ1、４ａ3は、入出力信号以外
は、同じ回路構成であり、図７と図９に示すタイミング
差分割器４ａ2、４ａ4は、入出力信号以外は、同じ回路
構成であるため、図６、図７に示すタイミング差分割器
４ａ1、４ａ2について説明する。
【００４４】図６に示すタイミング差分割器４ａ1の内
部動作については、図１０のｔ１からｔ３期間で１周期
になっているため、その１周期の期間の内部ノード波形
を図示してある。まず、クロックＰ1の立上がりタイミ
ングについて説明する。クロックＤ（ｎ−１）1の立上
がりエッジによりノードＮ１２のチャージがＮＭＯＳＭ
Ｎ１２、ＭＮ１３に引き抜かれ、それにより、ノードＮ
１２の電位がインバータ１１のしきい値に達したところ
で、インバータ１１からのクロックＰ1のエッジが立上
がる。インバータ１１のしきい値に達したところまで引
き抜く必要のあるノードＮ１２の電荷をＣＶとし、ＮＭ
ＯＳ ＭＮ１２、ＭＮ１３のチャージ引き抜きの電流値
をそれぞれＩとすると、クロックＤ（ｎ−１）1からＣ
Ｖの電荷量を２Ｉの電流で引き抜いた結果、すなわち ＣＶ／２Ｉ がクロックＤ（ｎ−１）1の立上がりエッジからクロッ
クＰ1の立上がりまでのタイミングを表す。
部動作については、図１０のｔ１からｔ３期間で１周期
になっているため、その１周期の期間の内部ノード波形
を図示してある。まず、クロックＰ1の立上がりタイミ
ングについて説明する。クロックＤ（ｎ−１）1の立上
がりエッジによりノードＮ１２のチャージがＮＭＯＳＭ
Ｎ１２、ＭＮ１３に引き抜かれ、それにより、ノードＮ
１２の電位がインバータ１１のしきい値に達したところ
で、インバータ１１からのクロックＰ1のエッジが立上
がる。インバータ１１のしきい値に達したところまで引
き抜く必要のあるノードＮ１２の電荷をＣＶとし、ＮＭ
ＯＳ ＭＮ１２、ＭＮ１３のチャージ引き抜きの電流値
をそれぞれＩとすると、クロックＤ（ｎ−１）1からＣ
Ｖの電荷量を２Ｉの電流で引き抜いた結果、すなわち ＣＶ／２Ｉ がクロックＤ（ｎ−１）1の立上がりエッジからクロッ
クＰ1の立上がりまでのタイミングを表す。
【００４５】クロックＰ1の立下がりタイミングは、２
入力ＮＡＮＤ１０の出力がＬｏｗになることで、ＰＭＯ
Ｓ ＭＰ１１が導通し、ノードＮ１２がＨｉｇｈに充電
されることによる。２入力ＮＡＮＤ１０には、クロック
Ｄ（ｎ−１）2とクロックＰ2が入力し、クロックＤ（ｎ
−１）2とクロックＰ2が両者Ｈｉｇｈの時のみ出力は、
Ｌｏｗになる。実際、クロックＰ2がＨｉｇｈの期間
は、クロックＤ（ｎ−１）2がＨｉｇｈの期間内に収ま
るので、出力されるクロックは、クロックＰ2を反転さ
せたパターンになるが、パワーのｏｎ時にクロックＰ2
の初期値が確定しない時に使うことになるので、クロッ
クＤ（ｎ−１）2との間に論理を取っている。
入力ＮＡＮＤ１０の出力がＬｏｗになることで、ＰＭＯ
Ｓ ＭＰ１１が導通し、ノードＮ１２がＨｉｇｈに充電
されることによる。２入力ＮＡＮＤ１０には、クロック
Ｄ（ｎ−１）2とクロックＰ2が入力し、クロックＤ（ｎ
−１）2とクロックＰ2が両者Ｈｉｇｈの時のみ出力は、
Ｌｏｗになる。実際、クロックＰ2がＨｉｇｈの期間
は、クロックＤ（ｎ−１）2がＨｉｇｈの期間内に収ま
るので、出力されるクロックは、クロックＰ2を反転さ
せたパターンになるが、パワーのｏｎ時にクロックＰ2
の初期値が確定しない時に使うことになるので、クロッ
クＤ（ｎ−１）2との間に論理を取っている。
【００４６】図７に示すタイミング差分割器４ａ2の内
部動作についても、図１０のｔ１からｔ３期間で１周期
になっているので、その１周期の期間内部ノード波形を
図示してある。まず、クロックＰ2の立上がりタイミン
グについて説明する。クロックＤ（ｎ−１）1の立上が
りエッジから時間ｔＣＫｎの期間ノードＮ２２のチャー
ジがＮＭＯＳ ＭＮ２１に引き抜かれ、時間ｔＣＫｎ
後、クロックＤ（ｎ−１）2の立上がりエッジからノー
ドＮ２２の残りのチャージがＮＭＯＳ ＭＮ２２、２３
に引き抜かれ、それにより、ノードＮ２２の電位がイン
バータ１１のしきい値に達したところでクロックＰ2の
エッジが立上がる。ノードＮ２２の電荷をＣＶとし、Ｎ
ＭＯＳ ＭＮ２１、ＭＮ２２、ＭＮ２３のチャージ引き
抜きの電流値をそれぞれＩとすると、クロックＤ（ｎ−
１）1からＣＶの電流をｔＣＫｎの期間Ｉの電流でひき
ぬき、残りの期間を２Ｉで引き抜いた結果、すなわち ｔＣＫｎ＋（ＣＶ−ｔＣＫｎ・Ｉ）／２Ｉ＝ＣＶ＋ｔＣ
Ｋｎ／２ がクロックＤ（ｎ−１）1の立上がりエッジからクロッ
クＰ2の立上がりまでのタイミングを表す。従って、ク
ロックＰ1の立上がりとのタイミング差をみると、丁度
ｔＣＫｎ／２となる。
部動作についても、図１０のｔ１からｔ３期間で１周期
になっているので、その１周期の期間内部ノード波形を
図示してある。まず、クロックＰ2の立上がりタイミン
グについて説明する。クロックＤ（ｎ−１）1の立上が
りエッジから時間ｔＣＫｎの期間ノードＮ２２のチャー
ジがＮＭＯＳ ＭＮ２１に引き抜かれ、時間ｔＣＫｎ
後、クロックＤ（ｎ−１）2の立上がりエッジからノー
ドＮ２２の残りのチャージがＮＭＯＳ ＭＮ２２、２３
に引き抜かれ、それにより、ノードＮ２２の電位がイン
バータ１１のしきい値に達したところでクロックＰ2の
エッジが立上がる。ノードＮ２２の電荷をＣＶとし、Ｎ
ＭＯＳ ＭＮ２１、ＭＮ２２、ＭＮ２３のチャージ引き
抜きの電流値をそれぞれＩとすると、クロックＤ（ｎ−
１）1からＣＶの電流をｔＣＫｎの期間Ｉの電流でひき
ぬき、残りの期間を２Ｉで引き抜いた結果、すなわち ｔＣＫｎ＋（ＣＶ−ｔＣＫｎ・Ｉ）／２Ｉ＝ＣＶ＋ｔＣ
Ｋｎ／２ がクロックＤ（ｎ−１）1の立上がりエッジからクロッ
クＰ2の立上がりまでのタイミングを表す。従って、ク
ロックＰ1の立上がりとのタイミング差をみると、丁度
ｔＣＫｎ／２となる。
【００４７】クロックＰ2の立下がりタイミングは、２
入力ＮＡＮＤ１０の出力がＬｏｗになることで、ＰＭＯ
Ｓ ＭＰ２１が導通し、ノードＮ２２がＨｉｇｈに充電
されることによる。２入力ＮＡＮＤ１０には、クロック
Ｄ（ｎ−１）2とクロックＰ3が入力し、クロックＤ（ｎ
−１）2とクロックＰ3が両者Ｈｉｇｈの時のみ出力は、
Ｌｏｗになる。
入力ＮＡＮＤ１０の出力がＬｏｗになることで、ＰＭＯ
Ｓ ＭＰ２１が導通し、ノードＮ２２がＨｉｇｈに充電
されることによる。２入力ＮＡＮＤ１０には、クロック
Ｄ（ｎ−１）2とクロックＰ3が入力し、クロックＤ（ｎ
−１）2とクロックＰ3が両者Ｈｉｇｈの時のみ出力は、
Ｌｏｗになる。
【００４８】次にクロックＰ3、Ｐ4について説明する。
クロックＰ1とＰ3の立上がりタイミング差は、クロック
Ｄ（ｎ−１）1の立上がりエッジとクロックＤ（ｎ−
１）2の立上がりエッジのタイミング差がｔＣＫｎであ
ることより、ｔＣＫｎとなる。従って、クロックＰ2と
Ｐ3との立上がりタイミング差も、１／２ｔＣＫｎにな
る。同様にクロックＰ3とＰ4、Ｐ4とＰ1の立上がりタイ
ミング差も、１／２ｔＣＫｎになる。従って、前述した
ようにクロックＰ1、Ｐ2、Ｐ3、Ｐ4は、２５％の４相の
信号となる。クロックＰ1とＰ3、Ｐ2とＰ4がそれぞれ図
１１に示したＮＯＲ１２とインバータ１３からなる多重
化回路４ｂ1，４ｂ2で多重化され、デューティー５０％
の２相クロック信号になる。
クロックＰ1とＰ3の立上がりタイミング差は、クロック
Ｄ（ｎ−１）1の立上がりエッジとクロックＤ（ｎ−
１）2の立上がりエッジのタイミング差がｔＣＫｎであ
ることより、ｔＣＫｎとなる。従って、クロックＰ2と
Ｐ3との立上がりタイミング差も、１／２ｔＣＫｎにな
る。同様にクロックＰ3とＰ4、Ｐ4とＰ1の立上がりタイ
ミング差も、１／２ｔＣＫｎになる。従って、前述した
ようにクロックＰ1、Ｐ2、Ｐ3、Ｐ4は、２５％の４相の
信号となる。クロックＰ1とＰ3、Ｐ2とＰ4がそれぞれ図
１１に示したＮＯＲ１２とインバータ１３からなる多重
化回路４ｂ1，４ｂ2で多重化され、デューティー５０％
の２相クロック信号になる。
【００４９】クロックＰ1の立上がりに対し、クロック
Ｐ2の立上がりが１／２ｔＣＫｎになるためには、ノー
ドＮ２２の電荷をｔＣＫｎの期間ＮＭＯＳ ＭＮ２１で
引き抜いてもインバータ１１のしきい値に達しない条
件、すなわち ＣＶ−ｔＣＫｎ・Ｉ＞０ を満たす必要がある。ところが、ｔＣＫｎは、外部クロ
ック１の周期で設計時にあらかじめ決まっておらず、Ｉ
もまたデバイス特性によりばらつく。そこで、ＣＶ値を
外部クロック１の周期およびデバイス特性に応じて変更
することで対応している。
Ｐ2の立上がりが１／２ｔＣＫｎになるためには、ノー
ドＮ２２の電荷をｔＣＫｎの期間ＮＭＯＳ ＭＮ２１で
引き抜いてもインバータ１１のしきい値に達しない条
件、すなわち ＣＶ−ｔＣＫｎ・Ｉ＞０ を満たす必要がある。ところが、ｔＣＫｎは、外部クロ
ック１の周期で設計時にあらかじめ決まっておらず、Ｉ
もまたデバイス特性によりばらつく。そこで、ＣＶ値を
外部クロック１の周期およびデバイス特性に応じて変更
することで対応している。
【００５０】既に説明したように容量素子と接続したＮ
ＭＯＳのゲート（図６では、ＭＮ１７〜１９）には、制
御信号７が入力し、共通ノード（図６では、Ｎ１２）の
負荷を制御信号７で可変に出来る。本実施例では、ＮＭ
ＯＳと容量素子ともに、１：２：４のサイズ比となって
いることより、８段階に調整できる。また、同じくすで
に説明したように、制御信号７は、周期検知回路６にお
いて、外部クロック１の周期中のリングオシレータ発信
回数をカウンターでカウントし、カウント数に応じた値
である。この回路構成では、外部クロック１の周期とデ
バイスの特性を代表するリングオシレータの周期の相対
的な関係がコード化されるので、外部クロック１の周期
に対する動作範囲の増大のみならず、デバイスの特性ば
らつきが解消される。
ＭＯＳのゲート（図６では、ＭＮ１７〜１９）には、制
御信号７が入力し、共通ノード（図６では、Ｎ１２）の
負荷を制御信号７で可変に出来る。本実施例では、ＮＭ
ＯＳと容量素子ともに、１：２：４のサイズ比となって
いることより、８段階に調整できる。また、同じくすで
に説明したように、制御信号７は、周期検知回路６にお
いて、外部クロック１の周期中のリングオシレータ発信
回数をカウンターでカウントし、カウント数に応じた値
である。この回路構成では、外部クロック１の周期とデ
バイスの特性を代表するリングオシレータの周期の相対
的な関係がコード化されるので、外部クロック１の周期
に対する動作範囲の増大のみならず、デバイスの特性ば
らつきが解消される。
【００５１】また、本実施例では、二相クロック逓倍回
路５1〜５nを直列に接続しており、それぞれの入力クロ
ックＤ1、Ｄ〜Ｄ（ｎ−１）1、Ｄ（ｎ−１）2の周波数
は、倍ずつ変化するため、ＣＶ値が最適になるように容
量値を二相クロック逓倍回路５1〜５n間で調整してい
る。
路５1〜５nを直列に接続しており、それぞれの入力クロ
ックＤ1、Ｄ〜Ｄ（ｎ−１）1、Ｄ（ｎ−１）2の周波数
は、倍ずつ変化するため、ＣＶ値が最適になるように容
量値を二相クロック逓倍回路５1〜５n間で調整してい
る。
【００５２】以上説明したように、本実施例では、外部
クロック１を２分周し、２相クロックを生成することに
より、ＰＬＬ、ＤＬＬなどのフィードバック回路を使う
ことなく、逓倍クロックを作ることが可能になった。
クロック１を２分周し、２相クロックを生成することに
より、ＰＬＬ、ＤＬＬなどのフィードバック回路を使う
ことなく、逓倍クロックを作ることが可能になった。
【００５３】（実施例２）図１２は、本発明の実施例２
を示す回路図である。本実施例は、１／４分周器２、４
相クロック逓倍回路５、クロック合成回路３と、周期検
知回路６からなり、複数の４相クロック逓倍回路５（５
ａ1〜５ａn）を直列に接続した構成になっている。
を示す回路図である。本実施例は、１／４分周器２、４
相クロック逓倍回路５、クロック合成回路３と、周期検
知回路６からなり、複数の４相クロック逓倍回路５（５
ａ1〜５ａn）を直列に接続した構成になっている。
【００５４】次に動作を図１３を用いて示す。この回路
では、外部クロック信号１を１／４分周器２で分周し、
４相のクロックＱ1、Ｑ2、Ｑ3、Ｑ4を生成し、このクロ
ックＱ1、Ｑ2、Ｑ3、Ｑ4を４相クロック逓倍回路５ａ1
で倍周した４相クロックＱ11、Ｑ12、Ｑ13、Ｑ14を生成
する。同様の過程を４相クロック逓倍回路５ａ2〜５ａn
まで繰り返し、２ｎ逓倍した４相のクロックＱ1、Ｑ2、
Ｑ3、Ｑ4を得る。このクロックＱ1、Ｑ2、Ｑ3、Ｑ4をク
ロック合成回路８で合成し、逓倍クロック９ｂを得る。
では、外部クロック信号１を１／４分周器２で分周し、
４相のクロックＱ1、Ｑ2、Ｑ3、Ｑ4を生成し、このクロ
ックＱ1、Ｑ2、Ｑ3、Ｑ4を４相クロック逓倍回路５ａ1
で倍周した４相クロックＱ11、Ｑ12、Ｑ13、Ｑ14を生成
する。同様の過程を４相クロック逓倍回路５ａ2〜５ａn
まで繰り返し、２ｎ逓倍した４相のクロックＱ1、Ｑ2、
Ｑ3、Ｑ4を得る。このクロックＱ1、Ｑ2、Ｑ3、Ｑ4をク
ロック合成回路８で合成し、逓倍クロック９ｂを得る。
【００５５】ここで、周期検知回路６は、固定された段
数のリングオシレータとカウンターから構成され、外部
クロック１の周期中のリングオシレータ発信回数をカウ
ンターでカウントし、カウント数に応じて、制御信号７
を出力し、４相クロック逓倍回路５中の負荷を調整する
ようになっている。この回路６により、回路の外部クロ
ック周期の動作範囲、デバイスの特性ばらつきが解消さ
れる。
数のリングオシレータとカウンターから構成され、外部
クロック１の周期中のリングオシレータ発信回数をカウ
ンターでカウントし、カウント数に応じて、制御信号７
を出力し、４相クロック逓倍回路５中の負荷を調整する
ようになっている。この回路６により、回路の外部クロ
ック周期の動作範囲、デバイスの特性ばらつきが解消さ
れる。
【００５６】次に図１４を用いて、４相クロック逓倍回
路５の内部の構成について説明する。４相クロック逓倍
回路５ａ1〜５ａnは、同じ構成になっており、ここで
は、４相のクロックを逓倍出力する回路について説明す
る。４相クロック逓倍回路５は、８組のタイミング差分
割器４ａ1〜４ａ8、８組のパルス幅補正回路４ｃ1〜４
ｃ8と、４組の多重化回路４ｂ1〜４ｂ4とから構成され
ている。８組のタイミング差分割器４ａ1〜４ａ8、８組
のパルス幅補正回路４ｃ1〜４ｃ8と、４組の多重化回路
４ｂ1〜４ｂ4との内部回路については、後述する。
路５の内部の構成について説明する。４相クロック逓倍
回路５ａ1〜５ａnは、同じ構成になっており、ここで
は、４相のクロックを逓倍出力する回路について説明す
る。４相クロック逓倍回路５は、８組のタイミング差分
割器４ａ1〜４ａ8、８組のパルス幅補正回路４ｃ1〜４
ｃ8と、４組の多重化回路４ｂ1〜４ｂ4とから構成され
ている。８組のタイミング差分割器４ａ1〜４ａ8、８組
のパルス幅補正回路４ｃ1〜４ｃ8と、４組の多重化回路
４ｂ1〜４ｂ4との内部回路については、後述する。
【００５７】ここでは、４相クロック逓倍回路５nの内
部の接続および動作について、図１４、図１５を用いて
説明する。４相クロック逓倍回路５nには、前段からの
４相のクロックＱ（ｎ−１）1〜Ｑ（ｎ−１）4および周
期検知回路６からの制御信号７が入力し、倍周された４
相のクロックＱｎ1〜Ｑｎ4を出力する。４相クロック逓
倍回路５nにおいては、制御信号７は、８組のタイミン
グ差分割器４ａ1〜４ａ8に入力し、クロックＱ（ｎ−
１）1〜Ｄ（ｎ−１）4 は、タイミング分割器４ａ1，４
ａ3，４ａ5，４ａ7にそれぞれ１信号ずつ入力し、タイ
ミング分割器４ａ2，４ａ4，４ａ6，４ａ8には、それぞ
れ２信号ずつ入力する。そして、８組のクロックＴ２1
〜Ｔ２8が８組のタイミング差分割器４ａ1〜４ａ8から
出力する。
部の接続および動作について、図１４、図１５を用いて
説明する。４相クロック逓倍回路５nには、前段からの
４相のクロックＱ（ｎ−１）1〜Ｑ（ｎ−１）4および周
期検知回路６からの制御信号７が入力し、倍周された４
相のクロックＱｎ1〜Ｑｎ4を出力する。４相クロック逓
倍回路５nにおいては、制御信号７は、８組のタイミン
グ差分割器４ａ1〜４ａ8に入力し、クロックＱ（ｎ−
１）1〜Ｄ（ｎ−１）4 は、タイミング分割器４ａ1，４
ａ3，４ａ5，４ａ7にそれぞれ１信号ずつ入力し、タイ
ミング分割器４ａ2，４ａ4，４ａ6，４ａ8には、それぞ
れ２信号ずつ入力する。そして、８組のクロックＴ２1
〜Ｔ２8が８組のタイミング差分割器４ａ1〜４ａ8から
出力する。
【００５８】図１５で示すように、クロックＴ２1の立
上がりは、クロックＱ（ｎ−１）1の立上がりからの内
部遅延分の遅れで決定される。クロックＴ２2の立上が
りは、クロックＱ（ｎ−１）1の立上がりとクロックＱ
（ｎ−１）2の立上がりのタイミングのタイミング分割
と内部遅延分の遅れで決定される。クロックＴ２3の立
上がりは、クロックＱ（ｎ−１）2の立上がりからの内
部遅延分の遅れで決定される。クロックＴ２4の立上が
りは、クロックＱ（ｎ−１）2の立上がりとクロックＱ
（ｎ−１）3の立上がりのタイミングのタイミング分割
と内部遅延分の遅れで決定される。クロックＴ２5の立
上がりは、クロックＱ（ｎ−１）3の立上がりからの内
部遅延分の遅れで決定される。クロックＴ２6の立上が
りは、クロックＱ（ｎ−１）3の立上がりとクロックＱ
（ｎ−１）4の立上がりのタイミングのタイミング分割
と内部遅延分の遅れで決定される。クロックＴ２7の立
ち上がりは、クロックＱ（ｎ−１）4の立ち上がりから
の内部遅延分決定される。クロックＴ２8の立上がり
は、クロックＱ（ｎ−１）4の立上がりとクロックＱ
（ｎ−１）1の立上がりのタイミングのタイミング分割
と内部遅延分の遅れで決定される。クロックＴ２1とＴ
２3は、パルス幅補正回路２１６に入力し、パルス幅補
正回路４ａ1では、クロックＴ２1で決定される立下がり
エッジ、クロックＴ２3で決定される立上がりエッジを
有するＬパルスＰ２1を出力する。同様の手順でＬパル
スＰ２2〜Ｐ２8が生成される。従って、クロックＰ２1
〜Ｐ２8は、位相が４５度ずつずれたデューティー２５
％の８相のＬパルス群になる。
上がりは、クロックＱ（ｎ−１）1の立上がりからの内
部遅延分の遅れで決定される。クロックＴ２2の立上が
りは、クロックＱ（ｎ−１）1の立上がりとクロックＱ
（ｎ−１）2の立上がりのタイミングのタイミング分割
と内部遅延分の遅れで決定される。クロックＴ２3の立
上がりは、クロックＱ（ｎ−１）2の立上がりからの内
部遅延分の遅れで決定される。クロックＴ２4の立上が
りは、クロックＱ（ｎ−１）2の立上がりとクロックＱ
（ｎ−１）3の立上がりのタイミングのタイミング分割
と内部遅延分の遅れで決定される。クロックＴ２5の立
上がりは、クロックＱ（ｎ−１）3の立上がりからの内
部遅延分の遅れで決定される。クロックＴ２6の立上が
りは、クロックＱ（ｎ−１）3の立上がりとクロックＱ
（ｎ−１）4の立上がりのタイミングのタイミング分割
と内部遅延分の遅れで決定される。クロックＴ２7の立
ち上がりは、クロックＱ（ｎ−１）4の立ち上がりから
の内部遅延分決定される。クロックＴ２8の立上がり
は、クロックＱ（ｎ−１）4の立上がりとクロックＱ
（ｎ−１）1の立上がりのタイミングのタイミング分割
と内部遅延分の遅れで決定される。クロックＴ２1とＴ
２3は、パルス幅補正回路２１６に入力し、パルス幅補
正回路４ａ1では、クロックＴ２1で決定される立下がり
エッジ、クロックＴ２3で決定される立上がりエッジを
有するＬパルスＰ２1を出力する。同様の手順でＬパル
スＰ２2〜Ｐ２8が生成される。従って、クロックＰ２1
〜Ｐ２8は、位相が４５度ずつずれたデューティー２５
％の８相のＬパルス群になる。
【００５９】この後、クロックＰ２1と位相が１８０度
ずれたクロックＰ２5は、多重化回路４ｂ1で多重化反転
され、デューティー２５％のクロックＱｎ1として出力
される。同様の手順でクロックＱｎ2〜Ｑｎ4が生成され
る。従って、クロックＱｎ1〜Ｑｎ4は、位相が９０度ず
つずれたデューティー５０％の４相のＨパルス群にな
る。クロックＱｎ1〜Ｑｎ4の周期は、クロックＱ（ｎ−
１）1〜Ｑ（ｎ−１）4の丁度１／２になる。すなわちク
ロックＱ（ｎ−１）1〜Ｑ（ｎ−１）4からクロックＱｎ
1〜Ｑｎ4を生成する過程で丁度２倍に倍周されたことに
なる。
ずれたクロックＰ２5は、多重化回路４ｂ1で多重化反転
され、デューティー２５％のクロックＱｎ1として出力
される。同様の手順でクロックＱｎ2〜Ｑｎ4が生成され
る。従って、クロックＱｎ1〜Ｑｎ4は、位相が９０度ず
つずれたデューティー５０％の４相のＨパルス群にな
る。クロックＱｎ1〜Ｑｎ4の周期は、クロックＱ（ｎ−
１）1〜Ｑ（ｎ−１）4の丁度１／２になる。すなわちク
ロックＱ（ｎ−１）1〜Ｑ（ｎ−１）4からクロックＱｎ
1〜Ｑｎ4を生成する過程で丁度２倍に倍周されたことに
なる。
【００６０】次に図１６，図１７を用いて、タイミング
差分割器４ａ1〜４ａ8の内部回路について説明する。タ
イミング差分割器４ａ1〜４ａ8は、全く等しい回路構成
を有するので、ここでは、タイミング差分割器４ａ1，
４ａ2についてのみ説明する。図１６は、タイミング差
分割器４ａ1、図１７は、タイミング差分割器４ａ2の内
部回路図である。
差分割器４ａ1〜４ａ8の内部回路について説明する。タ
イミング差分割器４ａ1〜４ａ8は、全く等しい回路構成
を有するので、ここでは、タイミング差分割器４ａ1，
４ａ2についてのみ説明する。図１６は、タイミング差
分割器４ａ1、図１７は、タイミング差分割器４ａ2の内
部回路図である。
【００６１】図１６と図１７は、入出力信号以外は、全
く同じ回路構成であり、１つの２入力ＮＯＲ、１つのイ
ンバータ、３組のＮＭＯＳと容量素子から構成されてい
る。３組のＮＭＯＳと容量素子は、ＮＭＯＳと容量素子
ともに、１：２：４のサイズ比となっている。ここで、
ＭＮ５１〜５２，６１〜６３はＮチャネル型ＭＯＳＦＥ
Ｔ、１４は２入力ＮＯＲ、１５はインバータ、ＣＡＰ５
１〜５３，６１〜６３は容量素子である。
く同じ回路構成であり、１つの２入力ＮＯＲ、１つのイ
ンバータ、３組のＮＭＯＳと容量素子から構成されてい
る。３組のＮＭＯＳと容量素子は、ＮＭＯＳと容量素子
ともに、１：２：４のサイズ比となっている。ここで、
ＭＮ５１〜５２，６１〜６３はＮチャネル型ＭＯＳＦＥ
Ｔ、１４は２入力ＮＯＲ、１５はインバータ、ＣＡＰ５
１〜５３，６１〜６３は容量素子である。
【００６２】３つ容量素子ＣＡＰ５１〜５３，６１〜６
３のそれぞれ一方の電極は、ＧＮＤに接続する。２入力
ＮＯＲ１４の出力側、および容量素子と接続したＮＭＯ
ＳＭＮ５１〜５２，６１〜６３の容量素子と接続しない
側の電極は、全て同じ共通ノード（図１５では、Ｎ５
１、図１５では、Ｎ６１）に接続する。このノードは、
インバータ１５の入力側に接続する。容量素子と接続し
たＮＭＯＳの ＭＮ５１〜５２，６１〜６３のゲートに
は、制御信号７が入力し、共通ノードの負荷を制御信号
７で可変に出来る。本実施例でも、ＮＭＯＳのゲート幅
と容量素子の容量とは、１：２：４のサイズ比となって
いることより、８段階に調整出来る。
３のそれぞれ一方の電極は、ＧＮＤに接続する。２入力
ＮＯＲ１４の出力側、および容量素子と接続したＮＭＯ
ＳＭＮ５１〜５２，６１〜６３の容量素子と接続しない
側の電極は、全て同じ共通ノード（図１５では、Ｎ５
１、図１５では、Ｎ６１）に接続する。このノードは、
インバータ１５の入力側に接続する。容量素子と接続し
たＮＭＯＳの ＭＮ５１〜５２，６１〜６３のゲートに
は、制御信号７が入力し、共通ノードの負荷を制御信号
７で可変に出来る。本実施例でも、ＮＭＯＳのゲート幅
と容量素子の容量とは、１：２：４のサイズ比となって
いることより、８段階に調整出来る。
【００６３】２入力ＮＯＲ１４への入力信号のみが、図
１６、図１７で異なる。図１６では、２入力ＮＯＲ１４
に同じ２つのクロックＱ（ｎ−１）1が入力し、図１７
では、２入力ＮＯＲ１４に異なるクロックＱ（ｎ−１）
1とクロックＱ（ｎ−１）2が入力する。図１６では、ク
ロックＱ（ｎ−１）1と制御信号７とが入力し、クロッ
クＴ２1が出力する。図１７では、クロックＱ（ｎ−
１）1、Ｑ（ｎ−１）2と制御信号７が入力し、クロック
Ｔ２2が出力する。
１６、図１７で異なる。図１６では、２入力ＮＯＲ１４
に同じ２つのクロックＱ（ｎ−１）1が入力し、図１７
では、２入力ＮＯＲ１４に異なるクロックＱ（ｎ−１）
1とクロックＱ（ｎ−１）2が入力する。図１６では、ク
ロックＱ（ｎ−１）1と制御信号７とが入力し、クロッ
クＴ２1が出力する。図１７では、クロックＱ（ｎ−
１）1、Ｑ（ｎ−１）2と制御信号７が入力し、クロック
Ｔ２2が出力する。
【００６４】次に、タイミング差分割器４ａ1とタイミ
ング差分割器４ａ2の内部動作を図１８を用いて説明す
る。
ング差分割器４ａ2の内部動作を図１８を用いて説明す
る。
【００６５】図１６のタイミング差分割器４ａ1の内部
動作については、図１８のｔｃ２１からｔｃ２４の期間
で動作部分が完了するので、その１期間の内部ノード波
形を図示してある。まず、出力されるクロックＴ２1の
立上がりタイミングについて説明する。クロックＱ（ｎ
−１）1の立上がりエッジによりノードＮ５１のチャー
ジがＮＯＲ１４に引き抜かれそれにより、ノードＮ５１
の電位がインバータ１５のしきい値に達したところで、
インバータ１５からクロックＴ２1のエッジが立上が
る。インバータ１５のしきい値に達したところまで引き
抜く必要のあるノードＮ５１の電荷をＣＶとし、ＮＭＯ
Ｓそれぞれのチャージ引き抜きの電流値をそれぞれＩと
すると、クロックＱ（ｎ−１）1の立上がりからＣＶの
電荷量を２Ｉの電流でひきぬいた結果、すなわち ＣＶ／２Ｉ がクロックＱ（ｎ−１）1の立上がりエッジからクロッ
クＴ２1の立上がりまでのタイミングを表す。クロック
Ｔ２1の立上がりタイミングは、クロックＱ（ｎ−１）1
がＬｏｗになり、２入力ＮＯＲ１４の出力側ノードＮ５
１がＨｉｇｈに充電されることによる。
動作については、図１８のｔｃ２１からｔｃ２４の期間
で動作部分が完了するので、その１期間の内部ノード波
形を図示してある。まず、出力されるクロックＴ２1の
立上がりタイミングについて説明する。クロックＱ（ｎ
−１）1の立上がりエッジによりノードＮ５１のチャー
ジがＮＯＲ１４に引き抜かれそれにより、ノードＮ５１
の電位がインバータ１５のしきい値に達したところで、
インバータ１５からクロックＴ２1のエッジが立上が
る。インバータ１５のしきい値に達したところまで引き
抜く必要のあるノードＮ５１の電荷をＣＶとし、ＮＭＯ
Ｓそれぞれのチャージ引き抜きの電流値をそれぞれＩと
すると、クロックＱ（ｎ−１）1の立上がりからＣＶの
電荷量を２Ｉの電流でひきぬいた結果、すなわち ＣＶ／２Ｉ がクロックＱ（ｎ−１）1の立上がりエッジからクロッ
クＴ２1の立上がりまでのタイミングを表す。クロック
Ｔ２1の立上がりタイミングは、クロックＱ（ｎ−１）1
がＬｏｗになり、２入力ＮＯＲ１４の出力側ノードＮ５
１がＨｉｇｈに充電されることによる。
【００６６】図１７のタイミング差分割器４ａ2の内部
動作についても、図１８のｔａ２１からｔａ２４の期間
で動作部分がほぼ完了するので、その動作期間の内部ノ
ード波形を図示してある。まず、出力されるクロックＴ
２2の立上がりタイミングについて説明する。クロック
Ｑ（ｎ−１）1の立上がりエッジから時間ｔＣＫｎの期
間ノードＮ６１のチャージがＮＭＯＳに引き抜かれ、時
間ｔＣＫｎ後、クロックＱ（ｎ−１）2の立上がりエッ
ジからノードＮ６１の残りのチャージがＮＭＯＳに引き
抜かれ、それにより、ノードＮ６１の電位がインバータ
１５のしきい値に達したところでクロックＴ２2のエッ
ジが立上がる。ノードＮ６１の電荷をＣＶとし、ＮＭＯ
Ｓそれぞれのチャージ引き抜きの電流値をそれぞれＩと
すると、クロックＱ（ｎ−１）1からＣＶの電荷量をｔ
ＣＫｎの期間Ｉの電流でひきぬき、残りの期間を２Ｉで
引き抜いた結果すなわち ｔＣＫｎ＋（ＣＶ−ｔＣＫｎ・Ｉ）／２Ｉ＝ＣＶ＋ｔＣ
Ｋｎ／２ がクロックＱ（ｎ−１）1の立上がりエッジからクロッ
クＴ２2の立上がりまでのタイミングを表す。従って、
クロックＴ２1の立上がりとのタイミング差をみると、
丁度ｔＣＫｎ／２となる。
動作についても、図１８のｔａ２１からｔａ２４の期間
で動作部分がほぼ完了するので、その動作期間の内部ノ
ード波形を図示してある。まず、出力されるクロックＴ
２2の立上がりタイミングについて説明する。クロック
Ｑ（ｎ−１）1の立上がりエッジから時間ｔＣＫｎの期
間ノードＮ６１のチャージがＮＭＯＳに引き抜かれ、時
間ｔＣＫｎ後、クロックＱ（ｎ−１）2の立上がりエッ
ジからノードＮ６１の残りのチャージがＮＭＯＳに引き
抜かれ、それにより、ノードＮ６１の電位がインバータ
１５のしきい値に達したところでクロックＴ２2のエッ
ジが立上がる。ノードＮ６１の電荷をＣＶとし、ＮＭＯ
Ｓそれぞれのチャージ引き抜きの電流値をそれぞれＩと
すると、クロックＱ（ｎ−１）1からＣＶの電荷量をｔ
ＣＫｎの期間Ｉの電流でひきぬき、残りの期間を２Ｉで
引き抜いた結果すなわち ｔＣＫｎ＋（ＣＶ−ｔＣＫｎ・Ｉ）／２Ｉ＝ＣＶ＋ｔＣ
Ｋｎ／２ がクロックＱ（ｎ−１）1の立上がりエッジからクロッ
クＴ２2の立上がりまでのタイミングを表す。従って、
クロックＴ２1の立上がりとのタイミング差をみると、
丁度ｔＣＫｎ／２となる。
【００６７】クロックＴ２2の立上がりタイミングは、
クロックＱ（ｎ−１）1とＱ（ｎ−１）２の両方がＬｏ
ｗになり、２入力ＮＯＲ１４の出力側ノードＮ６１がＨ
ｉｇｈに充電されることによる。
クロックＱ（ｎ−１）1とＱ（ｎ−１）２の両方がＬｏ
ｗになり、２入力ＮＯＲ１４の出力側ノードＮ６１がＨ
ｉｇｈに充電されることによる。
【００６８】クロックＴ２3〜Ｔ２8についても同様に説
明され、クロックＴ２1〜Ｔ２8の立上がりタイミング差
は、それぞれ１／２ｔＣＫｎになる。
明され、クロックＴ２1〜Ｔ２8の立上がりタイミング差
は、それぞれ１／２ｔＣＫｎになる。
【００６９】パルス幅補正回路４ｃ1〜４ｃ8は図１９に
示すように、インバータ１６と２入力ＮＡＮＤ１７から
なり、前述のように、位相が４５度ずつずれたデューテ
ィー２５％の８相のＬパルス（分割信号）群Ｐ２1〜Ｐ
２8を生成する。
示すように、インバータ１６と２入力ＮＡＮＤ１７から
なり、前述のように、位相が４５度ずつずれたデューテ
ィー２５％の８相のＬパルス（分割信号）群Ｐ２1〜Ｐ
２8を生成する。
【００７０】多重化回路４ｂ1〜４ｂ4は図２０に示すよ
うに、２入力ＮＡＮＤ１８からなり、前述のように、位
相が９０度ずつずれたデューティー５０％の４相のＨパ
ルス（クロック）群Ｑｎ1〜Ｑｎ4を生成する。クロック
Ｑｎ1〜Ｑｎ4の周期は、クロックＱ（ｎ−１）1〜Ｑ
（ｎ−１）4の丁度１／２になる。
うに、２入力ＮＡＮＤ１８からなり、前述のように、位
相が９０度ずつずれたデューティー５０％の４相のＨパ
ルス（クロック）群Ｑｎ1〜Ｑｎ4を生成する。クロック
Ｑｎ1〜Ｑｎ4の周期は、クロックＱ（ｎ−１）1〜Ｑ
（ｎ−１）4の丁度１／２になる。
【００７１】以上のように本実施例においても、共通ノ
ード（図１５では、Ｎ６１）の負荷を可変にする必要な
条件は、実施例１と等しいので、動作目的の等しい容
量、ＮＭＯＳを組み合わせている。従って、本実施例に
おいても、外部クロック信号１の周期に対する動作範囲
の増大のみならず、デバイスの特性ばらつきが解消され
る。
ード（図１５では、Ｎ６１）の負荷を可変にする必要な
条件は、実施例１と等しいので、動作目的の等しい容
量、ＮＭＯＳを組み合わせている。従って、本実施例に
おいても、外部クロック信号１の周期に対する動作範囲
の増大のみならず、デバイスの特性ばらつきが解消され
る。
【００７２】以上説明したように、本実施例では、外部
クロック１を４分周し、４相のクロックをあらかじめ作
ることにより、ＰＬＬ、ＤＬＬなどのフィードバック回
路を使うことなく、逓倍クロックを作ることが可能にな
った。また本実施例では、４分周することで、ＮＡＮ
Ｄ、ＮＯＲ、インバータなどのＣＭＯＳ基本素子を用
い、完全にスタティックな単純な回路で逓倍回路を構成
することができるという利点を有する。
クロック１を４分周し、４相のクロックをあらかじめ作
ることにより、ＰＬＬ、ＤＬＬなどのフィードバック回
路を使うことなく、逓倍クロックを作ることが可能にな
った。また本実施例では、４分周することで、ＮＡＮ
Ｄ、ＮＯＲ、インバータなどのＣＭＯＳ基本素子を用
い、完全にスタティックな単純な回路で逓倍回路を構成
することができるという利点を有する。
【００７３】なお、以上の実施例１、２では、二相のク
ロックから二相の逓倍クロック、４相のクロックから４
相の逓倍クロックを生成する場合について説明したが、
タイミング差分割器をツリー状に並列接続することによ
り、クロックの相数を２相，４相，８相と指数関数的に
増やし、より高い周波数成分を発生することが可能であ
る。
ロックから二相の逓倍クロック、４相のクロックから４
相の逓倍クロックを生成する場合について説明したが、
タイミング差分割器をツリー状に並列接続することによ
り、クロックの相数を２相，４相，８相と指数関数的に
増やし、より高い周波数成分を発生することが可能であ
る。
【００７４】
【発明の効果】以上説明したように本発明によれば、外
部クロックを多相のクロックに分周し、各相の中間タイ
ミングをとることにより、逓倍したクロックをループ構
成を用いることなく、容易に生成することができる。
部クロックを多相のクロックに分周し、各相の中間タイ
ミングをとることにより、逓倍したクロックをループ構
成を用いることなく、容易に生成することができる。
【００７５】したがって、逓倍クロックを得る期間を短
縮することでき、また、必要なクロック数があらかじめ
予測できるため、逓倍されたクロックを使用するまでの
待ち時間を大幅に削減することができる。
縮することでき、また、必要なクロック数があらかじめ
予測できるため、逓倍されたクロックを使用するまでの
待ち時間を大幅に削減することができる。
【図１】本発明の実施形態に係るクロック信号制御装置
を示す回路構成図である。
を示す回路構成図である。
【図２】本発明の実施例１を示す回路構成図である。
【図３】本発明の実施例１の動作を示すタイミングチャ
ートである。
ートである。
【図４】本発明の実施例１に用いた二相クロック逓倍回
路を示す回路図である。
路を示す回路図である。
【図５】本発明の実施例１に用いた二相クロック逓倍回
路の動作を示すタイミングチャートである。
路の動作を示すタイミングチャートである。
【図６】本発明の実施例１に用いたタイミング差分割器
を示す回路図である。
を示す回路図である。
【図７】本発明の実施例１に用いたタイミング差分割器
を示す回路図である。
を示す回路図である。
【図８】本発明の実施例１に用いたタイミング差分割器
の具体例を示す回路図である。
の具体例を示す回路図である。
【図９】本発明の実施例１に用いたタイミング差分割器
の具体例を示す回路図である。
の具体例を示す回路図である。
【図１０】本発明の実施例１に用いた４組のタイミング
差分割器の動作を示すタイミングチャートである。
差分割器の動作を示すタイミングチャートである。
【図１１】本発明の実施例１に用いた多重化回路の具体
例を示す回路図である。
例を示す回路図である。
【図１２】本発明の実施例２を示す回路構成図である。
【図１３】本発明の実施例２の動作を示すタイミングチ
ャートである。
ャートである。
【図１４】本発明の実施例２に用いた４相クロック逓倍
回路の具体例を示す回路図である。
回路の具体例を示す回路図である。
【図１５】本発明の実施例２に用いた４相クロック逓倍
回路の動作を示すタイミングチャートである。
回路の動作を示すタイミングチャートである。
【図１６】本発明の実施例２に用いたタイミング差分割
器の具体例を示す回路図である。
器の具体例を示す回路図である。
【図１７】本発明の実施例２に用いたタイミング差分割
器の具体例を示す回路図である。
器の具体例を示す回路図である。
【図１８】本発明の実施例２に示すタイミング差分割器
の動作を示すタイミングチャートである。
の動作を示すタイミングチャートである。
【図１９】本発明の実施例２に用いたパルス幅補正回路
の具体例を示す回路図である。
の具体例を示す回路図である。
【図２０】本発明の実施例２に用いた多重化回路の具体
例を示す回路図である。
例を示す回路図である。
【図２１】従来例のクロック信号を逓倍する回路であっ
て、遅延回路列を用いた場合を示す回路図である。
て、遅延回路列を用いた場合を示す回路図である。
【図２２】従来例のクロック信号を逓倍する回路であっ
て、ＰＬＬを用いた場合を示す回路図である。
て、ＰＬＬを用いた場合を示す回路図である。
１ 外部クロック ２ 分周器 ３ 多相クロック ４、４ａ1〜４ａ8 タイミング差分割回路 ５ 多相クロック逓倍回路 ６ 周期検知回路 ７ 制御信号 ８ クロック合成回路 ９ａ 多相クロック ９ｂ 逓倍クロック ９ｃ クロック
Claims (8)
- 【請求項１】外部クロックを入力して分周し互いに位相
の異なる複数相（ｎ相）のクロックを生成出力する分周
器と、前記外部クロックを入力し前記外部クロックの周
期を検知する周期検知回路と、前記分周器から出力され
る互いに位相の異なる複数相（ｎ相）のクロックを入力
とし、前記クロックを逓倍してなる互いに位相の異なる
複数相（ｎ相）のクロックを生成出力する多相クロック
逓倍回路と、前記多相クロック逓倍回路から出力された
複数相（ｎ相）のクロックを入力し一相の信号に合成し
て逓倍クロックを出力するクロック合成回路と、を備え
てなるクロック信号制御装置であって、 前記多相クロック逓倍回路は、前記多相クロック逓倍回
路に入力される前記ｎ相のクロックのうち、相隣る位相
の二つのクロックをそれぞれ入力し、前記二つのクロッ
クのうち一つのクロックを内部遅延時間分遅延させて出
力するｎ個の第１群のタイミング差分割器と、 前記ｎ相のクロックのうち相隣る位相の二つのクロック
をそれぞれ入力し、前記二つのクロックのパルスエッジ
のタイミング差を分割した時間と内部遅延時間で規定さ
れる遅延を有する出力信号を出力するｎ個の第２群のタ
イミング差分割器と、を備えるとともに、 前記第１群のタイミング差分割器の一のタイミング差分
割器からの出力と、該一のタイミング差分割器に対応す
る前記第２群のタイミング差分割器の中の一のタイミン
グ差分割器の出力とを入力とし多重化して出力する多重
化回路をｎ個備えて構成されており、 前記第１群のタイミング差分割器の各タイミング差分割
器は、 電源と第１の内部ノード間に接続され、オン状態のとき
電源から前記第１の内部ノードの容量を充電するパスを
形成するスイッチ素子と、 前記入力される二つのクロックの一方のクロックを少な
くとも入力とし、出力端が、前記第１の内部ノードの容
量を充電を制御する前記スイッチ素子の制御端子に接続
され前記スイッチ素子のオン及びオフを制御する論理回
路と、 前記第１の内部ノードが入力端に接続され、前記第１の
内部ノード電圧としき い値電圧との大小関係が変化した
場合にその出力論理値を変えるインバータ回路と、 前記第１の内部ノードとグランド間に接続され、前記入
力される二つのクロックのうちの他方のクロックが共通
に制御端子に入力され、前記他方のクロックが第１の論
理値から第２の論理値に遷移することで共通にオンし、
前記第１の内部ノードの容量の電荷を前記グランドに放
電するパスを形成する複数のスイッチ素子と、を備え、 前記第１の内部ノードとグランド間に接続され、前記周
期検地回路から出力される制御信号が制御端子に入力さ
れてオン及びオフされるスイッチ素子と、容量素子から
なる直列回路を複数個並列に備え、 前記第２群のタイミング差分割器の各タイミング差分割
器は、 電源と第２の内部ノード間に接続され、オン状態のとき
電源から前記第２の内部ノードの容量を充電するパスを
形成するスイッチ素子と、 前記入力される二つのクロックの一方のクロックを少な
くとも入力とし、出力端が、前記第２の内部ノードの容
量を充電を制御する前記スイッチ素子の制御端子に接続
され前記スイッチ素子のオン及びオフを制御する論理回
路と、 前記第２の内部ノードが入力端に接続され、前記第２の
内部ノード電圧としきい値電圧との大小関係が変化した
場合にその出力論理値を変えるインバータ回路と 、前記第２の内部ノードとグランド間に接続され、前記入
力される二つのクロックが制御端子にそれぞれ入力さ
れ、前記二つのクロックが前記第１の論理値から前記第
２の論理値に遷移することでオンし、前記第２の内部ノ
ードの容量の電荷を前記グランドに放電するパスをそれ
ぞれ形成する複数のスイッチ素子と、を備え、 前記第２の内部ノードとグランド間に接続され、前記周
期検地回路から出力される制御信号が制御端子に入力さ
れてオン及びオフされるスイッチ素子と、容量素子から
なる直列回路を複数個並列に備えている、ことを特徴と
するクロック信号制御装置。 - 【請求項２】前記多相クロック逓倍回路が、２相のクロ
ックを入力して逓倍出力する２相クロック逓倍回路より
なり、前記第１群のタイミング差分割器として、第１、
第３のタイミング差分割器を備え、前記第２群のタイミ
ング差分割器として、第２、第４のタイミング差分割器
を備え、 前記多重化回路として、論理和回路よりなる第１、第２
の多重化回路を備え、 前記第１、及び第３のタイミング
差分割器の出力が第１の多重化回路に入力され、 前記第２、及び第４のタイミング差分割器の出力が第２
の多重化回路に入力され、 前記第１のタイミング差分割器は、 前記入力される二つのクロックのうち位相が遅れた方の
第２のクロックと、前記第２のタイミング差分割器の出
力と、を入力し、これらの信号がともに前記第２の論理
値のときに前記第１の論理値を出力する第１の論理回路
と、 前記電源と第１の内部ノード間に接続され、前記第１の
論理回路の出力がゲート端子に入力され、前記第１の論
理回路の出力が前記第１の論理値のときにオンする第１
導電型のＭＯＳトランジスタと、 前記第１の内部ノードに入力端が接続され、出力端から
前記第１のタイミング差分割器の出力が取り出される第
１のインバータ回路と、 前記第１の内部ノードとグランド間に接続され、前記入
力される二つのクロックのうち位相が進んだ方の第１の
クロックと前記第１の論理回路の出力とがゲート端子に
それぞれ入力された、第２導電型の二つのＭＯＳトラン
ジスタよりなる直列回路を、複数並列に備え、 前記第１の内部ノードと前記グランド間に接続され、前
記制御信号がゲート端子に入力され、オン及びオフされ
る第２導電型のＭＯＳトランジスタと、容量素子からな
る直列回路を、複数個並列に備えて構成されており、 前記第２のタイミング差分割器は、 前記入力される二つのクロックのうち位相が遅れた方の
前記第２のクロックと、前記第３のタイミング差分割器
の出力と、を入力し、これらの信号がともに前記第２の
論理値のときに前記第１の論理値を出力する第２の論理
回路と、 前記電源と第２の内部ノード間に接続され、前記第２の
論理回路の出力がゲート端子に入力され、前記第２の論
理回路の出力が前記第１の論理値のときにオンする第１
導電型のＭＯＳトランジスタと、 前記第２の内部ノードに入力端が接続され、出力端から
前記第２のタイミング差分割器の出力が取り出される第
２のインバータ回路と、 前記第２の内部ノードとグランド間に接続され、前記第
１のクロックと前記第２の論理回路の出力とがゲート端
子にそれぞれ入力された、第２導電型の二つのＭＯＳト
ランジスタよりなる直列回路を少なくも一つ備えるとと
もに、 前記第２の内部ノードとグランド間に接続され、前記第
２のクロックと前記第２の論理回路の出力とがゲート端
子にそれぞれ入力された、第２導電型の二つのＭＯＳト
ランジスタよりなる直列回路を複数備え、 前記第３のタイミング差分割器は、 前記入力される二つのクロックのうち位相が進んだ方の
前記第１のクロックと、前記第４のタイミング差分割器
の出力と、を入力し、これらの信号がともに前記第２の
論理値のときに前記第１の論理値を出力する第３の論理
回路と、 前記電源と第３の内部ノード間に接続され、前記第３の
論理回路の出力がゲート端子に入力され、前記第３の論
理回路の出力が前記第１の論理値のときにオンする第１
導電型のＭＯＳトランジスタと、 前記第３の内部ノードに入力端が接続され、出力端から
前記第３のタイミング差分割器の出力が取り出される第
３のインバータ回路と、 前記第３の内部ノードとグランド間に接続され、前記入
力される二つのクロックのうち位相が遅れた方の前記第
２のクロックと、前記第３の論理回路の出力とがゲート
端子にそれぞれ入力された、第２導電型の二つのＭＯＳ
トランジスタよりなる直列回路を、複数並列に備え、 前記第３の内部ノードと前記グランド間に接続され、前
記制御信号がゲート端子に入力されオン、及びオフ制御
される第２導電型のＭＯＳトランジスタと、容量素子か
らなる直列回路を、複数個並列に備えて構成されてお
り、 前記第４のタイミング差分割器は、 前記入力される二つのクロックのうち位相が進んだ方の
前記第１のクロックと 、前記第１のタイミング差分割器
の出力と、を入力し、これらの信号がともに前記第２の
論理値のときに前記第１の論理値を出力する第４の論理
回路と、 前記電源と第４の内部ノード間に接続され、前記第４の
論理回路の出力がゲート端子に入力され、前記第４の論
理回路の出力が第１の論理値のときにオンする第１導電
型のＭＯＳトランジスタと、 前記第４の内部ノードに入力端が接続され、出力端から
前記第４のタイミング差分割器の出力が取り出される第
４のインバータ回路と、 前記第４の内部ノードとグランド間に接続され、前記第
２のクロックと前記第４の論理回路の出力とがゲート端
子にそれぞれ入力された、第２導電型の二つのＭＯＳト
ランジスタよりなる直列回路を少なくも一つ備えるとと
もに、 前記第４の内部ノードとグランド間に接続され、前記第
１のクロックと、前記第４の論理回路の出力とがゲート
端子にそれぞれ入力された、第２導電型の二つのＭＯＳ
トランジスタよりなる直列回路を複数備え、 前記第４の内部ノードと前記グランド間に接続され、前
記制御信号がゲート端子に入力されてオン及びオフされ
る第２導電型のＭＯＳトランジスタと、容量素子からな
る直列回路を、複数個並列に備えて構成されている、こ
とを特徴とする請求項１記載のクロック信号制御装置。 - 【請求項３】外部クロックを入力して分周し互いに位相
の異なる複数相（ｎ相）のクロックを生成出力する分周
器と、前記外部クロックを入力し前記外部クロックの周
期を検知する周期検知回路と、前記分周器から出力され
る互いに位相の異なる複数相（ｎ相）のクロックを入力
とし、前記クロックを逓倍してなる互いに位相の異なる
複数相（ｎ相）のクロックを生成出力する多相クロック
逓倍回路と、前記多相クロック逓倍回路から出力された
複数相（ｎ相）のクロックを入力し一相の信号に合成し
て逓倍クロックを出力するクロック合成回路と、を備え
てなるクロック信号制御装置であって、 前記多相クロック逓倍回路は、 二つの入力端から入力されたクロックのパルスエッジの
タイミング差を分割した時間と内部遅延時間で規定され
る遅延時間の出力信号を出力する２ｎ個のタイ ミング差
分割器を備え、 このうち、２Ｉ−１番目（ただし、１≦Ｉ≦ｎ）のタイ
ミング差分割器は、前記二つの入力端に、前記複数相
（ｎ相）のクロックのＩ番目の同一クロックを入力と
し、 ２Ｉ番目（ただし、１≦Ｉ≦ｎ）のタイミング差分割器
は、前記二つの入力端に、Ｉ番目のクロックとＩ＋１番
目のクロック（ただし、Ｉ＝ｎの場合、ｎ＋１番目のク
ロックは１番目のクロックとなる）を入力とし、 Ｊ番目（ただし、１≦Ｊ≦２ｎ）のタイミング差分割器
の出力と、Ｊ＋２番目のタイミング差分割器の出力（た
だし、Ｊが２ｎ−１のときＪ＋２番目は１番目に戻り、
Ｊが２ｎのときＪ＋２番目は２番目となる）とを、第
１、第２の入力端からそれぞれ入力する２ｎ個のパルス
幅補正回路と、 Ｋ番目（ただし、１≦Ｋ≦ｎ）のパルス幅補正回路の出
力と、（Ｋ＋ｎ）番目のパルス幅補正回路の出力とを、
第１、第２の入力端からそれぞれ入力するｎ個の多重化
回路と、 を備え、 前記タイミング差分割器が 、前記二つの入力端から入力される二つのクロックを入力
とし、前記二つのクロックがともに、第１の論理値のと
きに、出力端が接続されるノード（「内部ノード」とい
う）の容量を充電し、前記二つのクロックの一方又は双
方が、第１の論理値から第２の論理値となると、前記内
部ノードの電荷をグランドに放電する論理回路と、 前記内部ノードを入力端に入力とし、出力端からの信号
を前記タイミング差分割器の出力信号として出力するイ
ンバータ回路と、 前記周期検知回路から供給される前記制御信号が制御端
子に入力されてオン及びオフされるスイッチ素子と、容
量素子からなる直列回路を、前記内部ノードとグランド
間に複数個並列に備え、前記制御信号によってオンされ
た前記スイッチ素子に接続される前記容量素子が前記内
部ノードに付加される、ことを特徴とするクロック信号
制御装置。 - 【請求項４】前記論理回路が、否定論理和回路よりな
る、ことを特徴とする請求項３記載のクロック信号制御
装置。 - 【請求項５】前記パルス幅補正回路が、前記第２の入力
端に入力端が接続されるインバータ回路と、前記インバ
ータ回路の出力端と前記第１の入力端からの信号を入力
とし、これらの信号の否定論理積演算結果を出力する否
定論理積回路と、を備えたことを特徴とする請求項３記
載のクロック信号制御装置。 - 【請求項６】前記多重化回路が、前記第１、第２の入力
端から入力される信号の否定論理積演算結果を出力する
否定論理積回路よりなる、ことを特徴とする請求項３記
載のクロック信号制御装置。 - 【請求項７】前記内部ノードとグランド間に接続される
前記直列回路を構成する前記スイッチ素子が、前記制御
信号がゲート端子に入力されてオン及びオフされるＭＯ
Ｓトランジスタよりなり、複数の前記直列回路を構成す
る複数の前記容量素子の容量値が互いに異なり、複数の
前記容量素子にそれぞれ接続される複数の前記ＭＯＳト
ランジスタのゲート幅が、前記容量素子の容量値に対応
して、互いに異なる、構成とされている、ことを特徴と
する請求項３記載のクロック信号制御装置。 - 【請求項８】前記多相クロック逓倍回路を複数段直列に
接続し、前記分周器の出力が初段の前記多相クロック逓
倍回路に入力され、後段の前記多相クロック逓倍回路は
前段の前記多相クロック逓倍回路の出力を倍周し、最終段の前記多相クロック逓倍回路の出力が、前記クロ
ック合成回路に入力される、ことを特徴とする請求項
１、２、３のいずれか一に記載のクロック信号制御装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15702897A JP3346224B2 (ja) | 1997-06-13 | 1997-06-13 | クロック信号制御装置 |
| TW087109533A TW380334B (en) | 1997-06-13 | 1998-06-12 | Time signal control method and apparatus thereof |
| KR1019980022186A KR100319500B1 (ko) | 1997-06-13 | 1998-06-13 | 클럭신호제어방법및그장치 |
| US09/097,049 US6052004A (en) | 1997-06-13 | 1998-06-15 | Method and apparatus for controlling clock signals |
| CNB981022669A CN1178391C (zh) | 1997-06-13 | 1998-06-15 | 时钟信号控制方法及其装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15702897A JP3346224B2 (ja) | 1997-06-13 | 1997-06-13 | クロック信号制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH114145A JPH114145A (ja) | 1999-01-06 |
| JP3346224B2 true JP3346224B2 (ja) | 2002-11-18 |
Family
ID=15640614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15702897A Expired - Fee Related JP3346224B2 (ja) | 1997-06-13 | 1997-06-13 | クロック信号制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6052004A (ja) |
| JP (1) | JP3346224B2 (ja) |
| KR (1) | KR100319500B1 (ja) |
| CN (1) | CN1178391C (ja) |
| TW (1) | TW380334B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3227700B2 (ja) * | 1998-12-10 | 2001-11-12 | 日本電気株式会社 | 情報伝達方式 |
| JP3789247B2 (ja) | 1999-02-26 | 2006-06-21 | Ｎｅｃエレクトロニクス株式会社 | クロック周期検知回路 |
| JP3495311B2 (ja) * | 2000-03-24 | 2004-02-09 | Ｎｅｃエレクトロニクス株式会社 | クロック制御回路 |
| JP3519693B2 (ja) * | 2000-04-04 | 2004-04-19 | 松下電器産業株式会社 | 多相クロック信号発生回路 |
| KR100506952B1 (ko) * | 2000-04-27 | 2005-08-09 | 엔이씨 일렉트로닉스 가부시키가이샤 | 클럭 제어회로 및 방법 |
| JP3498069B2 (ja) * | 2000-04-27 | 2004-02-16 | Ｎｅｃエレクトロニクス株式会社 | クロック制御回路および方法 |
| JP3667196B2 (ja) | 2000-05-26 | 2005-07-06 | Ｎｅｃエレクトロニクス株式会社 | タイミング差分割回路 |
| JP3647364B2 (ja) * | 2000-07-21 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | クロック制御方法及び回路 |
| JP4562300B2 (ja) * | 2000-11-14 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | クロック制御方法及び回路 |
| JP3450293B2 (ja) | 2000-11-29 | 2003-09-22 | Ｎｅｃエレクトロニクス株式会社 | クロック制御回路及びクロック制御方法 |
| JP3636657B2 (ja) * | 2000-12-21 | 2005-04-06 | Ｎｅｃエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
| KR100715845B1 (ko) * | 2001-02-17 | 2007-05-10 | 삼성전자주식회사 | 위상혼합기 및 이를 이용한 다중위상 발생기 |
| JP4544780B2 (ja) * | 2001-05-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | クロック制御回路 |
| KR100422349B1 (ko) * | 2001-06-26 | 2004-03-12 | 주식회사 하이닉스반도체 | 클럭신호발생기 |
| JP4277979B2 (ja) | 2003-01-31 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2006067190A (ja) | 2004-08-26 | 2006-03-09 | Nec Electronics Corp | クロック生成回路 |
| KR100861919B1 (ko) | 2006-07-18 | 2008-10-09 | 삼성전자주식회사 | 다 위상 신호 발생기 및 그 방법 |
| JP2008054134A (ja) * | 2006-08-25 | 2008-03-06 | Matsushita Electric Ind Co Ltd | リング発振器及びそれを備えた半導体集積回路及び電子機器 |
| US8098784B2 (en) * | 2006-09-05 | 2012-01-17 | International Business Machines Corporation | Systems, methods and computer program products for high speed data transfer using a plurality of external clock signals |
| US7613265B2 (en) * | 2006-09-05 | 2009-11-03 | International Business Machines Corporation | Systems, methods and computer program products for high speed data transfer using an external clock signal |
| JP2009159296A (ja) | 2007-12-26 | 2009-07-16 | Panasonic Corp | クロック信号生成装置及び方法 |
| SE533578C2 (sv) * | 2009-04-14 | 2010-10-26 | Bioprocess Control Sweden Ab | Anordning för mätning av ett ultralågt gasflöde och system för mätning av biometangasflöde och biogasflöde med anordningen |
| CN102195770A (zh) * | 2010-03-19 | 2011-09-21 | 上海贝尔股份有限公司 | 采样设备和方法 |
| CN102890528A (zh) * | 2012-09-13 | 2013-01-23 | 曙光信息产业(北京)有限公司 | 一种低成本时钟复用方法 |
| JP2015149669A (ja) * | 2014-02-07 | 2015-08-20 | 富士通株式会社 | クロック制御回路，受信器および通信装置 |
| US9473146B2 (en) * | 2015-02-03 | 2016-10-18 | Micron Technology, Inc. | Apparatuses and methods for low power counting circuits |
| JP6596234B2 (ja) * | 2015-05-20 | 2019-10-23 | ローム株式会社 | 発振回路、電圧制御発振器、シリアルデータレシーバ |
| CN112014028B (zh) * | 2020-08-27 | 2021-04-13 | 北京智创芯源科技有限公司 | 一种石英管组件及其真空检验方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3826901A (en) * | 1973-10-12 | 1974-07-30 | Hewlett Packard Co | Time multiplexed rate multiplier |
| US5254955A (en) * | 1989-08-25 | 1993-10-19 | Anritsu Corporation | Advanced phase locked loop circuit |
| US5548249A (en) * | 1994-05-24 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Clock generator and method for generating a clock |
| US5477181A (en) * | 1994-10-13 | 1995-12-19 | National Semiconductor Corporation | Programmable multiphase clock divider |
| KR970006394A (ko) * | 1995-07-12 | 1997-02-19 | 알베르투스 빌헬무스 · 요아네스 쩨스트라텐 | 적인-함유 에폭시 수지 조성물 |
-
1997
- 1997-06-13 JP JP15702897A patent/JP3346224B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-12 TW TW087109533A patent/TW380334B/zh not_active IP Right Cessation
- 1998-06-13 KR KR1019980022186A patent/KR100319500B1/ko not_active IP Right Cessation
- 1998-06-15 US US09/097,049 patent/US6052004A/en not_active Expired - Lifetime
- 1998-06-15 CN CNB981022669A patent/CN1178391C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100319500B1 (ko) | 2002-02-19 |
| CN1213225A (zh) | 1999-04-07 |
| TW380334B (en) | 2000-01-21 |
| JPH114145A (ja) | 1999-01-06 |
| KR19990006962A (ko) | 1999-01-25 |
| CN1178391C (zh) | 2004-12-01 |
| US6052004A (en) | 2000-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346224B2 (ja) | クロック信号制御装置 | |
| US7103855B2 (en) | Clock control circuit and method | |
| KR100465265B1 (ko) | 클럭 제어 방법 및 회로 | |
| KR100405019B1 (ko) | 타이밍차 분할 회로와 신호 제어 방법 및 장치 | |
| JP3636657B2 (ja) | クロックアンドデータリカバリ回路とそのクロック制御方法 | |
| JP4562300B2 (ja) | クロック制御方法及び回路 | |
| US6380783B1 (en) | Cyclic phase signal generation from a single clock source using current phase interpolation | |
| KR100319499B1 (ko) | 클럭신호제어방법및그장치 | |
| JP2002014743A (ja) | クロック制御回路および方法 | |
| US20030137333A1 (en) | Multiphase-clock processing circuit and clock multiplying circuit | |
| JP4181715B2 (ja) | 周波数シンセサイザ | |
| JPH10126261A (ja) | 位相同期ループ回路 | |
| JPH07226657A (ja) | 多相発振回路および多逓倍発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |