CN101132167A - 环形振荡器、包括它的半导体集成电路及电子器械 - Google Patents

环形振荡器、包括它的半导体集成电路及电子器械 Download PDF

Info

Publication number
CN101132167A
CN101132167A CNA2007101403194A CN200710140319A CN101132167A CN 101132167 A CN101132167 A CN 101132167A CN A2007101403194 A CNA2007101403194 A CN A2007101403194A CN 200710140319 A CN200710140319 A CN 200710140319A CN 101132167 A CN101132167 A CN 101132167A
Authority
CN
China
Prior art keywords
mentioned
transistor
resistance
circuit
ring oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101403194A
Other languages
English (en)
Inventor
来田和久
山根一郎
北尾嘉贵
浜口敏文
稻内高宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101132167A publication Critical patent/CN101132167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Abstract

本发明公开了一种利用比较简单的构成来获得足够高的振荡频率精度并能补正振荡频率的偏差的环形振荡器、和包括它的半导体集成电路以及电子器械。差动放大电路(10A)包括：由第一及第二晶体管(111、112)构成的差动晶体管对(11)；一端连接在上述第一及第二晶体管的连接点上、另一端连接在第一电压节点上的第一电阻(12)；分别设置在第一晶体管(111)与第二电压节点之间及第二晶体管(112)与第二电压节点之间的第二及第三电阻(13、14)；分别连接在上述第二及第三电阻上，负载特性根据被供给的控制信号而变化的第一及第二无源电路(13’、14’)。环形振荡器由多个该差动放大电路(10A)连接成环状而构成。

Description

环形振荡器、包括它的半导体集成电路及电子器械
技术领域
本发明，涉及一种环形振荡器，特别是关于被用于微型计算机等的生成动作时钟信号的振荡器和包括它的半导体集成电路以及电子器械。
背景技术
在微型计算机中等，一般来说是利用内部的分频器使从外部水晶振荡器输入的原时钟信号的频率放慢从而来获得所期望的动作频率。然而，鉴于微型计算机价格降低的现状，设置外部水晶振荡器来获得微型计算机的动作时钟信号的上述方法在成本方面缺乏优势。还有，接收来自外部水晶振荡器的原时钟信号的输入缓冲部依然有必要进行高速动作，这成为阻碍微型计算机实现低消耗电力化的主要原因。因此，在微型计算机中等，从实现低成本化以及低消耗电力化的观点来看，最好是内藏有生成比较低速的动作时钟信号的独立型振荡器。作为该独立型振荡器，能够使用由多个反转延迟电路连接成环状而形成的差动型的环形振荡器(例如、参照专利文献1)。
[专利文献1]日本专利公开平11-112298号公报(平11即1999年)
(发明所要解决的课题)
差动型的环形振荡器虽然不易受到电源电压和周围温度的变动等的影响、且可达到十分高的振荡频率精度，然而需要用来调整各反转延迟电路的偏压的偏压电路。从成本方面考虑，作为搭载在微型计算机中等的振荡器的结构最好更为简单。还有，也为了提高成品率在环形振荡器中最好具备用来补偿制造偏差的机构。
发明内容
鉴于上述问题，本发明的课题在于：实现一种利用比较简单的构成可获得足够高的振荡频率精度、还能够对起因于制造偏差的振荡频率的偏差进行补正的环形振荡器，并且可提供包括这种环形振荡器的半导体集成电路及电子器械。
(解决课题的方法)
为了解决上述课题，本发明所采取的方法是作为环形振荡器采用了多个差动放大电路连接为环状而形成的环形振荡器，且该差动放大电路包括由第一晶体管及第二晶体管构成的差动晶体管对、一端连接在第一晶体管及第二晶体管的连接点上且另一端连接在第一电压节点上的第一电阻、分别设置在第一晶体管与第二电压节点之间以及第二晶体管与第二电压节点之间的第二电阻及第三电阻、以及分别连接在第二电阻及第三电阻上且负载特性根据被供给的控制信号而变化的第一无源电路及第二无源电路。
还有，作为环形振荡器采用了多个差动放大电路连接为环状而形成的环形振荡器，且该差动放大电路包括由第一晶体管及第二晶体管构成的差动晶体管对、一端连接在第一晶体管及第二晶体管的连接点上且另一端连接在第一电压节点上的第一电阻、分别设置在第一晶体管与第二电压节点之间以及第二晶体管与第二电压节点之间的第二电阻及第三电阻、以及连接在第一电阻上且电阻值根据被供给的控制信号而变化的可变电阻电路。
根据这些构成，流经连接在第一电压节点上的第一电阻的电流被供向构成环形振荡器的各个差动放大电路。也就是，没有必要特别设置作为电流偏压源的晶体管，利用仅有第一电阻的简单结构就构成了各个差动放大电路的电流源。再者，通过使无源电路的负载特性适当地变化，从而能够微调该环形振荡器的振荡频率，并能够对起因于制造偏差的振荡频率的偏差进行补正来生成高精度的振荡信号。
还有，作为环形振荡器采用了如下所述的环形振荡器，即该环形振荡器包括电流电压变换电路、并且是由多个差动放大电路连接为环状而形成的，该电流电压变换电路具有采用二极管接法的晶体管及连接在该晶体管上的电阻，且利用该晶体管将流经该电阻的电流变换为电压，再者该差动放大电路包括由第一晶体管及第二晶体管构成的差动晶体管对、将电流电压变换电路所提供的电压变换为电流并将该电流供向第一晶体管及第二晶体管的连接点的电压电流变换电路、以及分别设置在第一晶体管与所规定的电压节点之间以及第二晶体管与所规定的电压节点之间的第一电阻及第二电阻。在此，电压电流变换电路具有与电流电压变换电路中的晶体管进行电流镜(current mirror)连接的多个晶体管，且根据被供给的控制信号使该电流镜比变化。
根据这一结构，通过电压电流变换电路能够用很小的电路面积实现内部电阻大的电流源，所以能够实现该环形振荡器的电路规模及消耗电力的降低。再者，通过使电压电流变换电路的供给电流量适当地变化，从而能够微调该环形振荡器的振荡频率，并能够对起因于制造偏差的振荡频率的偏差进行补正来生成高精度的振荡信号。
还有，作为环形振荡器采用了多个差动放大电路连接为环状而形成的环形振荡器，且该差动放大电路包括由第一晶体管及第二晶体管构成的差动晶体管对、分别连接在第一晶体管及第二晶体管上且分别与第一晶体管及第二晶体管互补地进行动作的第三晶体管及第四晶体管、设置在第一晶体管及第三晶体管的连接点和第二晶体管及第四晶体管的连接点之间的电阻、以及连接在该电阻上且负载特性根据被供给的控制信号而变化的无源电路。
还有，作为环形振荡器采用了多个差动放大电路连接为环状而形成的环形振荡器，且该差动放大电路包括由第一晶体管及第二晶体管构成的差动晶体管对、一端连接在第一晶体管及第二晶体管的连接点上且另一端连接在所规定的电压节点上的第一电阻、分别连接在第一晶体管及第二晶体管上且分别与第一晶体管及第二晶体管互补地进行动作的第三晶体管及第四晶体管、设置在第一晶体管及第三晶体管的连接点和第二晶体管及第四晶体管的连接点之间的第二电阻、以及连接在第一电阻上且电阻值根据被供给的控制信号而变化的可变电阻电路。
根据这些结构，由于流向设置在上述第一晶体管和第三晶体管的连接点及上述第二晶体管和第四晶体管的连接点之间的电阻的电流方向被加以反转控制，从而生成各个差动放大电路的输出差动信号。也就是，生成输出差动信号所需的电阻个数减少也没有问题。再者，通过使无源电路或者可变电阻电路的负载特性或者电阻值适当地变化，从而能够微调该环形振荡器的振荡频率，并能够对起因于制造偏差的振荡频率的偏差进行补正来生成高精度的振荡信号。
还有，作为环形振荡器采用了如下所述的环形振荡器，即该环形振荡器包括电流电压变换电路、并且是由多个差动放大电路连接为环状而形成的，该电流电压变换电路具有采用二极管接法的晶体管及连接在该晶体管上的电阻，且利用该晶体管将流经该电阻的电流变换为电压，再者该差动放大电路包括由第一晶体管及第二晶体管构成的差动晶体管对、将电流电压变换电路提供的电压变换为电流并将该电流供向第一晶体管及第二晶体管的连接点的电压电流变换电路、分别连接在第一晶体管及第二晶体管上且分别与第一晶体管及第二晶体管互补地进行动作的第三晶体管及第四晶体管、以及设置在第一晶体管及第三晶体管的连接点和第二晶体管及第四晶体管的连接点之间的电阻。在此，电压电流变换电路具有与电流电压变换电路中的晶体管进行电流镜连接的多个晶体管，且根据被供给的控制信号使该电流镜比变化。
根据这一结构，通过电压电流变换电路能够用很小的电路面积实现内部电阻大的电流源，并且生成输出差动信号所需的电阻个数减少也没有问题，所以能够进一步削减该环形振荡器的电路规模。再者，通过使电压电流变换电路的供给电流量适当地变化，从而能够微调该环形振荡器的振荡频率，并能够对起因于制造偏差的振荡频率的偏差进行补正来生成高精度的振荡信号。
还有，作为环形振荡器，包括：多个差动放大电路连接为环状而形成的振荡部；接收从振荡部输出的差动信号，且放大该差动信号后输出单信号的第一放大器；接收第一放大器的输出信号，阻隔包含在该输出信号中的直流成份的直流阻隔电路；以及接收直流阻隔电路的输出信号，并将该输出信号放大到所规定的振幅的第二放大器。
根据这一结构，即使振荡信号的振幅微小并且振幅中心偏离于电源电压的1/2，也能够生成以电源电压的1/2作为中心在电源电压和接地电压之间进行最大幅度振荡的信号。由此，能够以比较简单的电路结构来实现不依存于电源电压且可供给稳定的振荡信号的环形振荡器。
另一方面，本发明所采取的方法是作为半导体集成电路采用了下记结构，即该半导体集成电路包括：上述任意一个环形振荡器；对基准信号和环形振荡器的输出信号的相位进行比较的相位比较器；根据相位比较的结果进行递增计数动作或者递减计数动作，当被指示为计数开始时，从初始值开始计数动作，并且当被指示为计数停止时，维持此时的计数值的计数器；以及生成与计数器的计数值相对应的控制信号的控制信号生成部。
根据这一结构，能够自动地对起因于环形振荡器的制造偏差的振荡频率的偏差进行补正。
理想的是上述半导体集成电路包括控制部，该控制部对计数器发出计数开始及计数停止的指示，并且当计数器的计数动作停止时在计数器与内部或者外部的存储器之间进行计数值的交接。
根据这一结构，因为用来补正环形振荡器的振荡频率的偏差的参数分别保存在各个产品中，所以即使出现制造偏差，任意一个环形振荡器都能够生成均等的高精度振荡信号。因此，能够提高具有环形振荡器的半导体集成电路的成品率。
(发明的效果)
如以上所说明的那样，根据本发明，能够以比较简单的构成来实现对电源电压和周围温度等的变动具有良好的稳定性、且可获得足够高的振荡频率精度的环形振荡器。再者，能够对起因于制造偏差的环形振荡器的振荡频率的偏差进行补正。由此，能够实现内藏有该环形振荡器的微型计算机等电子器械的低消耗电力化。还有，因为可以不特别设置外部水晶振荡器，所以能够降低系统整体的成本，除此之外在内藏有该环形振荡器的各种电子器械中也不需要用来接收外部振荡信号的振荡端子。
附图说明
图1是第一实施例所涉及的环形振荡器的构成图。
图2是用来对图1所示的差动放大电路中的延迟时间进行说明的附图。
图3是由可变电阻电路构成的无源电路的构成图。
图4是由可变电容电路构成的无源电路的构成图。
图5是第二实施例所涉及的环形振荡器的构成图。
图6是第三实施例所涉及的环形振荡器的构成图。
图7是第四实施例所涉及的环形振荡器的构成图。
图8是第五实施例所涉及的环形振荡器的构成图。
图9是电流电压变换电路的构成图。
图10是第六实施例所涉及的环形振荡器的构成图。
图11是第七实施例所涉及的环形振荡器的构成图。
图12是第八实施例所涉及的电子器械的构成图。
图13是表示计数值收敛情况的坐标图。
图14是环形振荡器的调整控制及通常动作控制的流程图。
图15是第九实施例所涉及的电子器械的构成图。
图16是表示本发明所涉及的电子器械的各种实施例的附图。
(符号说明)
10A-10F  差动放大电路
11       差动晶体管对
111      PMOS晶体管(第一晶体管)
112      PMOS晶体管(第二晶体管)
12       电阻(第一电阻)
12’       可变电阻电路
13         电阻(第二电阻、第一电阻)
13’       无源电路(第一无源电路)
14         电阻(第三电阻、第二电阻)
14’       无源电路(第二无源电路)
15         NMOS晶体管(第三晶体管)
16         NMOS晶体管(第四晶体管)
17         电阻
17’       无源电路
18         电压电流变换电路
20         电流电压变换电路
21         PMOS晶体管(晶体管)
22         电阻
100        振荡部
101        放大器(第一放大器)
102        直流阻隔电路
103        放大器(第二放大器)
200        环形振荡器
201        相位比较器
202        计数器
203        控制信号生成部
204        CPU(控制部)
205        PLC(控制部)
300A-300C  半导体集成电路
301        存储器
302        RF电路
310        接口(第一接口)
320        接口(第二接口)
具体实施方式
下面，关于用来实施本发明的最佳实施例，在参照附图的同时进行说明。
(第一实施例)
图1表示的是第一实施例所涉及的环形振荡器的构成。本环形振荡器是由三个差动放大电路10A连接成环状而构成的。各个差动放大电路10A包括差动晶体管对11、电阻12、13和14、以及无源电路13’和14’。差动晶体管对11是由源极之间相连接且在栅极上被供给了差动信号的PMOS晶体管111及112构成。电阻12的一端连接在PMOS晶体管111及112的连接点上、且另一端连接在电源电压节点上。电阻13的一端连接在PMOS晶体管111的漏极上，且另一端连接在接地节点上。电阻14的一端连接在PMOS晶体管112的漏极上，且另一端连接在接地节点上。无源电路13’及14’分别并联地连接在电阻13及14上。无源电路13’及14’的负载特性都根据n比特的控制信号CTL而变化。
下面，一边参照图2一边关于差动放大电路10A的延迟时间进行说明。当将流经电阻12的电流设定为I、将由电阻13和无源电路13’构成的电路部分以及由电阻14和无源电路14’构成的电路部分的电阻值设定为R时，差动放大电路10A的振荡振幅用I×R来表示。在此，当将两个电路部分中的电容元件或者寄生电容的电容值设定为C时，则由差动放大电路10A输出的差动信号由
f(t)＝I/C×exp(-t/C/R)
来表示。在此，差动放大电路10A的延迟时间τ是由输出差动信号f(t)成为I×R的时间来决定的。从这一条件来看，延迟时间τ是由
τ＝2log(1/C/R)×CR
来表示的。也就是，差动放大电路10A的延迟时间τ与流经电阻12的电流I没有关系是由电阻13和无源电路13’构成的电路部分及电阻14和无源电路14’构成的电路部分的电阻值R及电容值C决定的。这意味着在各个差动放大电路10A中即使流经电阻12的电流存在偏差本环形振荡器的振荡频率也没有受到影响。换言之，意味着被供向差动晶体管对11的电流也可以不是特别高精度的电流。因此，如本实施例所示，在没有特别设置偏压电路的情况下利用仅将电阻12连接在电源电压节点上的这一简单结构就能够实现差动晶体管对11的电流源的构成。
本环形振荡器的振荡周期为6τ，也就是振荡频率成为τ/6，而通过使控制信号CTL变化从而能够对振荡频率进行调整。图3表示的是用可变电阻电路来构成无源电路13’及14’的示例。按照该构成，由于根据n比特的控制信号CTL开关晶体管进行开/关动作从而电阻元件的并联连接段数变化，由此作为电路整体的电阻值变化。还有，图4表示的是用可变电容电路来构成无源电路13’及14’的示例。按照该构成，由于根据n比特的控制信号CTL开关晶体管进行开/关动作从而电容元件的并联连接段数变化，由此作为电路整体的电容值变化。具体来说，当增大无源电路13’及14’的电容值时，本环形振荡器的振荡频率变慢。
再者，可变电阻电路或者可变电容电路中的多个电阻或者电容的电气特性可以相同也可以不相同。如果这些电阻值或者电容值互为相同，则无源电路13’及14’的电阻值或者电容值进行n阶变化。另一方面，如果这些电阻值或者电容值互不相同，则无源电路13’及14’的电阻值或者电容值进行2的整数乘方(2n)阶变化。
如上所述，根据本实施例，能够以比较简单的构成来实现没有受到电源电压和温度的变动等影响并可以稳定地进行振荡的环形振荡器。还有，通过适当地调整无源电路的电阻值或者电容值，从而能够调整环形振荡器的振荡频率，并能够补偿制造上的偏差来提高成品率。
再者，电阻12、13及14最好都是对于温度变动具有负特性的负阻元件。由此，能够使本环形振荡器相对于温度变动的稳定性得以提高。
还有，差动放大电路10A的连接个数不仅限于三个，可以连接任意个。具体来说，随着差动放大电路10A个数的增加，环形振荡器的振荡频率变慢。
(第二实施例)
图5表示的是第二实施例所涉及的环形振荡器的构成。本环形振荡器是由三个差动放大电路10B连接成环状而构成的。各个差动放大电路10B构成为省去了图1所示的差动放大电路10A中的无源电路13’及14’，且以与电阻12并联的方式设置了无源电路12’。
无源电路12’能够由图3所示的可变电阻电路构成。由于将可变电阻电路构成的无源电路12’并联地连接在电阻12上从而它们的合成电阻值变小，因此对电阻13及14的电流供给能力提高，且本环形振荡器的振荡频率变快。再者，一旦降低无源电路12’的电阻值，则本环形振荡器的振荡频率变得更快。还有，通过使无源电路12’的电阻值变化，从而能够调整本环形振荡器的振荡振幅。
如上所述，根据本实施例，能够以比较简单的构成来实现没有受到电源电压和温度的变动等影响并可以稳定地进行振荡的环形振荡器。还有，通过适当地调整无源电路的电阻值，从而能够调整环形振荡器的振荡频率，并能够补偿制造上的偏差来提高成品率。
(第三实施例)
图6表示的是第三实施例所涉及的环形振荡器的构成。本环形振荡器是由三个差动放大电路10C连接成环状而构成的。各个差动放大电路10C构成为具有NMOS晶体管15及16从而分别取代了图1中所示的差动放大电路10A中的由电阻13和无源电路13’构成的电路部分以及由电阻14和无源电路14’构成的电路部分。再者，各个差动放大电路10C包括一端连接在PMOS晶体管111和NMOS晶体管15之间的连接点上、另一端连接在PMOS晶体管112和NMOS晶体管16之间的连接点上的电阻17以及无源电路17’。
向NMOS晶体管15的栅极及PMOS晶体管111的栅极施加相同的信号。同样地向NMOS晶体管16的栅极及PMOS晶体管112的栅极施加相同的信号。根据这一结构，当分别向PMOS晶体管111及112输入高电平及低电平的信号时，PMOS晶体管112及NMOS晶体管15接通，向左流动的电流流向电阻17及无源电路17’。另一方面，当分别向PMOS晶体管111及112输入低电平及高电平的信号时，则PMOS晶体管111及NMOS晶体管16接通，向右流动的电流流向电阻17及无源电路17’。也就是，由于流向电阻17及无源电路17’的电流的方向被反转控制从而生成输出差动信号。
无源电路17’能够由图3所示的可变电阻电路或者如图4所示的可变电容电路构成。具体来说，一旦增大无源电路17’的电容值，则本环形振荡器的振荡频率变慢。
如上所述，根据本实施例，因为电阻及无源电路的个数比第一实施例所涉及的环形振荡器少也没有问题，所以能够进一步减小电路规模。
再者，电阻17最好是相对于温度变动具有负特性的负阻元件。由此，能够使本环形振荡器相对于温度变动的稳定性得以提高。
(第四实施例)
图7表示的是第四实施例所涉及的环形振荡器的构成。本环形振荡器是由三个差动放大电路10D连接成环状而构成的。各个差动放大电路10D构成为省去了图6所示的差动放大电路10C中的无源电路17’，且以与电阻12并联的方式设置了无源电路12’。
无源电路12’能够由图3所示的可变电阻电路构成。由于将可变电阻电路构成的无源电路12’并联地连接在电阻12上从而它们的合成电阻值变小，因此对电阻17的电流供给能力提高，本环形振荡器的振荡频率变快。再者，一旦降低无源电路12’的电阻值，则本环形振荡器的振荡频率变得更快。还有，通过使无源电路12’的电阻值变化，从而能够调整本环形振荡器的振荡振幅。
如上所述，根据本实施例，因为电阻及无源电路的个数比第二实施例所涉及的环形振荡器少也没有问题，所以能够进一步减小电路规模。
(第五实施例)
图8表示的是第五实施例所涉及的环形振荡器的构成。本环形振荡器是由三个差动放大电路10E连接成环状而构成的。各个差动放大电路10E构成为具有电压电流变换电路18(以下称为VI变换电路18)来取代图5中所示的差动放大电路10B中的由电阻12及无源电路12’构成的电路部分。还有，本环形振荡器包括电流电压变换电路20(以下称为IV变换电路20)。IV变换电路20包括采用二极管接法的PMOS晶体管21及连接在该晶体管21上的电阻22。并且，流经电阻22的电流由于PMOS晶体管21变换为电压后被输出。
VI变换电路18将IV变换电路20所提供的电压变换为电流，并将该电流供向PMOS晶体管111及112的连接点。具体来说，VI变换电路18是由与PMOS晶体管21进行电流镜连接的多个PMOS晶体管构成的。图9表示的是VI变换电路18的构成示例。按照该构成，由于根据n比特的控制信号CTL开关晶体管进行开/关动作从而PMOS晶体管的并联连接段数变化，由此电流镜比变化。具体来说，当增加PMOS晶体管的并联连接段数、也就是增大电流镜比时，供向差动放大电路10E的电流增大，本环形振荡器的振荡振幅变大。
再者，VI变换电路18中的多个PMOS晶体管的电气特性可以相同也可以不相同。如果它们的电气特性互为相同，则VI变换电路18的供给电流量进行n阶变化。另一方面，如果它们的电气特性互不相同，则VI变换电路18的供给电流量进行2的整数乘方(2n)阶变化。
在第一实施例到第四实施例中，为了降低差动放大电路的消耗电力有必要将电阻12的电阻值设定得十分大，而这成为电路规模增大的主要原因。与此相对，在本实施例中，用比较小的电路规模能够向差动放大电路提供大电流。
(第六实施例)
图10表示的是第六实施例所涉及的环形振荡器的构成。本环形振荡器是由三个差动放大电路10F连接成环状而构成的。各个差动放大电路10F构成为具有NMOS晶体管15及16从而取代了图8中所示的差动放大电路10E中的电阻13及14。再者，各个差动放大电路10F包括电阻17，且该电阻17为一端连接在PMOS晶体管111和NMOS晶体管15之间的连接点上，并且另一端连接在PMOS晶体管112和NMOS晶体管16之间的连接点上。关于各个晶体管的开关动作以及伴随该开关动作流向电阻17的电流的方向，与第三实施例中所说明的情况相同。
如上所述，根据本实施例，电阻及无源电路的个数比第五实施例所涉及的环形振荡器少也没有问题，所以能够进一步减小电路规模。
还有，在上述各实施例中，可以变更为由两个NMOS晶体管来构成差动晶体管对11。还有，也可以变更为由PNP型或者NPN型的双极性晶体管来构成差动晶体管对11。即使进行这些变更，本发明所取得的效果也没有受到丝毫损害。
还有，在上述各个实施例中，无源电路12’、13’、14’及17’也可以串联连接在电阻12、13、14及17上。
(第七实施例)
图11表示的是第七实施例所涉及的环形振荡器的构成。本环形振荡器包括多个差动放大电路(无图示)连接成环状而形成的振荡部100、放大器101、直流阻隔电路102以及放大器103。振荡部100可以是第一实施例到第六实施例中的任一实施例所涉及的环形振荡器。
放大器101接收振荡部100输出的差动信号S1，并将该信号S1放大后输出振荡信号S2。直流阻隔电路102接收振荡信号S2，并阻隔包含于该振荡信号S2中的直流成份后输出信号S3。直流阻隔电路102可以由诸如电容器构成。放大器103接收信号S3，将该信号S3放大后输出在电源电压VDD和接地电压VSS之间进行最大幅度振荡的信号S4。放大器103是由例如因电阻而被施加了负反馈的反相电路构成的。
如上所述，根据本实施例，即使振荡信号的振幅微小并且振幅中心偏离于电源电压的1/2，也能够生成以电源电压的1/2作为中心在电源电压和接地电压之间进行最大幅度振荡的信号。由此，能够以比较简单的电路结构来实现不依存于电源电压且可供给稳定的振荡信号的环形振荡器。
(第八实施例)
图12表示的是第八实施例所涉及的电子器械的构成。本电子器械包括环形振荡器200、相位比较器201、计数器202、控制信号生成部203、CPU(中央处理器)204、存储器301以及RF(射频)电路302。
环形振荡器200是第一实施例到第六实施例中的任意一个实施例所涉及的环形振荡器，输出时钟信号CLK。相位比较器201对被施加的基准信号REF和时钟信号CLK的相位进行比较后，输出表示该比较结果的信号RLT。计数器202根据信号RLT进行递增计数动作或者递减计数动作。特别是计数器202当被指示为计数开始时从初始值开始计数动作，当被指示为计数结束时维持此时的计数值。控制信号生成部203接收表示计数器202的计数值的信号CNT，根据这个信号CNT生成n比特的控制信号CTL后，将该信号CTL提供给环形振荡器200。如上所述，环形振荡器200的振荡频率或者振荡振幅能够被控制信号CTL所控制。
根据上述结构，计数器202持续进行递增计数动作或者递减计数动作直至时钟信号CLK和基准信号REF成为同相位为止，在近似相位一致时递增计数动作和递减计数动作之间成为已均衡的状态。也就是，计数器200的计数值从初始值开始收敛为根据基准信号REF所决定的值。图13表示的是用10比特所表示的计数值的收敛情况。在时刻T0时计数器202从初始值“0x000”开始进行递增计数动作或者从初始值“0x3FF”开始进行递减计数动作以后，计数值持续增加或者减少，在经过一段时间以后，计数值在收敛值附近的值k和值k-1之间进行反复交替。在这种计数值已经收敛了的状态下，时钟信号CLK的频率与基准信号的频率(例如、16MHz)相等。因此，即使由于环形振荡器的制造偏差而导致的其振荡频率存在偏差时，利用上述反馈系统的作用也能够生成极高精度的时钟信号。再者，计数器202也可以将例如“0x200”等中间值作为初始值开始计数动作。
返回到图12，CPU204对计数器202发出计数开始以及停止的指示。除此之外，CPU204将计数器202的计数值事先存储在存储器301中，稍后从存储器301中将该计数值读出并提供给计数器202。此时，计数器202维持CPU204所提供的计数值。例如，在制造环形振荡器200时进行调整(trimming)使得其振荡频率与基准信号REF的频率相等，并将此时所获得的计数值存储在存储器301中。并且，在环形振荡器200进行通常动作时读出已存储在存储器301中的值并将该值设定为计数器202的计数值，从而能够获得高精度的时钟信号CLK。
RF电路302接收时钟信号CLK后进行动作，并输出无线信号。RF电路302能够作为例如对汽车的车门进行上锁以及开锁的遥控无键进入系统中的射频发射器(RF transmitter)使用。
下面，关于利用CPU204实现环形振荡器200的调整控制以及通常动作控制的情况在参照图14的流程图的同时加以说明。首先，在步骤S11中，判定是调整模式以及通常动作模式中的哪一种模式。通过例如对安装有环形振荡器200的半导体集成电路的动作模式选择用端子的状态进行判断从而能够实现此判定。例如、CPU204读出PORT00的值，当该值为“0”时判定为调整模式，当该值为“1”时判定为通常动作模式。
当选择调整模式时(步骤S11的YES选择肢)，对计数器202进行初始化(步骤S12)并将计数值设定为初始值后，利用相位比较器201对基准信号REF和时钟信号CLK的相位加以比较(步骤S13)。并且，如果时钟信号CLK的频率f(CLK)比基准信号REF的频率f(REF)大(步骤S14的YES选择肢)，则减小计数器202的计数值(步骤S15)降低时钟信号CLK的频率。另一方面，如果频率f(CLK)比频率f(REF)小(步骤S14的NO选择肢)，则增大计数器202的计数值(步骤S16)提高时钟信号CLK的频率。
其后，对计数值是否已收敛进行判定(步骤S17)。当计数值没有进行收敛时(步骤S17的NO选择肢)，返回到步骤S12，重复上述的各个步骤。对于计数值收敛的判定也可以通过实际对计数值监视的方式来进行。还有，如上所述因为计数值在经过一段时间后收敛为所规定的值，所以也可以等到所规定的时间(例如、1ms)经过后做出计数值已经进行了收敛的判定。
计数值一旦收敛，则在计数器202中维持有该计数值(步骤S18)。再者，通过CPU204从计数器202中读出计数值后存储在存储器301中(步骤S19)。经过以上的处理过程，环形振荡器200的调整结束。
另一方面，当环形振荡器200以通常动作模式进行动作时(步骤S11的NO选择肢)，通过CPU204来将存储在存储器301中的值读出(步骤S20)。并且，该读出的值被提供给计数器202，计数器202将该值作为计数值进行保持(步骤S21)。由此，在调整中所获得的计数值被计数器202还原，环形振荡器200能够振荡发出所期望的频率的时钟信号CLK。
如上所述，根据本实施例，能够自动地对起因于制造偏差的环形振荡器的振荡频率的偏差进行补正。再者，通过事先将该补正值存储在存储器中，从而在通常动作模式下能够立即获得所期望频率的时钟信号。还有，通过在电子器械中内藏有抗噪音性好的环形振荡器，从而可以不用设置用来接收由外部水晶振荡器等提供的时钟信号的振荡端子。
再者，本发明并不仅局限于包括RF电路的通信器械，也能够普遍适用于接收时钟信号后进行动作的微型计算机等电子器械。
(第九实施例)
图15表示的是第九实施例所涉及的电子器械的构成。本电子器械构成为将如图12所示的电子器械中的CPU204置换为PLC(可编程逻辑控制器)205。第八实施例是利用CPU204进行环形振荡器200的调整控制及通常动作控制的软件控制方式，与此相对本实施例是利用PLC205来进行这些控制的硬件控制方式。下面，仅就不同于第八实施例的地方进行说明。
PLC205利用信号TRM、WRC及REC对计数器202的动作进行控制、并利用信号WRM及REM对存储器301的动作进行控制。当信号TRM为有效(例如、理论值“1”)时，计数器202进行递增计数动作或者递减计数动作来实施对环形振荡器200的调整。另一方面，当信号TRM为无效(例如、理论值“0”)时，计数器202停止计数动作并维持计数值。当信号REC及WRM为有效时，计数器202将计数值输出给数据线RD，存储器301存储输出给数据线RD的值。当信号WRC及REM为有效时，存储器301将所存储的值输出给数据线WD，计数器202接收输出给数据线WD的值并将该值作为计数值进行维持。
利用PLC205所实现的环形振荡器200的调整控制及通常动作控制与参照图14所说明的情况相同。还有，从步骤S11到S17为止从PLC205输出的各种信号成为(TRM、WRC、REC、WRM、REM)＝(1、0、0、0、0)，在步骤S18及S19中成为(TRM、WRC、REC、WRM、REM)＝(0、0、1、1、0)，在步骤S20及S21中成为(TRM、WRC、REC、WRM、REM)＝(0、1、0、0、1)。
再者，第八及第九实施例所涉及的电子器械的各构成要素能够安装在同一个半导体集成电路中。还有，也可以如图16(a)所示将存储器301及RF电路302以外的器件安装在半导体集成电路300A中，通过接口310及320将半导体集成电路300A与存储器301及RF电路302连接起来。还有，也可以如图16(b)所示将存储器301以外的器件安装在半导体集成电路300B中，通过接口310将半导体集成电路300B与存储器301连接起来。还有，也可以如图16(c)所示将RF电路302以外的器件安装在半导体集成电路300C中，通过接口320将半导体集成电路300C与RF电路302连接起来。
(产业上的利用可能性)
本发明所涉及的环形振荡器因为用比较简单的构成能够获得足够高的振荡频率精度并且能够对振荡频率的偏差进行补正，所以作为微型计算机和通信装置等的高精度的动作时钟信号的供给源是有效的。

Claims (32)

1.一种环形振荡器，是多个差动放大电路连接为环状而形成的，其特征在于：
上述多个差动放大电路中的各个差动放大电路包括：
差动晶体管对，由第一晶体管及第二晶体管构成，
第一电阻，该第一电阻的一端连接在上述第一晶体管及第二晶体管的连接点上，且该第一电阻的另一端连接在第一电压节点上，
第二电阻及第三电阻，分别设置在上述第一晶体管与第二电压节点之间以及上述第二晶体管与第二电压节点之间，以及
第一无源电路及第二无源电路，分别连接在上述第二电阻及第三电阻上，负载特性根据被供给的控制信号而变化。
2.根据权利要求1所述的环形振荡器，其特征在于：
上述第一无源电路及第二无源电路都是电阻值根据上述控制信号而变化的可变电阻电路。
3.根据权利要求1所述的环形振荡器，其特征在于：
上述第一无源电路及第二无源电路都是电容值根据上述控制信号而变化的可变电容电路。
4.根据权利要求1所述的环形振荡器，其特征在于：
上述第一电阻到第三电阻都是温度补偿用的负阻元件。
5.一种环形振荡器，是多个差动放大电路连接为环状而形成的，其特征在于：
上述多个差动放大电路中的各个差动放大电路包括：
差动晶体管对，由第一晶体管及第二晶体管构成，
第一电阻，该第一电阻的一端连接在上述第一晶体管及第二晶体管的连接点上，且该第一电阻的另一端连接在第一电压节点上，
第二电阻及第三电阻，分别设置在上述第一晶体管与第二电压节点之间以及上述第二晶体管与第二电压节点之间，以及
可变电阻电路，连接在上述第一电阻上，电阻值根据被供给的控制信号而变化。
6.根据权利要求5所述的环形振荡器，其特征在于：
上述第一电阻到第三电阻都是温度补偿用的负阻元件。
7.一种环形振荡器，是多个差动放大电路连接为环状而形成的，其特征在于：
该环形振荡器包括电流电压变换电路，该电流电压变换电路具有采用二极管接法的晶体管及连接在该晶体管上的电阻，利用该晶体管将流经该电阻的电流变换为电压；
上述多个差动放大电路中的各个差动放大电路包括：
差动晶体管对，由第一晶体管及第二晶体管构成，
电压电流变换电路，将上述电流电压变换电路所供给的电压变换为电流，并将该电流供向上述第一晶体管及第二晶体管的连接点，以及
第一电阻及第二电阻，分别设置在上述第一晶体管与所规定的电压节点之间以及上述第二晶体管与所规定的电压节点之间；
上述电压电流变换电路具有与上述电流电压变换电路中的晶体管进行电流镜连接的多个晶体管，且根据被供给的控制信号使该电流镜比变化。
8.根据权利要求7所述的环形振荡器，其特征在于：
上述第一电阻及第二电阻都是温度补偿用的负阻元件。
9.一种环形振荡器，是多个差动放大电路连接为环状而形成的，其特征在于：
上述多个差动放大电路中的各个差动放大电路包括：
差动晶体管对，由第一晶体管及第二晶体管构成，
第三晶体管及第四晶体管，分别连接在上述第一晶体管及第二晶体管上，并分别与上述第一晶体管及第二晶体管互补地进行动作，
电阻，设置在上述第一晶体管及第三晶体管的连接点和上述第二晶体管及第四晶体管的连接点之间，以及
无源电路，连接在上述电阻上，负载特性根据被供给的控制信号而变化。
10.根据权利要求9所述的环形振荡器，其特征在于：
上述无源电路是电阻值根据上述控制信号而变化的可变电阻电路。
11.根据权利要求9所述的环形振荡器，其特征在于：
上述无源电路是电容值根据上述控制信号而变化的可变电容电路。
12.根据权利要求9所述的环形振荡器，其特征在于：
上述电阻是温度补偿用的负阻元件。
13.一种环形振荡器，是多个差动放大电路连接为环状而形成的，其特征在于：
上述多个差动放大电路中的各个差动放大电路包括：
差动晶体管对，由第一晶体管及第二晶体管构成，
第一电阻，该第一电阻的一端连接在上述第一晶体管及第二晶体管的连接点上，且该第一电阻的另一端连接在所规定的电压节点上，
第三晶体管及第四晶体管，分别连接在上述第一晶体管及第二晶体管上，并分别与上述第一晶体管及第二晶体管互补地进行动作，
第二电阻，设置在上述第一晶体管及第三晶体管的连接点和上述第二晶体管及第四晶体管的连接点之间，以及
可变电阻电路，连接在上述第一电阻上，电阻值根据被供给的控制信号而变化。
14.根据权利要求13所述的环形振荡器，其特征在于：
上述第一电阻及第二电阻都是温度补偿用的负阻元件。
15.一种环形振荡器，是多个差动放大电路连接为环状而形成的，其特征在于：
该环形振荡器包括电流电压变换电路，该电流电压变换电路具有采用二极管接法的晶体管及连接在该晶体管上的电阻，利用该晶体管将流经该电阻的电流变换为电压；
上述多个差动放大电路中的各个差动放大电路包括：
差动晶体管对，由第一晶体管及第二晶体管构成，
电压电流变换电路，将上述电流电压变换电路所供给的电压变换为电流，并将该电流供向上述第一晶体管及第二晶体管的连接点，
第三晶体管及第四晶体管，分别连接在上述第一晶体管及第二晶体管上，并分别与上述第一晶体管及第二晶体管互补地进行动作，以及
电阻，设置在上述第一晶体管及第三晶体管的连接点和上述第二晶体管及第四晶体管的连接点之间；
上述电压电流变换电路具有与上述电流电压变换电路中的晶体管进行电流镜连接的多个晶体管，且根据被供给的控制信号使该电流镜比变化。
16.根据权利要求15所述的环形振荡器，其特征在于：
设置在上述第一晶体管及第三晶体管的连接点与上述第二晶体管及第四晶体管的连接点之间的电阻是温度补偿用的负阻元件。
17.一种环形振荡器，其特征在于：
包括：
振荡部，是多个差动放大电路连接为环状而形成的，
第一放大器，接收从上述振荡部输出的差动信号，且放大该差动信号后输出单信号，
直流阻隔电路，接收上述第一放大器的输出信号，阻隔包含在该输出信号中的直流成份，以及
第二放大器，接收上述直流阻隔电路的输出信号，并将该输出信号放大到所规定的振幅。
18.根据权利要求17所述的环形振荡器，其特征在于：
上述直流阻隔电路是电容元件。
19.根据权利要求17所述的环形振荡器，其特征在于：
上述第二放大器是被加以负反馈控制的反相电路。
20.一种半导体集成电路，其特征在于：
包括：
环形振荡器，是权利要求1、5、7、9、13及15中的任一项所述的环形振荡器，
相位比较器，对基准信号和上述环形振荡器的输出信号的相位进行比较，
计数器，根据上述相位比较的结果进行递增计数动作或者递减计数动作，当被指示为计数开始时，从初始值开始计数动作，并且当被指示为计数停止时，维持此时的计数值，以及
控制信号生成部，生成与上述计数器的计数值相对应的上述控制信号。
21.根据权利要求20所述的半导体集成电路，其特征在于：
包括：
第一接口，在半导体集成电路与保持被施加值的外部存储器之间输入输出该值，
控制部，对上述计数器发出计数开始及计数停止的指示，并且当上述计数器的计数动作停止时在上述计数器与上述外部存储器之间通过上述第一接口进行计数值的交接，以及
第二接口，向外部输出上述环形振荡器的振荡信号；
当上述控制部向上述计数器供给了计数值时，该计数器维持该计数值。
22.根据权利要求21所述的半导体集成电路，其特征在于：
上述控制部是中央处理器或者可编程逻辑控制器。
23.根据权利要求20所述的半导体集成电路，其特征在于：
包括：
接口，在半导体集成电路与保持被施加值的外部存储器之间输入输出该值，
控制部，对上述计数器发出计数开始及计数停止的指示，并且当上述计数器的计数动作停止时在上述计数器与上述外部存储器之间通过上述接口进行计数值的交接，以及
射频电路，接收上述环形振荡器的振荡信号后进行动作；
当上述控制部向上述计数器供给了计数值时，该计数器维持该计数值。
24.根据权利要求23所述的半导体集成电路，其特征在于：
上述控制部是中央处理器或者可编程逻辑控制器。
25.根据权利要求20所述的半导体集成电路，其特征在于：
包括：
存储器，对被施加的值进行保持，和
控制部，对上述计数器发出计数开始及计数停止的指示，并且当上述计数器的计数动作停止时在上述计数器与上述存储器之间进行计数值的交接；
当上述控制部向上述计数器供给了计数值时，该计数器对该被供给的计数值进行维持。
26.根据权利要求25所述的半导体集成电路，其特征在于：
该半导体集成电路包括接口，该接口向外部输出上述环形振荡器的振荡信号。
27.根据权利要求25所述的半导体集成电路，其特征在于：
该半导体集成电路包括射频电路，该射频电路接收上述环形振荡器的振荡信号后进行动作。
28.根据权利要求25所述的半导体集成电路，其特征在于：
上述控制部是中央处理器或者可编程逻辑控制器。
29.一种电子器械，其特征在于：
包括：
权利要求21所述的半导体集成电路、
上述存储器、以及
接收从上述第二接口输出的振荡信号后进行动作的射频电路。
30.一种电子器械，其特征在于：
包括：
权利要求23所述的半导体集成电路、和
上述存储器。
31.一种电子器械，其特征在于：
包括：
权利要求26所述的半导体集成电路、和
接收从上述接口输出的振荡信号后进行动作的射频电路。
32.一种电子器械，其特征在于：
包括权利要求27所述的半导体集成电路。
CNA2007101403194A 2006-08-25 2007-08-09 环形振荡器、包括它的半导体集成电路及电子器械 Pending CN101132167A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP229723/2006 2006-08-25
JP2006229723A JP2008054134A (ja) 2006-08-25 2006-08-25 リング発振器及びそれを備えた半導体集積回路及び電子機器

Publications (1)

Publication Number Publication Date
CN101132167A true CN101132167A (zh) 2008-02-27

Family

ID=39129320

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101403194A Pending CN101132167A (zh) 2006-08-25 2007-08-09 环形振荡器、包括它的半导体集成电路及电子器械

Country Status (4)

Country Link
US (1) US7633351B2 (zh)
JP (1) JP2008054134A (zh)
KR (1) KR20080019156A (zh)
CN (1) CN101132167A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132538A (zh) * 2009-07-09 2011-07-20 松下电器产业株式会社 数据通信电路、发送设备、接收设备、收发系统
CN103580604A (zh) * 2012-07-20 2014-02-12 联发科技股份有限公司 环形振荡器以及反相器电路
CN103997318A (zh) * 2010-01-22 2014-08-20 松下电器产业株式会社 注入锁定奇数分频器、以及锁相环电路
US9306577B2 (en) 2013-02-27 2016-04-05 Mediatek Inc. Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit
CN105827237A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 延时电路和压控振荡器
CN106026922A (zh) * 2015-03-24 2016-10-12 松下电器产业株式会社 振荡信号生成电路
CN109274353A (zh) * 2018-09-29 2019-01-25 上海华虹宏力半导体制造有限公司 环形振荡器
CN112039441A (zh) * 2019-06-03 2020-12-04 瑞昱半导体股份有限公司 振荡器及其振荡方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
TWI482433B (zh) * 2009-05-14 2015-04-21 Princeton Technology Corp 振盪電路、計時裝置以及電子系統
US8847638B2 (en) * 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
JP2011024039A (ja) 2009-07-16 2011-02-03 Toshiba Corp 局部発振器
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US8816782B2 (en) 2011-05-10 2014-08-26 Freescale Semiconductor, Inc. Phase locked loop circuit having a voltage controlled oscillator with improved bandwidth
US9047990B2 (en) * 2011-10-10 2015-06-02 International Business Machines Corporation Determination of series resistance of an array of capacitive elements
WO2013141837A1 (en) * 2012-03-19 2013-09-26 Taner Sumesaglam Self-biased oscillator
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
US9202535B2 (en) * 2013-03-12 2015-12-01 Qualcomm Incorporated Low-power interface and method of operation
US9876487B2 (en) 2013-09-27 2018-01-23 International Business Machines Corporation Contactless readable programmable transponder to monitor chip join
KR102074946B1 (ko) 2013-10-30 2020-02-07 삼성전자 주식회사 온도 보상 저전류 발진기 회로, 및 이를 포함하는 장치
KR101717881B1 (ko) * 2016-05-25 2017-03-17 숭실대학교산학협력단 차동 출력 구조의 링 발진기
CN112234952B (zh) * 2020-09-29 2022-09-06 上海兆芯集成电路有限公司 振荡器电路
CN114362724B (zh) * 2021-12-28 2023-10-10 南京牛芯微电子有限公司 一种带温度补偿功能的环形振荡器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105320A (ja) * 1983-11-14 1985-06-10 Nippon Telegr & Teleph Corp <Ntt> レベル変換回路
US4876519A (en) * 1989-01-23 1989-10-24 National Semiconductor Corporation High frequency ECL voltage controlled ring oscillator
US5359301A (en) * 1993-03-26 1994-10-25 National Semiconductor Corporation Process-, temperature-, and voltage-compensation for ECL delay cells
KR950004058A (ko) * 1993-07-30 1995-02-17 오오가 노리오 펄스폭 변조회로
US5418498A (en) * 1994-04-15 1995-05-23 Analog Devices, Inc. Low jitter ring oscillators
JP3260615B2 (ja) * 1996-02-08 2002-02-25 株式会社東芝 電圧制御発振器
JP3346224B2 (ja) * 1997-06-13 2002-11-18 日本電気株式会社 クロック信号制御装置
JPH11112298A (ja) * 1997-09-29 1999-04-23 Sony Corp リング発振回路
JP4307597B2 (ja) * 1998-08-26 2009-08-05 旭化成エレクトロニクス株式会社 可変抵抗回路及び電圧制御発振回路
JP3512676B2 (ja) 1999-04-30 2004-03-31 Ｎｅｃエレクトロニクス株式会社 電圧制御発振器
US7126431B2 (en) 2004-11-30 2006-10-24 Stmicroelectronics, Inc. Differential delay cell having controllable amplitude output

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102132538A (zh) * 2009-07-09 2011-07-20 松下电器产业株式会社 数据通信电路、发送设备、接收设备、收发系统
CN102132538B (zh) * 2009-07-09 2014-04-09 松下电器产业株式会社 数据通信电路、发送设备、接收设备、收发系统
CN103997318A (zh) * 2010-01-22 2014-08-20 松下电器产业株式会社 注入锁定奇数分频器、以及锁相环电路
CN103997318B (zh) * 2010-01-22 2016-08-31 松下知识产权经营株式会社 注入锁定奇数分频器、以及锁相环电路
CN103580604A (zh) * 2012-07-20 2014-02-12 联发科技股份有限公司 环形振荡器以及反相器电路
US9306577B2 (en) 2013-02-27 2016-04-05 Mediatek Inc. Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit
CN105827237A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 延时电路和压控振荡器
CN105827237B (zh) * 2015-01-06 2018-09-07 中芯国际集成电路制造(上海)有限公司 延时电路和压控振荡器
CN106026922A (zh) * 2015-03-24 2016-10-12 松下电器产业株式会社 振荡信号生成电路
CN106026922B (zh) * 2015-03-24 2019-05-03 松下电器产业株式会社 振荡信号生成电路
CN109274353A (zh) * 2018-09-29 2019-01-25 上海华虹宏力半导体制造有限公司 环形振荡器
CN112039441A (zh) * 2019-06-03 2020-12-04 瑞昱半导体股份有限公司 振荡器及其振荡方法

Also Published As

Publication number Publication date
US7633351B2 (en) 2009-12-15
US20080061894A1 (en) 2008-03-13
JP2008054134A (ja) 2008-03-06
KR20080019156A (ko) 2008-03-03

Similar Documents

Publication Publication Date Title
CN101132167A (zh) 环形振荡器、包括它的半导体集成电路及电子器械
US7248124B2 (en) Frequency calibration for a monolithic clock generator and timing/frequency reference
US7307486B2 (en) Low-latency start-up for a monolithic clock generator and timing/frequency reference
US7456699B2 (en) Frequency controller for a monolithic clock generator and timing/frequency reference
US7872541B2 (en) Inductor and capacitor-based clock generator and timing/frequency reference
CN1584774B (zh) 半导体集成电路
CN103516333B (zh) 振荡器装置
US6995626B2 (en) Tunable capacitive component, and LC oscillator with the component
US7268635B2 (en) Circuits for voltage-controlled ring oscillators and method of generating a periodic signal
US20050218947A1 (en) PLL frequency synthesizer circuit and frequency tuning method thereof
JP4089938B2 (ja) 電圧制御発振器
US9083362B2 (en) Oscillator circuit
US9762211B2 (en) System and method for adjusting duty cycle in clock signals
JPWO2003021765A1 (ja) 発振器及び通信機器
JP2007110701A (ja) ボディーバイアス調節型電圧制御発振器
KR101900247B1 (ko) 주파수 오차 보상 루프를 이용한 직교 위상 이완 발진기
US20210265946A1 (en) Low power oscillator with digital amplitude control
US7834709B2 (en) Circuit for voltage controlled oscillator
JP2001257534A (ja) 水晶発振器
CN113395042B (zh) 一种高频低功耗低抖动压控振荡器
US6812801B2 (en) Crystal oscillator circuit having capacitors for governing the resonant circuit
US10819279B1 (en) Low power crystal oscillator
CN210405226U (zh) Rc振荡电路
CN113615080A (zh) 一种振荡器及设备
US6717483B2 (en) Low cost voltage controlled crystal oscillator (VCXO)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080227