JPS60105320A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPS60105320A JPS60105320A JP58213783A JP21378383A JPS60105320A JP S60105320 A JPS60105320 A JP S60105320A JP 58213783 A JP58213783 A JP 58213783A JP 21378383 A JP21378383 A JP 21378383A JP S60105320 A JPS60105320 A JP S60105320A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- inverting amplifier
- circuit
- input
- cmo3
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、低い電圧のディジタル入力信号を論理回路の
動作電圧のディジタル信号に変換するためのレベル変換
回路に関する。特に、ＣＭＯ３反転増幅回路を用いた自
動バイアス形の血路を含むレベル変換回路の改良に関す
る。
動作電圧のディジタル信号に変換するためのレベル変換
回路に関する。特に、ＣＭＯ３反転増幅回路を用いた自
動バイアス形の血路を含むレベル変換回路の改良に関す
る。
論理回路を駆動する場合に、入力信号の電圧レベルが低
いときには、その論理回路の動作電圧まで信号のレベル
変換を行うことが必要である。たとえば、振幅５■のい
わゆるＴＴＬレベルで動作する論理回路を駆動するため
の入力信号レベルの振幅がＩＶであると、１■の電圧を
５■の電圧に変換するためのレベル変換回路が用いられ
る。
いときには、その論理回路の動作電圧まで信号のレベル
変換を行うことが必要である。たとえば、振幅５■のい
わゆるＴＴＬレベルで動作する論理回路を駆動するため
の入力信号レベルの振幅がＩＶであると、１■の電圧を
５■の電圧に変換するためのレベル変換回路が用いられ
る。
従来このための回路として、ＣＭＯ３反転増幅回路を利
用した自動バイアス形の回路が知られている。第１図は
この従来例回路図である。この回路は、ＣＭＯ３反転増
幅回路Ａ１の出力と入力との間に抵抗器Ｒを接続し、負
帰還を施すように構成されたもので、この構成によりこ
のＣＭＯ３反転増幅回路Ａ１の入力バイアス電圧は、自
動的に最良の状態に設定される。すなわち、ＣＭＯ３反
転増幅回路Ａ１の入力出力動作特性は、第２図に示すよ
うに入力電圧が■１の付近で出力電圧が急激に変化する
特性である。したがって、抵抗器Ｒにより負帰還を施し
入力信号を与えると、このＣＭＯ３反転増幅回路Ａ１は
その増幅度の最大の点、すなわち第２図の破線で表示す
る点に自動的に安定する。この電圧Ｖ１に入力をバイア
スしておけば、小さい振幅の入力信号を０と電源電圧と
の間に振幅の出力信号に変換することができる。
用した自動バイアス形の回路が知られている。第１図は
この従来例回路図である。この回路は、ＣＭＯ３反転増
幅回路Ａ１の出力と入力との間に抵抗器Ｒを接続し、負
帰還を施すように構成されたもので、この構成によりこ
のＣＭＯ３反転増幅回路Ａ１の入力バイアス電圧は、自
動的に最良の状態に設定される。すなわち、ＣＭＯ３反
転増幅回路Ａ１の入力出力動作特性は、第２図に示すよ
うに入力電圧が■１の付近で出力電圧が急激に変化する
特性である。したがって、抵抗器Ｒにより負帰還を施し
入力信号を与えると、このＣＭＯ３反転増幅回路Ａ１は
その増幅度の最大の点、すなわち第２図の破線で表示す
る点に自動的に安定する。この電圧Ｖ１に入力をバイア
スしておけば、小さい振幅の入力信号を０と電源電圧と
の間に振幅の出力信号に変換することができる。
このような従来例回路は、素子数の少ない優れた回路で
あり広く使用されているが、この回路を集積回路に形成
するとつぎのような欠点がある。
あり広く使用されているが、この回路を集積回路に形成
するとつぎのような欠点がある。
■ この回路の利得を大きくするには抵抗器Ｒを大きい
抵抗値に選ぶことが必要であるが、大きい抵抗値の抵抗
器は集積回路上で大きい面積を占める。
抵抗値に選ぶことが必要であるが、大きい抵抗値の抵抗
器は集積回路上で大きい面積を占める。
■ 第１図に示すように抵抗器Ｒで負帰還をかけると、
出力端子ＯＵＴの出力インピーダンスが低くなり、この
値はこの出力端子ＯＵＴに接続される後段の論理回路の
入力インピーダンスより不要に低くなる。したがって、
このＣＭＯ３反転増幅回路Ａ１の駆動電力が大きくなる
。
出力端子ＯＵＴの出力インピーダンスが低くなり、この
値はこの出力端子ＯＵＴに接続される後段の論理回路の
入力インピーダンスより不要に低くなる。したがって、
このＣＭＯ３反転増幅回路Ａ１の駆動電力が大きくなる
。
本発明はこれを改良するもので、余分の回路面積を必要
とせず、消費電力が小さい、集積回路に適するレベル変
換回路を提供することを目的とする。
とせず、消費電力が小さい、集積回路に適するレベル変
換回路を提供することを目的とする。
本発明は、ＣＭＯ３反転増幅回路Ａ１の入出力に接続さ
れていた負帰還用の抵抗器Ｒを除き、このＣＭＯ３反転
増幅回路Ａ１の利得を大きくするとともに、出力インピ
ーダンスを高くして、このＣＭＯ３反転増幅回路Ａ１の
入力に、第二のＣＭＯ８反転増幅回路Ａ２を接続し、こ
の第二のＣＭＯ８反転増幅回路Ａ２の入出力を低いイン
ピーダンスで結合して、この第二のＣＭＯ３反転増幅回
路Ａ２により最適の自動バイアス電圧を与えるように構
成されたことを特徴とする。
れていた負帰還用の抵抗器Ｒを除き、このＣＭＯ３反転
増幅回路Ａ１の利得を大きくするとともに、出力インピ
ーダンスを高くして、このＣＭＯ３反転増幅回路Ａ１の
入力に、第二のＣＭＯ８反転増幅回路Ａ２を接続し、こ
の第二のＣＭＯ８反転増幅回路Ａ２の入出力を低いイン
ピーダンスで結合して、この第二のＣＭＯ３反転増幅回
路Ａ２により最適の自動バイアス電圧を与えるように構
成されたことを特徴とする。
第３図は本発明実施例回路の構成図である。入力端子Ｉ
Ｎには、電圧レベルの小さいディジタル信号入力が与え
られる。この入力端子ＩＮの信号はコンデンサＣを介し
てＣＭＯ３反転増幅回路Ａ□の入力に与えられる。この
ＣＭＯ３反転増幅回路Ａ１の出力は出力端子ＯＵＴから
、後段の論理回路に接続される。ここで本発明の特徴と
するところは、このＣＭＯ３反転増幅回路Ａ１に負帰還
用の抵抗器を用いず、別に第二のＣＭＯ３反転増幅回路
Ａ２を設け、この第二のＣＭＯ３反転増幅回路Ａ２の出
力と入力とを結合して、これを第一のＣＭＯ３反転増幅
回路Ａ１の入力に直接接続するところにある。
Ｎには、電圧レベルの小さいディジタル信号入力が与え
られる。この入力端子ＩＮの信号はコンデンサＣを介し
てＣＭＯ３反転増幅回路Ａ□の入力に与えられる。この
ＣＭＯ３反転増幅回路Ａ１の出力は出力端子ＯＵＴから
、後段の論理回路に接続される。ここで本発明の特徴と
するところは、このＣＭＯ３反転増幅回路Ａ１に負帰還
用の抵抗器を用いず、別に第二のＣＭＯ３反転増幅回路
Ａ２を設け、この第二のＣＭＯ３反転増幅回路Ａ２の出
力と入力とを結合して、これを第一のＣＭＯ３反転増幅
回路Ａ１の入力に直接接続するところにある。
この構成により、第一のＣＭＯ３反転増幅回路Ａ１はそ
の利得が大きくなり、その出力インピーダンスは高くな
る。しかし、上述の自動バイアスの機能は失われ、別に
入力にバイアス電圧を与えなければ最適な動作をするこ
とができなくなる。
の利得が大きくなり、その出力インピーダンスは高くな
る。しかし、上述の自動バイアスの機能は失われ、別に
入力にバイアス電圧を与えなければ最適な動作をするこ
とができなくなる。
このバイアス電圧は第二のＣＭＯ３反転増幅回路Ａ２か
ら与えられる。すなわち、第二のＣＭＯＳ反転増幅回路
Ａ２は、その入出力電圧特性が第一のＣＭＯ３反転増幅
回路Ａ１の入出力電圧特性とほぼ等しいので、その出力
と入力とを結合して大きい負帰還をかけておくことによ
り、入力信号があるとそのバイアス電圧は自動的に、第
２図に示すように入出力電圧特性の最も急峻な点ｖ１に
設定される。この電圧■１がＣＭＯ３反転増幅回路Ａ１
の入力に供給され、ＣＭＯ３反転増幅回路Ａ１も最適の
バイアス電圧で動作することになる。
ら与えられる。すなわち、第二のＣＭＯＳ反転増幅回路
Ａ２は、その入出力電圧特性が第一のＣＭＯ３反転増幅
回路Ａ１の入出力電圧特性とほぼ等しいので、その出力
と入力とを結合して大きい負帰還をかけておくことによ
り、入力信号があるとそのバイアス電圧は自動的に、第
２図に示すように入出力電圧特性の最も急峻な点ｖ１に
設定される。この電圧■１がＣＭＯ３反転増幅回路Ａ１
の入力に供給され、ＣＭＯ３反転増幅回路Ａ１も最適の
バイアス電圧で動作することになる。
一般にＣＭＯ３反転増幅回路は、同一の集積回路上に形
成すると、その大きさにかかわらず入出力電圧特性はほ
ぼ等しくなる。したがって、敢えて二つのＣＭＯ３反転
増幅回路の入出力電圧特性を一致させなくとも、はとん
ど自動的に一致した特性のＣＭＯ３反転増幅回路を形成
することができる。
成すると、その大きさにかかわらず入出力電圧特性はほ
ぼ等しくなる。したがって、敢えて二つのＣＭＯ３反転
増幅回路の入出力電圧特性を一致させなくとも、はとん
ど自動的に一致した特性のＣＭＯ３反転増幅回路を形成
することができる。
第４図は本発明実施例回路の具体的な回路図である。Ｃ
ＭＯ３反転増幅回路Ａ１およびＡ２はともに、Ｐチャン
ネルＭＯ３）ランジスタおよびＮチャンネルＭＯ３Ｉ−
ランジスタの組合せにより構成される。図でＶＤＤは電
源電圧、ＧＮＤは共通電位点を示す。この実施例回路に
は抵抗器はないので、集積回路製造上では抵抗器の形成
工程は不要である。
ＭＯ３反転増幅回路Ａ１およびＡ２はともに、Ｐチャン
ネルＭＯ３）ランジスタおよびＮチャンネルＭＯ３Ｉ−
ランジスタの組合せにより構成される。図でＶＤＤは電
源電圧、ＧＮＤは共通電位点を示す。この実施例回路に
は抵抗器はないので、集積回路製造上では抵抗器の形成
工程は不要である。
このように構成された回路では、従来回路と同様に、入
力端子ＩＮに到来するたとえば１■の入力ディジタル信
号を電源電圧に等しい５■の出力電圧に変換して出力す
ることができる。
力端子ＩＮに到来するたとえば１■の入力ディジタル信
号を電源電圧に等しい５■の出力電圧に変換して出力す
ることができる。
第二のＣＭＯ３反転増幅回路Ａ２は、第一のＣＭＯ３反
転増幅回路Ａ１に直流バイアス電圧を与えるための回路
であるから、その出力電力はきわめて小さいもので十分
であり、ＣＭＯ３反転増幅回路Ａ２は駆動電力のきわめ
て小さいＣＭＯ３反転増幅回路で構成することができる
。したがって、集積回路上では、この第二のＣＭＯ３反
転増幅回路Ａ２は上記従来回路の抵抗器Ｒの占める面積
よりはるかに小さく形成することができるとともに、第
一のＣＭＯ３反転増幅回路Ａ１と同一の製造手順で並行
して製作することができるので、集積回路上に抵抗器Ｒ
を形成する場合に比べてはるかに有利である。
転増幅回路Ａ１に直流バイアス電圧を与えるための回路
であるから、その出力電力はきわめて小さいもので十分
であり、ＣＭＯ３反転増幅回路Ａ２は駆動電力のきわめ
て小さいＣＭＯ３反転増幅回路で構成することができる
。したがって、集積回路上では、この第二のＣＭＯ３反
転増幅回路Ａ２は上記従来回路の抵抗器Ｒの占める面積
よりはるかに小さく形成することができるとともに、第
一のＣＭＯ３反転増幅回路Ａ１と同一の製造手順で並行
して製作することができるので、集積回路上に抵抗器Ｒ
を形成する場合に比べてはるかに有利である。
また、ＣＭＯ３反転増幅回路Ａ１は負帰還がなくなるた
め電圧利得が大きくなり、出力インピーダンスが高くな
るので、出力端子ＯＵＴに接続される後段の論理回路と
の整合がよくなり、駆動電力は小さいものでよい。すな
わち第一のＣＭＯ３反転増幅回路Ａ１は、従来回路より
小さいＣＭＯ８反転増幅回路で同等の回路を実現するこ
とができることになる。二つのＣＭＯ３反転増幅回路Ａ
□およびＡ２を合わせた消費電力は、同等の出力を得る
ために、従来回路のＣＭＯ３反転増幅回路Ａ１ひとつの
消費電力よりはるかに小さくすることができる。
め電圧利得が大きくなり、出力インピーダンスが高くな
るので、出力端子ＯＵＴに接続される後段の論理回路と
の整合がよくなり、駆動電力は小さいものでよい。すな
わち第一のＣＭＯ３反転増幅回路Ａ１は、従来回路より
小さいＣＭＯ８反転増幅回路で同等の回路を実現するこ
とができることになる。二つのＣＭＯ３反転増幅回路Ａ
□およびＡ２を合わせた消費電力は、同等の出力を得る
ために、従来回路のＣＭＯ３反転増幅回路Ａ１ひとつの
消費電力よりはるかに小さくすることができる。
上記例に示したＰチャンネルＭＯＳトランジスタとＮチ
ャンネルＭＯ３Ｉ−ランジスタとの組合せにるＣＭＯ５
反転増幅回路はあくまでも一例であり、このほかのＣＭ
Ｏ３反転増幅回路を用いて同様に本発明を実施すること
ができる。
ャンネルＭＯ３Ｉ−ランジスタとの組合せにるＣＭＯ５
反転増幅回路はあくまでも一例であり、このほかのＣＭ
Ｏ３反転増幅回路を用いて同様に本発明を実施すること
ができる。
上記例では第二のＣＭＯ３反転増幅回路の入力と出力と
は直結するように接続したが、直結でなりトモ低いイン
ピーダンスにより同様に本発明ヲ実施することができる
。この場合には、第一のＣＭＯ３反転増幅回路の入力に
、第二のＣＭＯ３反転増幅回路の入力または出力のいず
れを結合してもよい。
は直結するように接続したが、直結でなりトモ低いイン
ピーダンスにより同様に本発明ヲ実施することができる
。この場合には、第一のＣＭＯ３反転増幅回路の入力に
、第二のＣＭＯ３反転増幅回路の入力または出力のいず
れを結合してもよい。
以上説明したように、本発明のレベル変換回路は、信号
を増幅する第一のＣＭＯ３反転増幅回路には負帰還を施
さず、自動バイアス電圧は別の第二のＣＭＯ３反転増幅
回路をもちいて発生し、これを第一のＣＭＯ３反転増幅
回路の入力に与えるように構成するので、従来回路に比
べて消費電力が小さく、集積回路上での面積を小さくす
ることができるレベル変換回路が得られる。
を増幅する第一のＣＭＯ３反転増幅回路には負帰還を施
さず、自動バイアス電圧は別の第二のＣＭＯ３反転増幅
回路をもちいて発生し、これを第一のＣＭＯ３反転増幅
回路の入力に与えるように構成するので、従来回路に比
べて消費電力が小さく、集積回路上での面積を小さくす
ることができるレベル変換回路が得られる。
第１図は従来例回路の構成図。
第２図はＣＭＯ３反転増幅回路の入出力電圧特性図。
第３図は本発明実施例回路の構成図。
第４図は本発明実施例回路の具体的な回路図。
特許出）Ｎ人 日本電信電話公社
日本電気株式会社
代理人弁理士 井 出 直 孝
昂 １ ｌ
蔦 ２ 図
第 ３ 図
Ｍ ４ 図
Claims (3)
- （１） 入力端子と、この入力端子に一端が接続された
交流結合用コンデンサと、 この交流結合用コンデンサの他端に入力が接続された第
一のＣＭＯ３反転増幅回路と を備えたレベル変換回路において、 入出力電圧特性が上記第一のＣＭＯ５反転増幅回路とほ
ぼ等しい第二のＣＭＯ３反転増幅回路を備え、 その第二のＣＭＯ３反転増幅回路の出力と入力とが低い
インピーダンスを介して結合され、その入力または出力
が上記第一のＣＭＯ３反転増幅回路の入力に接続された
ことを特徴とするレベル変換回路。 - （２）低いインピーダンスが導体で直接結合された回路
である特許請求の範囲第（１）項に記載のレベル変換回
路。 - （３）第一のＣＭＯ３反転増幅回路と第二のＣＭＯ８反
転増幅回路とが同一の集積回路に形成された特許請求の
範囲第（１１項または第（２）項に記載のレベル変換回
路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213783A JPS60105320A (ja) | 1983-11-14 | 1983-11-14 | レベル変換回路 |
| CA000467611A CA1210085A (en) | 1983-11-14 | 1984-11-13 | Level shifting circuit |
| EP84113700A EP0142167A3 (en) | 1983-11-14 | 1984-11-13 | Level shifting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213783A JPS60105320A (ja) | 1983-11-14 | 1983-11-14 | レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60105320A true JPS60105320A (ja) | 1985-06-10 |
Family
ID=16644963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213783A Pending JPS60105320A (ja) | 1983-11-14 | 1983-11-14 | レベル変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0142167A3 (ja) |
| JP (1) | JPS60105320A (ja) |
| CA (1) | CA1210085A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240819A (ja) * | 1985-08-16 | 1987-02-21 | Mitsubishi Electric Corp | しきい値電圧検出回路 |
| JPS62196426U (ja) * | 1986-06-05 | 1987-12-14 | ||
| JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ｅｃｌ―ｃｍｏｓレベル変換回路 |
| US6034549A (en) * | 1996-10-30 | 2000-03-07 | Sumitomo Metal Industries, Ltd. | Level shift circuit |
| JP2003110419A (ja) * | 2001-06-26 | 2003-04-11 | Seiko Epson Corp | レベルシフタ及びそれを用いた電気光学装置 |
| JP2007194987A (ja) * | 2006-01-20 | 2007-08-02 | Sony Corp | 遅延回路及びそれを備えたアナログ／デジタルコンバータ回路 |
| JP2008054134A (ja) * | 2006-08-25 | 2008-03-06 | Matsushita Electric Ind Co Ltd | リング発振器及びそれを備えた半導体集積回路及び電子機器 |
| JP2008067365A (ja) * | 2006-08-08 | 2008-03-21 | Hitachi Ltd | 信号遅延回路およびこれを用いたパルス発生回路 |
| JP2008527797A (ja) * | 2004-12-30 | 2008-07-24 | エージェンシー フォー サイエンス，テクノロジー アンド リサーチ | 完全集積化超広帯域送信機回路及びシステム |
| JPWO2007116468A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | 閾値補正回路，回路および閾値補正機能付き回路基板 |
| WO2009147770A1 (ja) * | 2008-06-02 | 2009-12-10 | パナソニック株式会社 | クロック信号増幅回路 |
| US8258847B2 (en) | 2003-02-12 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device having the same, and driving method of the same |
| JP2013187602A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Koden Corp | クロック供給回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0218747B1 (en) * | 1985-10-15 | 1991-05-08 | International Business Machines Corporation | Sense amplifier for amplifying signals on a biased line |
| LU86787A1 (de) * | 1986-06-19 | 1987-07-24 | Siemens Ag | Breitbandsignal-koppeleinrichtung |
| DE58908391D1 (de) * | 1988-07-22 | 1994-10-27 | Siemens Ag | ECL-CMOS-Wandler. |
| JPH05243956A (ja) * | 1991-06-28 | 1993-09-21 | Texas Instr Inc <Ti> | Ｅｃｌ型信号をｃｍｏｓ信号に変換する装置および方法 |
| EP1164699A1 (de) * | 2000-06-14 | 2001-12-19 | Infineon Technologies AG | Schaltungsanordnung zur Umsetzung von Logikpegeln |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54118157A (en) * | 1978-03-07 | 1979-09-13 | Nittan Co Ltd | Comparator circuit |
| JPS56140719A (en) * | 1980-04-02 | 1981-11-04 | Toshiba Corp | Semiconductor circuit |
| JPS57147328A (en) * | 1981-03-05 | 1982-09-11 | Nec Corp | Input circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1451732A (en) * | 1973-03-19 | 1976-10-06 | Motorola Inc | Signal shaping circuit |
| JPS549544A (en) * | 1977-06-24 | 1979-01-24 | Citizen Watch Co Ltd | Mutual complement type insulation gate type electric field effect transistor circuit |
| US4208730A (en) * | 1978-08-07 | 1980-06-17 | Rca Corporation | Precharge circuit for memory array |
| US4270190A (en) * | 1979-12-27 | 1981-05-26 | Rca Corporation | Small signal memory system with reference signal |
-
1983
- 1983-11-14 JP JP58213783A patent/JPS60105320A/ja active Pending
-
1984
- 1984-11-13 EP EP84113700A patent/EP0142167A3/en not_active Withdrawn
- 1984-11-13 CA CA000467611A patent/CA1210085A/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54118157A (en) * | 1978-03-07 | 1979-09-13 | Nittan Co Ltd | Comparator circuit |
| JPS56140719A (en) * | 1980-04-02 | 1981-11-04 | Toshiba Corp | Semiconductor circuit |
| JPS57147328A (en) * | 1981-03-05 | 1982-09-11 | Nec Corp | Input circuit |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240819A (ja) * | 1985-08-16 | 1987-02-21 | Mitsubishi Electric Corp | しきい値電圧検出回路 |
| JPS62196426U (ja) * | 1986-06-05 | 1987-12-14 | ||
| JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ｅｃｌ―ｃｍｏｓレベル変換回路 |
| US6034549A (en) * | 1996-10-30 | 2000-03-07 | Sumitomo Metal Industries, Ltd. | Level shift circuit |
| JP2003110419A (ja) * | 2001-06-26 | 2003-04-11 | Seiko Epson Corp | レベルシフタ及びそれを用いた電気光学装置 |
| US8786349B2 (en) | 2003-02-12 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device having the same, and driving method of the same |
| US8258847B2 (en) | 2003-02-12 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device having the same, and driving method of the same |
| JP2008527797A (ja) * | 2004-12-30 | 2008-07-24 | エージェンシー フォー サイエンス，テクノロジー アンド リサーチ | 完全集積化超広帯域送信機回路及びシステム |
| JP2007194987A (ja) * | 2006-01-20 | 2007-08-02 | Sony Corp | 遅延回路及びそれを備えたアナログ／デジタルコンバータ回路 |
| JPWO2007116468A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | 閾値補正回路，回路および閾値補正機能付き回路基板 |
| JP4638939B2 (ja) * | 2006-03-31 | 2011-02-23 | 富士通株式会社 | 閾値補正回路，回路および閾値補正機能付き回路基板 |
| JP2008067365A (ja) * | 2006-08-08 | 2008-03-21 | Hitachi Ltd | 信号遅延回路およびこれを用いたパルス発生回路 |
| JP2008054134A (ja) * | 2006-08-25 | 2008-03-06 | Matsushita Electric Ind Co Ltd | リング発振器及びそれを備えた半導体集積回路及び電子機器 |
| WO2009147770A1 (ja) * | 2008-06-02 | 2009-12-10 | パナソニック株式会社 | クロック信号増幅回路 |
| JP2013187602A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Koden Corp | クロック供給回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0142167A3 (en) | 1986-08-06 |
| CA1210085A (en) | 1986-08-19 |
| EP0142167A2 (en) | 1985-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60105320A (ja) | レベル変換回路 | |
| US5463348A (en) | CMOS low-power, wide-linear-range, well-input differential and transconductance amplifiers | |
| US5861779A (en) | Impedance circuit for a miniature hearing aid | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US6429735B1 (en) | High speed output buffer | |
| KR102468237B1 (ko) | 디지털 격리기들을 위한 리시버 프론트 엔드 | |
| US4775807A (en) | Single ended receiver circuit with hysteresis | |
| US20210005231A1 (en) | Latching sense amplifier | |
| US6005439A (en) | Unity gain signal amplifier | |
| JP3002555B2 (ja) | 信号処理装置 | |
| US4340867A (en) | Inverter amplifier | |
| US5946034A (en) | CCD register read amplifier | |
| JPH0376609B2 (ja) | ||
| US5041797A (en) | Micro-power gain lattice | |
| US6236269B1 (en) | Complementary CMOS differential amplifier circuit | |
| JPS6193708A (ja) | 光受信装置 | |
| US6573784B2 (en) | Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier | |
| US6369658B1 (en) | Single-ended to differential transconductor | |
| JPH04233813A (ja) | 広帯域増幅器 | |
| US6366168B1 (en) | Efficient ground noise and common-mode suppression network | |
| US6064263A (en) | DTCMOS differential amplifier | |
| CN220798224U (zh) | 共源共栅放大电路、雷达设备、雷达系统及电子设备 | |
| JPH08265065A (ja) | 増幅回路 | |
| US4243945A (en) | Differential amplifier | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах |