SU1676065A1

SU1676065A1 - Операционный усилитель на КМОП транзисторах

Info

Publication number: SU1676065A1
Application number: SU884499176A
Authority: SU
Inventors: Валентин Петрович Попов; Валентин Алексеевич Рыжов; Леонид Терентьевич Иванисов
Original assignee: Предприятие П/Я Х-5737
Priority date: 1988-10-27
Filing date: 1988-10-27
Publication date: 1991-09-07

Abstract

Изобретение относитс к электронной технике, к операционным усилител м на комплементарных МОП транзисторах, и может использоватьс в интегральных микросхемах дискретно-аналоговой обработки сигналов, в частности в фильтрах на коммутируемых конденсаторах. Цель изобретени -улучшениеустойчивости при работе на емкостную нагрузку. Операционный усилитель содержит первый-шестой транзисторы 1-6, первый-третий нагрузочные транзисторы 7-9, первый и второй источники 10 и 11 тока, первую и вторую шины 14 и 15 питани Цель достигаетс тем, что сток транзистора 4 соединен с шиной 14,затвор транзистора 9 - со стоком этого транзистора 9, причем соединенные стоки транзисторов 5,6 соединены с затвором транзистора 5 через последовательно соединенные резистор 12 и корректирующий конденсатор 13 Величина и фазовый сдвиг напр жени на выходе усилител определ етс характеристиками двух каналов усилени - основного канала, образованного транзисторами 1-3,5,7,8 и вспомогательного, образованного транзисторами 3,4,6,9 Сочетание двух каналов позвол ет существенно снизить набег фазы на частоте единичного усилени схемы и обеспечивает устойчивую работу на емкостную нагрузку. 2 ил, г Ј

Description

Изобретение относитс к электронной технике, в частности к операционным усилител м на комплементарных МОП (КМОП) транзисторах, и может использоватьс в интегральных микросхемах дискретно-аналоговой обработки сигналов, в частности в фильтрах на коммутируемых конденсаторах , которые широко используютс в устройствах св зи и аппаратуре радио и гидролокации.

Цель изобретени - улучшение устойчивости при работе на емкостную нагрузку.

На фиг. 1 представлена структурна принципиальна электрическа схема операционного усилител ; на фиг. 2 - то же, вариант выполнени .

Операционный усилитель содержит первый-шестой транзисторы 1-6, первый-третий нагрузочные транзисторы 7- 9, первый 10 и второй 11 источники тока, резистор 12, корректирующий конденсатор 13, первую 14 и вторую 15 шины питани .

Устройство работает следующим образом .

Подача на входы схемы дифференциального напр жени вызывает соответствующие изменени токов входных транзисторов первого и второго дифференциальных каскадов, причем изменени тока у транзисторов 2 и 4 будут одного знака. Это приводит к тому, что на затвоOs ON О С СЯ

ры транзисторов 5 и 6 будут поданы соответствующие противофазные сигналы, что вызывает изменение выходного напр жени усилител . Величина и фазовый сдвиг напр жени на выходе усилител определ ютс характеристиками двух каналов усилени - основного канала, образованного транзисторами 1,2,3,5,7 и 8, и вспомогательного, образованного транзисторами 3,4,6 и 9. Высокое усиление основного канала и высокое выходное сопротивление в точке подключени затвора транзистора 5 привод т к значительному фазовому сдвигу в данном канале. При этом использование даже усовершенствованной цепи коррекции,содержащей конденсатор 13 и резистор 12 в р де случаев не позвол ет добитьс устойчивой работы схемы на емкостную нагрузку,

Уменьшение набега фазы во вспомогательном канале может быть достигнуто за счет уменьшени посто нных времени во внутренних узлах данного канапа и в первую очередь в узле подключени затвора транзистора 6. Посто нна времени в данном узле определ етс произведением величины паразитной емкости в данном узле на выходное сопротивление второго дифференциального каскада вспомогательного канала. Соединение затвора и стока третьего нагрузочного транзистора 9 переводит данный транзистор в диодный режим. При этом выходное сопротивление второго дифференциального каскада вспомогательного канала падает с дес тков МОм до дес тков кОм. Расчеты показывают, что частота доминирующего полюса при этом определ етс крутизной третьего 3 и четвертого 4 транзисторов и емкостью нагрузки.

Таким образом, вспомогательный канал , по сути дела, вл етс однокаскад- ным усилителем и обладает сравнительно малым коэффициентом передачи при очень широкой полосе пропускани и малом фазовом сдвиге.

Коррекци однокаскадных усилителей осуществл етс за счет собственно емкости нагрузки и внутренних корректирующих конденсаторов, как правило, не требует.

Выходной сигнал усилител определ етс суммой выходных сигналов обоих каналов. В районе частоты единичного усилени основного канала набег фазы в данном канале значителен и может приближатьс к 180°. В то же врем , набег фазы во вспомогательном канале на этой же частоте составл ет величину пор дка

20-60° при коэффициенте передачи близком к 1, в результате чего суммарный фазовый сдвиг составл ет 100-120°, что обеспечивает достаточный запас устойчивости схе,мы. При дальнейшем повышении частоты выходной сигнал определ етс в основном работой вспомогательного канала , который гарантированно закорректиро- ван емкостью нагрузки. Таким образом,

сочетание данных двух каналов позвол ет существенно снизить набег фазы на частоте единичного усилени схемы и обеспечивает устойчивую работу на емкостную нагрузку.

Claims

Формула изобретени Операционный усилитель на КМОП- транзисторах, содержащий первый и второй дифференциальные каскады, включенные

параллельно по входу, и выходной двухтактный каскад, при этом первый дифференциальный каскад выполнен на первом и втором транзисторах, имеющих один тип, истоки которых соединены и через первый

источник тока подключены к первой шине питани , стоки соединены соответственно со стоком первого и стоком и затвором второго нагрузочных транзисторов, имеющих другой.тип, второй дифференциальный

каскад выполнен на третьем и четвертом транзисторах, имеющих тип первого нагрузочного транзистора, истоки третьего и четвертого транзисторов соединены и через второй источник тока подключены к второй

шине питани , к которой подключены истоки первого и второго нагрузочных транзисторов , сток третьего транзистора соединен со стоком третьего нагрузочного транзистора, имеющего тип первого транзистора, причем

источник третьего нагрузочного транзистора подключен к первой шине питани , выходной двухтактный каскад выполнен на п том и шестом транзисторах, имеющих разный тип, включенных по схеме с общим истоком, затворы которых соединены с пр мыми выходами соответственно первого и второго дифференциальных каскадов , от л и ч а ю щи и с тем, что, с целью улучшени устойчивости при работе на

емкостную нагрузку, сток четвертого транзистора соединен с первой шиной питани , затвор третьего нагрузочного транзистора соединен со стоком этого транзистора, причем соединенные стоки

п того и шестого транзисторов соединены с затвором п того транзистора через последовательно соединенные введенные резистор и корректирующий конденсатор.

Фиг. 1

+Ј

(+5.6) /4

5 J