JP5385711B2 - データ通信回路、送信機器、受信機器、送受信システム - Google Patents
データ通信回路、送信機器、受信機器、送受信システム Download PDFInfo
- Publication number
- JP5385711B2 JP5385711B2 JP2009162871A JP2009162871A JP5385711B2 JP 5385711 B2 JP5385711 B2 JP 5385711B2 JP 2009162871 A JP2009162871 A JP 2009162871A JP 2009162871 A JP2009162871 A JP 2009162871A JP 5385711 B2 JP5385711 B2 JP 5385711B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- transistor
- data
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
- H03K19/017527—Interface arrangements using a combination of bipolar and field effect transistors [BIFET] with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
図1は、実施形態1による送受信システムの構成例を示す。この送受信システムは、送信処理回路100およびデータ通信回路11を含む送信機器と、データ通信回路12および受信処理回路110を含む受信機器とを備える。データ通信回路11は、ドライバ101と、電圧緩和トランジスタ102とを備える。データ通信回路12は、レシーバ103と、電圧緩和トランジスタ104と、終端抵抗RRRとを備える。データ通信回路11の信号ノードN1およびデータ通信回路12の信号ノードN2は、信号線に接続され、終端抵抗RRRは、終端電源電圧VTTが与えられる電源ノードと信号ノードN2との間に接続される。
次に、図1に示した電圧緩和トランジスタ102,104による電圧緩和について説明する。ここでは、説明の簡略化のため、電圧緩和トランジスタ102,104の閾値電圧を“Vth”とする。
なお、電圧緩和トランジスタ102の閾値電圧は、電圧緩和トランジスタ102のソースに接続された素子の耐圧電圧と電圧緩和トランジスタ102のゲート電圧との最大電圧差以上であることが好ましい。例えば、図1の場合、ドライバ101の耐圧電圧が“2.5V”であり、終端電源電圧VTTが“3.3V”である場合、電圧緩和トランジスタ102の閾値電圧は、“0.8V”以上であることが好ましい。このように構成することにより、電圧緩和トランジスタ102のソースに接続された素子(図1では、ドライバ101)の耐圧破壊を防止できる。また、電圧緩和トランジスタ104の閾値電圧についても同様である。
図2のように、データ通信回路11は、補助トランジスタ105をさらに備えていても良い。補助トランジスタ105は、ドライバ101の供給ノードN101と電圧緩和トランジスタ102のソースとの間に介在し、ドライバ101の供給ノードN101に接続されたソースと、電圧緩和トランジスタ102のソースに接続されたドレインと、所定のバイアス電圧(ここでは、電源電圧VDD)が与えられるゲートとを有する。このように構成することにより、供給ノードN101の電圧が補助トランジスタ105のゲート電圧を超えないように供給ノードN101の電圧を制限できる。例えば、ドライバ101の耐圧電圧が“2.5V”である場合、補助トランジスタ105のゲートには、“2.5V”の電源電圧VDDが与えられる。これにより、ドライバ101の耐圧破壊を確実に防止できる。
図3のように、データ通信回路11は、電圧調整部107をさらに備えていても良い。電圧調整部107は、電圧緩和トランジスタ102のドレインとゲートとの間に介在し、信号ノードN1の電圧に基づいて制御電圧V11(ここでは、信号電圧V1よりも低い電圧)を生成して制御電圧V11を電圧緩和トランジスタ102のゲートに供給する。例えば、電圧調整部107は、信号ノードN1と電源電圧VDDが与えられる電源ノードとの間に直列に接続された抵抗R1,R2によって構成される。このように構成することにより、電圧調整部107によって制御電圧V11を調整できるので、電圧緩和トランジスタ102の電圧緩和効果を任意に設定できる。例えば、制御電圧V11を低くするほど、電圧緩和トランジスタ102のソース電圧を低くすることができ、電圧緩和トランジスタ102の電圧緩和効果を向上させることができる。また、図3のように構成した場合、電圧緩和トランジスタ102のゲートは、抵抗R1を介して信号ノードN1に接続されるので、電圧緩和トランジスタ102のゲート容量によるノイズ発生を抑制できる。
図5は、実施形態2による送受信システムの構成例を示す。この送受信システムは、送信処理回路100およびデータ通信回路21を含む送信機器と、データ通信回路22および受信処理回路110を含む受信機器とを備える。データ通信回路21は、ドライバ201と、電圧緩和トランジスタ202p,202nとを備える。データ通信回路22は、レシーバ203と、電圧緩和トランジスタ204p,204nと、終端抵抗RRP,RRNとを備える。データ通信回路21の信号ノードNP1およびデータ通信回路22の信号ノードNP2は、信号線対のうち一方の信号線に接続され、データ通信回路21の信号ノードNN1およびデータ通信回路22の信号ノードNN2は、信号線対のうち他方の信号線に接続される。終端抵抗RRPは、終端電源電圧VTTが与えられる電源ノードと信号ノードNP2との間に接続され、終端抵抗RRNは、終端電源電圧VTTが与えられる電源ノードと信号ノードNN2との間に接続される。
次に、図5に示した電圧緩和トランジスタ202p,202nによる電圧緩和について説明する。ここでは、説明の簡略化のため、電圧緩和トランジスタ202p,202nの閾値電圧を“Vth”とし、終端抵抗RRP,RRNの電圧降下を“Vα”とする。
なお、電圧緩和トランジスタ202pの閾値電圧は、電圧緩和トランジスタ202pのソースに接続された素子の耐圧電圧と電圧緩和トランジスタ202pのゲート電圧との最大電圧差以上であることが好ましい。例えば、図5の場合、ドライバ201の耐圧電圧が“2.5V”であり、終端電源電圧VTTが“3.3V”である場合、電圧緩和トランジスタ202pの閾値電圧は、“0.8V”以上であることが好ましい。このように構成することにより、電圧緩和トランジスタ202pのソースに接続された素子(図5では、ドライバ201)の耐圧破壊を防止できる。また、電圧緩和トランジスタ202n,204p,204nの閾値電圧についても同様である。
図6のように、データ通信回路21は、補助トランジスタ205p,205nをさらに備えていても良い。補助トランジスタ205p,205nは、それぞれ、ドライバ201の供給ノードN201p,N201nと電圧緩和トランジスタ202p,202nのソースとの間に介在する。また、補助トランジスタ205p,205nのゲートには、所定のバイアス電圧(ここでは、電源電圧VDD)が与えられる。このように構成することにより、供給ノードN201p,N201nの電圧が補助トランジスタ205p,205nのゲート電圧を超えないように供給ノードN201p,N201nの電圧を制限できる。また、電圧緩和トランジスタ202p,202nの電圧緩和効果によって、補助トランジスタ205p,205nの耐圧破壊を抑制できる。
図7のように、データ通信回路21は、電圧調整部207をさらに備えていても良い。電圧調整部207は、電圧緩和トランジスタ202p,202nのドレインとゲートとの間に介在し、信号ノードNP1,NN1の電圧(信号電圧VP1,VN1)の中間電圧に対応する制御電圧VMを電圧緩和トランジスタ202p,202nのゲートに供給する。例えば、電圧調整部207は、信号ノードNP1,NN1の間に直列に接続された抵抗RP,RNによって構成される。このように構成することにより、信号電圧VP1,VN1を電圧緩和トランジスタ202p,202nのゲートに供給する場合よりも、電圧緩和トランジスタ202p,202nのソース電圧を低くすることができるので、電圧緩和トランジスタ202p,202nの電圧緩和効果を向上させることができる。
図9は、実施形態3による送受信システムの構成例を示す。この送受信システムは、n個の送信処理回路100,100,…およびデータ通信回路31を含む送信機器と、n個の受信機器とを備える。n個の受信機器は、それぞれ、データ通信回路321,322,…,32nおよび受信処理回路110,110,…を含む。データ通信回路31のn個の信号ノード対(信号ノードNP1,NN1からなる信号ノード対)は、n個の信号線対にそれぞれ接続される。データ通信回路321,322,…,32nは、n個の信号線対にそれぞれ対応し、そのデータ通信回路の信号ノードNP2,NN2は、そのデータ通信回路に対応する信号線対にそれぞれ接続される。
12,22,321,322,…,32n データ通信回路(受信側)
100 送信処理回路
110 受信処理回路
101,201 ドライバ
102,202p,202n 電圧緩和トランジスタ
103,203 レシーバ
104,204p,204n 電圧緩和トランジスタ
RRR,RRP,RRN 終端抵抗
105,106,205p,205n,206p,206n 補助トランジスタ
107,108,207 電圧調整部
Claims (11)
- 互いに相補的に変化する第1および第2のデータ信号からなるデータ信号対を信号線対を介して送信する回路であって、
第1および第2の供給ノードからなる供給ノード対を介して前記データ信号対を供給するドライバと、
前記ドライバの第1の供給ノードに接続されたソースと、前記信号線対のうち一方の信号線に接続される第1の信号ノードに接続されたドレインと、前記信号線対のうち他方の信号線に接続される第2の信号ノードの電圧が与えられるゲートとを有する第1の電圧緩和トランジスタと、
前記ドライバの第2の供給ノードに接続されたソースと、前記第2の信号ノードに接続されたドレインと、前記第1の信号ノードの電圧が与えられるゲートとを有する第2の電圧緩和トランジスタとを備える
ことを特徴とするデータ通信回路。 - 請求項1において、
前記ドライバの第1の供給ノードと前記第1の電圧緩和トランジスタのソースとの間に介在し、前記ドライバの第1の供給ノードに接続されたソースと、前記第1の電圧緩和トランジスタのソースに接続されたドレインと、第1のバイアス電圧が与えられるゲートとを有する第1の補助トランジスタと、
前記ドライバの第2の供給ノードと前記第2の電圧緩和トランジスタのソースとの間に介在し、前記ドライバの第2の供給ノードに接続されたソースと、前記第2の電圧緩和トランジスタのソースに接続されたドレインと、第2のバイアス電圧が与えられるゲートとを有する第2の補助トランジスタとをさらに備える
ことを特徴とするデータ通信回路。 - 請求項1または2において、
前記第1および第2の電圧緩和トランジスタのドレインとゲートとの間に介在し、前記第1および第2の信号ノードの電圧の中間電圧に対応する制御電圧を前記第1および第2の電圧緩和トランジスタのゲートに供給する電圧調整部をさらに備える
ことを特徴とするデータ通信回路。 - 請求項1〜3のいずれか1項において、
前記第1の電圧緩和トランジスタの閾値電圧は、前記第1の電圧緩和トランジスタのソースに接続された素子の耐圧電圧と前記第1の電圧緩和トランジスタのゲート電圧との最大電圧差以上であり、
前記第2の電圧緩和トランジスタの閾値電圧は、前記第2の電圧緩和トランジスタのソースに接続された素子の耐圧電圧と前記第2の電圧緩和トランジスタのゲート電圧との最大電圧差以上である
ことを特徴とするデータ通信回路。 - 請求項1〜4のいずれか1項に記載のデータ通信回路と、
送信データを前記ドライバに供給する送信処理回路とを備え、
前記ドライバは、前記送信データを前記データ信号対に変換する
ことを特徴とする送信機器。 - 請求項5に記載の送信機器と、
前記信号線対を介して前記データ線対を受信する受信機器とを備える
ことを特徴とする送受信システム。 - それぞれが互いに相補的に変化する第1および第2のデータ信号からなる複数のデータ信号対を複数の信号線対を介して送信する回路であって、
それぞれが第1および第2の供給ノードからなる供給ノード対を介して前記データ信号対を供給する複数のドライバと、
前記複数の信号線対および前記複数のドライバにそれぞれ対応し、それぞれが、自己に対応するドライバの第1の供給ノードに接続されたソースと、自己に対応する信号線対のうち一方の信号線に接続される第1の信号ノードに接続されたドレインとを有する複数の第1の電圧緩和トランジスタと、
前記複数の信号線対および前記複数のドライバにそれぞれ対応し、それぞれが、自己に対応するドライバの第2の供給ノードに接続されたソースと、自己に対応する信号線対のうち他方の信号線に接続される第2の信号ノードに接続されたドレインとを有する複数の第2の電圧緩和トランジスタと、
複数の信号線対のうちいずれか1つの信号線対にそれぞれ接続される前記第1および第2の信号ノードの電圧の中間電圧に対応する制御電圧を前記複数の第1の電圧緩和トランジスタおよび前記複数の第2の電圧緩和トランジスタのゲートに供給する電圧調整部とを備える
ことを特徴とするデータ通信回路。 - 請求項7に記載のデータ通信回路と、
前記複数のドライバにそれぞれ対応し、それぞれが、送信データを自己に対応するドライバに供給する複数の送信処理回路とを備え、
前記複数のドライバのそれぞれは、前記送信データを前記データ信号対に変換する
ことを特徴とする送信機器。 - 請求項8に記載の送信機器と、
前記複数の信号線対にそれぞれ対応し、それぞれが、自己に対応する信号線対を介して前記データ信号対を受信する複数の受信機器とを備える
ことを特徴とする送受信システム。 - 信号線を介してデータ信号を受信する回路であって、
入力ノードを介して前記データ信号を入力するレシーバと、
前記レシーバの入力ノードに接続されたソースと、前記信号線に接続される信号ノードに接続されたドレインと、前記信号ノードの電圧が与えられるゲートとを有する電圧緩和トランジスタと、
前記信号ノードに接続された終端抵抗とを備える
ことを特徴とするデータ通信回路。 - 請求項10に記載のデータ通信回路と、
受信処理回路とを備え、
前記レシーバは、前記データ信号を受信データに変換して前記受信処理回路に供給する
ことを特徴とする受信機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009162871A JP5385711B2 (ja) | 2009-07-09 | 2009-07-09 | データ通信回路、送信機器、受信機器、送受信システム |
PCT/JP2010/001378 WO2011004513A1 (ja) | 2009-07-09 | 2010-03-01 | データ通信回路、送信機器、受信機器、送受信システム |
CN201080002392.5A CN102132538B (zh) | 2009-07-09 | 2010-03-01 | 数据通信电路、发送设备、接收设备、收发系统 |
US12/963,998 US8228093B2 (en) | 2009-07-09 | 2010-12-09 | Data communication circuit, transmission apparatus, reception apparatus, and transmission/reception system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009162871A JP5385711B2 (ja) | 2009-07-09 | 2009-07-09 | データ通信回路、送信機器、受信機器、送受信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011019117A JP2011019117A (ja) | 2011-01-27 |
JP5385711B2 true JP5385711B2 (ja) | 2014-01-08 |
Family
ID=43428947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009162871A Expired - Fee Related JP5385711B2 (ja) | 2009-07-09 | 2009-07-09 | データ通信回路、送信機器、受信機器、送受信システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8228093B2 (ja) |
JP (1) | JP5385711B2 (ja) |
CN (1) | CN102132538B (ja) |
WO (1) | WO2011004513A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10348288B2 (en) | 2015-05-20 | 2019-07-09 | Panasonic Intellectual Property Management Co., Ltd. | Differential output circuit |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4906867A (en) * | 1988-11-09 | 1990-03-06 | Ncr Corporation | Buffer circuit with load sensitive transition control |
JP3093410B2 (ja) * | 1992-01-31 | 2000-10-03 | 日本電気株式会社 | オープンドレイン型出力回路 |
JPH11122089A (ja) * | 1997-10-16 | 1999-04-30 | Fujitsu Ltd | 出力駆動回路 |
US6775328B1 (en) * | 1999-08-11 | 2004-08-10 | Rambus Inc. | High-speed communication system with a feedback synchronization loop |
US6411146B1 (en) * | 2000-12-20 | 2002-06-25 | National Semiconductor Corporation | Power-off protection circuit for an LVDS driver |
DE60229496D1 (de) * | 2001-01-19 | 2008-12-04 | Congdon James | Nichtinvertierender transistorschalter mit drei anschlüssen |
US20040013003A1 (en) * | 2002-07-19 | 2004-01-22 | Micron Technology, Inc. | First bit data eye compensation for open drain output driver |
US7471107B1 (en) * | 2004-05-12 | 2008-12-30 | Pmc-Sierra, Inc. | Active biasing in metal oxide semiconductor (MOS) differential pairs |
US7164292B2 (en) * | 2004-06-12 | 2007-01-16 | Rambus Inc. | Reducing electrical noise during bus turnaround in signal transfer systems |
US7088163B1 (en) * | 2004-09-24 | 2006-08-08 | National Semiconductor Corporation | Circuit for multiplexing a tapped differential delay line to a single output |
US7512183B2 (en) * | 2005-03-22 | 2009-03-31 | International Business Machines Corporation | Differential transmitter circuit |
JP4817372B2 (ja) * | 2006-03-28 | 2011-11-16 | 富士通セミコンダクター株式会社 | オープンドレイン出力回路 |
JP2008054134A (ja) * | 2006-08-25 | 2008-03-06 | Matsushita Electric Ind Co Ltd | リング発振器及びそれを備えた半導体集積回路及び電子機器 |
JP4237219B2 (ja) * | 2006-11-10 | 2009-03-11 | Necエレクトロニクス株式会社 | データ受信回路とデータドライバ及び表示装置 |
JP2009065070A (ja) * | 2007-09-10 | 2009-03-26 | Panasonic Corp | レベルシフト回路 |
US7750666B2 (en) * | 2008-09-15 | 2010-07-06 | Integrated Device Technology, Inc. | Reduced power differential type termination circuit |
-
2009
- 2009-07-09 JP JP2009162871A patent/JP5385711B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-01 CN CN201080002392.5A patent/CN102132538B/zh not_active Expired - Fee Related
- 2010-03-01 WO PCT/JP2010/001378 patent/WO2011004513A1/ja active Application Filing
- 2010-12-09 US US12/963,998 patent/US8228093B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10348288B2 (en) | 2015-05-20 | 2019-07-09 | Panasonic Intellectual Property Management Co., Ltd. | Differential output circuit |
Also Published As
Publication number | Publication date |
---|---|
CN102132538A (zh) | 2011-07-20 |
US20110074465A1 (en) | 2011-03-31 |
US8228093B2 (en) | 2012-07-24 |
WO2011004513A1 (ja) | 2011-01-13 |
JP2011019117A (ja) | 2011-01-27 |
CN102132538B (zh) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9887710B1 (en) | Impedance and swing control for voltage-mode driver | |
US6342800B1 (en) | Charge compensation control circuit and method for use with output driver | |
US7088166B1 (en) | LVDS input circuit with extended common mode range | |
US6624670B2 (en) | High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization | |
KR102279089B1 (ko) | 전압-모드 드라이버에 대한 임피던스 및 스윙 제어 | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
US8222954B1 (en) | Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device | |
US7564270B1 (en) | Differential output driver | |
KR20140084399A (ko) | 디엠퍼시스 버퍼 회로 | |
US7863927B2 (en) | Semiconductor device | |
US7088127B2 (en) | Adaptive impedance output driver circuit | |
KR100630133B1 (ko) | 전류 드라이버회로 | |
KR100915814B1 (ko) | 반도체 메모리 장치의 데이터 출력 드라이버 제어회로 | |
US7728630B1 (en) | Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device | |
WO2014139432A1 (en) | Digital feed forward noise cancelling regulator | |
US7902885B2 (en) | Compensated output buffer for improving slew control rate | |
US20160072645A1 (en) | Wideband transmitter with high-frequency signal peaking | |
US7764107B2 (en) | Multiplexer circuit with combined level shifting and delay control functions | |
US10057090B2 (en) | Apparatus and method for transmitting data signal based on various transmission modes | |
US20090154591A1 (en) | High-speed serial data signal transmitter driver circuitry | |
KR102081565B1 (ko) | 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치 | |
JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
JP2009105857A (ja) | 出力装置、多値出力装置、及び半導体集積装置 | |
US7233176B2 (en) | CMOS input buffer and a method for supporting multiple I/O standards | |
US20040151196A1 (en) | Data tranmission circuit and data transmission method with two transmission modes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120418 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |