JP2009065070A - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP2009065070A JP2009065070A JP2007233654A JP2007233654A JP2009065070A JP 2009065070 A JP2009065070 A JP 2009065070A JP 2007233654 A JP2007233654 A JP 2007233654A JP 2007233654 A JP2007233654 A JP 2007233654A JP 2009065070 A JP2009065070 A JP 2009065070A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- level shift
- diffusion region
- pair
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】入力信号およびその反転信号を一対の相補信号としてゲートに受ける一対のN型トランジスタについて、単位ゲート幅サイズを小さくすることが可能なレイアウトを採用する。このレイアウト構成は、ドレイン4およびソース5を構成する、分割された複数の長方形の拡散領域1A,1Bと、各拡散領域1A,1Bの短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された、複数のゲート3とを備え、各ゲート3同士、各ドレイン4同士、および各ソース5同士が電気的に接続されている。
【選択図】図4
Description
図1は本発明が適用可能なレベルシフト回路の構成の一例である。図1のレベルシフト回路は、入力信号INを受け、この入力信号INの論理レベルを変換した出力信号OUTを出力する。低電圧側回路部は、第1の電源電圧VDDによって動作し、入力信号INおよび、インバータINV50によって得られたその反転信号XINを、一対の相補信号として出力する。高電圧側回路部は、第1の電源電圧VDDよりも高い第2の電圧VDD3によって動作し、低電圧側回路部から出力された一対の相補信号IN,XINをゲートに受けるN型トランジスタN51,N52を有する。動作の詳細については、背景技術の項で説明したとおりであり、ここでは省略する。
Wn2=W−2×GO
m=(H−2×DO−L)÷(L+GS)の整数項である。
Wn1=H−2×GO
n=(W−2×DO−L)÷(L+GS)の整数項である。
Wn1×n ≧ Wn2×m
ところが、この場合でも、図8に示した逆ナロー特性によって、図7のレイアウトに比べて閾値電圧を下げることができる。総ゲート幅が小さくても、閾値電圧が下がる方が、N型トランジスタの電流能力が上がるため、動作下限電圧をより下げることが可能になる。すなわち、図2のレイアウトの方が、低電圧時のN型トランジスタの駆動電流能力が大きくなり、レベルシフト回路の動作下限電圧を下げることが可能になる。また、総ゲート幅が小さくなっても動作下限電圧を下げることが可能ということは、N型トランジスタに必要な面積そのものも小さくすることが可能ということになる。
(第2の実施形態)
図4は、レベルシフト回路における、一対の相補信号をゲートに受ける一対のN型トランジスタの、本実施形態に係る具体的なレイアウト構成を示す図である。
Wn2×m×l
となる。
1,1A,1B 拡散領域
2 コンタクト
3 ゲート
4 ドレイン
5 ソース
11 リーク電流遮断回路
IN 入力信号
XIN 反転信号
OUT 出力信号
X 長方形領域
L ゲート長
GO 拡散領域からのゲート突き出し長さ
DO ゲートからの拡散領域突き出し長さ
GS ゲート間隔
Claims (8)
- 入力信号を受け、この入力信号の論理レベルを変換した出力信号を出力するレベルシフト回路であって、
第1の電源電圧によって動作し、前記入力信号およびその反転信号を、一対の相補信号として出力する低電圧側回路部と、
前記第1の電源電圧よりも高い第2の電源電圧によって動作し、前記低電圧側回路部から出力された前記一対の相補信号をゲートに受ける一対のN型トランジスタを有し、前記出力信号を出力する高電圧側回路部とを備え、
前記一対のN型トランジスタは、それぞれ、
ドレインおよびソースを構成する、長方形の拡散領域と、
前記拡散領域に、当該拡散領域の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された複数のゲートとを備え、
各ゲート同士、各ドレイン同士、および各ソース同士が、電気的に接続されており、
前記拡散領域およびゲートをこれらに接するように包含する長方形領域を想定した場合に、ゲート長、拡散領域からのゲート突き出し長さ、ゲートからの拡散領域突き出し長さ、およびゲート間隔が同一であるとの条件下で、前記長方形領域において拡散領域の長辺の方向をゲート幅方向として配置されたレイアウトに比べて、総ゲート幅が小さい
ことを特徴とするレベルシフト回路。 - 請求項1において、
各ドレインおよびソースに、コンタクトが形成されており、
各ドレインおよびソースに形成されたコンタクトの個数は、それぞれ、2個以下である
ことを特徴とするレベルシフト回路。 - 請求項1において、
前記一対のN型トランジスタのいずれか一方がオフになるとき、当該N型トランジスタのリーク電流を遮断するリーク電流遮断回路を備えた
ことを特徴とするレベルシフト回路。 - 入力信号を受け、この入力信号の論理レベルを変換した出力信号を出力するレベルシフト回路であって、
第1の電源電圧によって動作し、前記入力信号およびその反転信号を、一対の相補信号として出力する低電圧側回路部と、
前記第1の電源電圧よりも高い第2の電源電圧によって動作し、前記低電圧側回路部から出力された前記一対の相補信号をゲートに受ける一対のN型トランジスタを有し、前記出力信号を出力する高電圧側回路部とを備え、
前記N型トランジスタは、それぞれ、
ドレインおよびソースを構成する、分割された複数の長方形の拡散領域と、
前記各拡散領域に、それぞれ、当該拡散領域の短辺の方向をゲート幅方向として、ゲート長方向に並べて配置された、複数のゲートとを備え、
各ゲート同士、各ドレイン同士、および各ソース同士が、電気的に接続されている
ことを特徴とするレベルシフト回路。 - 請求項4において、
前記各拡散領域は、その短辺の方向に並べて、配置されている
ことを特徴とするレベルシフト回路。 - 請求項5において、
前記各拡散領域に配置された各ゲートは、隣り合う拡散領域に配置された各ゲートと、同一直線上に形成されている
ことを特徴とするレベルシフト回路。 - 請求項4において、
各ドレインおよびソースに、コンタクトが形成されており、
各ドレインおよびソースに形成されたコンタクトの個数は、それぞれ、2個以下である
ことを特徴とするレベルシフト回路。 - 請求項4において、
前記一対のN型トランジスタのいずれか一方がオフになるとき、当該N型トランジスタのリーク電流を遮断するリーク電流遮断回路を備えた
ことを特徴とするレベルシフト回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233654A JP2009065070A (ja) | 2007-09-10 | 2007-09-10 | レベルシフト回路 |
CN2008101357082A CN101388663B (zh) | 2007-09-10 | 2008-07-03 | 电平移动电路 |
US12/177,614 US7737756B2 (en) | 2007-09-10 | 2008-07-22 | Level shift circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233654A JP2009065070A (ja) | 2007-09-10 | 2007-09-10 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065070A true JP2009065070A (ja) | 2009-03-26 |
JP2009065070A5 JP2009065070A5 (ja) | 2010-03-11 |
Family
ID=40431211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007233654A Pending JP2009065070A (ja) | 2007-09-10 | 2007-09-10 | レベルシフト回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7737756B2 (ja) |
JP (1) | JP2009065070A (ja) |
CN (1) | CN101388663B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5385711B2 (ja) * | 2009-07-09 | 2014-01-08 | パナソニック株式会社 | データ通信回路、送信機器、受信機器、送受信システム |
CN103795397A (zh) * | 2012-10-31 | 2014-05-14 | 晨星软件研发(深圳)有限公司 | 电位转换器以及运算放大器 |
JP6088936B2 (ja) * | 2013-08-07 | 2017-03-01 | ルネサスエレクトロニクス株式会社 | レベルシフタ |
KR102368073B1 (ko) | 2015-09-24 | 2022-02-25 | 삼성전자주식회사 | 집적 회로 및 이를 포함하는 반도체 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033476A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002135107A (ja) * | 2000-10-30 | 2002-05-10 | Hitachi Ltd | レベル変換回路および半導体集積回路 |
JP2007180797A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6160280A (en) * | 1996-03-04 | 2000-12-12 | Motorola, Inc. | Field effect transistor |
JP2001036388A (ja) * | 1999-07-16 | 2001-02-09 | Sharp Corp | レベルシフト回路および半導体装置 |
JP3477448B2 (ja) | 2000-02-10 | 2003-12-10 | 松下電器産業株式会社 | レベルシフト回路 |
US6445210B2 (en) * | 2000-02-10 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Level shifter |
JP4327411B2 (ja) | 2001-08-31 | 2009-09-09 | 株式会社ルネサステクノロジ | 半導体装置 |
US6809386B2 (en) * | 2002-08-29 | 2004-10-26 | Micron Technology, Inc. | Cascode I/O driver with improved ESD operation |
JP4484671B2 (ja) | 2004-11-15 | 2010-06-16 | パナソニック株式会社 | レベルシフト回路 |
US20050134355A1 (en) | 2003-12-18 | 2005-06-23 | Masato Maede | Level shift circuit |
US7358789B2 (en) * | 2004-12-03 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Level shifter for display device |
-
2007
- 2007-09-10 JP JP2007233654A patent/JP2009065070A/ja active Pending
-
2008
- 2008-07-03 CN CN2008101357082A patent/CN101388663B/zh active Active
- 2008-07-22 US US12/177,614 patent/US7737756B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033476A (ja) * | 2000-07-13 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002135107A (ja) * | 2000-10-30 | 2002-05-10 | Hitachi Ltd | レベル変換回路および半導体集積回路 |
JP2007180797A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
Also Published As
Publication number | Publication date |
---|---|
US7737756B2 (en) | 2010-06-15 |
US20090066397A1 (en) | 2009-03-12 |
CN101388663A (zh) | 2009-03-18 |
CN101388663B (zh) | 2012-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3796034B2 (ja) | レベル変換回路および半導体集積回路装置 | |
US20050134355A1 (en) | Level shift circuit | |
JP2009076501A (ja) | 半導体集積回路 | |
KR20040098566A (ko) | 레벨시프트회로 | |
JP3912960B2 (ja) | 半導体集積回路、論理演算回路およびフリップフロップ | |
KR20100104124A (ko) | 레벨 쉬프팅이 가능한 로직 회로 | |
JP2006295926A (ja) | 電圧レベルシフタを備えるインターフェース回路 | |
JP2009065070A (ja) | レベルシフト回路 | |
JP2007180797A (ja) | レベルシフト回路 | |
US7358790B2 (en) | High performance level shift circuit with low input voltage | |
JP3940743B2 (ja) | 半導体集積回路装置およびレベル変換回路 | |
JP4386918B2 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
US20070236253A1 (en) | Semiconductor integrated circuit | |
JP3577404B2 (ja) | 電圧レベル変換機能付ラッチ回路及びフリップフロップ回路 | |
JP4829034B2 (ja) | 半導体集積回路 | |
KR100271012B1 (ko) | 3입력 배타적 부정논리합회로 | |
JP2006295252A (ja) | レベルシフト回路及びレベルシフト装置 | |
KR100252844B1 (ko) | 스탠바이전류 감소회로 | |
JP2013125774A (ja) | 半導体集積回路装置 | |
JP4484671B2 (ja) | レベルシフト回路 | |
JP2006301840A (ja) | 信号レベル変換バススイッチ | |
JP2009171084A (ja) | レベルシフタ回路 | |
JP3804647B2 (ja) | 半導体集積回路 | |
US10601424B1 (en) | Semiconductor device | |
JP2008070375A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |