JP2009105857A - 出力装置、多値出力装置、及び半導体集積装置 - Google Patents
出力装置、多値出力装置、及び半導体集積装置 Download PDFInfo
- Publication number
- JP2009105857A JP2009105857A JP2007278127A JP2007278127A JP2009105857A JP 2009105857 A JP2009105857 A JP 2009105857A JP 2007278127 A JP2007278127 A JP 2007278127A JP 2007278127 A JP2007278127 A JP 2007278127A JP 2009105857 A JP2009105857 A JP 2009105857A
- Authority
- JP
- Japan
- Prior art keywords
- current
- switch
- dummy
- power supply
- amplitude control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】入力されたデータを振幅制御して出力するデータ出力部1と、第1及び第2の振幅制御信号に基づいて伝送路に電流を重畳出力して伝送信号の振幅を制御する電流駆動部2と、第1及び第2の振幅制御信号に基づいて電流駆動部2との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部3と、を備えて構成されている。
【選択図】図3
Description
また、特許文献2では出力端子の高周波成分を第一の制御回路6と、第二の制御回路8に帰還し、第一の制御回路6と、第二の制御回路8によって第一のMOSFETゲートがオン/オフするタイミングと第二のMOSFETがオフ/オンするタイミングをずらし出力波形を鈍らせることで、出力波形が遷移しているときの消費電流を減らし、電源電圧の変動を抑えることが可能である(図32参照)。
また、特許文献2に開示されている従来方法は、エッジ起因の電源変動を抑える方法なので、特許文献2に対して特許文献1と同様の方法でディエンファシスを付加した場合でも、ディエンファシス時と非ディエンファシス時の消費電流の差が原因のジッタに対しては全く効果がない。また、出力を制御回路に帰還する機構のため、帰還しない場合と比べて負荷容量が大きくなり、伝送信号を受信回路に送信できない可能性もある。
本発明は、かかる課題に鑑みてなされたものであり、特許文献1の機構(図31)にダミーの電流駆動部を加え、電流駆動部が電流を流していない時に、ダミーの電流駆動部が電流を消費するようにして、ディエンファシス時と非ディエンファシス時の消費電流を一定にすることで、電源変動も一定となり、その結果ジッタの低減を可能にする出力装置を提供することを目的とする。
また、他の目的は、電流駆動部を複数にし、それに対応するダミー電流駆動部も複数にすることで、多値出力のデータ依存によるジッタにも対応可能とすることである。
請求項2は、前記ダミー電流駆動部と前記電流駆動部との構成が同じであることを特徴とする。
請求項3は、前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第1及び第2の抵抗デバイスと、該第1の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第2の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする。
請求項5は、前記ダミー電流駆動部は、前記第1の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第2の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を備えたことを特徴とする。
請求項6は、前記電源側駆動スイッチ及び前記グランド側駆動スイッチがオフすることで前記電流駆動部をオフとし、且つ前記電源側ダミースイッチ及び前記グランド側ダミースイッチが何れもオン状態になった時、前記ダミー電流駆動部が電流を消費することを特徴とする。
請求項8は、前記複数のダミー電流駆動部と前記複数の電流駆動部との構成が同じであることを特徴とする。
請求項9は、前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第1及び第2の抵抗デバイスと、該第1の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第2の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする。
請求項11は、前記複数のダミー電流駆動部は、前記第1の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第2の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を夫々備えたことを特徴とする。
請求項12は、高速シリアル伝送に用いられる半導体集積装置であって、請求項1至11の何れか一項に記載の出力装置を用いてシリアル伝送信号を出力することを特徴とする。
また、電流駆動部と同様の構成を持つダミー電流駆動部を用いて、電流駆動部が電流を消費していない時に、ダミー電流駆動部が電流を消費することで、ディエンファシス時と非ディエンファシス時に消費される電流量をほぼ等しくし、その結果、電源変動量を一定にすることでデータ依存のジッタの低減を可能にすることができる。
また、出力される電圧値によらず、電流駆動部もしくはダミー電流で電流を消費することで、電源の変動量をデータによらず一定にすることが可能となり、データ依存のジッタの低減を可能にすることができる。
また、差動の構成をなすことで、近年の高速シリアル伝送の装置に応用が可能となり、電源変動量がデータによらない出力装置を提供し、低ジッタの高速シリアル伝送装置を実現できる。
<実施例1>
図1は本発明の出力装置の一実施形態を示す概略図である。図2は本発明の多値出力装置の一実施形態を示す概略図である。
図3は本発明の出力装置のブロック図である。本発明はデータ出力部1、電流駆動部2、ダミー電流駆動部3の3つのパートから構成されている。以下、データ出力部1の説明、電流駆動部2の説明、ダミー電流駆動部3の説明をした後、全体の説明を行う。
図4はデータ出力部1の実施例である。データ出力部1は、一方が出力端67に接続された抵抗デバイス(第1抵抗デバイス)p62(または(第2抵抗デバイス)n63)と他方がスイッチpo(電源側スイッチ)61((グランド側スイッチ)no64)と接続されている。また、68は終端抵抗で、伝送路の特性インピーダンスと等しい値の抵抗値である。以下では各部位について説明する。
同様に抵抗デバイスn(63)もスイッチno(64)がオン状態の時にスイッチno(64)と抵抗デバイスn(63)の合成インピーダンスが、伝送路のインピーダンスに整合する。抵抗デバイス62及び63が厳密な値を要求された場合、所望の値になるように制御される。そして、その出力インピーダンス整合を行う制御の方法については特開2006−60751に詳述されているように、抵抗デバイス62(または63)が可変抵抗でインピーダンス調整部で得られた結果をもとにインピーダンス整合する方法と、抵抗デバイス62(または63)が複数の抵抗デバイスからなり、インピーダンス調整部で得られた結果をもとに複数の抵抗デバイスがいくつか選択されインピーダンス整合をする選択式の方法がある。
また、抵抗デバイス62及び63を用いずに、スイッチpo61及びスイッチno64のゲート電圧を制御して、スイッチpo及びスイッチnoのオン抵抗が、伝送路のインピーダンスに整合する用に制御する方法もあり、これらの方法のいずれを用いてもデータ出力部を構成することが可能である。
図9に電流駆動部2の実施の形態を示す。電流駆動部2は電流源p81及び電流源p81と直列に接続されたスイッチp82及び、電流源n84と電流源n84と直列に接続されたスイッチn83からなる。また、電流源p81及び電流源n84の電流値は等しい。スイッチp82はp−MOSトランジスタ、スイッチn83はn−MOSトランジスタで構成され、スイッチp82は振幅制御信号85によって、スイッチn83は振幅制御信号86によってオン/オフ制御される。また電流駆動部の出力端67は伝送路66に接続され、出力端67はデータ出力部1の出力端67と同一である。
91〜94は振幅制御信号85/振幅制御信号86のデータパターンを示している。95〜99は電流の向きを示している。81〜84が点線で表されている場合、スイッチ82もしくは83がオフのため、伝送路66からみたら開放状態であることを示している。
図10で振幅制御信号85がLで振幅制御信号86がLの場合、スイッチ83がオフでスイッチ82がオンなので、電源電圧から伝送路66に電流が流 れ込む。
図11で振幅制御信号85がHで振幅制御信号86がHの場合、スイッチ82がオフでスイッチ83がオンなので伝送路からGNDに電流を引き込む。
図13で振幅制御信号85がHで振幅制御信号86がLの場合、スイッチ82及びスイッチ83がオフなので電流駆動部2は電流を消費しない。データ出力部のスイッチと電流駆動部のスイッチは連動して動作をし、抵抗デバイスn63に電流を流しこんだり、抵抗デバイス62から電流を引き抜いたりして、出力端67に出力される電圧の値を制御する機能を持つ。
図15にデータ出力部に入力されるデータと振幅制御信号85乃至86の関係を示す。図15の上からデータ、振幅制御信号85、振幅制御信号86のデータパターンを示している。図中1UIとはデータパターンの最小パルス幅を示している。以降1UIを1bitとする。
(1)、(4)のように1bit毎にデータが切り替わる場合、振幅制御信号85はHを振幅制御信号86はLを保持するので、電流駆動部2は電流を消費しない。
(2)、(6)のように2bit以上データがLである場合、最初の1bit目では電流駆動部2は電流を消費しないが、2bit目以降はデータが切り替わるまで振幅制御信号は85はLを振幅制御信号86はLを保持するので、電流駆動部2は電源電圧から伝送路66に電流を流し込む(Lのディエンファシス)。
同様に(3)、(5)のように2bit以上データがHである場合、最初の1bit目では電流駆動部2は電流を消費しないが、2bit目移行はデータが切り替わるまで、出力端66からGNDに電流を引き込む(Hのディエンファシス)。以上(1)〜(6)の間で、電流駆動部が電流を消費している時としていない時では消費電流に差が出るので、この差が電源電圧の変動量に差につながり、結果データ依存のジッタを生じる。以上のデータパターンを基に振幅制御信号85及び86が取りうるデータパターンを図16に示す。図16に示すように振幅制御信号は同時にスイッチ82及び83が同時にオンすることはない。
図17、18、121は外部電源と出力装置の電源(Vdd)につく配線抵抗などのインピーダンスを示し、122は外部のGNDと出力装置にのGNDにつく配線抵抗などのインピーダンスを示す。出力端67の電圧がVdd/2の時に出力装置が消費する電流は出力抵抗75と終端抵抗73で決まるのでVdd/2Zである。よって外部電源からチップ内電源の電圧降下はおよそZs*(Vdd/2Z)である。
図18は電流を余分に流すことでディエンファシスをかける。このときの出力装置に流れる電流値は2Vdd/3なので、外部電源からチップ内電源の電圧降下はZs*(2Vdd/3)であり、1bit毎にデータが切り替わる場合と比べて電源の変動量が異なり、この変動量の違いがジッタとなる。そこで、ダミー電流駆動部で非ディエンファシス時に電流を余分に流すことで、データによらず、消費電流を一定にし、電源の変動量を一定にすることでジッタを低減することが可能となる。
図20にデータと振幅制御信号85/振幅制御信号86と電流駆動部2、ダミー電流駆動部3の関係について示す。電流源駆動部2の電流源pとはスイッチ82がオン状態を示し、電流源nとはスイッチ83がオン状態を示す。振幅制御信号の条件に関わらず、電流は常に流れる状態となり、エンファシスが原因で生じるデータ依存の消費電流の差異は解決され、電流の差異による電源変動の差異も解消される。
図21に他の実施形態にかかる出力装置の概略図を示す。本発明はデータ出力部1、複数の電流駆動部2a、2b…2x、複数のダミー電流駆動部3a、3b…3xの3つのパートから構成されている。複数の電流駆動部2a、2b…2xの各々は電流駆動部2と同様の構成をなし、複数のダミー電流駆動部3a、3b…3xの各々でダミー電流駆動部3と同様の構成をなす。
図22〜25で本発明における多値出力装置の原理を7値出力回路を例に説明する。図22は7値出力回路の実施例である。7値の出力回路の場合電流駆動部は2つ以上で構成される。
電流駆動部2bも電流駆動部2aと同様の構成をなし、電流源155と電流源158は等しい電流値であるが、電流源155(または158)は必ずしも電流源151(または154)と等しい必要性はない。また、スイッチ156は振幅制御信号p1でオンオフ制御され、スイッチ157は振幅制御信号n1でオンオフ制御される。振幅制御信号n0及び振幅制御信号p0、振幅制御信号n1、振幅制御信号p1は振幅制御信号0の1UIを最小パルス幅としてオン・オフすることを特徴とする。
図24は振幅制御信号0がHで電流駆動部2a及び2bのスイッチの中で145のみがオンの時の等価回路を示している。電流源駆動部2a及び2bの電流値をそれぞれ、Vdd/(12*Z)、Vdd/(6*Z)とすると出力端の電圧はVdd/12である。
図25は振幅制御信号0がHで電流駆動部2a及び電流駆動部2bのスイッチの152及び156がオンの時の等価回路を示している。この時出力端141の電圧はVdd/4である。上記の説明のように出力電圧は出力抵抗72に流れる電流値で制御される。
図26に振幅制御信号0及び振幅制御信号n0/p0、振幅制御信号n1/p1のデータパターンと出力電圧について記述する。本発明のように電流値によって振幅を制御する方式の場合、出力値毎に電流駆動部の動作が異なるので、消費される電流値が異なり、その結果電源変動の差もことなる。そこで、データに依存しないようにダミー電流駆動部で消費電流を一定にするような電流を消費することで電源の変動量も一定となり、ジッタも低減できる。
スイッチpd0(162)とスイッチpd1(168)は、p−MOSトランジスタである。スイッチnd0(163)とスイッチnd1(169)は、n−MOSスイッチトランジスタである。電流源pd0(167)と電流源nd0(1610)の電流値は等しくVdd/(6Z)、電流源nd0(161)と電流源nd1(164)の電流値は等しくVdd/(12Z)である。ダミー電流源161及び164は、図22の電流駆動部2aのスイッチp0(152)、n0(153)が両方オフの時に電流を消費し、ダミー電流源167及び1610は図22の電流駆動部2bのスイッチp1(156)、n1(157)が両方オフの時に電流を消費する。電流駆動部とダミー電流駆動部の流す電流値の総和は常に一定なので、データによって生じる電流値の差異を解消することが可能である。
図28、29はPCIexpressに関する物理層エレクトリカルサブブロックの回路の一部である。PCIExpressではそのほか10b8b変換機構や、シリアライザなどデジタル部も必要であるがここでは省略する。
171〜176が一つのレーン間の回路を示し、171a〜176aは別のレーンの回路を示す。171a〜176aは171〜176と全く同様の構成をなしているので、以下では171〜176のみを説明する。
本発明は171の送信部に応用される。171が差動の構成をなす出力回路であり、172、173が容量カップリング用の容量で、174、175が50Ωの伝送路、176が受信回路である。さらに171のブロック図を図29に示す。177、1711は伝送路インピーダンスと等しい出力インピーダンスで信号を出力するデータ出力部で、177が正転(反転)データが入力され、1711には反転(正転)データが入力されるそして、回路の構成に関しては実施例1の構成がそのまま利用できる。
電流駆動部178、1710に関しても実施例1の構成がそのまま利用できる。ダミー電流駆動部も実施例1の構成がそのまま利用できる。データに関しては、シリアルデータ+とエンファシスデータn+とエンファシスデータp+に関してはそれぞれ、データと振幅制御信号85と振幅制御信号86と同様のパターンのデータが入力される。この構成によって、データパターンによらず一定の消費電流となり、電源電圧変動も一定になり、ジッタが低減する。
電流駆動部が電流を消費していない時にダミー電流が電流を消費することで電流駆動部とダミー電流駆動部が消費電流の総和を一定にし、電源電圧の降下を一定にすることで、従来の方法と比べて、ジッタの低減を可能にする。
Claims (12)
- 伝送路に伝送信号を出力する出力装置であって、
入力されたデータを振幅制御して出力するデータ出力部と、第1及び第2の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する電流駆動部と、前記第1及び第2の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御するダミー電流駆動部と、を備えたことを特徴とする出力装置。 - 前記ダミー電流駆動部と前記電流駆動部との構成が同じであることを特徴とする請求項1に記載の出力装置。
- 前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第1及び第2の抵抗デバイスと、該第1の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第2の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする請求項1に記載の出力装置。
- 前記電流駆動部は、前記第1の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第2の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を備えたことを特徴とする請求項1に記載の出力装置。
- 前記ダミー電流駆動部は、前記第1の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第2の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を備えたことを特徴とする請求項1に記載の出力装置。
- 前記電源側駆動スイッチ及び前記グランド側駆動スイッチがオフすることで前記電流駆動部をオフとし、且つ前記電源側ダミースイッチ及び前記グランド側ダミースイッチが何れもオン状態になった時、前記ダミー電流駆動部が電流を消費することを特徴とする請求項1乃至5の何れか一項に記載の出力装置。
- 伝送路に多値の伝送信号を出力する多値信号出力装置において、
入力された振幅制御信号に基づいてデータを出力するデータ出力部と、
第1及び第2の振幅制御信号に基づいて前記伝送路に電流を重畳出力して前記伝送信号の振幅を制御する複数の電流駆動部と、
前記第1及び第2の振幅制御信号に基づいて前記電流駆動部との合計消費電流値が略一定となるように消費電流を制御する複数のダミー電流駆動部と、を備えたことを特徴とする多値出力装置。 - 前記複数のダミー電流駆動部と前記複数の電流駆動部との構成が同じであることを特徴とする請求項7に記載の多値出力装置。
- 前記データ出力部は、出力インピーダンスを前記伝送路の特性インピーダンスに整合するように調整された第1及び第2の抵抗デバイスと、該第1の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御される電源側スイッチと、前記第2の抵抗デバイスに直列に接続されて、前記入力されたデータに基づいて前記伝送信号をハイ・レベル又はロー・レベルに切り替えるためにオン、オフ制御されるグランド側スイッチと、を備えたことを特徴とする請求項7に記載の多値出力装置。
- 前記複数の電流駆動部は、前記第1の振幅制御信号に基づいてオン・オフする電源側駆動スイッチと、前記第2の振幅制御信号に基づいてオン・オフするグランド側駆動スイッチと、前記電源側駆動スイッチを介して前記伝送路に電流を流し込む電源側駆動電流源と、前記グランド側駆動スイッチを介して前記電源側駆動電流源と略等しい電流をグランドに引き込むグランド側駆動電流源と、を夫々備えたことを特徴とする請求項7に記載の多値出力装置。
- 前記複数のダミー電流駆動部は、前記第1の振幅制御信号に基づいてオン・オフする電源側ダミースイッチと、前記第2の振幅制御信号に基づいてオン・オフするグランド側ダミースイッチと、前記電源側ダミースイッチを介して電流を流し込む電源側ダミー電流源と、前記グランド側ダミースイッチを介して電流をグランドに引き込むグランド側ダミー電流源と、を夫々備えたことを特徴とする請求項7に記載の多値出力装置。
- 高速シリアル伝送に用いられる半導体集積装置であって、
請求項1至11の何れか一項に記載の出力装置を用いてシリアル伝送信号を出力することを特徴とする半導体集積装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278127A JP5087365B2 (ja) | 2007-10-25 | 2007-10-25 | 出力装置、多値出力装置、及び半導体集積装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278127A JP5087365B2 (ja) | 2007-10-25 | 2007-10-25 | 出力装置、多値出力装置、及び半導体集積装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105857A true JP2009105857A (ja) | 2009-05-14 |
JP5087365B2 JP5087365B2 (ja) | 2012-12-05 |
Family
ID=40707086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007278127A Expired - Fee Related JP5087365B2 (ja) | 2007-10-25 | 2007-10-25 | 出力装置、多値出力装置、及び半導体集積装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5087365B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010066A (ja) * | 2009-06-26 | 2011-01-13 | Ricoh Co Ltd | 送信回路 |
JP2013165382A (ja) * | 2012-02-10 | 2013-08-22 | Denso Corp | 論理信号絶縁伝送回路 |
JP2016010068A (ja) * | 2014-06-25 | 2016-01-18 | 富士通株式会社 | ドライバ回路及びその制御方法 |
WO2016185847A1 (ja) * | 2015-05-18 | 2016-11-24 | 長瀬産業株式会社 | 入出力インターフェース回路 |
US20180138907A1 (en) * | 2016-11-17 | 2018-05-17 | Toshiba Memory Corporation | Data transmission device |
JP2019527983A (ja) * | 2016-08-03 | 2019-10-03 | ザイリンクス インコーポレイテッドXilinx Incorporated | 電圧モードドライバのインピーダンスおよびスイング制御 |
JP2020202494A (ja) * | 2019-06-11 | 2020-12-17 | パナソニックIpマネジメント株式会社 | 半導体リレー |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060751A (ja) * | 2004-08-24 | 2006-03-02 | Ricoh Co Ltd | 出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器 |
WO2006038346A1 (ja) * | 2004-10-01 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | 信号出力回路 |
JP2006109093A (ja) * | 2004-10-05 | 2006-04-20 | Nec Micro Systems Ltd | 出力バッファ回路及び半導体装置 |
JP2007036848A (ja) * | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | ドライバ回路 |
JP2007081608A (ja) * | 2005-09-13 | 2007-03-29 | Nec Electronics Corp | 出力バッファ回路 |
JP2007158652A (ja) * | 2005-12-05 | 2007-06-21 | Ricoh Co Ltd | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 |
-
2007
- 2007-10-25 JP JP2007278127A patent/JP5087365B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006060751A (ja) * | 2004-08-24 | 2006-03-02 | Ricoh Co Ltd | 出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器 |
WO2006038346A1 (ja) * | 2004-10-01 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | 信号出力回路 |
JP2006109093A (ja) * | 2004-10-05 | 2006-04-20 | Nec Micro Systems Ltd | 出力バッファ回路及び半導体装置 |
JP2007036848A (ja) * | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | ドライバ回路 |
JP2007081608A (ja) * | 2005-09-13 | 2007-03-29 | Nec Electronics Corp | 出力バッファ回路 |
JP2007158652A (ja) * | 2005-12-05 | 2007-06-21 | Ricoh Co Ltd | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011010066A (ja) * | 2009-06-26 | 2011-01-13 | Ricoh Co Ltd | 送信回路 |
JP2013165382A (ja) * | 2012-02-10 | 2013-08-22 | Denso Corp | 論理信号絶縁伝送回路 |
JP2016010068A (ja) * | 2014-06-25 | 2016-01-18 | 富士通株式会社 | ドライバ回路及びその制御方法 |
WO2016185847A1 (ja) * | 2015-05-18 | 2016-11-24 | 長瀬産業株式会社 | 入出力インターフェース回路 |
JP2016219948A (ja) * | 2015-05-18 | 2016-12-22 | 長瀬産業株式会社 | 入出力インターフェース回路 |
JP2019527983A (ja) * | 2016-08-03 | 2019-10-03 | ザイリンクス インコーポレイテッドXilinx Incorporated | 電圧モードドライバのインピーダンスおよびスイング制御 |
JP7074744B2 (ja) | 2016-08-03 | 2022-05-24 | ザイリンクス インコーポレイテッド | 電圧モードドライバのインピーダンスおよびスイング制御 |
US20180138907A1 (en) * | 2016-11-17 | 2018-05-17 | Toshiba Memory Corporation | Data transmission device |
JP2020202494A (ja) * | 2019-06-11 | 2020-12-17 | パナソニックIpマネジメント株式会社 | 半導体リレー |
Also Published As
Publication number | Publication date |
---|---|
JP5087365B2 (ja) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5087365B2 (ja) | 出力装置、多値出力装置、及び半導体集積装置 | |
US6900663B1 (en) | Low voltage differential signal driver circuit and method | |
KR101290080B1 (ko) | 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템 | |
KR20120040775A (ko) | 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치 | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
JP2006129423A (ja) | オンダイターミネーション回路を備えた半導体メモリ装置 | |
US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
JPH1069342A (ja) | 信号伝送システム、半導体装置モジュール、入力バッファ回路、及び半導体装置 | |
US9467145B2 (en) | Data output circuit | |
KR100915814B1 (ko) | 반도체 메모리 장치의 데이터 출력 드라이버 제어회로 | |
WO2013038583A1 (ja) | 半導体装置およびそれを備えた電源システム | |
US7583752B2 (en) | Transmitter for outputting differential signals of different voltage levels | |
US7368951B2 (en) | Data transmission circuit and data transmission method with two transmission modes | |
JP7204383B2 (ja) | インタフェース回路及びインタフェース装置 | |
JP5632390B2 (ja) | Cogアプリケーションのためのインターフェースシステム | |
JP2006060320A (ja) | 差動信号駆動回路及び差動信号駆動方法 | |
US7656198B1 (en) | Method and apparatus for providing a combination differential driver | |
JP2008147940A (ja) | 半導体集積回路 | |
JP2010087545A (ja) | 差動出力回路 | |
JP2008092530A (ja) | 信号伝送回路 | |
JP2007325156A (ja) | 受信装置および送受信システム | |
WO2011128951A1 (ja) | 差動出力回路 | |
JP2004241930A (ja) | 出力回路 | |
KR100695064B1 (ko) | 수동 공통 모드 피드백 회로를 가지는 차동 신호 회로 | |
JP2005229177A (ja) | インピーダンス調整回路及びその調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5087365 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |