JP2008092530A - 信号伝送回路 - Google Patents

信号伝送回路 Download PDF

Info

Publication number
JP2008092530A
JP2008092530A JP2006274117A JP2006274117A JP2008092530A JP 2008092530 A JP2008092530 A JP 2008092530A JP 2006274117 A JP2006274117 A JP 2006274117A JP 2006274117 A JP2006274117 A JP 2006274117A JP 2008092530 A JP2008092530 A JP 2008092530A
Authority
JP
Japan
Prior art keywords
circuit
voltage
constant
current
channel mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006274117A
Other languages
English (en)
Other versions
JP2008092530A5 (ja
Inventor
Tadashi Iwasaki
正 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006274117A priority Critical patent/JP2008092530A/ja
Priority to DE200710043398 priority patent/DE102007043398B4/de
Priority to US11/905,685 priority patent/US7667531B2/en
Priority to CNA2007101499750A priority patent/CN101159431A/zh
Publication of JP2008092530A publication Critical patent/JP2008092530A/ja
Publication of JP2008092530A5 publication Critical patent/JP2008092530A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】複数のレーンを有し、各レーンからの出力振幅が可変する信号伝送回路において、回路規模の増大を抑制し、マージンテストの実施を容易にする。
【解決手段】4つのレーンを有する信号伝送回路100は、定電圧を生成する定電圧回路110と、電流供給回路120と、レーン毎に設けられた差動ドライバ回路130A〜130Dを備える。定電圧回路110は、定電圧回路110からの定電圧を受けて、所定の電圧電流変換率に応じた大きさの電流を4つ生成して並列に出力する。差動ドライバ回路130A〜130Dは、電流供給回路120から出力された電流をそれぞれ受けて、所定の電流電圧変換率に応じた振幅の電圧を出力する。電流供給回路120は、分圧回路115とアナログセレクタ126を備え、それらにより電圧電流変換率を変更可能な電流供給制御回路を構成する。
【選択図】図1

Description

本発明は、信号伝送回路、具体的には出力振幅が可変する信号伝送回路に関する。
LSI(大規模集積回路)製造技術の進歩につれて、動作周波数が1GHzを越える高性能MPU(Micro Processer Unit)が開発されている。情報処理機器特にサーバー/ワークステーションにおいてこのようなMPUが用いられる場合には、高速かつ大量のデータ伝送が必要である。そのための接続方式として、例えばFB−DIMM(Fully Buffered Dual Inline Memory Module)を用いてMPUとメモリの各モジュール間をPTP(Point−to−Point)で接続する方式が用いられている。FB−DIMMは、メモリチップの他に各モジュール間の接続用にAMB(Advanced Memory Buffer)チップを搭載し、接続インターフェースには高速シリアル・インタフェース仕様「FB−DIMM High Speed Differential PTP」を採用している。
一般に、高速伝送において、伝送線路長による減衰を考慮して送信側の出力振幅を大きくする必要があるが、送信側の出力振幅を一様に大きくするとチップの消費電力が大きくなってしまう。この問題を解決するために、上記インタフェース仕様では、伝送距離に応じて出力振幅を変更可能にしている。具体的には、MPUとメモリモジュール間の伝送距離が比較的長い場合には振幅を大きくし、メモリモジュールとメモリモジュールとの間の伝送距離が比較的短い場合には振幅を小さく設定できるようになっている。
出力振幅を可変にするためには、ドライバ部の電流源を制御する方法が用いられている。これを図7を用いて具体的に説明する。
図7に示す回路は、定電圧回路4と、定電流回路2Bと、差動ドライバ回路3を備える。定電圧回路4は、半導体のハンドキャップ電圧から定電圧を生成するハンドキャップリファレンス回路であり、基準振幅に相当する安定した定電圧を生成する。
定電流回路2Bは、PチャネルMOSトランジスタ9および10と、PチャネルMOSトランジスタ15と、終端抵抗16と、帰還増幅器17を備える。PチャネルMOSトランジスタ9および10は、電源線8に接続して定電流源を構成する。PチャネルMOSトランジスタ15は、スイッチオン状態になるようにゲート電極がGND(接地電圧)レベルに固定されている。帰還増幅器17は、その反転端子が定電圧回路4と接続され、非反転端子がPチャネルMOSトランジスタ15と終端抵抗16の間に接続され、出力がPチャネルMOSトランジスタ9のゲートとPチャネルMOSトランジスタ10のゲート間に接続されている。終端抵抗16に発生する電圧が定電圧回路4により生成された基準振幅の電圧と同くなるように帰還増幅器17でPチャネルMOSトランジスタ9のゲート電圧を制御することによって、PチャネルMOSトランジスタ9と同じゲート電圧のPチャネルMOSトランジスタ10のドレインから、基準振幅に対応する電流が出力される。
差動ドライバ回路3は、接地線18に接続し定電流回路2Bからの定電流を受けミラー回路を構成するNチャネルMOSトランジスタ19、20a、20b、20c、20dと、電源線21に接続し定電流源を構成するPチャネルMOSトランジスタ22a、22b、22c、22d、23a、23b、23c、24dと、PチャネルMOSトランジスタ23b、23c、23dのゲートを電源線21に接続することによって対応する定電流源をオフするスイッチ回路11と、PチャネルMOSトランジスタ23b、23c、23dのゲートをPチャネルMOSトランジスタ22b、22c、22dのドレインに接続することによって対応する定電流源をオンするスイッチ回路12と、論理を出力するためのスイッチとして機能するPチャネルMOSトランジスタ24aおよび24bと、接地線18に接続する終端抵抗25aおよび25bを備える。入力端子26aと26bは、LSI内部の差動論理信号を入力するためのものであり、それらの入力を受けて、PチャネルMOSトランジスタ23a、23b、23c、23dで流れる全電流値と、終端抵抗25aおよび25bの抵抗値とから決まる電圧値が、論理振幅として出力端子27aと27bから出力される。また、PチャネルMOSトランジスタ22aと23aから構成された定電流源が常にオンにされている。なお、以下の説明において、出力端子27aと27bから出力される論理振幅を出力振幅という。
このような構成の回路で、PチャネルMOSトランジスタ23b、23c、23dのゲートを電源線21に接続するスイッチ回路11と、PチャネルMOSトランジスタ23b、23c、23dのゲートをPチャネルMOSトランジスタ22b、22c、22dのドレインに接続するスイッチ回路12とを、制御端子13を用いて相補的に選択して切り替えることにより、基準振幅に対応する出力振幅を可変にすることができる。
ここで具体例を用いて説明する。たとえば、PチャネルMOSトランジスタ15、24a、24bを同一にし、終端抵抗16、25a、25bを同一にする。そして、定電流源を構成する各々のトランジスタ組(PチャネルMOSトランジスタ9と10、PチャネルMOSトランジスタ22a〜d、PチャネルMOSトランジスタ23a〜23d)のチャネル幅サイズ比をそれぞれ「5:1」、「1:1:1:1」、「5:1:1:1」にする。この場合、定電圧回路4が生成した基準振幅を500mVにすると、制御端子13によりスイッチ回路11とスイッチ回路12を制御することによって、出力端子27aと出力端子27bからの出力振幅を500mV、600mV、700mV、800mVにすることができる。すなわち、図7に示す回路によって500mVの基準振幅を20%刻みに可変することができる。なお、図7は、PチャネルMOSトランジスタ23b〜23cを全てオフにした例を示しており、この例では、出力端子27aと27bからの出力振幅は、PチャネルMOSトランジスタ22aと23aから構成された定電流源のみから出力された電流値に応じた500mVである。
このようにして、スイッチ回路11とスイッチ回路12により定電流源を構成するPチャネルMOSトランジスタ22b〜dと、PチャネルMOSトランジスタ23b〜dを制御することによって出力振幅を可変にする。
なお、特許文献1にも、図7に示す回路と同じように、ドライバ部の電流源を制御することによって出力振幅を可変にする回路が開示されている。
図8は、ドライバ部に入力される電流を制御することによって出力振幅を可変にする回路の例を示す。図8に示す回路は、定電圧回路ブロック1と、定電流回路2Cと、差動ドライバ回路3Aを備える。
定電圧回路ブロック1は、定電圧回路4と、分圧回路35を有する。定電圧回路4は、図7における定電圧回路4と同様なハンドキャップリファレンス回路である。分圧回路35は、ラダー抵抗を有し、定電圧回路4の出力をラダー抵抗で分圧して複数の基準振幅候補を定電流回路2Cに出力する。
定電流回路2Cは、PチャネルMOSトランジスタ39および40と、PチャネルMOSトランジスタ45と、終端抵抗46と、帰還増幅器47と、アナログセレクタ36を備える。PチャネルMOSトランジスタ39および40は、電源線38に接続して定電流源を構成する。PチャネルMOSトランジスタ45は、スイッチオン状態になるようにゲート電極がGND(接地電圧)レベルに固定されている。帰還増幅器47は、その反転端子がアナログセレクタ36の出力と接続され、非反転端子がPチャネルMOSトランジスタ45と終端抵抗46の間に接続され、出力がPチャネルMOSトランジスタ39とPチャネルMOSトランジスタ40のゲートに接続されている。終端抵抗46に発生する電圧がアナログセレクタ36からの出力電圧と同じくなるように帰還増幅器47でPチャネルMOSトランジスタ39のゲート電圧を制御することによって、PチャネルMOSトランジスタ39と同じゲート電圧のPチャネルMOSトランジスタ40のドレインから、アナログセレクタ36からの出力電圧に対応する定電流が出力される。ここで、アナログセレクタ36は、選択端子37により制御され、アナログセレクタ36は、定電圧回路4からの定電圧および分圧回路35からの複数の基準振幅候補のうちのいずれか1つを基準振幅として選択して帰還増幅器47に出力する。
差動ドライバ回路3Aは、接地線48に接続して定電流回路2Cからの定電流を受けミラー回路を構成するNチャネルMOSトランジスタ49および50と、電源線51に接続し定電流源を構成するPチャネルMOSトランジスタ52および53と、論理を出力するためのスイッチとして機能するPチャネルMOSトランジスタ54aおよび54bと、接地線48に接続する終端抵抗55aおよび55bを備える。PチャネルMOSトランジスタ54aと終端抵抗55aの間、PチャネルMOSトランジスタ54bり終端抵抗55bの間にそれぞれ出力端子57bと57aが接続される。入力端子56aと56bは、LSI内部の差動論理信号を入力するためのものであり、それらの入力を受けて、PチャネルMOSトランジスタ53を流れる電流値と、終端抵抗55aおよび終端抵抗55bの抵抗値から決まる電圧値が、論理振幅として出力端子57aと57bから出力される。
このような構成の回路で、分圧回路35から所望の基準振幅を選択するスイッチとして選択端子37を用いることによって、差動ドライバ回路3Aの出力振幅を可変にすることができる。
例えば、PチャネルMOSトランジスタ45、PチャネルMOSトランジスタ54aおよび54bを同じものにし、終端抵抗46、終端抵抗55aおよび55bを同じものにする。そして、NチャネルMOSトランジスタ49とNチャネルMOSトランジスタ50を同じものにし、定電流源を構成する各々のトランジスタ(PチャネルMOSトランジスタ39と40、PチャネルMOSトランジスタ52と53)のチャネル幅サイズ比を「5:1:1:5」にする。この場合、定電圧回路4の基準振幅を500mVにし、分圧回路35のラダー抵抗の分圧比を5%刻みにすれば、出力端子57aと57bからの出力振幅を500mV、475mV、450mV、425mV、・・・のように、5%刻みに可変することができる。
製造上のばらつきや経時劣化による特性変動に対しても問題がないことを保証するために、製品の出荷試験においてマージンテストを実施する場合がある。一般的に、LSIテスタなどの試験装置の動作周波数は数百MHzと比較的に低いため、高速な実動作試験では実デバイスを用いたループバック試験や対向試験が行われることが多い。このとき、出力振幅を故意に小さくしておき、正しく受信できるかの試験をする場合があり、このような試験にも出力振幅を可変にできる仕組みが適用できることが望まれている。
また、近年のメモリモジュールの高性能化に伴い、DIMM上の信号配線のトレース差による振幅減衰を考慮すると、それぞれのDIMM上の信号配線のトレース差に対応して、信号配線のトレースが長いレーンでは出力振幅を大きくし、信号配線のトレースが短いレーンでは出力振幅を小さくする必要がある。このようなDIMMに搭載するAMBチップには、レーン毎に異なる出力振幅を設定できる仕組みが必要である。
特開2006−060320号公報
ところで、図7に示す回路を用いて複数のレーンを有する信号伝送回路にて上記仕組みを実現しようとすると、定電流回路2Bと差動ドライバ回路3のペアをレーンの数の分設ける必要があり、実装面積や電力消費が増大してしまう。さらに、マージンテスト時において各レーンの出力幅を調整しようとすると、レーン毎に設定する必要があり、マージンテストの設定に時間がかかってしまう。
同様に、図8に示す回路の場合を用いて複数のレーンを有する信号伝送回路にて上記仕組みを実現しようとするときも、分圧回路35から差動ドライバ回路3Aまでをレーンの数の分設けなけれならず、実装面積や電流消費の増大を招くという問題がある。マージンテストの設定に時間がかかる問題も同様に存在する。
本発明の一つの態様は、2以上の所定数のレーンを有する信号伝送回路である。この信号伝送回路は、定電圧回路と、電流供給回路と、レーン毎に設けられたドライバ回路を有する。
定電圧回路は、定電圧たとえば基準振幅の電圧を生成する。
電流供給回路は、定電圧回路からの定電圧を受けて、所定の電圧電流変換率に応じた大きさの電流をレーンの数と同数分生成して並列に出力するものであり、該所定の電圧電流変換率を変更可能な電流供給制御回路を備える。
レーン毎に設けられたドライバ回路は、電流供給回路から出力された電流をそれぞれ受けて、所定の電流電圧変換率に応じた振幅の電圧を出力する。
ここで、電流供給回路により並列に出力される各々の電流の大きさが、定電圧回路からの定電圧に対して「所定の電圧電流変換率」を有することは、最終的に電流供給回路から出力される各電流の大きさと定電圧の大きさ上の関係を意味するものであり、変換の手法を規定するものではない。そのため、この電圧電流変換率を変更可能な電流供給制御回路は、入力された同じ電圧に対して、異なる大きさの電流を得ることができるようにするものであればよい。
なお、本発明を方法やシステムとして表現したものも、本発明の態様としては有効である。
本発明の技術によれば、複数のレーンを有し、各レーンからの出力振幅が可変可能であることを要求される信号回路を構成する際に、回路規模の増大を抑制しつつ、高速なマージンテストを可能にする。
以下、図面を参照して本発明の実施の形態について説明する。
<第1の実施の形態>
図1は、本発明の第1の実施の形態にかかる信号伝送回路100の構成を示す。信号伝送回路100は、複数のレーンを有し、各レーン間で異なる出力振幅が設定可能なものであり、定電圧回路110と、電流供給回路120と、レーンの数(図示では例として4つ)の分の差動ドライバ回路130A〜130Dを備える。
定電圧回路110は、ハンドキャップリファレンス回路であり、安定した定電圧を生成して電流供給回路120に出力する。
電流供給回路120は、分圧回路115と、アナログセレクタ126と、PチャネルMOSトランジスタ121、122a〜122dと、PチャネルMOSトランジスタ125と、終端抵抗123と、帰還増幅器124を備える。
分圧回路115は、ラダー抵抗を有し、定電圧回路110の出力をラダー抵抗で分圧して複数の基準振幅候補をアナログセレクタ126に出力する。なお、定電圧回路110の出力電圧も、1つの基準振幅候補としてアナログセレクタ126に出力される。
アナログセレクタ126は、選択端子127により制御され、定電圧回路110および分圧回路115からの複数の基準振幅候補のうちの1つを選択して帰還増幅器124に出力する。
PチャネルMOSトランジスタ125は、スイッチオン状態になるようにゲート電極が接地電圧レベルに固定されている。帰還増幅器124は、その反転端子がアナログセレクタ126の出力と接続され、非反転端子がPチャネルMOSトランジスタ125と終端抵抗123の間に接続され、出力がPチャネルMOSトランジスタ121およびPチャネルMOSトランジスタ122a〜122dのゲートに接続されている。PチャネルMOSトランジスタ121は、そのソースが電源線128に接続されている。終端抵抗123で発生する電圧がアナログセレクタ126からの基準振幅と同じくなるように帰還増幅器124でPチャネルMOSトランジスタ121のゲート電圧を制御することによって、PチャネルMOSトランジスタ121を流れる定電流が生成される。すなわち、PチャネルMOSトランジスタ121と、PチャネルMOSトランジスタ125、帰還増幅器124、終端抵抗123とは、アナログセレクタ126からの出力電圧を受けて定電流を生成し、定電流生成部として機能する。
PチャネルMOSトランジスタ122a〜122dは、信号伝送回路100のレーンの数と同数のトランジスタであり、各トランジスタは、PチャネルMOSトランジスタ121とミラー回路をそれぞれ構成し、ゲート電圧がPチャネルMOSトランジスタ121のゲート電圧と同じであり、PチャネルMOSトランジスタ121を流れる定電流に応じた電流を各自のドレインから対応する差動ドライバ回路に出力する。すなわち、PチャネルMOSトランジスタ122a〜122dは定電流出力部として機能する。
このように、アナログセレクタ126からの基準振幅に対応する定電流が各レーンの差動ドライバ回路130A〜130Bにそれぞれ出力される。
ここで、アナログセレクタ126により選択される基準振幅によって各差動ドライバ回路130A〜130Bに出力される定電流が可変するので、分圧回路115とアナログセレクタ126は、電流供給制御回路として機能する。
差動ドライバ回路130A〜130Dは、同じ構成を有するため、ここで差動ドライバ回路130Aのみについて説明する。
差動ドライバ回路130Aは、図7に示す回路における差動ドライバ回路3と同じ構成を有し、接地線138に接続し電流供給回路120から出力された1つの定電流(図示ではPチャネルMOSトランジスタ122aのドレインからの定電流)を受けミラー回路を構成するNチャネルMOSトランジスタ139およびNチャネルMOSトランジスタ140a〜140bと、電源線141に接続し4つの定電流源を構成するPチャネルMOSトランジスタ142a〜142dおよびPチャネルMOSトランジスタ143a〜143dと、PチャネルMOSトランジスタ143b〜143dのゲートを電源線141に接続することによって対応する定電流源をオフするスイッチ回路131と、PチャネルMOSトランジスタ143b〜143dのゲートをPチャネルMOSトランジスタ142b〜142dのドレインに接続することによって対応する定電流源をオンするスイッチ回路132と、論理を出力するためのスイッチとして機能するPチャネルMOSトランジスタ144aおよび144bと、接地線138に接続する終端抵抗145aおよび145bを備える。入力端子136aと136bは、LSI内部の差動論理信号を入力するためのものであり、それらの入力を受けて、PチャネルMOSトランジスタ143a、143b、143c、143dで流れる全電流値と、終端抵抗145aおよび145bの抵抗値とから決まる電圧値が、論理振幅として出力端子147aと147bから出力される。
ここで、PチャネルMOSトランジスタ142aと143aにより構成された定電流源、PチャネルMOSトランジスタ142bと143bにより構成された定電流源、PチャネルMOSトランジスタ142cと143cにより構成された定電流源、PチャネルMOSトランジスタ142dと143dにより構成された定電流源をそれぞれa定電流源、b定電流源、c定電流源、d定電流源とする。これらの定電流源はドライバ電流生成部として機能する。
図1に示すように、PチャネルMOSトランジスタ142aと143aから構成された定電流源は常にオンになるように接続されている。
b定電流源、c定電流源、d定電流源のオン/オフは、スイッチ回路131とスイッチ回路132により制御される。なお、スイッチ回路131とスイッチ回路132に含まれる各スイッチは、制御端子133Aにより制御される。
図2〜図5は、スイッチ回路131の各スイッチとスイッチ回路132の各スイッチのオン/オフの組合せと各定電流源のオン/オフの関係を示す。
図2に示す組合せでは、スイッチ回路131の各スイッチ131b、131c、131dはオンになっており、スイッチ回路132の各スイッチ132b、132c、132dはオフになっている。スイッチ131bがオンであり、スイッチ132bがオフであるため、PチャネルMOSトランジスタ143bのゲートが電源線141に接続され、b定電流源はオフにされる。このとき、PチャネルMOSトランジスタ143bのドレインから電流の出力が無い。同様に、c定電流源、d定電流源もオフにされており、PチャネルMOSトランジスタ143cおよび143dのドレインから電流の出力が無い。
すなわち、図2に示す組合せの場合において、PチャネルMOSトランジスタ144aおよび144bのソースに流れる電流は、a定電流源からの電流すなわちPチャネルMOSトランジスタ143aのソースからの電流のみである。
図3に示す組合せでは、スイッチ回路131においてスイッチ131bのみがオフになっており、それに対応してスイッチ回路132においてスイッチ132bのみがオンになっている。この場合、b定電流を構成するPチャネルMOSトランジスタ143bのゲートがスイッチ132bを介してPチャネルMOSトランジスタ142bのドレインに接続されるため、b定電流源がオンにされる。なお、c定電流源、d定電流源はオフになっている。
すなわち、図3に示す組合せの場合において、PチャネルMOSトランジスタ144aおよび144bのソースに流れる電流は、a定電流とb定電流源からの電流の総和である。
また、図4に示す組合せの場合において、b定電流源とc定電流源がオン、d定電流源がオフになっているため、PチャネルMOSトランジスタ144aおよび144bのソースに流れる電流は、a定電流源、b定電流源、c定電流源からの電流の総和である。
また、図5に示す組合せの場合において、すべての定電流源がオンになっているため、PチャネルMOSトランジスタ144aおよび144bのソースに流れる電流は、a、b、c、dの4つの定電流源からの電流の総和である。
このように、差動ドライバ回路130Aで、スイッチ回路131とスイッチ回路132における各スイッチペアを相補的に選択して切り替えることにより、PチャネルMOSトランジスタ144aおよび144bのソースに流れる電流を制御することができる。差動ドライバ回路130Aの出力端子147aと147bからの出力振幅は、PチャネルMOSトランジスタ144aおよび144bのソースに流れる電流と、終端抵抗145aおよび145bの抵抗値から決まるものであるので、差動ドライバ回路130Aからの出力振幅は、基準振幅に対応するとともに、図2〜図5に示すスイッチ回路131とスイッチ回路132の組合せに応じて可変することができる。
なお、スイッチ回路131とスイッチ回路132の各スイッチの組合せによって出力端子147aと147bから出力される電圧の振幅が可変するので、スイッチ回路131とスイッチ回路132は、ドライバ制御部として機能するものである。
また、PチャネルMOSトランジスタ144aおよび144bと、終端抵抗145aおよび145bと、出力端子147aと147bは、a、b、c、dの4つの定電流源からの電流の総和に応じた振幅の電圧を出力するものであるので、差動ドライバ回路130Aの電圧出力部として機能する。
ここで具体例を用いて図1に示す信号伝送回路100の動作を説明する。まず、各トランジスタ、終端抵抗、差動ドライバ回路130A〜130Bにおけるスイッチ回路の組合せについて説明する。
PチャネルMOSトランジスタ125と、PチャネルMOSトランジスタ144aおよび144bが同じものである。終端抵抗123、終端抵抗145aおよび145bも同じものである。PチャネルMOSトランジスタ121と、PチャネルMOSトランジスタ122a〜122dのそれぞれとのチャネル幅サイズ比が「5:1」である。PチャネルMOSトランジスタ142a〜142dのチャネル幅サイズ比が「1:1:1:1」であり、PチャネルMOSトランジスタ143a〜143d」のチャネル幅サイズ比が「5:1:1:1」である。この場合、a定電流源を構成するPチャネルMOSトランジスタ142aと143aのサイズ比が「1:5」とすれば、b定電流源、c定電流源、d定電流源を構成する各トランジスタ対のチャネル幅サイズ比が「1:1」となる。
このような構成において、電流供給回路120のアナログセレクタ126から出力された基準振幅が500mVであれば、図2〜図5に示すスイッチの組合せに対応して、差動ドライバ回路の出力振幅が500mV、600mV、700mV、800mVとなる。図1は、通常動作時の設定例を示しており、各差動ドライバ回路130は例えばDIMMのトレース長に合わせてレーン毎に出力振幅が設定されている。なお、この場合、アナログセレクタ126は、定電圧回路110からの出力電圧500mVを選択するようになっている。各差動ドライバ回路について具体的には、差動ドライバ回路130Aは、図2に示すスイッチの組合せに設定されており、500mVの基準振幅に対して500mVの出力振幅の電圧を出力する。差動ドライバ回路130Bは、図3に示すスイッチの組合せに設定されており、500mVの基準振幅に対して600mVの出力振幅の電圧を出力する。差動ドライバ回路130Cは、図4に示すスイッチの組合せに設定されており、500mVの基準振幅に対して700mVの出力振幅の電圧を出力する。差動ドライバ回路130Dは、図5に示すスイッチの組合せに設定されており、500mVの基準振幅に対して800mVの出力振幅の電圧を出力する。以下、この500mV、600mV、700mV、800mVの出力振幅は、それぞれの差動ドライバ回路の最大出力振幅という。
マージンテスト時において、電流供給回路120のアナログセレクタ126が分圧回路115により得られた、大小が異なるいずれかの分圧を選択すれば、基準振幅が500mVより小さくなるので、各差動ドライバ回路からは、それぞれの最大出力振幅より小さい出力振幅を得ることができる。たとえば、分圧回路115のラダー抵抗の分圧比を5%刻みに設計すれば、アナログセレクタ126より、定電圧回路110の出力電圧の100%、95%、90%、85%、・・・を基準振幅として選択することができ、それぞれの基準振幅に対して、各差動ドライバ回路からは、「500mV、600mV、700mV、800mV」、「475mV、570mV、665mV、760mV」、「450mV、540mV、630mV、720mV」、「425mV、510mV、595mV、680mV」、・・・のように可変する出力振幅を得ることができる。
このように、本実施の形態の信号伝送回路100は、複数のレーンを有する信号伝送回路において、各差動ドライバ回路に対して、共通の定電圧回路ブロック110、電流供給回路120を用いるので、回路規模の増大を抑制することができる。
また、電流供給回路120において、アナログセレクタ126により選択する基準振幅を変更することによって、電流供給回路120から出力される定電流と定電圧回路110からの定電圧に対する電圧電流変換率を変えることができ、各差動ドライバに供する電流を変えることができる。そのため、マージンテスト時にアナログセレクタ126の選択を変えるだけで、個々の差動ドライバ回路に供給する定電流を小さくすることができ、それぞれの差動ドライバ回路の出力振幅を最大出力振幅に対する一定の比率で同時に小さくすることができる。結果としては、マージンテストの実施を高速かつ容易にすることができる。
また、一般的に、チップ内で基準となる信号の伝達は、受け渡し回路の距離が離れるほど配線の寄生成分やノイズの影響を受けやすいので、信号を電圧で分配するより電流で分配したほうが安定である。そのため、信号伝送回路100では、電流供給回路120はアナログセレクタ126からの電圧を電流にして各差動ドライバ回路130Aに分配することによって安定した分配を実現している。
また、本実施の形態の信号伝送回路100は、各レーンのドライバ回路の出力振幅の大小の設定をそれぞれのスイッチ回路の組合せで設定し、その出力振幅の基準となる基準振幅を電流供給回路120のアナログセレクタ126により設定する。この2つの設定が互いに独立に行われるので、通常動作時は、各差動ドライバ回路が対応するレーンのDIMM上の信号配線のトレース差に応じてそのレーンの出力振幅を設定することができる。また、マージンテスト時には、電流供給回路120のアナログセレクタ126の選択を変えることによって、各差動ドライバ回路の出力振幅を、それぞれの最大出力振幅より小さい出力振幅に小刻みに変更することができる。
ここで図7に示す回路と本実施の形態の信号伝送回路100を比較してみる。
図7に示す回路では、差動ドライバ回路3の定電流源を構成するトランジスタのサイズの組合せで出力振幅を制御しているので、比較的大きなトランジスタサイズを必要とする。また、出力端子が外部端子であるので、静電耐圧(以下ESD耐圧という)を考慮すると、基本となるトランジスタのサイズを小さくすることができない。そのため、振幅の調整幅を例えば20%程度の粗い刻みでしか制御できず、マージンテストで必要とされるたとえば5%程度の細かい刻みで出力振幅を設定することができない。
また、図7に示す回路において、差動ドライバ回路3の最終段の定電流源の数は、前段のカレントミラー回路に依存する。出力振幅のとりうる種類を増やそうとすると、定電流源の数を増やす必要があるため、前段のカレントミラー回路を並列して増やさなければならない。その結果、回路が複雑になり回路規模が大きくなってしまう。
それに対して、信号伝送回路100は、ドライバ回路として図7に示す差動ドライバ回路3の構成を継承しながら、電流供給回路120で各差動ドライバ回路に供給する電流を小刻みに変更可能にしたことによって、差動ドライバ回路におけるトランジスタサイズを小さくせずに出力振幅を小刻みに変更することができるとともに、差動ドライバ回路における前段のカレントミラー回路を増やすことが無く出力振幅のとりうる種類を増やすことができる。
図1に示す信号伝送回路100において、ハンドキャップリファレンス回路である定電圧回路110からの定電圧をラダー抵抗で分圧して選択的に出力することによって、各差動ドライバ回路に供給する定電流を調整しているが、差動ドライバ回路に調整可能な定電流を供給することができれば、他の手法を用いてもよい。図6は、他の手法を適用した例としての第2の実施の形態を示す。
本発明の第2の実施の形態の信号伝送回路200は、複数のレーンを有し、各レーン間で異なる出力振幅が設定可能なものであり、定電圧回路210と、電流供給回路220と、レーンの数に対応した4つの差動ドライバ回路230A〜230Dを備える。
定電圧回路210は、信号伝送回路100における定電圧回路110と同様なハンドキャップリファレンス回路であり、定電圧を出力する。
電流供給回路220は、PチャネルMOSトランジスタ228a、228b、・・・228x、228yおよびPチャネルMOSトランジスタ229a〜229dと、スイッチ回路223と、PチャネルMOSトランジスタ224と、終端抵抗225と、帰還増幅器226を備える。
PチャネルMOSトランジスタ228a、228b、・・・228x、228yのソースは、電源線227に接続し、PチャネルMOSトランジスタ224は、スイッチオン状態になるようにゲート電極が接地電圧レベルに固定されている。帰還増幅器226は、その反転端子が定電圧回路210の出力と接続され、非反転端子がPチャネルMOSトランジスタ224と終端抵抗225の間に接続され、出力がPチャネルMOSトランジスタ228a、228b、・・・228x、228yおよびPチャネルMOSトランジスタ229a〜229dのゲートに接続されている。
PチャネルMOSトランジスタ228a、228b、・・・228x、228y、PチャネルMOSトランジスタ224、帰還増幅器226、終端抵抗225は、PチャネルMOSトランジスタ228a〜228yの数分の定電流源を構成し、定電流生成部として機能する。
PチャネルMOSトランジスタ229aは、PチャネルMOSトランジスタ228a〜228yとミラー回路を構成し、PチャネルMOSトランジスタ229aのドレインからPチャネルMOSトランジスタ228a、228b、・・・228x、228yを流れる電流の総和が出力される。
PチャネルMOSトランジスタ229b〜229dも同じであり、それぞれのドレインからPチャネルMOSトランジスタ228a、228b、・・・228x、228yを流れる電流の総和が出力される。
すなわち、PチャネルMOSトランジスタ229a〜229dは、定電流出力部として機能する。
図6に示すように、PチャネルMOSトランジスタ228aは、常にオンになっており、PチャネルMOSトランジスタ228b、・・・228x、228yのそれぞれのオン/オフは、スイッチ回路223により制御される。なお、スイッチ回路223は、さらに選択端子217により制御される。スイッチ回路223によりオンされるトランジスタの数が多いほど、電流供給回路220から出力される電流が大きくなる。図示の例では、スイッチ回路223の各スイッチがオフであるため、PチャネルMOSトランジスタ228a、228b、・・・228x、228yがオフにされている。この場合、電流供給回路220から各差動ドライバ回路230A〜230Dに出力される電流は、PチャネルMOSトランジスタ228aを流れる電流のみである。
各差動ドライバ回路230A〜230Dは、図1に示す信号伝送回路100における差動ドライバ回路130A〜130Dと同じ構成を有し、ここで詳細な説明を省略する。
例として、図1に示す信号伝送回路100を説明した際に用いた例と同じように、定電圧回路210からの基準振幅を500mVとし、各終端抵抗の抵抗値を同じようにする。また、電流供給回路220において、PチャネルMOSトランジスタ229a〜229dのチャネル幅サイズ比を「1:1:1:1」に、PチャネルMOSトランジスタ228aとPチャネルMOSトランジスタ229dのチャネル幅サイズ比を「5:1」にする。
ここで、電流供給回路220がチップ内部で閉じている回路である。そのため、ESD耐圧の問題がない上に、回路定数の決め方によりトランジスタサイズを小さくすることができので、PチャネルMOSトランジスタ228b、・・・228x、228yの数を必要に応じて増やすことが容易である。本実施の形態においては例えばPチャネルMOSトランジスタ228b、・・・228x、228yのそれぞれのチャネル幅サイズを、PチャネルMOSトランジスタ229dのチャネル幅サイズに対して95%からの5%刻みにする。こうすることによって、電流供給回路220から出力される電流も小刻みに選択可能となる。
このような構成において、定電圧回路210から出力された基準振幅の500mVに対して、スイッチ回路223の各スイッチがオン状態での各差動ドライバ回路230A〜230Dの出力振幅が500mV、600mV、700mV、800mVになるように差動ドライバ回路を設定する。スイッチ回路223の各スイッチがオン状態では、電流供給回路220から各差動ドライバ回路に出力される電流が最大値となるので、この500mV、600mV、700mV、800mVは、それぞれの差動ドライバ回路の最大出力振幅である。これは、通常動作時の設定となっており、それぞれの差動ドライバ回路はDIMMのトレース長に合わせてレーン毎に出力振幅が設定されている。
そして、マージンテスト時において、選択端子217を介してスイッチ回路223の各スイッチのオン/オフを制御して電流供給回路220からの電流を制御すれば、各差動ドライバ回路からは、「500mV、600mV、700mV、800mV」、「475mV、570mV、665mV、760mV」、「450mV、540mV、630mV、720mV」、「425mV、510mV、595mV、680mV」、・・・のように可変する出力振幅を得ることができる。
このように第2の実施の形態の信号伝送回路200も、信号伝送回路100と同じ効果を得ることができる。
上述した2つの実施の形態の信号伝送回路は、各ドライバ回路の最大出力振幅をDIMM上の信号配線のトレース長の差に応じて設定した場合の例としているが、伝送距離が比較的長いMPUとメモリモジュール間、および伝送距離が比較的短いメモリモジュールとメモリモジュール間の接続が混在するような、それぞれのレーンの伝送距離が異なるモジュール間の接続についても適用することができる。また、DIMMの信号配線のトレース長の差と、モジュール間の伝送距離が異なる場合の両方を考慮した設定にも対応することができる。
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、さまざまな変更、増減を加えてもよい。これらの変更、増減が加えられた変形例も本発明の範囲にあることは当業者に理解されるところである。
本発明の第1の実施の形態にかかる信号伝送回路の構成を示す図である。 図2に示す信号伝送回路における電流供給回路を説明するための図である(その1)。 図2に示す信号伝送回路における電流供給回路を説明するための図である(その2)。 図2に示す信号伝送回路における電流供給回路を説明するための図である(その3)。 図2に示す信号伝送回路における電流供給回路を説明するための図である(その4)。 本発明の第2の実施の形態にかかる信号伝送回路の構成を示す図である。 従来の信号伝送回路を示す図である(その1)。 従来の信号伝送回路を示す図である(その2)。
符号の説明
1 定電圧回路ブロック、 2B 定電流回路、 2C 定電流回路、 3 差動ドライバ回路、 3A 差動ドライバ回路、 4 定電圧回路、 11 スイッチ回路、 12 スイッチ回路、 13 制御端子、 35 分圧回路、 36 アナログセレクタ、 100 信号伝送回路、 110 定電圧回路、 115 分圧回路、 120 電流供給回路、 126 アナログセレクタ、 130A 差動ドライバ回路、 130B 差動ドライバ回路、 130C 差動ドライバ回路、 130D 差動ドライバ回路、 131 スイッチ回路、132 スイッチ回路、 132d スイッチ、 147a 出力端子、 147b 出力端子、 200 信号伝送回路、 210 定電圧回路、 220 電流供給回路、 223 スイッチ回路、 230A 差動ドライバ回路、 230B 差動ドライバ回路、 230C 差動ドライバ回路、 230D 差動ドライバ回路。

Claims (5)

  1. 2以上の所定数のレーンを有する信号伝送回路において、
    定電圧を生成する定電圧回路と、
    前記定電圧回路からの前記定電圧を受けて、所定の電圧電流変換率に応じた大きさの電流を前記所定数生成して並列に出力する電流供給回路と、
    レーン毎に設けられており、前記電流供給回路から出力された電流をそれぞれ受けて、所定の電流電圧変換率に応じた振幅の電圧を出力するドライバ回路とを有し、
    前記電流供給回路は、前記所定の電圧電流変換率を変更可能な電流供給制御回路を備えることを特徴とする信号伝送回路。
  2. 前記電流供給回路は、
    入力される電圧に応じた大きさの定電流を生成する定電流生成部と、
    前記所定数の出力端子を有し、各前記出力端子から前記定電流生成部により生成された前記定電流を相対応する前記ドライバ回路に出力する定電流出力部とを備え、
    前記電流供給制御回路は、前記定電圧回路からの前記定電圧を分圧して複数の出力電圧を得る分圧回路と、
    前記定電圧および前記複数の出力電圧からいずれか1つを選択して前記定電流生成部に出力するセレクタとを有することを特徴とする請求項1に記載の信号伝送回路。
  3. 前記電流供給回路は、
    並列に設けられた複数の、入力される電圧に応じた大きさの定電流を生成する定電流生成部と、
    前記所定数の出力端子を有し、各前記定電流生成部により生成された定電流の総和を各前記出力端子から出力する定電流出力部とを備え、
    前記電流供給制御回路は、複数の前記定電流生成部のうちの少なくとも一部をオン/オフさせることが可能なスイッチ回路であることを特徴とする請求項1に記載の信号伝送回路。
  4. 前記ドライバ回路は、前記所定の電流電圧変換率を変更可能なドライバ制御部を備えることを特徴とする請求項1から3のいずれか1項に記載の信号伝送回路。
  5. 前記ドライバ回路は、
    並列に設けられた複数の、入力される電流に応じた大きさの定電流を生成するドライバ定電流生成部と、
    各前記ドライバ定電流生成部により生成された定電流の総和に応じた振幅の電圧を出力する電圧出力部とを備え、
    前記ドライバ制御部は、複数の前記ドライバ定電流生成部のうちの少なくとも一部をオン/オフさせることが可能なスイッチ回路であることを特徴とする請求項4に記載の信号伝送回路。
JP2006274117A 2006-10-05 2006-10-05 信号伝送回路 Pending JP2008092530A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006274117A JP2008092530A (ja) 2006-10-05 2006-10-05 信号伝送回路
DE200710043398 DE102007043398B4 (de) 2006-10-05 2007-09-12 Signalübertragungsschaltung
US11/905,685 US7667531B2 (en) 2006-10-05 2007-10-03 Signal transmission circuit
CNA2007101499750A CN101159431A (zh) 2006-10-05 2007-10-08 信号传输电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274117A JP2008092530A (ja) 2006-10-05 2006-10-05 信号伝送回路

Publications (2)

Publication Number Publication Date
JP2008092530A true JP2008092530A (ja) 2008-04-17
JP2008092530A5 JP2008092530A5 (ja) 2009-11-26

Family

ID=39185131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274117A Pending JP2008092530A (ja) 2006-10-05 2006-10-05 信号伝送回路

Country Status (4)

Country Link
US (1) US7667531B2 (ja)
JP (1) JP2008092530A (ja)
CN (1) CN101159431A (ja)
DE (1) DE102007043398B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049534B2 (en) * 2010-02-15 2011-11-01 Texas Instruments Incorporated Low-power high-speed differential driver with precision current steering
WO2014111916A1 (en) * 2013-01-17 2014-07-24 Microsemi Corp. - Analog Mixed Signal Group, Ltd. On-chip port current control arrangement
EP3084976B1 (en) * 2013-12-20 2018-07-04 Intel Corporation Configurable transceiver circuit architecture
CN105991123B (zh) * 2015-06-17 2019-02-12 龙迅半导体(合肥)股份有限公司 一种输出信号摆幅校准电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065515A (ja) * 1996-06-06 1998-03-06 Internatl Business Mach Corp <Ibm> 差動出力ドライバおよび信号伝送システム
JP2003077295A (ja) * 2001-09-03 2003-03-14 Mitsubishi Electric Corp 半導体集積回路装置
JP2004287579A (ja) * 2003-03-19 2004-10-14 Ricoh Co Ltd Lvds回路
JP2006060320A (ja) * 2004-08-17 2006-03-02 Sony Corp 差動信号駆動回路及び差動信号駆動方法
JP2006191482A (ja) * 2005-01-07 2006-07-20 Nec Micro Systems Ltd ドライバ回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065515A (ja) * 1996-06-06 1998-03-06 Internatl Business Mach Corp <Ibm> 差動出力ドライバおよび信号伝送システム
JP2003077295A (ja) * 2001-09-03 2003-03-14 Mitsubishi Electric Corp 半導体集積回路装置
JP2004287579A (ja) * 2003-03-19 2004-10-14 Ricoh Co Ltd Lvds回路
JP2006060320A (ja) * 2004-08-17 2006-03-02 Sony Corp 差動信号駆動回路及び差動信号駆動方法
JP2006191482A (ja) * 2005-01-07 2006-07-20 Nec Micro Systems Ltd ドライバ回路

Also Published As

Publication number Publication date
DE102007043398B4 (de) 2013-07-18
US7667531B2 (en) 2010-02-23
CN101159431A (zh) 2008-04-09
DE102007043398A1 (de) 2008-04-17
US20080084113A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
US6707325B2 (en) Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation
US7091761B2 (en) Impedance controlled output driver
US8598936B2 (en) Semiconductor integrated circuit
US6087853A (en) Controlled output impedance buffer using CMOS technology
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
KR100740496B1 (ko) 반도체 집적회로
US20060087339A1 (en) Impedance adjustment circuits and methods using replicas of variable impedance circuits
KR100670653B1 (ko) 반도체 소자의 출력 드라이버
US20060097769A1 (en) Level shift circuit and semiconductor circuit device including the level shift circuit
US7038502B2 (en) LVDS driver circuit and driver circuit
US7598779B1 (en) Dual-mode LVDS/CML transmitter methods and apparatus
WO2018150737A1 (ja) 絶縁ゲート型半導体デバイス駆動回路
US7733142B2 (en) Edge rate control for 12C bus applications
US6686779B2 (en) Driver circuit for differentially outputting data from internal circuitry of an LSI to outside the LSI
US20070046337A1 (en) Comparator circuit and semiconductor apparatus
JP2008092530A (ja) 信号伝送回路
US7268578B2 (en) Transmission circuit, data-transfer control device and electronic equipment
JP2006295322A (ja) レベルシフタ回路
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
KR20120121707A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
JP2008066797A (ja) 出力ドライバ、集積回路装置
US8816726B1 (en) Differential signaling driver
US8373453B2 (en) Semiconductor device
JPWO2007114379A1 (ja) 可変遅延回路、試験装置および電子デバイス
US7486140B2 (en) Differential amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417