JP2008092530A

JP2008092530A - 信号伝送回路

Info

Publication number: JP2008092530A
Application number: JP2006274117A
Authority: JP
Inventors: Tadashi Iwasaki; 正岩崎
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2006-10-05
Filing date: 2006-10-05
Publication date: 2008-04-17
Also published as: DE102007043398B4; US7667531B2; CN101159431A; DE102007043398A1; US20080084113A1

Abstract

【課題】複数のレーンを有し、各レーンからの出力振幅が可変する信号伝送回路において、回路規模の増大を抑制し、マージンテストの実施を容易にする。
【解決手段】４つのレーンを有する信号伝送回路１００は、定電圧を生成する定電圧回路１１０と、電流供給回路１２０と、レーン毎に設けられた差動ドライバ回路１３０Ａ〜１３０Ｄを備える。定電圧回路１１０は、定電圧回路１１０からの定電圧を受けて、所定の電圧電流変換率に応じた大きさの電流を４つ生成して並列に出力する。差動ドライバ回路１３０Ａ〜１３０Ｄは、電流供給回路１２０から出力された電流をそれぞれ受けて、所定の電流電圧変換率に応じた振幅の電圧を出力する。電流供給回路１２０は、分圧回路１１５とアナログセレクタ１２６を備え、それらにより電圧電流変換率を変更可能な電流供給制御回路を構成する。
【選択図】図１

Description

本発明は、信号伝送回路、具体的には出力振幅が可変する信号伝送回路に関する。

ＬＳＩ（大規模集積回路）製造技術の進歩につれて、動作周波数が１ＧＨｚを越える高性能ＭＰＵ（ＭｉｃｒｏＰｒｏｃｅｓｓｅｒＵｎｉｔ）が開発されている。情報処理機器特にサーバー／ワークステーションにおいてこのようなＭＰＵが用いられる場合には、高速かつ大量のデータ伝送が必要である。そのための接続方式として、例えばＦＢ−ＤＩＭＭ（ＦｕｌｌｙＢｕｆｆｅｒｅｄＤｕａｌＩｎｌｉｎｅＭｅｍｏｒｙＭｏｄｕｌｅ）を用いてＭＰＵとメモリの各モジュール間をＰＴＰ（Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ）で接続する方式が用いられている。ＦＢ−ＤＩＭＭは、メモリチップの他に各モジュール間の接続用にＡＭＢ（ＡｄｖａｎｃｅｄＭｅｍｏｒｙＢｕｆｆｅｒ）チップを搭載し、接続インターフェースには高速シリアル・インタフェース仕様「ＦＢ−ＤＩＭＭＨｉｇｈＳｐｅｅｄＤｉｆｆｅｒｅｎｔｉａｌＰＴＰ」を採用している。

一般に、高速伝送において、伝送線路長による減衰を考慮して送信側の出力振幅を大きくする必要があるが、送信側の出力振幅を一様に大きくするとチップの消費電力が大きくなってしまう。この問題を解決するために、上記インタフェース仕様では、伝送距離に応じて出力振幅を変更可能にしている。具体的には、ＭＰＵとメモリモジュール間の伝送距離が比較的長い場合には振幅を大きくし、メモリモジュールとメモリモジュールとの間の伝送距離が比較的短い場合には振幅を小さく設定できるようになっている。

出力振幅を可変にするためには、ドライバ部の電流源を制御する方法が用いられている。これを図７を用いて具体的に説明する。

図７に示す回路は、定電圧回路４と、定電流回路２Ｂと、差動ドライバ回路３を備える。定電圧回路４は、半導体のハンドキャップ電圧から定電圧を生成するハンドキャップリファレンス回路であり、基準振幅に相当する安定した定電圧を生成する。

定電流回路２Ｂは、ＰチャネルＭＯＳトランジスタ９および１０と、ＰチャネルＭＯＳトランジスタ１５と、終端抵抗１６と、帰還増幅器１７を備える。ＰチャネルＭＯＳトランジスタ９および１０は、電源線８に接続して定電流源を構成する。ＰチャネルＭＯＳトランジスタ１５は、スイッチオン状態になるようにゲート電極がＧＮＤ（接地電圧）レベルに固定されている。帰還増幅器１７は、その反転端子が定電圧回路４と接続され、非反転端子がＰチャネルＭＯＳトランジスタ１５と終端抵抗１６の間に接続され、出力がＰチャネルＭＯＳトランジスタ９のゲートとＰチャネルＭＯＳトランジスタ１０のゲート間に接続されている。終端抵抗１６に発生する電圧が定電圧回路４により生成された基準振幅の電圧と同くなるように帰還増幅器１７でＰチャネルＭＯＳトランジスタ９のゲート電圧を制御することによって、ＰチャネルＭＯＳトランジスタ９と同じゲート電圧のＰチャネルＭＯＳトランジスタ１０のドレインから、基準振幅に対応する電流が出力される。

差動ドライバ回路３は、接地線１８に接続し定電流回路２Ｂからの定電流を受けミラー回路を構成するＮチャネルＭＯＳトランジスタ１９、２０ａ、２０ｂ、２０ｃ、２０ｄと、電源線２１に接続し定電流源を構成するＰチャネルＭＯＳトランジスタ２２ａ、２２ｂ、２２ｃ、２２ｄ、２３ａ、２３ｂ、２３ｃ、２４ｄと、ＰチャネルＭＯＳトランジスタ２３ｂ、２３ｃ、２３ｄのゲートを電源線２１に接続することによって対応する定電流源をオフするスイッチ回路１１と、ＰチャネルＭＯＳトランジスタ２３ｂ、２３ｃ、２３ｄのゲートをＰチャネルＭＯＳトランジスタ２２ｂ、２２ｃ、２２ｄのドレインに接続することによって対応する定電流源をオンするスイッチ回路１２と、論理を出力するためのスイッチとして機能するＰチャネルＭＯＳトランジスタ２４ａおよび２４ｂと、接地線１８に接続する終端抵抗２５ａおよび２５ｂを備える。入力端子２６ａと２６ｂは、ＬＳＩ内部の差動論理信号を入力するためのものであり、それらの入力を受けて、ＰチャネルＭＯＳトランジスタ２３ａ、２３ｂ、２３ｃ、２３ｄで流れる全電流値と、終端抵抗２５ａおよび２５ｂの抵抗値とから決まる電圧値が、論理振幅として出力端子２７ａと２７ｂから出力される。また、ＰチャネルＭＯＳトランジスタ２２ａと２３ａから構成された定電流源が常にオンにされている。なお、以下の説明において、出力端子２７ａと２７ｂから出力される論理振幅を出力振幅という。

このような構成の回路で、ＰチャネルＭＯＳトランジスタ２３ｂ、２３ｃ、２３ｄのゲートを電源線２１に接続するスイッチ回路１１と、ＰチャネルＭＯＳトランジスタ２３ｂ、２３ｃ、２３ｄのゲートをＰチャネルＭＯＳトランジスタ２２ｂ、２２ｃ、２２ｄのドレインに接続するスイッチ回路１２とを、制御端子１３を用いて相補的に選択して切り替えることにより、基準振幅に対応する出力振幅を可変にすることができる。

ここで具体例を用いて説明する。たとえば、ＰチャネルＭＯＳトランジスタ１５、２４ａ、２４ｂを同一にし、終端抵抗１６、２５ａ、２５ｂを同一にする。そして、定電流源を構成する各々のトランジスタ組（ＰチャネルＭＯＳトランジスタ９と１０、ＰチャネルＭＯＳトランジスタ２２ａ〜ｄ、ＰチャネルＭＯＳトランジスタ２３ａ〜２３ｄ）のチャネル幅サイズ比をそれぞれ「５：１」、「１：１：１：１」、「５：１：１：１」にする。この場合、定電圧回路４が生成した基準振幅を５００ｍＶにすると、制御端子１３によりスイッチ回路１１とスイッチ回路１２を制御することによって、出力端子２７ａと出力端子２７ｂからの出力振幅を５００ｍＶ、６００ｍＶ、７００ｍＶ、８００ｍＶにすることができる。すなわち、図７に示す回路によって５００ｍＶの基準振幅を２０％刻みに可変することができる。なお、図７は、ＰチャネルＭＯＳトランジスタ２３ｂ〜２３ｃを全てオフにした例を示しており、この例では、出力端子２７ａと２７ｂからの出力振幅は、ＰチャネルＭＯＳトランジスタ２２ａと２３ａから構成された定電流源のみから出力された電流値に応じた５００ｍＶである。

このようにして、スイッチ回路１１とスイッチ回路１２により定電流源を構成するＰチャネルＭＯＳトランジスタ２２ｂ〜ｄと、ＰチャネルＭＯＳトランジスタ２３ｂ〜ｄを制御することによって出力振幅を可変にする。

なお、特許文献１にも、図７に示す回路と同じように、ドライバ部の電流源を制御することによって出力振幅を可変にする回路が開示されている。

図８は、ドライバ部に入力される電流を制御することによって出力振幅を可変にする回路の例を示す。図８に示す回路は、定電圧回路ブロック１と、定電流回路２Ｃと、差動ドライバ回路３Ａを備える。

定電圧回路ブロック１は、定電圧回路４と、分圧回路３５を有する。定電圧回路４は、図７における定電圧回路４と同様なハンドキャップリファレンス回路である。分圧回路３５は、ラダー抵抗を有し、定電圧回路４の出力をラダー抵抗で分圧して複数の基準振幅候補を定電流回路２Ｃに出力する。

定電流回路２Ｃは、ＰチャネルＭＯＳトランジスタ３９および４０と、ＰチャネルＭＯＳトランジスタ４５と、終端抵抗４６と、帰還増幅器４７と、アナログセレクタ３６を備える。ＰチャネルＭＯＳトランジスタ３９および４０は、電源線３８に接続して定電流源を構成する。ＰチャネルＭＯＳトランジスタ４５は、スイッチオン状態になるようにゲート電極がＧＮＤ（接地電圧）レベルに固定されている。帰還増幅器４７は、その反転端子がアナログセレクタ３６の出力と接続され、非反転端子がＰチャネルＭＯＳトランジスタ４５と終端抵抗４６の間に接続され、出力がＰチャネルＭＯＳトランジスタ３９とＰチャネルＭＯＳトランジスタ４０のゲートに接続されている。終端抵抗４６に発生する電圧がアナログセレクタ３６からの出力電圧と同じくなるように帰還増幅器４７でＰチャネルＭＯＳトランジスタ３９のゲート電圧を制御することによって、ＰチャネルＭＯＳトランジスタ３９と同じゲート電圧のＰチャネルＭＯＳトランジスタ４０のドレインから、アナログセレクタ３６からの出力電圧に対応する定電流が出力される。ここで、アナログセレクタ３６は、選択端子３７により制御され、アナログセレクタ３６は、定電圧回路４からの定電圧および分圧回路３５からの複数の基準振幅候補のうちのいずれか１つを基準振幅として選択して帰還増幅器４７に出力する。

差動ドライバ回路３Ａは、接地線４８に接続して定電流回路２Ｃからの定電流を受けミラー回路を構成するＮチャネルＭＯＳトランジスタ４９および５０と、電源線５１に接続し定電流源を構成するＰチャネルＭＯＳトランジスタ５２および５３と、論理を出力するためのスイッチとして機能するＰチャネルＭＯＳトランジスタ５４ａおよび５４ｂと、接地線４８に接続する終端抵抗５５ａおよび５５ｂを備える。ＰチャネルＭＯＳトランジスタ５４ａと終端抵抗５５ａの間、ＰチャネルＭＯＳトランジスタ５４ｂり終端抵抗５５ｂの間にそれぞれ出力端子５７ｂと５７ａが接続される。入力端子５６ａと５６ｂは、ＬＳＩ内部の差動論理信号を入力するためのものであり、それらの入力を受けて、ＰチャネルＭＯＳトランジスタ５３を流れる電流値と、終端抵抗５５ａおよび終端抵抗５５ｂの抵抗値から決まる電圧値が、論理振幅として出力端子５７ａと５７ｂから出力される。

このような構成の回路で、分圧回路３５から所望の基準振幅を選択するスイッチとして選択端子３７を用いることによって、差動ドライバ回路３Ａの出力振幅を可変にすることができる。

例えば、ＰチャネルＭＯＳトランジスタ４５、ＰチャネルＭＯＳトランジスタ５４ａおよび５４ｂを同じものにし、終端抵抗４６、終端抵抗５５ａおよび５５ｂを同じものにする。そして、ＮチャネルＭＯＳトランジスタ４９とＮチャネルＭＯＳトランジスタ５０を同じものにし、定電流源を構成する各々のトランジスタ（ＰチャネルＭＯＳトランジスタ３９と４０、ＰチャネルＭＯＳトランジスタ５２と５３）のチャネル幅サイズ比を「５：１：１：５」にする。この場合、定電圧回路４の基準振幅を５００ｍＶにし、分圧回路３５のラダー抵抗の分圧比を５％刻みにすれば、出力端子５７ａと５７ｂからの出力振幅を５００ｍＶ、４７５ｍＶ、４５０ｍＶ、４２５ｍＶ、・・・のように、５％刻みに可変することができる。

製造上のばらつきや経時劣化による特性変動に対しても問題がないことを保証するために、製品の出荷試験においてマージンテストを実施する場合がある。一般的に、ＬＳＩテスタなどの試験装置の動作周波数は数百ＭＨｚと比較的に低いため、高速な実動作試験では実デバイスを用いたループバック試験や対向試験が行われることが多い。このとき、出力振幅を故意に小さくしておき、正しく受信できるかの試験をする場合があり、このような試験にも出力振幅を可変にできる仕組みが適用できることが望まれている。

また、近年のメモリモジュールの高性能化に伴い、ＤＩＭＭ上の信号配線のトレース差による振幅減衰を考慮すると、それぞれのＤＩＭＭ上の信号配線のトレース差に対応して、信号配線のトレースが長いレーンでは出力振幅を大きくし、信号配線のトレースが短いレーンでは出力振幅を小さくする必要がある。このようなＤＩＭＭに搭載するＡＭＢチップには、レーン毎に異なる出力振幅を設定できる仕組みが必要である。
特開２００６−０６０３２０号公報

ところで、図７に示す回路を用いて複数のレーンを有する信号伝送回路にて上記仕組みを実現しようとすると、定電流回路２Ｂと差動ドライバ回路３のペアをレーンの数の分設ける必要があり、実装面積や電力消費が増大してしまう。さらに、マージンテスト時において各レーンの出力幅を調整しようとすると、レーン毎に設定する必要があり、マージンテストの設定に時間がかかってしまう。

同様に、図８に示す回路の場合を用いて複数のレーンを有する信号伝送回路にて上記仕組みを実現しようとするときも、分圧回路３５から差動ドライバ回路３Ａまでをレーンの数の分設けなけれならず、実装面積や電流消費の増大を招くという問題がある。マージンテストの設定に時間がかかる問題も同様に存在する。

本発明の一つの態様は、２以上の所定数のレーンを有する信号伝送回路である。この信号伝送回路は、定電圧回路と、電流供給回路と、レーン毎に設けられたドライバ回路を有する。

定電圧回路は、定電圧たとえば基準振幅の電圧を生成する。

電流供給回路は、定電圧回路からの定電圧を受けて、所定の電圧電流変換率に応じた大きさの電流をレーンの数と同数分生成して並列に出力するものであり、該所定の電圧電流変換率を変更可能な電流供給制御回路を備える。

レーン毎に設けられたドライバ回路は、電流供給回路から出力された電流をそれぞれ受けて、所定の電流電圧変換率に応じた振幅の電圧を出力する。

ここで、電流供給回路により並列に出力される各々の電流の大きさが、定電圧回路からの定電圧に対して「所定の電圧電流変換率」を有することは、最終的に電流供給回路から出力される各電流の大きさと定電圧の大きさ上の関係を意味するものであり、変換の手法を規定するものではない。そのため、この電圧電流変換率を変更可能な電流供給制御回路は、入力された同じ電圧に対して、異なる大きさの電流を得ることができるようにするものであればよい。

なお、本発明を方法やシステムとして表現したものも、本発明の態様としては有効である。

本発明の技術によれば、複数のレーンを有し、各レーンからの出力振幅が可変可能であることを要求される信号回路を構成する際に、回路規模の増大を抑制しつつ、高速なマージンテストを可能にする。

以下、図面を参照して本発明の実施の形態について説明する。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態にかかる信号伝送回路１００の構成を示す。信号伝送回路１００は、複数のレーンを有し、各レーン間で異なる出力振幅が設定可能なものであり、定電圧回路１１０と、電流供給回路１２０と、レーンの数（図示では例として４つ）の分の差動ドライバ回路１３０Ａ〜１３０Ｄを備える。

定電圧回路１１０は、ハンドキャップリファレンス回路であり、安定した定電圧を生成して電流供給回路１２０に出力する。

電流供給回路１２０は、分圧回路１１５と、アナログセレクタ１２６と、ＰチャネルＭＯＳトランジスタ１２１、１２２ａ〜１２２ｄと、ＰチャネルＭＯＳトランジスタ１２５と、終端抵抗１２３と、帰還増幅器１２４を備える。

分圧回路１１５は、ラダー抵抗を有し、定電圧回路１１０の出力をラダー抵抗で分圧して複数の基準振幅候補をアナログセレクタ１２６に出力する。なお、定電圧回路１１０の出力電圧も、１つの基準振幅候補としてアナログセレクタ１２６に出力される。

アナログセレクタ１２６は、選択端子１２７により制御され、定電圧回路１１０および分圧回路１１５からの複数の基準振幅候補のうちの１つを選択して帰還増幅器１２４に出力する。

ＰチャネルＭＯＳトランジスタ１２５は、スイッチオン状態になるようにゲート電極が接地電圧レベルに固定されている。帰還増幅器１２４は、その反転端子がアナログセレクタ１２６の出力と接続され、非反転端子がＰチャネルＭＯＳトランジスタ１２５と終端抵抗１２３の間に接続され、出力がＰチャネルＭＯＳトランジスタ１２１およびＰチャネルＭＯＳトランジスタ１２２ａ〜１２２ｄのゲートに接続されている。ＰチャネルＭＯＳトランジスタ１２１は、そのソースが電源線１２８に接続されている。終端抵抗１２３で発生する電圧がアナログセレクタ１２６からの基準振幅と同じくなるように帰還増幅器１２４でＰチャネルＭＯＳトランジスタ１２１のゲート電圧を制御することによって、ＰチャネルＭＯＳトランジスタ１２１を流れる定電流が生成される。すなわち、ＰチャネルＭＯＳトランジスタ１２１と、ＰチャネルＭＯＳトランジスタ１２５、帰還増幅器１２４、終端抵抗１２３とは、アナログセレクタ１２６からの出力電圧を受けて定電流を生成し、定電流生成部として機能する。

ＰチャネルＭＯＳトランジスタ１２２ａ〜１２２ｄは、信号伝送回路１００のレーンの数と同数のトランジスタであり、各トランジスタは、ＰチャネルＭＯＳトランジスタ１２１とミラー回路をそれぞれ構成し、ゲート電圧がＰチャネルＭＯＳトランジスタ１２１のゲート電圧と同じであり、ＰチャネルＭＯＳトランジスタ１２１を流れる定電流に応じた電流を各自のドレインから対応する差動ドライバ回路に出力する。すなわち、ＰチャネルＭＯＳトランジスタ１２２ａ〜１２２ｄは定電流出力部として機能する。

このように、アナログセレクタ１２６からの基準振幅に対応する定電流が各レーンの差動ドライバ回路１３０Ａ〜１３０Ｂにそれぞれ出力される。

ここで、アナログセレクタ１２６により選択される基準振幅によって各差動ドライバ回路１３０Ａ〜１３０Ｂに出力される定電流が可変するので、分圧回路１１５とアナログセレクタ１２６は、電流供給制御回路として機能する。

差動ドライバ回路１３０Ａ〜１３０Ｄは、同じ構成を有するため、ここで差動ドライバ回路１３０Ａのみについて説明する。

差動ドライバ回路１３０Ａは、図７に示す回路における差動ドライバ回路３と同じ構成を有し、接地線１３８に接続し電流供給回路１２０から出力された１つの定電流（図示ではＰチャネルＭＯＳトランジスタ１２２ａのドレインからの定電流）を受けミラー回路を構成するＮチャネルＭＯＳトランジスタ１３９およびＮチャネルＭＯＳトランジスタ１４０ａ〜１４０ｂと、電源線１４１に接続し４つの定電流源を構成するＰチャネルＭＯＳトランジスタ１４２ａ〜１４２ｄおよびＰチャネルＭＯＳトランジスタ１４３ａ〜１４３ｄと、ＰチャネルＭＯＳトランジスタ１４３ｂ〜１４３ｄのゲートを電源線１４１に接続することによって対応する定電流源をオフするスイッチ回路１３１と、ＰチャネルＭＯＳトランジスタ１４３ｂ〜１４３ｄのゲートをＰチャネルＭＯＳトランジスタ１４２ｂ〜１４２ｄのドレインに接続することによって対応する定電流源をオンするスイッチ回路１３２と、論理を出力するためのスイッチとして機能するＰチャネルＭＯＳトランジスタ１４４ａおよび１４４ｂと、接地線１３８に接続する終端抵抗１４５ａおよび１４５ｂを備える。入力端子１３６ａと１３６ｂは、ＬＳＩ内部の差動論理信号を入力するためのものであり、それらの入力を受けて、ＰチャネルＭＯＳトランジスタ１４３ａ、１４３ｂ、１４３ｃ、１４３ｄで流れる全電流値と、終端抵抗１４５ａおよび１４５ｂの抵抗値とから決まる電圧値が、論理振幅として出力端子１４７ａと１４７ｂから出力される。

ここで、ＰチャネルＭＯＳトランジスタ１４２ａと１４３ａにより構成された定電流源、ＰチャネルＭＯＳトランジスタ１４２ｂと１４３ｂにより構成された定電流源、ＰチャネルＭＯＳトランジスタ１４２ｃと１４３ｃにより構成された定電流源、ＰチャネルＭＯＳトランジスタ１４２ｄと１４３ｄにより構成された定電流源をそれぞれａ定電流源、ｂ定電流源、ｃ定電流源、ｄ定電流源とする。これらの定電流源はドライバ電流生成部として機能する。

図１に示すように、ＰチャネルＭＯＳトランジスタ１４２ａと１４３ａから構成された定電流源は常にオンになるように接続されている。

ｂ定電流源、ｃ定電流源、ｄ定電流源のオン／オフは、スイッチ回路１３１とスイッチ回路１３２により制御される。なお、スイッチ回路１３１とスイッチ回路１３２に含まれる各スイッチは、制御端子１３３Ａにより制御される。

図２〜図５は、スイッチ回路１３１の各スイッチとスイッチ回路１３２の各スイッチのオン／オフの組合せと各定電流源のオン／オフの関係を示す。

図２に示す組合せでは、スイッチ回路１３１の各スイッチ１３１ｂ、１３１ｃ、１３１ｄはオンになっており、スイッチ回路１３２の各スイッチ１３２ｂ、１３２ｃ、１３２ｄはオフになっている。スイッチ１３１ｂがオンであり、スイッチ１３２ｂがオフであるため、ＰチャネルＭＯＳトランジスタ１４３ｂのゲートが電源線１４１に接続され、ｂ定電流源はオフにされる。このとき、ＰチャネルＭＯＳトランジスタ１４３ｂのドレインから電流の出力が無い。同様に、ｃ定電流源、ｄ定電流源もオフにされており、ＰチャネルＭＯＳトランジスタ１４３ｃおよび１４３ｄのドレインから電流の出力が無い。

すなわち、図２に示す組合せの場合において、ＰチャネルＭＯＳトランジスタ１４４ａおよび１４４ｂのソースに流れる電流は、ａ定電流源からの電流すなわちＰチャネルＭＯＳトランジスタ１４３ａのソースからの電流のみである。

図３に示す組合せでは、スイッチ回路１３１においてスイッチ１３１ｂのみがオフになっており、それに対応してスイッチ回路１３２においてスイッチ１３２ｂのみがオンになっている。この場合、ｂ定電流を構成するＰチャネルＭＯＳトランジスタ１４３ｂのゲートがスイッチ１３２ｂを介してＰチャネルＭＯＳトランジスタ１４２ｂのドレインに接続されるため、ｂ定電流源がオンにされる。なお、ｃ定電流源、ｄ定電流源はオフになっている。

すなわち、図３に示す組合せの場合において、ＰチャネルＭＯＳトランジスタ14４ａおよび１４４ｂのソースに流れる電流は、ａ定電流とｂ定電流源からの電流の総和である。

また、図４に示す組合せの場合において、ｂ定電流源とｃ定電流源がオン、ｄ定電流源がオフになっているため、ＰチャネルＭＯＳトランジスタ１４４ａおよび１４４ｂのソースに流れる電流は、ａ定電流源、ｂ定電流源、ｃ定電流源からの電流の総和である。

また、図５に示す組合せの場合において、すべての定電流源がオンになっているため、ＰチャネルＭＯＳトランジスタ１４４ａおよび１４４ｂのソースに流れる電流は、ａ、ｂ、ｃ、ｄの４つの定電流源からの電流の総和である。

このように、差動ドライバ回路１３０Ａで、スイッチ回路１３１とスイッチ回路１３２における各スイッチペアを相補的に選択して切り替えることにより、ＰチャネルＭＯＳトランジスタ１４４ａおよび１４４ｂのソースに流れる電流を制御することができる。差動ドライバ回路１３０Ａの出力端子１４７ａと１４７ｂからの出力振幅は、ＰチャネルＭＯＳトランジスタ１４４ａおよび１４４ｂのソースに流れる電流と、終端抵抗１４５ａおよび１４５ｂの抵抗値から決まるものであるので、差動ドライバ回路１３０Ａからの出力振幅は、基準振幅に対応するとともに、図２〜図５に示すスイッチ回路１３１とスイッチ回路１３２の組合せに応じて可変することができる。

なお、スイッチ回路１３１とスイッチ回路１３２の各スイッチの組合せによって出力端子１４７ａと１４７ｂから出力される電圧の振幅が可変するので、スイッチ回路１３１とスイッチ回路１３２は、ドライバ制御部として機能するものである。

また、ＰチャネルＭＯＳトランジスタ１４４ａおよび１４４ｂと、終端抵抗１４５ａおよび１４５ｂと、出力端子１４７ａと１４７ｂは、ａ、ｂ、ｃ、ｄの４つの定電流源からの電流の総和に応じた振幅の電圧を出力するものであるので、差動ドライバ回路１３０Ａの電圧出力部として機能する。

ここで具体例を用いて図１に示す信号伝送回路１００の動作を説明する。まず、各トランジスタ、終端抵抗、差動ドライバ回路１３０Ａ〜１３０Ｂにおけるスイッチ回路の組合せについて説明する。

ＰチャネルＭＯＳトランジスタ１２５と、ＰチャネルＭＯＳトランジスタ１４４ａおよび１４４ｂが同じものである。終端抵抗１２３、終端抵抗１４５ａおよび１４５ｂも同じものである。ＰチャネルＭＯＳトランジスタ１２１と、ＰチャネルＭＯＳトランジスタ１２２ａ〜１２２ｄのそれぞれとのチャネル幅サイズ比が「５：１」である。ＰチャネルＭＯＳトランジスタ１４２ａ〜１４２ｄのチャネル幅サイズ比が「１：１：１：１」であり、ＰチャネルＭＯＳトランジスタ１４３ａ〜１４３ｄ」のチャネル幅サイズ比が「５：１：１：１」である。この場合、ａ定電流源を構成するＰチャネルＭＯＳトランジスタ１４２ａと１４３ａのサイズ比が「１：５」とすれば、ｂ定電流源、ｃ定電流源、ｄ定電流源を構成する各トランジスタ対のチャネル幅サイズ比が「１：１」となる。

このような構成において、電流供給回路１２０のアナログセレクタ１２６から出力された基準振幅が５００ｍＶであれば、図２〜図５に示すスイッチの組合せに対応して、差動ドライバ回路の出力振幅が５００ｍＶ、６００ｍＶ、７００ｍＶ、８００ｍＶとなる。図１は、通常動作時の設定例を示しており、各差動ドライバ回路１３０は例えばＤＩＭＭのトレース長に合わせてレーン毎に出力振幅が設定されている。なお、この場合、アナログセレクタ１２６は、定電圧回路１１０からの出力電圧５００ｍＶを選択するようになっている。各差動ドライバ回路について具体的には、差動ドライバ回路１３０Ａは、図２に示すスイッチの組合せに設定されており、５００ｍＶの基準振幅に対して５００ｍＶの出力振幅の電圧を出力する。差動ドライバ回路１３０Ｂは、図３に示すスイッチの組合せに設定されており、５００ｍＶの基準振幅に対して６００ｍＶの出力振幅の電圧を出力する。差動ドライバ回路１３０Ｃは、図４に示すスイッチの組合せに設定されており、５００ｍＶの基準振幅に対して７００ｍＶの出力振幅の電圧を出力する。差動ドライバ回路１３０Ｄは、図５に示すスイッチの組合せに設定されており、５００ｍＶの基準振幅に対して８００ｍＶの出力振幅の電圧を出力する。以下、この５００ｍＶ、６００ｍＶ、７００ｍＶ、８００ｍＶの出力振幅は、それぞれの差動ドライバ回路の最大出力振幅という。

マージンテスト時において、電流供給回路１２０のアナログセレクタ１２６が分圧回路１１５により得られた、大小が異なるいずれかの分圧を選択すれば、基準振幅が５００ｍＶより小さくなるので、各差動ドライバ回路からは、それぞれの最大出力振幅より小さい出力振幅を得ることができる。たとえば、分圧回路１１５のラダー抵抗の分圧比を５％刻みに設計すれば、アナログセレクタ１２６より、定電圧回路１１０の出力電圧の１００％、９５％、９０％、８５％、・・・を基準振幅として選択することができ、それぞれの基準振幅に対して、各差動ドライバ回路からは、「５００ｍＶ、６００ｍＶ、７００ｍＶ、８００ｍＶ」、「４７５ｍＶ、５７０ｍＶ、６６５ｍＶ、７６０ｍＶ」、「４５０ｍＶ、５４０ｍＶ、６３０ｍＶ、７２０ｍＶ」、「４２５ｍＶ、５１０ｍＶ、５９５ｍＶ、６８０ｍＶ」、・・・のように可変する出力振幅を得ることができる。

このように、本実施の形態の信号伝送回路１００は、複数のレーンを有する信号伝送回路において、各差動ドライバ回路に対して、共通の定電圧回路ブロック１１０、電流供給回路１２０を用いるので、回路規模の増大を抑制することができる。

また、電流供給回路１２０において、アナログセレクタ１２６により選択する基準振幅を変更することによって、電流供給回路１２０から出力される定電流と定電圧回路１１０からの定電圧に対する電圧電流変換率を変えることができ、各差動ドライバに供する電流を変えることができる。そのため、マージンテスト時にアナログセレクタ１２６の選択を変えるだけで、個々の差動ドライバ回路に供給する定電流を小さくすることができ、それぞれの差動ドライバ回路の出力振幅を最大出力振幅に対する一定の比率で同時に小さくすることができる。結果としては、マージンテストの実施を高速かつ容易にすることができる。

また、一般的に、チップ内で基準となる信号の伝達は、受け渡し回路の距離が離れるほど配線の寄生成分やノイズの影響を受けやすいので、信号を電圧で分配するより電流で分配したほうが安定である。そのため、信号伝送回路１００では、電流供給回路１２０はアナログセレクタ１２６からの電圧を電流にして各差動ドライバ回路１３０Ａに分配することによって安定した分配を実現している。

また、本実施の形態の信号伝送回路１００は、各レーンのドライバ回路の出力振幅の大小の設定をそれぞれのスイッチ回路の組合せで設定し、その出力振幅の基準となる基準振幅を電流供給回路１２０のアナログセレクタ１２６により設定する。この２つの設定が互いに独立に行われるので、通常動作時は、各差動ドライバ回路が対応するレーンのＤＩＭＭ上の信号配線のトレース差に応じてそのレーンの出力振幅を設定することができる。また、マージンテスト時には、電流供給回路１２０のアナログセレクタ１２６の選択を変えることによって、各差動ドライバ回路の出力振幅を、それぞれの最大出力振幅より小さい出力振幅に小刻みに変更することができる。

ここで図７に示す回路と本実施の形態の信号伝送回路１００を比較してみる。

図７に示す回路では、差動ドライバ回路３の定電流源を構成するトランジスタのサイズの組合せで出力振幅を制御しているので、比較的大きなトランジスタサイズを必要とする。また、出力端子が外部端子であるので、静電耐圧（以下ＥＳＤ耐圧という）を考慮すると、基本となるトランジスタのサイズを小さくすることができない。そのため、振幅の調整幅を例えば２０％程度の粗い刻みでしか制御できず、マージンテストで必要とされるたとえば５％程度の細かい刻みで出力振幅を設定することができない。

また、図７に示す回路において、差動ドライバ回路３の最終段の定電流源の数は、前段のカレントミラー回路に依存する。出力振幅のとりうる種類を増やそうとすると、定電流源の数を増やす必要があるため、前段のカレントミラー回路を並列して増やさなければならない。その結果、回路が複雑になり回路規模が大きくなってしまう。

それに対して、信号伝送回路１００は、ドライバ回路として図７に示す差動ドライバ回路３の構成を継承しながら、電流供給回路１２０で各差動ドライバ回路に供給する電流を小刻みに変更可能にしたことによって、差動ドライバ回路におけるトランジスタサイズを小さくせずに出力振幅を小刻みに変更することができるとともに、差動ドライバ回路における前段のカレントミラー回路を増やすことが無く出力振幅のとりうる種類を増やすことができる。

図１に示す信号伝送回路１００において、ハンドキャップリファレンス回路である定電圧回路１１０からの定電圧をラダー抵抗で分圧して選択的に出力することによって、各差動ドライバ回路に供給する定電流を調整しているが、差動ドライバ回路に調整可能な定電流を供給することができれば、他の手法を用いてもよい。図６は、他の手法を適用した例としての第２の実施の形態を示す。

本発明の第２の実施の形態の信号伝送回路２００は、複数のレーンを有し、各レーン間で異なる出力振幅が設定可能なものであり、定電圧回路２１０と、電流供給回路２２０と、レーンの数に対応した４つの差動ドライバ回路２３０Ａ〜２３０Ｄを備える。

定電圧回路２１０は、信号伝送回路１００における定電圧回路１１０と同様なハンドキャップリファレンス回路であり、定電圧を出力する。

電流供給回路２２０は、ＰチャネルＭＯＳトランジスタ２２８a、２２８ｂ、・・・２２８ｘ、２２８ｙおよびＰチャネルＭＯＳトランジスタ２２９ａ〜２２９ｄと、スイッチ回路２２３と、ＰチャネルＭＯＳトランジスタ２２４と、終端抵抗２２５と、帰還増幅器２２６を備える。

ＰチャネルＭＯＳトランジスタ２２８ａ、２２８ｂ、・・・２２８ｘ、２２８ｙのソースは、電源線２２７に接続し、ＰチャネルＭＯＳトランジスタ２２４は、スイッチオン状態になるようにゲート電極が接地電圧レベルに固定されている。帰還増幅器２２６は、その反転端子が定電圧回路２１０の出力と接続され、非反転端子がＰチャネルＭＯＳトランジスタ２２４と終端抵抗２２５の間に接続され、出力がＰチャネルＭＯＳトランジスタ２２８ａ、２２８ｂ、・・・２２８ｘ、２２８ｙおよびＰチャネルＭＯＳトランジスタ２２９ａ〜２２９ｄのゲートに接続されている。

ＰチャネルＭＯＳトランジスタ２２８ａ、２２８ｂ、・・・２２８ｘ、２２８ｙ、ＰチャネルＭＯＳトランジスタ２２４、帰還増幅器２２６、終端抵抗２２５は、ＰチャネルＭＯＳトランジスタ２２８ａ〜２２８ｙの数分の定電流源を構成し、定電流生成部として機能する。

ＰチャネルＭＯＳトランジスタ２２９ａは、ＰチャネルＭＯＳトランジスタ２２８ａ〜２２８ｙとミラー回路を構成し、ＰチャネルＭＯＳトランジスタ２２９ａのドレインからＰチャネルＭＯＳトランジスタ２２８ａ、２２８ｂ、・・・２２８ｘ、２２８ｙを流れる電流の総和が出力される。

ＰチャネルＭＯＳトランジスタ２２９ｂ〜２２９ｄも同じであり、それぞれのドレインからＰチャネルＭＯＳトランジスタ２２８ａ、２２８ｂ、・・・２２８ｘ、２２８ｙを流れる電流の総和が出力される。

すなわち、ＰチャネルＭＯＳトランジスタ２２９ａ〜２２９ｄは、定電流出力部として機能する。

図６に示すように、ＰチャネルＭＯＳトランジスタ２２８ａは、常にオンになっており、ＰチャネルＭＯＳトランジスタ２２８ｂ、・・・２２８ｘ、２２８ｙのそれぞれのオン／オフは、スイッチ回路２２３により制御される。なお、スイッチ回路２２３は、さらに選択端子２１７により制御される。スイッチ回路２２３によりオンされるトランジスタの数が多いほど、電流供給回路２２０から出力される電流が大きくなる。図示の例では、スイッチ回路２２３の各スイッチがオフであるため、ＰチャネルＭＯＳトランジスタ２２８ａ、２２８ｂ、・・・２２８ｘ、２２８ｙがオフにされている。この場合、電流供給回路２２０から各差動ドライバ回路２３０Ａ〜２３０Ｄに出力される電流は、ＰチャネルＭＯＳトランジスタ２２８ａを流れる電流のみである。

各差動ドライバ回路２３０Ａ〜２３０Ｄは、図１に示す信号伝送回路１００における差動ドライバ回路１３０Ａ〜１３０Ｄと同じ構成を有し、ここで詳細な説明を省略する。

例として、図１に示す信号伝送回路１００を説明した際に用いた例と同じように、定電圧回路２１０からの基準振幅を５００ｍＶとし、各終端抵抗の抵抗値を同じようにする。また、電流供給回路２２０において、ＰチャネルＭＯＳトランジスタ２２９ａ〜２２９ｄのチャネル幅サイズ比を「１：１：１：１」に、ＰチャネルＭＯＳトランジスタ２２８ａとＰチャネルＭＯＳトランジスタ２２９ｄのチャネル幅サイズ比を「５：１」にする。

ここで、電流供給回路２２０がチップ内部で閉じている回路である。そのため、ＥＳＤ耐圧の問題がない上に、回路定数の決め方によりトランジスタサイズを小さくすることができので、ＰチャネルＭＯＳトランジスタ２２８ｂ、・・・２２８ｘ、２２８ｙの数を必要に応じて増やすことが容易である。本実施の形態においては例えばＰチャネルＭＯＳトランジスタ２２８ｂ、・・・２２８ｘ、２２８ｙのそれぞれのチャネル幅サイズを、ＰチャネルＭＯＳトランジスタ２２９ｄのチャネル幅サイズに対して９５％からの５％刻みにする。こうすることによって、電流供給回路２２０から出力される電流も小刻みに選択可能となる。

このような構成において、定電圧回路２１０から出力された基準振幅の５００ｍＶに対して、スイッチ回路２２３の各スイッチがオン状態での各差動ドライバ回路２３０Ａ〜２３０Ｄの出力振幅が５００ｍＶ、６００ｍＶ、７００ｍＶ、８００ｍＶになるように差動ドライバ回路を設定する。スイッチ回路２２３の各スイッチがオン状態では、電流供給回路２２０から各差動ドライバ回路に出力される電流が最大値となるので、この５００ｍＶ、６００ｍＶ、７００ｍＶ、８００ｍＶは、それぞれの差動ドライバ回路の最大出力振幅である。これは、通常動作時の設定となっており、それぞれの差動ドライバ回路はＤＩＭＭのトレース長に合わせてレーン毎に出力振幅が設定されている。

そして、マージンテスト時において、選択端子２１７を介してスイッチ回路２２３の各スイッチのオン／オフを制御して電流供給回路２２０からの電流を制御すれば、各差動ドライバ回路からは、「５００ｍＶ、６００ｍＶ、７００ｍＶ、８００ｍＶ」、「４７５ｍＶ、５７０ｍＶ、６６５ｍＶ、７６０ｍＶ」、「４５０ｍＶ、５４０ｍＶ、６３０ｍＶ、７２０ｍＶ」、「４２５ｍＶ、５１０ｍＶ、５９５ｍＶ、６８０ｍＶ」、・・・のように可変する出力振幅を得ることができる。

このように第２の実施の形態の信号伝送回路２００も、信号伝送回路１００と同じ効果を得ることができる。

上述した２つの実施の形態の信号伝送回路は、各ドライバ回路の最大出力振幅をＤＩＭＭ上の信号配線のトレース長の差に応じて設定した場合の例としているが、伝送距離が比較的長いＭＰＵとメモリモジュール間、および伝送距離が比較的短いメモリモジュールとメモリモジュール間の接続が混在するような、それぞれのレーンの伝送距離が異なるモジュール間の接続についても適用することができる。また、ＤＩＭＭの信号配線のトレース長の差と、モジュール間の伝送距離が異なる場合の両方を考慮した設定にも対応することができる。

以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、さまざまな変更、増減を加えてもよい。これらの変更、増減が加えられた変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の第１の実施の形態にかかる信号伝送回路の構成を示す図である。図２に示す信号伝送回路における電流供給回路を説明するための図である（その１）。図２に示す信号伝送回路における電流供給回路を説明するための図である（その２）。図２に示す信号伝送回路における電流供給回路を説明するための図である（その３）。図２に示す信号伝送回路における電流供給回路を説明するための図である（その４）。本発明の第２の実施の形態にかかる信号伝送回路の構成を示す図である。従来の信号伝送回路を示す図である（その１）。従来の信号伝送回路を示す図である（その２）。

符号の説明

１定電圧回路ブロック、２Ｂ定電流回路、２Ｃ定電流回路、３差動ドライバ回路、３Ａ差動ドライバ回路、４定電圧回路、１１スイッチ回路、１２スイッチ回路、１３制御端子、３５分圧回路、３６アナログセレクタ、１００信号伝送回路、１１０定電圧回路、１１５分圧回路、１２０電流供給回路、１２６アナログセレクタ、１３０Ａ差動ドライバ回路、１３０Ｂ差動ドライバ回路、１３０Ｃ差動ドライバ回路、１３０Ｄ差動ドライバ回路、１３１スイッチ回路、１３２スイッチ回路、１３２ｄスイッチ、１４７ａ出力端子、１４７ｂ出力端子、２００信号伝送回路、２１０定電圧回路、２２０電流供給回路、２２３スイッチ回路、２３０Ａ差動ドライバ回路、２３０Ｂ差動ドライバ回路、２３０Ｃ差動ドライバ回路、２３０Ｄ差動ドライバ回路。

Claims

２以上の所定数のレーンを有する信号伝送回路において、
定電圧を生成する定電圧回路と、
前記定電圧回路からの前記定電圧を受けて、所定の電圧電流変換率に応じた大きさの電流を前記所定数生成して並列に出力する電流供給回路と、
レーン毎に設けられており、前記電流供給回路から出力された電流をそれぞれ受けて、所定の電流電圧変換率に応じた振幅の電圧を出力するドライバ回路とを有し、
前記電流供給回路は、前記所定の電圧電流変換率を変更可能な電流供給制御回路を備えることを特徴とする信号伝送回路。
前記電流供給回路は、
入力される電圧に応じた大きさの定電流を生成する定電流生成部と、
前記所定数の出力端子を有し、各前記出力端子から前記定電流生成部により生成された前記定電流を相対応する前記ドライバ回路に出力する定電流出力部とを備え、
前記電流供給制御回路は、前記定電圧回路からの前記定電圧を分圧して複数の出力電圧を得る分圧回路と、
前記定電圧および前記複数の出力電圧からいずれか１つを選択して前記定電流生成部に出力するセレクタとを有することを特徴とする請求項１に記載の信号伝送回路。
前記電流供給回路は、
並列に設けられた複数の、入力される電圧に応じた大きさの定電流を生成する定電流生成部と、
前記所定数の出力端子を有し、各前記定電流生成部により生成された定電流の総和を各前記出力端子から出力する定電流出力部とを備え、
前記電流供給制御回路は、複数の前記定電流生成部のうちの少なくとも一部をオン／オフさせることが可能なスイッチ回路であることを特徴とする請求項１に記載の信号伝送回路。
前記ドライバ回路は、前記所定の電流電圧変換率を変更可能なドライバ制御部を備えることを特徴とする請求項１から３のいずれか１項に記載の信号伝送回路。
前記ドライバ回路は、
並列に設けられた複数の、入力される電流に応じた大きさの定電流を生成するドライバ定電流生成部と、
各前記ドライバ定電流生成部により生成された定電流の総和に応じた振幅の電圧を出力する電圧出力部とを備え、
前記ドライバ制御部は、複数の前記ドライバ定電流生成部のうちの少なくとも一部をオン／オフさせることが可能なスイッチ回路であることを特徴とする請求項４に記載の信号伝送回路。