WO2018150737A1 - 絶縁ゲート型半導体デバイス駆動回路 - Google Patents

絶縁ゲート型半導体デバイス駆動回路 Download PDF

Info

Publication number
WO2018150737A1
WO2018150737A1 PCT/JP2017/046341 JP2017046341W WO2018150737A1 WO 2018150737 A1 WO2018150737 A1 WO 2018150737A1 JP 2017046341 W JP2017046341 W JP 2017046341W WO 2018150737 A1 WO2018150737 A1 WO 2018150737A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
semiconductor device
insulated gate
transistor
gate semiconductor
Prior art date
Application number
PCT/JP2017/046341
Other languages
English (en)
French (fr)
Inventor
貴浩 森
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201780046324.0A priority Critical patent/CN109729752A/zh
Priority to JP2018568024A priority patent/JP6773141B2/ja
Priority to CN202210470879.0A priority patent/CN114825875A/zh
Publication of WO2018150737A1 publication Critical patent/WO2018150737A1/ja
Priority to US16/260,092 priority patent/US10622989B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices

Definitions

  • the present invention relates to an insulated gate semiconductor device drive circuit for driving an insulated gate semiconductor device, and more particularly to an insulated gate semiconductor device drive circuit capable of adjusting variations in output current output to a plurality of insulated gate semiconductor devices.
  • FIG. 7 shows a conventional IC in which an insulated gate semiconductor device driving circuit for driving an insulated gate semiconductor device (eg, IGBT (Insulated Gate Bipolar Transistor)) corresponding to each of the X phase, Y phase, and Z phase is integrated. It is a figure which shows the chip layout of (integrated circuit).
  • IGBT Insulated Gate Bipolar Transistor
  • FIG. 7 the output pads for the X phase, the Y phase, and the Z phase are shown in the lower stage as output pads, and the PGND (power ground) pad and the VCC (power supply voltage) pad are shown in the upper stage as input pads.
  • IGBT Insulated Gate Bipolar Transistor
  • FIG. 7 shows a configuration in which only one VCC (power supply voltage) and PGND (power ground) pad is input because the IC pad size cannot be reduced and the chip area cannot be increased. It has become.
  • the wiring distance of the ground line from the three phases of the X phase, the Y phase, and the Z phase to the PGND (power ground) pad is different for each phase.
  • a difference (variation) in output current is considered to be caused mainly by input and output wiring resistance (eg, aluminum or copper is generally used for wiring in the IC).
  • the layout configuration of the drive units of the three phases is not the same. For this reason, the lengths of the ground line and the power supply line connected to the PGND (power ground) pad in the layout configuration of each of the three-phase driving units are different from each other.
  • the length of the ground line for each of the three-phase output pads (OUTX, OUTY, OUTZ) is expressed as an image with respect to the layout configuration of each of the three-phase driving units shown in FIG. become.
  • each low-side NMOS transistor N-type field effect transistor
  • a common wiring eg, wiring B
  • each low-side NMOS transistor Since the length of the ground line from one PGND pad to each of the three-phase output pads (OUTX, OUTY, OUTZ) via the wiring from the drain to the output pad (eg, wiring A) differs from phase to phase
  • the resistance based on the length (wiring resistance) is also different.
  • FIG. 9A shows a state in which a conventional driving unit in each of three phases (an X phase as an example) charges the gate of an insulated gate semiconductor device by a high-side PMOS transistor (P-channel MOS field effect transistor).
  • FIG. 9B is a diagram illustrating a state in which the drive unit illustrated in FIG. 9A discharges the gate charge of the insulated gate semiconductor device by the low-side NMOS transistor (N-channel MOS field effect transistor).
  • the configuration of the drive unit (output driver) of the conventional drive circuit will be described.
  • the conventional driving unit configures two PMOS transistors 54 and 55 in a current mirror configuration to drive the X-phase IGBT circuit 60 at a constant current, thereby forming an output unit of the current mirror.
  • a constant current circuit 58 for driving the IGBT 57 by injecting a constant current from the drain of the PMOS transistor 55 to the gate of the IGBT 57 is provided.
  • the two PMOS transistors (MP1, MP2) 54, 55 in the constant current circuit 58 form a current mirror.
  • the sources of MP1 (54) and MP2 (55) forming the current mirror are connected to a power supply line connected to a power supply voltage Vcc (not shown), and the drain of MP1 (54) constituting the input part of the current mirror is NMOS
  • the drain of the transistor (MN1) 52 is connected.
  • the gates of MP1 (54) and MP2 (55) are connected to the drain of MP1 (54).
  • the gate of the NMOS transistor MN1 (52) is connected to the output of the operational amplifier (AMP1) 51.
  • a predetermined reference voltage V1 is input to the non-inverting input of AMP1 (51).
  • the inverting input of AMP1 (52) is connected to the source of MN1 (52).
  • the source of the MN1 (52) is connected to one end of the resistor R1 (53), and the other end of the resistor R1 (53) is connected to the ground line (GND) connected to the PGND pad.
  • FIG. 9B when the input voltage to the gate of MN2 (56) of the N-channel field effect transistor provided on the low side becomes high level H, MN2 (56) in the discharge circuit 59 becomes conductive, and FIG. A discharge current (IOUTL) flows in a direction opposite to the charge current for driving the IGBT shown, and since this discharge current is larger than the charge current, the charge of the gate of the IGBT 57 is drawn to the ground (GND).
  • the operation of the X-phase IGBT circuit 60 has been described. However, since the same applies to the other phases, that is, the Y-phase IGBT circuit and the Z-phase IGBT circuit, the description thereof will be omitted.
  • the parasitic resistances Rx1 to Rx3 generated by the wiring of the power supply line and the ground line shown in FIGS. 9A and 9B are different in each phase, so that the MOS size (eg, gate width) is the same in design. Even if it does it, the difference (variation) will arise in the output current of each phase, as shown in FIG.
  • an amount of current proportional to the current flowing through the drain of the primary side PMOS transistor 54 (MN1) to which the operational amplifier (AMP1) is connected is converted into the secondary side as a mirror effect.
  • a drive current is allowed to flow from the drain of the PMOS transistor 55 (MP2) to the gate of the X-phase IGBT 57.
  • the current adjustment of the current mirror is determined by the value of the resistor (R1) connected between the source and the PGND of the NMOS transistor (MN1) connected to the operational amplifier output.
  • the voltage V1 input to the operational amplifier (AMP1) 51 shown on the left side of FIGS. 9A and 9B is shared by the three-phase circuits.
  • the drop of the (power ground) line and the power supply line are different in each of the three-phase circuit layouts. That is, since different wiring resistances are present, the output current in each of the three-phase circuits varies (difference).
  • FIG. 10 is a diagram showing an output current waveform of each phase (X, Y, Z) of a conventional three-phase single IC output driver, and driving of each phase (X, Y, Z) shown in FIG.
  • FIG. 6 is a diagram showing the relationship between the MOS size (eg, gate width) and the output current of a MOS that receives the output of a part.
  • the magnitude of the output current of each phase (X, Y, Z) for a given MOS size is X phase> Y phase> Z phase, and is consistent among the X phase, Y phase and Z phase. Not (becomes different).
  • Patent Document 1 a gate voltage in which the current drive capability of two transistors Q1 and Q2 connected in parallel is obtained by a test, test result data based on the gate voltage is stored in a memory, and a drive circuit is stored in the memory.
  • a semiconductor device is disclosed in which a voltage based on the read test result data is applied to the gates of the transistors Q1 and Q2, and the transistors Q1 and Q2 are alternately driven by the applied gate voltages.
  • the test circuit stores the test result data stored in the memory from the memory, and the voltage based on the data is used as the gate voltage by the drive circuit as it is to the gates of the transistors Q1 and Q2. Since the voltage is applied (the voltage output from the drive circuit immediately becomes the gate voltage), when the transistors Q1 and Q2 handle a large current, noise during switching becomes a problem.
  • an object of the present invention is to provide an insulated gate semiconductor device drive circuit that can adjust variations in output current output to the gates of a plurality of insulated gate semiconductor devices by PROM correction.
  • a first aspect of an insulated gate semiconductor device driving circuit is an insulated gate semiconductor device that operates the insulated gate semiconductor device by supplying a drive current to the gate of the insulated gate semiconductor device.
  • a semiconductor device driving circuit A first transistor and a second transistor, each having a source connected to the power line and forming a current mirror;
  • a constant current circuit connected to a drain of the first transistor serving as an input unit of the current mirror and generating a constant current by applying a reference voltage to a reference value adjusting resistor;
  • a constant current generating unit that connects a drain of the second transistor serving as an output unit of the current mirror to a gate of the insulated gate semiconductor device;
  • a discharge circuit that draws out a current injected into the gate of the insulated gate semiconductor device by inputting a drive signal to the gate of the third transistor; Comprising further, The discharge circuit corrects the MOS size of the third transistor by
  • the resistance correction circuit has a series circuit in which a plurality of parallel circuits of MOS transistors and adjustment resistors are connected in series, and inputs a signal output from the PROM to each gate of the MOS transistors of the plurality of parallel circuits.
  • the combined resistance of the series circuit in which the MOS transistor is turned on / off is used as the reference value adjusting resistor.
  • the resistance correction circuit has a parallel circuit in which a plurality of series circuits of MOS transistors and adjustment resistors are connected in parallel, and inputs a signal output from the PROM to each gate of the MOS transistors of the plurality of series circuits.
  • a combined resistance of the parallel circuit in which the MOS transistor is turned on / off is used as the reference value adjusting resistor.
  • a second aspect of the insulated gate semiconductor device drive circuit is an insulated gate for operating the insulated gate semiconductor device by supplying a drive current to the gate of the insulated gate semiconductor device.
  • Type semiconductor device driving circuit A first transistor and a second transistor which are source-connected to a power supply line and constitute a current mirror circuit; A constant current circuit connected to a drain of the first transistor serving as an input unit of the current mirror circuit and generating a constant current by applying a reference voltage to a reference resistor; A constant voltage generating circuit for adjusting the reference voltage, and connecting a drain of the second transistor serving as an output unit of the current mirror to a gate of the insulated gate semiconductor device; A discharge circuit that draws out a current injected into the gate of the insulated gate semiconductor device by inputting a drive signal to the gate of the third transistor; Comprising The reference voltage adjusting circuit includes a D / A converter to which a signal output from a PROM is input, and an output of the D / A converter is used
  • the third transistor comprises a plurality of MOS transistors connected in parallel,
  • the MOS size correction circuit has a selection circuit connected to the gates of the plurality of MOS transistors, The selection circuit selects either the drive signal or a signal for turning off the MOS transistor according to a signal output from the EPROM, and inputs the selected signal to the gate of the MOS transistor.
  • the second transistor is also provided with a MOS size correction circuit.
  • the MOS size correction circuit is characterized in that a plurality of MOS transistors selected according to a signal output from a PROM are connected in parallel to form the second transistor.
  • a fourth transistor connected between the gates of the first and second transistors constituting the current mirror circuit and the power line; It has a switching circuit for inputting the drive signal to the gate of the fourth transistor through a level shift circuit.
  • the insulated gate semiconductor device is an IGBT.
  • the PROM correction is performed according to the amount, thereby uniformizing the drive characteristics of the plurality of output currents of the power module product, and stable switching characteristics. Can be realized.
  • FIG. 2 is a diagram illustrating a configuration example 1 of a reference resistance correction circuit illustrated in FIG. 1.
  • FIG. 3 is a diagram illustrating a configuration example 2 of the reference resistance correction circuit illustrated in FIG. 1.
  • FIG. 1 is a diagram showing a configuration of a drive unit of an insulated gate semiconductor device drive circuit according to Embodiment 1 of the present invention.
  • the insulated gate semiconductor device driving circuit of the present embodiment supplies a charge / discharge current for driving the gate of each of the three-phase insulated gate semiconductor devices (eg, IGBT (Insulated Gate Bipolar Transistor)).
  • IGBT Insulated Gate Bipolar Transistor
  • FIG. 1 shows a configuration of one phase (as an example, X phase) of an insulated gate semiconductor device driving circuit, and a constant current generator 11 adopting a current mirror method for driving the IGBT 1;
  • a discharge signal 13 for extracting the charge injected into the gate of the IGBT 1 in accordance with the drive signal and a drive signal are supplied to the discharge circuit 13 via the buffer 6, and the drive signal is supplied to the PMOS transistor 3 via the level shift circuit 7.
  • a switching circuit 12 for switching the charge / discharge of the gate of the insulated gate semiconductor device by inputting to the gate.
  • the insulated gate semiconductor device driving circuit includes, as an example, a constant current generation unit 11 that employs a current mirror method for constant current driving (charging) the gate of the IGBT 1 that is an X-phase insulated gate semiconductor device. Provided.
  • the constant current generator 11 includes two P-channel field effect transistors (PMOS) 2 and 4 that form a current mirror.
  • the sources of the PMOS transistor 2 and the PMOS transistor 4 are connected to a power supply line connected to the power supply voltage Vcc, and the drain of the PMOS transistor 4 is connected to the drain of the NMOS transistor 8.
  • the gates of the PMOS transistor 4 and the PMOS transistor 2 are connected to the drain of the PMOS transistor 4.
  • the source of the PMOS transistor 3 is connected to the power supply line connected to the power supply voltage Vcc, the drain is connected to the gates of the PMOS transistors 2 and 4, and the gate is connected to the output of the level shift circuit 7.
  • a drive signal is input to the input of the level shift circuit 7 and the buffer 6.
  • the level shift circuit 7 is used for adjusting the voltage input to the gate of the PMOS transistor 3.
  • the output of the buffer 6 is input to the gate of the NMOS transistor 5 in the discharge circuit 13, and when the NMOS transistor 5 is turned on, the gate of the IGBT 1 is connected to the ground line (GND) connected to the PGND (power ground) pad. Connected.
  • GND ground line
  • the drain of the PMOS transistor 4 and the drain of the NMOS transistor 8 are connected, and the gate of the NMOS transistor 8 is connected to the output of the operational amplifier 9.
  • a reference voltage VREF determined inside the drive circuit is input to the non-inverting input of the operational amplifier 9.
  • the inverting input of the operational amplifier 9 is connected to the source of the NMOS transistor 8.
  • the source of the NMOS transistor 8 is connected to one end of the reference value adjustment resistor Rref (10), and the other end of the reference value adjustment resistor Rref (10) is connected to the ground line (GND).
  • the reference value adjustment resistor Rref (10) Since the potential of one end of the reference value adjustment resistor Rref (10) is the reference voltage VREF due to a virtual short circuit of the two inputs of the operational amplifier 9, the reference value adjustment resistor Rref (10) includes the reference voltage VREF, the ground line, and A current corresponding to the potential difference flows, and this current flows to the drain of the PMOS transistor 2 which is the input part of the current mirror.
  • the reference value adjustment resistor Rref (10) in the above is realized by a reference resistance correction circuit shown in either FIG. 2 or FIG. 3, for example. This will be described later.
  • a predetermined constant current I 0 flows to the drain of the PMOS transistor 2 that is the input portion of the current mirror. Since the PMOS transistor 3 is turned off, a current (OUT) having a magnitude proportional to the constant current I 0 flows from the drain of the PMOS transistor 2 which is the output portion of the current mirror to the gate of the X-phase IGBT 1, and the current is The X-phase IGBT 1 is turned on when the gate voltage of the IGBT 1 charged and charged into the gate of the X-phase IGBT 1 exceeds the threshold value.
  • the NMOS transistor 5 in the discharge circuit 13 becomes conductive, and is injected into the gate to drive the IGBT 1 described above.
  • the current that has been turned into a current in the opposite direction is drawn from the gate of the IGBT 1 to the ground line (GND).
  • the PMOS transistor 3 becomes conductive and the gate-source voltage of the PMOS transistors 2 and 4 becomes zero, so that no current is output from the current mirror.
  • the X-phase IGBT 1 is turned on / off by repeating this operation at a predetermined timing.
  • FIG. 2 is a diagram illustrating a configuration example 1 of the reference resistance correction circuit 100 illustrated in FIG. 1.
  • a reference value adjusting resistor Rref (10) is inputted to an MOS transistor T 1 by inputting an output obtained from an EPROM (Erasable Programmable Read Only Memory (hereinafter the same)) 20 to the gates of the MOS transistors T 1 to T m.
  • EPROM Erasable Programmable Read Only Memory
  • FIG. 3 is a diagram illustrating a configuration example 2 of the reference resistance correction circuit 100 illustrated in FIG. 1.
  • reference value adjusting resistor Rref (10) is turned on / off MOS transistors T 1 ⁇ T n by inputting the output obtained from EPROM20 to the gate of the MOS transistors T 1 ⁇ T n.
  • the primary side current of the constant current generator 11 becomes an ideal value
  • the primary side current of the current mirror in FIG. 1 becomes a constant current
  • the constant current is now an ideal value by Io and EPROM correction.
  • the insulated gate semiconductor device driving circuit uses the drain of the NMOS transistor to determine the constant current input to the current mirror by the PMOS transistor provided on the high side in a plurality of phases.
  • the reference resistance connected to is corrected by EPROM.
  • the MOS size (eg, gate width) of the low-side NMOS transistor can be corrected by EPROM, and the output current characteristics in multiple phases can be made uniform while including the wiring resistance due to the restrictions on the configuration of the power module product. Become. [Embodiment 2]
  • FIG. 4 is a diagram showing a configuration of a drive unit of an insulated gate semiconductor device drive circuit according to the second embodiment of the present invention.
  • the drive unit of the insulated gate semiconductor device drive circuit according to the second embodiment of the present invention is a three-phase drive circuit similar to the drive unit of the insulated gate semiconductor device drive circuit according to the first embodiment of the present invention shown in FIG.
  • a charge / discharge current for driving the gate of an insulated gate semiconductor device (eg, IGBT) of each phase is supplied.
  • FIG. 4 shows a configuration of a driving unit for one phase (as an example, X phase) in the insulated gate semiconductor device driving circuit, and constant current generation using a current mirror method to drive the IGBT 1.
  • a discharge circuit 13 for extracting charge injected into the gate of IGBT 1 in accordance with the drive signal, a drive signal is supplied to discharge circuit 13 via buffer 6, and a drive signal is supplied via level shift circuit 7.
  • a switching circuit 12 for switching charging / discharging of the gate of the insulated gate semiconductor device by inputting to the gate of the PMOS transistor 3.
  • the drain of the PMOS transistor 4 and the drain of the NMOS transistor 8 are connected, and the gate of the NMOS transistor 8 is connected to the output of the operational amplifier 9.
  • the non-inverting input of the operational amplifier 9 is provided with a reference voltage adjustment circuit 200 that is adjusted by the EPROM so that the reference voltage VREF becomes an ideal reference voltage.
  • the reference voltage VREF is input. This will be described later.
  • the inverting input of the operational amplifier 9 is connected to the source of the NMOS transistor 8.
  • the source of the NMOS transistor 8 is connected to one end of a reference resistor Rref (15) having a preset value, and the other end of the reference resistor Rref (15) is connected to the ground line (GND). It is connected.
  • the reference voltage adjustment circuit 200 includes a D / A converter 201 and an EPROM 202.
  • the D / A converter 201 converts a value output from the EPROM 202 into an analog voltage value, and uses this as a reference voltage for the non-operation of the operational amplifier 9. Input to inverted input.
  • the data stored in the EPROM is, for example, the value of the current flowing through the corresponding reference resistor Rref (15) when the test data is input from the outside to the D / A converter 201 using a shift register instead of the EPROM during the test. This is test data when the current value is the closest to the design value obtained while checking.
  • the current value correction of the current that draws out the charging current injected into the gate of the IGBT 1 through the drain-source of the NMOS transistor 5 provided in the discharge circuit 13 is performed by adjusting the MOS size of the NMOS transistor 5. Since the adjustment of the MOS size is also used in the first embodiment, the MOS size correction circuit 300 of FIG. 5 will be collectively described below.
  • FIG. 5 shows the configuration of the MOS selection circuit 300i.
  • the selection circuit 301i determines which of the drive signal obtained through the buffer 6 as a signal to be supplied to the gate of the NMOS transistor 5i and the ground potential to turn off the NMOS transistor 5i, depending on the value input from the EPROM 20. To choose. That is, if the input signal obtained from the EPROM 20 is high level H, the output of the inverter (INV) 31 becomes low level L, the NMOS transistor 32 is cut off and the NMOS transistor 33 is turned on, and the gate of the NMOS transistor 5i. Becomes the ground line (GND), the NMOS transistor 5i is turned off, and the drawing current that should flow through the drain-ground line (GND) of the NMOS transistor 5i is cut off.
  • the input signal obtained from the EPROM 20 is high level H
  • the output of the inverter (INV) 31 becomes low level L
  • the NMOS transistor 32 is cut off and the NMOS transistor 33 is turned on
  • the gate of the NMOS transistor 5i Becomes the ground
  • the output of the inverter (INV) 31 becomes high level H
  • the output of the buffer 6 passes through the NMOS transistor 32 and the NMOS transistor 33 is turned off. Therefore, the output of the buffer 6 is input to the gate of the NMOS transistor 5i, and the NMOS transistor 5i is turned on / off by the drive signal.
  • the data stored in the EPROM 20 is performed while measuring the current that draws out the charging current injected into the gate of the IGBT 1 during the test. That is, in the NMOS transistor 5i in FIG. 5, in the current measurement by the wafer test, for example, before writing to the EPROM, (n + 1) NMOS transistors provided using a shift register (not shown) instead of the EPROM are discarded. The current value is confirmed while being selected, and the contents of the total shift register when the current value is closest to the design value are used as write data to the EPROM.
  • MOS size correction circuit 300 ′ (MOS selection circuit 300 i ′) similar to that shown in FIG. 5 is added to the PMOS transistor 2.
  • the MOS size correction circuit 300 ′ provided in the PMOS transistor 2 has the logic level of the signal from the EPROM 20 as shown in FIG. 5 as each transistor in the MOS selection circuit 300i shown in FIG. Except for the reverse, the configuration is the same as that shown in FIG.
  • the current to be corrected by the MOS size correction circuit 300 ′ is to bring the accuracy of the mirror effect current close to the design value. Similar to the configuration of FIG. 5, a plurality of MOS selection circuits 300i ′ and EPROMs connected in parallel are provided. Become.
  • a PMOS transistor connected in parallel is selected by using a shift register (not shown) provided in an element that replaces the EPROM during the test.
  • the current value is checked each time, and the content of the shift register when the current value is closest to the design value is used as the write data to the EPROM.
  • the reference voltage of the operational amplifier provided on the high side in a plurality of phases is EPROM corrected, and further, the low side NMOS transistor and / or the high side PMOS transistor
  • the MOS size eg, gate width
  • FIG. 6 shows the characteristics of the output current values among the conventional X-phase, Y-phase, and Z-phase in FIG. 10 by performing the EPROM correction in the insulated gate semiconductor device driving circuit according to the first and second embodiments of the present invention.
  • the characteristics of the output current values among the X phase, the Y phase, and the Z phase are made identical as shown in FIG.
  • the wiring resistance is included due to the restrictions on the configuration of the power module product, but multiple phases (eg, 3 phases) Stable switching characteristics can be realized by making the output current uniform.
  • EPROM Erasable Read Only Memory
  • PROM Programmable Read Only Memory

Abstract

例としてＸ相における絶縁ゲート型半導体デバイスであるＩＧＢＴ１のゲートを駆動するための充放電電流を供給するための駆動回路であって、ＩＧＢＴ１を駆動するために、カレントミラー方式を採用した定電流生成部１１と、駆動信号に応じてＩＧＢＴ１のゲートに注入された電荷を引き抜く放電回路１３と、バッファ６を介して駆動信号を放電回路１３に供給するとともに、レベルシフト回路７を介して駆動信号をＰＭＯＳトランジスタ３のゲートに入力して絶縁ゲート型半導体デバイスのゲートの充電／放電を切り替える切替回路１２を備えて構成されている。

Description

絶縁ゲート型半導体デバイス駆動回路
　本発明は、絶縁ゲート型半導体デバイスを駆動する絶縁ゲート型半導体デバイス駆動回路に関し、特に複数の絶縁ゲート型半導体デバイスに出力する出力電流のバラツキを調整可能とする絶縁ゲート型半導体デバイス駆動回路に関する。
　図７は、Ｘ相，Ｙ相，Ｚ相の各相に対応する絶縁ゲート型半導体デバイス（例．ＩＧＢＴ(Insulated Gate Bipolar Transistor)）を駆動する絶縁ゲート型半導体デバイス駆動回路を集積した従来のＩＣ（集積回路）のチップレイアウトを示す図である。図７においては、出力パッドとして、Ｘ相，Ｙ相，Ｚ相の各出力パッドが下段に示され、入力パッドとして、ＰＧＮＤ(パワーグランド)のパッド、ＶＣＣ（電源電圧）のパッドが上段に示されている。
　図７は、ＩＣのパッドサイズを縮小できないことと、チップ面積を増大させられないことから、入力となる、ＶＣＣ(電源電圧)およびＰＧＮＤ(パワーグランド)のパッドが各一つだけに限られる構成になっている。
　そのため、チップレイアウト構成として、例えばＸ相，Ｙ相，Ｚ相の３相の各相からＰＧＮＤ(パワーグランド)パッドに対するグランドラインの配線距離が相毎に互いに異なることとなり、したがって、各相のおける入力及び出力の配線抵抗(例．ＩＣ内の配線には一般にアルミや銅が使用されるため)が主要因と考えられる出力電流の差（バラツキ）が生じてしまうという問題がある。
　また図７に示されるチップレイアウトについて更に補足すれば、３相個々の駆動部のレイアウト構成が同一になっていない。そのため、３相個々の駆動部のレイアウト構成におけるＰＧＮＤ(パワーグランド)パッドに接続されたグランドラインと電源ラインの長さは、それぞれで異なるものになっている。
　図７に示す３相個々の駆動部のレイアウト構成について１つのＰＧＮＤを基点にして３相の各出力パッド（ＯＵＴＸ、ＯＵＴＹ、ＯＵＴＺ）に対するグランドラインの長さをイメージとして表すと図８に示すようになる。
　その結果、図８に示される１つのＰＧＮＤパッドからの共通配線（例．配線Ｂ）を経て３相の駆動部の各ローサイドＮＭＯＳトランジスタ（Ｎタイプ電界効果型トランジスタ）のソース、更に各ローサイドＮＭＯＳトランジスタのドレインから出力パッドへの配線（例．配線Ａ）を経て１つのＰＧＮＤパッドから３相の各出力パッド（ＯＵＴＸ、ＯＵＴＹ、ＯＵＴＺ）に至るグランドラインの長さが相毎に異なることから各配線長に基づく抵抗（配線抵抗）も異なるものとなる。
　図８に示される例について、ＰＧＮＤからの各相の各出力パッドまでの配線抵抗を大雑把に捉えてみると、Ｘ相配線抵抗＜Ｙ相配線抵抗＜Ｚ相配線抵抗となり、Ｚ相配線抵抗が一番大きくなる。ついでＹ相配線抵抗となり、Ｘ相配線抵抗が一番小さくなる。
　このため、３相の駆動部を同じように設計したとしても、図１０に示されるように、結果的に３相個々の出力電流の特性を揃える(同一化する)ことができないという問題があった。
　図９Ａは、３相の各相（一例としてＸ相）における従来の駆動部が、ハイサイドのＰＭＯＳトランジスタ（ＰチャネルのＭＯＳ電界効果型トランジスタ）により絶縁ゲート型半導体デバイスのゲートを充電する様子を示す図である。また図９Ｂは、図９Ａに示した駆動部がローサイドのＮＭＯＳトランジスタ（ＮチャネルのＭＯＳ電界効果型トランジスタ）により絶縁ゲート型半導体デバイスのゲートの電荷を放電する様子を示す図である。
　図９Ａ及び図９Ｂを用いて従来の駆動回路の駆動部(出力ドライバ)の構成を説明する。従来の駆動部は、図９Ａ及び図９Ｂに示すように、Ｘ相ＩＧＢＴ回路６０を定電流駆動するために、２つＰＭＯＳトランジスタ５４，５５をカレントミラー構成にし、カレントミラーの出力部を構成するＰＭＯＳトランジスタ５５のドレインからＩＧＢＴ５７のゲートに定電流を注入してＩＧＢＴ５７を駆動する定電流回路５８を有している。
　定電流回路５８内の２つのＰＭＯＳトランジスタ（ＭＰ１、ＭＰ２）５４，５５はカレントミラーを形成している。カレントミラーを形成するＭＰ１(５４)、ＭＰ２(５５)のソースは不図示の電源電圧Ｖｃｃに接続された電源ラインに接続され、カレントミラーの入力部を構成するＭＰ１(５４)のドレインは、ＮＭＯＳトランジスタ（ＭＮ１）５２のドレインに接続されている。
　またＭＰ１（５４）とＭＰ２（５５）のゲートはＭＰ１（５４）のドレインに接続されている。
　ＮＭＯＳトランジスタのＭＮ１（５２）のゲートはオペアンプ(ＡＭＰ１)５１の出力に接続されている。ＡＭＰ１(５１)の非反転入力には所定の基準電圧Ｖ１が入力される。またＡＭＰ１(５２)の反転入力はＭＮ１（５２）のソースに接続されている。
　そしてＭＮ１（５２）のソースは抵抗Ｒ１(５３)の一端に接続され、抵抗Ｒ１(５３)の他端はＰＧＮＤパッドに接続されたグランドライン（ＧＮＤ）に接続されている。
　上記構成において、放電回路５９に設けられているＮＭＯＳトランジスタ（ＭＮ２）５６のゲートへの入力電圧がローレベルＬであるときに、カレントミラーの入力部に所定の定電流が流れると、カレントミラー作用により２次側のＭＰ２(５５)のドレインからＸ相ＩＧＢＴ５７のゲートに入力部に流れる電流に比例した大きさの電流（ＩＯＵＴＨ）が注入されて、Ｘ相ＩＧＢＴ５７のゲートが充電され、ゲート電圧が閾値を超えることでＸ相ＩＧＢＴ５７がオンする。なお、カレントミラーの入力部に流れる電流値の調整は、ＭＮ１（５２）のソースに接続されている、抵抗Ｒ１(５３)の値を適切に選定することにより成されている。
　一方、図９Ｂにおいて、ローサイドに設けたＮチャネル電界効果型トランジスタのＭＮ２（５６）のゲートへの入力電圧がハイレベルＨになると、放電回路５９内のＭＮ２（５６）が導通し、図９Ａに示したＩＧＢＴを駆動するための充電電流とは反対方向に放電電流（ＩＯＵＴＬ）が流れ、この放電電流が充電電流より大きいため、ＩＧＢＴ５７のゲートの電荷がグランド（ＧＮＤ）に引き抜かれる。
　上記ではもっぱらＸ相ＩＧＢＴ回路６０の動作について説明したが、他の相、すなわちＹ相ＩＧＢＴ回路及びＺ相ＩＧＢＴ回路についても同様であるためその説明を省く。その場合、図９Ａ及び図９Ｂに示す、電源ラインおよびグランドラインの配線によって生じる寄生抵抗Ｒｘ１～Ｒｘ３が各相で相異することになるため、設計上同じＭＯＳサイズ（例．ゲート幅）になるようにしていても各相の出力電流は、図１０に示すように差（バラツキ）が生じる。
　図９Ａ及び図９Ｂに示すカレントミラー方式では、オペアンプ(ＡＭＰ１)が接続される１次側のＰＭＯＳトランジスタ５４（ＭＮ１）のドレインに流れる電流に比例する量の電流を、ミラー効果として２次側のＰＭＯＳトランジスタ５５(ＭＰ２)のドレインからＸ相ＩＧＢＴ５７のゲートに対して駆動電流を流すようにしている。
　またカレントミラーの電流調整は、オペアンプ出力に接続されているＮＭＯＳトランジスタ(ＭＮ１)のソース-ＰＧＮＤ間に接続されている抵抗(Ｒ１)の値によって決定されている。
　ここで図９Ａ及び図９Ｂについての説明を補足すれば、図９Ａ及び図９Ｂの左部に示されるオペアンプ(ＡＭＰ１)５１に入力される電圧Ｖ１は、３相の各回路で共通にされているものの、図７のチップ内に含まれる駆動電圧Ｖ１を生成する回路（不図示）から３相の各回路レイアウトへの配線距離が異なるので、駆動電圧Ｖ１を生成する回路（不図示）からのＰＧＮＤ(パワーグランド)のラインと電源ラインのドロップが、３相の各回路レイアウトでそれぞれ異なったものになってしまう。すなわち、異なる配線抵抗が介在することとなるため、３相の各回路における出力電流の大きさにバラツキ（差）が生じるものとなる。
　図１０は、従来の３相単一のＩＣ出力ドライバの各相（Ｘ，Ｙ，Ｚ）の出力電流波形を示す図であり、図７に示した各相（Ｘ，Ｙ，Ｚ）の駆動部の出力を受けるＭＯＳの、ＭＯＳサイズ（例．ゲート幅）と出力電流の大きさの関係を示す図である。図１０から分かるように、所定のＭＯＳサイズに対する各相（Ｘ，Ｙ，Ｚ）の出力電流の大きさは、Ｘ相＞Ｙ相＞Ｚ相となり、Ｘ相，Ｙ相およびＺ相間で一致していない(異なるものとなっている)。
　また下記に示す特許文献１には、並列接続された二つのトランジスタＱ１，Ｑ２の電流駆動能力が揃うゲート電圧を試験で求め、それに基づく試験結果のデータをメモリに格納し、駆動回路がメモリから読み出した前記試験結果のデータに基づく電圧をトランジスタＱ１，Ｑ２のゲートに印加し、印加された各ゲート電圧で上記トランジスタＱ１，Ｑ２を交互に駆動する半導体装置が開示されている。
特開２０１３－０９８２４３号公報（図３）
　図９Ａ及び図９Ｂに示された上記従来の回路構成例では、仮に各相の駆動部の回路構成が同性能に作成されても、図８に示されるように、３相の各相のＰＧＮＤまでに異なる配線抵抗が内包されてしまうため、出力電流の大きさにバラツキ（差）が生じてしまうという問題があった。
　また上記特許文献１に記載された半導体装置は、メモリに格納された試験結果のデータを駆動回路がメモリから読み出し、そのデータに基づく電圧を駆動回路がゲート電圧としてそのままトランジスタＱ１，Ｑ２のゲートに印加してしまう（駆動回路から出力される電圧が直ちにゲート電圧となる）構成となっているので、トランジスタＱ１，Ｑ２が大電流を扱うような場合には、スイッチング時のノイズが問題となる。
　ノイズが問題となるケースでは、大容量のトランジスタのゲートを定電流で充放電する回路にする必要があるため、ゲート電圧ではなく、充電電流および放電電流を揃えないとノイズの問題を解消することができない。
　そこで本発明の目的は、複数の絶縁ゲート型半導体デバイスのゲートに出力する出力電流のバラツキをＰＲＯＭ補正で調整可能とする絶縁ゲート型半導体デバイス駆動回路を提供することにある。
　上記課題を解決するために本発明の絶縁ゲート型半導体デバイス駆動回路の第１の態様は、絶縁ゲート型半導体デバイスのゲートに駆動電流を供給して前記絶縁ゲート型半導体デバイスを動作させる絶縁ゲート型半導体デバイス駆動回路であって、
　電源ラインにソースが接続され、カレントミラーを構成する第１トランジスタおよび第２トランジスタと、
　前記カレントミラーの入力部となる前記第１トランジスタのドレインに接続され、参照値調整抵抗に基準電圧を印加することで定電流を生成する定電流回路と、
　前記参照値調整抵抗の抵抗値を調整する抵抗値補正回路と、
　を有し、前記カレントミラーの出力部となる前記第２のトランジスタのドレインを前記絶縁ゲート型半導体デバイスのゲートに接続する定電流生成部と、
　駆動信号を第３トランジスタのゲートに入力することで前記絶縁ゲート型半導体デバイスのゲートに注入された電流を引き抜く放電回路と、
　を具備し、
　さらに、
　前記放電回路は、ＭＯＳサイズ補正回路により前記第３トランジスタのＭＯＳサイズを補正して、前記絶縁ゲート型半導体デバイスのゲートから前記第３トランジスタのドレイン－ソースを経てグランドラインに流れる電流量を調整する、ことを特徴とする。
　上記記載の絶縁ゲート型半導体デバイス駆動回路において、
　前記抵抗値補正回路は、ＭＯＳトランジスタと調整抵抗の並列回路が複数直列接続された直列回路を有し、複数の前記並列回路のＭＯＳトランジスタのそれぞれのゲートにＰＲＯＭから出力される信号を入力することにより前記ＭＯＳトランジスタをオン／オフさせた前記直列回路の合成抵抗を前記参照値調整抵抗とする、ことを特徴とする。
　また上記記載の絶縁ゲート型半導体デバイス駆動回路において、
　前記抵抗値補正回路は、ＭＯＳトランジスタと調整抵抗の直列回路が複数並列接続された並列回路を有し、複数の前記直列回路の前記ＭＯＳトランジスタのそれぞれのゲートにＰＲＯＭから出力される信号を入力することにより前記ＭＯＳトランジスタをオン／オフさせた前記並列回路の合成抵抗を前記参照値調整抵抗とする、ことを特徴とする。
　また上記課題を解決するために本発明の絶縁ゲート型半導体デバイス駆動回路の第２の態様は、絶縁ゲート型半導体デバイスのゲートに駆動電流を供給して前記絶縁ゲート型半導体デバイスを動作させる絶縁ゲート型半導体デバイス駆動回路であって、
　電源ラインにソース接続され、カレントミラー回路を構成する第１トランジスタおよび第２トランジスタと、
　前記カレントミラー回路の入力部となる前記第１トランジスタのドレインに接続され、参照抵抗に基準電圧を印加することで定電流を生成する定電流回路と、
　前記基準電圧を調整する基準電圧調整回路と
　を有し、前記カレントミラーの出力部となる前記第２のトランジスタのドレインを前記絶縁ゲート型半導体デバイスのゲートに接続する定電流生成部と、
　駆動信号を第３トランジスタのゲートに入力することで前記絶縁ゲート型半導体デバイスのゲートに注入された電流を引き抜く放電回路と、
　を具備し、
　前記基準電圧調整回路は、ＰＲＯＭから出力される信号が入力されるＤ／Ａコンバータを備え、該Ｄ／Ａコンバータの出力を前記基準電圧とし、
　前記放電回路は、ＭＯＳサイズ補正回路により前記第３トランジスタのＭＯＳサイズを補正して、前記第３トランジスタのドレイン－ソースを経てグランドに流れる電流量を調整する、ことを特徴とする。
　上記第１又は第２の態様の絶縁ゲート型半導体デバイス駆動回路において、
　前記第３トランジスタが並列接続された複数のＭＯＳトランジスタからなり、
　前記ＭＯＳサイズ補正回路は、前記複数のＭＯＳトランジスタのゲートにそれぞれ接続された選択回路を有し、
　前記選択回路はＥＰＲＯＭから出力された信号に応じて前記駆動信号と前記ＭＯＳトランジスタをオフさせる信号のいずれかを選択してＭＯＳトランジスタのゲートに入力する、ことを特徴とする。
　また上記第１又は第２の態様の絶縁ゲート型半導体デバイス駆動回路において、
　前記第２トランジスタにもＭＯＳサイズ補正回路を設ける、ことを特徴とする。
　さらに上記記載の絶縁ゲート型半導体デバイス駆動回路において、
　前記ＭＯＳサイズ補正回路は、ＰＲＯＭから出力される信号に応じて選択した複数のＭＯＳトランジスタを並列接続させて前記第２トランジスタとする、ことを特徴とする。
　上記いずれかに記載の絶縁ゲート型半導体デバイス駆動回路において、
　複数の絶縁ゲート型半導体デバイスにそれぞれ対応する複数の前記定電流生成部および複数の前記放電回路を有し、前記複数の前記定電流生成部および複数の前記放電回路は共通の電源ラインおよび共通のグランドラインに接続されている、ことを特徴とする。
　さらに上記いずれかに記載の絶縁ゲート型半導体デバイス駆動回路において、
　前記カレントミラー回路を構成する第１トランジスタおよび第２トランジスタのゲートと前記電源ラインとの間に接続された第４トランジスタを具備し、
　レベルシフト回路を介して前記駆動信号を前記第４トランジスタのゲートに入力する切替回路を有することを特徴とする。
　また上記いずれかに記載の絶縁ゲート型半導体デバイス駆動回路において、
　前記絶縁ゲート型半導体デバイスは、ＩＧＢＴであることを特徴とする。
　本発明によれば、複数の出力電流にバラツキが発生しても、その量に応じてＰＲＯＭ補正することにより、パワーモジュール製品の複数の出力電流の駆動特性を均一化させて、安定したスイッチング特性を実現することが可能となる。
本発明の実施形態１に係る絶縁ゲート型半導体デバイス駆動回路の駆動部の構成を示す図である。 図１に示した参照抵抗補正回路の構成例１を示す図である。 図１に示した参照抵抗補正回路の構成例２を示す図である。 本発明の実施形態２に係る絶縁ゲート型半導体デバイス駆動回路の駆動部の構成を示す図である。 本発明の実施形態１及び２に係る絶縁ゲート型半導体デバイス駆動回路に設けるＭＯＳサイズ補正回路の構成例を示す図である。 本発明の実施形態に係る絶縁ゲート型半導体デバイス駆動回路の出力電流特性を示す図である。 従来の絶縁ゲート型半導体デバイス駆動回路の３相単一のＩＣ出力ドライバのチップレイアウトを示す図である。 従来の絶縁ゲート型半導体デバイス駆動回路の３相単一のＩＣドライバに内包される配線抵抗イメージを示す図である。 従来の絶縁ゲート型半導体デバイス駆動回路の駆動部のハイサイドＰＭＯＳトランジスタによる駆動の様子を示す図である。 図９Ａに示した駆動部のローサイドＮＭＯＳトランジスタによる駆動の様子を示す図である。 従来の絶縁ゲート型半導体デバイス駆動回路の出力電流特性を示す図である。
　以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
　図１は、本発明の実施形態１に係る絶縁ゲート型半導体デバイス駆動回路の駆動部の構成を示す図である。
　本実施形態の絶縁ゲート型半導体デバイス駆動回路は、３相の各相の絶縁ゲート型半導体デバイス（例．ＩＧＢＴ(Insulated Gate Bipolar Transistor)）のゲートを駆動するための充放電電流を供給するものである。図１は、絶縁ゲート型半導体デバイス駆動回路のうちの１相分（一例としてＸ相）の構成を示すものであり、ＩＧＢＴ１を駆動するためにカレントミラー方式を採用した定電流生成部１１と、駆動信号に応じてＩＧＢＴ１のゲートに注入された電荷を引き抜く放電回路１３と、バッファ６を介して駆動信号を放電回路１３に供給するとともに、レベルシフト回路７を介して駆動信号をＰＭＯＳトランジスタ３のゲートに入力して絶縁ゲート型半導体デバイスのゲートの充電／放電を切り替える切替回路１２と、を備えて構成されている。
　図１において絶縁ゲート型半導体デバイス駆動回路は、例として、Ｘ相の絶縁ゲート型半導体デバイスであるＩＧＢＴ１のゲートを定電流駆動（充電）するためにカレントミラー方式を採用した定電流生成部１１を設けている。
　定電流生成部１１は、カレントミラーを形成する２つのＰチャネル電界効果型トランジスタ(ＰＭＯＳ）２，４を有している。
　ＰＭＯＳトランジスタ２、ＰＭＯＳトランジスタ４のソースは電源電圧Ｖｃｃに接続された電源ラインに接続され、ＰＭＯＳトランジスタ４のドレインは、ＮＭＯＳトランジスタ８のドレインに接続されている。
　またＰＭＯＳトランジスタ４とＰＭＯＳトランジスタ２のゲートはＰＭＯＳトランジスタ４のドレインに接続されている。
　またＰＭＯＳトランジスタ３のソースは、電源電圧Ｖｃｃに接続された電源ラインに接続され、ドレインは、ＰＭＯＳトランジスタ２，４のゲートに接続され、ゲートは、レベルシフト回路７の出力に接続されている。レベルシフト回路７の入力およびバッファ６には、駆動信号が入力される。
　レベルシフト回路７は、ＰＭＯＳトランジスタ３のゲートに入力される電圧の調整に使用される。バッファ６の出力は、放電回路１３内のＮＭＯＳトランジスタ５のゲートに入力され、ＮＭＯＳトランジスタ５がオンすることで、ＩＧＢＴ１のゲートがＰＧＮＤ(パワーグランド)のパッドに接続されたグランドライン（ＧＮＤ）に接続される。
　ＰＭＯＳトランジスタ４のドレインとＮＭＯＳトランジスタ８のドレインが接続され、ＮＭＯＳトランジスタ８のゲートはオペアンプ９の出力に接続されている。オペアンプ９の非反転入力には駆動回路の内部で定められた基準電圧ＶＲＥＦが入力される。またオペアンプ９の反転入力はＮＭＯＳトランジスタ８のソースに接続されている。
　そしてＮＭＯＳトランジスタ８のソースは参照値調整抵抗Ｒｒｅｆ(１０)の一端に接続され、参照値調整抵抗Ｒｒｅｆ(１０)の他端はグランドライン（ＧＮＤ）に接続されている。
　オペアンプ９の２つの入力の仮想短絡により、参照値調整抵抗Ｒｒｅｆ(１０)の一端の電位は基準電圧ＶＲＥＦとなっているため、参照値調整抵抗Ｒｒｅｆ(１０)には基準電圧ＶＲＥＦとグランドラインとの電位差に応じた電流が流れ、この電流がカレントミラーの入力部であるＰＭＯＳトランジスタ２のドレインに流れる。
　上記における参照値調整抵抗Ｒｒｅｆ(１０)は、例えば図２又は図３のいずれかに示す参照抵抗補正回路によって実現される。これについては後述する。
　上記構成において、放電回路１３に設けられているＮＭＯＳトランジスタ５のゲートへの入力電圧がローレベルＬであるときにカレントミラーの入力部であるＰＭＯＳトランジスタ２のドレインに所定の定電流Ｉ０が流れると、ＰＭＯＳトランジスタ３がオフとなるため、カレントミラーの出力部であるＰＭＯＳトランジスタ２のドレインからＸ相ＩＧＢＴ１のゲートに定電流Ｉ０に比例する大きさの電流（ＯＵＴ）が流れ、その電流がＸ相ＩＧＢＴ１のゲートに注入され、充電されたＩＧＢＴ１のゲート電圧が閾値を超えることでＸ相ＩＧＢＴ１がオンする。
　一方、放電回路１３に設けられているＮＭＯＳトランジスタ５のゲートへの入力電圧がハイレベルＨになると、放電回路１３内のＮＭＯＳトランジスタ５が導通し、上記したＩＧＢＴ１を駆動するためにゲートに注入されていた電流が反対方向の電流となって、ＩＧＢＴ１のゲートからグランドライン（ＧＮＤ）に引き抜かれる。このときＰＭＯＳトランジスタ３が導通してＰＭＯＳトランジスタ２，４のゲート・ソース間電圧がゼロになるため、カレントミラーから電流が出力されなくなっている。
　この動作を所定のタイミングで繰り返すことでＸ相ＩＧＢＴ１がオン／オフされることになる。
　図２は、図１に示した参照抵抗補正回路１００の構成例１を示す図である。図２において、参照値調整抵抗Ｒｒｅｆ(１０)は、ＥＰＲＯＭ(Erasable Programmable Read Only Memory(以下同じ))２０から得られる出力をＭＯＳトランジスタＴ１～Ｔｍのゲートに入力することによりＭＯＳトランジスタＴ１～Ｔｍをオン／オフすることでＭＯＳトランジスタＴ１～Ｔｍのドレイン－ソース間に接続されている調整用抵抗Ｒ１～Ｒｍの不活性／活性を調整することで参照抵抗の理想値になるよう補正する。すなわち、トランジスタＴｉ（ｉ＝１～ｍ）をオンにするとそれに対応した調整用抵抗Ｒｉの両端が短絡されて調整用抵抗Ｒｉが不活性となり、トランジスタＴｉをオフにすると調整用抵抗Ｒｉの両端が短絡されず、調整用抵抗Ｒｉが活性となる。
　図３は、図１に示した参照抵抗補正回路１００の構成例２を示す図である。図２において、参照値調整抵抗Ｒｒｅｆ(１０)は、ＥＰＲＯＭ２０から得られる出力をＭＯＳトランジスタＴ１～Ｔｎのゲートに入力することによりＭＯＳトランジスタＴ１～Ｔｎをオン／オフする。それによりＭＯＳトランジスタＴ１～Ｔｍのソース－グランドライン（ＧＮＤ）間に接続されている調整用抵抗Ｒ１～Ｒｍの活性／不活性を調整することで参照抵抗の理想値になるよう補正する。すなわち、トランジスタＴｉ（ｉ＝１～ｍ）をオフにするとそれに対応した調整用抵抗Ｒｉが切り離されて調整用抵抗Ｒｉが不活性となり、トランジスタＴｉをオンにすると調整用抵抗Ｒｉが接続されて調整用抵抗Ｒｉが活性となる。
　ＥＰＲＯＭに格納するデータは、素子測定（ウェハ測定）における電流測定により決定している。例えば、ＥＰＲＯＭへの書込みの前に、試験時にＥＰＲＯＭの代わりにトランジスタＴｉ（ｉ＝１～ｍ）のオン／オフを決めるシフトレジスタ(不図示)を使用してトランジスタＴｉを取捨選択しながら電流値を確認し、電流値が設計値に一番近いときシフトレジスタの内容をＥＰＲＯＭへ書込むようにしている。
　上記において定電流生成部１１の１次側の電流が理想値になった場合には、図１のカレントミラーの１次側の電流は定電流となり、いま定電流をＩｏ、ＥＰＲＯＭ補正により理想値にされた参照値調整抵抗をＲｒｅｆとした時、定電流Ｉｏは次式（１）によって求めることができる。
　　Ｉｏ＝ＶＲＥＦ／Ｒｒｅｆ　　　　　　　　　・・・（１）
　次に、放電回路１３に設けられているＮＭＯＳトランジスタ５のドレイン－ソースを経て引き抜かれるゲートに注入された電流の電流値補正は、図５のＭＯＳサイズ補正回路３００によって実施される。これについては、本発明の実施形態２を説明した後に説明することとする。
　以上のように、本発明の実施形態１に係る絶縁ゲート型半導体デバイス駆動回路は、複数相においてハイサイドに設けたＰＭＯＳトランジスタによるカレントミラーに入力される定電流を決めるために、ＮＭＯＳトランジスタのドレインに接続された参照抵抗をＥＰＲＯＭ補正する。さらにローサイドＮＭＯＳトランジスタのＭＯＳサイズ(例．ゲート幅)をＥＰＲＯＭ補正して、パワーモジュール製品の構成上の制約から配線抵抗を内包しつつも複数相における出力電流の特性を同一化することが可能となる。
［実施形態２］
　図４は、本発明の実施形態２に係る絶縁ゲート型半導体デバイス駆動回路の駆動部の構成を示す図である。
　本発明の実施形態２に係る絶縁ゲート型半導体デバイス駆動回路の駆動部は、図１に示した本発明の実施形態１に係る絶縁ゲート型半導体デバイス駆動回路の駆動部と同様に、３相の各相の絶縁ゲート型半導体デバイス（例．ＩＧＢＴ）のゲートを駆動するための充放電電流を供給するものである。図４は、絶縁ゲート型半導体デバイス駆動回路のうちの１相分（一例としてＸ相）の駆動部の構成を示すものであり、ＩＧＢＴ１を駆動するために、カレントミラー方式を採用した定電流生成部１８と、駆動信号に応じてＩＧＢＴ１のゲートに注入された電荷を引き抜く放電回路１３と、バッファ６を介して駆動信号を放電回路１３に供給するとともに、レベルシフト回路７を介して駆動信号をＰＭＯＳトランジスタ３のゲートに入力して絶縁ゲート型半導体デバイスのゲートの充電／放電を切り替える切替回路１２と、を備えて構成されている。
　図４においては、ＰＭＯＳトランジスタ４のドレインとＮＭＯＳトランジスタ８のドレインが接続され、ＮＭＯＳトランジスタ８のゲートはオペアンプ９の出力に接続されている。オペアンプ９の非反転入力には、図１の構成と異なり、ＥＰＲＯＭにより基準電圧ＶＲＥＦが理想的な基準電圧となるよう調整される基準電圧調整回路２００が設けられており、該調整回路２００により調整された基準電圧ＶＲＥＦが入力される。これについては後述する。またオペアンプ９の反転入力はＮＭＯＳトランジスタ８のソースに接続されている。
　そしてＮＭＯＳトランジスタ８のソースは、図１の構成と異なり、予め設定された値を有する参照抵抗Ｒｒｅｆ(１５)の一端に接続され、参照抵抗Ｒｒｅｆ(１５)の他端はグランドライン（ＧＮＤ）に接続されている。
　上記した基準電圧調整回路２００の構成は、ＥＰＲＯＭ補正技術を用いて実現される。すなわち、基準電圧調整回路２００はＤ／Ａコンバータ２０１およびＥＰＲＯＭ２０２を有し、Ｄ／Ａコンバータ２０１はＥＰＲＯＭ２０２から出力される値をアナログの電圧値に変換して、これを基準電圧としてオペアンプ９の非反転入力に入力する。ＥＰＲＯＭに格納するデータは、例えば試験時にＥＰＲＯＭの代わりとなるシフトレジスタなどを用いて、外部からＤ／Ａコンバータ２０１に試験データを入力して対応する参照抵抗Ｒｒｅｆ(１５)に流れる電流の値を確認しながら求めた、電流値が設計値に一番近いときの試験データである。
　また、放電回路１３に設けられているＮＭＯＳトランジスタ５のドレイン－ソースを経てＩＧＢＴ１のゲートに注入された充電電流を引き抜く電流の電流値補正は、ＮＭＯＳトランジスタ５のＭＯＳサイズを調整することにより行う。ＭＯＳサイズの調整については、上記実施形態１においても使用されているので、以下まとめて図５のＭＯＳサイズ補正回路３００を説明する。
　ＭＯＳサイズ補正回路３００は、選択回路３０１ｉ（ｉ＝０～ｎ）とＮＭＯＳトランジスタ５ｉからなるＭＯＳ選択回路３００ｉが（ｎ＋１）個並列接続された構成となっている。図５はＭＯＳ選択回路３００ｉの構成を示すものである。
　図５において、選択回路３０１ｉは、ＮＭＯＳトランジスタ５ｉのゲートに与える信号としてバッファ６を介して得られる駆動信号およびＮＭＯＳトランジスタ５ｉをオフするグランド電位のどちらにするかを、ＥＰＲＯＭ２０から入力される値によって選択するものである。すなわち、ＥＰＲＯＭ２０から得られた入力信号がハイレベルＨならば、インバータ(INV)３１の出力がローレベルＬとなり、ＮＭＯＳトランジスタ３２は遮断されると共にＮＭＯＳトランジスタ３３は導通して、ＮＭＯＳトランジスタ５ｉのゲートはグランドライン(ＧＮＤ)となるためＮＭＯＳトランジスタ５ｉはオフとなり、ＮＭＯＳトランジスタ５ｉのドレイン－グランドライン(ＧＮＤ)に流れるはずの引き抜き電流は遮断される。
　一方、ＥＰＲＯＭ２０から得られた入力信号が、ローレベルＬならば、インバータ(INV)３１の出力がハイレベルＨとなって、バッファ６の出力がＮＭＯＳトランジスタ３２を通過すると共にＮＭＯＳトランジスタ３３はオフとなるため、バッファ６の出力がＮＭＯＳトランジスタ５ｉのゲートに入力され、ＮＭＯＳトランジスタ５ｉは駆動信号によりオン／オフされる。
　このようにして、ＥＰＲＯＭ２０に格納されたデータにより（ｎ＋１）個のＮＭＯＳトランジスタ５ｉを取捨選択することにより、トータルでのＭＯＳサイズ(例．ゲート幅)の補正を行って引き抜く電流の電流値が理想値に近くなるようにする。
　ＥＰＲＯＭ２０に格納されるデータは、試験時にＩＧＢＴ１のゲートに注入された充電電流を引き抜く電流を測定しながら行う。すなわち、図５のＮＭＯＳトランジスタ５ｉにおいて、ウェハ試験による電流測定において、例えばＥＰＲＯＭへの書込みの前にＥＰＲＯＭの代わりとなるシフトレジスタ(不図示)を使用して（ｎ＋１）個設けられるＮＭＯＳトランジスタを取捨選択しながら電流値の確認を行い、電流値が設計値に一番近いときのトータルのシフトレジスタの内容をＥＰＲＯＭへの書込みデータとする。
　ＭＯＳサイズ補正回路３００によるトータルのゲート幅の一例を数式で示しておく。まず、トランジスタ５ｉのゲート幅をＷｉ、トランジスタ５(ｉ＝０)のゲート幅をＷ０としたとき、ＮＭＯＳトランジスタ５ｉのゲート幅が、
　　Ｗｉ＝Ｗ０×２ｉ　　（ｉ＝１～ｎ）・・・・・・・・・・・・・（２）
で表されるものとする。
　そしてＮＭＯＳトランジスタ５ｉに対するＥＰＲＯＭ２０からの信号をＰｉ、その反転信号をＰ＊ｉとすると、ｎ＋１個並列接続された上での合成されたゲート幅Ｗtotalは、
　　Ｗtotal＝（(Ｐ＊ ０)＋(Ｐ＊ １)×2＋(Ｐ＊ ２)×22＋・・・・＋(Ｐ＊ ｎ)×2ｎ）Ｗ０・・・（３）
として求めることが可能となる。
　なお、図４においては、定電流生成部１８の構成要素である、カレントミラーを形成する２つのＰチャネル電界効果型トランジスタ(ＰＭＯＳ）２，４のうち、ＰＭＯＳトランジスタ２が出力するカレントミラー電流のコピー精度が下がることが考えられる。
　その場合には、図５に示したと同様のＭＯＳサイズ補正回路３００’（ＭＯＳ選択回路３００ｉ’）をＰＭＯＳトランジスタ２に付加するようにする。
　この場合、ＰＭＯＳトランジスタ２に設けるＭＯＳサイズ補正回路３００’は、図５に示したＭＯＳ選択回路３００ｉにおける各トランジスタがＰＭＯＳトランジスタに変更されることに伴い、ＥＰＲＯＭ２０からの信号の論理レベルが図５とは逆なるのを除けば、図５に示す構成と同じとなるためその説明を省略することにする。
　ＭＯＳサイズ補正回路３００’で補正すべき電流は、ミラー効果電流の精度を設計値に近づけるためであり、図５の構成と同様に複数並列接続されるＭＯＳ選択回路３００ｉ’とＥＰＲＯＭを設けることになる。
　ＥＰＲＯＭに格納するデータについては、ＥＰＲＯＭへの書込みの前に、例えば試験時にＥＰＲＯＭの代わりとなる素子内に設けられているシフトレジスタ(不図示)を使用して並列接続されるＰＭＯＳトランジスタを取捨選択しながらその都度電流値の確認を行い、電流値が設計値に一番近いときのシフトレジスタの内容をＥＰＲＯＭへの書込みデータとする。
　以上のように、本発明の実施形態２に係る絶縁ゲート型半導体デバイス駆動回路は、複数相でハイサイドに設けたオペアンプの基準電圧をＥＰＲＯＭ補正し、さらにローサイドＮＭＯＳトランジスタおよび又はハイサイドのＰＭＯＳトランジスタについてＭＯＳサイズ(例．ゲート幅)をＥＰＲＯＭ補正して、パワーモジュール製品の構成上の制約から配線抵抗を内包しつつも複数相における出力電流の特性を同一化することが可能となる。
　図６は、本発明の実施形態１および２に係る絶縁ゲート型半導体デバイス駆動回路におけるＥＰＲＯＭ補正を実施したことによって、従来のＸ相，Ｙ相およびＺ相間における出力電流値の特性が図１０に示されるようにバラバラであったものが、本実施形態によってＸ相，Ｙ相およびＺ相間における出力電流値の特性が図６に示されるように同一化される。
　このようにＸ相，Ｙ相およびＺ相間における出力電流値の特性が同一化されることで、パワーモジュール製品の構成上の制約から配線抵抗を内包しつつも複数相(例．３相)の出力電流を均一化して、安定したスイッチング特性を実現することができる。
　なお、本発明の精神を逸脱しない限りにおいて、各実施の形態を適宜、変形したり、削除したり、或いは、任意に組み合わせたりすることが可能である。
　例えば、ＥＰＲＯＭとして記載したメモリは必ずしもErasableである必要はなく、単なるＰＲＯＭ（Programmable Read Only Memory）であってもよい。

Claims (10)

  1. 　絶縁ゲート型半導体デバイスのゲートに駆動電流を供給して前記絶縁ゲート型半導体デバイスを動作させる絶縁ゲート型半導体デバイス駆動回路であって、
    　電源ラインにソースが接続され、カレントミラーを構成する第１トランジスタおよび第２トランジスタと、
    　前記カレントミラーの入力部となる前記第１トランジスタのドレインに接続され、参照値調整抵抗に基準電圧を印加することで定電流を生成する定電流回路と、
    　前記参照値調整抵抗の抵抗値を調整する抵抗値補正回路と、
    　を有し、前記カレントミラーの出力部となる前記第２のトランジスタのドレインを前記絶縁ゲート型半導体デバイスのゲートに接続する定電流生成部と、
    　駆動信号を第３トランジスタのゲートに入力することで前記絶縁ゲート型半導体デバイスのゲートに注入された電流を引き抜く放電回路と、
    　を具備し、
    　さらに、
    　前記放電回路は、ＭＯＳサイズ補正回路により前記第３トランジスタのＭＯＳサイズを補正して、前記絶縁ゲート型半導体デバイスのゲートから前記第３トランジスタのドレイン－ソースを経てグランドラインに流れる電流量を調整する、
    　ことを特徴とする絶縁ゲート型半導体デバイス駆動回路。
  2. 　請求項１記載の絶縁ゲート型半導体デバイス駆動回路において、
    　前記抵抗値補正回路は、ＭＯＳトランジスタと調整抵抗の並列回路が複数直列接続された直列回路を有し、複数の前記並列回路のＭＯＳトランジスタのそれぞれのゲートにＰＲＯＭから出力される信号を入力することにより前記ＭＯＳトランジスタをオン／オフさせた前記直列回路の合成抵抗を前記参照値調整抵抗とする、
    　ことを特徴とする絶縁ゲート型半導体デバイス駆動回路。
  3. 　請求項１記載の絶縁ゲート型半導体デバイス駆動回路において、
    　前記抵抗値補正回路は、ＭＯＳトランジスタと調整抵抗の直列回路が複数並列接続された並列回路を有し、複数の前記直列回路の前記ＭＯＳトランジスタのそれぞれのゲートにＰＲＯＭから出力される信号を入力することにより前記ＭＯＳトランジスタをオン／オフさせた前記並列回路の合成抵抗を前記参照値調整抵抗とする、
    　ことを特徴とする絶縁ゲート型半導体デバイス駆動回路。
  4. 　絶縁ゲート型半導体デバイスのゲートに駆動電流を供給して前記絶縁ゲート型半導体デバイスを動作させる絶縁ゲート型半導体デバイス駆動回路であって、
    　電源ラインにソース接続され、カレントミラー回路を構成する第１トランジスタおよび第２トランジスタと、
    　前記カレントミラー回路の入力部となる前記第１トランジスタのドレインに接続され、参照抵抗に基準電圧を印加することで定電流を生成する定電流回路と、
    　前記基準電圧を調整する基準電圧調整回路と
    　を有し、前記カレントミラーの出力部となる前記第２のトランジスタのドレインを前記絶縁ゲート型半導体デバイスのゲートに接続する定電流生成部と、
    　駆動信号を第３トランジスタのゲートに入力することで前記絶縁ゲート型半導体デバイスのゲートに注入された電流を引き抜く放電回路と、
    　を具備し、
    　前記基準電圧調整回路は、ＰＲＯＭから出力される信号が入力されるＤ／Ａコンバータを備え、該Ｄ／Ａコンバータの出力を前記基準電圧とし、
    　前記放電回路は、ＭＯＳサイズ補正回路により前記第３トランジスタのＭＯＳサイズを補正して、前記第３トランジスタのドレイン－ソースを経てグランドに流れる電流量を調整する、
    　ことを特徴とする絶縁ゲート型半導体デバイス駆動回路。
  5. 　請求項１または４記載の絶縁ゲート型半導体デバイス駆動回路において、
    　前記第３トランジスタが並列接続された複数のＭＯＳトランジスタからなり、
    　前記ＭＯＳサイズ補正回路は、前記複数のＭＯＳトランジスタのゲートにそれぞれ接続された選択回路を有し、
    　前記選択回路はＥＰＲＯＭから出力された信号に応じて前記駆動信号と前記ＭＯＳトランジスタをオフさせる信号のいずれかを選択してＭＯＳトランジスタのゲートに入力する、
    　ことを特徴とする絶縁ゲート型半導体デバイス駆動回路。
  6. 　請求項１または４記載の絶縁ゲート型半導体デバイス駆動回路において、
    前記第２トランジスタにもＭＯＳサイズ補正回路を設ける、
    　ことを特徴とする絶縁ゲート型半導体デバイス駆動回路。
  7. 　請求項６記載の絶縁ゲート型半導体デバイス駆動回路において、
    　前記ＭＯＳサイズ補正回路は、ＰＲＯＭから出力される信号に応じて選択した複数のＭＯＳトランジスタを並列接続させて前記第２トランジスタとする、
    　ことを特徴とする絶縁ゲート型半導体デバイス駆動回路。
  8. 　複数の絶縁ゲート型半導体デバイスにそれぞれ対応する複数の前記定電流生成部および複数の前記放電回路を有し、前記複数の前記定電流生成部および複数の前記放電回路は共通の電源ラインおよび共通のグランドラインに接続されている
    　ことを特徴とする請求項１ないし４のいずれか１項に記載の絶縁ゲート型半導体デバイス駆動回路。
  9. 　前記カレントミラー回路を構成する第１トランジスタおよび第２トランジスタのゲートと前記電源ラインとの間に接続された第４トランジスタを具備し、
    　レベルシフト回路を介して前記駆動信号を前記第４トランジスタのゲートに入力する切替回路を有することを特徴とする請求項１ないし４のいずれか１項に記載の絶縁ゲート型半導体デバイス駆動回路。
  10. 　前記絶縁ゲート型半導体デバイスは、ＩＧＢＴであることを特徴とする請求項１ないし４のいずれか１項に記載の絶縁ゲート型半導体デバイス駆動回路。
PCT/JP2017/046341 2017-02-17 2017-12-25 絶縁ゲート型半導体デバイス駆動回路 WO2018150737A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780046324.0A CN109729752A (zh) 2017-02-17 2017-12-25 绝缘栅型半导体器件驱动电路
JP2018568024A JP6773141B2 (ja) 2017-02-17 2017-12-25 絶縁ゲート型半導体デバイス駆動回路の集積回路
CN202210470879.0A CN114825875A (zh) 2017-02-17 2017-12-25 绝缘栅型半导体器件驱动电路
US16/260,092 US10622989B2 (en) 2017-02-17 2019-01-28 Insulated-gate semiconductor device driving circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017027657 2017-02-17
JP2017-027657 2017-02-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/260,092 Continuation US10622989B2 (en) 2017-02-17 2019-01-28 Insulated-gate semiconductor device driving circuit

Publications (1)

Publication Number Publication Date
WO2018150737A1 true WO2018150737A1 (ja) 2018-08-23

Family

ID=63170300

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/046341 WO2018150737A1 (ja) 2017-02-17 2017-12-25 絶縁ゲート型半導体デバイス駆動回路

Country Status (4)

Country Link
US (1) US10622989B2 (ja)
JP (1) JP6773141B2 (ja)
CN (2) CN114825875A (ja)
WO (1) WO2018150737A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020099147A (ja) * 2018-12-19 2020-06-25 富士電機株式会社 絶縁ゲート型デバイス駆動装置
WO2021049434A1 (ja) * 2019-09-11 2021-03-18 富士電機株式会社 電流生成回路、駆動回路及び電流調整方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110149042B (zh) * 2019-06-14 2020-11-27 电子科技大学 一种具有分段驱动功能的功率管栅极驱动电路
FR3109849B1 (fr) * 2020-04-30 2024-01-05 St Microelectronics Grenoble 2 Dispositif pour charger et décharger une capacité
WO2022027403A1 (en) 2020-08-06 2022-02-10 Yangtze Memory Technologies Co., Ltd. Multi-die peak power management for three-dimensional memory
CN117526916B (zh) * 2023-12-29 2024-04-05 珠海格力电器股份有限公司 一种绝缘栅双极晶体管的驱动电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340245A (ja) * 1995-06-13 1996-12-24 Hitachi Ltd 信号出力回路、及び半導体集積回路
JP2005027429A (ja) * 2003-07-02 2005-01-27 Hitachi Ltd インバータ装置
JP2007252098A (ja) * 2006-03-16 2007-09-27 Daikin Ind Ltd 多相負荷の制御方法
WO2016009582A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 電圧制御型デバイスの駆動回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2621921Y (zh) * 2003-01-02 2004-06-30 聚积科技股份有限公司 喷墨头及驱动喷墨头的选择电路
JP4935294B2 (ja) * 2006-10-18 2012-05-23 富士電機株式会社 絶縁ゲート型デバイスの駆動回路
JP4925841B2 (ja) 2007-01-19 2012-05-09 三菱電機株式会社 電力用半導体素子の駆動回路および電力変換装置
JP2013098243A (ja) 2011-10-28 2013-05-20 Toyota Motor Corp 半導体装置および半導体装置の駆動方法
JP5862434B2 (ja) 2012-04-10 2016-02-16 富士電機株式会社 パワートランジスタの駆動回路
JP6089599B2 (ja) * 2012-11-01 2017-03-08 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置
JP6286899B2 (ja) * 2013-07-03 2018-03-07 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置および電力変換装置
JP6197685B2 (ja) * 2014-02-19 2017-09-20 株式会社デンソー ゲート駆動回路
JP6238860B2 (ja) 2014-09-01 2017-11-29 三菱電機株式会社 電力用スイッチングデバイス駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340245A (ja) * 1995-06-13 1996-12-24 Hitachi Ltd 信号出力回路、及び半導体集積回路
JP2005027429A (ja) * 2003-07-02 2005-01-27 Hitachi Ltd インバータ装置
JP2007252098A (ja) * 2006-03-16 2007-09-27 Daikin Ind Ltd 多相負荷の制御方法
WO2016009582A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 電圧制御型デバイスの駆動回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020099147A (ja) * 2018-12-19 2020-06-25 富士電機株式会社 絶縁ゲート型デバイス駆動装置
JP7271933B2 (ja) 2018-12-19 2023-05-12 富士電機株式会社 絶縁ゲート型デバイス駆動装置
WO2021049434A1 (ja) * 2019-09-11 2021-03-18 富士電機株式会社 電流生成回路、駆動回路及び電流調整方法
JPWO2021049434A1 (ja) * 2019-09-11 2021-12-23 富士電機株式会社 電流生成回路、駆動回路及び電流調整方法
US11513546B2 (en) 2019-09-11 2022-11-29 Fuji Electric Co., Ltd. Current generation circuit, drive circuit, and current adjustment method
JP7251640B2 (ja) 2019-09-11 2023-04-04 富士電機株式会社 電流生成回路、駆動回路及び電流調整方法

Also Published As

Publication number Publication date
CN114825875A (zh) 2022-07-29
US10622989B2 (en) 2020-04-14
JPWO2018150737A1 (ja) 2019-06-27
CN109729752A (zh) 2019-05-07
US20190173463A1 (en) 2019-06-06
JP6773141B2 (ja) 2020-10-21

Similar Documents

Publication Publication Date Title
WO2018150737A1 (ja) 絶縁ゲート型半導体デバイス駆動回路
US8766671B2 (en) Load driving apparatus
JPWO2017164197A1 (ja) レギュレータ回路
CN107924205B (zh) 具有改进的栅极至源极电压调节的可配置高侧nmos栅极控制的方法与装置
WO2016009582A1 (ja) 電圧制御型デバイスの駆動回路
CN109119418B (zh) 半导体集成装置及其栅极筛查试验方法
JP6119674B2 (ja) 駆動回路及び半導体装置
US8779829B2 (en) Level shift circuit
JP6027806B2 (ja) 出力バッファ及び半導体装置
US7224194B2 (en) Output driver circuit
JP5806972B2 (ja) 出力ドライバ回路
KR102072876B1 (ko) 레벨 시프트 회로 및 방법
US7667531B2 (en) Signal transmission circuit
KR20120121707A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR101257459B1 (ko) 온도 보상 회로 및 이를 구비한 장치
JP6309154B2 (ja) 半導体デバイス駆動回路
KR101018704B1 (ko) 가변 지연 회로, 시험 장치, 및 전자 디바이스
JP7203478B2 (ja) 電流センス回路
KR100607164B1 (ko) 기준 전압 발생 회로
US8593179B2 (en) Delay circuit and inverter for semiconductor integrated device
US7605619B1 (en) I/O protection under over-voltage and back-drive conditions by single well charging
JP2013097751A (ja) 定電流回路
JP2022067364A (ja) 半導体集積回路の製造方法、半導体集積回路
JP2023092668A (ja) 半導体装置
JP2010010193A (ja) 半導体装置及び半導体装置の入力回路の閾値の測定方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17896725

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018568024

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17896725

Country of ref document: EP

Kind code of ref document: A1