JP4935294B2 - 絶縁ゲート型デバイスの駆動回路 - Google Patents
絶縁ゲート型デバイスの駆動回路 Download PDFInfo
- Publication number
- JP4935294B2 JP4935294B2 JP2006283740A JP2006283740A JP4935294B2 JP 4935294 B2 JP4935294 B2 JP 4935294B2 JP 2006283740 A JP2006283740 A JP 2006283740A JP 2006283740 A JP2006283740 A JP 2006283740A JP 4935294 B2 JP4935294 B2 JP 4935294B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- field effect
- channel field
- effect transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009413 insulation Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 120
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Description
図5は、従来の絶縁ゲート型デバイスの駆動回路の回路構成を示す図である。
一方、IGBT43をターンオフする場合、駆動信号をハイレベルにすることで、Pチャンネル電界効果型トランジスタ41がオフされるとともに、Nチャンネル電界効果型トランジスタ42がオンされ、Nチャンネル電界効果型トランジスタ42を介してグランド電位がIGBT43のゲートに印加される。
また、例えば、特許文献1には、プリドライバ用電源電圧に接続されたトランジスタカレントミラー回路と、自己バイアス回路を介して接続されたレベルシフタ回路と、トランジスタに接続された放電用トランジスタとからプリドライバ回路を構成することで、ドライブのトランジスタのゲート破壊を回避しながら小型化することができ、ひいては消費電力を低く抑える方法が開示されている。
そこで、本発明の目的は、ターンオン時における損失およびノイズの温度依存性を低減することが可能な絶縁ゲート型デバイスの駆動回路を提供することである。
これにより、定電流源を介して絶縁ゲート型デバイスをターンオンすることができ、絶縁ゲート型デバイスのゲートの充電速度の温度依存性を低減することが可能となる。このため、ターンオン時において高温時のノイズと損失を抑えながら、室温時においてもノイズと損失を抑えることができる。
これにより、絶縁ゲート型デバイスのゲート電圧が電源電位側に近づいた場合においても、第1トランジスタのドレイン側に接続された抵抗に電流を流すことができ、第2トランジスタに過大な電流が流れるのを防止することが可能となることから、消費電流の増大を抑制しつつ、絶縁ゲート型デバイスを安定して駆動することができる。
これにより、抵抗の値と基準電圧で定まる定電流を増幅しながら絶縁ゲート型デバイスをターンオンすることができ、ターンオン時における損失およびノイズの温度依存性を低減しつつ、絶縁ゲート型パワーデバイスを安定して駆動することができる。
これにより、抵抗の値と基準電圧で定まる定電流を増幅しながら絶縁ゲート型デバイスをターンオンすることができ、ターンオン時における損失およびノイズの温度依存性を低減しつつ、絶縁ゲート型パワーデバイスを安定して駆動することができる。
これにより、絶縁ゲート型デバイスのゲートに流れる定電流の温度特性を小さくすることができ、絶縁ゲート型デバイスのゲートの充電速度の温度依存性を低減することが可能となる。
図1は、本発明の第1実施形態に係る絶縁ゲート型デバイスの駆動回路の回路構成を示す図である。なお、以下の説明では、絶縁ゲート型デバイスとしてIGBTを例にとって説明するが、絶縁ゲート型デバイスとしてはIGBTの他、パワーMOSFETなどであってもよい。
図1において、IGBT21の駆動回路には、定電流を発生させる定電流源1、ターンオン時に定電流源1を介してIGBT21のゲートを電源電位Vcc側に接続するとともに、ターンオフ時にIGBT21のゲートをグランド電位GND側に接続する切り替え回路2およびIGBT21をターンオフさせる放電回路3が設けられている。
また、オペアンプ19の出力はNチャンネル電界効果型トランジスタ17のゲートに接続され、オペアンプ19の反転入力端子はPチャンネル電界効果型トランジスタ13のドレインに接続され、オペアンプ19の非反転入力端子には基準電圧VREFが入力される。
図2において、Pチャンネル電界効果型トランジスタ31、32にはツナーダイオード35、36がそれぞれ接続されるとともに、Pチャンネル電界効果型トランジスタ31、32のソースは電源電位Vccに接続されている。また、Pチャンネル電界効果型トランジスタ31、32のドレインは抵抗37、38をそれぞれ介してNチャンネル電界効果型トランジスタ33、34のドレインにそれぞれ接続されるとともに、Pチャンネル電界効果型トランジスタ31のドレインはPチャンネル電界効果型トランジスタ32のゲートに接続され、Pチャンネル電界効果型トランジスタ32のドレインはPチャンネル電界効果型トランジスタ31のゲートに接続されている。また、Nチャンネル電界効果型トランジスタ33、34のソースはグランド電位GNDに接続されるとともに、Nチャンネル電界効果型トランジスタ33のゲートにはレベルシフト回路20の入力端子が接続され、Nチャンネル電界効果型トランジスタ34のゲートにはインバータ39を介してレベルシフト回路20の入力端子が接続されている。
そして、オペアンプ19の非反転入力端子に基準電圧VREFが入力されると、基準電圧VREFと抵抗22による電圧降下との差分に対応した電圧がNチャンネル電界効果型トランジスタ17のゲートに入力され、カレントミラー構成されたPチャンネル電界効果型トランジスタ11、12には、(基準電圧VREF/抵抗22の値)で一義的に定まる電流I1が流れる。
これにより、定電流源1を介してIGBT21をターンオンすることができ、IGBT21のゲートの充電速度の温度依存性を低減することが可能となる。このため、ターンオン時において高温時のノイズと損失を抑えながら、室温時においてもノイズと損失を抑えることができる。
これにより、IGBT21のゲート電圧が変化した場合においても、Pチャンネル電界効果型トランジスタ12、16のカレントミラーの電流バランスを維持することができ、Pチャンネル電界効果型トランジスタ16に流れる電流を一定に保つことが可能となることから、IGBT21を安定して駆動することができる。
図3において、Pチャンネル電界効果型トランジスタ13が無い場合、IGBT21のゲート電位がグランド電位GNDから電源電位Vccに変化すると、Pチャンネル電界効果型トランジスタ16のソース−ドレイン間電位差も電源電位Vccから零電圧まで変化するにもかかわらず、Pチャンネル電界効果型トランジスタ11のドレイン電位は一定となり、Pチャンネル電界効果型トランジスタ12、16のカレントミラーの電流バランスが崩れることから、IGBT21のゲート電位(駆動回路のOUT端子電圧)によってPチャンネル電界効果型トランジスタ16を流れる電流の大きさが変化する。
この結果、Pチャンネル電界効果型トランジスタ16のゲートには電源電位Vccが入力され、Pチャンネル電界効果型トランジスタ16はオフし、Nチャンネル電界効果型トランジスタ18を介してIGBT21のゲートの電荷が引き抜かれる。
図4において、図1のIGBT21の駆動回路に加え、Pチャンネル電界効果型トランジスタ23およびNチャンネル電界効果型トランジスタ24が設けられている。ここで、Pチャンネル電界効果型トランジスタ23のソースは電源電位Vccに接続されるとともに、Pチャンネル電界効果型トランジスタ23のドレインはNチャンネル電界効果型トランジスタ24のドレインに接続され、Pチャンネル電界効果型トランジスタ23のゲートはPチャンネル電界効果型トランジスタ11のゲートに接続されている。また、Nチャンネル電界効果型トランジスタ24のソースはPチャンネル電界効果型トランジスタ13のドレインに接続されている。
このため、IGBT21のゲート電位が電源電位Vccに近づいたために、Pチャンネル電界効果型トランジスタ13がオフした場合においても、Pチャンネル電界効果型トランジスタ13のドレインに接続された抵抗22に電流を流すことができ、Pチャンネル電界効果型トランジスタ12に過大な電流が流れるのを防止することが可能となることから、消費電流の増大を抑制しつつ、IGBT21を安定して駆動することができる。
2 切り替え回路
3 放電回路
11〜16、23、31、32 Pチャンネル電界効果型トランジスタ
17、18、24、33、34 Nチャンネル電界効果型トランジスタ
19 オペアンプ
20 レベルシフト回路
21 IGBT
22、37、38 抵抗
25 バッファ
35、36 ツナーダイオード
39 インバータ
Claims (5)
- 定電流を発生させる定電流源と、
ターンオン時に前記定電流源を介して絶縁ゲート型デバイスのゲートを電源電位側に接続するとともに、ターンオフ時に前記絶縁ゲート型デバイスのゲートをグランド電位側に接続する切り替え回路と、
前記定電流源に対して、所定の電圧を印加するバイアス回路を備え、
前記定電流源は、
ドレイン側に抵抗が接続された第1トランジスタと、
前記第1トランジスタとカレントミラー構成され、抵抗の値と基準電圧とで定まる定電流を発生させる第2トランジスタと、
前記第2トランジスタとカレントミラー構成され、前記絶縁ゲート型デバイスのゲートにドレインが接続された第3トランジスタを備え、
前記バイアス回路は、
前記定電流源の前記第1トランジスタのドレインに対して、前記絶縁ゲート型デバイスのゲート電圧と実質的に一致する電圧を印加することを特徴とする絶縁ゲート型デバイスの駆動回路。 - 前記第1トランジスタとカレントミラー構成された第4トランジスタと、
前記絶縁ゲート型デバイスのゲート電圧に基づいて、前記第4トランジスタに流れる電流が前記抵抗に流れるようにスイッチングする第5トランジスタとを備えることを特徴とする請求項1記載の絶縁ゲート型デバイスの駆動回路。 - 前記第1から第3トランジスタのチャネル長が実質的に同一で、前記第3トランジスタのチャネル幅は前記第2トランジスタのチャネル幅よりも10倍以上であることを特徴とする請求項1記載の絶縁ゲート型デバイスの駆動回路。
- 前記第1から第4トランジスタのチャネル長が実質的に同一で、前記第3トランジスタのチャネル幅は前記第2トランジスタのチャネル幅よりも10倍以上であることを特徴とする請求項2記載の絶縁ゲート型デバイスの駆動回路。
- 前記抵抗と基準電圧の温度特性が100ppm/℃以下であることを特徴とする請求項2から4のいずれか1項記載の絶縁ゲート型デバイスの駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006283740A JP4935294B2 (ja) | 2006-10-18 | 2006-10-18 | 絶縁ゲート型デバイスの駆動回路 |
US11/847,885 US7592853B2 (en) | 2006-10-18 | 2007-08-30 | Drive circuit for insulated gate device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006283740A JP4935294B2 (ja) | 2006-10-18 | 2006-10-18 | 絶縁ゲート型デバイスの駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103895A JP2008103895A (ja) | 2008-05-01 |
JP4935294B2 true JP4935294B2 (ja) | 2012-05-23 |
Family
ID=39317324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006283740A Active JP4935294B2 (ja) | 2006-10-18 | 2006-10-18 | 絶縁ゲート型デバイスの駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7592853B2 (ja) |
JP (1) | JP4935294B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7710152B1 (en) * | 2006-07-07 | 2010-05-04 | Analog Devices, Inc. | Multistage dual logic level voltage translator |
EP2207257B1 (en) * | 2007-10-02 | 2016-11-16 | Mitsubishi Electric Corporation | Gate driving circuit |
JP5119894B2 (ja) * | 2007-12-06 | 2013-01-16 | 富士電機株式会社 | ドライバ回路 |
US8106700B2 (en) * | 2009-05-01 | 2012-01-31 | Analog Devices, Inc. | Wideband voltage translators |
TW201112590A (en) * | 2009-09-22 | 2011-04-01 | Chunghwa Picture Tubes Ltd | Driving circuit for power MOSFET |
JP2011091708A (ja) * | 2009-10-23 | 2011-05-06 | Elpida Memory Inc | 半導体装置 |
US8985850B1 (en) * | 2009-10-30 | 2015-03-24 | Cypress Semiconductor Corporation | Adaptive gate driver strength control |
JP5561197B2 (ja) * | 2011-02-09 | 2014-07-30 | 株式会社デンソー | 電子装置 |
WO2012153459A1 (ja) * | 2011-05-11 | 2012-11-15 | 富士電機株式会社 | 絶縁ゲート型スイッチング素子の駆動回路 |
US8718127B2 (en) | 2011-08-02 | 2014-05-06 | Analog Devices, Inc. | Apparatus and method for digitally-controlled adaptive equalizer |
US8558613B2 (en) | 2011-08-02 | 2013-10-15 | Analog Devices, Inc. | Apparatus and method for digitally-controlled automatic gain amplification |
JP5862434B2 (ja) * | 2012-04-10 | 2016-02-16 | 富士電機株式会社 | パワートランジスタの駆動回路 |
JP6089599B2 (ja) | 2012-11-01 | 2017-03-08 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置 |
US9024678B2 (en) * | 2013-05-22 | 2015-05-05 | Infineon Technologies Ag | Current sensing circuit arrangement for output voltage regulation |
WO2014199818A1 (ja) * | 2013-06-14 | 2014-12-18 | 富士電機株式会社 | ゲート駆動回路 |
JP6286899B2 (ja) * | 2013-07-03 | 2018-03-07 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置および電力変換装置 |
CN105850044B (zh) | 2014-07-17 | 2019-01-01 | 富士电机株式会社 | 电压控制型器件的驱动电路 |
EP3057236B1 (en) * | 2015-02-13 | 2019-09-04 | Nxp B.V. | Driver circuit for single wire protocol slave unit |
JP6791250B2 (ja) | 2016-08-29 | 2020-11-25 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動回路 |
US10224918B2 (en) * | 2016-12-07 | 2019-03-05 | Infineon Technologies Americas Corp. | Active gate bias driver |
CN114825875A (zh) * | 2017-02-17 | 2022-07-29 | 富士电机株式会社 | 绝缘栅型半导体器件驱动电路 |
TWI716980B (zh) * | 2018-08-28 | 2021-01-21 | 美商高效電源轉換公司 | 使用具回授之主動前置驅動器的GaN驅動器 |
CN117155079B (zh) * | 2023-10-30 | 2024-01-16 | 晶艺半导体有限公司 | 应用于功率开关的驱动电路及电源管理芯片 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4034307A (en) * | 1976-02-04 | 1977-07-05 | Rca Corporation | Current amplifier |
JPH01152807A (ja) * | 1987-12-09 | 1989-06-15 | Nec Corp | 電流供給回路 |
JPH03246901A (ja) * | 1990-02-23 | 1991-11-05 | Hitachi Ltd | 厚膜抵抗組成物、該組成物を用いたハイブリッドicおよびその製法 |
JPH06119070A (ja) * | 1992-10-02 | 1994-04-28 | Nippon Philips Kk | 定電流回路 |
JP3089873B2 (ja) * | 1993-01-13 | 2000-09-18 | 富士電機株式会社 | 出力回路 |
JPH06214665A (ja) * | 1993-01-20 | 1994-08-05 | Hitachi Ltd | 定電流回路と液晶駆動回路 |
TW300348B (ja) * | 1995-03-17 | 1997-03-11 | Maxim Integrated Products | |
US6208185B1 (en) | 1999-03-25 | 2001-03-27 | Wisconsin Alumni Research Corporation | High performance active gate drive for IGBTs |
US6459324B1 (en) | 2000-10-23 | 2002-10-01 | International Rectifier Corporation | Gate drive circuit with feedback-controlled active resistance |
JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Mosゲートトランジスタのゲート駆動回路 |
JP4023336B2 (ja) | 2003-02-20 | 2007-12-19 | 株式会社日立製作所 | 半導体装置の駆動方法および装置 |
JP4517579B2 (ja) | 2003-03-14 | 2010-08-04 | Tdk株式会社 | 電流制御回路 |
JP2005045590A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Electric Corp | 半導体装置 |
JP4502177B2 (ja) * | 2003-10-14 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 出力回路 |
JP2005354586A (ja) | 2004-06-14 | 2005-12-22 | Freescale Semiconductor Inc | プリドライバ回路 |
US7382180B2 (en) * | 2006-04-19 | 2008-06-03 | Ememory Technology Inc. | Reference voltage source and current source circuits |
JP2007166655A (ja) | 2007-02-05 | 2007-06-28 | Hitachi Ltd | 電力用半導体素子の駆動装置 |
-
2006
- 2006-10-18 JP JP2006283740A patent/JP4935294B2/ja active Active
-
2007
- 2007-08-30 US US11/847,885 patent/US7592853B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008103895A (ja) | 2008-05-01 |
US7592853B2 (en) | 2009-09-22 |
US20080094111A1 (en) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4935294B2 (ja) | 絶縁ゲート型デバイスの駆動回路 | |
JP5200140B2 (ja) | ドライバ回路 | |
US8222846B2 (en) | Output circuit | |
JP5516825B2 (ja) | 絶縁ゲート型スイッチング素子の駆動回路 | |
JP5119894B2 (ja) | ドライバ回路 | |
US8310296B2 (en) | Driving transistor control circuit | |
JP2004229057A (ja) | ゲートドライブ装置 | |
JP2010051165A (ja) | 半導体装置のゲート駆動回路及びそれを用いた電力変換装置 | |
US9831856B2 (en) | Electronic drive circuit and method | |
JP2010004198A (ja) | レベルシフト回路及びパワー半導体装置 | |
KR102028388B1 (ko) | 게이트 구동회로 및 이를 포함하는 전력 스위치 제어장치 | |
JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
JP2010028522A (ja) | 半導体装置 | |
US10601416B2 (en) | Gate drive device | |
JP5611118B2 (ja) | 半導体集積回路 | |
KR102026929B1 (ko) | 전력 스위치용 게이트 구동회로 | |
JP2018074676A (ja) | ゲート駆動回路 | |
JP4821394B2 (ja) | 半導体素子駆動回路 | |
US20100301921A1 (en) | Switching control circuit | |
WO2016003823A1 (en) | Glitch suppression in an amplifier | |
US9525414B2 (en) | Gate drive circuit providing constant driving current | |
JP4888199B2 (ja) | 負荷駆動装置 | |
JP4748190B2 (ja) | 駆動トランジスタ制御回路 | |
JP2008072197A (ja) | 半導体集積回路装置 | |
JP7391481B2 (ja) | 駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4935294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |