WO2012153459A1

WO2012153459A1 - 絶縁ゲート型スイッチング素子の駆動回路

Info

Publication number: WO2012153459A1
Application number: PCT/JP2012/002425
Authority: WO
Inventors: 和美高際
Original assignee: 富士電機株式会社
Priority date: 2011-05-11
Filing date: 2012-04-06
Publication date: 2012-11-15
Also published as: CN103004092A; US20130147525A1; JP5516825B2; CN103004092B; JPWO2012153459A1; US9246474B2

Abstract

　絶縁ゲート型スイッチング素子を駆動する駆動回路の消費電流を低減することが可能な絶縁ゲート型スイッチング素子の駆動回路を提供する。この駆動回路は、定電流を発生させる定電流源(３)と、ターンオン時に前記定電流源(３)を介して絶縁ゲート型スイッチング素子(１)のゲートを電源電位側に接続するとともに、ターンオフ時に放電回路(４)を介して前記絶縁ゲート型スイッチング素子(１)のゲートを基準電位側に接続する切り替え回路(５)とを備えている。また、駆動回路は、前記絶縁ゲート型スイッチング素子(１)のゲート電圧を検出するゲート電圧検出回路(７)と、該ゲート電圧検出回路(７)で検出したゲート電圧に基づいて前記絶縁ゲート型スイッチング素子(１)のターンオンを検出したときに、前記定電流源(３)を通常電流モードから低消費電流モードに切り替える電流モード選択回路(６)とを備えている。

Description

絶縁ゲート型スイッチング素子の駆動回路

　本発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等の絶縁ゲート型スイッチング素子を駆動する絶縁ゲート型スイッチング素子の駆動回路に関する。

　ＩＧＢＴなどの絶縁ゲート型のスイッチング素子と、スイッチング素子の駆動制御を行う駆動回路とがパッケージングされた半導体装置は、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ
　Ｐｏｗｅｒ　Ｍｏｄｕｌｅ）と称される。モータなどを駆動するためのＩＰＭは、ＩＧＢＴなどのパワースイッチング素子が実装されている。このパワースイッチング素子に過電流が流れると、ＩＰＭを搭載した電子機器に甚大な被害を与えることになる。このため、パワースイッチング素子に流れる電流を常時監視し、所定の電流値を超える過電流が流れた時にゲート信号の供給を停止して、安全に制御を停止する自己保護機能を有する。

　従来のＩＰＭでは、ＩＧＢＴの駆動方式は、図４に示すように、ＰチャネルＭＯＳＦＥＴ５１とＮチャネルのＭＯＳＦＥＴ５２とを直列に接続している。ＰチャネルＭＯＳＦＥＴ５１のソースは電源電圧Ｖｃｃに接続されるとともに、ＮチャネルＭＯＳＦＥＴ５２のソースはグランド電位に接続されている。そして、ＰチャネルＭＯＳＦＥＴ５１及びＮチャネルＭＯＳＦＥＴ５２のドレインはＩＧＢＴ５３のゲートに共通に接続されるとともに、ＰチャネルＭＯＳＦＥＴ５１及びＮチャネルＭＯＳＦＥＴ５２のゲートには、駆動信号が共通に入力される。

　そして、ＩＧＢＴ５３をターンオンする場合には、駆動信号をローレベルにすることで、ＰチャネルＭＯＳＦＥＴ５１がオンされるとともに、ＮチャネルＭＯＳＦＥＴ５２がオフされ、電源電圧ＶｃｃがＰチャネルＭＯＳＦＥＴ５１を介してＩＧＢＴ５３のゲートに印加される。
　一方、ＩＧＢＴ５３をターンオフする場合には、駆動信号をハイレベルにすることで、ＰチャネルＭＯＳＦＥＴ５１がオフされるとともに、ＮチャネルＭＯＳＦＥＴ５２がオンされ、グランド電位がＮチャネルＭＯＳＦＥＴ５２を介してＩＧＢＴ５３のゲートに印加される。

　ここで、ＩＧＢＴ５３のターンオン時とターンオフ時との駆動には、ＰチャネルＭＯＳＦＥＴ５１及びＮチャネルＭＯＳＦＥＴ５２のオン抵抗がそれぞれ用いられる。
　このように、ＰチャネルＭＯＳＦＥＴ５１及びＮチャネルＭＯＳＦＥＴ５２のオン抵抗を用いてＩＧＢＴ５３を駆動する方式では、ＰチャネルＭＯＳＦＥＴ５１及びＮチャネルＭＯＳＦＥＴ５２のオン抵抗は室温と比べて高温において増加することから、高温時には室温時に比べてＩＧＢＴ５３のゲートの充電速度が遅くなり、急峻電圧変化（ＩＧＢＴ４３のコレクタ－エミッタ間電圧）が抑制されて電圧変化に伴うノイズの発生は減少する。一方で、ＩＧＢＴ５３のターンオンに要する時間が増加するため損失が増加するという問題がある。これに対して、高温時に損失が少なくなるように最適化された設計を行うと、室温時において、ＩＧＢＴ５３のゲートの充電速度が遅すぎ、電圧変化が急峻となってノイズが増加するという問題がある。
　この問題を解決するために、特許文献１に記載された絶縁ゲート型デバイスの駆動回路が提案されている。

　この特許文献１では、ＩＧＢＴの駆動回路には、定電流を発生させるカレントミラー回路で構成される定電流源、ターンオン時に定電流源を介してＩＧＢＴのゲートを電源電位側に接続するとともに、ターンオフ時に定電流源を介するＩＧＢＴのゲートを電源電位側への接続を停止する切り替え回路およびＩＧＢＴをターンオフさせる放電回路を設けている。そして、駆動信号がローレベルになると、切り替え回路で定電流源を介してＩＧＢＴのゲートを電源電位側に接続してＩＧＢＴをターンオンさせる。逆に、駆動信号がハイレベルになると、切り替え回路で定電流源を介するＩＧＢＴのゲートの電源電位側への接続を遮断し、放電回路でＩＧＢＴのゲートをグランド電位に接続して、ターンオフさせる。

　また、特許文献２には、ＩＧＢＴもＦＥＴ等の電圧駆動型のスイッチングデバイスへのゲート信号を定電流出力で作成する定電流パルスゲート駆動回路、ゲート信号を定電圧出力で作成する定電圧パルスゲート駆動回路、及び定電流パルスゲート駆動回路の動作と定電圧パルスゲート駆動回路の動作との切替を行う判定／切替回路を備えたゲート駆動回路が提案されている。

　また、特許文献３では、カレントミラー回路で構成した定電流源の入力側の電流を直列に接続された抵抗の一つをスイッチ素子でバイパスすることにより調整し、定電流源の出力電流を変更することが提案されている。
　また、特許文献４では、特許文献３と同様に、カレントミラー回路を構成する一方のＰＮＰトランジスタのコレクタを抵抗値可変型の抵抗回路を介してグランド電位の端子に接続し、抵抗値可変型の抵抗回路の抵抗値を抵抗値選択部で選択することにより、定電流回路の出力電流を変更することが提案されている。

　また、特許文献５には、大電力をスイッチングするＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子を駆動するスイッチング素子駆動回路が提案されている。このスイッチング素子駆動回路は、ＰＷＭパルス出力回路から入力されるＰＷＭパルスがハイレベルとなった時に、スイッチング素子を駆動する駆動信号出力回路で、先ず昇圧された電圧Ｖ２をスイッチング素子のゲートに出力し、次いでスイッチング素子のゲート電圧Ｖｇｓが所定電圧にまで上昇すると、昇圧された電圧Ｖ２より低い所定電圧Ｖ１をスイッチング素子のゲートに出力する。この構成により、スイッチング素子のスイッチング損失を抑制することができる。

特開２００８－１０３８９５号公報特開２００９－１１０４９号公報特開２００５－２６０７５２号公報特開２０００－４０８４９号公報再公表特許第ＷＯ２００８／１５５９１７号公報

　ところで、ＩＰＭの低消費電流化の要求は益々厳しくなっており、ＩＰＭの消費電流はＩＧＢＴを駆動する駆動回路及びＩＧＢＴを保護制御する制御回路の消費電流の占めるところが大きい。
　前述した特許文献１に記載の従来例にあっては、定電流源を介して絶縁ゲート型デバイスをターンオンすることができ、絶縁ゲート型デバイスのゲートの充電速度の温度依存性を低減することが可能となる。このため、絶縁ゲート型デバイスのターンオン時において、高温時のノイズと損失を抑えながら、室温時においてもノイズと損失を抑えることができる。しかしながら、特許文献１に記載の従来例では、ノイズや損失を抑制することはできるが駆動回路で消費する電流を低減することはできないという未解決の課題がある。

　また、特許文献２に記載の従来例にあっては、ゲート電圧が所定電圧を越えるまでは定電流で駆動することにより、一定時間で絶縁ゲート型デバイスをオンに遷移させることができ、その後定電圧駆動に切り替えることにより、デバイスのゲート酸化膜の信頼性を損なうことなく駆動できるが、駆動回路で消費する電流を低減することはできないという未解決の課題がある。
　さらに、特許文献３及び４に記載の従来例にあっては、抵抗値を変更して定電流回路の電流値を変更することは開示されているが、絶縁ゲート型スイッチング素子の駆動回路については何ら開示されていない。

　さらに、特許文献５に記載の従来例にあっては、大電力をスイッチングするＩＧＢＴやＭＯＳＦＥＴなどのスイッチング素子をターンオンさせる際に、スイッチング素子のゲート電圧が所定電圧に上昇するまでの初期期間だけ、定常的にゲートに印加する所定電圧よりも高い昇圧電圧を印加するようにしている。このため、スイッチング素子のターンオン時に、スイッチング素子のゲートに常に過大な電圧を印加することなくスイッチング動作を速くすることができる。したがって、スイッチング素子のゲートに余分なストレスをかけることなく、遅延時間を短くし、且つスイッチング損失を低減することができるが、駆動回路で消費する電流を低減することはできないという未解決の課題がある。

　そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、絶縁ゲート型スイッチング素子を駆動する駆動回路の消費電流を低減することが可能な絶縁ゲート型スイッチング素子の駆動回路を提供することを目的としている。

　上記目的を達成するために、本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第１の態様は、定電流を発生させる定電流源と、ターンオン時に前記定電流源を介して絶縁ゲート型スイッチング素子のゲートを電源電位側に接続するとともに、ターンオフ時に放電回路を介して前記絶縁ゲート型スイッチング素子のゲートを基準電位側に接続する切り替え回路と、前記絶縁ゲート型スイッチング素子のゲート電圧を検出するゲート電圧検出回路と、該ゲート電圧検出回路で検出したゲート電圧に基づいて前記絶縁ゲート型スイッチング素子のターンオンを検出したときに、前記定電流源を通常電流モードから低消費電流モードに切り替える電流モード選択回路とを備えている。

　この構成によると、絶縁ゲート型スイッチング素子をターンオンさせる際に、ゲート電圧が絶縁ゲート型スイッチング素子のターンオンさせる所定設定電圧に達するまでの間は定電流源を通常電流モードとして、絶縁ゲート型スイッチング素子のゲートに電流を注入する。そして、絶縁ゲート型スイッチング素子がターンオンして、ゲート電圧が所定設定電圧より高くなると、定電流源を低消費電流モードに切り替えて、駆動回路の消費電流を抑制する。

　また、本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第２の形態は、前記定電流源が、ドレイン側に抵抗が接続された第１のトランジスタと、該第１のトランジスタとカレントミラーを構成し、前記抵抗の端子電圧と参照電圧とで定まる定電流を発生させる第２のトランジスタと、該第２のトランジスタとカレントミラー接続され、前記絶縁ゲート型スイッチング素子のゲートにドレインが接続された第３のトランジスタとを備えている。
　この構成によると、第２のトランジスタで定電流を発生させることにより、この定電流に応じた定電流を第３のトランジスタから絶縁ゲート型スイッチング素子のゲートに出力する。

　また、本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第３の形態は、前記定電流源が、ドレイン側に抵抗が接続された第１のトランジスタと、該第１のトランジスタ及び前記抵抗間に接続された前記抵抗の端子電圧と参照電圧とで定まる定電流を発生させる第４のトランジスタと、前記第１のトランジスタとカレントミラーを構成し、前記絶縁ゲート型スイッチング素子のゲートにドレインが接続された第３のトランジスタとを備えている。
　この構成によると、定電流源の構成を簡略化することができる。

　また、本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第４の形態は、前記電流モード選択回路が、前記ゲート電圧検出回路で検出したゲート電圧が所定値未満であるときに前記参照電圧を通常電圧に設定し、前記ゲート電圧検出回路で検出したゲート電圧が所定値以上であるときに前記参照電圧を前記通常電圧より低い低消費モード用電圧に設定するようにしている。
　この構成によると、電流モード選択回路で、ゲート電圧検出回路で検出したゲート電圧が所定値未満であるときに定電流源を通常電流モードとし、ゲート電圧が所定値以上であるときに定電流源を低消費電流モードとすることができる。

　また、本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第５の形態は、前記電流モード選択回路が、正の電源及びグランド間に接続された電源側抵抗及びグランド側抵抗を有する分圧抵抗を有し、前記ゲート電圧検出回路で検出したゲート電圧が所定値未満であるときにグランド側分圧抵抗値を通常値に設定し、前記ゲート電圧検出回路で検出したゲート電圧が所定値以上であるときに前記グランド側分圧抵抗値を前記通常値より小さい低消費モード用抵抗値に設定するようにしている。
　この構成によれば、ゲート電圧に応じて分圧抵抗値を変更することにより、電流モード選択電圧を容易に形成することができる。

　また、本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第６の形態は、前記ゲート電圧検出回路が、前記絶縁ゲート型スイッチング素子のゲート電圧によって異なるレベルの信号を出力する閾値を、当該絶縁ゲート型スイッチング素子のゲート電圧７Ｖ乃至１４．５Ｖに設定されている。
　この構成とすることにより、絶縁ゲート型スイッチング素子が確実にターンオン状態となって低電圧源で低消費電流モードを選択することができる。

　また、本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第７の形態は、前記ゲート電圧検出回路が、前記絶縁ゲート型スイッチング素子のゲート電圧が前記閾値を超えたときに、前記定電流源の電流値を２０分の１から２分の１の間の値に低下させるようにしている。
　この構成とすることにより、駆動回路全体の消費電流を大幅に抑制することができる。

　本発明によれば、絶縁ゲート型スイッチング素子のゲート電圧がターンオン状態となる所定電圧に達するまでは定電流源を通常電流モードとしてターンオン時間を速め、ゲート電圧がターンオン状態となる所定電圧に達したら定電流源を低消費電流モードとして駆動回路の消費電流を抑制することができるという効果が得られる。

本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第１の実施形態を示す回路図である。本発明に適用し得るレベルシフト回路を示す回路図である。本発明に係る絶縁ゲート型スイッチング素子の駆動回路の第２の実施形態を示す回路である。従来の絶縁ゲート型スイッチング素子の駆動回路を示す回路図である。

　以下、本発明の実施の形態を図面に基づいて説明する。
　図１は本発明による絶縁ゲート型スイッチング素子の駆動回路を示すブロック図である。
　図中、１は駆動対象とする絶縁ゲート型スイッチング素子である絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）である。このＩＧＢＴ１は、例えば直流を交流に変換するインバータ回路や、直流を異なる電圧の直流に変換するＤＣ－ＤＣコンバータ等の電力変換装置に組込まれている。ここで、絶縁ゲート型スイッチング素子としてはＩＧＢＴに限定されるものではなく、パワーＭＯＳＦＥＴを適用することができる。

　このＩＧＢＴ１を駆動する駆動回路２は、正の電源Ｖｃｃに接続された正側ラインＬｐ及びグランドに接続されたグランドラインＬｇを有する。また、駆動回路２は、充電回路を構成し定電流を発生する定電流源３、放電回路４、切り替え回路５及び電流モード選択回路６を有する。
　定電流源３は、ゲートを互いに接続してカレントミラー接続された第１、第２及び第３のトランジスタとなるＰチャネルＭＯＳＦＥＴ（（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）１１、１２及び１６を有してカレントミラー回路が構成されている。

　ここで、ＰチャネルＭＯＳＦＥＴ１１のソースは電源ラインＬｐに接続され、ドレインはＰチャネルＭＯＳＦＥＴ１３を介し、電流検出用抵抗２２を介してグランドラインＬｇに接続されている。
　ＰチャネルＭＯＳＦＥＴ１２は、ソースが電源ラインＬｐに接続され、ドレインが第４のトランジスタとなるＮチャネルＭＯＳＦＥＴ１７のドレインに接続され、このＮチャネルＭＯＳＦＥＴ１７のソースがグランドラインＬｇに接続されている。

　さらに、ＰチャネルＭＯＳＦＥＴ１６は、ソースが電源ラインＬｐに接続され、ドレインがＩＧＢＴ１のゲートに接続されている。
　また、定電流源３は、非反転入力側に後述する電流モード選択回路６から出力される参照電圧Ｖｒｅｆが入力され、反転入力端子に電流検出用抵抗２２の端子電圧が入力されたオペアンプ２３を有する。このオペアンプ２３の出力がＮチャネルＭＯＳＦＥＴ１７のゲートに供給されている。

　なお、ＰチャネルＭＯＳＦＥＴ１１，１２，１６のチャネル長は実質的に同一で、ＰチャネルＭＯＳＦＥＴ１６のチャネル幅はＰチャネルＭＯＳＦＥＴ１２のチャネル幅よりも１０倍以上であることが好ましい。また、抵抗２２、３１～３３の温度特性は、１００ｐｐｍ／℃以下であることが好ましい。
　また、放電回路４は、外部の制御装置から例えばパルス幅変調（ＰＷＭ）信号でなる駆動信号Ｖｉｎが入力されるバッファ１８と、このバッファ１８の出力側にゲートが接続されたＮチャネルＭＯＳＦＥＴ１９とを備えている。

　ＮチャネルＭＯＳＦＥＴ１９は、ソースがグランドラインＬｇに接続され、ドレインがＰチャネルＭＯＳＦＥＴ１６のソース及びＩＧＢＴ１のゲートとの接続点に接続されている。したがって、ＮチャネルＭＯＳＦＥＴ１８のソースがグランドラインＬｇを介してＩＧＢＴ１のエミッタに接続されている。

　切り替え回路５は、レベルシフト回路２０及びＰチャネルＭＯＳＦＥＴ１４，１５を有する。ＰチャネルＭＯＳＦＥＴ１４は、ソースをＰチャネルＭＯＳＦＥＴ１２のゲートに接続し、ボディ端子を電源ラインＬｐに接続し、ドレインをＰチャネルＭＯＳＦＥＴ１６のゲートに接続している。ＰチャネルＭＯＳＦＥＴ１５は、ソースを電源ラインＬｐに接続し、ドレインをＰチャネルＭＯＳＦＥＴ１４のドレイン及びＰチャネルＭＯＳＦＥＴ１６のゲートの接続点に接続している。

　そして、レベルシフト回路２０は、入力端子Ａに前述した駆動信号Ｖｉｎを入力するとともに、非反転出力端子Ｂ及び反転出力端子ＢＢをＰチャネルＭＯＳＦＥＴ１４及び１５のゲートに個別に接続している。
　このレベルシフト回路２０は、図２に示すように、電源ラインＬｐ及びグランドラインＬｇ間に、ＰチャネルＭＯＳＦＥＴ４１、抵抗４７及びＮチャネルＭＯＳＦＥＴ４３の直列回路が接続され、この直列回路と並列に、ＰチャネルＭＯＳＦＥＴ４２、抵抗４８及びＮチャネルＭＯＳＦＥＴ４４の直列回路が接続されている。

　そして、ＰチャネルＭＯＳＦＥＴ４１のゲートをＰチャネルＭＯＳＦＥＴ４２のドレインに接続し、同様にＰチャネルＭＯＳＦＥＴ４２のゲートをＰチャネルＭＯＳＦＥＴ４１のドレインに接続している。また、ＰチャネルＭＯＳＦＥＴ４１及び４２と並列にそれぞれツェナーダイオード４５及び４６を接続している。
　また、ツェナーダイオード４５のアノード及びＰチャネルＭＯＳＦＥＴ４１のドレインの接続点から反転出力端子ＢＢを導出し、ツェナーダイオード４６のアノード及びＰチャネルＭＯＳＦＥＴ４２のドレインの接続点から正転出力端子Ｂを導出している。さらに、ＮチャネルＭＯＳＦＥＴ４３及び４４のゲートを、論理反転回路４９を介して接続し、ＮチャネルＭＯＳＦＥＴ４３のゲート及び論理反転回路４９の接続点を入力端子Ａとする。

　このレベルシフト回路２０は、入力端子Ａに入力される駆動信号がハイレベルである場合には、ＮチャネルＭＯＳＦＥＴ４３がオン状態となり、ＮチャネルＭＯＳＦＥＴ４４がオフ状態となる。このため、ＰチャネルＭＯＳＦＥＴ４２がオン状態となり、ＰチャネルＭＯＳＦＥＴ４１がオフ状態となる。したがって、正転出力端子Ｂからハイレベルの出力信号が出力され、反転出力端子ＢＢからローレベルの出力信号が出力される。

　一方、レベルシフト回路２０は、駆動信号Ｖｉｎがローレベルである場合には、ＮチャネルＭＯＳＦＥＴ４３がオフ状態となり、ＮチャネルＭＯＳＦＥＴ４４がオン状態となる。このため、ＰチャネルＭＯＳＦＥＴ４１がオン状態となり、ＰチャネルＭＯＳＦＥＴ４２がターンオフする。したがって、正転出力端子Ｂの出力信号がローレベルとなり、反転出力端子ＢＢの出力信号がハイレベルとなる。

　また、電流モード選択回路６は、電源ラインＬｐ及びグランドラインＬｇ間に直列に接続された電源側抵抗３１、グランド側抵抗３２及び３３を有する。また、電流モード選択回路６は、バイパス用のＮチャネルＭＯＳＦＥＴ３４をグランド側抵抗３３と並列に接続し、このＮチャネルＭＯＳＦＥＴ３４のゲートにバッファ３５の出力側を接続している。

　一方、前述したＰチャネルＭＯＳＦＥＴ１６のドレイン及びＩＧＢＴ１のゲートとの接続点にゲート電圧検出回路７が接続されている。このゲート電圧検出回路７は、ゲート電圧ＶｇがＩＧＢＴ１の閾値電圧より十分に高い所定設定電圧Ｖｓ（例えば１３Ｖ）以上となったことを検出するように構成されている。そして、ゲート電圧検出回路７は、Ｖｇ＜Ｖｓであるときにローレベルのゲート電圧検出信号Ｖｄｇを電流モード選択回路６のバッファ３５に出力し、Ｖｇ≧Ｖｓであるときにハイレベルのゲート電圧検出信号Ｖｄｇを電流モード選択回路６のバッファ３５に出力する。ここで、ゲート電圧検出回路７の所定設定電圧Ｖｓは、ＩＧＢＴ１が確実にターンオンするゲート電圧である７Ｖから１４．５Ｖの間に設定することが好ましい。

　したがって、電流モード選択回路６では、ゲート電圧検出回路７で検出したＩＧＢＴ１のゲート電圧Ｖｇが所定閾値Ｖｓ未満（Ｖｇ＜Ｖｓ）であるときには、ゲート電圧検出信号Ｖｄｇがローレベルとなることにより、ＮチャネルＭＯＳＦＥＴ３４がオフ状態を維持している。このため、グランド側抵抗３２にグランド側抵抗３３が接続された状態となり、電源側抵抗３１及びグランド側抵抗３２の接続点から出力される参照電圧Ｖｒｅｆ１は、電源側抵抗３１の抵抗値をＲ１、グランド側抵抗３２及び３３の抵抗値をそれぞれＲ２及びＲ３としたとき下記（１）式で表される。
　Ｖｒｅｆ１＝｛（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）｝Ｖｃｃ　　………（１）

　一方、ＩＧＢＴ１がターンオンするに十分な所定設定電圧Ｖｓ以上のゲート電圧Ｖｇとなると、これがゲート電圧検出回路７で検出されてゲート電圧検出信号Ｖｄｇがローレベルとなることにより、ＮチャネルＭＯＳＦＥＴ３４がターンオフ状態に移行する。このため、ＮチャネルＭＯＳＦＥＴ３４によってグランド側抵抗Ｒ３がバイパスされることになり、グランド側抵抗３２がＮチャネルＭＯＳＦＥＴ３４を介してグランドラインＬｇに接続される。したがって、電源側抵抗３１及びグランド側抵抗３２の接続点から出力される参照電圧Ｖｒｅｆ２は、下記（２）式で表される。
　Ｖｒｅｆ２＝｛（Ｒ２）／（Ｒ１＋Ｒ２）｝Ｖｃｃ　　………（２）

　この場合、電源電圧Ｖｃｃ＝１５Ｖ、抵抗３１の抵抗値Ｒ１＝５０ｋΩ、抵抗３２の抵抗値Ｒ２＝２ｋΩ、抵抗３３の抵抗値Ｒ３＝１０ｋΩ、抵抗２２の抵抗値Ｒ４＝２ｋΩとしたときに、ゲート電圧検出回路７のゲート電圧検出信号Ｖｄｇがローレベルであるときには、参照電圧Ｖｒｅｆ１＝２．９０Ｖとなり、ＮチャネルＭＯＳＦＥＴ１７を流れるミラー電流Ｉ１＝１．４５ｍＡとなる。
　一方、ゲート電圧検出回路７のゲート電圧検出信号Ｖｄｇがハイレベルであるときには、参照電圧Ｖｒｅｆ２＝０．５８Ｖとなり、ＮチャネルＭＯＳＦＥＴ１７を流れるミラー電流Ｉ１＝０．２９ｍＡとなり、ゲート電圧検出信号Ｖｄｇがローレベルである場合のミラー電流の約１／５となる。

　次に、上記第１の実施形態の動作を説明する。
　今、外部の制御装置から、ＩＧＢＴをオフさせる信号として、駆動信号Ｖｉｎにハイレベルの信号が入力されることにより、レベルシフト回路２０では、正転出力端子Ｂの出力信号がハイレベルとなり、反転出力端子ＢＢの出力信号がローレベルとなる。なお、駆動信号としてパルス幅変調信号が入力されない場合は、ＩＧＢＴをオフ状態で保持するために、駆動信号Ｖｉｎにはハイレベルの信号を入力し続けるものとする。

　このため、ＰチャネルＭＯＳＦＥＴ１４がオフ状態となり、ＰチャネルＭＯＳＦＥＴ１５がオン状態となり、ＰチャネルＭＯＳＦＥＴ１６がオフ状態となる。一方、放電回路ではＮチャネルＭＯＳＦＥＴ１９がオン状態となる。したがって、定電流源３を通じてのＩＧＢＴ１のゲートへの電流注入すなわち充電は行われず、ＩＧＢＴ１のゲートが放電回路４のＮチャネルＭＯＳＦＥＴ１９を通じてグランドラインＬｇに接続されることにより、放電状態を継続し、ＩＧＢＴ１はターンオフ状態となり、あるいはオフ状態を維持する。

　このＩＧＢＴ１のターンオフ状態から、駆動信号Ｖｉｎがローレベルとなると、レベルシフト回路の２０の正転出力端子Ｂの出力信号がローレベルとなり、反転出力端子ＢＢの出力信号がハイレベルとなる。このため、ＰチャネルＭＯＳＦＥＴ１４がオン状態となり、ＰチャネルＭＯＳＦＥＴ１５がオフ状態となる。これにより、定電流源３でカレントミラー回路が構成されて、ＰチャネルＭＯＳＦＥＴ１６を通じてミラー電流Ｉ１１がＩＧＢＴ１のゲートに注入されて充電が開始される。

　このとき、ＩＧＢＴ１のゲート電圧Ｖｇは所定設定電圧Ｖｓより低いため、ゲート電圧検出回路７から出力されるゲート電圧検出信号Ｖｄｇはローレベルを維持する。このため、電流モード選択回路６のＮチャネルＭＯＳＦＥＴ３４はオフ状態を維持し、比較的高い参照電圧Ｖｒｅｆ１（＝２．９０Ｖ）がオペアンプ２３の非反転入力端子に供給される。このオペアンプ２３の出力信号が比較的高い電圧となるので、ＮチャネルＭＯＳＦＥＴ１７がオン状態となり、比較的高いミラー電流Ｉ１が流れる。したがって、定電流源３がＰチャネルＭＯＳＦＥＴ１６からミラー電流Ｉ１に応じたｋ倍の電流ｋＩ１をＩＧＢＴ１のゲートに注入する通常電流モードとなる。これにより、定電流源３を介してＩＧＢＴ１をターンオンさせることができる。

　このとき、ＰチャネルＭＯＳＦＥＴ１６を流れる電流ｋＩ１がＩＧＢＴ１のゲート容量に注入されることによりゲート電圧Ｖｇが上昇する。そして、ゲート電圧ＶｇがＩＧＢＴ１の閾値電圧より十分に高い所定設定電圧Ｖｓに達すると、ゲート電圧検出回路７からハイレベルのゲート電圧検出信号Ｖｄｇが出力される。このゲート電圧検出信号Ｖｄｇが電流モード選択回路６のバッファ３５に供給されるので、ＮチャネルＭＯＳＦＥＴ３４がオン状態となる。このため、グランド側抵抗３３がバイパスされてグランド側抵抗３２が直接グランドラインＬｇに接続される。

　したがって、参照電圧がＶｒｅｆ１（＝２．９０Ｖ）からＶｒｅｆ２（＝０．５８Ｖ）に低下し、オペアンプ２３の出力電圧も低下することから、ＮチャネルＭＯＳＦＥＴ１７を通じるミラー電流Ｉ１が前述したように約１／５に低下する。このため、ＰチャネルＭＯＳＦＥＴ１６を通じてＩＧＢＴ１に供給されるｋ倍のミラー電流ｋＩ１も減少する。しかしながら、ＩＧＢＴ１のゲート容量は充電状態を維持するので、オン状態を継続する。

　このとき、ＩＧＢＴ１のターンオン時に、ゲート電圧の立ち上がり時間は駆動信号Ｖｉｎのスイッチング周期に比べて極めて短いため、ターンオン期間中にゲート電圧が所定設定電圧Ｖｓ未満となっている時間は極めて短い。このため、ミラー電流Ｉ１の平均値は、ゲート電圧検出回路７のゲート電圧検出信号Ｖｄｇがハイレベルとなっているときの０．２９ｍＡに略等しくなり、低消費電力モードとすることができる。

　因みに、ゲート電圧検出回路７及び電流モード選択回路６を備えていない従来例の場合には、ミラー電流Ｉ１はＩＧＢＴ１のターンオン期間中１．４５ｍＡが流れ続けることになり、駆動回路の消費電流が高い状態を維持する。
　しかしながら、本実施形態では、ＩＧＢＴ１のターンオン期間中に、１．４５ｍＡ－０．２９ｍＡ＝１．１６ｍＡ分の消費電流を低減させることが可能となる。ターンオン期間は駆動信号Ｖｉｎの積算時間のおよそ半分となるため、通常スイッチング状態では、１．１６ｍＡ／２＝０．５８ｍＡ程度の消費電流を削減することができる。

　一方、駆動信号Ｖｉｎがハイレベルになると、レベルシフト回路２０の正転出力端子Ｂから出力される出力信号はハイレベルになるとともに、反転出力端子ＢＢから出力される出力信号はローレベルとなる。このため、ＰチャネルＭＯＳＦＥＴ１４はオフ状態となるとともに、ＰチャネルＭＯＳＦＥＴ１５はオン状態となり、ＰチャネルＭＯＳＦＥＴ１６はオフ状態となり、ＩＧＢＴ１への電流ｋＩ１の注入が停止される。

　これと同時に、放電回路４のバッファ１８にハイレベルの駆動信号Ｖｉｎが入力されているので、この放電回路４のＮチャネルＭＯＳＦＥＴ１９がオン状態となる。この結果、ＩＧＢＴ１のゲートの電荷がＰチャネルＭＯＳＦＥＴ１９を通じてグランドラインＬｇに引き抜かれることになり、放電状態となって、ゲート電圧が低下し、ＩＧＢＴ１がターンオフされる。

　このように、上記第１の実施形態によると、ＩＧＢＴ１をターンオンさせる際に、ゲート電圧ＶｇがＩＧＢＴ１をターンオンさせる閾値電圧より十分に高い所定設定電圧Ｖｓ未満であるときには、電流モード選択回路６で高い参照電圧Ｖｒｅｆ１をオペアンプ２３に供給して、定電流源３のミラー電流Ｉ１を通常電流値に設定して定電流源３を通常電流モードとする。その後、ゲート電圧Ｖｇが所定設定電圧Ｖｓに達したときには、電流モード選択回路６で低い参照電圧Ｖｒｅｆ２をオペアンプ２３に供給して、定電流源３のミラー電流Ｉ１を通常電流値の約１／５に低下させて定電流源３を低消費電流モードとする。この結果、ＩＧＢＴ１のターンオン時間を速めながら駆動回路の消費電流を低減することができる。

　また、定電流源３におけるＰチャネルＭＯＳＦＥＴ１１と抵抗２２との間にＰチャネルＭＯＳＦＥＴ１３を適用することにより、ＩＧＢＴ１のゲート電位がグランド電位から電源電位Ｖｃｃに変化すると、ＩＧＢＴ２１のゲート電位と略同じ電圧をＰチャネルＭＯＳＦＥＴ１１のドレインに印加することが可能となり、ＰチャネルＭＯＳＦＥＴ１１，１６のカレントミラーの電流バランスを維持することが可能となる。このため、ＩＧＢＴ１のゲート電位（駆動回路のＯＵＴ端子電圧）によることなくＰチャネルＭＯＳＦＥＴ１６を流れる電流の大きさを一定に保つことができる。

　また、定電流源３を、定電流を検出する第１のトランジスタとなるＰチャネルＭＯＳＦＥＴ１１と定電流を制御する第２のトランジスタとなるＰチャネルＭＯＳＦＥＴ１２とを設ける構成とすることにより、安定した定電流を発生することができる。
　さらに、電流モード選択回路６を分圧抵抗３１～３３とスイッチング素子３４とで構成することにより、ゲート電圧検出信号Ｖｄｇに基づく参照電圧Ｖｒｅｆの変更を容易に行うことができる。

　次に、本発明の第２の実施形態を図３について説明する。
　この第２の実施形態では、前述した第１の実施形態において、第２及び第４のトランジスタとなるＰチャネルＭＯＳＦＥＴ１２及び１３を省略して定電流源の構成を簡略化したものである。
　すなわち、第２の実施形態では、前述した第１の実施形態における図１の構成において、第２及び第４のトランジスタとなるＰチャネルＭＯＳＦＥＴ１２及び１３が省略されている。また、オペアンプ２３の出力信号がゲートに入力されるＮチャネルＭＯＳＦＥＴ１７を第１のトランジスタとなるＰチャネルＭＯＳＦＥＴ１１と抵抗２２との間に接続している。その他の構成は、前述した図１と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。

　また、電流モード選択回路６では、電源電圧Ｖｃｃ＝１５Ｖ、抵抗３１の抵抗値Ｒ１＝２０ｋΩ、抵抗３２の抵抗値Ｒ２＝１ｋΩ、抵抗３３の抵抗値Ｒ３＝５ｋΩ、抵抗２２の抵抗値Ｒ４＝３ｋΩとしたときに、ゲート電圧検出回路７のゲート電圧検出信号Ｖｄｇがローレベルであるときには、前記（１）式により、参照電圧Ｖｒｅｆ１＝３．４６Ｖとなり、ＮチャネルＭＯＳＦＥＴ１７を流れるミラー電流Ｉ１＝１．１５ｍＡとなる。

　一方、ゲート電圧検出回路７のゲート電圧検出信号Ｖｄｇがハイレベルであるときには、前記（２）式により参照電圧Ｖｒｅｆ２＝０．７１Ｖとなり、ＮチャネルＭＯＳＦＥＴ１７を流れるミラー電流Ｉ１＝０．２４ｍＡとなり、ゲート電圧検出信号Ｖｄｇがローレベルである場合のミラー電流の約１／５となる。
　この第２の実施形態によると、今、外部の制御装置から例えばパルス幅変調（ＰＷＭ）信号でなる駆動信号Ｖｉｎが入力されていない場合には、駆動信号Ｖｉｎがハイレベルを維持することにより、レベルシフト回路２０では、正転出力端子Ｂの出力信号がハイレベルとなり、反転出力端子ＢＢの出力信号がローレベルとなる。

　このため、ＰチャネルＭＯＳＦＥＴ１４がオフ状態となり、ＰチャネルＭＯＳＦＥＴ１５がオン状態となり、ＰチャネルＭＯＳＦＥＴ１６がオフ状態となる。一方、放電回路４ではＮチャネルＭＯＳＦＥＴ１９がオン状態となる。
　したがって、定電流源３を通じてのＩＧＢＴ１のゲートへの電流注入（充電）は行われず、ＩＧＢＴ１のゲートが放電回路４のＮチャネルＭＯＳＦＥＴ１９を通じてグランドラインＬｇに接続されることにより、放電状態を継続し、ＩＧＢＴ１はオフ状態を維持する。

　このＩＧＢＴ１のオフ状態から、駆動信号Ｖｉｎがローレベルとなると、レベルシフト回路の２０の正転出力端子Ｂの出力信号がローレベルとなり反転出力端子ＢＢの出力信号がハイレベルとなる。このため、ＰチャネルＭＯＳＦＥＴ１４がオン状態となり、ＰチャネルＭＯＳＦＥＴ１５がオフ状態となる。これにより、定電流源３でカレントミラー回路が構成されて、ＰチャネルＭＯＳＦＥＴ１６を通じてミラー電流Ｉ１１がＩＧＢＴ１のゲートに供給されて電流の注入すなわち充電が開始される。

　このとき、ＩＧＢＴ１のゲート電圧Ｖｇは所定閾値電圧Ｖｓより低いため、ゲート電圧検出回路７から出力されるゲート電圧検出信号Ｖｄｇはローレベルを維持する。このため、電流モード選択回路６のＮチャネルＭＯＳＦＥＴ３４はオフ状態を維持し、比較的高い参照電圧Ｖｒｅｆ１（＝３．４６Ｖ）がオペアンプ２３の非反転入力端子に供給される。このオペアンプ２３の出力信号が比較的高い電圧となるので、ＮチャネルＭＯＳＦＥＴ１７がオン状態となり、比較的高いミラー電流Ｉ１（＝１．１５ｍＡ）が流れる。したがって、ＰチャネルＭＯＳＦＥＴ１６からミラー電流Ｉ１に応じたｋ倍の電流ｋＩ１がＩＧＢＴ１のゲートに注入される。これにより、定電流源３を介してＩＧＢＴ１をターンオンさせる。

　このとき、ＰチャネルＭＯＳＦＥＴ１６を流れる電流ｋＩ１がＩＧＢＴ１のゲート容量に注入されることによりゲート電圧Ｖｇが上昇し、ＩＧＢＴ１の閾値電圧より十分に高い所定設定電圧Ｖｓに達すると、ゲート電圧検出回路７からハイレベルのゲート電圧検出信号Ｖｄｇが出力される。このゲート電圧検出信号Ｖｄｇが電流モード選択回路６のバッファ３５に供給されるので、ＮチャネルＭＯＳＦＥＴ３４がオン状態となる。このため、グランド側抵抗３３がバイパスされてグランド側抵抗３２が直接グランドラインＬｇに接続される。

　これに応じて、参照電圧がＶｒｅｆ１（＝３．４６Ｖ）からＶｒｅｆ２（＝０．７１Ｖ）に低下し、オペアンプ２３の出力電圧も低下することから、ＮチャネルＭＯＳＦＥＴ１７を通じるミラー電流Ｉ１が前述したように約１／５に低下する。このため、ＰチャネルＭＯＳＦＥＴ１６を通じてＩＧＢＴ１に供給されるｋ倍のミラー電流ｋＩ１も減少する。しかしながら、ＩＧＢＴ１のゲート容量は充電状態を維持するので、オン状態を継続する。

　このとき、ＩＧＢＴ１のターンオン時に、ゲート電圧の立ち上がり時間は駆動信号Ｖｉｎのスイッチング周期に比べて極めて短いため、ターンオン期間中にゲート電圧が所定設定電圧Ｖｓ未満となっている時間は極めて短い。このため、ミラー電流Ｉ１の平均値は、ゲート電圧検出回路７のゲート電圧検出信号Ｖｄｇがハイレベルとなっているときの０．２４ｍＡに略等しくなり、低消費電力モードとすることができる。

　因みに、ゲート電圧検出回路７及び電流モード選択回路６を備えていない従来例の場合には、ミラー電流Ｉ１はＩＧＢＴ１のターンオン期間中１．１５ｍＡが流れ続けることになり、駆動回路の消費電流が高い状態を維持する。
　しかしながら、本実施形態では、ＩＧＢＴ１のターンオン期間中に、１．１５ｍＡ－０．２４ｍＡ＝０．９１ｍＡ分の消費電流を低減させることが可能となる。ターンオン期間は駆動信号Ｖｉｎの積算時間のおよそ半分となるため、通常スイッチング状態では、０．９１ｍＡ／２＝０．４５５ｍＡ程度の消費電流を削減することができる。

　一方、駆動信号Ｖｉｎがハイレベルになると、レベルシフト回路２０の正転出力端子Ｂから出力される出力信号はハイレベルになるとともに、反転出力端子ＢＢから出力される出力信号はローレベルとなる。このため、ＰチャネルＭＯＳＦＥＴ１４はオフ状態となるとともに、ＰチャネルＭＯＳＦＥＴ１５はオン状態となり、ＰチャネルＭＯＳＦＥＴ１６はオフ状態となって、ＩＧＢＴ１への電流ｋＩ１の注入が停止される。

　このように、上記第２の実施形態によれば、ＩＧＢＴ１をターンオンさせる際に、ゲート電圧ＶｇがＩＧＢＴ１をターンオンさせる閾値電圧より十分に高い所定設定電圧Ｖｓ未満であるときには、電流モード選択回路６で高い参照電圧Ｖｒｅｆ１をオペアンプ２３に供給して、定電流源３のミラー電流Ｉ１を通常電流値に設定して定電流源３を通常電流モードとする。その後、ゲート電圧Ｖｇが所定設定電圧Ｖｓに達したときには、電流モード選択回路６で低い参照電圧Ｖｒｅｆ２をオペアンプ２３に供給して、定電流源３のミラー電流Ｉ１を通常電流値の約１／５に低下させて定電流源３を低消費電流モードとする。この結果、ＩＧＢＴ１のターンオン時間を速めながら駆動回路全体の消費電流を低減することができる。

　なお、上記第１及び第２の実施形態においては、絶縁ゲート型スイッチング素子としてＩＧＢＴ１を適用した場合について説明したが、これに限定されるものではなく、ＭＯＳＦＥＴ等の他の絶縁ゲート型スイッチング素子を適用するようにしてもよい。

　また、上記第１及び第２の実施形態においては、通常電流モードの電流値に比較して低消費モードの電流値を約１／５に低減した場合について説明したが、これに限定されるものではなく、絶縁ゲート型スイッチング素子のゲート電圧Ｖｇが所定設定電圧Ｖｓ以上となったときに、定電流源３の電流値を２０分の１から２分の１の間の値に低下させるようにすればよいものである。ここで、定電流源３の低消費電流モードの電流値を通常電流モードの２０分１未満とすると、絶縁ゲート型スイッチング素子のゲートに与える電流値が少なすぎてターンオン状態を維持することが困難となり、２分の１未満とすると消費電流の低減効果が少ない。

　また、上記第１及び第２の実施形態においては、定電流源３、放電回路４、切り替え回路５及び電流モード選択回路６の能動素子としてＭＯＳＦＥＴを適用した場合について説明したが、これに限定されるものではなく、ＦＥＴやバイポーラトランジスタ等の任意の能動素子を適用することができる。

　本発明によれば、絶縁ゲート型スイッチング素子のゲート電圧がターンオン状態となる所定電圧に達するまでは定電流源を通常電流モードとしてターンオン時間を速め、ゲート電圧がターンオン状態となる所定電圧に達したら定電流源を低消費電流モードとして駆動回路の消費電流を抑制することができる絶縁ゲート型スイッチング素子の駆動回路を提供できる。

　１…ＩＧＢＴ、２…駆動回路、３…定電流源、４…放電回路、５…切り替え回路、６…電流モード選択回路、７…ゲート電圧検出回路、１１～１６…ＰチャネルＭＯＳＦＥＴ、１７，１８，３４…ＮチャネルＭＯＳＦＥＴ、２０…レベルシフト回路、２３…オペアンプ、３１…電源側抵抗、３２，３３…グランド側抵抗

Claims

　定電流を発生させる定電流源と、
　ターンオン時に前記定電流源を介して絶縁ゲート型スイッチング素子のゲートを電源電位側に接続するとともに、ターンオフ時に放電回路を介して前記絶縁ゲート型スイッチング素子のゲートを基準電位側に接続する切り替え回路と、
　前記絶縁ゲート型スイッチング素子のゲート電圧を検出するゲート電圧検出回路と、
　該ゲート電圧検出回路で検出したゲート電圧に基づいて前記絶縁ゲート型スイッチング素子のターンオンを検出したときに、前記定電流源を通常電流モードから低消費電流モードに切り替える電流モード選択回路と
　を備えたことを特徴とする絶縁ゲート型スイッチング素子の駆動回路。
　前記定電流源は、ドレイン側に抵抗が接続された第１のトランジスタと、該第１のトランジスタとカレントミラーを構成し、前記抵抗の端子電圧と参照電圧とで定まる定電流を発生させる第２のトランジスタと、該第２のトランジスタとカレントミラー接続され、前記絶縁ゲート型スイッチング素子のゲートにドレインが接続された第３のトランジスタとを備えていることを特徴とする請求項１に記載の絶縁ゲート型スイッチング素子の駆動回路。
　前記定電流源は、ドレイン側に抵抗が接続された第１のトランジスタと、該第１のトランジスタ及び前記抵抗間に接続された前記抵抗の端子電圧と参照電圧とで定まる定電流を発生させる第４のトランジスタと、前記第１のトランジスタとカレントミラーを構成し、前記絶縁ゲート型スイッチング素子のゲートにドレインが接続された第３のトランジスタとを備えていることを特徴とする請求項１に記載の絶縁ゲート型スイッチング素子の駆動回路。
　前記電流モード選択回路は、前記ゲート電圧検出回路で検出したゲート電圧が所定値未満であるときに前記参照電圧を通常電圧に設定し、前記ゲート電圧検出回路で検出したゲート電圧が所定値以上であるときに前記参照電圧を前記通常電圧より低い低消費モード用電圧に設定することを特徴とする請求項１乃至３の何れか１項に記載の絶縁ゲート型スイッチング素子の駆動回路。
　前記電流モード選択回路は、正の電源及びグランド間に接続された電源側抵抗及びグランド側抵抗を有する分圧抵抗を有し、前記ゲート電圧検出回路で検出したゲート電圧が所定値未満であるときにグランド側分圧抵抗値を通常値に設定し、前記ゲート電圧検出回路で検出したゲート電圧が所定値以上であるときに前記グランド側分圧抵抗値を前記通常値より小さい低消費モード用抵抗値に設定することを特徴とする請求項１乃至３の何れか１項に記載の絶縁ゲート型スイッチング素子の駆動回路。
　前記ゲート電圧検出回路は、前記絶縁ゲート型スイッチング素子のゲート電圧によって異なるレベルの信号を出力する閾値が、当該絶縁ゲート型スイッチング素子のゲート電圧７Ｖ乃至１４．５Ｖであることを特徴とする請求項１乃至３の何れか１項に記載の絶縁ゲート型スイッチング素子の駆動回路。
　前記ゲート電圧検出回路は、前記絶縁ゲート型スイッチング素子のゲート電圧が前記閾値を超えたときに、前記定電流源の電流値を２０分の１から２分の１の間の値に低下させることを特徴とする請求項６に記載の絶縁ゲート型スイッチング素子の駆動回路。