JP4520241B2 - 半導体装置およびカメラ - Google Patents

半導体装置およびカメラ Download PDF

Info

Publication number
JP4520241B2
JP4520241B2 JP2004221685A JP2004221685A JP4520241B2 JP 4520241 B2 JP4520241 B2 JP 4520241B2 JP 2004221685 A JP2004221685 A JP 2004221685A JP 2004221685 A JP2004221685 A JP 2004221685A JP 4520241 B2 JP4520241 B2 JP 4520241B2
Authority
JP
Japan
Prior art keywords
load
source follower
stage
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004221685A
Other languages
English (en)
Other versions
JP2006042139A (ja
Inventor
良一 永吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004221685A priority Critical patent/JP4520241B2/ja
Priority to EP05014983A priority patent/EP1622259A1/en
Priority to US11/183,808 priority patent/US7274224B2/en
Priority to KR1020050068739A priority patent/KR100719189B1/ko
Publication of JP2006042139A publication Critical patent/JP2006042139A/ja
Application granted granted Critical
Publication of JP4520241B2 publication Critical patent/JP4520241B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • H03F3/343DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42Modifications of amplifiers to extend the bandwidth
    • H03F1/48Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Amplifiers (AREA)

Description

本発明は、固体撮像素子のアンプ装置等に好適なソースフォロアアンプを有する半導体装置およびカメラに関する。
近年、携帯電話機等の携帯端末装置においては、CCDイメージセンサや、MOSイメージセンサ等により構成されるデジタルカメラが搭載されており、このデジタルカメラにより、静止画や動画を撮影できるようになっている。この場合、動画撮影時の画素信号については、複数の画像を連続的に撮影するためにその画素信号の周波数を高くすることが要求されるが、静止画撮影時においては、その画素信号の周波数は低くてもよい。このため、例えば、同一CCDで駆動周波数を可変にする場合に、アンプノイズと消費電力の観点からソースフォロアアンプにおける周波数帯域幅を必要最小限に抑えることが望ましい。このため、最終段を含む後段のロードトランジスタのゲート電極に印加するバイアスを可変にすることによりコンダクタンスを変化させ、周波数帯域幅を調整する半導体装置が従来から考えられている(例えば、特許文献1。)。
図8は、従来の半導体装置を示す回路図である。
図8に示されるように、従来の半導体装置900は、3段のソースフォロアアンプで構成される。1段目(初段)ソースフォロアアンプは、ドライブトランジスタD1と、ロードトランジスタL1とから構成され、2段目(終段の1つ前の段)ソースフォロアアンプは、ドライブトランジスタD2と、ロードトランジスタL2とから構成され、3段目(終段)ソースフォロアアンプは、ドライブトランジスタD3と、ロードトランジスタL3とから構成される。なお、これらのドライブトランジスタD1,D2,D3およびロードトランジスタL1,L2,L3は、MOSトランジスタで構成される。
各段ソースフォロアアンプにおけるドライブトランジスタD1,D2,D3のドレインは、電源供給端子VDDにそれぞれ接続される。また、各段ソースフォロアアンプにおけるロードトランジスタL1,L2,L3のソースは、接地端子GNDにそれぞれ接続される。
1段目ソースフォロアアンプにおけるドライブトランジスタD1のソースは、ロードトランジスタL1のドレインに接続されるとともに、2段目ソースフォロアアンプにおけるドライブトランジスタD2のゲートに接続される。ドライブトランジスタD1のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Vinに接続される。
2段目ソースフォロアアンプにおけるドライブトランジスタD2のソースは、ロードトランジスタL2のドレインと接続されるとともに、3段目ソースフォロアアンプにおけるドライブトランジスタD3のゲートに接続される。
3段目ソースフォロアアンプにおけるドライブトランジスタD3のソースは、ロードトランジスタL3のドレインと接続されるとともに、信号を外部に取り出すために出力端子Voutに接続される。
また、1段目ソースフォロアアンプにおけるロードトランジスタL1のゲートは、接地端子GNDに接続される。これに対して、2段目、3段目ソースフォロアアンプにおけるロードトランジスタL2.L3のゲートには、入力端子Vinに入力される信号の周波数帯域に応じた可変のバイアス電圧LGが共通に印加される。これにより、消費電力と帯域を連続的に変更できるようになっている。
ここで、1段ソースフォロアアンプにおいて、ドライブトランジスタDの移動度をμD、ゲート幅をWD、ゲート長をLD、ゲート容量をCoxD、しきい値電圧をVtD、入力電圧をVi、出力電圧をVoとすると、ドライブトランジスタDの相互コンダクタンスgmDは、(1)式で表される。
gmD=μD・CoxD・(WD/LD)・(Vi−Vo−VtD) …(1)
また、ソースフォロアアンプの出力の負荷容量をCとすると、増幅率が直流成分の増幅率と比較して3dB低下する周波数として定義される帯域ftは、(2)式で表される。
ft=2・π・gmD/C …(2)
なお、負荷容量Cは、次段ドライブトランジスタ入力容量や、配線容量等から成っている。また、最終段は外部回路と接続することから、他段より負荷容量が大きくなる。
また、ロードトランジスタLの移動度をμL、ゲート幅をWL、ゲート長をLL、ゲート容量をCoxL、しきい値電圧をVtL、ゲートソース間の電圧をVgsLとすると、消費電流Iは、定電流源として機能しているロードトランジスタLにより決定され、(3)式で表される。
I=(1/2)・μL・CoxL・(WL/LL)・(VgsL−VtL)…(3)
また、ドライブトランジスタDのバックゲートの相互コンダクタンスをgmb、ドライブトランジスタDのコンダクタンスをgdsD、ロードトランジスタLのコンダクタンスをgdsLとすると、ゲインGは、(4)式で表される。
G=gmD/(gmD+gmb+gdsD+gdsL) …(4)
さらに、(4)式に(1)式、(3)式を代入する際に、分母のWDの係数をa、WLの係数をb、分子のWDの係数をcとすると、ゲインGは、(5)式で表すことができる。
G=(c・WD)/(a・WD+b・WL) …(5)
また、ソースフォロアアンプの出力電圧Voの動作点は、ドライブトランジスタDとロードトランジスタLの抵抗比で決まる。
一般に、ソースフォロアアンプは、出力インピーダンス低減のために、出力信号の外部取り出し部に何段か重ねて用いられる。
このような多段ソースフォロアアンプにおいては、最前段から順次ドライブトランジスタDのWD/LDを大きくすることにより(1)式に示すgmDを大きくすることで、後段にいくほど負荷容量が大きくなるという事実に対し、(2)式に示す帯域がほぼ一定になるようにする(帯域一定化技術)。
ただし、その場合には、ドライブトランジスタDのWD/LDだけ大きくなると、動作点がずれるため、ロードトランジスタLのWL/LLも増加させるので、(3)式よりも消費電流が増加する。また、消費電流は後段にいくほど大きくなっていく。
したがって、静止画を撮像する場合には、余分な電流は後段付近で節約するのが効率的である。
ところで、消費電流を低減する方法の1つとして、後段のロードトランジスタのゲートバイアスを可変にすることにより、消費電流と帯域を調節する方法がある。
消費電流は、(3)式にしたがってゲートバイアスにより変更できることがわかる。帯域は、電流が変化するとソースフォロアアンプの出力の動作点Voが変化し、相互コンダクタンスが変化するため、(2)式より変更できることがわかる。この場合には、ゲインと動作点も変化するため、両者の変化が許容範囲内で可変となるが、後に図9〜図12で示すごとくこの変化は小さいため、かなり広い範囲にわたって可変となる。また、線形性に関しては、動作点が低すぎたり高すぎると、入出力特性の線形領域が減少するが、多段アンプの動作点は一般に後段にいくほど低くなるため、後段近くのロードトランジスタゲートを可変とした場合に、動作点が高い方の線形性のリミットを考慮する必要はない。低い方のリミットは、前述のごとく動作点の変化が小さいため、かなり広い範囲で可変できる。このため、3段ソースフォロアアンプでもって帯域を低下させた場合には、同じ帯域のアンプを2段で構成するよりも消費電流を小さくすることができる。
これは、3段にすると、最後段ではない2段目の負荷容量が小さくなる(最後段の負荷容量は外部容量となるので大きい)ために、2段目の消費電流を小さくできることによる。
しかも、3段目のドライブトランジスタの相互コンダクタンスが、帯域一定化技術の記載内容から明らかなように、2段目のドライブトランジスタよりも大きいこと、即ち、前述の(2)式で決まる帯域が2段で構成した場合よりも大きくなることにより、その余裕分消費電流を小さくできるためである。
ここで、従来の半導体装置900の特性を検証する。各トランジスタのゲート幅(μm)/ゲート長(μm)は、ドライブトランジスタについては1段目から8/4、80/4および800/4.5、ロードトランジスタについては1段目から10/26、110/10、および150/10である。
2段目と3段目のロードトランジスタのゲートバイアスLGを−5〜0Vまで振った場合の出力を図9に、2段目消費電流を図10に、3段目消費電流を図11に、3dBダウン周波数を図12に示す。
3dBダウン周波数は、図12を参照すると、−5Vのときに43MHzであり、0Vのときに145MHzである。そのとき消費電流はそれぞれ、1mA、10mAとなっている。ゲインや動作点の変動は、許容範囲である。また、2段のソースフォロアアンプの特性と比較すると、同帯域で消費電流が5mAから1mAに低減していることがわかる。
特許第2795314号公報(第1−10頁、第5図)
ところで、近年ではイメージセンサの高画素化が進み、高画素数での動画撮影などにより画素信号の周波数がさらにアップされつつある。
しかしながら、従来の半導体装置では、後段ソースフォロアアンプでの帯域および消費電流の調整が行えるものの、初段ソースフォロアアンプの帯域を変えたり、消費電流を変えることができないため、ソースフォロアアンプ全段での帯域および消費電流の調整が行えなえない。この結果、初段ソースフォロアアンプの帯域を通常の動画撮影に合わせておくと、高画素数での動画撮影などで画素信号の周波数がさらにアップされたような場合、この画素信号を正常に伝送することができない。この反対に、初段ソースフォロアアンプの帯域が高画素数での動画撮影などの高い周波数に合わせておくと、通常の動画像撮影時や、静止画撮影時における初段ソースフォロアアンプでの消費電流の無駄が多い。
つまり、従来の半導体装置では、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることができないという問題がある。
そこで、上述の技術的課題を解決し、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることが可能な半導体装置を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置は、入力信号を駆動する第1ドライブトランジスタと、当該第1ドライブトランジスタに接続される第1ロードトランジスタとからなる初段ソースフォロアアンプと、前記第1ドライブトランジスタの出力を駆動するための第2ドライブトランジスタと、前記第2ドライブトランジスタに接続される負荷回路とからなる終段ソースフォロアアンプとを備え、前記第1ロードトランジスタのゲートには、可変のバイアス電圧が印加され、前記負荷回路には、当該負荷回路の動作抵抗値を変えるための可変の制御電圧が印加されることを特徴とする。
これにより、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることが可能となる。
また、本発明に係る半導体装置においては、前記負荷回路は、第2ロードトランジスタであり、前記第2ロードトランジスタのゲートには、当該第2ロードトランジスタの抵抗値を変えるための可変のバイアス電圧が印加されることを特徴とすることができる。
また、本発明に係る半導体装置においては、前記負荷回路は、並列接続される複数の第2ロードトランジスタであり、前記各第2ロードトランジスタのゲートには、当該第2ロードトランジスタの抵抗値を変えるための可変のバイアス電圧がそれぞれ印加されることを特徴とすることができる。
これにより、各第2ロードトランジスタの一部のON/OFFで電流を増加させることができるため、例えば各第2ロードトランジスタのバイアス電圧が等しいとすれば、各第2ロードトランジスタについてはドレインコンダクタンスは増大せず、ゲイン低下を少なくすることができる。また、一部の第2ロードトランジスタのバイアス電圧を固定とし、残りの第2ロードトランジスタのバイアス電圧を可変とすることにより、様々な周波数帯域に対応することができる。また、2つの第2ロードトランジスタのトランジスタサイズを異なるように設定すれば、各バイアス電圧のON/OFFの組み合わせにより、周波数帯域幅の4値切り替えが可能である。また、各バイアス電圧の上げ/下げによりそれ以上も可能である。
また、本発明に係る半導体装置においては、前記負荷回路は、並列接続される第2ロードトランジスタおよび定電流回路であり、前記第2ロードトランジスタのゲートには、当該第2ロードトランジスタの抵抗値を変えるための可変のバイアス電圧が印加され、前記定電流回路には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加されることを特徴とすることができる。
これにより、定電流回路の定電流性がよいので、内蔵ロードトランジスタよりもコンダクタンス増大幅が抑制され、ゲイン低下を少なくすることができる。
また、本発明に係る半導体装置においては、前記負荷回路は、定電流回路であり、前記定電流回路には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加されることを特徴とすることができる。
これによっても、定電流回路の定電流性がよいので、内蔵ロードトランジスタよりもコンダクタンス増大幅が抑制され、ゲイン低下を少なくすることができる。
また、本発明に係る半導体装置においては、前記定電流回路は、半導体装置の外部に設けられることを特徴とすることもできる。
また、本発明に係る半導体装置においては、前記定電流回路は、定電流素子と、当該定電流素子に接続される抵抗とからなり、前記定電流素子には、当該定電流回路の動作抵抗値を変えるための可変の制御電圧が印加されることを特徴とすることもできる。
また、本発明に係る半導体装置においては、前記定電流素子は、バイポーラトランジスタであることを特徴としてもよい。
また、本発明に係る半導体装置においては、前記定電流素子は、MOSトランジスタであることを特徴としてもよい。
また、本発明に係る半導体装置においては、前記抵抗は、複数の抵抗素子から構成され、前記各抵抗素子のいずれかを選択することにより抵抗値を変えることを特徴とすることもできる。
また、本発明に係る半導体装置においては、前記初段ソースフォロアアンプと前記終段ソースフォロアの間に前記第1のドライブトランジスタを駆動するためのソースフォロアアンプをさらに備えることを特徴とすることもできる。
なお、上記に記載の半導体装置を備えることを特徴とするカメラとして構成してもよい。
以上の説明から明らかなように、本発明に係る半導体装置によれば、従来のように画素信号を正常に伝送することができないといった事態の発生や、通常の動画像撮影時や、静止画撮影時における初段ソースフォロアアンプでの消費電流の無駄の発生を防止することができ、バイアス電圧LG1,LG2を適宜変えることにより、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることができる。
よって、本発明により、高画質の動画撮影時から静止画撮影時まで広範囲に適応的に対応でき、デジタルカメラを備えた携帯端末が普及してきた今日における本願発明の実用的価値は極めて高い。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1に係る半導体装置の構成を示す回路図である。なお、同図において、従来例と同一あるいは同様の部分には、同符号が付されている。
図1に示されるように、本発明の実施の形態1に係る半導体装置1は、2段のソースフォロアアンプで構成される。
1段目(初段)ソースフォロアアンプは、ドライブトランジスタD1と、ロードトランジスタL1とから構成され、第2段(終段)ソースフォロアアンプは、ドライブトランジスタD2と、ロードトランジスタL2とから構成される。なお、これらのドライブトランジスタD1,D2およびロードトランジスタL1,L2は、MOSトランジスタで構成される。
各段ソースフォロアアンプにおけるドライブトランジスタD1,D2のドレインは、電源供給端子VDDにそれぞれ接続される。また、各段ソースフォロアアンプにおけるロードトランジスタL1,L2のソースは、接地端子GNDにそれぞれ接続される。
1段目ソースフォロアアンプにおけるドライブトランジスタD1のソースは、ロードトランジスタL1のドレインに接続されるとともに、2段目ソースフォロアアンプにおけるドライブトランジスタD2のゲートに接続される。ドライブトランジスタD1のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Vinに接続される。
2段目ソースフォロアアンプにおけるドライブトランジスタD2のソースは、ロードトランジスタL2のドレインと接続されるとともに、出力端子Voutに接続される。
ロードトランジスタL1のゲートには、入力端子Vinに入力される信号の周波数帯域に応じた可変のバイアス電圧LG1が印加される。さらに、ロードトランジスタL2のゲートには、入力端子Vinに入力される信号の周波数帯域に応じた可変のバイアス電圧LG2が印加される。このバイアス電圧LG1,LG2により、消費電力と帯域を連続的に変更できるようになっている。
つまり、この半導体装置1を従来の半導体装置900と比較すると、ソースフォロアアンプが3段から2段に変更されただけでなく、初段ソースフォロアアンプにおけるロードトランジスタのバイアス電圧LG1が可変で、しかも初段と2段目ソースフォロアアンプにおけるロードトランジスタL1,L2のバイアス電圧LG1,LG2が個別に可変である点が大きく異なっている。なお、このバイアス電圧LG1,LG2は、半導体装置1外部で生成して印加してもよく、半導体装置1内部で生成して印加してもよい。
このため、本半導体装置1によれば、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。
すなわち、高画素数での動画撮影などで画素信号の周波数がさらにアップされたような場合、バイアス電圧LG1,LG2を上げ、ロードトランジスタL1,L2の相互コンダクタンスを大きくし、1段目および2段目ソースフォロアアンプの帯域および消費電流を上げる。また、通常の動画像撮影時には、その動画像の周波数に合わせてバイアス電圧LG1,LG2を下げ、ロードトランジスタL1,L2の相互コンダクタンスを小さくし、1段目および2段目ソースフォロアアンプの帯域および消費電流を下げる。さらに、静止画撮影時には、その静止画像の転送周波数に合わせてバイアス電圧LG1,LG2をさらに下げ、ロードトランジスタL1,L2の相互コンダクタンスをさらに小さくし、1段目および2段目ソースフォロアアンプの帯域および消費電流をさらに下げる。なお、LG1≧LG2であるのが好ましい。
したがって、半導体装置1によれば、従来のように画素信号を正常に伝送することができないといった事態の発生や、通常の動画像撮影時や、静止画撮影時における初段ソースフォロアアンプでの消費電流の無駄の発生を防止することができ、バイアス電圧LG1,LG2を適宜変えることにより、ソースフォロアアンプ全段として、適応的に帯域を広げたり狭めたり、消費電流を増やしたり減らしたりすることができる。
なお、上記実施の形態1では、ロードトランジスタL1とL2のバイアス電圧を個別に可変できるようにしたが、ロードトランジスタL1,L2の上げ下げの傾向が同じであるので、バイアス電圧共通に可変できるようにしてもよい。
また、上記実施の形態1では半導体装置1を2段のソースフォロアアンプで構成したが、1段のソースフォロアアンプで構成してもよく、3段以上のソースフォロアアンプで構成してもよい。
(実施の形態2)
次いで本発明の実施の形態2に係る半導体装置について説明する。
図2は、本発明の実施の形態2に係る半導体装置の構成を示す回路図である。なお、同図において、従来例および実施形態1と同一あるいは同様の部分には、同じ番号が付されている。
この実施の形態2の半導体装置2が実施形態1と相違する点は、2段目ソースフォロア型アンプのロードトランジスタが複数(図示2つ)個で構成されている点にある。すなわち、第2段(終段)ソースフォロアアンプにおけるロードトランジスタがロードトランジスタL2aと、このロードトランジスタL2aに並列に接続されるロードトランジスタL2bとから構成される。
つまり、図2に示されるように、半導体装置2は、2段のソースフォロアアンプと、2段目ソースフォロアアンプにおけるロードトランジスタL2aに並列に接続されるロードトランジスタL2bとで構成される。
1段目(初段)ソースフォロアアンプは、ドライブトランジスタD1と、ロードトランジスタL1とから構成され、2段目ソースフォロアアンプは、ドライブトランジスタD2と、ロードトランジスタL2a,L2bとから構成される。
各段ソースフォロアアンプにおけるドライブトランジスタD1,D2のドレインは、電源供給端子VDDにそれぞれ接続される。また、各段ソースフォロアアンプにおけるロードトランジスタL1,L2a,L2bのソースは、接地端子GNDにそれぞれ接続される。
1段目ソースフォロアアンプにおけるドライブトランジスタD1のソースは、ロードトランジスタL1のドレインに接続されるとともに、2段目ソースフォロアアンプにおけるドライブトランジスタD2のゲートに接続される。ドライブトランジスタD1のゲートは、動画撮影時および静止画撮影時における画素信号が入力される入力端子Vinに接続される。
2段目ソースフォロアアンプにおけるドライブトランジスタD2のソースは、ロードトランジスタL2a,L2bのドレインとそれぞれ接続されるとともに、信号を外部に取り出すための出力端子Voutに接続される。
ロードトランジスタL1.L2aのゲートには、入力端子Vinに入力される信号の周波数帯域に応じた可変のバイアス電圧LGaが印加される。また、ロードトランジスタL2bのゲートには、入力端子Vinに入力される信号の周波数帯域に応じた可変のバイアス電圧LGbが印加される。
すなわち、この実施の形態2の半導体装置2が従来例と異なる点は、ソースフォロアアンプが2段で、2段目ソースフォロアアンプにおけるロードトランジスタL2aに並列に接続されるロードトランジスタL2bを備え、初段と2段目ソースフォロアアンプにおけるロードトランジスタL1,L2aのバイアス電圧LGaが共通に可変で、ロードトランジスタL2bのバイアス電圧が初段および2段目のロードトランジスタのバイアス電圧と独立に(個別に)可変であることである。
このため、本半導体装置2によれば、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。
しかも、ロードトランジスタL2a,L2bの相互コンダクタンスを変更することなしに2段目ソースフォロアアンプの消費電流を変えることができ、ロードトランジスタL2a,L2bの合成抵抗を小さくすることができるので、従来例よりもゲインの低下が少ないまま、信号の立ち下がり特性を改善できるといった別の効果を得ることもできる。
なお、実施の形態2では、ロードトランジスタL1,L2aのゲートには、可変のバイアス電圧LGaが共通に印加されていたが、図3に示されるように、ロードトランジスタL1のゲートに可変のバイアス電圧LG1を、ロードトランジスタL2aのゲートに可変のバイアス電圧LGaを、それぞれ個別に印加するようにして、半導体装置3を構成してもよい。これにより、ソースフォロアアンプ全段での帯域および消費電流の調整や、信号の立ち上がり特性の改善をきめ細かく行うことができる。
(実施の形態3)
次いで本発明の実施の形態3に係る半導体装置について説明する。
図4は、本発明の実施の形態3に係る半導体装置の構成を示す回路図である。なお、同図において、従来例および実施形態1,2と同一あるいは同様の部分には、同じ番号が付されている。
ここで、実施の形態2では、内蔵のロードトランジスタL2bによりドライブトランジスタD2に対する負荷を調整していたが、この実施の形態3に係る半導体装置4では、この半導体装置3の出力外部に接続される周辺回路10の定電流回路11を用いてトータルとしてドライブトランジスタD2に対する負荷を調整できるようにしている。
つまり、半導体装置4は、半導体装置1と同様に、2段のソースフォロアアンプで構成されている。
一方、周辺回路10の定電流回路11は、バイポーラトランジスタQ1と、抵抗R1とから構成される。バイポーラトランジスタQ1のコレクタは、入力端子Cinを介して、出力端子Voutに接続される。バイポーラトランジスタQ1のエミッタは抵抗R1の一方端に接続される。抵抗R1の他方端は、接地される。バイポーラトランジスタQ1のベースには、制御電圧Vcontが印加される。
このため、本半導体装置4によれば、バイアス電圧LGおよび制御電圧Vcontを可変することにより、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。
しかも、ロードトランジスタL2aの相互コンダクタンスを変更することなしに2段目ソースフォロアアンプの消費電流を変えることができ、ロードトランジスタL2aおよび定電流回路11の合成抵抗をさらに小さくすることができるので、信号の立ち上がり特性をさらに改善できるといった別の効果を得ることもできる。
ここで、定電流回路11の抵抗R1の値を可変にし、定電流回路11の合成抵抗をかえるようにしてもよい。
この場合、抵抗R1を、図5に示されるように、n個の抵抗素子r1,r2,…,rnと、n個のスイッチトランジスタSW1,SW2,…,SWnとで構成し、スイッチトランジスタSW1,SW2,…,SWnを適宜ONさせることにより抵抗値を変えるようにしてもよい。
また、図6に示されるように、抵抗R1をn個の抵抗素子r1,r2,…,rnと、セレクタ12とで構成し、適宜の抵抗素子r1,r2,…,rnを選択することにより抵抗値を変えるようにしてもよい。
この場合には、制御電圧Vcontの値を一定にしていても、抵抗R1の値を変えることにより、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。しかも、ロードトランジスタL2aの相互コンダクタンスを変更することなしに2段目ソースフォロアアンプの消費電流を変えることができ、ロードトランジスタL2aおよび定電流回路11の合成抵抗をさらに小さくすることができるので、従来例よりもゲインの低下が少ないまま、信号の立ち下がり特性をさらに改善できるといった別の効果を得ることもできる。
(実施の形態4)
次いで本発明の実施の形態4に係る半導体装置について説明する。
図7は、本発明の実施の形態4に係る半導体装置の構成を示す回路図である。なお、同図において、従来例および実施形態1,2,3と同一あるいは同様の部分には、同じ番号が付されている。
ここで、実施の形態4では、内蔵のロードトランジスタL2と、外部の定電流回路11によりドライブトランジスタD2に対する負荷を調整していたが、この実施の形態4に係る半導体装置4では、この半導体装置5の出力外部に接続される周辺回路10の定電流回路11を用いてトータルとしてドライブトランジスタD2に対する負荷を調整できるようにしている。
つまり、半導体装置5は、半導体装置4からロードトランジスタL2を削除した構成である。具体的には、半導体装置5は、1段ソースフォロアアンプと、このソースフォロアアンプの出力を駆動するドライブトランジスタD2とで構成される。
一方、周辺回路10の定電流回路11は、バイポーラトランジスタQ1と、抵抗R1とから構成される。バイポーラトランジスタQ1のコレクタは、入力端子Cinを介して、出力端子Voutに接続される。バイポーラトランジスタQ1のエミッタは抵抗R1の一方端に接続される。抵抗R1の他方端は、接地される。バイポーラトランジスタQ1のベースには、制御電圧Vcontが印加される。
このため、本半導体装置5によれば、バイアス電圧LGおよび制御電圧Vcontを可変することにより、後段ソースフォロアアンプでの帯域および消費電流の調整だけでなく、初段ソースフォロアアンプについても帯域を変えたり、消費電流を変えることができ、ソースフォロアアンプ全段での帯域および消費電流の調整が行える。
しかも、定電流回路11により2段目ソースフォロアアンプの消費電流を変え、定電流回路11の内部抵抗をさらに小さくすることができるので、信号の立ち上がり特性をさらに改善できるといった別の効果を得ることもできる。なお、実施の形態3の場合と同様に、定電流回路11の抵抗R1の値を可変にし、定電流回路11の合成抵抗をかえるようにしてもよい。
本発明は、ソースフォロアアンプを有する半導体装置および当該半導体装置を備えるカメラに適しており、例えば、イメージセンサー、デジタルスチルカメラ、カメラ付き携帯電話機、ノートパソコンに備えられるカメラ、情報処理機器に接続されるカメラユニット等に適している。
本発明の実施の形態1に係る半導体装置の構成を示す回路図である。 本発明の実施の形態2に係る半導体装置の構成を示す回路図である。 本発明の実施の形態2に係る半導体装置の変形例の構成を示す回路図である。 本発明の実施の形態3に係る半導体装置の構成を示す回路図である。 図4に示される抵抗R1の構成例を示す回路図である。 図4に示される抵抗R1の他の構成例を示す回路図である。 本発明の実施の形態4に係る半導体装置の構成を示す回路図である。 従来の半導体装置を示す回路図である。 図8に示される半導体装置900の2段目と3段目のロードトランジスタのゲートバイアスLGを−5〜0Vまで振った場合の出力を示す図である。 図8に示される半導体装置900の2段目消費電流を示す図である。 図8に示される半導体装置900の3段目消費電流を示す図である。 図8に示される半導体装置900の3dBダウン周波数を示す図である。
符号の説明
1,2,3,4,5 半導体装置
10 周辺回路
11 定電流回路
12 セレクタ
D1,D2 ドライブトランジスタ
L1,L2,L2a,L2b ロードトランジスタ
LG,LG1,LG2,LGa,LGb バイアス電圧
SW1〜SWn スイッチトランジスタ
Q1 バイポーラトランジスタ
R1 抵抗
r1〜rn 抵抗素子

Claims (5)

  1. 入力信号を駆動する第1ドライブトランジスタと、当該第1ドライブトランジスタに接続される第1ロードトランジスタとからなる初段ソースフォロアアンプと、
    前記第1ドライブトランジスタの出力を駆動するための第2ドライブトランジスタと、前記第2ドライブトランジスタに接続される負荷回路とからなる終段ソースフォロアアンプとを備え、
    前記第1ロードトランジスタのゲートには、可変のバイアス電圧が印加され、前記負荷回路には、当該負荷回路の動作抵抗値を変えるための可変の制御電圧が印加され
    前記負荷回路は、並列接続される複数の第2ロードトランジスタであり、
    前記各第2ロードトランジスタのゲートには、当該第2ロードトランジスタの抵抗値を変えるための可変のバイアス電圧がそれぞれ印加される
    ことを特徴とする半導体装置。
  2. 前記第1ロードトランジスタのゲートに印加される可変のバイアス電圧と、前記第2ロードトランジスタのゲートに印加される可変のバイアス電圧とは、同一の入力端子から印加される電圧であることを特徴とする請求項1記載の半導体装置。
  3. 前記第1ロードトランジスタのゲートに印加される可変のバイアス電圧と、前記第2ロードトランジスタのゲートに印加される可変のバイアス電圧とは、異なる入力端子から印加される電圧であることを特徴とする請求項1記載の半導体装置。
  4. 前記初段ソースフォロアアンプと前記終段ソースフォロアの間に前記第1のドライブトランジスタを駆動するためのソースフォロアアンプをさらに備える
    ことを特徴とする請求項1〜3のいずれか1項記載の半導体装置。
  5. 請求項1〜4のいずれか1項に記載の半導体装置を備えることを特徴とするカメラ。
JP2004221685A 2004-07-29 2004-07-29 半導体装置およびカメラ Expired - Fee Related JP4520241B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004221685A JP4520241B2 (ja) 2004-07-29 2004-07-29 半導体装置およびカメラ
EP05014983A EP1622259A1 (en) 2004-07-29 2005-07-11 Source follower amplifier device and camera using the same
US11/183,808 US7274224B2 (en) 2004-07-29 2005-07-19 Semiconductor device and camera using same
KR1020050068739A KR100719189B1 (ko) 2004-07-29 2005-07-28 반도체 장치 및 카메라

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221685A JP4520241B2 (ja) 2004-07-29 2004-07-29 半導体装置およびカメラ

Publications (2)

Publication Number Publication Date
JP2006042139A JP2006042139A (ja) 2006-02-09
JP4520241B2 true JP4520241B2 (ja) 2010-08-04

Family

ID=35355286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221685A Expired - Fee Related JP4520241B2 (ja) 2004-07-29 2004-07-29 半導体装置およびカメラ

Country Status (4)

Country Link
US (1) US7274224B2 (ja)
EP (1) EP1622259A1 (ja)
JP (1) JP4520241B2 (ja)
KR (1) KR100719189B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723994B2 (ja) 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
JP5206397B2 (ja) 2008-02-19 2013-06-12 株式会社Jvcケンウッド 液晶表示装置及び液晶表示装置の駆動方法
JP5516825B2 (ja) * 2011-05-11 2014-06-11 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291581A (ja) * 1991-03-19 1992-10-15 Sony Corp 固体撮像装置
JPH04345283A (ja) * 1991-05-22 1992-12-01 Sony Corp 固体撮像装置
JPH0670239A (ja) * 1992-08-20 1994-03-11 Matsushita Electron Corp 固体撮像装置
JP2003069904A (ja) * 2001-08-23 2003-03-07 Fuji Photo Film Co Ltd Ccd出力回路およびccd出力方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058706A (ja) * 1983-09-09 1985-04-04 Sharp Corp ソ−スフオロア回路
KR930003929B1 (ko) * 1990-08-09 1993-05-15 삼성전자 주식회사 데이타 출력버퍼
JP2795314B2 (ja) * 1996-05-13 1998-09-10 日本電気株式会社 半導体装置
KR100266901B1 (ko) * 1997-09-04 2000-10-02 윤종용 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치
US6169430B1 (en) * 1998-04-14 2001-01-02 Eastman Kodak Company CMOS imager column buffer gain compensation circuit
US6525613B2 (en) * 2001-05-25 2003-02-25 Infineon Technologies Ag Efficient current feedback buffer
US6518817B2 (en) * 2001-06-28 2003-02-11 Intel Corporation Voltage buffer
KR100977253B1 (ko) * 2003-12-30 2010-08-30 이상철 팬을 이용한 에어로 핀 단열시스템
JP4519558B2 (ja) * 2004-07-29 2010-08-04 パナソニック株式会社 半導体装置およびカメラ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291581A (ja) * 1991-03-19 1992-10-15 Sony Corp 固体撮像装置
JPH04345283A (ja) * 1991-05-22 1992-12-01 Sony Corp 固体撮像装置
JPH0670239A (ja) * 1992-08-20 1994-03-11 Matsushita Electron Corp 固体撮像装置
JP2003069904A (ja) * 2001-08-23 2003-03-07 Fuji Photo Film Co Ltd Ccd出力回路およびccd出力方法

Also Published As

Publication number Publication date
KR100719189B1 (ko) 2007-05-16
KR20060066612A (ko) 2006-06-16
EP1622259A1 (en) 2006-02-01
US7274224B2 (en) 2007-09-25
US20060022708A1 (en) 2006-02-02
JP2006042139A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP4902250B2 (ja) 可変利得増幅器
CN101098126A (zh) 调节的共源-共栅放大电路及包括其的cmos模拟电路
JP2020162099A (ja) 半導体装置及びデータドライバ
US20060038903A1 (en) Semiconductor device and camera using same
JP2007221402A (ja) 可変利得増幅器及びその半導体集積装置
JP2006314059A (ja) 半導体装置
JP2007104358A (ja) Cmos増幅装置
JP4520241B2 (ja) 半導体装置およびカメラ
US20100039180A1 (en) Amplifying circuit
JP2795314B2 (ja) 半導体装置
JP3335365B2 (ja) 固体撮像装置
US6653961B1 (en) Multiplying digital-to-analog converter structures that reduce signal distortion
US20030042975A1 (en) Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier
US7193468B2 (en) Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
JP4869868B2 (ja) 増幅装置
US20110298533A1 (en) Semiconductor device having a bias resistor circuit
US7046091B2 (en) Power amplifier
JPH09252111A (ja) 半導体装置
JPH11298269A (ja) 増幅器および半導体装置
JP3972446B2 (ja) Ccd固体撮像素子の出力回路
JP2008141475A (ja) 増幅器
JP2005086420A (ja) 半導体スイッチ回路
US20050057233A1 (en) Current control circuit, semiconductor device and image pickup device
JP2007019691A (ja) 固体撮像装置
JP4247090B2 (ja) 増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4520241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees