JPH09252111A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09252111A JPH09252111A JP9013123A JP1312397A JPH09252111A JP H09252111 A JPH09252111 A JP H09252111A JP 9013123 A JP9013123 A JP 9013123A JP 1312397 A JP1312397 A JP 1312397A JP H09252111 A JPH09252111 A JP H09252111A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- source follower
- amplifier
- driver transistor
- chip amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】多段ソースフォロワ・オンチップアンプ、特に
固体撮像素子の多段ソースフォロワ・オンチップアンプ
の低消費電力化、及び広帯域化を実現する。 【解決手段】３段ソースフォロワにおいて、従来、埋め
込み型より構成されている多段ソースフォロワアンプの
最終段ドライバトランジスタをサーフィス型とする。
固体撮像素子の多段ソースフォロワ・オンチップアンプ
の低消費電力化、及び広帯域化を実現する。 【解決手段】３段ソースフォロワにおいて、従来、埋め
込み型より構成されている多段ソースフォロワアンプの
最終段ドライバトランジスタをサーフィス型とする。
Description
【０００１】
【発明の属する技術分野】本発明はオンチップアンプに
関し、特に固体撮像素子に適用して好適なオンチップア
ンプの構造に関する。
関し、特に固体撮像素子に適用して好適なオンチップア
ンプの構造に関する。
【０００２】
【従来の技術】ハイビジョン用固体撮像素子は、一般
に、図２に示すような構造とされており、フォトダイオ
ード１４で光電変換された信号は垂直ＣＣＤ１５、水平
ＣＣＤ１６により転送され、ＣＣＤ転送路と同一の半導
体基板上に形成される、オンチップアンプである出力ア
ンプ１７により増幅され出力される。
に、図２に示すような構造とされており、フォトダイオ
ード１４で光電変換された信号は垂直ＣＣＤ１５、水平
ＣＣＤ１６により転送され、ＣＣＤ転送路と同一の半導
体基板上に形成される、オンチップアンプである出力ア
ンプ１７により増幅され出力される。
【０００３】水平ＣＣＤ１６は駆動周波数低減のため２
チャネルより成っている。また、出力部（出力アンプ１
７）には、図３に示すように、ドライブ（駆動）側３
個、ロード（負荷）側３個の計６個のトランジスタから
成る、オンチップ３段ソースフォロワアンプが用いられ
ている。
チャネルより成っている。また、出力部（出力アンプ１
７）には、図３に示すように、ドライブ（駆動）側３
個、ロード（負荷）側３個の計６個のトランジスタから
成る、オンチップ３段ソースフォロワアンプが用いられ
ている。
【０００４】出力部のトランジスタは、初段ドライバト
ランジスタ５が線形性を保つためサーフィス型であるこ
とを除いては、ノイズ低減のため全て埋め込み型トラン
ジスタより構成されている。
ランジスタ５が線形性を保つためサーフィス型であるこ
とを除いては、ノイズ低減のため全て埋め込み型トラン
ジスタより構成されている。
【０００５】ここで、サーフィス型トランジスタとは、
Ｎチャネルの場合、図１（Ｂ）右部に示すごとき構造か
ら成り、Ｐウェル１２表面部にチャネルが形成され、し
きい値電圧が正であるトランジスタをいう。
Ｎチャネルの場合、図１（Ｂ）右部に示すごとき構造か
ら成り、Ｐウェル１２表面部にチャネルが形成され、し
きい値電圧が正であるトランジスタをいう。
【０００６】一方、埋め込み型トランジスタとは、図１
（Ｂ）左部に示すごとく、Ｐウェル１２上部にＮウェル
１３が形成された構造から成り、チャネルがＮウェル表
面より内部に形成される（Ｎウェル表面にも少し形成さ
れる）、ノーマリーオンでしきい値電圧が負であるトラ
ンジスタをいう。
（Ｂ）左部に示すごとく、Ｐウェル１２上部にＮウェル
１３が形成された構造から成り、チャネルがＮウェル表
面より内部に形成される（Ｎウェル表面にも少し形成さ
れる）、ノーマリーオンでしきい値電圧が負であるトラ
ンジスタをいう。
【０００７】図４に示したソースフォロワアンプの帯域
（３ｄＢダウン周波数）ｆｔは、ドライバトランジスタ
７の移動度をμ、ゲート幅をＷ、ゲート長をＬ、ゲート
容量をＣox、しきい値電圧をＶｔ、負荷容量をＣとする
と、次式（１）で表される。
（３ｄＢダウン周波数）ｆｔは、ドライバトランジスタ
７の移動度をμ、ゲート幅をＷ、ゲート長をＬ、ゲート
容量をＣox、しきい値電圧をＶｔ、負荷容量をＣとする
と、次式（１）で表される。
【０００８】ｆｔ＝２・π・ｇｍ／Ｃ …（１）
【０００９】但し、上式（１）で、トランスコンダクタ
ンスｇｍは次式（２）で表される。
ンスｇｍは次式（２）で表される。
【００１０】
【数１】
【００１１】ここで、Ｖｉはドライバトランジスタ７の
ゲート入力電圧、Ｖｏは出力電圧（ソース電位）、Ｖｔ
はしきい値電圧をそれぞれ示している。
ゲート入力電圧、Ｖｏは出力電圧（ソース電位）、Ｖｔ
はしきい値電圧をそれぞれ示している。
【００１２】一般に、Ｗ／Ｌを増加させることにより帯
域を増加させる。ただし、ドライバトランジスタ７のＷ
／Ｌのみ大きくすると出力電圧が増加し、多段ソースフ
ォロワの場合、次段の入力電圧Ｖｉが増加し、ドライバ
トランジスタ７のＶｉ−Ｖｏ−Ｖｔ（いわゆるＶｇｓ−
Ｖｔ、ゲート・ソース間電圧−しきい値電圧）に比し、
ＶDD−Ｖｏ（いわゆるドレイン・ソース間電圧ＶDS、但
しＶDDは電源電位）が小さくなり、ドライバトランジス
タ７が線形領域（すなわち不飽和領域）での動作とな
り、線形性が劣化するので、同時に、ロードトランジス
タ８のＷ／Ｌも増加させて、出力電圧Ｖｏを低下させる
ため、電流が増加し、消費電力も増加する。
域を増加させる。ただし、ドライバトランジスタ７のＷ
／Ｌのみ大きくすると出力電圧が増加し、多段ソースフ
ォロワの場合、次段の入力電圧Ｖｉが増加し、ドライバ
トランジスタ７のＶｉ−Ｖｏ−Ｖｔ（いわゆるＶｇｓ−
Ｖｔ、ゲート・ソース間電圧−しきい値電圧）に比し、
ＶDD−Ｖｏ（いわゆるドレイン・ソース間電圧ＶDS、但
しＶDDは電源電位）が小さくなり、ドライバトランジス
タ７が線形領域（すなわち不飽和領域）での動作とな
り、線形性が劣化するので、同時に、ロードトランジス
タ８のＷ／Ｌも増加させて、出力電圧Ｖｏを低下させる
ため、電流が増加し、消費電力も増加する。
【００１３】
【発明が解決しようとする課題】現在２チャネル有る水
平ＣＣＤ（現状２００万画素ＣＣＤの水平ＣＣＤ駆動周
波数は３７ＭＨｚでアンプ帯域はその３倍程度必要）を
１チャネルにしたり（単純に水平ＣＣＤ駆動周波数は倍
の７４ＭＨｚになる）、解像度向上のため画素数を増加
させたり、マルチメディア対応のためデータ演算に要す
る時間が増加し、駆動に割り当てられる時間が少なくな
ったりするなどして、水平ＣＣＤの駆動周波数が高くな
った場合、前記アンプの帯域を広げる必要が有る。
平ＣＣＤ（現状２００万画素ＣＣＤの水平ＣＣＤ駆動周
波数は３７ＭＨｚでアンプ帯域はその３倍程度必要）を
１チャネルにしたり（単純に水平ＣＣＤ駆動周波数は倍
の７４ＭＨｚになる）、解像度向上のため画素数を増加
させたり、マルチメディア対応のためデータ演算に要す
る時間が増加し、駆動に割り当てられる時間が少なくな
ったりするなどして、水平ＣＣＤの駆動周波数が高くな
った場合、前記アンプの帯域を広げる必要が有る。
【００１４】しかし、線形性を劣化させること無く帯域
を高める場合、上記した理由により、消費電力の増大が
伴う。
を高める場合、上記した理由により、消費電力の増大が
伴う。
【００１５】また、アンプノイズ、ゲイン等の他の設計
基準も設計がまずいと、特性が劣化してしまう。
基準も設計がまずいと、特性が劣化してしまう。
【００１６】従って、本発明は上記従来技術の問題点に
鑑みて為されたものであって、多段ソースフォロワ・オ
ンチップアンプ、特に固体撮像素子の多段ソースフォロ
ワ・オンチップアンプにおいて、低消費電力、且つ広帯
域とするオンチップアンプを提供することを目的とす
る。
鑑みて為されたものであって、多段ソースフォロワ・オ
ンチップアンプ、特に固体撮像素子の多段ソースフォロ
ワ・オンチップアンプにおいて、低消費電力、且つ広帯
域とするオンチップアンプを提供することを目的とす
る。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ソースフォロワが複数段（３段以上）縦
続形態に接続されてなるオンチップアンプであって、入
力信号電圧の最大値が前記オンチップアンプの電源電圧
以上か又はわずかに小とされる、多段ソースフォロワ型
のオンチップアンプにおいて、初段と最終段のソースフ
ォロワのドライバトランジスタがサーフィス型とされ、
前記複数段のソースフォロワを構成する他のトランジス
タが埋め込み型に構成されてなるオンチップアンプを含
むことを特徴とする半導体装置を提供する。
め、本発明は、ソースフォロワが複数段（３段以上）縦
続形態に接続されてなるオンチップアンプであって、入
力信号電圧の最大値が前記オンチップアンプの電源電圧
以上か又はわずかに小とされる、多段ソースフォロワ型
のオンチップアンプにおいて、初段と最終段のソースフ
ォロワのドライバトランジスタがサーフィス型とされ、
前記複数段のソースフォロワを構成する他のトランジス
タが埋め込み型に構成されてなるオンチップアンプを含
むことを特徴とする半導体装置を提供する。
【００１８】また、本発明は、ソースフォロワが複数段
（３段以上）縦続形態に接続されてなるオンチップアン
プであって、入力信号電圧の最大値が前記オンチップア
ンプの電源電圧よりも小とされる、多段ソースフォロワ
型のオンチップアンプにおいて、最終段のソースフォロ
ワのドライバトランジスタがサーフィス型とされると共
に、前記複数段のソースフォロワを構成する他のトラン
ジスタが埋め込み型に構成されてなるオンチップアンプ
を含むことを特徴とする半導体装置を提供する。
（３段以上）縦続形態に接続されてなるオンチップアン
プであって、入力信号電圧の最大値が前記オンチップア
ンプの電源電圧よりも小とされる、多段ソースフォロワ
型のオンチップアンプにおいて、最終段のソースフォロ
ワのドライバトランジスタがサーフィス型とされると共
に、前記複数段のソースフォロワを構成する他のトラン
ジスタが埋め込み型に構成されてなるオンチップアンプ
を含むことを特徴とする半導体装置を提供する。
【００１９】本発明においては、上記オンチップアンプ
は、固体撮像素子のＣＣＤ転送路とともに同一の半導体
基板上に構成してなる出力部のアンプを構成することを
特徴とする。
は、固体撮像素子のＣＣＤ転送路とともに同一の半導体
基板上に構成してなる出力部のアンプを構成することを
特徴とする。
【００２０】
【作用】本発明の原理・作用を以下に説明する。
【００２１】まず、図４に示したソースフォロワアンプ
を参照して、ドライバトランジスタがサーフィス型の場
合と埋め込み型の場合を比較する。
を参照して、ドライバトランジスタがサーフィス型の場
合と埋め込み型の場合を比較する。
【００２２】図４を参照して、消費電力を一定に保つた
めに電流Ｉが固定されているものとし、ドライバトラン
ジスタ７の移動度をμ、ゲート幅をＷ、ゲート長をＬ、
ゲート容量をＣox、しきい値電圧をＶｔ、入力電圧をＶ
ｉ、出力電圧をＶｏとすると、電流Ｉは次式（３）の関
係を満たす。
めに電流Ｉが固定されているものとし、ドライバトラン
ジスタ７の移動度をμ、ゲート幅をＷ、ゲート長をＬ、
ゲート容量をＣox、しきい値電圧をＶｔ、入力電圧をＶ
ｉ、出力電圧をＶｏとすると、電流Ｉは次式（３）の関
係を満たす。
【００２３】
【数２】
【００２４】このとき、トランスコンダクンスｇｍは、
次式（４）で与えられる。
次式（４）で与えられる。
【００２５】
【数３】
【００２６】線形性について以下に考察する。ゲート幅
とゲート長の比Ｗ／Ｌを固定して考える。上式（３）に
おいて、しきい値電圧Ｖｔが下がる（埋め込み型が強く
なる）と、電流Ｉを一定とするために、出力電圧Ｖｏが
上昇する。
とゲート長の比Ｗ／Ｌを固定して考える。上式（３）に
おいて、しきい値電圧Ｖｔが下がる（埋め込み型が強く
なる）と、電流Ｉを一定とするために、出力電圧Ｖｏが
上昇する。
【００２７】このとき、Ｖｉ−Ｖｏ−Ｖｔ（いわゆるＶ
ｇｓ−Ｖｔ；ゲート・ソース間電圧−しきい値電圧）は
変わらないが（よってトランスコンダクタンスｇｍは不
変とされ、これによりゲイン、帯域も不変）、ＶDD−Ｖ
ｏ（電源電圧−出力電圧、いわゆるドレイン・ソース間
電圧ＶDS）が減少するため、入力電圧Ｖｉが高くなると
（例えばＶDS＜Ｖｇｓ−Ｖｔとなる）、ドライバトラン
ジスタ７が線形領域（不飽和領域）での動作となってし
まい、線形性が劣化する。
ｇｓ−Ｖｔ；ゲート・ソース間電圧−しきい値電圧）は
変わらないが（よってトランスコンダクタンスｇｍは不
変とされ、これによりゲイン、帯域も不変）、ＶDD−Ｖ
ｏ（電源電圧−出力電圧、いわゆるドレイン・ソース間
電圧ＶDS）が減少するため、入力電圧Ｖｉが高くなると
（例えばＶDS＜Ｖｇｓ−Ｖｔとなる）、ドライバトラン
ジスタ７が線形領域（不飽和領域）での動作となってし
まい、線形性が劣化する。
【００２８】従って、線形性に関しては、ドライバトラ
ンジスタ７はしきい値電圧Ｖｔが高い方、即ちサーフィ
ス型の方が有利である。…（Ａ）
ンジスタ７はしきい値電圧Ｖｔが高い方、即ちサーフィ
ス型の方が有利である。…（Ａ）
【００２９】次にトランスコンダクタンスｇｍについて
考える。ｇｍはゲイン、帯域に影響し、大きい方が良
い。
考える。ｇｍはゲイン、帯域に影響し、大きい方が良
い。
【００３０】上式（３）を上式（４）に代入すると、次
式（５）のように表される。
式（５）のように表される。
【００３１】
【数４】
【００３２】上式（５）より、電流Ｉが一定の条件のも
とでは、Ｗ／Ｌを変更し、出力電圧Ｖｏを上げることに
より、トランスコンダクタンスｇｍを増加することがで
きることがわかる（この場合、ドライバトランジスタの
ＶDD−Ｖｏが変化すると同時にＶｉ−Ｖｏ−Ｖｔも変化
するため、線形性は変化しない）。
とでは、Ｗ／Ｌを変更し、出力電圧Ｖｏを上げることに
より、トランスコンダクタンスｇｍを増加することがで
きることがわかる（この場合、ドライバトランジスタの
ＶDD−Ｖｏが変化すると同時にＶｉ−Ｖｏ−Ｖｔも変化
するため、線形性は変化しない）。
【００３３】しかし、出力電圧Ｖｏを増加すると、多段
ソースフォロワの場合、次段ソースフォロワの入力電圧
が増加し、次段の線形性に不利になることから、低い出
力電圧Ｖｏで、高い値のｇｍを実現できるサーフィス型
が有利である。
ソースフォロワの場合、次段ソースフォロワの入力電圧
が増加し、次段の線形性に不利になることから、低い出
力電圧Ｖｏで、高い値のｇｍを実現できるサーフィス型
が有利である。
【００３４】また、多段ソースフォロワの最終段におい
ても、出力電圧Ｖｏを電源電圧ＶDD以上にすることは不
可能なので、これに関しても、低い出力電圧Ｖｏで高ｇ
ｍを実現できるサーフィス型が有利である。…（Ｂ）
ても、出力電圧Ｖｏを電源電圧ＶDD以上にすることは不
可能なので、これに関しても、低い出力電圧Ｖｏで高ｇ
ｍを実現できるサーフィス型が有利である。…（Ｂ）
【００３５】従って、多段ソースフォロワアンプにおい
て、線形性を劣化させること無く、また消費電流を増加
させること無く帯域を増加させるには、ドライバトラン
ジスタはサーフィス型が好ましい。
て、線形性を劣化させること無く、また消費電流を増加
させること無く帯域を増加させるには、ドライバトラン
ジスタはサーフィス型が好ましい。
【００３６】しかし、ソースフォロワにおいて高ゲイン
が得られるように設計した場合、ドライバトランジスタ
がサーフィス型の場合、出力電圧は入力電圧よりも低く
なる。
が得られるように設計した場合、ドライバトランジスタ
がサーフィス型の場合、出力電圧は入力電圧よりも低く
なる。
【００３７】一方、ドライバトランジスタが埋め込み型
の場合、出力電圧は入力電圧とほぼ等しくなる。
の場合、出力電圧は入力電圧とほぼ等しくなる。
【００３８】サーフィス型のドライバトランジスタの数
が増えると出力電圧が低下するため、ドライバトランジ
スタのドレイン・ソース間電圧ＶDSが増加し、ホットエ
レクトロンによる発光等が問題となる。
が増えると出力電圧が低下するため、ドライバトランジ
スタのドレイン・ソース間電圧ＶDSが増加し、ホットエ
レクトロンによる発光等が問題となる。
【００３９】従って、多段ソースフォロワにおいて、ド
ライバトランジスタがサーフィス型のものには、使用制
限個数が有り、２個が限度である。
ライバトランジスタがサーフィス型のものには、使用制
限個数が有り、２個が限度である。
【００４０】初段ソースフォロワは、入力電圧最大値が
電源電圧ＶDD以上もしくはわずかに小さい場合、ドライ
バトランジスタを埋め込み型にすると、後段のソースフ
ォロワの入力電圧が高くなり、線形性に不利であるため
サーフィス型が好ましいことになる。
電源電圧ＶDD以上もしくはわずかに小さい場合、ドライ
バトランジスタを埋め込み型にすると、後段のソースフ
ォロワの入力電圧が高くなり、線形性に不利であるため
サーフィス型が好ましいことになる。
【００４１】残る１個は、外部回路に接続するため負荷
容量が大きくなり高ｇｍが必要となる最終段に用いるこ
とが好ましい。
容量が大きくなり高ｇｍが必要となる最終段に用いるこ
とが好ましい。
【００４２】即ち、多段ソースフォロワアンプにおい
て、入力電圧の最大値が電源電圧ＶDD以上もしくはわず
かに小さい場合には、初段と最終段のドライバトランジ
スタをサーフィス型にすることが好ましいことがいえ
る。
て、入力電圧の最大値が電源電圧ＶDD以上もしくはわず
かに小さい場合には、初段と最終段のドライバトランジ
スタをサーフィス型にすることが好ましいことがいえ
る。
【００４３】入力電圧の最大値が電源電圧ＶDDよりも小
さい多段ソースフォロワアンプの場合には、ノイズ低減
のため、初段のドライバトランジスタを埋め込み型にす
ることが可能であるが、動作点が入力段階で低くなって
いることから、最終段ドライバトランジスタのみサーフ
ィス型とすることが好ましい。
さい多段ソースフォロワアンプの場合には、ノイズ低減
のため、初段のドライバトランジスタを埋め込み型にす
ることが可能であるが、動作点が入力段階で低くなって
いることから、最終段ドライバトランジスタのみサーフ
ィス型とすることが好ましい。
【００４４】一方、ノイズに関しては、アンプノイズと
して、サーマルノイズ（熱雑音）と１／ｆノイズが存在
し、サーマルノイズ入力換算電力はＬ／Ｗに、１／ｆノ
イズ入力換算電力は１／（Ｌ・Ｗ）に比例し、またサー
フィス型よりも埋め込み型の方が入力換算電力で４０％
程度ノイズが小さいという事実がある。
して、サーマルノイズ（熱雑音）と１／ｆノイズが存在
し、サーマルノイズ入力換算電力はＬ／Ｗに、１／ｆノ
イズ入力換算電力は１／（Ｌ・Ｗ）に比例し、またサー
フィス型よりも埋め込み型の方が入力換算電力で４０％
程度ノイズが小さいという事実がある。
【００４５】しかし、多段ソースフォロワの最終段ドラ
イバトランジスタのＬＷ積やＷ／Ｌは大きいため、最終
段ドライバトランジスタで発生するノイズは、全アンプ
ノイズに比して、サーフィス型でも埋め込み型でも無視
できるレベルである。
イバトランジスタのＬＷ積やＷ／Ｌは大きいため、最終
段ドライバトランジスタで発生するノイズは、全アンプ
ノイズに比して、サーフィス型でも埋め込み型でも無視
できるレベルである。
【００４６】従って、最終段ドライバトランジスタをサ
ーフィス型にしても、特にノイズの問題は生じ無いこと
になる。
ーフィス型にしても、特にノイズの問題は生じ無いこと
になる。
【００４７】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。
を参照して以下に詳細に説明する。
【００４８】図１は、本発明の実施の形態の構成を示し
たものであり、図１（Ａ）は、オンチップ３段ソースフ
ォロワアンプを示している。
たものであり、図１（Ａ）は、オンチップ３段ソースフ
ォロワアンプを示している。
【００４９】図１（Ａ）を参照して、３段ソースフォロ
ワを形成する６個のトランジスタはＮチャネルとなって
おり、上段はドライバトランジスタ７、下段はロードト
ランジスタ８である。
ワを形成する６個のトランジスタはＮチャネルとなって
おり、上段はドライバトランジスタ７、下段はロードト
ランジスタ８である。
【００５０】３段ソースフォロワにおける、３個のドラ
イバトランジスタ７のドレインは電源端子ＶDD２に、３
個のロードトランジスタ８のソースは接地端子ＧＮＤ４
に接続されている。各段のドライバトランジスタ７のソ
ースはロードトランジスタ８のドレインと接続され、か
つ次段のドライバトランジスタ７のゲートに接続されて
いる。ただし、最終段のドライバトランジスタ７のソー
スは信号を外部に取り出すため外部端子３を介して不図
示の外部回路に接続される。
イバトランジスタ７のドレインは電源端子ＶDD２に、３
個のロードトランジスタ８のソースは接地端子ＧＮＤ４
に接続されている。各段のドライバトランジスタ７のソ
ースはロードトランジスタ８のドレインと接続され、か
つ次段のドライバトランジスタ７のゲートに接続されて
いる。ただし、最終段のドライバトランジスタ７のソー
スは信号を外部に取り出すため外部端子３を介して不図
示の外部回路に接続される。
【００５１】初段ドライバトランジスタ５のゲートに
は、入力端子１から入力信号Ｖｉが入力される。
は、入力端子１から入力信号Ｖｉが入力される。
【００５２】入力信号電圧Ｖｉは、３段ソースフォロワ
の線形性が維持される範囲の電圧（一般には電源電圧Ｖ
DDを少し越える電圧から、ＶDDの約１／２までの範囲の
電圧）で、かつ入力信号電圧Ｖｉの最大値は線形性を保
つことができる最大の電圧から電源電圧ＶDDをわずかに
下回る電圧（ＶDDの０．５％低い程度）の範囲にある。
の線形性が維持される範囲の電圧（一般には電源電圧Ｖ
DDを少し越える電圧から、ＶDDの約１／２までの範囲の
電圧）で、かつ入力信号電圧Ｖｉの最大値は線形性を保
つことができる最大の電圧から電源電圧ＶDDをわずかに
下回る電圧（ＶDDの０．５％低い程度）の範囲にある。
【００５３】ロードトランジスタ８は定電流源として所
望の電流が得られるように、ゲートがバイアスされてお
り、図１（Ａ）ではロードトランジスタ８のゲートは接
地されている。
望の電流が得られるように、ゲートがバイアスされてお
り、図１（Ａ）ではロードトランジスタ８のゲートは接
地されている。
【００５４】図１（Ｂ）に、図１（Ａ）の、１段目（初
段）または３段目（最終段）のソースフォロワアンプの
断面図を示す。
段）または３段目（最終段）のソースフォロワアンプの
断面図を示す。
【００５５】各トランジスタはシリコン基板上のＰウェ
ル１２上に形成されている。実際の固体撮像素子では、
Ｐウェル１２はＮ型シリコン基板に形成されるために、
Ｐウェル１２の下層にはＮ型シリコン基板（不図示）が
存在する。
ル１２上に形成されている。実際の固体撮像素子では、
Ｐウェル１２はＮ型シリコン基板に形成されるために、
Ｐウェル１２の下層にはＮ型シリコン基板（不図示）が
存在する。
【００５６】初段ドライバトランジスタ５と３段目ドラ
イバトランジスタ６は、図１（Ｂ）右側に示すごとく、
Ｐウェル１２内にチャネルが形成されてなるサーフィス
型として構成されており、他のトランジスタは、図１
（Ｂ）左側に示すごとく、Ｐウェル１２上部にＮウェル
１３が形成され、チャネルもＮウェル１３内に形成され
てなる埋め込み型として構成されている。
イバトランジスタ６は、図１（Ｂ）右側に示すごとく、
Ｐウェル１２内にチャネルが形成されてなるサーフィス
型として構成されており、他のトランジスタは、図１
（Ｂ）左側に示すごとく、Ｐウェル１２上部にＮウェル
１３が形成され、チャネルもＮウェル１３内に形成され
てなる埋め込み型として構成されている。
【００５７】サーフィス型同士、及び埋め込み型同士の
トランジスタにおいては、プロセスの簡略化のため、ゲ
ート長とゲート幅が異なる以外は、同じ構造とされてい
る。
トランジスタにおいては、プロセスの簡略化のため、ゲ
ート長とゲート幅が異なる以外は、同じ構造とされてい
る。
【００５８】トランジスタのゲート絶縁膜（ゲート電極
１４とチャネル部の間の絶縁膜）は、シリコン酸化膜、
もしくは、シリコン酸化膜により窒化シリコン膜を挟ん
だ構造から成っている。
１４とチャネル部の間の絶縁膜）は、シリコン酸化膜、
もしくは、シリコン酸化膜により窒化シリコン膜を挟ん
だ構造から成っている。
【００５９】ゲート電極１４はポリシリコンより成り、
リン等のＮ型不純物を拡散することにより金属とみなせ
る程度にまで低抵抗化されている。
リン等のＮ型不純物を拡散することにより金属とみなせ
る程度にまで低抵抗化されている。
【００６０】ソース１０、ドレイン９等の拡散層は、リ
ン等のＮ型不純物をドープすることにより形成される。
イオン注入は、Ｐウェル１２領域、Ｎウェル１３領域と
も、例えば数百ｋｅＶ、１Ｅ１２（ドーズ１０12cm-2）
のオーダーで行われている。
ン等のＮ型不純物をドープすることにより形成される。
イオン注入は、Ｐウェル１２領域、Ｎウェル１３領域と
も、例えば数百ｋｅＶ、１Ｅ１２（ドーズ１０12cm-2）
のオーダーで行われている。
【００６１】また、各トランジスタのゲート長とゲート
幅は、ゲイン、帯域等が設計基準を満たすように決定さ
れている。
幅は、ゲイン、帯域等が設計基準を満たすように決定さ
れている。
【００６２】図５に、本発明の一実施例として、図１
（Ａ）に示したアンプの入力電圧Ｖｉ（入力端子１に入
力される入力信号電圧）と出力電圧Ｖｏ（出力端子３に
出力される出力信号電圧）の関係、及び入力電圧Ｖｉと
３段目ソースフォロワの消費電流の関係を示すととも
に、比較例として上記した従来例の結果を併せて示す。
（Ａ）に示したアンプの入力電圧Ｖｉ（入力端子１に入
力される入力信号電圧）と出力電圧Ｖｏ（出力端子３に
出力される出力信号電圧）の関係、及び入力電圧Ｖｉと
３段目ソースフォロワの消費電流の関係を示すととも
に、比較例として上記した従来例の結果を併せて示す。
【００６３】ここで、本発明の実施例に係る多段ソース
フォロワとは、上記従来例において、埋め込み型となっ
ている３段目ドライバトランジスタ６をゲート長とゲー
ト幅を変更せずにサーフィス型に変更し、動作点のみが
変更された構成をいうものとする。
フォロワとは、上記従来例において、埋め込み型となっ
ている３段目ドライバトランジスタ６をゲート長とゲー
ト幅を変更せずにサーフィス型に変更し、動作点のみが
変更された構成をいうものとする。
【００６４】各トランジスタのゲート幅とゲート長は、
単位をμｍとして、「ゲート幅／ゲート長」という形式
でマスク上の寸法で示すと、ドライバトランジスタが、
初段から３段に順に、８／４、３２／５、６００／５、
ロードトランジスタが初段から３段に順に、１０／２
６、４３／１３、１３０／１３とされている。
単位をμｍとして、「ゲート幅／ゲート長」という形式
でマスク上の寸法で示すと、ドライバトランジスタが、
初段から３段に順に、８／４、３２／５、６００／５、
ロードトランジスタが初段から３段に順に、１０／２
６、４３／１３、１３０／１３とされている。
【００６５】３段目ドライバトランジスタの消費電流
は、本実施例、及び上記従来例とも３．６ｍＡとなって
いる。なお、図５には示してないが、帯域とゲインも、
上記従来例と本実施例では、トランスコンダクタンスｇ
ｍが変化しないので、変化せず、帯域は３ｄＢダウンの
周波数で１００ＭＨｚ、ゲインが０．６２である。
は、本実施例、及び上記従来例とも３．６ｍＡとなって
いる。なお、図５には示してないが、帯域とゲインも、
上記従来例と本実施例では、トランスコンダクタンスｇ
ｍが変化しないので、変化せず、帯域は３ｄＢダウンの
周波数で１００ＭＨｚ、ゲインが０．６２である。
【００６６】図５に示すように、入力電圧Ｖｉと出力電
圧Ｖｏが線形に変化している領域は、上記従来例が入力
電圧１６Ｖ以下なのに対し、本実施例では、１７Ｖ以下
に広くなっている。
圧Ｖｏが線形に変化している領域は、上記従来例が入力
電圧１６Ｖ以下なのに対し、本実施例では、１７Ｖ以下
に広くなっている。
【００６７】従って、本実施例のごとく、３段目ドライ
バトランジスタ６をサーフィス型にすることにより線形
領域を広くできることがわかる（上記本発明の原理の説
明における項目（Ａ）参照）。
バトランジスタ６をサーフィス型にすることにより線形
領域を広くできることがわかる（上記本発明の原理の説
明における項目（Ａ）参照）。
【００６８】また、動作点は、入力電圧Ｖｉが１４Ｖの
場合で、上記従来例が１３Ｖに対して、本実施例では、
８．５Ｖに低下している。
場合で、上記従来例が１３Ｖに対して、本実施例では、
８．５Ｖに低下している。
【００６９】この差（4.5Ｖ＝13-8.5Ｖ）は、３段目ド
ライバトランジスタ６をサーフィス型にしたことによる
余裕である。
ライバトランジスタ６をサーフィス型にしたことによる
余裕である。
【００７０】３段目ドライバトランジスタ６の寸法（ゲ
ート幅／ゲート長）を、６００／５から９００／５ま
で、ゲート幅を１００μｍごとに増加させ、トランスコ
ンダクタンスｇｍを増加させた場合、入力電圧Ｖｉが１
４Ｖの時の動作点は、８．５Ｖから９Ｖまで、ゲインも
０．６６から０．６７までほぼ線形に増加する。その
際、消費電流は変化しない。
ート幅／ゲート長）を、６００／５から９００／５ま
で、ゲート幅を１００μｍごとに増加させ、トランスコ
ンダクタンスｇｍを増加させた場合、入力電圧Ｖｉが１
４Ｖの時の動作点は、８．５Ｖから９Ｖまで、ゲインも
０．６６から０．６７までほぼ線形に増加する。その
際、消費電流は変化しない。
【００７１】線形性も、上記本発明の原理の説明におい
て項目（Ｂ）で説明した理由により変化しない。
て項目（Ｂ）で説明した理由により変化しない。
【００７２】３ｄＢダウンの周波数は、３段目ドライバ
トランジスタ６のゲート幅／ゲート長が、６００／５で
１００ＭＨｚであり、７００／５で１０５ＭＨｚに、８
００／５で１１０ＭＨｚに増加するが、９００／５で
は、２段目ソースフォロワの負荷容量増加により２段目
ソースフォロワにより、帯域はリミットされ１０８ＭＨ
ｚに減少する。
トランジスタ６のゲート幅／ゲート長が、６００／５で
１００ＭＨｚであり、７００／５で１０５ＭＨｚに、８
００／５で１１０ＭＨｚに増加するが、９００／５で
は、２段目ソースフォロワの負荷容量増加により２段目
ソースフォロワにより、帯域はリミットされ１０８ＭＨ
ｚに減少する。
【００７３】本実施例においては、３段目ドライバトラ
ンジスタ６のゲート幅／ゲート長が９００／５で、帯域
は増加しなくなっているが、３段目ソースフォロワの動
作点はまだ上げることが可能であるため、２段目ソース
フォロワの帯域を広く作成し、３段ソースフォロワアン
プにおいてさらに帯域を広げることが可能である。
ンジスタ６のゲート幅／ゲート長が９００／５で、帯域
は増加しなくなっているが、３段目ソースフォロワの動
作点はまだ上げることが可能であるため、２段目ソース
フォロワの帯域を広く作成し、３段ソースフォロワアン
プにおいてさらに帯域を広げることが可能である。
【００７４】即ち、入力電圧最大値が電源電圧ＶDD以上
か、ＶDDより僅かに小さい（ＶDDの０．５％程度）３段
ソースフォロワアンプにおいては、初段ドライバトラン
ジスタと最終段ドライバトランジスタのみサーフィス型
とし、他の４個のトランジスタは埋め込み型とすること
が好ましい。
か、ＶDDより僅かに小さい（ＶDDの０．５％程度）３段
ソースフォロワアンプにおいては、初段ドライバトラン
ジスタと最終段ドライバトランジスタのみサーフィス型
とし、他の４個のトランジスタは埋め込み型とすること
が好ましい。
【００７５】上記実施例は、３段ソースフォロワについ
て説明したが、さらに多段のソースフォロワになった場
合は、本発明の原理で説明した理由により、入力電圧Ｖ
ｉの最大値が電源電圧ＶDD以上もしくはわずかに小さい
場合、初段と最終段のドライバトランジスタがサーフィ
ス型に他のトランジスタを埋め込み型にすることが好ま
しく、入力電圧Ｖｉの最大値が電源電圧ＶDDより小さい
場合には、最終段ドライバトランジスタのみサーフィス
型とすることが好ましい。
て説明したが、さらに多段のソースフォロワになった場
合は、本発明の原理で説明した理由により、入力電圧Ｖ
ｉの最大値が電源電圧ＶDD以上もしくはわずかに小さい
場合、初段と最終段のドライバトランジスタがサーフィ
ス型に他のトランジスタを埋め込み型にすることが好ま
しく、入力電圧Ｖｉの最大値が電源電圧ＶDDより小さい
場合には、最終段ドライバトランジスタのみサーフィス
型とすることが好ましい。
【００７６】上記の如く、上記３段ソースフォロワの本
実施例においては、消費電流は変化せず、またノイズ、
線形性等の他の設計基準を劣化させること無く、３ｄＢ
ダウンの周波数を１００ＭＨｚから１１０ＭＨｚにまで
増加できている。
実施例においては、消費電流は変化せず、またノイズ、
線形性等の他の設計基準を劣化させること無く、３ｄＢ
ダウンの周波数を１００ＭＨｚから１１０ＭＨｚにまで
増加できている。
【００７７】さらに、帯域を増大させる場合、本実施例
は、上記従来例よりも線形性に余裕が有るため、２段目
ソースフォロワの帯域を向上させることにより、さらに
全体としての帯域を増大させることが可能である。
は、上記従来例よりも線形性に余裕が有るため、２段目
ソースフォロワの帯域を向上させることにより、さらに
全体としての帯域を増大させることが可能である。
【００７８】なお、上記した本発明の実施の形態では、
主に固体撮像素子のオンチップアンプについて説明した
が、本発明はこれに限定されるものでなく、多段ソース
フォロワアンプ全般に適用可能であることは勿論であ
る。
主に固体撮像素子のオンチップアンプについて説明した
が、本発明はこれに限定されるものでなく、多段ソース
フォロワアンプ全般に適用可能であることは勿論であ
る。
【００７９】また、上記本発明の実施の形態では、Ｎチ
ャネルＭＯＳトランジスタの構成について説明したが、
ＰチャネルＭＯＳトランジスタによる構成の場合にも簡
単な変更（極性の変更等）で適用できるものである。
ャネルＭＯＳトランジスタの構成について説明したが、
ＰチャネルＭＯＳトランジスタによる構成の場合にも簡
単な変更（極性の変更等）で適用できるものである。
【００８０】しかしながら、固体撮像素子に上記多段ソ
ースフォロワを適用した場合、信号検出部が浮遊拡散層
型のものに関しては、入力電圧最大値が電源電圧ＶDD近
くに設定され、線形性の条件が厳しいため、特に本発明
は有効となる。
ースフォロワを適用した場合、信号検出部が浮遊拡散層
型のものに関しては、入力電圧最大値が電源電圧ＶDD近
くに設定され、線形性の条件が厳しいため、特に本発明
は有効となる。
【００８１】
【発明の効果】以上説明したように、本発明によれば、
消費電力を低減し且つ帯域の広いオンチップアンプを作
成できる。
消費電力を低減し且つ帯域の広いオンチップアンプを作
成できる。
【００８２】本発明によれば、例えば３段ソースフォロ
ワにおいては、消費電流を増大させることなく、またノ
イズ、線形性等の他の設計基準を劣化させること無く、
３ｄＢダウンの周波数を、１００ＭＨｚから１１０ＭＨ
ｚにまで増加できている。
ワにおいては、消費電流を増大させることなく、またノ
イズ、線形性等の他の設計基準を劣化させること無く、
３ｄＢダウンの周波数を、１００ＭＨｚから１１０ＭＨ
ｚにまで増加できている。
【００８３】さらに、本発明によれば、帯域を増大させ
る場合、上記従来例よりも線形性に余裕が有るため、例
えば３段ソースフォロワにおいては、２段目ソースフォ
ロワの帯域を向上させることにより、さらに全体として
の帯域を増大させることが可能である。
る場合、上記従来例よりも線形性に余裕が有るため、例
えば３段ソースフォロワにおいては、２段目ソースフォ
ロワの帯域を向上させることにより、さらに全体として
の帯域を増大させることが可能である。
【図１】本発明の実施の形態の構成を説明するための図
である。
である。
【図２】固体撮像素子を説明するための図である。
【図３】従来の多段ソースフォロワ回路の構成を示す図
である。
である。
【図４】ソースフォロワアンプの原理を説明するための
図である。
図である。
【図５】本発明の一実施例のＤＣ特性と、比較例として
従来技術のＤＣ特性とを示した図である。
従来技術のＤＣ特性とを示した図である。
７ ドライバトランジスタ ８ ロードトランジスタ １２ Ｐウェル １３ Ｎウェル １４ フォトダイオード １５ 垂直ＣＣＤ １６ 水平ＣＣＤ １７ 出力アンプ
Claims (4)
- 【請求項１】ソースフォロワが複数段（３段以上）縦続
形態に接続されてなるオンチップアンプであって、入力
信号電圧の最大値が前記オンチップアンプの電源電圧以
上か又はわずかに小とされる、多段ソースフォロワ型の
オンチップアンプにおいて、 初段と最終段のソースフォロワのドライバトランジスタ
がサーフィス型とされ、 前記複数段のソースフォロワを構成する他のトランジス
タが埋め込み型に構成されてなるオンチップアンプを含
むことを特徴とする半導体装置。 - 【請求項２】ソースフォロワが複数段（３段以上）縦続
形態に接続されてなるオンチップアンプであって、入力
信号電圧の最大値が前記オンチップアンプの電源電圧よ
りも小とされる、多段ソースフォロワ型のオンチップア
ンプにおいて、 最終段のソースフォロワのドライバトランジスタがサー
フィス型とされると共に、前記複数段のソースフォロワ
を構成する他のトランジスタが埋め込み型に構成されて
なるオンチップアンプを含むことを特徴とする半導体装
置。 - 【請求項３】請求項１又は２記載のオンチップアンプ
が、固体撮像素子のＣＣＤ転送路とともに同一の半導体
基板上に構成してなる出力部のアンプを構成してなるこ
とを特徴とする半導体装置。 - 【請求項４】ソースフォロワが複数段（３段以上）縦続
形態に接続されてなるオンチップアンプにおいて、 少なくとも、最終段のソースフォロワのドライバトラン
ジスタがサーフィス型として構成されてなるオンチップ
アンプを含むことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9013123A JP3027948B2 (ja) | 1996-01-12 | 1997-01-08 | 半導体装置 |
| NL1004970A NL1004970C2 (nl) | 1996-01-12 | 1997-01-10 | Meertraps bronvolgerversterker met grote bandbreedte en lage energie-opname. |
| US08/782,071 US5825249A (en) | 1996-01-12 | 1997-01-13 | Multistage source follower amplifier having a wide bandwidth and low power consumption |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177496 | 1996-01-12 | ||
| JP8-21774 | 1996-01-12 | ||
| JP9013123A JP3027948B2 (ja) | 1996-01-12 | 1997-01-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09252111A true JPH09252111A (ja) | 1997-09-22 |
| JP3027948B2 JP3027948B2 (ja) | 2000-04-04 |
Family
ID=26348859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9013123A Expired - Fee Related JP3027948B2 (ja) | 1996-01-12 | 1997-01-08 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5825249A (ja) |
| JP (1) | JP3027948B2 (ja) |
| NL (1) | NL1004970C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335971A (ja) * | 2006-06-12 | 2007-12-27 | Fujifilm Corp | Ｃｃｄ型固体撮像素子及びその出力回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2904200B2 (ja) * | 1997-11-04 | 1999-06-14 | 日本電気株式会社 | 固体撮像素子 |
| KR100296451B1 (ko) * | 1998-09-21 | 2001-10-26 | 윤종용 | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 |
| WO2004032324A1 (de) * | 2002-09-27 | 2004-04-15 | Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung | Transistorschaltung |
| JP2006340071A (ja) * | 2005-06-02 | 2006-12-14 | Fujifilm Holdings Corp | 固体撮像素子用出力アンプ |
| WO2007052783A1 (ja) * | 2005-11-04 | 2007-05-10 | Shima Seiki Manufacturing, Ltd. | メランジ糸の画像シミュレーション装置とその方法及びプログラム |
| KR102633135B1 (ko) | 2019-01-28 | 2024-02-02 | 삼성전자주식회사 | 이미지 센서 및 그의 동작 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4668971A (en) * | 1985-08-27 | 1987-05-26 | Texas Instruments Incorporated | CCD imager with JFET peripherals |
| US5192920A (en) * | 1992-03-18 | 1993-03-09 | Eastman Kodak Company | High-sensitivity, low-noise transistor amplifier |
-
1997
- 1997-01-08 JP JP9013123A patent/JP3027948B2/ja not_active Expired - Fee Related
- 1997-01-10 NL NL1004970A patent/NL1004970C2/nl not_active IP Right Cessation
- 1997-01-13 US US08/782,071 patent/US5825249A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335971A (ja) * | 2006-06-12 | 2007-12-27 | Fujifilm Corp | Ｃｃｄ型固体撮像素子及びその出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5825249A (en) | 1998-10-20 |
| JP3027948B2 (ja) | 2000-04-04 |
| NL1004970C2 (nl) | 1997-08-26 |
| NL1004970A1 (nl) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0905788B1 (en) | MOS type image sensing device | |
| US5192920A (en) | High-sensitivity, low-noise transistor amplifier | |
| JPH02262344A (ja) | 出力回路 | |
| US6147556A (en) | Solid-state image sensor | |
| JP3027948B2 (ja) | 半導体装置 | |
| JP2795314B2 (ja) | 半導体装置 | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| JP3651647B2 (ja) | 固体撮像装置 | |
| JP3972446B2 (ja) | Ｃｃｄ固体撮像素子の出力回路 | |
| US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
| JP2986752B2 (ja) | 半導体装置 | |
| JPH05291550A (ja) | 固体撮像装置及びその製造方法 | |
| US7362364B2 (en) | Solid-state image pickup device with photoelectric charge transferrer to a floating diffusion region | |
| JP3084034B2 (ja) | 半導体装置 | |
| JP4520241B2 (ja) | 半導体装置およびカメラ | |
| EP0601713A1 (en) | Amplifier devices | |
| JP3591633B2 (ja) | 固体撮像素子 | |
| JP3428875B2 (ja) | 光電変換装置 | |
| JPH0563468A (ja) | 増幅回路 | |
| US6081139A (en) | Differential amplifier with lateral bipolar transistor | |
| KR20030037855A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JPS6218805A (ja) | 化合物半導体増幅回路 | |
| KR100266008B1 (ko) | 신호증폭기의입력트랜지스터구조 | |
| EP0788170A2 (en) | Source-follower amplifier employing a fully depleted well structure | |
| JPS60160659A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |