JP3428875B2

JP3428875B2 - 光電変換装置

Info

Publication number: JP3428875B2
Application number: JP26354597A
Authority: JP
Inventors: 哲伸光地; 徹小泉
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-09-29
Filing date: 1997-09-29
Publication date: 2003-07-22
Anticipated expiration: 2017-09-29
Also published as: JPH11103043A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多数の光電変換素
子を有する光電変換装置に関し、特に光電変換素子の電
荷を読み出すトランジスタやＭＯＳスイッチ回路により
ダイナミックレンジを拡大し、高Ｓ／Ｎを可能とする光
電変換装置に関するものである。

【０００２】

【従来の技術】図１は従来の光電変換回路をあらわす模
式説明図である。同図において、光電変換素子（フォト
ダイオードなど）１は入射光量に応じた電荷を蓄積する
ものであり、２次元状（図１では、説明の簡単化のた
め、４×４素子）に配置されている。光電変換素子１の
一端はソースフォロワ入力ＭＯＳ（Metal Oxide Silico
nTransistor）２のゲートに接続し、ソースフォロワ入
力ＭＯＳ２のドレインは垂直選択スイッチＭＯＳ３のソ
ースに接続し、またソースは垂直出力線６を経て負荷電
流源７へと接続し、垂直選択スイッチＭＯＳ３のドレイ
ンは電源線４を経て電源端子５に接続されており、これ
らは全体で、特に入力ＭＯＳ２と負荷電流源７とでソー
スフォロワ回路を構成している。１４はリセットスイッ
チであり、そのソースはソースフォロワ入力ＭＯＳ２の
ゲートに接続し、ドレインは電源線４を経て電源端子５
に接続されている。

【０００３】本回路は各画素の光電変換素子に蓄積され
た電荷に応じてソースフォロワ入力ＭＯＳ２のゲートに
信号電圧が発生し、それをソースフォロワ回路で電流増
幅して読み出すものである。

【０００４】垂直選択スイッチＭＯＳ３のゲートは、垂
直ゲート線８で垂直走査回路９に接続する。リセットス
イッチ１４のゲートは、リセットゲート線１５で垂直走
査回路９に接続する。また、ソースフォロワ回路の出力
信号は、垂直出力線６、水平転送ＭＯＳスイッチ１０、
水平出力線１１、出力アンプ１２を通して外部に出力さ
れる。水平転送ＭＯＳスイッチ１０のゲートは水平走査
回路１３にそれぞれ接続されている。

【０００５】本回路の動作を説明すると、まずリセット
スイッチ１４により光電変換素子１をリセットする。次
に蓄積動作に入る。ソースフォロワ入力ＭＯＳ２のゲー
トには蓄積された信号電荷の量に応じて信号電圧が発生
する。蓄積時間終了後、垂直走査回路９および水平走査
回路１３によって選択された画素の信号はソースフォロ
ワ回路によって増幅された後、順次出力アンプ１２を通
して出力される。

【０００６】本回路構成は、ソースフォロワの電源線４
とリセット電源線４を同じ配線で共通化しているため、
コンパクトなレイアウトが可能となる。

【０００７】また、選択スイッチ３を電源側に配置した
ことで、ソースフォロワ入力ＭＯＳ２のソース端と定電
流源７の間に選択スイッチ３の抵抗が介在しなくなり、
線形性のよいソースフォロワ出力が得られる、といった
利点を有するものである。

【０００８】

【発明が解決しようとする課題】説明を簡略化するため
に、図２に１つの光電変換素子１とその周辺の１画素を
抜き出した模式説明図を示す。図２では、図１と同一個
所には同一符号を付している。同図において、ソースフ
ォロワ回路が線形動作領域で動作するためには、ソース
フォロワの入力ＭＯＳ２が下記の条件式をみたしていな
ければならない。

【０００９】Ｖds ＞Ｖgs−Ｖth …（１）ここで、Ｖdsは入力ＭＯＳ２のドレイン／ソース間電位
差、Ｖgsはゲート／ソース間電位差、Ｖthはしきい値電
圧である。

【００１０】しかしながら、垂直選択スイッチ３のＯＮ
抵抗をＲon、ソースフォロワ回路を流れる電流をＩa、
とすると、垂直選択スイッチ３の部分での電位降下によ
り入力ＭＯＳ２のドレイン電圧は、［電源電圧−Ｒon×
Ｉa］になり、その分だけ、上式（１）のＶdsが小さく
なり、ソースフォロワ回路の線形動作領域が著しく狭く
なり、光による信号の電圧範囲をソースフォロワ回路の
線形動作領域におさめることが困難になって、そのた
め、（ａ）低照度側の線形性が低下する、（ｂ）飽和電圧が小さくなりダイナミックレンジが狭く
なる、といった問題点が生じていた。

【００１１】また、電位降下を低減するためにソースフ
ォロワ回路を流れる電流値を少なくすると、大きな負荷
を充電できなくなり、多画素化に対応できない、といっ
た問題点が生じていた。

【００１２】今後、光電変換装置は、デジタルスチルカ
メラやビデオカムコーダーなど、より高精細（多画
素）、低消費電力（低電圧）が要求される用途へと拡大
していくと考えられる。その際に、従来の回路では高精
細化（多画素化）による駆動負荷の増大、低消費電力化
（低電圧化）によるダイナミックレンジの低下に対応で
きないものであった。

【００１３】

【課題を解決するための手段】本発明は、上記問題点を
解決する手段として、光電変換素子と、前記光電変換素
子に発生した信号電荷を受けるゲート領域および該ゲー
トに蓄積された信号電荷に応じた信号を読み出すための
ソース・ドレイン路を含む電界効果トランジスタと、前
記電界効果トランジスタの信号読出し側と反対側の主電
極領域に電源を供給する電源供給手段と、前記電界効果
トランジスタと前記電源供給手段の間に接続された選択
スイッチ手段とからなる画素セルを複数配列して成る光
電変換装置において、前記電界効果トランジスタのゲー
ト電圧をＶsig0、しきい値電圧をＶth、流れる電流をＩ
a、前記電源供給手段の電圧をＶc1、前記選択スイッチ
手段の直列抵抗をＲon、としたとき、前記電界効果トラ
ンジスタが信号を読み出している期間において、Ｖc1−Ｒon×Ｉa ＞Ｖsig0−Ｖth …（２）を満たすことを特徴とする光電変換装置を提供するもの
である。

【００１４】また、本発明は、光電変換素子と、前記光
電変換素子に発生した信号電荷を受けるゲート領域およ
び該ゲートに蓄積された信号電荷に応じた信号を読み出
すためのソース・ドレイン路を含む電界効果トランジス
タと、前記電界効果トランジスタの信号読出し側と反対
側の主電極領域に電源を供給する電源供給手段と、前記
電界効果トランジスタと前記電源供給手段の間に接続さ
れた選択スイッチ手段と前記ゲート領域をリセットする
リセット手段とからなる画素セルを複数配列して成る光
電変換装置において、前記選択スイッチ手段、および前
記リセット手段が電界効果トランジスタから成り、それ
ぞれのしきい値電圧が互いに異なることを特徴とする。

【００１５】さらに、本発明は、光電変換素子と、前記
光電変換素子に発生した信号電荷を受けるゲート領域お
よび該ゲートに蓄積された信号電荷に応じた信号を読み
出すためのソース・ドレイン路を含む電界効果トランジ
スタと、前記電界効果トランジスタの信号読出し側と反
対側の主電極領域に電源を供給する電源供給手段と、前
記電界効果トランジスタと前記電源供給手段の間に接続
された選択スイッチ手段と前記ゲート領域をリセットす
るリセット手段とからなる画素セルを複数配列して成る
光電変換装置において、前記選択スイッチ手段、および
前記リセット手段が電界効果トランジスタから成り、Ｏ
Ｎ時の前記選択スイッチ手段のゲート電圧とＯＮ時の前
記リセット手段のゲート電圧がそれぞれ互いに異なるこ
とを特徴とする。

【００１６】また、本発明は、光電変換素子と、前記光
電変換素子に発生した信号電荷を受けるゲート領域およ
び該ゲートに蓄積された信号電荷に応じた信号を読み出
すためのソース・ドレイン路を含む電界効果トランジス
タと、前記電界効果トランジスタの信号読出し側と反対
側の主電極領域に電源を供給する電源供給手段と、前記
電界効果トランジスタと前記電源供給手段の間に接続さ
れた選択スイッチ手段と前記ゲート領域をリセットする
リセット手段とからなる画素セルを複数配列して成る光
電変換装置において、前記選択スイッチ手段、および前
記リセット手段が電界効果トランジスタから成り、ＯＮ
時の前記選択スイッチ手段の電源側主電極領域電圧とＯ
Ｎ時の前記リセット手段の電源側主電極領域電圧がそれ
ぞれ互いに異なることを特徴とする。

【００１７】また、本発明は、光電変換素子と、前記光
電変換素子に発生した信号電荷を受けるゲート領域およ
び該ゲートに蓄積された信号電荷に応じた信号を読み出
すためのソース・ドレイン路を含む電界効果トランジス
タと、前記電界効果トランジスタの信号読出し側と反対
側の主電極領域に電源を供給する電源供給手段と、前記
電界効果トランジスタと前記電源供給手段の間に接続さ
れた選択スイッチ手段と前記ゲート領域をリセットする
リセット手段と、前記リセット手段のゲートと前記電界
効果トランジスタのゲートの間に形成された第１の容量
手段と、前記電界効果トランジスタのゲートと対地の間
に形成された第２の容量手段からなる画素セルを複数配
列して成る光電変換装置において、前記第１の容量手段
と前記第２の容量手段の値の比を制御して前記電界効果
トランジスタのゲート電圧を制御することを特徴とす
る。

【００１８】

【発明の実施の態様】本発明による実施の形態につい
て、図面を参照しつつ詳細に説明する。以下に説明する
光電変換装置の全体構成は、図１に示すような構成であ
り、各光電変換装置の個々について、詳細に説明する。

【００１９】光電変換装置の線形性は、入力信号Ｖin
（この場合、信号電荷でソースフォロワのゲート上に発
生する電圧）に対し、出力信号Ｖout（光電変換装置の
出力信号）の関係を

【００２０】

【数１】ただし、Ａ：読み出しゲイン γ：γ値であらわした時、上式のγの値が１からどれだけずれる
かで定義することができる。図１３は、本発明によりど
れだけ線形性が改善されるかを示した図である。横軸が
垂直選択スイッチのＯＮ抵抗、縦軸がγ値である。同図
より、上記（２）式の条件を満たすことで、光電変換装
置の線形性が確実に保たれることが分かった。

【００２１】（第１の実施形態）図３は本発明の第一の
実施形態を示す模式説明図である。同図において垂直選
択スイッチ３は電界効果トランジスタである。ここで、
リセットスイッチ１４がＯＮ時のゲート電圧をＶ2、垂
直選択スイッチ３がＯＮ時のゲート電圧をＶ3、ソース
フォロワの入力ＭＯＳ２のドレイン電圧をＶ１、リセッ
トスイッチ１４のしきい値電圧をＶth0、垂直選択スイ
ッチ３のしきい値電圧をＶth1、ソースフォロワ入力Ｍ
ＯＳ２のしきい値電圧をＶth2とする。

【００２２】リセットスイッチ１４、垂直選択スイッチ
３がともに５極間領域で動作している場合を考えた時、
まず、リセットの電圧Ｖsig0は次式であらわされる。

【００２３】Ｖsig0＝Ｖ2−Ｖth0 …（３）つぎに、垂直選択スイッチ３に流れる電流がソースフォ
ロワ回路に流れる電流に等しいことを考えると、次式が
成り立つ。

【００２４】Ｉa＝Ｋ(Ｖ3−Ｖ１−Ｖth1)² …（４）Ｋ＝１／２×μ×Ｃox×Ｗ／Ｌ μ：移動度Ｃox：単位面積当たりのゲート酸化膜容量Ｗ：ゲート幅Ｌ：ゲート長ここでは説明を簡略化するためにグラジュアルチャネル
近似の式を用いた。

【００２５】この（４）式を変形すると、次式が導かれ
る。

【００２６】Ｖ１＝Ｖ3−Ｖth1−（Ｉa／Ｋ）^1/2 …（５）この、（３）式、（５）式を（１）式に代入すると、ソ
ースフォロワ回路が線形動作領域で動作するための条件
式はＶ3−Ｖth1−（Ｉa／Ｋ）^1/2＞Ｖ2−Ｖth0−Ｖth2 …（６）となる。リセットスイッチ１４と垂直選択スイッチ３が
ともに５極間領域で動作する例として、従来はゲートの
電圧Ｖ2，Ｖ3はともに電源電圧と等しい電圧を使用し、
また各スイッチ３，１４のしきい値電圧も同じ値のもの
を使用していたがその時（６）式は √（Ｉa／Ｋ）^1/2＜Ｖth …（７）と変形され、ソースフォロワ回路に流せる電流が各スイ
ッチのしきい値電圧に大きく律速されてしまうことが分
かる。そのため先に述べたように、多画素化等が進み、
ソースフォロワ回路が駆動しなければならない負荷が増
加した時、従来は容易に対応できないものであった。し
かし、本発明によれば、垂直選択スイッチ３のしきい値
電圧とリセットスイッチ１４のしきい値電圧を変えるこ
とで、容易に上式を満たすことができるものである。

【００２７】しきい値電圧を変える方法の一例を図４に
示す。同図において、４０１は半導体基板であり、同図
ではＰ型半導体の例を示している。４０２は半導体基板
４０１の上にゲート酸化膜を介して形成されたゲート電
極であり、たとえばポリシリコンやポリサイドなどで形
成される。４０３は半導体基板４０１中にイオン注入な
どにより形成された半導体基板４０１とは反対導電型の
ソース電極、およびドレイン電極であり、以上により電
界効果トランジスタが構成される。

【００２８】ここで、所望のトランジスタのみにチャネ
ル領域にチャネルドープ層４０４を形成することで、そ
れ以外のトランジスタとしきい値電圧を容易に異ならせ
ることができる。たとえば、図４の例で４０４としてＮ
型のイオン種をドープすればドープしないものに比べし
きい値電圧を下げることができ、逆にＰ型のイオン種を
ドープすればしきい値電圧をあげることができる。その
変化量は、チャネルドープ層４０４の濃度を制御するこ
とで、精度良く決めることができる。

【００２９】上述の実施形態において、具体的な数字を
当てはめて説明する。例えば、図３において、電源端子
５に５［Ｖ］を印加し、リセットスイッチ１４，垂直選
択スイッチ３のゲートも５［Ｖ］を印加した時、各ＭＯ
Ｓのゲート酸化膜厚をおよそ１５ｎｍ、ウェルの濃度を
４×１０¹⁶個／ｃｍ³、ソースとウェルが同電位の時の
しきい値電圧を０．６Ｖにしたとき、まず、リセットス
イッチ１４の特性で決まるリセット電圧は、バックゲー
ト効果によるしきい値電圧上昇を考慮すると、（３）式
より、Ｖsig0 ＝５−１．４＝３．６［Ｖ］ …（３’）次に、ソースフォロワ入力ＭＯＳのドレイン電圧Ｖ１
は、（５）式から決まり、Ｖ１＝５−１．４−（Ｉa／
Ｋ）^1/2＝３．６−（Ｉa／Ｋ）^1/2 …（５’）とな
る。次に、ソースフォロワ入力ＭＯＳのしきい値電圧
は、ゲート電圧が、Ｖsig0＝３．６Ｖの時、Ｖth＝
１．２４［Ｖ］となる。これらを（１）式に代入する
と、（Ｉa／Ｋ）^1/2 ＜１．２４［Ｖ］ …（１’）という関係式が導かれる。

【００３０】以上より、ソースフォロワに流すことので
きる電流値Ｉａが（１’）式によって制限されることが
解る。例えば、ＭＯＳトランジスタの移動度：４００ｃｍ²／S・V ＭＯＳトランジスタのＣOX：２．３×１０^-7Ｆ／
ｃｍ² ＭＯＳトランジスタのゲート長：１μｍＭＯＳトランジスタのゲート幅：１μｍのとき、Ｋ＝４．６×１０^-5 となり、Ｉa ＜７．１×１０^-5 ［Ａ］に制限されてしまっていた。しかしながら、上記図４で
説明したように、Ｎ型のイオン種をドープした層４０４
を設けることで、この制限を大幅に広げることができ
る。

【００３１】本実施形態ではＮ型の電界効果トランジス
タを例にとって説明したがもちろんこれに限るものでは
なく、Ｐ型の電界効果トランジスタにおいても同様な効
果が得られることはいうまでもない。また、本実施形態
では、一方のトランジスタのチャネルドープ層を制御す
る例について説明したが、これに限るものではなく、複
数種類のチャネルドープ層を混在させて、おのおの最適
な条件に設定し使用してもよい。

【００３２】また、本実施形態では電界効果トランジス
タに流れる電流の式としてグラジュアルチャネル近似の
（４）式を用いたが、このような理想的なトランジスタ
の場合に限らず、たとえば微細化がすすみ上式から若干
ずれが生じても、本発明の効果が変わるものではない。
（２）式を満たすように電界効果トランジスタのＯＮ抵
抗を制御することが本質であり、そのために垂直選択ス
イッチ３のしきい値電圧とリセットスイッチ１４のしき
い値電圧を変えることはきわめて有効な手段である。

【００３３】（第２の実施形態）本発明の第２の実施形
態について、図５を参照して説明する。但し、図５にお
いて、図４と同様な部分については同一符号を付して、
説明を省略する。

【００３４】次に、しきい値電圧を変える別な方法とし
て図５に示したような構造がある。同図において、５０
１は所望のトランジスタ領域のみに設けられたウエル領
域である。図のように構成することによっても、所望の
トランジスタのしきい値電圧を容易に制御することがで
きる。また、同図ではＰ型基板中にＰ型のウエル領域を
形成した場合を例にとって説明したが、これに限るもの
ではなく、Ｎ型の基板中に、複数の濃度の異なるＰ型ウ
エルを設け、それぞれの濃度を制御して所望のしきい値
電圧を決めてもよい。また、本実施形態はＮ型電界効果
トランジスタを例にとり説明したがこれに限るものでは
なく、Ｐ型トランジスタにおいても同様な効果が得られ
ることはいうまでもない。

【００３５】（第３の実施形態）本発明の第３の実施形
態について、図６を参照して説明する。但し、図６にお
いて、図４と同様な部分については同一符号を付して、
説明を省略する。

【００３６】スイッチ３の電界効果トランジスタとし
て、しきい値電圧を変える第３の実施形態として図６に
示す方法がある。６０１、および６０２はそれぞれ電界
効果トランジスタのゲート絶縁膜である。所望のトラン
ジスタのゲート４０２と半導体基板４０１間のゲート絶
縁膜の厚さを、他のトランジスタと変えることでしきい
値電圧を変えることができるものである。

【００３７】また、ゲート絶縁膜として誘電率の異なる
材料を用いることによっても同様な効果を得ることがで
きるものである。たとえば、一方をシリコン酸化膜で形
成し、もう一方をシリコン窒化膜で形成することで本実
施形態の構造を実現することができる。

【００３８】（第４の実施形態）本発明の第４の実施形
態について、図７を参照して説明する。但し、図７にお
いて、図４と同様な部分については同一符号を付して、
説明を省略する。

【００３９】スイッチ３の電界効果トランジスタとし
て、しきい値電圧を変えるさらに別な方法として図７に
示す方法がある。ここで、各電界効果トランジスタは、
ソース・ドレインと反対導電型のウエル領域５０１内に
形成されている。ウエル領域５０１はＮ型の半導体基板
４０１と反対導電型である。しきい値を変えたいトラン
ジスタのウエル領域５０１はそれ以外のトランジスタの
ウエル領域と互いに離間して設けられており、それぞれ
独立の電源７０１，７０２に接続されている。本構造に
より、電源７０１，７０２の電圧を制御することで、電
界効果トランジスタのいわゆるバックゲート効果により
所望のトランジスタのしきい値電圧を変えることができ
るものである。

【００４０】本実施形態では、半導体プロセスの終了後
でも電源の電圧を変えることでしきい値電圧を変えるこ
とができるので、より精密なコントロールが可能とな
る。また、最適な条件設定のフィードバックがすみやか
におこなわれる。また、ウエル領域の作成条件は、各ト
ランジスタで同一にすることもできるので、半導体プロ
セスを簡略化することができる。

【００４１】（第５の実施形態）本発明の第５の実施形
態について、図８を参照して説明する。但し、図８にお
いて、図４と同様な部分については同一符号を付して、
説明を省略する。

【００４２】スイッチ３の電界効果トランジスタとし
て、図８はしきい値電圧を変える第５の実施形態であ
る。本実施形態は所望のトランジスタとそれ以外のトラ
ンジスタのゲート電極８０１，８０２の長さを変えたも
のである。絶縁ゲート型電界効果トランジスタでは、ゲ
ート長が３〜４μｍ以下になってくると、チャネルのソ
ース端、ドレイン端のフリンジ効果により、しきい値電
圧が低下するという短チャネル効果という現象が知られ
ている。本実施形態はその効果を利用したものであり、
所望のトランジスタとそれ以外のトランジスタとで、ゲ
ート長を変えることで、しきい値電圧を変えることがで
きるものである。

【００４３】本実施形態では、半導体プロセスとしては
同一構造の１種類のトランジスタを作成すればよいの
で、低コストのプロセスで実現することができる。ま
た、実施形態４のように独立に電源端子を設ける必要が
ないので、制御回路も簡略化することができる。

【００４４】（第６の実施形態）本発明の第６の実施形
態について、図９を参照して説明する。但し、図９にお
いて、図４と同様な部分については同一符号を付して、
説明を省略する。

【００４５】スイッチ３の電界効果トランジスタとし
て、図９はしきい値電圧を変える第６の実施形態であ
る。本実施形態は所望のトランジスタとそれ以外のトラ
ンジスタのゲート電極９０１，９０２の幅を変えたもの
である。絶縁ゲートトランジスタでは、一般に隣接する
素子同士を分離するために素子間に厚めの絶縁膜を設
け、その下の基板濃度を高くして反転層ができにくいよ
うにする。そのため、ゲート幅に対し、素子分離領域の
比率が無視できなくなってくると、しきい値電圧が上昇
するという狭チャネル効果という現象が知られている。
本実施形態はその効果を利用したものであり、所望のト
ランジスタとそれ以外のトランジスタとで、ゲート幅を
変えることで、しきい値電圧を変えることができるもの
である。

【００４６】本実施形態では、半導体プロセスとしては
同一構造の１種類のトランジスタを作成すればよいの
で、低コストのプロセスで実現することができる。ま
た、実施形態４のように独立に電源端子を設ける必要が
ないので、制御回路も簡略化することができる。

【００４７】（第７の実施形態）本発明の第７の実施形
態をあらわす模式説明図を図２にしめす。本実施形態は
リセットスイッチ１４と垂直選択スイッチ３のゲート電
圧Ｖ2，Ｖ3を互いに異ならせることで、上記（６）式を
満たすようにしたものである。

【００４８】本実施形態では、半導体プロセスの終了後
でも電源の電圧を変えることでしきい値電圧を変えるこ
とができるので、より精密なコントロールが可能とな
る。また、最適な条件設定のフィードバックがすみやか
におこなわれる、といった効果が得られる。

【００４９】（第８の実施形態）図１０に本発明の第８
の実施形態の模式説明図を示す。同図において、１００
１はソースフォロワ回路の電源とは別個に設けられたリ
セット電源線であり、電圧Ｖc2が与えられている。本実
施形態は、リセットスイッチ１４が３極間領域、垂直選
択スイッチ３が５極間領域で動作している場合の例であ
る。この場合を考えた時、まず、リセットの電圧Ｖsig0
は次式であらわされる。

【００５０】Ｖsig0＝Ｖc2 …（８）この、（８）式と前記の（５）式を（１）式に代入する
と、ソースフォロワ回路が線形動作領域で動作するため
の条件式はＶ3−Ｖth1−（Ｉa／Ｋ）^1/2＞Ｖc2−Ｖth2 …
（９）となる。本実施形態の場合、上式を満たすようリセット
スイッチの電源電圧をソースフォロワ回路の電源電圧と
異なる電圧に設定することで、ソースフォロワ回路を線
形動作領域で動作させることができるものである。

【００５１】また、垂直選択スイッチ３のしきい値電圧
を前記実施形態１〜６で示した方法で制御してもよい。

【００５２】（第９の実施形態）本発明の第９の実施形
態として、リセットスイッチ１４が５極間領域、垂直選
択スイッチ３が３極間領域で動作している場合をしめ
す。この時、垂直選択スイッチ３に流れる電流がソース
フォロワ回路に流れる電流に等しいことを考えると、図
３より次式が成り立つ。

【００５３】Ｉa＝Ｋ(Ｖ3−Ｖ１−Ｖth1)²−Ｋ(Ｖ3−Ｖc1−Ｖth1)² …（１０）この式を変形すると、次式が導かれる。

【００５４】Ｖ１＝Ｖ3−Ｖth1−（Ｉa／Ｋ＋(Ｖ3−Ｖc1−Ｖth1)²）^1/2 …（１１）前記（３）式と上記（１１）式を（１）式に代入する
と、ソースフォロワ回路が線形動作領域で動作するため
の条件式はＶ3−Ｖth1−（Ｉa／Ｋ＋(Ｖ3−Ｖc1−Ｖth1)²）^1/2 ＞Ｖ2−Ｖth0−Ｖth2 …（１２）となる。本実施形態の場合、上式を満たすようリセット
スイッチのしきい値電圧と、垂直選択スイッチ３のしき
い値電圧を前記実施形態１〜６で示した方法で制御する
ことでソースフォロワ回路を線形動作領域で動作させる
ことができる。

【００５５】また、リセットスイッチ１４のゲート電圧
と垂直選択スイッチ３のゲート電圧を、前記実施形態７
に示したように制御してもよい。

【００５６】また、ソースフォロワ回路の電源電圧を制
御してもよい。

【００５７】（第１０の実施形態）本発明の第１０の実
施形態として、リセットスイッチ１４、垂直選択スイッ
チ３ともに３極間領域で動作している場合をしめす。こ
のとき、図１０より、前記（８）式と前記（１１）式を
（１）式に代入すると、ソースフォロワ回路が線形動作
領域で動作するための条件式はＶ3−Ｖth1−（Ｉa／Ｋ＋(Ｖ3−Ｖc1−Ｖth1)²）^1/2 ＞Ｖc2−Ｖth2 …（１３）となる。本実施形態の場合、上式を満たすようリセット
スイッチのしきい値電圧と、垂直選択スイッチ３のしき
い値電圧を前記実施形態１〜６で示した方法で制御する
ことでソースフォロワ回路を線形動作領域で動作させる
ことができる。

【００５８】また、垂直選択スイッチ３のゲート電圧
を、前記実施形態７のように制御してもよい。

【００５９】また、リセットスイッチ１４の電源電圧と
ソースフォロワ回路の電源電圧を実施形態８に示したよ
うに制御してもよい。

【００６０】また、本実施形態では電界効果トランジス
タに流れる電流の式としてグラジュアルチャネル近似の
（４）式を用いたが、このような理想的なトランジスタ
の場合に限らず、たとえば微細化がすすみ上式から若干
ずれが生じても、本発明の効果が変わるものではないこ
とはいうまでもない。

【００６１】（第１１の実施形態）図１１は本発明によ
る第１１の実施形態を示す模式説明図である。同図にお
いて、１１０１はリセットスイッチ１４のゲートとソー
スフォロワ入力ＭＯＳ２のゲートの間に形成された第１
の容量である。容量１１０１は意図的に形成してもよい
し、寄生的につく容量を利用してもよい。１１０２はソ
ースフォロワ入力ＭＯＳ２のゲートと対地の間に形成さ
れた第２の容量である。

【００６２】本実施形態の動作を説明すると、まずソー
スフォロワ入力ＭＯＳ２のゲート電位Ｖsig0は、リセッ
トスイッチ１４のソース、ゲート、ドレイン、ウエルの
電位で決まる電圧にリセットされる。次にリセットスイ
ッチ１４のゲート電圧を変えてスイッチをオフする。こ
の時本実施形態では、リセットスイッチ１４のゲート線
１５とソースフォロワ入力ＭＯＳ２のゲートの間の容量
結合によりソースフォロワ入力ＭＯＳ２のゲートの電圧
Ｖsig0は、第１の容量１１０１と第２の容量１１０２の
比に依存する電圧分だけ変動する。たとえばリセットス
イッチ１４がＮ型トランジスタであった場合、初期のリ
セット電圧より低い電圧に電位を変えることができる。
この変動量をΔＶとして、（６）式を書き換えると、Ｖ3−Ｖth1−（Ｉa／Ｋ）^1/2＞Ｖ2−Ｖth0−ΔＶ−Ｖth2 …（１４）となる。上式に示したように、リセットスイッチ１４の
ゲートとソースフォロワ入力ＭＯＳ２のゲートの間に形
成された容量１１０１、およびソースフォロワ入力ＭＯ
Ｓ２のゲートと対地の間に形成された容量１１０２の値
を制御することで、半導体プロセスとしては同一構造の
１種類のトランジスタを作成すればよいので、低コスト
のプロセスでかつ、実施形態４のように独立に電源端子
を設ける必要もなく同様な効果を得ることができる。

【００６３】（第１２の実施形態）図１２は本発明の第
１２の実施形態を示す模式説明図である。同図におい
て、１２０１は光電変換素子１からソースフォロワ入力
ＭＯＳ２の入力ゲートへ信号電荷を完全空乏転送する電
荷転送スイッチである。７０２は転送スイッチ１２０１
を制御する転送ゲート線である。一般に、光電変換装置
の感度を向上させるために光電変換素子１のサイズを大
きくし、信号電荷量を増す方法がとられるが、それにと
もないソースフォロワ入力ＭＯＳ２のゲートに寄生する
容量値もおおきくなり効率よく感度を向上できないとい
う問題点があったが、本構造をとり、ソースフォロワ入
力ＭＯＳ２の入力ゲートの容量値を光電変換素子１（フ
ォトダイオードなど）の容量値より小さく設計してお
き、完全空乏転送をおこなうことで感度を向上させるこ
とができる。

【００６４】本実施形態のような画素構造においても前
記実施形態と同様な効果が得られることはいうまでもな
い。

【００６５】

【発明の効果】以上説明したように、本発明の構造をと
ることにより、（１）低照度側の線形性が良好、（２）
飽和電圧が大きくダイナミックレンジが広い、（３）光
電変換装置を得ることができる、という効果を奏し得
る。

【００６６】また、本発明の構造をとることにより、垂
直選択スイッチのＯＮ抵抗をＲon、ソースフォロワ回路
を流れる電流をＩa、とすると、垂直選択スイッチの部
分での電位降下により［電源電圧−Ｒon×Ｉa］とな
り、その分だけ、式［Ｖds ＞Ｖgs−Ｖth］のＶdsが小
さくなることによって、光電変換素子の光電荷を読み出
すソースフォロワ回路の線形動作領域が狭くなってしま
うという原因を防止することができ、光による信号の電
圧範囲をソースフォロワ回路の線形動作領域に限定する
ことが可能となる。そのため、（ａ）低照度側の線形性
が維持され、（ｂ）飽和電圧が高くなりダイナミックレ
ンジが広くなるという効果が得られる。

【００６７】また、電位降下を低減するためにソースフ
ォロワ回路を流れる電流値を少なくしても、大きな負荷
を充電できるようになり、多画素化に十分対応できるよ
うになる。

【００６８】とくに、近年の光電変換装置が、デジタル
スチルカメラやビデオカムコーダーなどの、より高精細
（多画素）、低消費電力（低電圧）が要求される用途へ
と拡大していく際に、高精細化（多画素化）による駆動
負荷の増大、低消費電力化（低電圧化）が望まれている
場合に、ダイナミックレンジの向上を広げ、高Ｓ／Ｎの
画像信号を得ることができる。

【図面の簡単な説明】

【図１】従来の光電変換装置の模式説明図である。

【図２】従来の光電変換装置の動作を説明する模式説明
図である。

【図３】本発明による第１の実施形態の模式説明図であ
る。

【図４】本発明による第１の実施形態の断面構造図であ
る。

【図５】本発明による第２の実施形態の断面構造図であ
る。

【図６】本発明による第３の実施形態の断面構造図であ
る。

【図７】本発明による第４の実施形態の断面構造図であ
る。

【図８】本発明による第５の実施形態の断面構造図であ
る。

【図９】本発明による第６の実施形態の模式構造図であ
る。

【図１０】本発明による第８の実施形態の模式説明図で
ある。

【図１１】本発明による第１１の実施形態の模式説明図
である。

【図１２】本発明による第１１の実施形態の模式説明図
である。

【図１３】本発明を説明する垂直選択スイッチの０Ｎ抵
抗に対する線形性を示す特性図である。

【符号の説明】

１光電変換素子２ソースフォロワ入力ＭＯＳ３垂直選択スイッチ４電源線５電源端子６垂直出力線７負荷電流源８垂直ゲート線９垂直走査回路１０水平転送ＭＯＳスイッチ１１水平出力線１２出力アンプ１３水平走査回路１４リセットスイッチ４０１半導体基板４０２ゲート酸化膜４０３ソース電極／ドレイン電極４０４チャネルドープ層５０１ウエル領域６０１，６０２ゲート酸化膜７０１，７０２電源８０１，８０２ゲート電極９０１，９０２ゲート電極１００１リセット電源線１１０１第１の容量１１０２第２の容量１２０１電荷転送スイッチ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平９−252434（ＪＰ，Ａ) 特開平１−289381（ＪＰ，Ａ) 特開平９−199703（ＪＰ，Ａ) 特開平７−254691（ＪＰ，Ａ) 特開平５−121719（ＪＰ，Ａ) 特開昭63−142781（ＪＰ，Ａ) 特開平８−163311（ＪＰ，Ａ) 特開平９−64332（ＪＰ，Ａ) 特開平５−347386（ＪＰ，Ａ) 特開平５−276442（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/146 H01L 31/10 H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】光電変換素子と、前記光電変換素子に発
生した信号電荷を受けるゲート領域および該ゲートに蓄
積された信号電荷に応じた信号を読み出すためのソース
・ドレイン路を含む電界効果トランジスタと、前記電界
効果トランジスタの信号読出し側と反対側の主電極領域
に電源を供給する電源供給手段と、前記電界効果トラン
ジスタと前記電源供給手段の間に接続された選択スイッ
チ手段とからなる画素セルを複数配列して成る光電変換
装置において、前記電界効果トランジスタのゲート電圧をＶsig0、しき
い値電圧をＶth、流れる電流をＩa、前記電源供給手段
の電圧をＶc1、前記選択スイッチ手段の直列抵抗をＲo
n、としたとき、前記電界効果トランジスタが信号を読
み出している期間において、Ｖc1−Ｒon×Ｉa ＞Ｖsig0−Ｖthを満たすことを特徴とする光電変換装置。
【請求項２】光電変換素子と、前記光電変換素子に発
生した信号電荷を受けるゲート領域および該ゲートに蓄
積された信号電荷に応じた信号を読み出すためのソース
・ドレイン路を含む電界効果トランジスタと、前記電界
効果トランジスタの信号読出し側と反対側の主電極領域
に電源を供給する電源供給手段と、前記電界効果トラン
ジスタと前記電源供給手段の間に接続された選択スイッ
チ手段と前記ゲート領域をリセットするリセット手段と
からなる画素セルを複数配列して成る光電変換装置にお
いて、前記選択スイッチ手段、および前記リセット手段が電界
効果トランジスタから成り、それぞれのしきい値電圧が
互いに異なることを特徴とする光電変換装置。
【請求項３】前記選択スイッチ手段、および前記リセ
ット手段が電界効果トランジスタからなり、それぞれの
トランジスタのチャネル領域の不純物濃度が互いに異な
ることを特徴とする請求項２に記載の光電変換装置。
【請求項４】前記選択スイッチ手段、および前記リセ
ット手段が電界効果トランジスタからなり、それぞれの
トランジスタのソース、ドレイン領域を取り囲んだ、前
記ソース、ドレイン領域とは異なる導電型領域の不純物
濃度が互いに異なることを特徴とする請求項２に記載の
光電変換装置。
【請求項５】前記選択スイッチ手段、および前記リセ
ット手段が電界効果トランジスタからなり、それぞれの
トランジスタのゲート絶縁膜の厚さが互いに異なること
を特徴とする請求項２に記載の光電変換装置。
【請求項６】前記選択スイッチ手段、および前記リセ
ット手段が電界効果トランジスタからなり、それぞれの
トランジスタのゲート絶縁膜が互いに誘電率の異なる材
料で形成されていることを特徴とする請求項２に記載の
光電変換装置。
【請求項７】前記選択スイッチ手段、および前記リセ
ット手段が電界効果トランジスタからなり、それぞれの
トランジスタは互いに独立したウエル領域内に形成され
ており、それぞれのウエル領域は互いに異なる電圧が印
加されることを特徴とする請求項２に記載の光電変換装
置。
【請求項８】前記選択スイッチ手段、および前記リセ
ット手段が絶縁ゲート型電界効果トランジスタからな
り、それぞれのトランジスタは互いに異なるゲート長を
有することを特徴とする請求項２に記載の光電変換装
置。
【請求項９】前記選択スイッチ手段、および前記リセ
ット手段が絶縁ゲート型電界効果トランジスタからな
り、それぞれのトランジスタは互いに異なるゲート幅を
有することを特徴とする請求項２に記載の光電変換装
置。
【請求項１０】光電変換素子と、前記光電変換素子に
発生した信号電荷を受けるゲート領域および該ゲートに
蓄積された信号電荷に応じた信号を読み出すためのソー
ス・ドレイン路を含む電界効果トランジスタと、前記電
界効果トランジスタの信号読出し側と反対側の主電極領
域に電源を供給する電源供給手段と、前記電界効果トラ
ンジスタと前記電源供給手段の間に接続された選択スイ
ッチ手段と前記ゲート領域をリセットするリセット手段
とからなる画素セルを複数配列して成る光電変換装置に
おいて、前記選択スイッチ手段、および前記リセット手段が電界
効果トランジスタから成り、ＯＮ時の前記選択スイッチ
手段のゲート電圧とＯＮ時の前記リセット手段のゲート
電圧がそれぞれ互いに異なることを特徴とする光電変換
装置。
【請求項１１】光電変換素子と、前記光電変換素子に
発生した信号電荷を受けるゲート領域および該ゲートに
蓄積された信号電荷に応じた信号を読み出すためのソー
ス・ドレイン路を含む電界効果トランジスタと、前記電
界効果トランジスタの信号読出し側と反対側の主電極領
域に電源を供給する電源供給手段と、前記電界効果トラ
ンジスタと前記電源供給手段の間に接続された選択スイ
ッチ手段と前記ゲート領域をリセットするリセット手段
とからなる画素セルを複数配列して成る光電変換装置に
おいて、前記選択スイッチ手段、および前記リセット手段が電界
効果トランジスタから成り、ＯＮ時の前記選択スイッチ
手段の電源側主電極領域電圧とＯＮ時の前記リセット手
段の電源側主電極領域電圧がそれぞれ互いに異なること
を特徴とする光電変換装置。
【請求項１２】光電変換素子と、前記光電変換素子に
発生した信号電荷を受けるゲート領域および該ゲートに
蓄積された信号電荷に応じた信号を読み出すためのソー
ス・ドレイン路を含む電界効果トランジスタと、前記電
界効果トランジスタの信号読出し側と反対側の主電極領
域に電源を供給する電源供給手段と、前記電界効果トラ
ンジスタと前記電源供給手段の間に接続された選択スイ
ッチ手段と前記ゲート領域をリセットするリセット手段
と、前記リセット手段のゲートと前記電界効果トランジ
スタのゲートの間に形成された第１の容量手段と、前記
電界効果トランジスタのゲートと対地の間に形成された
第２の容量手段からなる画素セルを複数配列して成る光
電変換装置において、前記第１の容量手段と前記第２の容量手段の値の比を制
御して前記電界効果トランジスタのゲート電圧を制御す
ることを特徴とする光電変換装置。