JPH11284911A

JPH11284911A - 固体撮像装置

Info

Publication number: JPH11284911A
Application number: JP10087383A
Authority: JP
Inventors: Yoshinori Iida; 義典飯田; Nobuo Nakamura; 信男中村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-03-31
Filing date: 1998-03-31
Publication date: 1999-10-15

Abstract

(57)【要約】【課題】画素内部で信号電荷を信号電圧に変換するフロ
ーティングディフュージョンアンプ(FDA) 構造を高感度
化可能にする固体撮像装置を提供すること。【解決手段】撮像領域内の単位画素内部に形成される信
号増幅のためのトランジスタ８のゲートが、フォトダイ
オード７領域からの信号電荷を蓄積し、入射光量に応じ
てその電位が変化する検出ノード５と容量結合させる。
この容量結合検出ノード構造においては画素内部の検出
ノードのコンタクト構造が不要となり、検出ノード構造
の微細化が可能となるので、検出ノードの単位信号電荷
当たりの電位変化として定義される画素内部のFAの変換
ゲインを大幅に向上可能で高感度化が図れる。同時に、
検出ノードの微細化により、単位画素内部におけるフォ
トダイオード面積は増加するので光電変換感度も向上
し、画素内部のFDA の変換ゲイン向上と相俟って増幅型
固体撮像装置の感度向上が図れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置の改
良にかかわり、特に画素内部において信号電荷を信号電
圧に変換するためのフローティングディフュージョンア
ンプ構造の改良を図った高感度な増幅型ＭＯＳ固体撮像
装置に関するものである。

【０００２】

【従来の技術】ＭＯＳ型個体撮像素子（ＭＯＳイメージ
センサ）は、微細化が可能であり、また、単一電源で駆
動できること、そして、撮像部や周辺回路を含め、全て
をＭＯＳプロセスで作製できて、１つの集積回路として
チップを構成できること、などの利点から、近年、注目
を集めている。

【０００３】そして、画素の内部に増幅機能を有する増
幅型のＭＯＳ型固体撮像装置（増幅型ＭＯＳイメージセ
ンサ）に関する数々の技術が提案されており、かかる増
幅型ＭＯＳセンサは、高画質の追求に応えるための画素
数の増加やイメージサイズの縮小による画素サイズの縮
小に適したものとして期待されている。

【０００４】更にまた、増幅型ＭＯＳイメージセンサ
は、特に、ＣＣＤイメージセンサに比べて低消費電力
で、センサ部分と同じＣＭＯＳプロセスを使う他の周辺
回路との統合が容易であり、コストダウンが図れるとい
う決定的な利点もある。

【０００５】ここで、増幅型ＭＯＳイメージセンサの概
略を説明しておく。すなわち、増幅型ＭＯＳイメージセ
ンサは、各画素を構成するセルは、同一半導体基板上
に、光電変換素子としてのフォトダイオードと複数のＭ
ＯＳトランジスタとが並設された構成がとられている。
そして、フォトダイオードによる光電変換により発生し
た信号電荷で信号電荷蓄積・読み出し部を構成するＭＯ
Ｓトランジスタに電位を与え、当該ＭＯＳトランジスタ
をオンさせてその電位を、画素内部の信号増幅用に設け
られたＭＯＳトランジスタ（増幅トランジスタ）に与え
て当該増幅用トランジスタを変調するように構成するこ
とで、画素内部に増幅機能を持たせている。

【０００６】そして、増幅トランジスタで増幅した信号
は垂直信号線を介して読み出すことで、その画素での画
像信号となる。このような単位セルが複数個、マトリッ
クス状（行列２次元状）に整然と配列されて構成され
る。

【０００７】このように、増幅型固体撮像装置における
画素の基本構成は、光電変換のためのフォトダイオード
とこのフォトダイオードの電圧を初期化するためのリセ
ットトランジスタ、増幅のためのトランジスタ、ライン
選択のためのトランジスタあるいは容量結合、そしてフ
ォトダイオードと増幅トランジィスタゲートとを接続す
る配線である。

【０００８】さらに、光電変換した信号電荷を一時蓄積
する場合にはフォトダイオードとは異なる領域に蓄積ダ
イオードを設け、フォトダイオードと蓄積ダイオードと
の間には転送ゲートを設ける。

【０００９】これまでの増幅型固体撮像装置の画素構成
においては、画素内部のフォトダイオードあるいは信号
電荷蓄積部に蓄積された信号電荷を画素内部のフローテ
ィングディフュージョンアンプにより出力電圧に変換
し、この出力電圧を増幅トランジスタのゲート電極に印
加するために、フォトダイオードあるいは信号電荷蓄積
部と増幅トランジスタのゲート電極とを電気的に接続す
る構造が一般的であった。

【００１０】ところが、この信号電荷蓄積部と増幅トラ
ンジスタのゲート電極とを電気的に接続するためには図
１１に示すように、信号電荷蓄積部５に増幅トランジス
タゲート電極８とのコンタクト構造１１を形成する必要
があった。

【００１１】このコンタクト構造１１により、信号電荷
蓄積部５の微細化は制限される。信号電荷蓄積部５の両
側には、転送トランジスタのゲート電極４とリセットト
ランジスタのゲート電極３ｇが配置されるために、信号
電荷蓄積部５の平面形状はその容量を最小にするため
に、図１１（ａ）に示すような矩形となり、かつ、その
対向する２辺はゲート電極３ｇ，４ｇ同士および素子分
離領域２同士となる。このとき、信号電荷蓄積部５にコ
ンタクト構造１１を形成するためには、コンタクト構造
１１とゲート電極３ｇ，４ｇとの間の短絡を防止すべ
く、図中に符号Ｍで示したように、マージンを設けるこ
とが必要となる。

【００１２】もちろん、コンタクト構造１１を形成する
ための寸法も必要となるので、信号電荷蓄積部５の微細
化は制限されてしまう。一方、増幅型固体撮像装置の画
素内部において、信号電荷を信号電圧に変換するフロー
ティングディフュージョンアンプ構造の変換ゲインは、
この信号電荷蓄積部５の蓄積容量に反比例する。従っ
て、上記コンタクト構造１１により信号電荷蓄積部５の
微細化が制限されてしまうことにより、フローティング
ディフュージョンアンプ構造の変換ゲインが制限されて
しまい、素子の高感度化の阻害要因となっている。

【００１３】

【発明が解決しようとする課題】上述したように、光電
変換により発生した信号電荷で信号電荷蓄積部の電位を
変調し、その電位により画素内部の増幅トランジスタを
変調することで画素内部に増幅機能を持たせた固体撮像
装置がある。この固体撮像装置は増幅型固体撮像装置と
呼ばれており、従来の固体撮像素子の主流素子であった
ＣＣＤ素子とは異なり、一般的なＭＯＳ−ＬＳＩ製造工
程により製造可能であり、したがって撮像素子周辺回路
のオンチップ化が容易であるという特徴がある。

【００１４】また、ＣＣＤ素子と比較して、本質的に低
消費電力である上に、単一電源での駆動が可能であるこ
とから、次世代の主流固体撮像装置として期待されてい
る。増幅型固体撮像装置における画素の基本構成は、光
電変換のためのフォトダイオードとこのフォトダイオー
ドの電圧を初期化するためのリセットトランジスタ、増
幅のためのトランジスタ、ライン選択のためのトランジ
スタあるいは容量結合、そしてフォトダイオードと増幅
トランジィスタゲートとを接続する配線である。

【００１５】さらに、光電変換した信号電荷を一時蓄積
する場合にはフォトダイオードとは異なる領域に蓄積ダ
イオードを設け、フォトダイオードと蓄積ダイオードと
の間には転送ゲートを設ける。

【００１６】そして、増幅型固体撮像装置の画素構成に
おいては、画素内部のフォトダイオードあるいは信号電
荷蓄積部に蓄積された信号電荷を画素内部のフローティ
ングディフュージョンアンプにより出力電圧に変換し、
この出力電圧を増幅トランジスタのゲート電極に印加す
るために、フォトダイオードあるいは信号電荷蓄積部と
増幅トランジスタのゲート電極とを電気的に接続する構
造が一般的であった。

【００１７】しかし、この信号電荷蓄積部と増幅トラン
ジスタのゲート電極とを電気的に接続するためには図１
１で説明したように、信号電荷蓄積部５に増幅トランジ
スタゲート電極８とのコンタクト構造１１を形成する必
要があり、このコンタクト構造１１により、信号電荷蓄
積部５の微細化が制限されるという問題がある。

【００１８】また、信号電荷蓄積部の両側には、転送ト
ランジスタ４のゲート電極とリセットトランジスタ３の
ゲート電極が配置されるために、信号電荷蓄積部の平面
形状はその容量を最小にするために、図１１に示すよう
な矩形となり、その対向する２辺はゲート電極同士およ
び素子分離同士となることから、信号電荷蓄積部にコン
タクト形状を形成するには、コンタクトとゲート電極と
の間での短絡防止のために所要のマージンＭを設ける必
要が生じ、また、コンタクト構造を形成するための寸法
も必要となるので、信号電荷蓄積部の微細化が制限され
る問題がある。

【００１９】一方、増幅型固体撮像装置の画素内部にお
いて、信号電荷を信号電圧に変換するフローティングデ
ィフュージョンアンプ構造の変換ゲインは、この信号電
荷蓄積部の電気容量に反比例する。従って、上記コンタ
クト構造により信号電荷蓄積部の微細化が制限されてし
まうことにより、フローティングディフュージョンアン
プ構造の変換ゲインが制限されてしまい、素子の高感度
化を阻害していた。

【００２０】従って、これらの改善技術の早急な開発
が、強く求められていた。そこで、この発明の目的とす
るところは、素子の微細化と高感度化を阻害していた画
素内部での増幅トランジスタゲート電極と信号電荷蓄積
部との電気的接続構造を解消して、しかも、フローティ
ングディフュージョンアンプのゲインを向上可能にし、
以て、高感度化を促進できるようにしたＭＯＳ固体撮像
装置を提供することにある。

【００２１】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、半導体基
板上に、受光量対応の信号電荷を発生する光電変換のた
めの光電変換手段と、この光電変換手段による信号電荷
を蓄積する蓄積手段と、この蓄積手段に蓄積した信号電
荷をリセットするリセット手段と、上記蓄積手段に蓄積
した信号電荷により変調される増幅トランジスタと、こ
の増幅トランジスタからの出力信号を読み出す読み出し
手段からなる単位セルを複数個二次元配列して形成する
と共に、前記単位セルにおける読み出し手段を選択して
信号読み出しする行を選択する手段とを具備してなる増
幅型固本撮像装置において、前記増幅トランジスタのゲ
ート電極と前記信号電荷蓄積手段とが容量結合している
ことを特徴とする。

【００２２】本発明は、上述の如く、素子の高感度化を
阻害していた画素内部での増幅トランジスタゲート電極
と信号電荷蓄積部との電気的接続構造を形成せず、増幅
トランジスタゲート電極と信号電化蓄積部との間の容量
結合により信号電荷を信号電圧に変換し、出力する。

【００２３】従って、信号電荷蓄積部を大幅に微細化可
能となり、画素内部において信号電荷を信号電圧に変換
するフローテイングディフュージョンアンプ構造の変換
ゲインを支配する信号電荷蓄積部容量は大幅に低減可能
となる。

【００２４】その結果、素子の微細化を促進できると共
に、画素内部のフローティングディフュージョンアンプ
構造の変換ゲインは大幅に向上し、極めて高感度の増幅
型固体撮像装置を実現できる。

【００２５】

【発明の実施の形態】以下、説明する本発明の増幅型固
体撮像装置においては、撮像領域（イメージエリア）内
の単位画素内部（単位セル内部）に形成される信号増幅
のためのトランジスタのゲートが、フォトダイオード領
域からの信号電荷を蓄積し、入射光量に応じてその電位
が変化する検出ノードと容量結合させるようにする。こ
の容量結合検出ノード構造においては、画素内部の検出
ノードのコンタクト構造が不要となり、検出ノード構造
の微細化が可能となるので、検出ノードの単位信号電荷
当たりの電位変化として定義される画素内部のフローテ
ィングディフュージョンアンプの変換ゲインを大幅に向
上可能であり、従って、大幅な高感度化が可能となる。
また、同時に、検出ノードの微細化により、単位画素内
部におけるフォトダイオード面積は増加するので、光電
変換の感度も向上する。従って、上記の画素内部のフロ
ーティングディフュージョンアンプの変換ゲイン向上と
あいまって、増帽型固体撮像装置の感度を大幅に向上で
きる。

【００２６】さらに、本発明を行選択手段として増幅ト
ランジスタと容量結合した行選択線を具備する増幅型固
体撮像装置に適用した場合には、検出ノードの電位をリ
セットする際に行選択線をオフすることにより完全転送
型のリセット動作が可能となるので、従来の不完全転送
型のリセット動作で発生していた検出ノードにおけるリ
セット雑音が発生せず、低雑音化が可能となる。

【００２７】以下、本発明の実施形態について、図面を
参照して説明する。図１および図２は本発明の実施例に
係わる増幅型固体撮像装置の単位画素当たりのセル構成
を説明するための回路図である。図において、３はリセ
ットトランジスタ、４は転送トランジスタ、７はフォト
ダイオード、８は増幅トランジスタ、６および９はドレ
イン、ＶD は直流のドレイン電圧、１０は信号線、２１
はアドレストランジスタ、２２はキャパシタである。ま
た、Ｃｃは増幅トランジスタ８に信号電荷を与えるため
の容量、Ｃｓはフォトダイオード７の出力電荷を蓄積す
るための容量である。

【００２８】図１の構成は、入射光ｈνを受けてその光
量対応の電荷を発生したフォトダイオード７の当該電荷
を、転送トランジスタ４を介してキャパシタＣｓに蓄積
し、このキャパシタＣｓの蓄積した電荷による電圧をキ
ャパシタＣｃにより増幅トランジスタ８に与え、この増
幅トランジスタ８にて増幅し、この増幅された出力をア
ドレス選択用トランジスタ２１を介して信号線出力部１
０より信号線へと読み出す構成である。なお、リセット
トランジスタ３はキャパシタＣｓの蓄積電荷をリセット
させるためのものであり、図４ｂに示されるように、Ｐ
Ｎ接合により形成される。

【００２９】ここで、図１の構成の場合、図４に示され
るように、コンタクト構造は不要であり、従って、従来
例でのマージンＭの確保は不要である。故に、信号電荷
蓄積手段を構成するキャパシタＣｓの微細化が可能にな
る。

【００３０】また、図２の構成は、入射光ｈνを受けて
その光量対応の電荷を発生したフォトダイオード７の当
該電荷を、転送トランジスタ４を介してキャパシタＣｓ
に蓄積し、このキャパシタＣｓの蓄積した電荷による電
圧をキャパシタＣｃにより増幅トランジスタ８に与え、
この増幅トランジスタ８にて増幅して信号線出力部１０
より信号線へと読み出す構成である。なお、リセットト
ランジスタ３はキャパシタＣｓの蓄積電荷をリセットさ
せるためのものである。また、増幅トランジスタ８をオ
ンさせるために、増幅トランジスタ８のゲートはキャパ
シタ２２を介してアドレス選択線に接続されている。

【００３１】そして、図２においても、図４に示される
ように、コンタクト構造は不要となり、従って、図１の
場合と同様に、従来例でのマージンＭの確保は不要であ
る。故に、信号電荷蓄積手段を構成するキャパシタＣｓ
の微細化が可能になる。

【００３２】ＭＯＳ型固体撮像装置は、単位画素を構成
する単位セルは二次元的に複数個が整然と配列されてお
り、各画素は行及び列を順次選択する行選択機能と列選
択機能によって対応するものが選択され、光電変換され
た出力が、画像信号として読み出される構成である。

【００３３】図１は、行選択機能としてアドレストラン
ジスタ２１を用いた構造を、また、図２は行選択機能と
して増幅トランジスタ８をキャパシタ２２により容量結
合した行選択線を用いた構造を各々示している。

【００３４】増幅型ＭＯＳ固体撮像装置の全体構成は図
３に示されるように、単位画素を構成する各セル（unit
cell ）がマトリクス状に二次元配列されて構成される
イメージエリアＩＭの１側には、列毎に定電流源を与え
るためのものとしてのロードトランジスタＴrLが配置さ
れ、イメージエリアＩＭの左右二側いずれか、あるいは
二側共に、行毎に行選択・リセット・転送制御を行うた
めの垂直レシスタＶＲが配置される（図３では、行選択
線のみを示した）。

【００３５】この垂直レシスタＶＲにより、イメージエ
リアＩＭのセルのうち、順次、特定の垂直１ラインが選
択、読み出し制御され、すなわち、行選択・リセット・
転送制御が行われ、各セル対応の信号線へと電荷が読み
出される。各セルにはそれぞれ信号線（Signal Line ）
が配線されているので、各セルの画像信号が１ライン
分、信号線（Signal Line ）へと読み出される。

【００３６】信号線（Signal Line ）は、ロードトラン
ジスタＴｒL から列毎に配線されているが、この信号線
（Signal Line ）の下流側には、列毎の出力信号を一定
期間保持するためのメモリ部ＭＥＭが配置されてお
り、前記読み出された画像信号はそれぞれ位置対応にこ
のメモリ部ＭＥＭに保持される結果、一水平ライン分の
画像信号がこのメモリ部ＭＥＭに保持されることにな
る。

【００３７】このメモリ部ＭＥＭに保持された信号はメ
モリ部ＭＥＭの下流側に配置された水平レジスタＨＲに
より逐次選択されて一水平ライン分の画像信号が出力さ
れる構成である。

【００３８】図４は、本発明の実施例に係わる増幅型固
体撮像装置の単位画素構造を説明するための概念的な平
面図（ａ）とそのＢ−Ｂ′断面図（ｂ）である。以下
に、本発明の実施例に係わる増幅型固体撮像装置を、そ
の製造工程に沿って説明する。

【００３９】ｐ型半導体基板１上に、素子分離のための
厚い酸化膜２を形成し、トランジスタの閾値制御等の必
要に応じて各種トランジスタのチャネル領域に不純物ド
ーピングを行う（不図示）。次にゲート酸化膜を形成し
た後に、ポリシリコン等の材料により、トランジスタの
ゲート電極を形成する。このとき、リセットトランジス
タ３のゲート電極３ｇ、転送トランジスタ４のゲート電
極４ｇが形成される。

【００４０】次に信号電荷蓄積部を構成するためのキャ
パシタＣｓを、ｎ型不純物をドーピングすることにより
形成し、さらにｎ型拡散層を形成してドレイン６，９、
信号線１０への出力部、およびフォトダイオード７を形
成する。

【００４１】その後に、第２のゲート酸化膜を形成した
後にポリシリコン等の材料により増幅トランジスタ８の
ゲート電極８ｇと信号電荷蓄積部５（キャパシタＣｓ）
への容量結合電極１５とを同時に形成する。前述のｎ型
拡散層であるドレイン６，９、信号線出力部１０、およ
びフォトダイオード７の不純物拡散を防止するために、
これらの不純物層の形成を増幅トランジスタ８のゲート
電極８ｇと信号電化蓄積部５（キャパシタＣｓ）への容
量結合電極１５を形成した後に行っても良い。

【００４２】また、上述の増幅トランンスタ８のゲート
電極８ｇと容量結合電極１５の形成を、リセットトラン
ジスタ３のゲート電極３ｇ、転送トランジスタ４のゲー
ト電極４ｇを形成する前に行うことも可能であり、その
場合には増幅トランジスタ８のゲート電極８ｇと容量結
合電極１５の形成を行う前に信号電荷蓄積部５（キャパ
シタＣｓ）の転送トランジスタ４のドレインとの接続点
５のｎ型不純物層を形成する必要がある。

【００４３】さらに、酸化シリコン等の絶縁層１４を形
成した後に、ドレイン６，９、信号線出力部１０への電
極接続のためのコンタクトホール１２を形成し、その後
にアルミニウム等の金属配線（不図示）を所望の形状に
形成することで基本的な構造が完成する。

【００４４】図１に示した、トランジスタアドレス構造
の素子においては、図４（ａ）の増幅トランジスタ８の
ゲート電極とそのドレイン９との間、あるいは増幅トラ
ンジスタ８のゲート電極と信号線１０への出力部との間
のいずれかに、リセットトランジスタ３のゲート電極お
よび転送トランジスタ４のゲート電極形成と同時にアド
レストランジスタ２１のゲート電極を形成すればよい。

【００４５】また、図２に示した、容量結合アドレス型
の素子においては、増幅トランジスタ８のゲート電極と
信号電荷蓄積部（キャパシタＣｓ）への容量結合電極１
５とを同時に形成した後に、容量結合のための誘電体層
を形成し、その後に増幅トランジスタ８のゲート電極お
よび容量結合電極１５に対して容量結合するような位置
に、ポリシリコン等の材科を用いて行選択線を形成すれ
ば良い。その後の絶縁層形成以降の工程は、前述のとお
りである。

【００４６】このようにして形成した増幅型固体撮像装
置の単位画素における、フローテイングディフュージョ
ンアンプ構造の電荷‐電圧変換ゲインｇについては、以
下のように計算される。

【００４７】ｇ＝ｑ×Ｃｃ／（ＣｓＣａ＋ＣｓＣｃ＋ＣａＣｃ）但し、ｑは電荷容量＝１．６×１０^-19 ［Ｃ］、Ｃｃは
信号電荷蓄積部と容量結合電極間の容量、Ｃｓは信号電
荷蓄積部（キャパシタＣｓ）の容量、Ｃａは増幅トラン
ジスタ８における実効ゲート容量である。

【００４８】一方、従来型の増幅型個体撮像装置の単位
画素における変換ゲインｇは、Ｃｃを無限大とすればよ
いので次式となる。ｇ＝ｑ／（Ｃｓ＋Ｃａ）これらの式を元に、本発明の構造と従来構造との変換ゲ
インｇを比較する。

【００４９】両者に共通のパラメータとして、増幅トラ
ンジスタ８のゲート酸化膜厚を１４０［オングストロー
ム］、ｐ型半導体基板の不純物濃度を１×１０¹⁷［ｃｍ
^-2]、増幅トランジスタ８のゲート電極のサイズをＷ／
Ｌ＝０．４／０．３［μｍ］とする。但し、Ｗは増幅ト
ランジスタのチャネル幅、Ｌはチャネル長である。

【００５０】信号電荷蓄積部５（キャパシタＣｓ）のサ
イズは、Ｗ／Ｌ＝０．７５／１．２５[ μｍ］とした場
合と、コンタクト構造が不要となった場合に微細化され
た信号電荷蓄積部５としてＷ／Ｌ：０．４／０．５５[
μｍ］の場合について比較する。

【００５１】これらの値を用いた場合には、前者のサイ
ズでは、Ｃｓ＝２．４［ｆＦ］、Ｃａ＝０．２４［ｆ
Ｆ］となり、後者の微細化サイズでは、Ｃｓ＝０．９３
［ｆＦ］となる（Ｃａは同じ）。

【００５２】本発明の例として、Ｎ＝Ｃｃ／Ｃｓとした
場合に従来型のサイズと微細化されたサイズとで、従来
構造と変換ゲインを比較した結果を図５に示す。図５に
「本発明（１）」として示した、従来サイズの信号電荷
蓄積部の場合でも、Ｎが１以上の領域で従来構造と同等
の変換ゲインとなっており、上記の微細化された場合に
ついて「本発明（２）」で示した。この特性図から、微
細化サイズの場合では従来構造の約２倍の変換ゲインｇ
を得ることも可能であることが判る。

【００５３】上述の微細化サイズでゲート酸化膜厚が１
４０[ オングストローム］のＭＯＳの容量により、キャ
パシタを形成した場合にはＮ＝０．５８であり、図５よ
り従来構造の約１．５倍の変換ゲインを得ることが可能
であることが判る。

【００５４】次に、図２に示した容量結合型アドレス方
式の場合について比較する。その場合には、前述の式に
おけるＣａをＣａ′＝Ｃａ＋Ｃａｄ（Ｃａｄ：アドレス
容量）に置換すれば良い。

【００５５】基板不純物濃度等のパラメータは、上述の
トランジスタアドレス型と同一とし、アドレス容量（Ｃ
ａｄ）については、Ｃａｄ＝Ｃｓを仮定した。図６に示
すように、卜ランジスタアドレス型（図５）と同様に、
微細化サイズによって従来構造の変換ゲインを上回る値
が得られることが判るが、上述のＮ＝０．５８という場
合では、従来構造をわずかに上回る。

【００５６】ところで、容量結合型アドレス方式の画素
に本発明を適用した場合には、上述の変換ゲイン向上の
他に、信号電荷蓄積部のリセット動作における低雑音化
という効果もある。

【００５７】従来構造におけるリセット動作を、図７の
ポテンシャル図に示す。図７（ａ）はリセット動作前の
信号電荷が蓄積されている状態であり、図７（ｂ）はリ
セットトランジスタをオンしてリセット動作を行った後
の状態を示している。

【００５８】従来構造においては、信号電荷蓄積部にオ
ーミックなコンタクト構造を必要とするため、信号電荷
蓄積部のｎ型不純物層の濃度が高くなることから、リセ
ット動作において残留電荷（δＱ）が発生してしまう。
これは、リセット動作においてリセットゲート下の電位
と信号電荷蓄積部の電位がほぼ同電位どなってしまうこ
とに起因しており、いわゆる不完全転送モードと呼ば
れ、この残留電荷がばらつくことによる熱雑音（リセッ
ト雑音）が発生する。

【００５９】一方、図８に示す本発明の構造によれば、
信号電荷蓄積部にコンタクト構造が不要であるので、そ
のｎ型不純物層の濃度を低く設定することが可能であ
り、したがって信号電荷蓄積部とＣｃ，Ｃａｄを介して
容量結合している行選択線をオフ（低電圧）にすること
で、図８（ｂ）に示すように信号電荷蓄積部５の電位を
リセットゲート下の電位より低く設定することが可能と
なり、この電位差が存在することにより、いわゆる完全
転送型のリセット動作が可能となり、残留電荷が発生せ
ず、従って、リセット雑音の無い低雑音な増幅型固体撮
像装置を得ることが可能となる。

【００６０】以上述べてきたように、本発明によれば、
画素内部での変換ゲインの向上や低雑音化という特性向
上が可能であるが、その他にも、画素内部での増幅トラ
ンジスタと信号電荷蓄積部でのコンタクト部が不要にな
るということは、微細画素の設計において極めて有利な
構造であるといえる。

【００６１】たとえば、増幅トランジスタと信号電荷蓄
積部との間の配線構造は、画素内部のドレイン配線およ
び信号線とは電気的に分離されている必要があり、微細
画素番こおいてはこれら３種類の配線を独立に形成する
必要が発生する可能性がある。

【００６２】従って、本発明の構造によって、金属配線
構造を１層分、省略することが可能となる。このこと
は、単に製造工程の単純化のみならず、素子の最表面か
らフォトダイオードまでの深さを低減できる可能性を意
味しており、フォトダイオードの実効的な開口率を向上
するためのマイクロレンズに対する仕様を緩和できるこ
とにもなる。

【００６３】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施可能である。以上、詳述したよう
に、本発明は、半導体基板上に、受光量対応の信号電荷
を発生する光電変換のための光電変換手段と、この光電
変換手段による信号電荷を蓄積する蓄積手段と、この蓄
積手段に蓄積した信号電荷をリセットするリセット手段
と、上記蓄積手段に蓄積した信号電荷により変調される
増幅トランジスタと、この増幅トランジスタからの出力
信号を読み出す読み出し手段からなる単位セルを複数個
二次元配列して形成すると共に、前記単位セルにおける
読み出し手段を選択して信号読み出しする行を選択する
手段とを具備してなる増幅型固本撮像装置において、前
記増幅トランジスタのゲート電極と前記信号電荷蓄積手
段とが容量結合していることを特徴とするものである。

【００６４】そして、本発明は、素子の高感度化を阻害
していた画素内部での増幅トランジスタゲート電極と信
号電荷蓄積部との電気的接続構造を形成せず、増幅トラ
ンジスタゲート電極と信号電化蓄積部との間の容量結合
により信号電荷を信号電圧に変換し、出力するようにし
た。

【００６５】従って、信号電荷蓄積部を大幅に微細化可
能となり、画素内部において信号電荷を信号電圧に変換
するフローテイングディフュージョンアンプ構造の変換
ゲインを支配する信号電荷蓄積部容量は大幅に低減可能
となる。その結果、画素内部のフローティングディフュ
ージョンアンプ構造の変換ゲインは大幅に向上し、極め
て高感度の増幅型固体撮像装置を実現できる。

【００６６】

【発明の効果】以上述べたように、本発明によれば、画
素内部のフローティングディフュージョンアンプの検出
ゲインを大幅に向上できる画素構造の採用により、高感
度な増幅型固体撮像装置を得ることが可能である。

【図面の簡単な説明】

【図１】本発明の実施例に係わる増幅型固体撮像装置の
単位画素（単位セル）構造を説明するための回路図。

【図２】本発明の実施例に係わる増幅型固体撮像装置の
単位画素（単位セル）構造を説明するための回路図。

【図３】増幅型固体撮像直置の全体構造を説明するため
のブロック図。

【図４】本発明の実施例に係る増幅型固体撮像装置の単
位画素構造の概略を説明するための平面図および断面構
造図。

【図５】本発明の実施例に係わる増幅型固体撮像装置に
おける単位画素でのフローティングディフュージョンア
ンプでの電荷‐電圧変換ゲインｇと、（増幅トランジス
タゲートと信号電荷蓄積部間の結合容量）／（信号電荷
蓄積部容量）比−Ｎとの関係を従来構造と比較した図。

【図６】本発明の実施例に係わる増幅型固体撮像装置に
おける、単位画素でのフローティングディフュージョン
アンプでの電荷‐電圧変換ゲインｇと、（増幅トランジ
スタゲートと信号電荷蓄積部間の結合容量）／（信号電
荷蓄積部容量）比−Ｎとの関係を従来構造と比較した
図。

【図７】従来の増幅型固本撮像装置における不完全転送
型リセット動作を説明するためのポテンシヤル図。

【図８】本発明の実施例に係わる増幅型固体撮像装置に
おける完全転送型リセット動作を説明するためのポテン
シャル図。

【図９】従来の増幅型固体撮像装置の単位画素構造を説
明するための回路図。

【図１０】従来の増幅型固体撮像装置の単位画素構造を
説明するための回路図。

【図１１】従来の増幅型固体撮像装置の単位画素構造の
概略を説明するための平面図および断面構造図。

【符号の説明】

１…ｐ型半導体基板２…素子分離酸化膜３…リセットトランジスタ３ｇ…リセットトランジスタのゲート４…転送トランジスタ４ｇ…転送トランジスタのゲート５…信号電荷蓄積部６…ドレイン７…フォトダイオード８…増幅トランジスタ８ｇ…増幅トランジスタのゲート１０…信号出力部１１…信号電荷蓄積部のコンタクトホール１２…コンタクトホール１３…配線１４…絶縁層１５…信号電荷蓄積部との容量結合電極２１…アドレストランジスタ２２…アドレス容量

Claims

【特許請求の範囲】

【請求項１】半導体基板上に、受光量対応の信号電荷を
発生する光電変換のための光電変換手段と、この光電変
換手段による信号電荷を蓄積する蓄積手段と、この蓄積
手段に蓄積した信号電荷をリセットするリセット手段
と、上記蓄積手段に蓄積した信号電荷により変調される
増幅トランジスタと、この増幅トランジスタからの出力
信号を読み出す読み出し手段からなる単位セルを複数個
二次元配列して形成すると共に、前記単位セルにおける
読み出し手段を選択して信号読み出しする行を選択する
手段とを具備してなる増幅型固本撮像装置において、前記増幅トランジスタのゲート電極と前記信号電荷蓄積
手段とが容量結合していることを特徴とする増幅型固本
撮像装置。
【請求項２】前記行選択手段として、前記増幅トランジ
スタのゲート電極と容量結合した行選択線を具備してな
ることを特徴とする請求項１記載の増幅型固体撮像装
置。
【請求項３】前記信号電荷蓄積手段は前記半導体基板表
面に形成されたＰＮ接合による容量であり、前記増帽トランジスタのゲート電極と前記ＰＮ接合との
容量結合は、前記ＰＮ接合上に誘電体層を介して前記増
幅トランジスタのゲート電極を構成する第１の材料層を
積層することにより形成されるＭＯＳ容量であり、前記増輻トランジスタのゲート電極を構成する第１の材
料層は、前記リセット手段のためのトランジスタのゲー
ト電極を構成する第２の材料層より上層に絶縁層を介し
て形成されることを特徴とする請求項１および請求項２
いずれか１項記載の増幅型固体撮像装置。