JPH11111960A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH11111960A JPH11111960A JP9269962A JP26996297A JPH11111960A JP H11111960 A JPH11111960 A JP H11111960A JP 9269962 A JP9269962 A JP 9269962A JP 26996297 A JP26996297 A JP 26996297A JP H11111960 A JPH11111960 A JP H11111960A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- receiving element
- light
- photodiode
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 受光素子としてのフォトダイオード、増幅用
トランジスタ等を有する単位画素構造の固体撮像素子の
感度の向上を図る。 【解決手段】 光電変換及び電荷蓄積を兼ねる受光素子
（フォトダイオード）２５と、受光素子２５の蓄積電荷
を電気信号に変換する増幅用トランジスタを有し、増幅
用トランジスタのゲートに受光素子２５が接続されてな
る単位画素が複数配列され、オンチップレンズにより集
光される固体撮像素子であって、受光素子２５の面積
が、単位画素におけるトランジスタ素子及び配線の占め
る部分を除く受光素子形成可能領域の面積の５０％以下
に設定して構成する。
トランジスタ等を有する単位画素構造の固体撮像素子の
感度の向上を図る。 【解決手段】 光電変換及び電荷蓄積を兼ねる受光素子
（フォトダイオード）２５と、受光素子２５の蓄積電荷
を電気信号に変換する増幅用トランジスタを有し、増幅
用トランジスタのゲートに受光素子２５が接続されてな
る単位画素が複数配列され、オンチップレンズにより集
光される固体撮像素子であって、受光素子２５の面積
が、単位画素におけるトランジスタ素子及び配線の占め
る部分を除く受光素子形成可能領域の面積の５０％以下
に設定して構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子に関
する。
する。
【０００２】
【従来の技術】図７及び図８は、従来の固体撮像素子の
一例を示す。この固体撮像素子１は、図７に示すよう
に、単位画素２毎に光電変換及び電荷蓄積を兼ねたフォ
トダイオード３と、このフォトダイオード３に蓄積され
た電荷を電気信号に変換するための増幅用トランジスタ
４と、画素を選択するための選択用トランジスタ５と、
フォトダイオード３の電荷をリセットするためのリセッ
ト用トランジスタ６を有し、この単位画素が図示せざる
もマトリックス状に複数配列されて成る。
一例を示す。この固体撮像素子１は、図７に示すよう
に、単位画素２毎に光電変換及び電荷蓄積を兼ねたフォ
トダイオード３と、このフォトダイオード３に蓄積され
た電荷を電気信号に変換するための増幅用トランジスタ
４と、画素を選択するための選択用トランジスタ５と、
フォトダイオード３の電荷をリセットするためのリセッ
ト用トランジスタ６を有し、この単位画素が図示せざる
もマトリックス状に複数配列されて成る。
【０００３】フォトダイオード３は、第２導電型例えば
ｎ型の半導体基板１０に形成した第１導電型例えばｐ型
の半導体ウエル領域１１内に、各単位画素毎に第２導電
型であるｎ型の半導体層１２を形成して構成され、この
フォトダイオード３（従ってその半導体層１２）が増幅
用トランジスタ４のゲートに接続される。増幅用トラン
ジスタのソースは、選択用トランジスタ５を介して画素
の各列毎に垂直信号線７に接続され、そのドレインが電
源ＶDDに接続される。選択用トランジスタ５のゲート
は、画素の各行毎に垂直選択線８に接続される。
ｎ型の半導体基板１０に形成した第１導電型例えばｐ型
の半導体ウエル領域１１内に、各単位画素毎に第２導電
型であるｎ型の半導体層１２を形成して構成され、この
フォトダイオード３（従ってその半導体層１２）が増幅
用トランジスタ４のゲートに接続される。増幅用トラン
ジスタのソースは、選択用トランジスタ５を介して画素
の各列毎に垂直信号線７に接続され、そのドレインが電
源ＶDDに接続される。選択用トランジスタ５のゲート
は、画素の各行毎に垂直選択線８に接続される。
【０００４】リセット用トランジスタ６は、フォトダイ
オード３を構成するｎ型半導体層１２と、之と対をなす
電源ＶDDに接続されたｎ型のリセットドレイン領域１３
と、半導体層１２及びリセットドレイン領域１３間にゲ
ート絶縁膜を介して形成したゲート電極１４とによって
形成され、ゲート電極１４にリセットパルスφR が印加
されると共に、フォトダイオード３を構成する半導体層
１２に電源ＶDDが接続される。
オード３を構成するｎ型半導体層１２と、之と対をなす
電源ＶDDに接続されたｎ型のリセットドレイン領域１３
と、半導体層１２及びリセットドレイン領域１３間にゲ
ート絶縁膜を介して形成したゲート電極１４とによって
形成され、ゲート電極１４にリセットパルスφR が印加
されると共に、フォトダイオード３を構成する半導体層
１２に電源ＶDDが接続される。
【０００５】図８は、かかる固体撮像素子１の撮像領域
における概略断面構造を示すものであり、各フォトダイ
オード３が形成された半導体領域上に層間絶縁層１６を
介して各配線１７及び遮光層１８が形成され、さらに、
その上に絶縁層１９が形成される。
における概略断面構造を示すものであり、各フォトダイ
オード３が形成された半導体領域上に層間絶縁層１６を
介して各配線１７及び遮光層１８が形成され、さらに、
その上に絶縁層１９が形成される。
【０００６】この固体撮像素子１では、各フォトダイオ
ード３において入射光Ｌの光量に応じて光電変換された
電荷が蓄積される。この蓄積電荷に応じた電位が増幅用
トランジスタ４のゲートに与えられ、フォトダイオード
３の電荷は、この増幅用トランジスタ４で電気信号に変
換されることになる。垂直選択線８を通じて垂直選択パ
ルスが与えられ、順次行毎の選択用トランジスタ５がオ
ンすると、選択された画素２の増幅用トランジスタ４が
導通し、フォトダイオード３の電荷に応じた信号即ち、
増幅用トランジスタで増加された信号が垂直信号線７を
通じて出力される。
ード３において入射光Ｌの光量に応じて光電変換された
電荷が蓄積される。この蓄積電荷に応じた電位が増幅用
トランジスタ４のゲートに与えられ、フォトダイオード
３の電荷は、この増幅用トランジスタ４で電気信号に変
換されることになる。垂直選択線８を通じて垂直選択パ
ルスが与えられ、順次行毎の選択用トランジスタ５がオ
ンすると、選択された画素２の増幅用トランジスタ４が
導通し、フォトダイオード３の電荷に応じた信号即ち、
増幅用トランジスタで増加された信号が垂直信号線７を
通じて出力される。
【０００７】
【発明が解決しようとする課題】ところで、上述した固
体撮像素子１において、感度の向上を図るためには、フ
ォトダイオード３で受光する入射光量を増やすことが考
えられる。しかし、入射光量を増やすために、単にフォ
トダイオード３の面積を拡げるだけでは、フォトダイオ
ード３の接合容量が増加し、光電変換される電荷数は増
えても、電荷数の増加の割合に比べて増幅用トランジス
タ４のゲート電位の変化は小さくなっていた。
体撮像素子１において、感度の向上を図るためには、フ
ォトダイオード３で受光する入射光量を増やすことが考
えられる。しかし、入射光量を増やすために、単にフォ
トダイオード３の面積を拡げるだけでは、フォトダイオ
ード３の接合容量が増加し、光電変換される電荷数は増
えても、電荷数の増加の割合に比べて増幅用トランジス
タ４のゲート電位の変化は小さくなっていた。
【０００８】即ち、増幅用トランジスタ４のゲートの電
圧変化量Ｖは数１で表わされる。
圧変化量Ｖは数１で表わされる。
【０００９】
【数１】Ｖ＝Ｑ／（ＣPD＋ＣTR） 但し、ＣPDはフォトダイオード３の接合容量、ＣTRは増
幅用トランジスタ４のゲート部、即ちゲート電極とチャ
ネル間の容量、Ｑは光電変換された電荷量。
幅用トランジスタ４のゲート部、即ちゲート電極とチャ
ネル間の容量、Ｑは光電変換された電荷量。
【００１０】フォトダイオード３の面積を拡げた場合、
数１の式で電荷量Ｑが増加しても、フォトダイオード３
の接合容量ＣPDも増加するために、増幅用トランジスタ
の電圧変化量Ｖの増加は、電荷量Ｑの増加割合に比べて
小さくなる。このため、フォトダイオード３の面積を拡
げても感度向上が望めなかった。
数１の式で電荷量Ｑが増加しても、フォトダイオード３
の接合容量ＣPDも増加するために、増幅用トランジスタ
の電圧変化量Ｖの増加は、電荷量Ｑの増加割合に比べて
小さくなる。このため、フォトダイオード３の面積を拡
げても感度向上が望めなかった。
【００１１】本発明は、上述の点に鑑み、感度の向上を
可能にした固体撮像素子を提供するものである。
可能にした固体撮像素子を提供するものである。
【００１２】
【課題を解決するための手段】本発明に係る固体撮像素
子は、単位画素毎にオンチップレンズを有し、光電変換
及び電荷蓄積を兼ねる受光素子の面積を、単位画素にお
けるトランジスタ素子及び配線の占める部分を除く受光
素子形成可能領域の面積の５０％以下にした構成とす
る。
子は、単位画素毎にオンチップレンズを有し、光電変換
及び電荷蓄積を兼ねる受光素子の面積を、単位画素にお
けるトランジスタ素子及び配線の占める部分を除く受光
素子形成可能領域の面積の５０％以下にした構成とす
る。
【００１３】この構成においては、オンチップレンズに
より集光するので、受光素子での電荷量Ｑが増加すると
共に、受光素子の面積を受光素子形成可能領域の面積の
５０％以下とすることにより、受光素子の接合容量ＣPD
が減少する。その結果、増幅用トランジスタのゲート電
位の変化量が増す。
より集光するので、受光素子での電荷量Ｑが増加すると
共に、受光素子の面積を受光素子形成可能領域の面積の
５０％以下とすることにより、受光素子の接合容量ＣPD
が減少する。その結果、増幅用トランジスタのゲート電
位の変化量が増す。
【００１４】本発明に係る固体撮像素子は、光電変換及
び電荷蓄積を兼ねる受光素子が第１導電型の半導体領域
内に第２導電型の半導体層を形成して構成され、この半
導体層内に同導電型のコンタクト用領域が形成され、第
２導電型の半導体層の不純物濃度を、半導体層対コンタ
クト用領域の濃度比で１対１０〜１０4 となるような不
純物濃度に設定した構成とする。
び電荷蓄積を兼ねる受光素子が第１導電型の半導体領域
内に第２導電型の半導体層を形成して構成され、この半
導体層内に同導電型のコンタクト用領域が形成され、第
２導電型の半導体層の不純物濃度を、半導体層対コンタ
クト用領域の濃度比で１対１０〜１０4 となるような不
純物濃度に設定した構成とする。
【００１５】この構成においては、受光素子を構成する
第２導電型の半導体層の不純物濃度を、コンタクト用領
域との濃度比で１対１０〜１０4 となるように下げて設
定することにより、第１導電型の半導体領域と第２導電
型の半導体層間の空乏層の拡がりが大きくなり、受光素
子の接合容量が減少する。その結果、増幅用トランジス
タのゲート電位の変化量が増す。
第２導電型の半導体層の不純物濃度を、コンタクト用領
域との濃度比で１対１０〜１０4 となるように下げて設
定することにより、第１導電型の半導体領域と第２導電
型の半導体層間の空乏層の拡がりが大きくなり、受光素
子の接合容量が減少する。その結果、増幅用トランジス
タのゲート電位の変化量が増す。
【００１６】
【発明の実施の形態】本発明に係る固体撮像素子は、光
電変換及び電荷蓄積を兼ねる受光素子と、この受光素子
の蓄積電荷を電気信号に変換する増幅用トランジスタを
有し、増幅用トランジスタのゲートに受光素子が接続さ
れてなる単位画素が複数配列され、オンチップレンズに
より集光される固体撮像素子であって、受光素子の面積
が、単位画素におけるトランジスタ素子及び配線の占め
る部分を除く受光素子形成可能領域の面積の５０％以下
に設定された構成とする。
電変換及び電荷蓄積を兼ねる受光素子と、この受光素子
の蓄積電荷を電気信号に変換する増幅用トランジスタを
有し、増幅用トランジスタのゲートに受光素子が接続さ
れてなる単位画素が複数配列され、オンチップレンズに
より集光される固体撮像素子であって、受光素子の面積
が、単位画素におけるトランジスタ素子及び配線の占め
る部分を除く受光素子形成可能領域の面積の５０％以下
に設定された構成とする。
【００１７】本発明に係る固体撮像素子は、光電変換及
び電荷蓄積を兼ねる受光素子と、この受光素子の蓄積電
荷を電気信号に変換する増幅用トランジスタを有し、増
幅用トランジスタのゲートに受光素子が接続されてなる
単位画素が複数配列された固体撮像素子であって、受光
素子が第１導電型の半導体領域内に第２導電型の半導体
層を形成して構成され、該半導体層内に同導電型のコン
タクト用領域が形成され、第２導電型の半導体層の不純
物濃度が、半導体層対コンタクト用領域の濃度比で１対
１０〜１０4 となるような不純物濃度に設定された構成
とする。
び電荷蓄積を兼ねる受光素子と、この受光素子の蓄積電
荷を電気信号に変換する増幅用トランジスタを有し、増
幅用トランジスタのゲートに受光素子が接続されてなる
単位画素が複数配列された固体撮像素子であって、受光
素子が第１導電型の半導体領域内に第２導電型の半導体
層を形成して構成され、該半導体層内に同導電型のコン
タクト用領域が形成され、第２導電型の半導体層の不純
物濃度が、半導体層対コンタクト用領域の濃度比で１対
１０〜１０4 となるような不純物濃度に設定された構成
とする。
【００１８】以下、図面を参照して本発明の実施の形態
を説明する。
を説明する。
【００１９】図１は、本発明の実施の形態に係る固体撮
像素子の全体の概略構成を示す。この固体撮像素子２１
は、複数の単位画素２２がマトリックス状に配列され、
各行の画素を選択するためのシフトレジスタ等から構成
された垂直走査回路２３及び１行の画素の信号を順次出
力するためのシフトレジスタ等から構成された水平走査
回路２４が設けられて成る。
像素子の全体の概略構成を示す。この固体撮像素子２１
は、複数の単位画素２２がマトリックス状に配列され、
各行の画素を選択するためのシフトレジスタ等から構成
された垂直走査回路２３及び１行の画素の信号を順次出
力するためのシフトレジスタ等から構成された水平走査
回路２４が設けられて成る。
【００２０】単位画素２２は、図２及び図３に示すよう
に、光電変換及び電荷蓄積を兼ねた受光素子、例えばフ
ォトダイオード２５と、このフォトダイオード２５に蓄
積された電荷を電気信号に変換するための増幅用トラン
ジスタ（例えばＭＯＳトランジスタ）２６と、画素を選
択するための選択用トランジスタ（例えばＭＯＳトラン
ジスタ）２７と、フォトダイオード２５の電荷をリセッ
トするためのリセット用トランジスタ（例えばＭＯＳト
ランジスタ）２８とを有して成る。
に、光電変換及び電荷蓄積を兼ねた受光素子、例えばフ
ォトダイオード２５と、このフォトダイオード２５に蓄
積された電荷を電気信号に変換するための増幅用トラン
ジスタ（例えばＭＯＳトランジスタ）２６と、画素を選
択するための選択用トランジスタ（例えばＭＯＳトラン
ジスタ）２７と、フォトダイオード２５の電荷をリセッ
トするためのリセット用トランジスタ（例えばＭＯＳト
ランジスタ）２８とを有して成る。
【００２１】フォトダイオード２５は、図３に示すよう
に、第２導電型、例えばｎ型の半導体基板３１に形成し
た第１導電型、例えばｐ型の半導体ウエル領域３２内
に、各単位画素毎に第２導電型であるｎ型の半導体層３
３を形成して構成される。このフォトダイオード２５の
半導体層３３が増幅用トランジスタ２６のゲートに接続
される。増幅用トランジスタ２６のソースは、選択用ト
ランジスタ２７を介して画素の各列毎に共通の垂直信号
線３５に接続され、そのドレインが電源ＶDDに接続され
る。
に、第２導電型、例えばｎ型の半導体基板３１に形成し
た第１導電型、例えばｐ型の半導体ウエル領域３２内
に、各単位画素毎に第２導電型であるｎ型の半導体層３
３を形成して構成される。このフォトダイオード２５の
半導体層３３が増幅用トランジスタ２６のゲートに接続
される。増幅用トランジスタ２６のソースは、選択用ト
ランジスタ２７を介して画素の各列毎に共通の垂直信号
線３５に接続され、そのドレインが電源ＶDDに接続され
る。
【００２２】選択用トランジスタのゲートは、画素の各
行毎に共通の垂直選択線３６に接続され、垂直走査回路
２３からの垂直走査パルスφＶ〔φＶ1 ，‥‥φＶm ，
‥‥〕が順次垂直選択線３６を通じて選択用トランジス
タのゲートに与えられる。又フォトダイオード２５はリ
セット用トランジスタ２８を介して電源ＶDDに接続され
る。
行毎に共通の垂直選択線３６に接続され、垂直走査回路
２３からの垂直走査パルスφＶ〔φＶ1 ，‥‥φＶm ，
‥‥〕が順次垂直選択線３６を通じて選択用トランジス
タのゲートに与えられる。又フォトダイオード２５はリ
セット用トランジスタ２８を介して電源ＶDDに接続され
る。
【００２３】このリセット用トランジスタ２８は、図３
に示すように、フォトダイオード２５のｎ型の半導体層
３３と、之と対をなすｎ型のリセットドレイン領域３８
と、半導体層３３及びリセットドレイン領域３８間にゲ
ート絶縁膜を介して形成したゲート電極３９とによって
構成され、リセットドレイン領域３８が電源ＶDDに接続
される。リセット用トランジスタのゲートは、画素の各
行毎にリセット線３７に共通接続され、垂直走査回路２
３からのリセットパルスφＲ〔φＲ1 ，‥‥φＲm ，‥
‥〕が順次与えられる。
に示すように、フォトダイオード２５のｎ型の半導体層
３３と、之と対をなすｎ型のリセットドレイン領域３８
と、半導体層３３及びリセットドレイン領域３８間にゲ
ート絶縁膜を介して形成したゲート電極３９とによって
構成され、リセットドレイン領域３８が電源ＶDDに接続
される。リセット用トランジスタのゲートは、画素の各
行毎にリセット線３７に共通接続され、垂直走査回路２
３からのリセットパルスφＲ〔φＲ1 ，‥‥φＲm ，‥
‥〕が順次与えられる。
【００２４】各垂直信号線３５は、水平スイッチング用
トランジスタ（例えばＭＯＳトランジスタ）４１のドレ
インに接続され、この水平スイッチング用トランジスタ
４１のソースが水平信号線４２に接続される。この水平
スイッチング用トランジスタ４１のゲートには、水平走
査回路２４からの水平走査パルスφＨ〔φＨ1 ，‥‥φ
Ｈn ，‥‥〕が順次与えられる。
トランジスタ（例えばＭＯＳトランジスタ）４１のドレ
インに接続され、この水平スイッチング用トランジスタ
４１のソースが水平信号線４２に接続される。この水平
スイッチング用トランジスタ４１のゲートには、水平走
査回路２４からの水平走査パルスφＨ〔φＨ1 ，‥‥φ
Ｈn ，‥‥〕が順次与えられる。
【００２５】この固体撮像素子２１においては、各フォ
トダイオード２５に入射光量に応じて光電変換された電
荷が蓄積され、この蓄積電荷量に応じた電位が増幅用ト
ランジスタ２６のゲートに与えられる。そして、各行の
垂直選択線３６に順次垂直走査回路２３からの垂直選択
パルスφＶ〔φＶ1 ，‥‥φＶm ，‥‥〕が印加されて
各行の選択用トランジスタ２７が順次選択されてオンす
る。これにより、選択された画素の増幅用トランジスタ
２６が導通し、増幅用トランジスタ２６で増幅された信
号、即ちフォトダイオード２５の電荷量に応じた信号が
垂直信号線３５に出力される。更に、水平走査回路２４
からの水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，‥
‥〕で水平スイッチング用トランジスタ４１が順次オン
することにより、１行の画素の各信号が順次水平信号線
４２を通じて出力端子ｔより出力される。画素の信号が
読み出された後は、垂直走査回路２３からのリセットパ
ルスφＲ〔φＲ1 ，‥‥φＲm ，‥‥〕によりリセット
用トランジスタ２８がオンし、フォトダイオード２５の
電荷がリセットドレイン領域３８に排出される。
トダイオード２５に入射光量に応じて光電変換された電
荷が蓄積され、この蓄積電荷量に応じた電位が増幅用ト
ランジスタ２６のゲートに与えられる。そして、各行の
垂直選択線３６に順次垂直走査回路２３からの垂直選択
パルスφＶ〔φＶ1 ，‥‥φＶm ，‥‥〕が印加されて
各行の選択用トランジスタ２７が順次選択されてオンす
る。これにより、選択された画素の増幅用トランジスタ
２６が導通し、増幅用トランジスタ２６で増幅された信
号、即ちフォトダイオード２５の電荷量に応じた信号が
垂直信号線３５に出力される。更に、水平走査回路２４
からの水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，‥
‥〕で水平スイッチング用トランジスタ４１が順次オン
することにより、１行の画素の各信号が順次水平信号線
４２を通じて出力端子ｔより出力される。画素の信号が
読み出された後は、垂直走査回路２３からのリセットパ
ルスφＲ〔φＲ1 ，‥‥φＲm ，‥‥〕によりリセット
用トランジスタ２８がオンし、フォトダイオード２５の
電荷がリセットドレイン領域３８に排出される。
【００２６】しかして、本発明の一実施の形態は、図４
（撮像領域における概略断面構造の図）に示すように、
各フォトダイオード２５が形成された半導体領域上に、
層間絶縁層４５、各配線４６、遮光層４７及び平坦化層
４８を順次形成し、更に平坦化層４８上に各単位画素に
対応するオンチップレンズ４９を形成し、このオンチッ
プレンズ４９により入射光Ｌをフォトダイオード２５に
集光させると共に、フォトダイオード２５の面積を集光
領域に合わせて小さく設定して構成する。即ち、フォト
ダイオード２５の面積は、図５に示すように、単位画素
２２において、前述の増幅用トランジスタ２６、選択用
トランジスタ２７及びリセット用トランジスタ２８等の
トランジスタ素子が占める部分５１と、垂直信号線３
５、垂直選択線３６等を含む配線５２が占める部分とを
除くフォトダイオードの形成が可能な領域（斜線で示す
領域）５４の面積の５０％以下（下限は２０％程度）に
設定する。
（撮像領域における概略断面構造の図）に示すように、
各フォトダイオード２５が形成された半導体領域上に、
層間絶縁層４５、各配線４６、遮光層４７及び平坦化層
４８を順次形成し、更に平坦化層４８上に各単位画素に
対応するオンチップレンズ４９を形成し、このオンチッ
プレンズ４９により入射光Ｌをフォトダイオード２５に
集光させると共に、フォトダイオード２５の面積を集光
領域に合わせて小さく設定して構成する。即ち、フォト
ダイオード２５の面積は、図５に示すように、単位画素
２２において、前述の増幅用トランジスタ２６、選択用
トランジスタ２７及びリセット用トランジスタ２８等の
トランジスタ素子が占める部分５１と、垂直信号線３
５、垂直選択線３６等を含む配線５２が占める部分とを
除くフォトダイオードの形成が可能な領域（斜線で示す
領域）５４の面積の５０％以下（下限は２０％程度）に
設定する。
【００２７】この構成によれば、オンチップレンズ４９
を形成することにより、光電変換された電荷量Ｑが増加
し、フォトダイオード２５の面積を集光領域に合わせて
縮小することにより、フォトダイオード２５の接合容量
ＣPDが減少する。従って、数１のＶ＝Ｑ／（ＣPD＋
ＣTR）で決まる増幅用トランジスタのゲート電位の変化
量Ｖを増すことができ、この種の固体撮像素子の感度を
向上することができる。
を形成することにより、光電変換された電荷量Ｑが増加
し、フォトダイオード２５の面積を集光領域に合わせて
縮小することにより、フォトダイオード２５の接合容量
ＣPDが減少する。従って、数１のＶ＝Ｑ／（ＣPD＋
ＣTR）で決まる増幅用トランジスタのゲート電位の変化
量Ｖを増すことができ、この種の固体撮像素子の感度を
向上することができる。
【００２８】図６は、本発明の他の実施の形態を示す。
この実施の形態は、上述したフォトダイオード２５、増
幅用トランジスタ２６、選択用トランジスタ２７及びリ
セット用トランジスタ２８を有する単位画素構造の固体
撮像素子において、同図示すように、そのフォトダイオ
ード２５を構成するｎ型の半導体層３３の不純物濃度を
下げて空乏層の拡がりが大きくなるように構成する。こ
のｎ型の半導体層３３には、配線５９と接続する部分に
同導電型の高濃度のコンタクト用領域５８が形成され
る。なお、同図中、５６は選択酸化層、５７は絶縁膜で
ある。
この実施の形態は、上述したフォトダイオード２５、増
幅用トランジスタ２６、選択用トランジスタ２７及びリ
セット用トランジスタ２８を有する単位画素構造の固体
撮像素子において、同図示すように、そのフォトダイオ
ード２５を構成するｎ型の半導体層３３の不純物濃度を
下げて空乏層の拡がりが大きくなるように構成する。こ
のｎ型の半導体層３３には、配線５９と接続する部分に
同導電型の高濃度のコンタクト用領域５８が形成され
る。なお、同図中、５６は選択酸化層、５７は絶縁膜で
ある。
【００２９】ｎ型の半導体層３３の不純物濃度ＮA は、
この半導体層３３の不純物濃度ＮAとコンタクト用領域
５８の不純物濃度ＮB との濃度比が ＮA ：ＮB ＝１：１０〜１０4 となるような不純物濃度に設定する。
この半導体層３３の不純物濃度ＮAとコンタクト用領域
５８の不純物濃度ＮB との濃度比が ＮA ：ＮB ＝１：１０〜１０4 となるような不純物濃度に設定する。
【００３０】例えばコンタクト用領域５８の不純物濃度
を１×１０18〜１×１０20ｃｍ-3程度とし、半導体層３
３の不純物濃度を１×１０16〜１×１０18ｃｍ-3程度と
することができる。また、このときのｐ型半導体ウエル
領域３２の不純物濃度は、１×１０15〜１×１０17ｃｍ
-3程度とすることができる。
を１×１０18〜１×１０20ｃｍ-3程度とし、半導体層３
３の不純物濃度を１×１０16〜１×１０18ｃｍ-3程度と
することができる。また、このときのｐ型半導体ウエル
領域３２の不純物濃度は、１×１０15〜１×１０17ｃｍ
-3程度とすることができる。
【００３１】かかる構成によれば、フォトダイオード２
５を構成するｎ型の半導体層３３の不純物濃度を上述の
範囲で下げることにより、ｎ型の半導体層３３とｐ型の
半導体ウエル領域３２間で生ずる空乏層の拡がりが大き
くなり、フォトダイオード２５の接合容量ＣPDが減少す
る。従って、数１のＶ＝Ｑ／（ＣPD＋ＣTR）で決まる増
幅用トランジスタのゲート電位の変化量Ｖを増すことが
でき、この種の固体撮像素子の感度を向上することがで
きる。
５を構成するｎ型の半導体層３３の不純物濃度を上述の
範囲で下げることにより、ｎ型の半導体層３３とｐ型の
半導体ウエル領域３２間で生ずる空乏層の拡がりが大き
くなり、フォトダイオード２５の接合容量ＣPDが減少す
る。従って、数１のＶ＝Ｑ／（ＣPD＋ＣTR）で決まる増
幅用トランジスタのゲート電位の変化量Ｖを増すことが
でき、この種の固体撮像素子の感度を向上することがで
きる。
【００３２】なお、図６に係る本実施の形態は、図４の
オンチップレンズを有する場合、又はオンチップレンズ
を有しない場合のいずれにも適用できる。
オンチップレンズを有する場合、又はオンチップレンズ
を有しない場合のいずれにも適用できる。
【００３３】更に、図４、図５の構成と、図６の構成を
組合せることも可能であり、更にフォトダイオード２５
の接合容量を減少し、さらなる感度の向上を図ることが
できる。
組合せることも可能であり、更にフォトダイオード２５
の接合容量を減少し、さらなる感度の向上を図ることが
できる。
【００３４】
【発明の効果】本発明に係る固体撮像素子によれば、オ
ンチップレンズにより集光されて受光素子での光電変換
された電荷量が増加すると共に、受光素子の面積を単位
画素におけるトランジスタ素子及び配線の占める部分を
除く受光素子形成可能領域の面積の５０％以下にするこ
とにより、受光素子の接合容量を減少することができ
る。従って増幅用トランジスタのゲート電位の変化量を
増すことができ、感度を向上することができる。
ンチップレンズにより集光されて受光素子での光電変換
された電荷量が増加すると共に、受光素子の面積を単位
画素におけるトランジスタ素子及び配線の占める部分を
除く受光素子形成可能領域の面積の５０％以下にするこ
とにより、受光素子の接合容量を減少することができ
る。従って増幅用トランジスタのゲート電位の変化量を
増すことができ、感度を向上することができる。
【００３５】また、本発明に係る固体撮像素子によれ
ば、第１の導電型の半導体領域内に第２導電型の半導体
層を形成し、この半導体層に同導電型のコンタクト用領
域を形成して構成された受光素子において、その第２導
電型の半導体層の不純物濃度を、該半導体層対コンタク
ト用領域の濃度比で１対１０〜１０4 となるような不純
物濃度に設定することにより、第２導電型の半導体層と
第１導電型の半導体領域間の空乏層の拡がりが大きくな
り、受光素子の接合容量を減少することができる。従っ
て、増幅用トランジスタのゲート電位の変化量を増すこ
とができ、感度を向上することができる。
ば、第１の導電型の半導体領域内に第２導電型の半導体
層を形成し、この半導体層に同導電型のコンタクト用領
域を形成して構成された受光素子において、その第２導
電型の半導体層の不純物濃度を、該半導体層対コンタク
ト用領域の濃度比で１対１０〜１０4 となるような不純
物濃度に設定することにより、第２導電型の半導体層と
第１導電型の半導体領域間の空乏層の拡がりが大きくな
り、受光素子の接合容量を減少することができる。従っ
て、増幅用トランジスタのゲート電位の変化量を増すこ
とができ、感度を向上することができる。
【図１】本発明の実施の形態に係る固体撮像素子の全体
の概略構成図である。
の概略構成図である。
【図２】図１の単位画素の等価回路図である。
【図３】図１の単位画素の構成図である。
【図４】本発明の一実施の形態に係る固体撮像素子の撮
像領域の要部の断面図である。
像領域の要部の断面図である。
【図５】本発明の一実施の形態に係る単位画素、特に受
光素子（フォトダイオード）の面積を示す平面図であ
る。
光素子（フォトダイオード）の面積を示す平面図であ
る。
【図６】本発明の他の実施の形態に係るフォトダイオー
ドを示す断面図である。
ドを示す断面図である。
【図７】従来例に係る固体撮像素子の単位画素の構成図
である。
である。
【図８】従来例に係る固体撮像素子の撮像領域の要部の
概略断面図である。
概略断面図である。
２１‥‥固体撮像素子、２２‥‥単位画素、２３‥‥垂
直走査回路、２４‥‥水平走査回路、２５‥‥フォトダ
イオード、２６‥‥増幅用トランジスタ、２７‥‥選択
用トランジスタ、２８‥‥リセット用トランジスタ、３
１‥‥ｎ型半導体基板、３２‥‥ｐ型半導体ウエル領
域、３３‥‥ｎ型半導体層、５１‥‥トランジスタ素子
の占める部分、５２‥‥配線、５４‥‥フォトダイオー
ド形成可能領域、５８‥‥ｎ型のコンタクト用領域
直走査回路、２４‥‥水平走査回路、２５‥‥フォトダ
イオード、２６‥‥増幅用トランジスタ、２７‥‥選択
用トランジスタ、２８‥‥リセット用トランジスタ、３
１‥‥ｎ型半導体基板、３２‥‥ｐ型半導体ウエル領
域、３３‥‥ｎ型半導体層、５１‥‥トランジスタ素子
の占める部分、５２‥‥配線、５４‥‥フォトダイオー
ド形成可能領域、５８‥‥ｎ型のコンタクト用領域
Claims (2)
- 【請求項１】 光電変換及び電荷蓄積を兼ねる受光素子
と、 該受光素子の蓄積電荷を電気信号に変換する増幅用トラ
ンジスタを有し、該増幅用トランジスタのゲートに前記
受光素子が接続されてなる単位画素が複数配列され、オ
ンチップレンズにより集光される固体撮像素子であっ
て、 前記受光素子の面積が、前記単位画素におけるトランジ
スタ素子及び配線の占める部分を除く受光素子形成可能
領域の面積の５０％以下に設定されて成ることを特徴と
する固体撮像素子。 - 【請求項２】 光電変換及び電荷蓄積を兼ねる受光素子
と、 該受光素子の蓄積電荷を電気信号に変換する増幅用トラ
ンジスタを有し、該増幅用トランジスタのゲートに前記
受光素子が接続されてなる単位画素が複数配列された固
体撮像素子であって、 前記受光素子は、第１導電型の半導体領域内に第２導電
型の半導体層を形成して構成され、 該第２導電型の半導体層内に同導電型のコンタクト用領
域が形成され、 前記第２導電型の半導体層の不純物濃度が、前記半導体
層対前記コンタクト用領域の濃度比で１対１０〜１０4
となるような不純物濃度に設定されて成ることを特徴と
する固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9269962A JPH11111960A (ja) | 1997-10-02 | 1997-10-02 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9269962A JPH11111960A (ja) | 1997-10-02 | 1997-10-02 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111960A true JPH11111960A (ja) | 1999-04-23 |
Family
ID=17479655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9269962A Pending JPH11111960A (ja) | 1997-10-02 | 1997-10-02 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111960A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001083407A (ja) * | 1999-09-13 | 2001-03-30 | Canon Inc | 撮像装置 |
| JP2006303540A (ja) * | 2006-07-26 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 撮像装置 |
| JP2006304364A (ja) * | 2006-07-26 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| KR100720418B1 (ko) * | 2002-03-22 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 합착기 |
| US8471317B2 (en) | 2001-07-11 | 2013-06-25 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
-
1997
- 1997-10-02 JP JP9269962A patent/JPH11111960A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001083407A (ja) * | 1999-09-13 | 2001-03-30 | Canon Inc | 撮像装置 |
| US8471317B2 (en) | 2001-07-11 | 2013-06-25 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8519460B2 (en) | 2001-07-11 | 2013-08-27 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8552483B2 (en) | 2001-07-11 | 2013-10-08 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8604575B2 (en) | 2001-07-11 | 2013-12-10 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8623690B2 (en) | 2001-07-11 | 2014-01-07 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US8994083B2 (en) | 2001-07-11 | 2015-03-31 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US9443897B2 (en) | 2001-07-11 | 2016-09-13 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| US9455293B2 (en) | 2001-07-11 | 2016-09-27 | Sony Corporation | X-Y address type solid state image pickup device and method of producing the same |
| KR100720418B1 (ko) * | 2002-03-22 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 합착기 |
| JP2006303540A (ja) * | 2006-07-26 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 撮像装置 |
| JP2006304364A (ja) * | 2006-07-26 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9711561B2 (en) | Solid-state imaging device and camera including discrete trench isolation structure | |
| US8139133B2 (en) | Photoelectric conversion device | |
| JP4637975B2 (ja) | フォトダイオード、フォトセル、画像センサｉｃ及び画像捕捉システム | |
| US8159584B2 (en) | Solid-state imaging apparatus and camera | |
| US7755118B2 (en) | Solid-state image pick-up device and imaging system using the same | |
| KR101529094B1 (ko) | 고체 촬상 소자 및 카메라 | |
| JP3702854B2 (ja) | 固体撮像素子 | |
| JP5642117B2 (ja) | フローティングベース読み取り概念を有するｃｍｏｓイメージセンサ | |
| US6580106B2 (en) | CMOS image sensor with complete pixel reset without kTC noise generation | |
| US7265397B1 (en) | CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture | |
| KR100820520B1 (ko) | 고체촬상장치 | |
| JP2007535199A (ja) | フローティング・ディフュージョン・ゲート・キャパシタ付き４ｔｃｍｏｓイメージ・センサ | |
| JPH11177886A (ja) | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 | |
| JP2005237016A (ja) | Ｍｏｓイメージ・センサ | |
| US6882022B2 (en) | Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays | |
| JP2000340784A (ja) | 固体撮像素子 | |
| US6255680B1 (en) | Solid-state image sensor | |
| JPH11111960A (ja) | 固体撮像素子 | |
| JPH06244397A (ja) | 固体撮像素子 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JP2001085661A (ja) | 固体撮像装置 | |
| JPH0783099B2 (ja) | 固体撮像装置 | |
| JPH04364678A (ja) | Ｃｃｄ固体撮像素子 |