JPH04364678A - Ｃｃｄ固体撮像素子 - Google Patents
Ｃｃｄ固体撮像素子Info
- Publication number
- JPH04364678A JPH04364678A JP3139993A JP13999391A JPH04364678A JP H04364678 A JPH04364678 A JP H04364678A JP 3139993 A JP3139993 A JP 3139993A JP 13999391 A JP13999391 A JP 13999391A JP H04364678 A JPH04364678 A JP H04364678A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic shutter
- photodiode
- gate
- blooming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000010408 sweeping Methods 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 abstract description 9
- 230000035945 sensitivity Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、ＣＣＤ（電荷結合素
子）固体撮像素子に関するもので、例えば電子シャッタ
機能を備えたものに利用して有効な技術に関するもので
ある。
子）固体撮像素子に関するもので、例えば電子シャッタ
機能を備えたものに利用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】ＣＣＤを利用した固体撮像素子における
電子シャッタ機能は、昭和６３年２月テレビジョン学会
全国大会予稿集『可変速電子シャッタ付ＩＴ−ＣＣＤ撮
像素子』に記載のように、水平ブランキング期間中に基
板に高電圧を印加して不要電荷を基板側に掃き出す方式
が提案されている。また、これは高輝度な被写体を撮影
した際に発生するブルーミングの過剰電荷も基板側に所
定の直流電圧を印加することにより掃き出す構造でもあ
る。昭和６３年７月テレビジョン学会全国大会予稿集『
可変電子シャッタ機能搭載１／２インチＩＬ−ＣＣＤ型
素子』においては、横型オーバーフローゲート方式が提
案されている。この方式は、電子シャッタ動作とブルー
ミング掃き出しを基板ではなく、ホトダイオードに隣接
して設けられたオーバーフローゲートにて行う。
電子シャッタ機能は、昭和６３年２月テレビジョン学会
全国大会予稿集『可変速電子シャッタ付ＩＴ−ＣＣＤ撮
像素子』に記載のように、水平ブランキング期間中に基
板に高電圧を印加して不要電荷を基板側に掃き出す方式
が提案されている。また、これは高輝度な被写体を撮影
した際に発生するブルーミングの過剰電荷も基板側に所
定の直流電圧を印加することにより掃き出す構造でもあ
る。昭和６３年７月テレビジョン学会全国大会予稿集『
可変電子シャッタ機能搭載１／２インチＩＬ−ＣＣＤ型
素子』においては、横型オーバーフローゲート方式が提
案されている。この方式は、電子シャッタ動作とブルー
ミング掃き出しを基板ではなく、ホトダイオードに隣接
して設けられたオーバーフローゲートにて行う。
【０００３】
【発明が解決しようとする課題】上記前者のＣＣＤ固体
撮像素子では、基板方向に対して電子シャッタ動作とブ
ルーミング掃き出しを行うものであるため、基板方向に
対する不純物プロファイルの設定に自由度がなく、例え
ば感度や分光特性の点からＰ型ウェル層の接合深さの設
定に制約を受けるという問題がある。また、不純物濃度
やＰ型ウェル層の拡散深さのプロセスバラツキの影響を
受けて上記電子シャッタ動作とブルーミングの掃き出し
が両立しなくなるものが生じて歩留りを悪くする。後者
のＣＣＤ固体撮像素子では、基板側ではなく、横型オー
バーフローゲートにより電荷の掃き出しを行うものであ
るため、上記のような基板深さ方向への不純物プロファ
イルの設定に自由度が大きくなり高感度化が可能になる
。しかし、電子シャッタ動作時にオーバーフローゲート
に高電圧を印加しなけれはならないが、通常のＭＯＳゲ
ート構造を使用すると耐圧の点で問題があり、ゲートの
高耐圧化のための特別のプロセスが増加するという問題
がある。この発明の目的は、基板深さ方向に対する不純
物プロファイルの設計の自由度を大きくしつつ、電子シ
ャッタ機能を実現したＣＣＤ固体撮像素子を提供するこ
とにある。この発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面から明らか
になるであろう。
撮像素子では、基板方向に対して電子シャッタ動作とブ
ルーミング掃き出しを行うものであるため、基板方向に
対する不純物プロファイルの設定に自由度がなく、例え
ば感度や分光特性の点からＰ型ウェル層の接合深さの設
定に制約を受けるという問題がある。また、不純物濃度
やＰ型ウェル層の拡散深さのプロセスバラツキの影響を
受けて上記電子シャッタ動作とブルーミングの掃き出し
が両立しなくなるものが生じて歩留りを悪くする。後者
のＣＣＤ固体撮像素子では、基板側ではなく、横型オー
バーフローゲートにより電荷の掃き出しを行うものであ
るため、上記のような基板深さ方向への不純物プロファ
イルの設定に自由度が大きくなり高感度化が可能になる
。しかし、電子シャッタ動作時にオーバーフローゲート
に高電圧を印加しなけれはならないが、通常のＭＯＳゲ
ート構造を使用すると耐圧の点で問題があり、ゲートの
高耐圧化のための特別のプロセスが増加するという問題
がある。この発明の目的は、基板深さ方向に対する不純
物プロファイルの設計の自由度を大きくしつつ、電子シ
ャッタ機能を実現したＣＣＤ固体撮像素子を提供するこ
とにある。この発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面から明らか
になるであろう。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ホトダイオードに蓄積され
た過剰電荷を定常的に掃き出す専用の転送ゲート及び拡
散層を設けることでブルーミング掃き出し動作を行い、
基板に所定の高電圧を供給することによってホトダイオ
ードの不要電荷を基板方向に掃き出すという電子シャッ
タ動作を行う。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ホトダイオードに蓄積され
た過剰電荷を定常的に掃き出す専用の転送ゲート及び拡
散層を設けることでブルーミング掃き出し動作を行い、
基板に所定の高電圧を供給することによってホトダイオ
ードの不要電荷を基板方向に掃き出すという電子シャッ
タ動作を行う。
【０００５】
【作用】上記した手段によれば、ブルーミングによる電
荷は専用の横型オーバーフローゲートに、電子シャッタ
による電荷は基板方向にそれぞれ独立して掃き出される
。したがって、基板深さ方向の不純物プロファイルの設
計において、ブルーミング掃き出しを考慮する必要がな
くなり、高感度化等を図りつつ、電子シャッタ動作を両
立させることができる。
荷は専用の横型オーバーフローゲートに、電子シャッタ
による電荷は基板方向にそれぞれ独立して掃き出される
。したがって、基板深さ方向の不純物プロファイルの設
計において、ブルーミング掃き出しを考慮する必要がな
くなり、高感度化等を図りつつ、電子シャッタ動作を両
立させることができる。
【０００６】
【実施例】図１には、この発明に係るＣＣＤ固体撮像素
子の一実施例の概略回路構成図が示されている。同図の
各回路は、公知の半導体集積回路の製造技術により、単
結晶シリコンのような１個の半導体基板上において形成
される。同図では、ＣＣＤ固体撮像素子全体の理解を容
易にするため２行２列の合計４個からなるホトダイオー
ドＤ１〜Ｄ４が代表として例示的に示されている。実際
には、複数行と複数列にホトダイオードをマトリックス
状に配置して、公知のように全体で約２０万から約４０
万のような多数のホトダイオードが設けられるものであ
る。
子の一実施例の概略回路構成図が示されている。同図の
各回路は、公知の半導体集積回路の製造技術により、単
結晶シリコンのような１個の半導体基板上において形成
される。同図では、ＣＣＤ固体撮像素子全体の理解を容
易にするため２行２列の合計４個からなるホトダイオー
ドＤ１〜Ｄ４が代表として例示的に示されている。実際
には、複数行と複数列にホトダイオードをマトリックス
状に配置して、公知のように全体で約２０万から約４０
万のような多数のホトダイオードが設けられるものであ
る。
【０００７】ホトダイオードＤ１のアノード側は回路の
接地電位点に接続され、カソード側にホトゲート（以下
単にＰＧゲートという）が設けられて、光電変換された
信号電荷が垂直ＣＣＤ（以下、ＶＣＣＤという）のＶ１
ゲートに転送される。同じ列の他のホトダイオードＤ２
は、ＰＧゲートを介してＶＣＣＤのＶ３ゲートに転送さ
れる。他の列のホトダイオードＤ３，Ｄ４も上記同様に
ＰＧゲートを介してそれに対応したＶＣＣＤに転送され
る。
接地電位点に接続され、カソード側にホトゲート（以下
単にＰＧゲートという）が設けられて、光電変換された
信号電荷が垂直ＣＣＤ（以下、ＶＣＣＤという）のＶ１
ゲートに転送される。同じ列の他のホトダイオードＤ２
は、ＰＧゲートを介してＶＣＣＤのＶ３ゲートに転送さ
れる。他の列のホトダイオードＤ３，Ｄ４も上記同様に
ＰＧゲートを介してそれに対応したＶＣＣＤに転送され
る。
【０００８】ＶＣＣＤの最終段の信号電荷は、水平ＣＣ
Ｄ（以下、ＨＣＣＤという）に転送される。ＨＣＣＤは
、ＶＣＣＤから次の信号電荷が転送されるまでの間に転
送パルスＨ１，Ｈ２に同期して高速に電荷転送動作を行
い、信号電荷を電圧信号に変換する上記のような検出容
量Ｃに伝える。ＨＣＣＤの出力部に設けられるＯＧはア
ウトプットゲートであり、バイアス電圧ＶＧが供給され
てＨＣＣＤの信号電荷がスムーズに検出容量Ｃに転送さ
せるよう作用する。
Ｄ（以下、ＨＣＣＤという）に転送される。ＨＣＣＤは
、ＶＣＣＤから次の信号電荷が転送されるまでの間に転
送パルスＨ１，Ｈ２に同期して高速に電荷転送動作を行
い、信号電荷を電圧信号に変換する上記のような検出容
量Ｃに伝える。ＨＣＣＤの出力部に設けられるＯＧはア
ウトプットゲートであり、バイアス電圧ＶＧが供給され
てＨＣＣＤの信号電荷がスムーズに検出容量Ｃに転送さ
せるよう作用する。
【０００９】上記のような検出容量Ｃに伝えられた信号
電荷は、電圧信号に変換され、ＦＤＡ（Ｆｌｏａｔｉｎ
ｇ Ｄｉｆｆｕｓｉｏｎ Ａｍｐｌｉｆｉｅｒ） と呼
ばれるようなアンプＡにより増幅されて出力端子Ｖｏｕ
ｔ から送出される。上記検出容量Ｃに転送された信号
電荷は、上記アンプＡを通して電圧信号として出力され
ると、リセットＭＯＳＦＥＴＱ１により１画素毎にリセ
ット、言い換えるならば掃き出される。ＲＧはリセット
ゲートパルスでありＲＤはリセット電圧である。
電荷は、電圧信号に変換され、ＦＤＡ（Ｆｌｏａｔｉｎ
ｇ Ｄｉｆｆｕｓｉｏｎ Ａｍｐｌｉｆｉｅｒ） と呼
ばれるようなアンプＡにより増幅されて出力端子Ｖｏｕ
ｔ から送出される。上記検出容量Ｃに転送された信号
電荷は、上記アンプＡを通して電圧信号として出力され
ると、リセットＭＯＳＦＥＴＱ１により１画素毎にリセ
ット、言い換えるならば掃き出される。ＲＧはリセット
ゲートパルスでありＲＤはリセット電圧である。
【００１０】ＣＣＤ固体撮像素子の信号電荷の読み出し
動作の概略を次に説明する。ＰＧパルスがハイレベルに
されると、ＰＧゲートと接続されるＶＣＣＤのＶ１ゲー
トとＶ３ゲートがハイレベルにされる。これにより、ホ
トダイオードＤ１，Ｄ２（Ｄ３，Ｄ４）の光電変換電荷
がＶＣＣＤのＶ１，Ｖ３ゲートに読み出される。次に、
例えば奇数フィールドではＶ２ゲートがハイレベルにさ
れる。これにより、Ｖ１とＶ３ゲート下の信号電荷が混
合されてＶ２ゲート下に一旦集められる。以下、次のタ
イミングではＶ３ゲートがハイレベルに、更に次のタイ
ミングではＶ４ゲートがハイレベルにされて上記信号電
荷が下方向に転送される。以下、Ｖ１〜Ｖ４の順序で各
ゲートがハイレベルにされて、それより上に配置される
ホトダイオードにより変換された光電変換電荷を同様に
転送するものである。
動作の概略を次に説明する。ＰＧパルスがハイレベルに
されると、ＰＧゲートと接続されるＶＣＣＤのＶ１ゲー
トとＶ３ゲートがハイレベルにされる。これにより、ホ
トダイオードＤ１，Ｄ２（Ｄ３，Ｄ４）の光電変換電荷
がＶＣＣＤのＶ１，Ｖ３ゲートに読み出される。次に、
例えば奇数フィールドではＶ２ゲートがハイレベルにさ
れる。これにより、Ｖ１とＶ３ゲート下の信号電荷が混
合されてＶ２ゲート下に一旦集められる。以下、次のタ
イミングではＶ３ゲートがハイレベルに、更に次のタイ
ミングではＶ４ゲートがハイレベルにされて上記信号電
荷が下方向に転送される。以下、Ｖ１〜Ｖ４の順序で各
ゲートがハイレベルにされて、それより上に配置される
ホトダイオードにより変換された光電変換電荷を同様に
転送するものである。
【００１１】また、偶数フィールドでは、上記のＶ２ゲ
ートに代わってＶ４がハイレベルにされる。これにより
、１行ずれてＶ３とＶ１ゲート下の信号電荷が混合され
てＶ４ゲート下に一旦集められる。以下、次のタイミン
グではＶ１ゲートがハイレベルに、更に次のタイミング
ではＶ２ゲートがハイレベルにされて上記信号電荷が下
方向転送される。このように奇数フィールドと偶数フィ
ールドとで信号電荷の組み合わせを１行シフトすること
より等価的にインタレースでの読み出しが行われる。
ートに代わってＶ４がハイレベルにされる。これにより
、１行ずれてＶ３とＶ１ゲート下の信号電荷が混合され
てＶ４ゲート下に一旦集められる。以下、次のタイミン
グではＶ１ゲートがハイレベルに、更に次のタイミング
ではＶ２ゲートがハイレベルにされて上記信号電荷が下
方向転送される。このように奇数フィールドと偶数フィ
ールドとで信号電荷の組み合わせを１行シフトすること
より等価的にインタレースでの読み出しが行われる。
【００１２】この実施例では、ブルーミング掃き出し専
用にホトダイオードに対して横型オーバーフローゲート
が設けられる。この横型オーバーフローゲートは、ホト
ダイオードＤ１，Ｄ２に対してオーバーフローゲートと
ドレイン拡散層が設けられ、そこにはバイアス電圧ＶＢ
が与えられる。他の代表として示されているホトダイオ
ードＤ３，Ｄ４に対しても同様の横型オーバーフローゲ
ートが設けられる。上記オバーフローゲートと拡散層は
、ホトダイオードに対してＰＧゲートと反対側に隣接し
て設けられる。
用にホトダイオードに対して横型オーバーフローゲート
が設けられる。この横型オーバーフローゲートは、ホト
ダイオードＤ１，Ｄ２に対してオーバーフローゲートと
ドレイン拡散層が設けられ、そこにはバイアス電圧ＶＢ
が与えられる。他の代表として示されているホトダイオ
ードＤ３，Ｄ４に対しても同様の横型オーバーフローゲ
ートが設けられる。上記オバーフローゲートと拡散層は
、ホトダイオードに対してＰＧゲートと反対側に隣接し
て設けられる。
【００１３】図２には、上記ＣＣＤ固体撮像素子におけ
るユニットセルの一実施例の素子構造断面図が示されて
いる。ＣＣＤ固体撮像素子は、Ｎ型基板を用いて形成さ
れる。ホトダイオードとＣＣＤ転送回路及び横型オーバ
ーフローゲート等は、上記Ｎ型基板上に形成された第１
のＰ型ウェル領域内に形成される。ホトダイオードは、
上記Ｐ型のウェル領域とＮ型拡散層から構成される。特
に制限されないが、ホトダイオードのＮ型拡散層の表面
にはＰ型拡散層が設けられる。ホトゲートは、第１層目
ポリシリコン層から構成される。これとオーバーラップ
するようにＶＣＣＤの転送ゲートが設けられる。上記ホ
トゲートとＣＣＤ転送ゲートとを同一のポリシリコン層
から構成してもよい。この転送ゲートは、第２層目ポリ
シリコン層から構成される。なお、転送方向に対して１
層目ポリシリコン層からなる蓄積ゲートが設けられ、蓄
積ゲートに対して上記転送ゲートは一部がオーバーラッ
プするように設けられる。ＣＣＤ転送路における半導体
基板表面は、第１のＰ型ウェル領域上に第２のＰ＋ ウ
ェル層とＮ− が形成されて構成される。
るユニットセルの一実施例の素子構造断面図が示されて
いる。ＣＣＤ固体撮像素子は、Ｎ型基板を用いて形成さ
れる。ホトダイオードとＣＣＤ転送回路及び横型オーバ
ーフローゲート等は、上記Ｎ型基板上に形成された第１
のＰ型ウェル領域内に形成される。ホトダイオードは、
上記Ｐ型のウェル領域とＮ型拡散層から構成される。特
に制限されないが、ホトダイオードのＮ型拡散層の表面
にはＰ型拡散層が設けられる。ホトゲートは、第１層目
ポリシリコン層から構成される。これとオーバーラップ
するようにＶＣＣＤの転送ゲートが設けられる。上記ホ
トゲートとＣＣＤ転送ゲートとを同一のポリシリコン層
から構成してもよい。この転送ゲートは、第２層目ポリ
シリコン層から構成される。なお、転送方向に対して１
層目ポリシリコン層からなる蓄積ゲートが設けられ、蓄
積ゲートに対して上記転送ゲートは一部がオーバーラッ
プするように設けられる。ＣＣＤ転送路における半導体
基板表面は、第１のＰ型ウェル領域上に第２のＰ＋ ウ
ェル層とＮ− が形成されて構成される。
【００１４】横型オーバーフローゲートＬＯＧは、上記
ホトダイオードのホトゲートとは反対側に設けられる。 そして、対応するホトゲート及びＶＣＣＤと平行に延長
されるように形成されたＮ型拡散層と、それと接続され
て上記ホトダイオードのＮ型拡散層領域との間を薄い絶
縁膜を介して覆うように形成された１層目ポリシリコン
層から構成される。上記ホトダイオードを構成するＮ型
拡散層と上記Ｎ型拡散層及び１層目ポリシリコン層は、
ゲートとドレインとが接続されたＭＯＳＦＥＴと等価で
ある。上記Ｎ型拡散層及びオーバーフローゲートには、
バイアス電圧ＶＢが供給される。
ホトダイオードのホトゲートとは反対側に設けられる。 そして、対応するホトゲート及びＶＣＣＤと平行に延長
されるように形成されたＮ型拡散層と、それと接続され
て上記ホトダイオードのＮ型拡散層領域との間を薄い絶
縁膜を介して覆うように形成された１層目ポリシリコン
層から構成される。上記ホトダイオードを構成するＮ型
拡散層と上記Ｎ型拡散層及び１層目ポリシリコン層は、
ゲートとドレインとが接続されたＭＯＳＦＥＴと等価で
ある。上記Ｎ型拡散層及びオーバーフローゲートには、
バイアス電圧ＶＢが供給される。
【００１５】図３には、図２のユニットセルの破線で示
した各半導体層におけるポテンシャル図が示されている
。同図において、実線は通常動作におけるポテンシャル
電位を示している。通常動作におけるブルーミング掃き
出しを行うために、上記横型オーバーフローゲート及び
ドレインにはバイアス電圧ＶＢが与えられる。この電位
ＶＢは、上記各半導体層におけるプロセスバラツキ等を
考慮し、ドレインＡとそれと対向するホトダイオードの
端部に挟まれたＰ型ウェル領域表面のバリア高さを、過
剰電荷を掃き出すのに最適に設定するものである。この
構成においては、従来のようにブルーミング掃き出しを
基板側（同図の点Ｂ−Ｃのバリアの調整）に行う必要が
なく、それに対応してホトダイオード下のウェル領域を
空乏化させなくてもよい。この結果、ウェル層を必要な
だけ深くできる等のように不純物プロファイルの設計の
自由度が大きくでき高感度化が可能になる。また、通常
動作において上記のようにホトダイオード下のウェル領
域を空乏化させる必要がないから、ホトダイオードに蓄
積される電荷量によってポテンシャルの深さ方向のピー
クの位置が変動しにくく、光量による色ずれを起こりに
くくすることができる。
した各半導体層におけるポテンシャル図が示されている
。同図において、実線は通常動作におけるポテンシャル
電位を示している。通常動作におけるブルーミング掃き
出しを行うために、上記横型オーバーフローゲート及び
ドレインにはバイアス電圧ＶＢが与えられる。この電位
ＶＢは、上記各半導体層におけるプロセスバラツキ等を
考慮し、ドレインＡとそれと対向するホトダイオードの
端部に挟まれたＰ型ウェル領域表面のバリア高さを、過
剰電荷を掃き出すのに最適に設定するものである。この
構成においては、従来のようにブルーミング掃き出しを
基板側（同図の点Ｂ−Ｃのバリアの調整）に行う必要が
なく、それに対応してホトダイオード下のウェル領域を
空乏化させなくてもよい。この結果、ウェル層を必要な
だけ深くできる等のように不純物プロファイルの設計の
自由度が大きくでき高感度化が可能になる。また、通常
動作において上記のようにホトダイオード下のウェル領
域を空乏化させる必要がないから、ホトダイオードに蓄
積される電荷量によってポテンシャルの深さ方向のピー
クの位置が変動しにくく、光量による色ずれを起こりに
くくすることができる。
【００１６】電子シャッタ動作時には、図３に点線で示
すように、基板に高い電圧を与えることにより、ホトダ
イオードの下部Ｂから深さ方向の基板表面Ｃの間のウェ
ル領域の厚さに対応したポテンシャルをホトダイオード
より高くし、蓄積電荷を全て基板Ｄ側に掃き出すように
するものである。この電子シャッタ動作は、上記のブル
ーミング掃き出しとは無関係に水平帰線期間において、
ホトダイオードの電荷を掃き出すようにするものである
。それ故、ウェル領域の深さが深くなると、それに対応
して基板に与える電圧を高くするすれば良い等のように
、上記のようなブルーミング掃き出しや、高感度化等に
は独立して電子シャッタ動作の設定を行うことができる
。この場合、基板とウェル間の耐圧は十分あるので高い
電圧で駆動しても問題ない。
すように、基板に高い電圧を与えることにより、ホトダ
イオードの下部Ｂから深さ方向の基板表面Ｃの間のウェ
ル領域の厚さに対応したポテンシャルをホトダイオード
より高くし、蓄積電荷を全て基板Ｄ側に掃き出すように
するものである。この電子シャッタ動作は、上記のブル
ーミング掃き出しとは無関係に水平帰線期間において、
ホトダイオードの電荷を掃き出すようにするものである
。それ故、ウェル領域の深さが深くなると、それに対応
して基板に与える電圧を高くするすれば良い等のように
、上記のようなブルーミング掃き出しや、高感度化等に
は独立して電子シャッタ動作の設定を行うことができる
。この場合、基板とウェル間の耐圧は十分あるので高い
電圧で駆動しても問題ない。
【００１７】上記の実施例から得られる作用効果は、下
記の通りである。 （１） ホトダイオードに蓄積された過剰電荷を定常
的に掃き出す専用の転送ゲート及び拡散層を設けるとと
もに、基板に所定の高電圧を供給することによって不要
電荷を基板方向に掃き出すことで電子シャッタ動作を行
うＣＣＤ素子の構造及び方式では、ブルーミング動作に
よる電荷は専用の横型オーバーフローゲートに、電子シ
ャッタ動作による電荷は基板方向にそれぞれ独立して掃
き出すことができる。したがって、基板深さ方向の不純
物プロファイルの設計において、ブルーミング掃き出し
を考慮する必要がなくなり、高感度化等を図りつつ、電
子シャッタ動作を両立させることができるという効果が
得られる。 （２） 上記（１）により、通常動作においてホトダ
イオード下のウェル領域を空乏化させる必要がないから
、ホトダイオードに蓄積される信号電荷量によってポテ
ンシャルの深さ方向のピークの位置が変動しにくくなり
、その結果、光量にによる色ずれを起こりにくくするこ
とができるという効果が得られる。 （３） 上記（１）により、ブルーミング動作と電子
シャッタ動作がそれぞれ独立して別の経路により行われ
るから、プロセスバラツキに対して電圧調整により最適
なポテンシャルの設定が可能になる。これにより、製品
歩留りを高くすることができるという効果が得られる。
記の通りである。 （１） ホトダイオードに蓄積された過剰電荷を定常
的に掃き出す専用の転送ゲート及び拡散層を設けるとと
もに、基板に所定の高電圧を供給することによって不要
電荷を基板方向に掃き出すことで電子シャッタ動作を行
うＣＣＤ素子の構造及び方式では、ブルーミング動作に
よる電荷は専用の横型オーバーフローゲートに、電子シ
ャッタ動作による電荷は基板方向にそれぞれ独立して掃
き出すことができる。したがって、基板深さ方向の不純
物プロファイルの設計において、ブルーミング掃き出し
を考慮する必要がなくなり、高感度化等を図りつつ、電
子シャッタ動作を両立させることができるという効果が
得られる。 （２） 上記（１）により、通常動作においてホトダ
イオード下のウェル領域を空乏化させる必要がないから
、ホトダイオードに蓄積される信号電荷量によってポテ
ンシャルの深さ方向のピークの位置が変動しにくくなり
、その結果、光量にによる色ずれを起こりにくくするこ
とができるという効果が得られる。 （３） 上記（１）により、ブルーミング動作と電子
シャッタ動作がそれぞれ独立して別の経路により行われ
るから、プロセスバラツキに対して電圧調整により最適
なポテンシャルの設定が可能になる。これにより、製品
歩留りを高くすることができるという効果が得られる。
【００１８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、横
型オーバーフローゲートの構造は、ホトダイオードに隣
接して設けられるものであればよく、その構造及びレイ
アイトは種々の実施形態を採ることができる。また、Ｖ
ＣＣＤ及びＨＣＣＤの構造は、信号電荷を転送させるも
のであれば何であってもよい。ＣＣＤ固体撮像素子は、
前記のようなエリアセンサを構成するもの他、ホトダイ
オードをライン上に並べて構成されたラインセンサを構
成するものであってもよい。この場合には、ホトダイオ
ードの信号電荷は、それと平行に並んで設けられるＣＣ
Ｄ転送回路により出力される。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、横
型オーバーフローゲートの構造は、ホトダイオードに隣
接して設けられるものであればよく、その構造及びレイ
アイトは種々の実施形態を採ることができる。また、Ｖ
ＣＣＤ及びＨＣＣＤの構造は、信号電荷を転送させるも
のであれば何であってもよい。ＣＣＤ固体撮像素子は、
前記のようなエリアセンサを構成するもの他、ホトダイ
オードをライン上に並べて構成されたラインセンサを構
成するものであってもよい。この場合には、ホトダイオ
ードの信号電荷は、それと平行に並んで設けられるＣＣ
Ｄ転送回路により出力される。
【００１９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ホトダイオードに蓄積され
た過剰電荷を定常的に掃き出す専用の転送ゲート及び拡
散層を設けるとともに、基板に所定の高電圧を供給する
ことによって不要電荷を基板方向に掃き出すことで電子
シャッタ動作を行うＣＣＤ素子の構造及び方式では、ブ
ルーミング動作による電荷は専用の横型オーバーフロー
ゲートに、電子シャッタ動作による電荷は基板方向にそ
れぞれ独立して掃き出すことができる。したがって、基
板深さ方向の不純物プロファイルの設計において、ブル
ーミング掃き出しを考慮する必要がなくなり、高感度化
等を図りつつ、電子シャッタ動作を両立させることがで
きる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ホトダイオードに蓄積され
た過剰電荷を定常的に掃き出す専用の転送ゲート及び拡
散層を設けるとともに、基板に所定の高電圧を供給する
ことによって不要電荷を基板方向に掃き出すことで電子
シャッタ動作を行うＣＣＤ素子の構造及び方式では、ブ
ルーミング動作による電荷は専用の横型オーバーフロー
ゲートに、電子シャッタ動作による電荷は基板方向にそ
れぞれ独立して掃き出すことができる。したがって、基
板深さ方向の不純物プロファイルの設計において、ブル
ーミング掃き出しを考慮する必要がなくなり、高感度化
等を図りつつ、電子シャッタ動作を両立させることがで
きる。
【図１】この発明に係るＣＣＤ固体撮像素子の一実施例
を示す概略ブロック図である。
を示す概略ブロック図である。
【図２】この発明に係るＣＣＤ固体撮像素子におけるユ
ニットセルの一実施例を示す概略素子構造断面図である
。
ニットセルの一実施例を示す概略素子構造断面図である
。
【図３】この発明を説明するためのポテンシャル図であ
る。
る。
Ｈ１，Ｈ２…転送クロックパルス、ＬＯＧ…横型オーバ
ーフローゲート、ＰＧ・・ホトゲート、ＲＧ…リセット
パルス、ＯＧ…アウトプットゲート、ＶＣＣＤ…垂直Ｃ
ＣＤ、ＨＣＣＤ…水平ＣＣＤ、Ｄ１〜Ｄ４…ホトダイオ
ード、Ａ…アンプ、Ｃ…検出容量、Ｑ１…ＭＯＳＦＥＴ
。
ーフローゲート、ＰＧ・・ホトゲート、ＲＧ…リセット
パルス、ＯＧ…アウトプットゲート、ＶＣＣＤ…垂直Ｃ
ＣＤ、ＨＣＣＤ…水平ＣＣＤ、Ｄ１〜Ｄ４…ホトダイオ
ード、Ａ…アンプ、Ｃ…検出容量、Ｑ１…ＭＯＳＦＥＴ
。
Claims (2)
- 【請求項１】 ホトダイオードに蓄積された過剰電荷
を定常的に掃き出す専用の転送ゲート及び拡散層を備え
、基板に所定の高電圧を供給することによって不要電荷
を基板方向に掃き出す電子シャッタ動作を行うことを特
徴とするＣＣＤ固体撮像素子。 - 【請求項２】 上記過剰電荷を掃き出す専用の転送ゲ
ートと拡散層は、ホトダイオードに対して垂直ＣＣＤ転
送路とは反対側に設けられ、電気的に接続されて同じバ
イアス電圧が供給されるものであることを特徴とする請
求項１のＣＣＤ固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3139993A JPH04364678A (ja) | 1991-06-12 | 1991-06-12 | Ｃｃｄ固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3139993A JPH04364678A (ja) | 1991-06-12 | 1991-06-12 | Ｃｃｄ固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364678A true JPH04364678A (ja) | 1992-12-17 |
Family
ID=15258440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3139993A Pending JPH04364678A (ja) | 1991-06-12 | 1991-06-12 | Ｃｃｄ固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364678A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277398A (ja) * | 2004-02-25 | 2005-10-06 | Sony Corp | Ｃｃｄリニアセンサ |
-
1991
- 1991-06-12 JP JP3139993A patent/JPH04364678A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277398A (ja) * | 2004-02-25 | 2005-10-06 | Sony Corp | Ｃｃｄリニアセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9865632B2 (en) | Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate | |
| KR101659621B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 고체 촬상 장치의 구동 방법, 전자 기기 | |
| US5847381A (en) | Photoelectric conversion apparatus having a light-shielding shunt line and a light-shielding dummy line | |
| KR970007711B1 (ko) | 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치 | |
| TWI466541B (zh) | 光感測器及固態攝影裝置 | |
| US9654713B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
| US5856686A (en) | Amplifying type solid-state imaging apparatus and method for driving the same | |
| US6876019B2 (en) | Charge transfer apparatus | |
| Hynecek | A new device architecture suitable for high-resolution and high-performance image sensors | |
| US7265397B1 (en) | CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture | |
| US7420603B2 (en) | Solid-state image pickup device and module type solid-state image pickup device | |
| US5432551A (en) | Interline transfer image sensor | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| US6642561B2 (en) | Solid imaging device and method for manufacturing the same | |
| EP1058313B1 (en) | Solid-state imaging device | |
| JP3447326B2 (ja) | 固体撮像素子 | |
| JPH04364678A (ja) | Ｃｃｄ固体撮像素子 | |
| KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JPH11111960A (ja) | 固体撮像素子 | |
| JPH0150156B2 (ja) | ||
| JPH05243546A (ja) | 固体撮像装置 | |
| JPS62213156A (ja) | 電荷移送形固体撮像素子 | |
| JP2001085661A (ja) | 固体撮像装置 |