JPH0613597A - 増幅型固体撮像素子 - Google Patents
増幅型固体撮像素子Info
- Publication number
- JPH0613597A JPH0613597A JP4193323A JP19332392A JPH0613597A JP H0613597 A JPH0613597 A JP H0613597A JP 4193323 A JP4193323 A JP 4193323A JP 19332392 A JP19332392 A JP 19332392A JP H0613597 A JPH0613597 A JP H0613597A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- amplification
- capacitance
- type solid
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 蓄積容量が大きいことに起因する出力特性の
低下を減少させ、光感度特性を向上させる。 【構成】 光電変換部ＰＤは、入射光の量に応じて光電
荷を発生する。ＰＤリセットスイッチＳ１は、ＰＤの一
方の電位と増幅素子の制御用入力端子の電位を各々任意
の電位に任意期間固定するためのものである。制御部Ｓ
ｃは、光電変換部ＰＤで発生した光電荷が蓄積される光
電変換部の容量部と、増幅素子の制御用入力端子に導入
される光電荷が蓄積される増幅素子の容量部を、電気的
に接続・分離の切換えを行う。
低下を減少させ、光感度特性を向上させる。 【構成】 光電変換部ＰＤは、入射光の量に応じて光電
荷を発生する。ＰＤリセットスイッチＳ１は、ＰＤの一
方の電位と増幅素子の制御用入力端子の電位を各々任意
の電位に任意期間固定するためのものである。制御部Ｓ
ｃは、光電変換部ＰＤで発生した光電荷が蓄積される光
電変換部の容量部と、増幅素子の制御用入力端子に導入
される光電荷が蓄積される増幅素子の容量部を、電気的
に接続・分離の切換えを行う。
Description
【０００１】
【技術分野】本発明は、増幅型固体撮像素子に関し、よ
り詳細には、ファクシミリ、カラー複写機、ビデオカメ
ラ等の光情報信号を読み取るための装置や固体撮像素子
に関する。
り詳細には、ファクシミリ、カラー複写機、ビデオカメ
ラ等の光情報信号を読み取るための装置や固体撮像素子
に関する。
【０００２】
【従来技術】従来の増幅型固体撮像素子は、光電変換部
にて得られた光情報信号を同一画素内で増幅し、垂直及
び水平走査スイッチ回路を介して読み出すＸＹアドレス
型エリアイメージセンサである。図１７に従来技術の内
部増幅型固体撮像素子（以後、従来素子と称す）の１画
素の構造を示す。図１８にその等価回路を示す。図中、
５０１はＰ型単結晶シリコン基板、５０２は（ｎ+）領
域（ｎ+はｎ形半導体領域の濃度の高い部分を表記した
もの）、５０３はシリコン酸化膜、５０４第１アルミニ
ウム膜、５０５は低抵抗ポリシリコン膜、５０６は層間
絶縁膜、５０７は第２アルミニウム膜である。
にて得られた光情報信号を同一画素内で増幅し、垂直及
び水平走査スイッチ回路を介して読み出すＸＹアドレス
型エリアイメージセンサである。図１７に従来技術の内
部増幅型固体撮像素子（以後、従来素子と称す）の１画
素の構造を示す。図１８にその等価回路を示す。図中、
５０１はＰ型単結晶シリコン基板、５０２は（ｎ+）領
域（ｎ+はｎ形半導体領域の濃度の高い部分を表記した
もの）、５０３はシリコン酸化膜、５０４第１アルミニ
ウム膜、５０５は低抵抗ポリシリコン膜、５０６は層間
絶縁膜、５０７は第２アルミニウム膜である。
【０００３】従来素子の１画素は、光電変換部としての
（ｎ+）ＰファトダイオードＰＤと、ＰＤのリセット用
スイッチＴｒｓと増幅素子Ｔａと垂直選択スイッチＴｙ
の３個のｎチャネルＭＯＳ電界効果型トランジスタより
構成される。水平走査スイッチＴｘは垂直信号ライン毎
に設けられている。前記従来素子は、原理的には、ＰＤ
を逆バイアス状態として光の入射量に依存して発生した
光電荷を、ＰＤの容量部ＣPD及び増幅素子Ｔａの容量部
ＣG等に蓄積して、Ｔａの制御用入力端子であるゲート
電極の電位を変化させ、光情報に合わせた光電気信号を
電流増幅して読み出すものであり、基本動作は以下に示
すようになる。
（ｎ+）ＰファトダイオードＰＤと、ＰＤのリセット用
スイッチＴｒｓと増幅素子Ｔａと垂直選択スイッチＴｙ
の３個のｎチャネルＭＯＳ電界効果型トランジスタより
構成される。水平走査スイッチＴｘは垂直信号ライン毎
に設けられている。前記従来素子は、原理的には、ＰＤ
を逆バイアス状態として光の入射量に依存して発生した
光電荷を、ＰＤの容量部ＣPD及び増幅素子Ｔａの容量部
ＣG等に蓄積して、Ｔａの制御用入力端子であるゲート
電極の電位を変化させ、光情報に合わせた光電気信号を
電流増幅して読み出すものであり、基本動作は以下に示
すようになる。
【０００４】リセット期間において、光電変換部ＰＤの
一方の電位Ｖｐは、Ｔｒｓを導通状態にすることにより
初期値Ｖｒｓ（正電位）に設定される。蓄積期間におい
て、Ｔｒｓを不導通状態（オフ状態）にすることによ
り、Ｖｐは電位的に浮いた状態（以後フローティングと
称す）となる。この時、光の照射によりＰＤで励起され
た電子・正孔対のうち、電子がＣPD及びＣG等に蓄積さ
れ、正孔は基板に流出する。したがって、Ｖｐの電位は
入射光量に応じて減少する。Ｖｐは増幅素子Ｔａの制御
用入力端子であるゲート電極と常に電気的に接続されて
いるので、Ｖｐの電位とＴａのゲート電極の電位Ｖｏは
常に同電位となる。Ｖｐが減少したことによりＶGも同
時に減少し、ＰＤのＶｐに応じた増幅された電流をＴｙ
及びＴｘを介して読み出すことが出来る。前述した従来
素子は、暗状態（光がＰＤに入射しない状態）で最大の
電流が流れ、入射光量が増えるにつれてＶGが低下し、
出力電流が減少するネガ型の特性を示したが、光電変換
部や増幅素子の種類、信号出力回路の方式によっては、
増幅素子の制御用入力端子の電位が上昇し、出力電流が
増加する従来素子もある。
一方の電位Ｖｐは、Ｔｒｓを導通状態にすることにより
初期値Ｖｒｓ（正電位）に設定される。蓄積期間におい
て、Ｔｒｓを不導通状態（オフ状態）にすることによ
り、Ｖｐは電位的に浮いた状態（以後フローティングと
称す）となる。この時、光の照射によりＰＤで励起され
た電子・正孔対のうち、電子がＣPD及びＣG等に蓄積さ
れ、正孔は基板に流出する。したがって、Ｖｐの電位は
入射光量に応じて減少する。Ｖｐは増幅素子Ｔａの制御
用入力端子であるゲート電極と常に電気的に接続されて
いるので、Ｖｐの電位とＴａのゲート電極の電位Ｖｏは
常に同電位となる。Ｖｐが減少したことによりＶGも同
時に減少し、ＰＤのＶｐに応じた増幅された電流をＴｙ
及びＴｘを介して読み出すことが出来る。前述した従来
素子は、暗状態（光がＰＤに入射しない状態）で最大の
電流が流れ、入射光量が増えるにつれてＶGが低下し、
出力電流が減少するネガ型の特性を示したが、光電変換
部や増幅素子の種類、信号出力回路の方式によっては、
増幅素子の制御用入力端子の電位が上昇し、出力電流が
増加する従来素子もある。
【０００５】前記従来素子において、固体撮像素子とし
て要求される重要な特性として光電変換特性があり、そ
の特性値は以下の計算より算出される。入射光量に依存
して光電変換された光電荷量Ｑｐが蓄積される全蓄積容
量ＣSTは、フォトダイオードＰＤの静電容量ＣPD及び増
幅素子Ｔａのゲート容量ＣG及びリセット用スイッチＴ
ｒｓのゲート・ドレイン間容量ｒｓＣG-D、ドレイン・
基板間容量ｒｓＣD-SUBの総和として主に表すことが出
来る。上記各容量の中で、ｒｓＣG-D、ｒｓＣD-SUBは零
であることが期待される寄生的な容量である。上記よ
り、ＣSTは以下の（１）式で表すことが出来る。
て要求される重要な特性として光電変換特性があり、そ
の特性値は以下の計算より算出される。入射光量に依存
して光電変換された光電荷量Ｑｐが蓄積される全蓄積容
量ＣSTは、フォトダイオードＰＤの静電容量ＣPD及び増
幅素子Ｔａのゲート容量ＣG及びリセット用スイッチＴ
ｒｓのゲート・ドレイン間容量ｒｓＣG-D、ドレイン・
基板間容量ｒｓＣD-SUBの総和として主に表すことが出
来る。上記各容量の中で、ｒｓＣG-D、ｒｓＣD-SUBは零
であることが期待される寄生的な容量である。上記よ
り、ＣSTは以下の（１）式で表すことが出来る。
【０００６】 ＣST＝ＣPD＋ＣG＋ｒｓＣG-D＋ｒｓＣD-SUB …（１） したがって、フォトダイオード両端の電位変化ΔＶｐ
は、入射光量に比例して以下の（２）式のようになる。 ΔＶｐ＝Ｑｐ／ＣST ＝Ｑｐ／（ＣPD＋ＣG＋ｒｓＣG-D＋ｒｓＣD-SUB）…（２） したがって、増幅素子Ｔａのゲート電位ＶGは（３）式
のようになる。 ＶG＝Ｖｐ ＝ＶRS−ΔＶｐ ＝ＶRS−Ｑｐ／（ＣPD＋ＣG＋ｒｓＣG-D＋ｒｓＣD-SUB）…（３） 読み出し回路の利得をＡｖ、しきい値電圧をＶTとする
と、増幅後の出力電圧Ｖ9は、（４）式のようになる。 Ｖｓ＝Ａｖ（ＶG−ＶT） ＝Ａｖ(ＶRS-Ｑｐ/(ＣPD+ＣG+ｒｓＣG-D+ｒｓＣD-SUB+)−ＶT)…（４） 又、増幅後の出力電流は、負荷抵抗をＲLとすると、
（５）式のようになる。 Ｉｓ＝Ｖｓ／ＲL ＝(Av/RL){ＶRS-Ｑｐ/(ＣPD+ＣG+ｒｓＣG-D+ｒｓＣD-SUB+)−ＶT}…(５)
は、入射光量に比例して以下の（２）式のようになる。 ΔＶｐ＝Ｑｐ／ＣST ＝Ｑｐ／（ＣPD＋ＣG＋ｒｓＣG-D＋ｒｓＣD-SUB）…（２） したがって、増幅素子Ｔａのゲート電位ＶGは（３）式
のようになる。 ＶG＝Ｖｐ ＝ＶRS−ΔＶｐ ＝ＶRS−Ｑｐ／（ＣPD＋ＣG＋ｒｓＣG-D＋ｒｓＣD-SUB）…（３） 読み出し回路の利得をＡｖ、しきい値電圧をＶTとする
と、増幅後の出力電圧Ｖ9は、（４）式のようになる。 Ｖｓ＝Ａｖ（ＶG−ＶT） ＝Ａｖ(ＶRS-Ｑｐ/(ＣPD+ＣG+ｒｓＣG-D+ｒｓＣD-SUB+)−ＶT)…（４） 又、増幅後の出力電流は、負荷抵抗をＲLとすると、
（５）式のようになる。 Ｉｓ＝Ｖｓ／ＲL ＝(Av/RL){ＶRS-Ｑｐ/(ＣPD+ＣG+ｒｓＣG-D+ｒｓＣD-SUB+)−ＶT}…(５)
【０００７】前記（４）式及び（５）式より、入射した
光の増減に依存した出力電圧の変化量ΔＶｓ及び出力電
流の変化量ΔＩｓは、全蓄積容量ＣSTが大きさに強く依
存し、Ｃｓｔが大きい程、ΔＶｓ・ΔＩｓが小さくなる
ことが分かる。従来素子において、全蓄積容量はフォト
ダイオードの静電容量及び増幅素子のゲート容量及び寄
生的容量の総和となるため必然的に大きな値となり、増
幅後の出力値の変化量ΔＶｓ・ΔＩｓが小さくなり、光
感度特性が低下する欠点を有している。
光の増減に依存した出力電圧の変化量ΔＶｓ及び出力電
流の変化量ΔＩｓは、全蓄積容量ＣSTが大きさに強く依
存し、Ｃｓｔが大きい程、ΔＶｓ・ΔＩｓが小さくなる
ことが分かる。従来素子において、全蓄積容量はフォト
ダイオードの静電容量及び増幅素子のゲート容量及び寄
生的容量の総和となるため必然的に大きな値となり、増
幅後の出力値の変化量ΔＶｓ・ΔＩｓが小さくなり、光
感度特性が低下する欠点を有している。
【０００８】固体撮像素子の多画素化・高速化が進むに
つれて、１画素に入射する光量が減少し、光電変換され
た電荷量Ｑｐも減少する。反面、高階調性が要求され、
大きな出力特性、すなわち高い光感度特性が期待されて
いる。従来素子において、全蓄積容量が大きいことに原
因して、光感度特性が悪くなることは固体撮像素子の多
画素化・高速化・高階調性において大きな問題となる。
つれて、１画素に入射する光量が減少し、光電変換され
た電荷量Ｑｐも減少する。反面、高階調性が要求され、
大きな出力特性、すなわち高い光感度特性が期待されて
いる。従来素子において、全蓄積容量が大きいことに原
因して、光感度特性が悪くなることは固体撮像素子の多
画素化・高速化・高階調性において大きな問題となる。
【０００９】
【目的】本発明は、上述のごとき実情に鑑みなされたも
ので、蓄積容量が大きいことに起因する出力特性の低下
を減少させ、光感度特性を向上させるようにした増幅型
固体撮像素子を提供することを目的としてなされたもの
である。
ので、蓄積容量が大きいことに起因する出力特性の低下
を減少させ、光感度特性を向上させるようにした増幅型
固体撮像素子を提供することを目的としてなされたもの
である。
【００１０】
【構成】本発明は、上記目的を達成するために、（１）
光の入射量に依存して光電荷を発生させる光電変換部を
有し、該光電荷を各画案ごとに形成された増幅素子の制
御用入力端子に導き、光の入射量に依存した電気信号を
各画素ごとに増幅して読み出す増幅型固体撮像素子にお
いて、前記光電変換部にて発生した光電荷を蓄積する光
電変換部の容量部と、増幅素子の制御用入力端子に導入
される光電荷が蓄積される増幅素子の容量部と、該両容
量部を電気的に接続・分離の切換えを可能とし、各画素
ごとに設置された任意の制御部とから成ること、更に
は、（２）前記増幅素子に導入された光電荷が蓄積され
る容量の大きさが、光電変換部にて発生した光電荷が蓄
積される容量の大きさよりも小さいこと、更には、
（３）前記各画素ごとに設置された制御部の他に、増幅
素子の制御用入力端子の電位を任意期間、任意の電位に
固定することが可能な他の制御部を設けたことを特徴と
したものである。以下、本発明の実施例に基づいて説明
する。
光の入射量に依存して光電荷を発生させる光電変換部を
有し、該光電荷を各画案ごとに形成された増幅素子の制
御用入力端子に導き、光の入射量に依存した電気信号を
各画素ごとに増幅して読み出す増幅型固体撮像素子にお
いて、前記光電変換部にて発生した光電荷を蓄積する光
電変換部の容量部と、増幅素子の制御用入力端子に導入
される光電荷が蓄積される増幅素子の容量部と、該両容
量部を電気的に接続・分離の切換えを可能とし、各画素
ごとに設置された任意の制御部とから成ること、更に
は、（２）前記増幅素子に導入された光電荷が蓄積され
る容量の大きさが、光電変換部にて発生した光電荷が蓄
積される容量の大きさよりも小さいこと、更には、
（３）前記各画素ごとに設置された制御部の他に、増幅
素子の制御用入力端子の電位を任意期間、任意の電位に
固定することが可能な他の制御部を設けたことを特徴と
したものである。以下、本発明の実施例に基づいて説明
する。
【００１１】図１は、本発明による増幅型固体撮像素子
の一実施例を説明するための構成図で、図中、１０１は
半導体基板、１０２は高不純物濃度領域、１０３はゲー
ト酸化膜、１０４はゲート電極、１０５は層間絶縁膜、
１０６は金属電極、１０７は第２層間絶縁膜、１０８は
第２金属電極、１０９は保護膜である。本発明は、増幅
型固体撮像素子の光入力回路すなわち光電変換部にて発
生した光電荷が増幅素子の制御用入力端子に導かれるま
での構造に関するものであり、特に増幅素子以降の信号
出力回路の方式には依存しない。したがって、増幅素子
以降の信号出力回路が電流検出方式又は電圧検出方式又
は電荷検出方式を採用していても全ての方式に適用が可
能である。以下に、本発明の増幅型固体撮像素子の構成
・構造・等価回路を光入力回路に関してのみ説明する。
の一実施例を説明するための構成図で、図中、１０１は
半導体基板、１０２は高不純物濃度領域、１０３はゲー
ト酸化膜、１０４はゲート電極、１０５は層間絶縁膜、
１０６は金属電極、１０７は第２層間絶縁膜、１０８は
第２金属電極、１０９は保護膜である。本発明は、増幅
型固体撮像素子の光入力回路すなわち光電変換部にて発
生した光電荷が増幅素子の制御用入力端子に導かれるま
での構造に関するものであり、特に増幅素子以降の信号
出力回路の方式には依存しない。したがって、増幅素子
以降の信号出力回路が電流検出方式又は電圧検出方式又
は電荷検出方式を採用していても全ての方式に適用が可
能である。以下に、本発明の増幅型固体撮像素子の構成
・構造・等価回路を光入力回路に関してのみ説明する。
【００１２】半導体基板１０１は、シリコン等による半
導体基板を表し、硼素や燐等の不純物元素の意図的な混
入によりｐ型又はｎ型の半導体特性を示す。高不純物濃
度領域１０２は、特に前記不純物元素を多量に混入させ
た箇所で電気抵抗が低く、Ｓ１又はＳｃのソース電極や
ドレイン電極を構成している。又、ＰＤ部では、前記不
純物濃度領域１０２は光電変換部位であるｐｎ接合の一
端を担っている。ゲート酸化膜１０３はＳ１又はＳｃの
ゲート酸化膜を示す。ゲート電極１０４はＳ１又はＳｃ
のゲート電極を示し、通常ｐｏｌｙＳｉもしくはシリサ
イドもしくはアルミニウム等が用いられる。ゲート電極
１０４はＳ１又はＳｃの制御用入力端子の役目を果たし
ている。層間絶縁膜１０５はＳｉＯ2等により構成され
る層間絶縁膜であり、Ｓ１又はＳｃのソース電極、ゲー
ト電極、ドレイン電極をそれぞれ絶縁するために設置さ
れている。金属電極１０６はアルミニウム等の金属によ
り形成される電極を表し、Ｓ１のソース電極及びＳｃの
ドレイン電極を形成している。第２層間絶縁膜１０７
は、任意の箇所の遮光の役目をする第２金属電極１０８
と、金属電極１０６の絶縁をするための第２層間絶縁膜
である。保護膜１０９は素子の高温高湿環境等での信頼
性を確保し、外的要因による素子の破壊を防止するため
の保護膜であり、通常シリコン酸化膜やシリコン窒化膜
が用いられる。
導体基板を表し、硼素や燐等の不純物元素の意図的な混
入によりｐ型又はｎ型の半導体特性を示す。高不純物濃
度領域１０２は、特に前記不純物元素を多量に混入させ
た箇所で電気抵抗が低く、Ｓ１又はＳｃのソース電極や
ドレイン電極を構成している。又、ＰＤ部では、前記不
純物濃度領域１０２は光電変換部位であるｐｎ接合の一
端を担っている。ゲート酸化膜１０３はＳ１又はＳｃの
ゲート酸化膜を示す。ゲート電極１０４はＳ１又はＳｃ
のゲート電極を示し、通常ｐｏｌｙＳｉもしくはシリサ
イドもしくはアルミニウム等が用いられる。ゲート電極
１０４はＳ１又はＳｃの制御用入力端子の役目を果たし
ている。層間絶縁膜１０５はＳｉＯ2等により構成され
る層間絶縁膜であり、Ｓ１又はＳｃのソース電極、ゲー
ト電極、ドレイン電極をそれぞれ絶縁するために設置さ
れている。金属電極１０６はアルミニウム等の金属によ
り形成される電極を表し、Ｓ１のソース電極及びＳｃの
ドレイン電極を形成している。第２層間絶縁膜１０７
は、任意の箇所の遮光の役目をする第２金属電極１０８
と、金属電極１０６の絶縁をするための第２層間絶縁膜
である。保護膜１０９は素子の高温高湿環境等での信頼
性を確保し、外的要因による素子の破壊を防止するため
の保護膜であり、通常シリコン酸化膜やシリコン窒化膜
が用いられる。
【００１３】図２は、図１に示した構造の増幅型固体撮
像素子の光入力回路の等価回路である。ＰＤは入射した
光の量に応じて光電荷が発生する光電変換部位を表し、
Ｓ１はＰＤの一方の電位Ｖｐ及び増幅素子の制御用入力
端子の電位ＶGをそれぞれ任意の電位に任意期間固定す
るためのＰＤリセットスイッチである。Ｓｃは、本発明
の特徴となる制御部である。Ｓｃは、光電変換部にて発
生した光電荷が蓄積される光電変換部の容量部と、増幅
素子の制御用入力端子に導入される光電荷が蓄積される
増幅素子の容量部を、電気的に接続・分離の切換えを行
うために設けられている。ＶGは増幅素子の制御用入力
端子の電位を表し、ＰＤへの光の入射量に依存して発生
し、光電変換部の容量部に蓄積された光電荷が、Ｓｃの
制御により増幅素子の制御用入力端子に導かれ増幅素子
の容量部に蓄積されると、ＶGの電位は変化し、ＶGの変
化分に合わせた出力電圧又は出力電流が信号増幅され
て、増幅素子以降の信号検出回路より検出される。φ
１，φ２はそれぞれＳ１，Ｓｃの制御用入力端子を表
し、ＰＤのもう一方の電位ＧＮＤは常に接地されてい
る。
像素子の光入力回路の等価回路である。ＰＤは入射した
光の量に応じて光電荷が発生する光電変換部位を表し、
Ｓ１はＰＤの一方の電位Ｖｐ及び増幅素子の制御用入力
端子の電位ＶGをそれぞれ任意の電位に任意期間固定す
るためのＰＤリセットスイッチである。Ｓｃは、本発明
の特徴となる制御部である。Ｓｃは、光電変換部にて発
生した光電荷が蓄積される光電変換部の容量部と、増幅
素子の制御用入力端子に導入される光電荷が蓄積される
増幅素子の容量部を、電気的に接続・分離の切換えを行
うために設けられている。ＶGは増幅素子の制御用入力
端子の電位を表し、ＰＤへの光の入射量に依存して発生
し、光電変換部の容量部に蓄積された光電荷が、Ｓｃの
制御により増幅素子の制御用入力端子に導かれ増幅素子
の容量部に蓄積されると、ＶGの電位は変化し、ＶGの変
化分に合わせた出力電圧又は出力電流が信号増幅され
て、増幅素子以降の信号検出回路より検出される。φ
１，φ２はそれぞれＳ１，Ｓｃの制御用入力端子を表
し、ＰＤのもう一方の電位ＧＮＤは常に接地されてい
る。
【００１４】図３（ａ）〜（ｄ）は、請求項１に記載の
本発明の固体撮像素子の動作時のタイミングチャートを
示す図である。動作は、リセット動作・第１蓄積動作・
第２蓄積動作・読み出し動作に大きく分けられるが、読
み出し動作は信号出力回路の方式に従う。各時間ｔ1，
ｔ2，ｔ3，ｔ4における、光電変換部の光電荷蓄積容量
部と増幅素子の光電荷蓄積容量部の空間電位図（以後ポ
テンシャル図と称す）を図４（ａ）〜（ｅ）に示す。本
発明の固体撮像素子は、特に光入力回路に特徴を有して
いるので、リセット動作・第１蓄積動作・第２蓄積動作
について、本発明の固体撮像素子の特徴を図２〜図４
（ａ）〜（ｅ）を用いて以下に説明する。
本発明の固体撮像素子の動作時のタイミングチャートを
示す図である。動作は、リセット動作・第１蓄積動作・
第２蓄積動作・読み出し動作に大きく分けられるが、読
み出し動作は信号出力回路の方式に従う。各時間ｔ1，
ｔ2，ｔ3，ｔ4における、光電変換部の光電荷蓄積容量
部と増幅素子の光電荷蓄積容量部の空間電位図（以後ポ
テンシャル図と称す）を図４（ａ）〜（ｅ）に示す。本
発明の固体撮像素子は、特に光入力回路に特徴を有して
いるので、リセット動作・第１蓄積動作・第２蓄積動作
について、本発明の固体撮像素子の特徴を図２〜図４
（ａ）〜（ｅ）を用いて以下に説明する。
【００１５】リセット動作のｔ1の期間において、φ１
とφ２を同時に、それぞれＶφ1（１）、Ｖφ2（１）の
電位に設定することにより、光電変換部ＰＤの一方の電
位Ｖｐ及び増幅素子の制御用入力端子の電位ＶGが初期
値Ｖｒｓ（１）に設定される。次に、φ１をＶ
φ1（１）に設定したままでφ２をＶφ2（３）の電位に
設定する。すると、Ｓｃが不導通状態になり、ＶGはＶ
ｒｓ（１）に固定されフローティング状態となる。次
に、リセット動作のｔ2の期間において、ＶｒｓをＶｒ
ｓ（１）とは異なる電位Ｖｒｓ（２）に設定することに
より、ＶｐはＶｒｓ（２）に固定される。
とφ２を同時に、それぞれＶφ1（１）、Ｖφ2（１）の
電位に設定することにより、光電変換部ＰＤの一方の電
位Ｖｐ及び増幅素子の制御用入力端子の電位ＶGが初期
値Ｖｒｓ（１）に設定される。次に、φ１をＶ
φ1（１）に設定したままでφ２をＶφ2（３）の電位に
設定する。すると、Ｓｃが不導通状態になり、ＶGはＶ
ｒｓ（１）に固定されフローティング状態となる。次
に、リセット動作のｔ2の期間において、ＶｒｓをＶｒ
ｓ（１）とは異なる電位Ｖｒｓ（２）に設定することに
より、ＶｐはＶｒｓ（２）に固定される。
【００１６】ｔ3で示した第１蓄積動作において、φ１
の電位をＶφ1（２）として、Ｓ１を不導通状態とする
ことにより、Ｖｐはフローティング状態となる。この
時、逆バイアス状態のＰＤに光が入射することにより、
光の入射量に合わせて光電荷Ｑ１が発生し、電子と正孔
のどちらか一方の電荷が光電変換部の容量部ＣST（１）
に蓄積される。それにより、Ｖｐの電位はＱ１とＣ
ST（１）に依存したΔＶｐだけ変化する。ｔ4で示した
第２蓄積動作において、φ２の電位をＶφ2（２）とす
ることにより、Ｓｃのポテンシャル障壁が任意の値だけ
減少し、ＣST（１）に蓄積されていた光電荷が増幅素子
の光電荷蓄積容量部ＣST（２）に移動し蓄積される。そ
れにより、増幅素子の制御用入力端子の電位ＶGは、Ｑ
１とＣST（２）に依存したΔＶGだけ変化する。ＶGの電
位の変化に応じて、信号出力回路より光情報に依存した
電気信号が増幅されて検出される。
の電位をＶφ1（２）として、Ｓ１を不導通状態とする
ことにより、Ｖｐはフローティング状態となる。この
時、逆バイアス状態のＰＤに光が入射することにより、
光の入射量に合わせて光電荷Ｑ１が発生し、電子と正孔
のどちらか一方の電荷が光電変換部の容量部ＣST（１）
に蓄積される。それにより、Ｖｐの電位はＱ１とＣ
ST（１）に依存したΔＶｐだけ変化する。ｔ4で示した
第２蓄積動作において、φ２の電位をＶφ2（２）とす
ることにより、Ｓｃのポテンシャル障壁が任意の値だけ
減少し、ＣST（１）に蓄積されていた光電荷が増幅素子
の光電荷蓄積容量部ＣST（２）に移動し蓄積される。そ
れにより、増幅素子の制御用入力端子の電位ＶGは、Ｑ
１とＣST（２）に依存したΔＶGだけ変化する。ＶGの電
位の変化に応じて、信号出力回路より光情報に依存した
電気信号が増幅されて検出される。
【００１７】すなわち、請求項１に記載の本発明の固体
撮像素子において、光電変換部ＰＤにて入射した光の量
に依存して発生した光電荷が一時的に蓄積される容量Ｃ
ST（１）は、ＰＤの容量ＣPD及びＳ１のゲート・ドレイ
ン間容量S1ＣC-D、ドレイン・基板間容量S1ＣD-SUB及び
Ｓｃのゲート・ソース間容量SCＣG-Sの総和と考えるこ
とが出来、 ＣST（１）＝ＣPD+S1ＣC-D+S1ＣD-SUB+SCＣG-S …（６） で表される。上記ＣST（１）に蓄積される電荷量をＱ１
とすると、Ｖｐの電位の変化量ΔＶｐは、 ΔＶｐ＝Ｑ１／ＣST（１） ＝Ｑ１／（ＣPD+S1ＣC-D+S1ＣD-SUB+SCＣG-S） …（７） となる。
撮像素子において、光電変換部ＰＤにて入射した光の量
に依存して発生した光電荷が一時的に蓄積される容量Ｃ
ST（１）は、ＰＤの容量ＣPD及びＳ１のゲート・ドレイ
ン間容量S1ＣC-D、ドレイン・基板間容量S1ＣD-SUB及び
Ｓｃのゲート・ソース間容量SCＣG-Sの総和と考えるこ
とが出来、 ＣST（１）＝ＣPD+S1ＣC-D+S1ＣD-SUB+SCＣG-S …（６） で表される。上記ＣST（１）に蓄積される電荷量をＱ１
とすると、Ｖｐの電位の変化量ΔＶｐは、 ΔＶｐ＝Ｑ１／ＣST（１） ＝Ｑ１／（ＣPD+S1ＣC-D+S1ＣD-SUB+SCＣG-S） …（７） となる。
【００１８】前記光電荷蓄積容量ＣST（１）に蓄積され
ていた光電荷はＳｃの制御により増幅素子の光電荷蓄積
容量ＣST（２）に転送される。この時、光電荷が蓄積さ
れる容量ＣST（２）は、Ｓｃのゲート・ドレイン間容量
SCＣG-D、ドレイン・基板間容量SCＣD-SUB及び増幅素子
のゲート容量ＣGの総和と考えることができる。なお、
増幅素子に接合型電界効果トランドスタやバイポーラト
ランジスタ等を用いた場合、さらにバックゲート・基板
間容量ＣBG-SUBが付加される。 ＣST（２）＝SCＣG-D＋SCＣD-SUB＋ＣG＋ＣBG-SUB …（８） で表される。上記ＣST（２）に蓄積された電荷量はＱ１
と等しいので、増幅素子の制御用入力端子の電位の変化
量ΔＶGは、 ΔＶG＝Ｑ１／ＣST（２） ＝Ｑ１／（SCＣG-D＋SCＣD-SUB＋ＣG＋ＣBG-SUB） …（９） となる。
ていた光電荷はＳｃの制御により増幅素子の光電荷蓄積
容量ＣST（２）に転送される。この時、光電荷が蓄積さ
れる容量ＣST（２）は、Ｓｃのゲート・ドレイン間容量
SCＣG-D、ドレイン・基板間容量SCＣD-SUB及び増幅素子
のゲート容量ＣGの総和と考えることができる。なお、
増幅素子に接合型電界効果トランドスタやバイポーラト
ランジスタ等を用いた場合、さらにバックゲート・基板
間容量ＣBG-SUBが付加される。 ＣST（２）＝SCＣG-D＋SCＣD-SUB＋ＣG＋ＣBG-SUB …（８） で表される。上記ＣST（２）に蓄積された電荷量はＱ１
と等しいので、増幅素子の制御用入力端子の電位の変化
量ΔＶGは、 ΔＶG＝Ｑ１／ＣST（２） ＝Ｑ１／（SCＣG-D＋SCＣD-SUB＋ＣG＋ＣBG-SUB） …（９） となる。
【００１９】又、請求項２に記載の増幅型固体撮像素子
では、上記、ＣST（１）に比べ、ＣST（２）を小さくす
ることを特徴としている。請求項２に記載の増幅型固体
撮像素子において、ＣST（１）に比べ、ＣST（２）を小
さくするためには、増幅素子のゲート容量及びバックゲ
ート−基板間容量等を小さくする構成にすることが効果
的である。例えば、増幅素子として表面電界効果型トラ
ンジスタ（一般にＭＯＳトランジスタと呼ばれている）
を用いることにより該容量を小さくすることは可能にな
る。表面電界効果型トランジスタのゲート容量はその素
子寸法に依存し、素子を小さく形成することにより、任
意に小さくすることが可能であるからである。又、増幅
素子として、接合型電界効果トランジスタやバイポーラ
トランジスタを用いた場合、バックゲート−基板間容量
やコレクタ−基板間容量等が表面電界効果型トランジス
タに比べて増えることが予想されるが、バックゲート−
基板間又はコレクタ−基板間の電位差を調整することに
より該容量を小さくすることが可能になる。
では、上記、ＣST（１）に比べ、ＣST（２）を小さくす
ることを特徴としている。請求項２に記載の増幅型固体
撮像素子において、ＣST（１）に比べ、ＣST（２）を小
さくするためには、増幅素子のゲート容量及びバックゲ
ート−基板間容量等を小さくする構成にすることが効果
的である。例えば、増幅素子として表面電界効果型トラ
ンジスタ（一般にＭＯＳトランジスタと呼ばれている）
を用いることにより該容量を小さくすることは可能にな
る。表面電界効果型トランジスタのゲート容量はその素
子寸法に依存し、素子を小さく形成することにより、任
意に小さくすることが可能であるからである。又、増幅
素子として、接合型電界効果トランジスタやバイポーラ
トランジスタを用いた場合、バックゲート−基板間容量
やコレクタ−基板間容量等が表面電界効果型トランジス
タに比べて増えることが予想されるが、バックゲート−
基板間又はコレクタ−基板間の電位差を調整することに
より該容量を小さくすることが可能になる。
【００２０】すなわち、ＰＤ部にて発生する光電荷量が
一定の場合、ＣSTが小さい程光感度特性が良くなる。請
求項２に記載の増幅型固体撮像素子では、ＣST（２）＜
ＣST（１）なので、次式（１０）からΔＶCの値がΔＶ
ｐより大きくなり、請求項１の増幅型固体撮像素子に比
べても、さらに光感度特性は大きくなる。 ΔＶC／ΔＶｐ＝｛Ｑ１／ＣST（２）｝×｛Ｑ１／ＣST（１）｝ ＝ＣST（１）／ＣST（２） …（１０）
一定の場合、ＣSTが小さい程光感度特性が良くなる。請
求項２に記載の増幅型固体撮像素子では、ＣST（２）＜
ＣST（１）なので、次式（１０）からΔＶCの値がΔＶ
ｐより大きくなり、請求項１の増幅型固体撮像素子に比
べても、さらに光感度特性は大きくなる。 ΔＶC／ΔＶｐ＝｛Ｑ１／ＣST（２）｝×｛Ｑ１／ＣST（１）｝ ＝ＣST（１）／ＣST（２） …（１０）
【００２１】次に、請求項３に記載の本発明の増幅型固
体撮像素子の構成及び動作を以下に説明する。図５は、
請求項３に記載の増幅型固体撮像素子の１画素の光入力
回路部の構造を示す図である。図中、２０１は半導体基
板、２０２は高不純物濃度領域、２０３はゲート酸化
膜、２０４はゲート電極、２０５は層間絶縁膜、２０６
は金属電極、２０７は第２層間絶縁膜、２０８は第２金
属電極、２０９は保護膜である。
体撮像素子の構成及び動作を以下に説明する。図５は、
請求項３に記載の増幅型固体撮像素子の１画素の光入力
回路部の構造を示す図である。図中、２０１は半導体基
板、２０２は高不純物濃度領域、２０３はゲート酸化
膜、２０４はゲート電極、２０５は層間絶縁膜、２０６
は金属電極、２０７は第２層間絶縁膜、２０８は第２金
属電極、２０９は保護膜である。
【００２２】半導体基板２０１はシリコン等による半導
体基板を表し、硼素や燐等の不純物元素の意図的な混入
によりｐ型又はｎ型の半導体特性を示す。高不純物濃度
領域２０２は特に前記不純物元素を多量に混入させた箇
所で電気抵抗が低く、Ｓ１又はＳC1又はＳC2のソース電
極やドレイン電極を構成している。又、ＰＤ部では同２
０２は光電変換部であるｐｎ接合の一端を担っている。
ゲート酸化膜２０３はＳ１又はＳC1ＳC2のゲート酸化膜
を示す。ゲート電極２０４はＳ１又はＳC1又はＳC2のゲ
ート電極を示し、通常ｐｏｌｙＳｉもしくはシリサイド
もしくはアルミニウム等が用いられる。ゲート電極２０
４はＳ１又はＳC1又はＳC2の制御用入力端子の役目を果
たしている。層間絶縁膜２０５はＳｉＯ2等により構成
される層間絶縁膜であり、Ｓ１又はＳC1又はＳC2のソー
ス電極、ゲート電極、ドレイン電極をそれぞれ絶縁する
ために設置されている。金属電極２０６はアルミニウム
等の金属により形成される電極を表し、Ｓ１のソース電
極及びＳC1のドレイン電極及びＳC2のソース電極、ドレ
イン電極を形成している。第２層間絶縁膜２０７は、任
意の箇所の遮光の役目をする第２金属電極２０８と、金
属電極２０６の絶縁をするための第２層間絶縁膜であ
る。保護膜２０９は素子の高温高湿環境等での信頼性を
確保し、外的要因による素子の破壊を防止するための保
護膜であり、通常シリコン酸化膜やシリコン窒化膜が用
いられる。
体基板を表し、硼素や燐等の不純物元素の意図的な混入
によりｐ型又はｎ型の半導体特性を示す。高不純物濃度
領域２０２は特に前記不純物元素を多量に混入させた箇
所で電気抵抗が低く、Ｓ１又はＳC1又はＳC2のソース電
極やドレイン電極を構成している。又、ＰＤ部では同２
０２は光電変換部であるｐｎ接合の一端を担っている。
ゲート酸化膜２０３はＳ１又はＳC1ＳC2のゲート酸化膜
を示す。ゲート電極２０４はＳ１又はＳC1又はＳC2のゲ
ート電極を示し、通常ｐｏｌｙＳｉもしくはシリサイド
もしくはアルミニウム等が用いられる。ゲート電極２０
４はＳ１又はＳC1又はＳC2の制御用入力端子の役目を果
たしている。層間絶縁膜２０５はＳｉＯ2等により構成
される層間絶縁膜であり、Ｓ１又はＳC1又はＳC2のソー
ス電極、ゲート電極、ドレイン電極をそれぞれ絶縁する
ために設置されている。金属電極２０６はアルミニウム
等の金属により形成される電極を表し、Ｓ１のソース電
極及びＳC1のドレイン電極及びＳC2のソース電極、ドレ
イン電極を形成している。第２層間絶縁膜２０７は、任
意の箇所の遮光の役目をする第２金属電極２０８と、金
属電極２０６の絶縁をするための第２層間絶縁膜であ
る。保護膜２０９は素子の高温高湿環境等での信頼性を
確保し、外的要因による素子の破壊を防止するための保
護膜であり、通常シリコン酸化膜やシリコン窒化膜が用
いられる。
【００２３】図６は、図５に示した構造の増幅型固体撮
像素子の光入力回路の等価回路を示す図である。ＰＤは
入射した光の量に応じて光電荷が発生する光電変換部を
表し、Ｓ１はＰＤの一方の電位Ｖｐを任意の電位Ｖｒｓ
1に任意期間固定するためのＰＤリセットスイッチであ
る。ＳC1及びＳC2は、請求項３に記載の本発明の特徴と
なる制御部である。ＳC1は、光電変換部にて発生した光
電荷が蓄積される光電変換部の容量部と、増幅素子の制
御用入力端子に導入される光電荷が蓄積される増幅素子
の容量部を、電気的に接続・分離の切換えを行うために
設けられている。ＳC2は、増幅素子の制御用入力端子の
電位ＶGを任意期間、任意の電位Ｖｒｓ2に固定するため
に設けられている。ＶGは該増幅素子の制御用入力端子
の電位を表し、ＰＤへの光の入射量に依存して発生し光
電変換部の容量部に蓄積された光電荷が、ＳC1及びＳC2
の制御により増幅素子の制御用入力端子に導かれ増幅素
子の容量部に蓄積されると、ＶGの電位は変化し、ＶGの
変化分に合わせた出力電圧又は出力電流が信号増幅され
て、増幅素子以降の信号検出回路より検出される。φ
１，φ２，φ３はそれぞれＳ１，ＳC1，ＳC2の制御用入
力端子を表し、ＰＤのもう一方の電位ＧＮＤは常に接地
されている。
像素子の光入力回路の等価回路を示す図である。ＰＤは
入射した光の量に応じて光電荷が発生する光電変換部を
表し、Ｓ１はＰＤの一方の電位Ｖｐを任意の電位Ｖｒｓ
1に任意期間固定するためのＰＤリセットスイッチであ
る。ＳC1及びＳC2は、請求項３に記載の本発明の特徴と
なる制御部である。ＳC1は、光電変換部にて発生した光
電荷が蓄積される光電変換部の容量部と、増幅素子の制
御用入力端子に導入される光電荷が蓄積される増幅素子
の容量部を、電気的に接続・分離の切換えを行うために
設けられている。ＳC2は、増幅素子の制御用入力端子の
電位ＶGを任意期間、任意の電位Ｖｒｓ2に固定するため
に設けられている。ＶGは該増幅素子の制御用入力端子
の電位を表し、ＰＤへの光の入射量に依存して発生し光
電変換部の容量部に蓄積された光電荷が、ＳC1及びＳC2
の制御により増幅素子の制御用入力端子に導かれ増幅素
子の容量部に蓄積されると、ＶGの電位は変化し、ＶGの
変化分に合わせた出力電圧又は出力電流が信号増幅され
て、増幅素子以降の信号検出回路より検出される。φ
１，φ２，φ３はそれぞれＳ１，ＳC1，ＳC2の制御用入
力端子を表し、ＰＤのもう一方の電位ＧＮＤは常に接地
されている。
【００２４】図７（ａ）〜（ｄ）は、請求項３に記載の
本発明の固体撮像素子の動作時のタイミングチャートを
示す図である。動作は、リセット動作・第１蓄積動作・
第２蓄積動作・読み出し動作に大きく分けられるが、読
み出し動作は信号出力回路の方式に従う。各時間ｔ1，
ｔ2，ｔ3における光電変換部の光電荷蓄積容量部と増幅
素子の光電荷蓄積容量部のポテンシャル図を図８（ａ）
〜（ｄ）に示す。本発明の固体撮像素子は、特に光入力
回路に特徴を有しているので、リセット動作・第１蓄積
動作・第２蓄積動作について、本発明の固体撮像素子の
特徴を図６〜図８（ａ）〜（ｄ）を用いて以下に説明す
る。
本発明の固体撮像素子の動作時のタイミングチャートを
示す図である。動作は、リセット動作・第１蓄積動作・
第２蓄積動作・読み出し動作に大きく分けられるが、読
み出し動作は信号出力回路の方式に従う。各時間ｔ1，
ｔ2，ｔ3における光電変換部の光電荷蓄積容量部と増幅
素子の光電荷蓄積容量部のポテンシャル図を図８（ａ）
〜（ｄ）に示す。本発明の固体撮像素子は、特に光入力
回路に特徴を有しているので、リセット動作・第１蓄積
動作・第２蓄積動作について、本発明の固体撮像素子の
特徴を図６〜図８（ａ）〜（ｄ）を用いて以下に説明す
る。
【００２５】リセット動作のｔ1の期間において、φ１
とφ２及びφ３を同時に、それぞれＶφ1（２）、Ｖφ2
（２）、Ｖφ3（１）の電位に設定することにより、光
電変換部ＰＤの一方の電位Ｖｐが初期値Ｖｒｓ1に、増
幅素子の制御用入力端子の電位ＶGが初期値Ｖｒｓに固
定される。次に、ｔ2で示した第１蓄積動作において、
φ１とφ３の電位を同時に、それぞれＶφ1（２）、Ｖ
φ3（２）として、Ｓ１，ＳC2を不導通状態とすること
により、Ｖｐ及びＶGはそれぞれフローティング状態と
なる。この時、逆バイアス状態のＰＤに光が入射するこ
とにより、光の入射量に合わせて光電荷Ｑ１が発生し、
電子と正孔のどちらか一方の電荷が光電変換部の容量部
ＣST（１）に蓄積される。それにより、Ｖｐの電位はＱ
１とＣST（１）に依存したΔＶｐだけ変化する。ｔ3で
示した第２蓄積動作において、φ２の電位をＶ
φ2（１）とすることにより、ＳC1のポテンシャル障壁
が任意の値だけ減少し、ＣST（１）に蓄積されていた光
電荷が増幅素子の光電荷蓄積容量部ＣST（２）に移動し
蓄積される。それにより、増幅素子の制御用入力端子の
電位ＶGは、Ｑ１とＣST（２）に依存したΔＶGだけ変化
する。ＶGの電位の変化に応じて、信号出力回路より光
情報に依存した電気信号が増幅されて検出される。
とφ２及びφ３を同時に、それぞれＶφ1（２）、Ｖφ2
（２）、Ｖφ3（１）の電位に設定することにより、光
電変換部ＰＤの一方の電位Ｖｐが初期値Ｖｒｓ1に、増
幅素子の制御用入力端子の電位ＶGが初期値Ｖｒｓに固
定される。次に、ｔ2で示した第１蓄積動作において、
φ１とφ３の電位を同時に、それぞれＶφ1（２）、Ｖ
φ3（２）として、Ｓ１，ＳC2を不導通状態とすること
により、Ｖｐ及びＶGはそれぞれフローティング状態と
なる。この時、逆バイアス状態のＰＤに光が入射するこ
とにより、光の入射量に合わせて光電荷Ｑ１が発生し、
電子と正孔のどちらか一方の電荷が光電変換部の容量部
ＣST（１）に蓄積される。それにより、Ｖｐの電位はＱ
１とＣST（１）に依存したΔＶｐだけ変化する。ｔ3で
示した第２蓄積動作において、φ２の電位をＶ
φ2（１）とすることにより、ＳC1のポテンシャル障壁
が任意の値だけ減少し、ＣST（１）に蓄積されていた光
電荷が増幅素子の光電荷蓄積容量部ＣST（２）に移動し
蓄積される。それにより、増幅素子の制御用入力端子の
電位ＶGは、Ｑ１とＣST（２）に依存したΔＶGだけ変化
する。ＶGの電位の変化に応じて、信号出力回路より光
情報に依存した電気信号が増幅されて検出される。
【００２６】すなわち、請求項３に記載の本発明の固体
撮像素子において、光電変換部ＰＤにて入射した光の量
に依存して発生した光電荷が一時的に蓄積される容量Ｃ
ST（１）は、ＰＤの容量ＣPD及びＳ１のゲート・ドレイ
ン間容量S1ＣG-D、ドレイン・基板間容量S1ＣD-SUB及び
ＳC1のゲート・ソース間容量SC1ＣC-Sの総和と考えるこ
とが出来、 ＣST（１）＝ＣPD＋S1ＣG-D＋S1ＣD-SUB＋SC1ＣC-S …（１１） で表される。上記ＣST（１）に蓄積される電荷量をＱ１
とすると、Ｖｐの電位の変化量ΔＶｐは、 ΔＶｐ＝Ｑ１／ＣST（１） ＝Ｑ１／（ＣPD＋S1ＣG-D＋S1ＣD-SUB＋SC1ＣC-S）…（１２） となる。
撮像素子において、光電変換部ＰＤにて入射した光の量
に依存して発生した光電荷が一時的に蓄積される容量Ｃ
ST（１）は、ＰＤの容量ＣPD及びＳ１のゲート・ドレイ
ン間容量S1ＣG-D、ドレイン・基板間容量S1ＣD-SUB及び
ＳC1のゲート・ソース間容量SC1ＣC-Sの総和と考えるこ
とが出来、 ＣST（１）＝ＣPD＋S1ＣG-D＋S1ＣD-SUB＋SC1ＣC-S …（１１） で表される。上記ＣST（１）に蓄積される電荷量をＱ１
とすると、Ｖｐの電位の変化量ΔＶｐは、 ΔＶｐ＝Ｑ１／ＣST（１） ＝Ｑ１／（ＣPD＋S1ＣG-D＋S1ＣD-SUB＋SC1ＣC-S）…（１２） となる。
【００２７】前記光電荷蓄積容量ＣST（１）に蓄積され
ていた光電荷はＳC1の制御により増幅素子の光電荷蓄積
容量ＣST（２）に転送される。この時、光電荷が蓄積さ
れる容量ＣST（２）は、ＳC1のゲート・ドレイン間容量
SC1ＣG-D、ドレイン・基板間容量S1ＣD-SUB及びＳC2の
ゲート・ドレイン間容量SC2ＣG-D、ドレイン・基板間容
量S2ＣD-SUB及び増幅素子のゲート容量ＣGの総和と考え
ることができる。なお、増幅素子に接合型電界効果トラ
ンジスタやバイポーラトランジスタ等を用いた場合、さ
らにバックゲート・基板間容量ＣBG-SUDが付加される。 ＣST（２）＝SC1ＣG-D＋SC1ＣD-SUB＋SC2ＣG-D＋SC2ＣD-SUB ＋ＣG＋ＣBG-SUD …（１３） で表される。上記ＣST（２）に蓄積された電荷量はＱ１
と等しいので、増幅素子の制御用入力端子の電位の変化
量ΔＶGは、 ΔＶG＝Ｑ１／ＣST（２） ＝Ｑ１／（SC1ＣG-D＋SC1ＣD-SUB＋SC2ＣG-D＋SC2ＣD-SUB ＋ＣG＋ＣBG-SUD） …（１４） となる。
ていた光電荷はＳC1の制御により増幅素子の光電荷蓄積
容量ＣST（２）に転送される。この時、光電荷が蓄積さ
れる容量ＣST（２）は、ＳC1のゲート・ドレイン間容量
SC1ＣG-D、ドレイン・基板間容量S1ＣD-SUB及びＳC2の
ゲート・ドレイン間容量SC2ＣG-D、ドレイン・基板間容
量S2ＣD-SUB及び増幅素子のゲート容量ＣGの総和と考え
ることができる。なお、増幅素子に接合型電界効果トラ
ンジスタやバイポーラトランジスタ等を用いた場合、さ
らにバックゲート・基板間容量ＣBG-SUDが付加される。 ＣST（２）＝SC1ＣG-D＋SC1ＣD-SUB＋SC2ＣG-D＋SC2ＣD-SUB ＋ＣG＋ＣBG-SUD …（１３） で表される。上記ＣST（２）に蓄積された電荷量はＱ１
と等しいので、増幅素子の制御用入力端子の電位の変化
量ΔＶGは、 ΔＶG＝Ｑ１／ＣST（２） ＝Ｑ１／（SC1ＣG-D＋SC1ＣD-SUB＋SC2ＣG-D＋SC2ＣD-SUB ＋ＣG＋ＣBG-SUD） …（１４） となる。
【００２８】次に、請求項１及び請求項２に記載の本発
明の増幅型固体撮像素子の実施例として、実施例１を示
す。 〈実施例１〉実施例１の増幅型固体撮像素子は増幅され
た光情報信号を垂直及び水平走査スイッチ回路を介して
読み出すＸＹアドレス型のエリアイメージセンサであ
り、信号検出方式は電流検出である。図９は、実施例１
の増幅固体撮像素子の１画素の構造を示す図で、図中、
３０１は半導体基板、３０２は（Ｐ+）領域、３０３は
ゲート酸化膜、３０４はゲート電極、３０５は層間絶縁
膜、３０６は金属電極、３０７は第２層間絶縁膜、３０
８は第２金属電極、３０９は保護膜である。
明の増幅型固体撮像素子の実施例として、実施例１を示
す。 〈実施例１〉実施例１の増幅型固体撮像素子は増幅され
た光情報信号を垂直及び水平走査スイッチ回路を介して
読み出すＸＹアドレス型のエリアイメージセンサであ
り、信号検出方式は電流検出である。図９は、実施例１
の増幅固体撮像素子の１画素の構造を示す図で、図中、
３０１は半導体基板、３０２は（Ｐ+）領域、３０３は
ゲート酸化膜、３０４はゲート電極、３０５は層間絶縁
膜、３０６は金属電極、３０７は第２層間絶縁膜、３０
８は第２金属電極、３０９は保護膜である。
【００２９】半導体基板３０１は、ｎ型シリコンによる
半導体基板を表す。（Ｐ+）領域３０２は、特に硼素を
不純物元素としてイオン注入法により多量に混入させた
箇所で電気抵抗が低くなっている。Ｓ１及びＳｃ及び信
号出力回路の増幅素子Ａｍｐ及びＳ２のソース電極やド
レイン電極を構成している。又、ＰＤ部では、前記（Ｐ
+）領域３０２は光電変換部であるｐｎ接合の一端を担
っている。ゲート酸化膜３０３はＳ１及びＳｃ及びＡｍ
ｐ及びＳ２のゲート酸化膜を示す。ゲート電極３０４は
Ｓ１及びＳｃ及びＡｍｐ及びＳ２のゲート電極を示し、
燐が高濃度に混入されたｐｏｌｙＳｉが用いられてい
る。ゲート電極３０４はＳ１、Ｓｃ、ＡｍＰ、Ｓ２の制
御用入力端子の役目を果たしている。層間絶縁膜３０５
はＳｉＯ2の層間絶縁膜であり、Ｓ１及びＳｃ及びＡｍ
ｐ及びＳ２のソース電極、ゲート電極、ドレイン電極を
それぞれ絶縁するために設置されている。金属電極３０
６はアルミニウムにより形成された電極を表し、Ｓ１の
ソース電極及びＳｃのドレイン電極及びＡｍｐのドレイ
ン電極及びＳ２のドレイン電極を形成している。第２層
間絶縁膜３０７は、任意の箇所の遮光の役目をするアル
ミニウム第２金属電極３０８と、金属電極３０６の絶縁
をするための第２層間絶縁膜である。保護膜３０９は素
子の高温高湿環境等で信頼性を確保し、外的要因による
素子の破壊を防止するための保護膜であり、シリコン窒
化膜を用いた。
半導体基板を表す。（Ｐ+）領域３０２は、特に硼素を
不純物元素としてイオン注入法により多量に混入させた
箇所で電気抵抗が低くなっている。Ｓ１及びＳｃ及び信
号出力回路の増幅素子Ａｍｐ及びＳ２のソース電極やド
レイン電極を構成している。又、ＰＤ部では、前記（Ｐ
+）領域３０２は光電変換部であるｐｎ接合の一端を担
っている。ゲート酸化膜３０３はＳ１及びＳｃ及びＡｍ
ｐ及びＳ２のゲート酸化膜を示す。ゲート電極３０４は
Ｓ１及びＳｃ及びＡｍｐ及びＳ２のゲート電極を示し、
燐が高濃度に混入されたｐｏｌｙＳｉが用いられてい
る。ゲート電極３０４はＳ１、Ｓｃ、ＡｍＰ、Ｓ２の制
御用入力端子の役目を果たしている。層間絶縁膜３０５
はＳｉＯ2の層間絶縁膜であり、Ｓ１及びＳｃ及びＡｍ
ｐ及びＳ２のソース電極、ゲート電極、ドレイン電極を
それぞれ絶縁するために設置されている。金属電極３０
６はアルミニウムにより形成された電極を表し、Ｓ１の
ソース電極及びＳｃのドレイン電極及びＡｍｐのドレイ
ン電極及びＳ２のドレイン電極を形成している。第２層
間絶縁膜３０７は、任意の箇所の遮光の役目をするアル
ミニウム第２金属電極３０８と、金属電極３０６の絶縁
をするための第２層間絶縁膜である。保護膜３０９は素
子の高温高湿環境等で信頼性を確保し、外的要因による
素子の破壊を防止するための保護膜であり、シリコン窒
化膜を用いた。
【００３０】図１０は、実施例１の増幅型固体撮像素子
の電気的な等価回路を示す図である。点線内で示した箇
所がエリアイメージセンサの１画素に相当する。図９及
び１０図において、ＰＤは半導体基板のｎ領域と３０２
の（Ｐ+）領域を用いたｐｎ接合により形成されてい
る。Ｓ１，Ｓ２，Ｓ３，Ｓｃ，Ａｍｐはそれぞれｐチャ
ネルＭＯＳトランジスタにより形成されている。Ｓ１は
ＰＤのリセットスイッチの役目を果たし、Ｓ２は読み出
す画素の行を選択する役目を持っている。Ｓ３は選択さ
れたｎ行の中で読み出す画素を順次切り換える役目を持
っている。Ｓｃは本発明の特徴である制御部を表し、Ａ
ｍｐは光情報信号を増幅して読み出すための増幅素子で
ある。Ｓ２は垂直走査回路により選択され、Ｓ３は水平
走査回路により選択される方式を用いた。ＶHはともに
５Ｖの電圧を示し、ＰＤの一方の電位と増幅素子Ａｍｐ
のソース電位を与えている。
の電気的な等価回路を示す図である。点線内で示した箇
所がエリアイメージセンサの１画素に相当する。図９及
び１０図において、ＰＤは半導体基板のｎ領域と３０２
の（Ｐ+）領域を用いたｐｎ接合により形成されてい
る。Ｓ１，Ｓ２，Ｓ３，Ｓｃ，Ａｍｐはそれぞれｐチャ
ネルＭＯＳトランジスタにより形成されている。Ｓ１は
ＰＤのリセットスイッチの役目を果たし、Ｓ２は読み出
す画素の行を選択する役目を持っている。Ｓ３は選択さ
れたｎ行の中で読み出す画素を順次切り換える役目を持
っている。Ｓｃは本発明の特徴である制御部を表し、Ａ
ｍｐは光情報信号を増幅して読み出すための増幅素子で
ある。Ｓ２は垂直走査回路により選択され、Ｓ３は水平
走査回路により選択される方式を用いた。ＶHはともに
５Ｖの電圧を示し、ＰＤの一方の電位と増幅素子Ａｍｐ
のソース電位を与えている。
【００３１】図１１（ａ）〜（ｄ）は、実施例１の固体
撮像素子の動作時のタイミングチャートを１画素に注目
して示した図である。図１２（ａ）〜（ｄ）は、図１１
に記載した各時間ｔ1，ｔ2，ｔ3，ｔ4における光電変換
部の光電荷蓄積容量部と増幅素子の光電荷蓄積容量部の
ポテンシャル図を示す。リセット動作のｔ1の期間にお
いて、Ｖｒｓを０Ｖに設定しておき、φ１とφ２を同時
にそれぞれ０Ｖの電位に設定することにより、ＰＤの一
方の電位Ｖｐ及びＡｍｐの制御用入力端子の電位ＶGが
０Ｖにリセットされる。次に、φ１を０Ｖに設定したま
までφ２を５Ｖの電位に設定する。すると、Ｓｃが不導
通状態になり、ＶGは０Ｖに固定され、フローティング
状態となる。次に、リセット動作のｔ2の期間におい
て、Ｖｒｓを２Ｖに設定することにより、Ｖｐは２Ｖに
固定される。
撮像素子の動作時のタイミングチャートを１画素に注目
して示した図である。図１２（ａ）〜（ｄ）は、図１１
に記載した各時間ｔ1，ｔ2，ｔ3，ｔ4における光電変換
部の光電荷蓄積容量部と増幅素子の光電荷蓄積容量部の
ポテンシャル図を示す。リセット動作のｔ1の期間にお
いて、Ｖｒｓを０Ｖに設定しておき、φ１とφ２を同時
にそれぞれ０Ｖの電位に設定することにより、ＰＤの一
方の電位Ｖｐ及びＡｍｐの制御用入力端子の電位ＶGが
０Ｖにリセットされる。次に、φ１を０Ｖに設定したま
までφ２を５Ｖの電位に設定する。すると、Ｓｃが不導
通状態になり、ＶGは０Ｖに固定され、フローティング
状態となる。次に、リセット動作のｔ2の期間におい
て、Ｖｒｓを２Ｖに設定することにより、Ｖｐは２Ｖに
固定される。
【００３２】ｔ3で示した第１蓄積動作の期間におい
て、φ１の電位は５Ｖになっていて、Ｓ１は不導通状態
であり、Ｖｐは一時間に２Ｖに固定されたフローティン
グ状態となっている。この時、逆バイアス状態のＰＤに
光が入射することにより、光の入射量に合わせて光電荷
Ｑが発生し、正孔の電荷が光電変換部の容量部Ｃ
ST（１）に蓄積される。それにより、Ｖｐの電位はＱ１
とＣST（１）に依存したΔＶｐだけ変化する。ｔ4で示
した第２蓄積動作の期間において、φ２の電位を任意の
電位Ｖφ2（２）とすることにより、Ｓｃのポテンシャ
ル障壁が２Ｖに減少し、ＣST（１）に蓄積されていた光
電荷が増幅素子の光電荷蓄積容量部ＣST（２）に移動し
蓄積される。それにより、増幅素子の制御用入力端子の
電位ＶGは、Ｑ１とＣST（２）に依存したΔＶGだけ変化
する。
て、φ１の電位は５Ｖになっていて、Ｓ１は不導通状態
であり、Ｖｐは一時間に２Ｖに固定されたフローティン
グ状態となっている。この時、逆バイアス状態のＰＤに
光が入射することにより、光の入射量に合わせて光電荷
Ｑが発生し、正孔の電荷が光電変換部の容量部Ｃ
ST（１）に蓄積される。それにより、Ｖｐの電位はＱ１
とＣST（１）に依存したΔＶｐだけ変化する。ｔ4で示
した第２蓄積動作の期間において、φ２の電位を任意の
電位Ｖφ2（２）とすることにより、Ｓｃのポテンシャ
ル障壁が２Ｖに減少し、ＣST（１）に蓄積されていた光
電荷が増幅素子の光電荷蓄積容量部ＣST（２）に移動し
蓄積される。それにより、増幅素子の制御用入力端子の
電位ＶGは、Ｑ１とＣST（２）に依存したΔＶGだけ変化
する。
【００３３】読み出し動作の期間において、垂直走査回
路により選択された読み出す行の各画素のＳ２をすべて
導通状態にする。その間にＳ３を画素ごとに順次導通状
態すると、読み出す行の各画素を順次読み取ることが可
能になる。この時、ＶOUTに流れる電流は、各画素のＡ
ｍｐの制御用入力端子の電位ＶGの変化分ΔＶGに依存し
て値が変化する。すなわち、ＰＤの光情報信号が電流増
幅されて順次出力されることになる。なお、出力電流は
最終的には、抵抗ＲLに流され電圧として出力される。
実施例１に示した本発明の固体撮像素子は、暗状態で、
最大の電流が流れ、入射光量が増えるにつれて出力電流
が減少するネガ型の特性を示す。
路により選択された読み出す行の各画素のＳ２をすべて
導通状態にする。その間にＳ３を画素ごとに順次導通状
態すると、読み出す行の各画素を順次読み取ることが可
能になる。この時、ＶOUTに流れる電流は、各画素のＡ
ｍｐの制御用入力端子の電位ＶGの変化分ΔＶGに依存し
て値が変化する。すなわち、ＰＤの光情報信号が電流増
幅されて順次出力されることになる。なお、出力電流は
最終的には、抵抗ＲLに流され電圧として出力される。
実施例１に示した本発明の固体撮像素子は、暗状態で、
最大の電流が流れ、入射光量が増えるにつれて出力電流
が減少するネガ型の特性を示す。
【００３４】次に、実施例１と従来技術の光感度特性の
違いを以下の表１に示す。
違いを以下の表１に示す。
【００３５】
【表１】
【００３６】なお、表１には、１画素当たりに入射する
最大露光量が１００１ｘ、１画素当たりの光蓄積時間が
０.５ミリ秒の時に発生する光電荷量Ｑ及び１画素当た
りの光電荷蓄積容量ＣST及びＶｐの変化量ΔＶｐ及びＶ
Gの変化量も合わせて示した。表１において、従来技術
の光電荷蓄積容量は、ＰＤ容量値３０ｆＦとＡｍｐのゲ
ート容量値５ｆＦとＳ１のゲート・ドレイン間容量２ｆ
ＦとＳ１のドレイン・基板間容量５ｆＦの加算されたも
のである。又、実施例１の光電荷蓄積容量は、Ａｍｐの
ゲート容量値５ｆＦとＳｃのゲート・ドレイン間容量２
ｆＦとＳｃのドレイン・基板間容量５ｆＦを加算された
ものである。なお、ＡｍｐとしてＭＯＳトランジスタを
用いたので、接合型電界効果トランジスタやバイポーラ
トランジスタとは異なり、基板とバックゲート又はコレ
クタとの接合容量は当然無視できた。表１より、実施例
１を用いることにより、光感度特性が３.５倍向上して
いるのが分かる。
最大露光量が１００１ｘ、１画素当たりの光蓄積時間が
０.５ミリ秒の時に発生する光電荷量Ｑ及び１画素当た
りの光電荷蓄積容量ＣST及びＶｐの変化量ΔＶｐ及びＶ
Gの変化量も合わせて示した。表１において、従来技術
の光電荷蓄積容量は、ＰＤ容量値３０ｆＦとＡｍｐのゲ
ート容量値５ｆＦとＳ１のゲート・ドレイン間容量２ｆ
ＦとＳ１のドレイン・基板間容量５ｆＦの加算されたも
のである。又、実施例１の光電荷蓄積容量は、Ａｍｐの
ゲート容量値５ｆＦとＳｃのゲート・ドレイン間容量２
ｆＦとＳｃのドレイン・基板間容量５ｆＦを加算された
ものである。なお、ＡｍｐとしてＭＯＳトランジスタを
用いたので、接合型電界効果トランジスタやバイポーラ
トランジスタとは異なり、基板とバックゲート又はコレ
クタとの接合容量は当然無視できた。表１より、実施例
１を用いることにより、光感度特性が３.５倍向上して
いるのが分かる。
【００３７】次に、請求項３に記載の本発明の増幅型固
体撮像素子の実施例として、実施例２を示す。 〈実施例２〉実施例２の増幅型固体撮像素子は実施例１
の光入力回路を請求項３の特徴を有するものに変更した
もので、信号検出方式、各層構成などは実施例１と同じ
である。図１３は、実施例２の増幅型固体撮像素子の１
画素の構造を示す図で、図１４はその等価回路を、図１
５（ａ）〜（ｅ）は、動作時のタイミングチャートを１
画素に注目して示した図である。図中、４０１はｎ型シ
リコン基板、４０２は（Ｐ+）領域、４０３はゲート酸
化膜、４０４はゲート電極、４０５は層間絶縁膜、４０
６は金属電極、４０７は第２層間絶縁膜、４０８は第２
金属電極、４０９は保護膜である。
体撮像素子の実施例として、実施例２を示す。 〈実施例２〉実施例２の増幅型固体撮像素子は実施例１
の光入力回路を請求項３の特徴を有するものに変更した
もので、信号検出方式、各層構成などは実施例１と同じ
である。図１３は、実施例２の増幅型固体撮像素子の１
画素の構造を示す図で、図１４はその等価回路を、図１
５（ａ）〜（ｅ）は、動作時のタイミングチャートを１
画素に注目して示した図である。図中、４０１はｎ型シ
リコン基板、４０２は（Ｐ+）領域、４０３はゲート酸
化膜、４０４はゲート電極、４０５は層間絶縁膜、４０
６は金属電極、４０７は第２層間絶縁膜、４０８は第２
金属電極、４０９は保護膜である。
【００３８】ＰＤは半導体基板のｎ領域との（Ｐ+）領
域４０２を用いたｐｎ接合により形成されている。Ｓ
１，Ｓ２，Ｓ３，ＳC1，ＳC2，Ａｍｐはそれぞれｐチャ
ネルＭＯＳトランジスタにより形成されている。実施例
１と同様、Ｓ１はＰＤのリセットスイッチの役目を果た
し、Ｓ２は読み出す画素の行を選択する役目を持ってい
る。Ｓ３は選択されたｎ行の中で読み出す画素を順次切
り換える役目を持っている。ＳC1，ＳC2は本発明の特徴
である制御部を表し、Ａｍｐは光情報信号を増幅して読
み出すための増幅素子である。Ｓ２は垂直走査回路によ
り選択され、Ｓ３は水平走査回路により選択される方式
を用いた。ＶHはともに５Ｖの電圧を示し、ＰＤの一方
の電位と増幅素子Ａｍｐのソース電位を与えている。Ｖ
ｒｓは常に２Ｖの電位に設定されている。φ１，φ２，
φ３，φ４，φ５はそれぞれＳ１，ＳC1，ＳC2，Ｓ２，
Ｓ３の制御用入力端子の電位を示している。
域４０２を用いたｐｎ接合により形成されている。Ｓ
１，Ｓ２，Ｓ３，ＳC1，ＳC2，Ａｍｐはそれぞれｐチャ
ネルＭＯＳトランジスタにより形成されている。実施例
１と同様、Ｓ１はＰＤのリセットスイッチの役目を果た
し、Ｓ２は読み出す画素の行を選択する役目を持ってい
る。Ｓ３は選択されたｎ行の中で読み出す画素を順次切
り換える役目を持っている。ＳC1，ＳC2は本発明の特徴
である制御部を表し、Ａｍｐは光情報信号を増幅して読
み出すための増幅素子である。Ｓ２は垂直走査回路によ
り選択され、Ｓ３は水平走査回路により選択される方式
を用いた。ＶHはともに５Ｖの電圧を示し、ＰＤの一方
の電位と増幅素子Ａｍｐのソース電位を与えている。Ｖ
ｒｓは常に２Ｖの電位に設定されている。φ１，φ２，
φ３，φ４，φ５はそれぞれＳ１，ＳC1，ＳC2，Ｓ２，
Ｓ３の制御用入力端子の電位を示している。
【００３９】図１６（ａ）〜（ｃ）は、図１５のタイミ
ングチャートの各動作時間ｔ1，ｔ2，ｔ3における、光
電変換部の光電荷蓄積容量部と増幅素子の光電荷蓄積容
量部のポテンシャル図を示す。リセット動作のｔ1の期
間において、φ１及びφ２及びφ３を同時に、それぞれ
０Ｖ、５Ｖ、０Ｖの電位に設定することにより、ＰＤの
一方の電位Ｖｐが初期値２Ｖに、Ａｍｐの制御用入力端
子の電位ＶGが初期値０Ｖにリセットされる。次に、ｔ2
で示した第１蓄積動作において、φ１とφ３の電位を同
時に、それぞれ５Ｖとして、Ｓ１，ＳC2を不導通状態と
することにより、Ｖｐ及びＶGはそれぞれフローティン
グ状態となる。この時、逆バイアス状態のＰＤに光が入
射することにより、光の入射量に合わせて光電荷Ｑが発
生し、正孔の電荷が光電変換部位の容量部ＣST（１）に
蓄積される。それにより、Ｖｐの電位はＱ１とＣ
ST（１）に依存したΔＶｐだけ変化する。ｔ3で示した
第２蓄積動作において、φ２の電位をＶφ2（１）とす
ることにより、ＳC1のポテンシャル障壁が任意の値だけ
減少し、ＣST（１）に蓄積されていた光電荷が増幅素子
の光電荷蓄積容量部ＣST（２）に移動し蓄積される。そ
れにより、増幅素子の制御用入力端子の電位ＶGは、Ｑ
１とＣST（２）に依存したΔＶGだけ変化する。読み出
し動作に関しては、実施例１と同様なので省略する。
ングチャートの各動作時間ｔ1，ｔ2，ｔ3における、光
電変換部の光電荷蓄積容量部と増幅素子の光電荷蓄積容
量部のポテンシャル図を示す。リセット動作のｔ1の期
間において、φ１及びφ２及びφ３を同時に、それぞれ
０Ｖ、５Ｖ、０Ｖの電位に設定することにより、ＰＤの
一方の電位Ｖｐが初期値２Ｖに、Ａｍｐの制御用入力端
子の電位ＶGが初期値０Ｖにリセットされる。次に、ｔ2
で示した第１蓄積動作において、φ１とφ３の電位を同
時に、それぞれ５Ｖとして、Ｓ１，ＳC2を不導通状態と
することにより、Ｖｐ及びＶGはそれぞれフローティン
グ状態となる。この時、逆バイアス状態のＰＤに光が入
射することにより、光の入射量に合わせて光電荷Ｑが発
生し、正孔の電荷が光電変換部位の容量部ＣST（１）に
蓄積される。それにより、Ｖｐの電位はＱ１とＣ
ST（１）に依存したΔＶｐだけ変化する。ｔ3で示した
第２蓄積動作において、φ２の電位をＶφ2（１）とす
ることにより、ＳC1のポテンシャル障壁が任意の値だけ
減少し、ＣST（１）に蓄積されていた光電荷が増幅素子
の光電荷蓄積容量部ＣST（２）に移動し蓄積される。そ
れにより、増幅素子の制御用入力端子の電位ＶGは、Ｑ
１とＣST（２）に依存したΔＶGだけ変化する。読み出
し動作に関しては、実施例１と同様なので省略する。
【００４０】次に、実施例２と従来技術の光感度特性の
違いを表２に示す。
違いを表２に示す。
【００４１】
【表２】
【００４２】なお、表２には、１画素当たりに入射する
最大露光量が１００１ｘ、１画素当たりの光蓄積時間が
０.５ミリ秒の時に発生する光電荷量Ｑ及び１画素当た
りの光電荷蓄積容量ＣST及びＶｐの変化量ＶGの変化量
も合わせて示した。表２において、従来技術の光電荷蓄
積容量は、実施例１と同様、４２ｆＦである。又、実施
例２の光電荷蓄積容量は、Ａｍｐのゲート容量値５ｆＦ
とＳC1のゲート・ドレイン間容量２ｆＦとＳC1のドレイ
ン・基板間容量５ｆＦとＳC2のゲート・ソース間容量５
ｆＦを加算されたものである。表２より、実施例２を用
いることにより、従来技術に比べて光感度特性が２.５
倍向上しているのが分かる。
最大露光量が１００１ｘ、１画素当たりの光蓄積時間が
０.５ミリ秒の時に発生する光電荷量Ｑ及び１画素当た
りの光電荷蓄積容量ＣST及びＶｐの変化量ＶGの変化量
も合わせて示した。表２において、従来技術の光電荷蓄
積容量は、実施例１と同様、４２ｆＦである。又、実施
例２の光電荷蓄積容量は、Ａｍｐのゲート容量値５ｆＦ
とＳC1のゲート・ドレイン間容量２ｆＦとＳC1のドレイ
ン・基板間容量５ｆＦとＳC2のゲート・ソース間容量５
ｆＦを加算されたものである。表２より、実施例２を用
いることにより、従来技術に比べて光感度特性が２.５
倍向上しているのが分かる。
【００４３】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）請求項１に対応する効果：一般に、ＣPD及びＣG
は、S1ＣC-D又S1ＣD-SUB又はSCＣG-S又はSCＣC-D又はSC
ＣD-SUBに比べ１〜２桁大きな値を示し、蓄積容量の大
部分を占める。まれに、増幅素子に接合型電界効果トラ
ンジスタやバイポーラトランジスタを用いた場合に生じ
るＣBG-SUBの蓄積容量に占める割合が増えることがあ
る。従来素子のように、ＰＤ部の光電荷蓄積容量部と増
幅素子の光電該蓄積容量部が常に導通している場合、蓄
積容量部の容量の大きさは、常にＣPDとＣGを含むので
大きな値を示し、増幅素子の制御用入力端子の電位の変
化量ΔＶGは小さな値になってしまう。それに対し、本
発明の請求項１に記載の増幅型固体撮像素子では、ＰＤ
部の光電荷蓄積容量部と増幅素子の光電荷蓄積容量部が
電気的に分離することが可能なので、光電荷蓄積容量は
ＣPDを含まない。それにより、増幅素子に於ける光電荷
蓄積容量は少なくてもＣPD分の容量だけは小さくなり、
従来素子に比べΔＶGが大きな値を示すことが可能にな
る。光の入射量に依存していのＶGの変化分ΔＶGが大き
な値を示すということは、それだけ光感度特性が向上し
たことになり、本発明の利点である。 （２）請求項２に対応する効果：ＰＤ部にて発生する光
電荷量が一定の場合、ＣSTが小さい程光感度特性が良く
なる。請求項２に記載の増幅型固体撮像素子では、ＣST
（２）＜ＣST（１）なので、ΔＶGの値がΔＶｐより大
きくなり、請求項１の増幅型固体撮像素子に比べても、
さらに光感度特性は大きくなる。 （３）請求項３に対応する効果：一般に、ＣPD及びＣG
は他の容量に比べ、１〜２桁大きな値を示し、蓄積容量
の大部分を占める。まれに、増幅素子に接合型電界効果
トランジスタやバイポーラトランジスタを用いた場合に
生じるＣDG-SUBの蓄積容量に占める割合が増えることが
ある。従来素子のように、ＰＤ部の光電荷蓄積容量部と
増幅素子の光電荷蓄積容量部が常に導通している場合、
蓄積容量部の容量の大きさは、常にＣPDとＣGを含むの
で大きな値を示し、増幅素子の制御用入力端子の電位の
変化量ΔＶGは小さな値になってしまう。それに対し、
本発明の請求項３に記載の増幅型固体撮像素子では、Ｐ
Ｄ部の光電荷蓄積容量部と増幅素子の光電荷蓄積容量部
が電気的に分離することが可能なので、光電荷蓄積容量
はＣPDを含まない。それにより、増幅素子に於ける光電
荷蓄積容量は少なくてもＣPD分の容量だけは小さくな
り、従来素子に比べΔＶGが大きな値を示すことが可能
になる。光の入射量に依存してのＶGの変化分ΔＶGが大
きな値を示すということは、それだけ光感度特性が向上
したことになり、本発明の利点である。さらに、請求項
３に記載の増幅型固体撮像素子に於いて、Ｖｐ及びＶG
のリセット用の電位として、それぞれ定電位Ｖｒｓ1，
Ｖｔｓ2を用いることが出来る。請求項１に記載の増幅
型固体撮像素子に於いては、リセット用電位として、周
期的に変化するＶｒｓを用いなければならなかったが、
定電位を用いることが可能になり、比較して制御が容易
になる。
と、以下のような効果がある。 （１）請求項１に対応する効果：一般に、ＣPD及びＣG
は、S1ＣC-D又S1ＣD-SUB又はSCＣG-S又はSCＣC-D又はSC
ＣD-SUBに比べ１〜２桁大きな値を示し、蓄積容量の大
部分を占める。まれに、増幅素子に接合型電界効果トラ
ンジスタやバイポーラトランジスタを用いた場合に生じ
るＣBG-SUBの蓄積容量に占める割合が増えることがあ
る。従来素子のように、ＰＤ部の光電荷蓄積容量部と増
幅素子の光電該蓄積容量部が常に導通している場合、蓄
積容量部の容量の大きさは、常にＣPDとＣGを含むので
大きな値を示し、増幅素子の制御用入力端子の電位の変
化量ΔＶGは小さな値になってしまう。それに対し、本
発明の請求項１に記載の増幅型固体撮像素子では、ＰＤ
部の光電荷蓄積容量部と増幅素子の光電荷蓄積容量部が
電気的に分離することが可能なので、光電荷蓄積容量は
ＣPDを含まない。それにより、増幅素子に於ける光電荷
蓄積容量は少なくてもＣPD分の容量だけは小さくなり、
従来素子に比べΔＶGが大きな値を示すことが可能にな
る。光の入射量に依存していのＶGの変化分ΔＶGが大き
な値を示すということは、それだけ光感度特性が向上し
たことになり、本発明の利点である。 （２）請求項２に対応する効果：ＰＤ部にて発生する光
電荷量が一定の場合、ＣSTが小さい程光感度特性が良く
なる。請求項２に記載の増幅型固体撮像素子では、ＣST
（２）＜ＣST（１）なので、ΔＶGの値がΔＶｐより大
きくなり、請求項１の増幅型固体撮像素子に比べても、
さらに光感度特性は大きくなる。 （３）請求項３に対応する効果：一般に、ＣPD及びＣG
は他の容量に比べ、１〜２桁大きな値を示し、蓄積容量
の大部分を占める。まれに、増幅素子に接合型電界効果
トランジスタやバイポーラトランジスタを用いた場合に
生じるＣDG-SUBの蓄積容量に占める割合が増えることが
ある。従来素子のように、ＰＤ部の光電荷蓄積容量部と
増幅素子の光電荷蓄積容量部が常に導通している場合、
蓄積容量部の容量の大きさは、常にＣPDとＣGを含むの
で大きな値を示し、増幅素子の制御用入力端子の電位の
変化量ΔＶGは小さな値になってしまう。それに対し、
本発明の請求項３に記載の増幅型固体撮像素子では、Ｐ
Ｄ部の光電荷蓄積容量部と増幅素子の光電荷蓄積容量部
が電気的に分離することが可能なので、光電荷蓄積容量
はＣPDを含まない。それにより、増幅素子に於ける光電
荷蓄積容量は少なくてもＣPD分の容量だけは小さくな
り、従来素子に比べΔＶGが大きな値を示すことが可能
になる。光の入射量に依存してのＶGの変化分ΔＶGが大
きな値を示すということは、それだけ光感度特性が向上
したことになり、本発明の利点である。さらに、請求項
３に記載の増幅型固体撮像素子に於いて、Ｖｐ及びＶG
のリセット用の電位として、それぞれ定電位Ｖｒｓ1，
Ｖｔｓ2を用いることが出来る。請求項１に記載の増幅
型固体撮像素子に於いては、リセット用電位として、周
期的に変化するＶｒｓを用いなければならなかったが、
定電位を用いることが可能になり、比較して制御が容易
になる。
【図１】 本発明による増幅型固体撮像素子の一実施例
を示す１画素の光入力回路部の構造を示す図である。
を示す１画素の光入力回路部の構造を示す図である。
【図２】 本発明の増幅型固体撮像素子の１画素の光入
力回路部の等価回路を示す図である。
力回路部の等価回路を示す図である。
【図３】 本発明の増幅型固体撮像素子の動作時のタイ
ミングチャートを示す図である。
ミングチャートを示す図である。
【図４】 本発明の増幅型固体撮像素子の動作時の、光
電変換部の光電荷蓄積容量部と増幅素子の光電荷蓄積容
量部の空間電位を示す図である。
電変換部の光電荷蓄積容量部と増幅素子の光電荷蓄積容
量部の空間電位を示す図である。
【図５】 本発明の増幅型固体撮像素子の他の実施例の
１画素の光入力回路部の構造を示す図である。
１画素の光入力回路部の構造を示す図である。
【図６】 本発明の増幅型固体撮像素子の他の実施例の
１画素の光入力回路部の等価回路を示す図である。
１画素の光入力回路部の等価回路を示す図である。
【図７】 本発明の増幅型固体撮像素子の他の実施例の
動作時のタイミングチャートを示す図である。
動作時のタイミングチャートを示す図である。
【図８】 本発明の増幅型固体撮像素子の他の実施例の
動作時の、光電変換部位の光電荷蓄積容量部と増幅素子
の光電荷蓄積容量部の空間電位図を示す図である。
動作時の、光電変換部位の光電荷蓄積容量部と増幅素子
の光電荷蓄積容量部の空間電位図を示す図である。
【図９】 本発明の増幅型固体撮像素子の１画素の光入
力回路部の構造を示す図である。
力回路部の構造を示す図である。
【図１０】 本発明の増幅型固体撮像素子の具体的実施
例１画素の光入力回路部の等価回路を示す図である。
例１画素の光入力回路部の等価回路を示す図である。
【図１１】 図１０の増幅型固体撮像素子の動作時のタ
イミングチャートを示す図である。
イミングチャートを示す図である。
【図１２】 図１０の本発明の増幅型固体撮像素子の動
作時の、光電変換部の光電荷蓄積容量部と増幅素子の光
電荷蓄積容量部の空間電位図を示す図である。
作時の、光電変換部の光電荷蓄積容量部と増幅素子の光
電荷蓄積容量部の空間電位図を示す図である。
【図１３】 本発明の増幅型固体撮像素子の他の具体的
実施例１画素の光入力回路部の構造を示す図である。
実施例１画素の光入力回路部の構造を示す図である。
【図１４】 図１３の本発明の増幅型固体撮像素子の１
画素の光入力回路部の等価回路を示す図である。
画素の光入力回路部の等価回路を示す図である。
【図１５】 図１３の本発明の増幅型固体撮像素子の動
作時のタイミングチャートを示す図である。
作時のタイミングチャートを示す図である。
【図１６】 図１３の本発明の増幅型固体撮像素子の動
作時の、光電変換部の光電荷蓄積容量部と増幅素子の光
電荷蓄積容量部の空間電位を示す図である。
作時の、光電変換部の光電荷蓄積容量部と増幅素子の光
電荷蓄積容量部の空間電位を示す図である。
【図１７】 従来の増幅型固体撮像素子の１画素の構造
を示す図である。
を示す図である。
【図１８】 従来の増幅型固体撮像素子の１画素の等価
回路を示す図である。
回路を示す図である。
１０１…半導体基板、１０２…高不純物濃度領域、１０
３…ゲート酸化膜、１０４…ゲート電極、１０５…層間
絶縁膜、１０６…金属電極、１０７…第２層間絶縁膜、
１０８…第２金属電極、１０９…保護膜。
３…ゲート酸化膜、１０４…ゲート電極、１０５…層間
絶縁膜、１０６…金属電極、１０７…第２層間絶縁膜、
１０８…第２金属電極、１０９…保護膜。
Claims (3)
- 【請求項１】 光の入射量に依存して光電荷を発生させ
る光電変換部を有し、該光電荷を各画案ごとに形成され
た増幅素子の制御用入力端子に導き、光の入射量に依存
した電気信号を各画素ごとに増幅して読み出す増幅型固
体撮像素子において、前記光電変換部にて発生した光電
荷を蓄積する光電変換部の容量部と、増幅素子の制御用
入力端子に導入される光電荷が蓄積される増幅素子の容
量部と、該両容量部を電気的に接続・分離の切換えを可
能とし、各画素ごとに設置された任意の制御部とから成
ることを特徴とする増幅型固体撮像素子。 - 【請求項２】 前記増幅素子に導入された光電荷が蓄積
される容量の大きさが、光電変換部にて発生した光電荷
が蓄積される容量の大きさよりも小さいことを特徴とす
る請求項１記載の増幅型固体撮像素子。 - 【請求項３】 前記各画素ごとに設置された制御部の他
に、増幅素子の制御用入力端子の電位を任意期間、任意
の電位に固定することが可能な他の制御部を設けたこと
を特徴とする請求項１記載の増幅型固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193323A JPH0613597A (ja) | 1992-06-26 | 1992-06-26 | 増幅型固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193323A JPH0613597A (ja) | 1992-06-26 | 1992-06-26 | 増幅型固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613597A true JPH0613597A (ja) | 1994-01-21 |
Family
ID=16305998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4193323A Pending JPH0613597A (ja) | 1992-06-26 | 1992-06-26 | 増幅型固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613597A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043697A1 (ja) * | 2004-10-19 | 2006-04-27 | National University Corporation Shizuoka University | 埋め込みフォトダイオード構造による撮像装置 |
| US7110030B1 (en) * | 1998-03-12 | 2006-09-19 | Canon Kabushiki Kaisha | Solid state image pickup apparatus |
| JP2008109154A (ja) * | 1996-05-22 | 2008-05-08 | Eastman Kodak Co | ブルーミング防止及び低クロストークの電子シャッターを有するカラー能動画素センサー |
-
1992
- 1992-06-26 JP JP4193323A patent/JPH0613597A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109154A (ja) * | 1996-05-22 | 2008-05-08 | Eastman Kodak Co | ブルーミング防止及び低クロストークの電子シャッターを有するカラー能動画素センサー |
| JP2008300879A (ja) * | 1996-05-22 | 2008-12-11 | Eastman Kodak Co | ブルーミング防止及び低クロストークの電子シャッターを有するカラー能動画素センサー |
| US7110030B1 (en) * | 1998-03-12 | 2006-09-19 | Canon Kabushiki Kaisha | Solid state image pickup apparatus |
| WO2006043697A1 (ja) * | 2004-10-19 | 2006-04-27 | National University Corporation Shizuoka University | 埋め込みフォトダイオード構造による撮像装置 |
| JP2006120685A (ja) * | 2004-10-19 | 2006-05-11 | Shoji Kawahito | 埋め込みフォトダイオード構造による撮像装置 |
| US7842978B2 (en) | 2004-10-19 | 2010-11-30 | National University Corporation Shizuoka University | Imaging device by buried photodiode structure |
| US8247848B2 (en) | 2004-10-19 | 2012-08-21 | National University Corporation Shizuoka University | Imaging device by buried photodiode structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW541832B (en) | X-Y address type solid-state image pickup device | |
| US7880791B2 (en) | CMOS APS with stacked avalanche multiplication layer and low voltage readout electronics | |
| US5060042A (en) | Photoelectric conversion apparatus with reresh voltage | |
| EP0046396B1 (en) | Solid state image pickup device | |
| US7110030B1 (en) | Solid state image pickup apparatus | |
| US6239839B1 (en) | MOS-type solid-state imaging apparatus using a unit cell formed of a photoelectric converter, amplification transistor, address capacitor, and reset transistor | |
| JP2000152086A (ja) | 撮像装置および撮像システム | |
| JPH07120767B2 (ja) | 光電変換装置 | |
| US4462047A (en) | Solid state imager with blooming suppression | |
| US6995797B2 (en) | Charge detecting device for a solid state imaging device | |
| US4223330A (en) | Solid-state imaging device | |
| JPH04313268A (ja) | 固体撮像装置 | |
| US6642561B2 (en) | Solid imaging device and method for manufacturing the same | |
| US4500924A (en) | Solid state imaging apparatus | |
| JPH0453149B2 (ja) | ||
| EP0734069B1 (en) | Switching transistor for solid-state imaging device | |
| JPS6155784B2 (ja) | ||
| JPH0613597A (ja) | 増幅型固体撮像素子 | |
| JPH02208974A (ja) | 固体撮像装置 | |
| JPH0964332A (ja) | Ｍｏｓ増幅型撮像装置 | |
| JPS63142781A (ja) | 固体撮像装置 | |
| EP0029367B1 (en) | Solid state imaging apparatus | |
| JP3428875B2 (ja) | 光電変換装置 | |
| JPH07236091A (ja) | 固体撮像装置 | |
| JPH07131712A (ja) | 固体撮像装置 |