JPH0453149B2 - - Google Patents

Info

Publication number
JPH0453149B2
JPH0453149B2 JP58165237A JP16523783A JPH0453149B2 JP H0453149 B2 JPH0453149 B2 JP H0453149B2 JP 58165237 A JP58165237 A JP 58165237A JP 16523783 A JP16523783 A JP 16523783A JP H0453149 B2 JPH0453149 B2 JP H0453149B2
Authority
JP
Japan
Prior art keywords
pixel
gate
signal
row
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58165237A
Other languages
English (en)
Other versions
JPS6058781A (ja
Inventor
Hidetoshi Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP58165237A priority Critical patent/JPS6058781A/ja
Priority to US06/647,169 priority patent/US4556909A/en
Priority to CA000462668A priority patent/CA1217557A/en
Priority to DE3432994A priority patent/DE3432994C2/de
Priority to FR848413789A priority patent/FR2551917B1/fr
Publication of JPS6058781A publication Critical patent/JPS6058781A/ja
Publication of JPH0453149B2 publication Critical patent/JPH0453149B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
    • H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/1124—Devices with PN homojunction gate
    • H01L31/1126—Devices with PN homojunction gate the device being a field-effect phototransistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、静電誘導形トランジスタを用いた
固体撮像装置に関する。
〔従来技術〕
静電誘導形トランジスタ（以下SITという）を
光検出及びスイツチング素子として一つの画素を
構成した固体撮像装置が、特開昭58−105672号に
提案されている。
第１図Ａは、かかる固体撮像装置の１画素を構
成するSITの断面図であり、第１図Ｂは固体撮像
装置全体の回路構成図である。SITは、第１図Ａ
に示すように、ドレインを構成するn+シリコン
基板１上に、不純物濃度の低いn-シリコンエピ
タキシヤル層２を成長させ、このエピタキシヤル
層２の表面に、熱拡散法などによりn+ソース領
域３、p+ゲート領域４，４を形成する。ゲート
領域４上にはSiO2等の絶縁膜５が被着され、更
にその上に被着されたゲート電極６とにりよりコ
ンデンサ７が形成されている。８は両ゲート電極
６，６に接続されたゲート端子である。９は各セ
ルを構成する単位SITを分離するために形成され
た埋込絶縁物などからなる分離領域である。n-
エピタキシヤル層２はSITのチヤネル領域を構成
するものであり、ゲート電位0Vであつてもチヤ
ネル領域はすでに空乏化され、ソース・ドレイン
間に電圧が印加されても、ソース・ドレイン間に
は電流が流れないようになつている。
このような構成のSITにおいて光入力が与えら
れると、チヤネル領域２内あるいはゲート空乏層
内で、正孔−電子対が生成され、このうち電子は
接地されたドレイン１に流れ去るが、正孔は信号
蓄積ゲート領域４に蓄積され、これに接続された
ゲートコンデンサ７を充電し、ゲート電位を△
VGだけ変化させる。ここでゲートコンデンサ７
の容量をCGとし、光入力によつて発生され、信
号蓄積ゲート領域４に蓄積された電荷をQLとす
ると、△VG＝QL／CGとなる。ある蓄積時間が経
過した後、ゲート端子８にゲート読出しパルス
VφGが与えられると、ゲート電位はVφGに△VGが
加わつたものとなり、信号蓄積ゲート領域４とソ
ース領域３との間の電位は低下して空乏層が減少
し、ソース・ドレイン間に光入力に対応したドレ
イン電流が流れる。このドレイン電流は、SITの
増幅作用のため△VGが増幅度倍されたものとな
り、大きなものとなる。なお、SITのソースとド
レインを入れ替えても同様の動作をするものであ
る。
第１図Ｂは、上記構成のSITをマトリツクス状
に配列して構成した固体撮像装置の回路構成を示
すものであり、第１図Ｃは同じくその動作を説明
するための信号波形図である。各SIT１０-11，
１０-12，……は上記のようなノーマリーオフ形
のｎチヤネルSITで、光入力に対する出力ビデオ
信号をXYアドレス方式で読み出すようにしてい
る。各画素を構成するSITのドレインは接地さ
れ、Ｘ方向に配列された各行のSIT群のソース
は、それぞれ行ライン１１-1，１１-2，……に接
続され、これらの各行ラインはそれぞれ行選択用
トランジスタ１２-1，１２-2，……を介してビデ
オライン１３に共通に接続されている。またＹ方
向に配列された各列のSIT群のゲート端子は列ラ
イン１４-1，１４-2，……に接続されている。ビ
デオライン１３は負荷抵抗１５を経て直流電源１
６の正端子に接続し、この電源の負端子は接地さ
れている。
次に、かかる構成の固体撮像装置のSITからな
る各画素の出力が読み出される場合の動作につい
て説明する。例えば、行選択パルスφS1により、
行ライン１１-1に接続されたトランジスタ１２-1
がオンとなつている期間に、ゲート読出しパルス
φG1が列ライン１４-1に加えられると、SIT１０
-11が選択され、このSIT１０-11のドレイン電流
がビデオライン１３を介して負荷抵抗１５を流
れ、出力端子に出力電圧Voutが発生する。上記
のように、このドレイン電流はゲート電圧の関数
であり、ゲート電圧は光入力の関数となるから、
暗時の出力電圧からの増加分△Voutは光入力に
対応した電圧となる。しかも、この電圧△Vout
はSITの増幅作用により△VGが増幅度倍された
大きなものとなる。次に列ライン１４-2にゲート
読出しパルスφG2を与えて、SIT１０-12の読出し
を行ない、一行分の読出しが終了したら、トラン
ジスタ１２-2を行選択パルスφS2でオンとして、
次の行のSIT１０-21，１０-22を順次読出すよう
に構成されている。
ところで、上記の如き従来の構成の固体撮像装
置には、次のような欠点があることが判明した。
すなわち、ゲート領域４にゲート読出しパルス電
圧VφGが加わると、ゲート領域４とドレインから
なるpn接合が順バイアスされ、この間に電流が
流れる。この時に、ゲート領域４に蓄積された正
孔は消滅し、それまで蓄積された光信号が失われ
てしまう。このため各画素における光信号蓄積時
間は、（読出し周期）／（行ライン数）となり、
特に画素数が大きくなると、蓄積時間は極めて短
くなり、光感度が低下してしまう。したがつて、
このような読出し方式で順次ビデオ信号を得るこ
とは実際上不可能である。
また、上記の固体撮像装置に用いられるノーマ
リーオフ形のSITを得るためには、ゲート領域の
間隔Wgを極めてせまくする必要がある。しかし
これは製造上困難である。またノーマリーオフ形
のSITは特性上電流密度が小さく、信号電流が微
少であり、製造容易でビデオ信号を大きくとれる
撮像装置を構成することは困難であつた。
〔目 的〕
本発明は、画素信号の読出し時に、ゲート領域
を逆バイアスする手段を設け、光電荷の蓄積時間
を長くし、且光電荷のリセツト手段を設けて、高
感度のビデオ信号を容易に得ることができるよう
にした固体撮像装置を提供することを目的とする
ものである。
〔発明の概要〕
本発明は、主電極間に配置されたチヤネル領域
と、該チヤネル領域を制御するゲートコンデンサ
を備えたゲートとからなるノーマリーオン型静電
誘導形トランジスタを画素とし、該画素をマトリ
ツクス状に配列した画素アレイと、該画素アレイ
の行方向に配列された各画素のゲートを共通に接
続し行選択制御信号を印加する複数の行ライン
と、前記画素アレイの列方向に配列された各画素
の一方の主電極を共通に接続し列選択制御信号を
印加する複数の列ラインとを配置し、各画素の光
入力に対応する出力ビデオ信号をXYアドレス方
式で読み出すようにした固体撮像装置において、
前記行選択制御信号は、各画素のゲート領域を逆
バイアス状態で光信号を読み出す電位レベルの読
み出し信号を備えており、且つ前記行選択制御信
号の読み出し信号による各画素の光信号読み出し
後に、光入力によるゲート上昇電位をリセツトす
る手段を備え、光入力による蓄積電荷を非破壊の
まま画素信号を読出し、各画素の光電荷の蓄積時
間を大にして高感度のビデオ信号を得るようにす
るものである。
〔実施例〕
以下本発明の実施例について説明する。第２図
Ａは、本発明の固体撮像装置の一実施例の一画素
を構成するSITの断面図、第２図Ｂは、その全体
の回路構成図、第２図Ｃは、固体撮像装置を動作
させるための信号波形図である。
第２図Ａにおいて、各素は第１図Ａに示したも
のと同一であるが、本実施例においては、ノーマ
リーオン形のSITとするため、ゲート領域間の間
隔Wgは比較的大きく形成することができる。な
お、各画素を分離する領域９は、絶縁物ではな
く、例えば、p+拡散層で形成することもできる。
第２図Ｂに示すように、本発明の固体撮像装置
は、上記構成のノーマリーオン形のSIT２０-11，
２０-12，……２０-noが、マトリツクス状に配列
され、XYアドレス方式により信号を読出すよう
に構成されている。すなわち、各画素を構成する
SITのドレイン電流は接地され、Ｘ方向に配列さ
れた各行のSIT群のゲート端子は、行ライン２１
-1，２１-2，……２１-nにそれぞれ接続されてい
る。またＹ方向に配列された各列のSIT群のソー
スは、列ライン２２-1，２２-2，……２２-oに接
続され、これらの列ラインは、それぞれ列選択用
トランジスタ２３-1，２３-2，……２３-oを介し
て、ビデオライン２４に共通に接続されている。
ビデオライン２４には負荷抵抗２５を介して、ビ
デオ電圧VSが加えられている。
そして、行ライン２１-1，２１-2，……２１-n
は垂直走査回路２６に接続され、それぞれ信号
φG1、φG2、……φGnが加わるようになつている。
また、列選択用トランジスタ２３-1，２３-2，…
…２３-oのゲート端子は、水平走査回路２７に接
続され、信号φS1、φS2、……φSoが加わるように
構成されている。
次に、第２図Ｃに示した波形図に基づいて、垂
直走査信号φG及び水平走査信号φSについて説明
する。行ラインに加えられる信号φG1、φG2、……
は、小さい振幅電圧VφGと、それより大きい振幅
電圧VφRより成るもので、一つの行ラインの走査
期間tHの間はVφG、次の行ラインの水平走査に移
るまでのブランキング期間tBLにはVφRの値にな
るように設定されている。列選択用トランジスタ
のゲート端子に加えられる水平走査信号φS1、
φS2、……は、列ラインを選択するための信号で、
低レベルは列選択用トランジスタをオフ、高レベ
ルはオンする電圧値になるように設定されてい
る。
第３図は、各画素の動作を説明するための一画
素に対する回路図である。２０はノーマリーオン
形のSITであり、接地されたドレイン１、ゲート
４、ゲート４とゲート端子８間に形成されたコン
デンサ７、及びソース３からなる。SITのゲート
４とドレイン電流１とは点線で示したようにpn
接合ダイオードDGを形成している。ダイオード
DGの電圧・電流特性、すなわちゲート電位VGと
ゲート・ドレイン間電流IGとの関係は、第４図Ａ
に示すような特性であり、ダイオードDG間の電
圧、すなわちVGがpn接合のビルトイン障壁電圧
φBを越えると、順方向電流が流れる。SITのソー
ス・ドレイン間の電流IDは、ゲート電圧VGにより
定まる。典型的なノーマリーオン形SITでは、ID
はVGの指数関係に比例し、第４図Ｂに示すよう
な特性になる。
次に、第３図に示したSITのゲート４に、コン
デンサ７を介して信号φGが加わつた時のゲート
電位変化を、第５図を用いて説明する。時刻t1に
信号φGがVφRとなると、コンデンサ７を介してダ
イオードDG間に順方向電流が流れ、コンデンサ
７は急速に電圧（VφR−φB）まで充電される。こ
のためゲート電圧VGは、VG＝φBとなる。次に時
刻t2で信号φGが0Vとなると、ダイオードDGは逆
バイアスされるため電流IGは流れない。このため
コンデンサ７間には電圧（VφR−φB）が保たれ、
VG＝−VφR＋φBとなる。この後、信号φGの次の
VφGが加わる時刻t3までに、光照射のため、電荷
QLが蓄積し、VGは△VG＝QL／CGだけ上昇して、
VG＝−VφR＋φB＋△VGとなる。時刻t3において、
VφGが加わると、ゲート電位VGは上昇し、VG＝
−VφR＋φB＋△VG＋VφGとなる。この時に列選
択トランジスタ２３がφSによりオンすると、SIT
に第４図Ｂに示されるような電流ID1が流れる。
この電流ID1により負荷抵抗（抵抗値をRLとする）
２５間に電圧降下Ｖ＝ID1・RLを生じ、ビデオラ
イン２４に信号出力Vout＝VS−ID1・RLが生じ
る。電流ID1は△VGにより変化するため、入射光
量に対応した信号を読出すことができる。第５図
において、時刻t4で再び信号φGがVφRとなるとゲ
ート電位VGはφBとなり、それまでの蓄積電荷QL
はクリアされる。時刻t5において、信号φGが0V
になると、ゲート電位VGは再び、VG＝−VφR＋
φBにリセツトされ、次のフイールドの電荷蓄積
が開始される。
以上の説明からわかるように、信号φGの大き
い振幅電圧VφRの値は、ゲート電位VG＝−VφR＋
φBに対応するSITのドレイン電流ID2が十分小さ
く、SITがオフするような値に選ばれ、小さい振
幅電圧VφGの値は、行選択時にゲート電流が流れ
ないように、時刻t3におけるゲート電位、すなわ
ち、VG＝−VφR＋φB＋△VG＋VφGが、φBより小
さいという条件、−VφR＋φB＋△VG＋VφG＜φBか
ら、VφG＜VφR−VGを満足するような値に選ばれ
る。
次に、上記一画素の動作原理に基づいて、第２
図Ｂに示した固体撮像装置の動作を説明する。垂
直走査回路２６の作動により、信号φG1がVφGに
なると、行ライン２１-1に接続されたSIT群が選
択され、水平走査回路２７より出力される信号
φS1、φS2、……φSoにより、列選択用トランジス
タ２３-1、２３-2，……２３-oが順次オンする
と、順次SIT２０-11、２０-12，……２０-1oの信
号がビデオライン２４より出力される。続いて、
このSIT群は信号φG1が高レベルVφRになつた時
にリセツトされる。次いで、信号φG2がVφGとな
ると、行ライン２１-2に接続されたSIT群が選択
され、水平走査信号φS1、φS2、……φSoにより、
SIT２０-21，２０-22，……２０-2oの光信号が順
次読出され、続いてリセツトされる。以下同様に
して順次各画素の光信号が読出され、１フイール
ドのビデオ信号が得られる。
以上の動作は、実験の結果、良好に行われるこ
とが確認された。なお、第２図Ａにおいて、ゲー
ト領域４とドレイン１との距離lGDが大きいと、
エピタキシヤル層２の抵抗のため、ゲート・ドレ
イン間電流が小さくなり、ゲートのリセツトが不
完全になるため、lGDは１〜3μmと小さめにした
方が特性上好ましい。NTSC標準テレビジヨン方
式の場合、tBL〓12μsであるが、上記の条件下で
は、その期間内に十分良好にリセツトすることが
できた。
第６図Ａは、本発明の他の実施例の回路構成図
であり、同図Ｂは、動作を説明する信号波形図で
ある。第６図Ａにおいて、第２図Ｂと同一符号を
付した部分は、同一構成部分を示す。この実施例
においては、列ライン２２-1，２２-2，……２２
−ｏに、列選択用トランジスタ２３-1，２３-2，…
…２３-oの他に、リセツトトランジスタ３０-1，
３０-2，……３０-oが接続されており、該リセツ
トトランジスタのソースは、リセツトライン３１
に共通に接続されている。リセツトライン３１に
は負の電源VRが接続されている。リセツトトラ
ンジスタ３０-1，３０-2，……３０-oのゲート端
子は、水平走査回路２７に接続され、同一の列ラ
インに接続された列選択トランジスタ２３-1，２
３-2，……２３-oに対し、一段遅れた信号φSが加
えられる。
第６図Ｂにおいて、φG1、φG2、……は行ライン
２１-1，２１-2，……に加えられる垂直走査信号
であり、一つの行ライン選択の期間にVGとなり、
他の期間は0Vである。VS1、VS2、……は列ライ
ン２２-1，２２-2，……の電位変化を示すもので
あり、列選択トランジスタがオンしているときに
は、信号出力に対応した正電圧、リセツトトラン
ジスタがオンしている時には、負電圧VRとなる。
この実施例は、列ラインが負電圧VRとなつた
ときに、SITのゲート・ソース間に電流を流し、
ゲートをリセツトするものである。なお、この実
施例の撮像装置の一画素を構成するSIT２０-11，
２０-12，……２０-noは、第１実施例と同様に、
第２図Ａに示した構造を有するノーマリーオン形
のSITであり、ゲートとソースとはpn接合を形成
していて、第４図Ａに示す電流・電圧特性を有す
るものである。
次に、第７図を用いてゲート電位VGの変化を
説明する。時刻t1において、信号φGがVφGになる
と、コンデンサを介して、ゲート・ドレイン間に
順方向電流が流れ、このためゲート電位VGは、
それまで0Vであつたとすると、φBとなる。次に
時刻t2において、列ラインの電位VSが負電圧−
VRとなると、ゲート・ソース間に電流が流れ、
ゲート電位は、−VR＋φBまで低下する。この後、
時刻t3に信号φGがVφGから0Vとなると、ゲート
電位VGは、VG＝−VφG−VR＋φBとなり、ゲー
ト・ソース間は逆バイアスされる。その後、光照
射により、ゲート電位VGが△VGだけ上昇した後、
時刻t4において、再び信号φGがVφGとなり、VG＝
−VR＋φB＋△VGとなる。この間に水平走査信号
φSにより列選択トランジスタがオンすることによ
り、SITの信号電流が読出される。その後、t5に
おいて、列ライン電位VSが、VS＝−VRとなり、
前述のようにゲート電位VGは、−VR＋φBに低下
し、リセツトされる。以後同様の動作サイクルが
繰り返される。
上記動作原理から明らかなように、第６図Ａに
おいて、垂直走査信号φG1が高レベルVφGとなる
と、行ライン２１-1が選択され、水平走査信号
φS1により列選択トランジスタ２３-1がオンする
と、SIT２０-11の光信号がビデオライン２４に
読出される。次いで、水平走査信号φS2により列
選択トランジスタ２３-2がオンして、SIT２０-12
の光信号が読出されると共に、リセツトトランジ
スタ３０-1がオンして、SIT２０-11のゲート電位
がリセツトされる。以下同様にして、SIT２０
-12，２０-13，……２０-noの順で、信号読出しと
ゲート電位のリセツトが行われ、１フレームのビ
デオ信号が得られる。
上記実施例では、リセツトトランジスタ３０
-1，３０-2，……には、列選択トランジスタ２３
-1，２３-2，……と同一の信号φS1、φS2、……が
加わるものを示したが、リセツトトランジスタに
は、信号φS1、φS2、……とは異なるタイミングの
信号、あるいは水平走査回路２７とは別の回路か
ら、信号が加えられるようにして構成してもよ
い。
この実施例においては、各SIT２０-11，２０
-12，……２０-noがリセツトされてから読出され
る期間は全く同一であるため、画面の一様性が優
れ、またリセツトから読出しまでの期間を１フレ
ーム期間より短くし、シヤツター効果をもたせ
て、動きの速い被写体に対しても、ぶれのない鮮
明な画像を得るように構成することも可能であ
る。
以上述べた二つの実施例は、連続して画像を撮
像するテレビジヨンカメラに特に有効であるが、
画像を一画面毎に撮像する、いわゆる電子カメラ
に使用するのに好適な実施例を次に示す。
第８図Ａは、かかる実施例の回路構成図、同図
Ｂは、動作を説明する信号波形図である。この実
施例の基本的な構成は、第１実施例と同一である
が、第８図Ａに示すように、ただ画素を構成する
SIT２０-11，２０-12，……２０-noの共通に接続
されたドレイン１が、接地ではなく、リセツト回
路４０に接続され、リセツト信号φRが加えられ
るように構成した点が異なつている。
第８図Ｂにおいて、φRは各SITのドレイン１に
加えられるリセツト樹脂であり、各SITのゲート
電位をリセツトする期間のみ負電圧−VRとなり、
他の期間は0Vである。垂直走査信号φG1、φG2、
……は、対応する行ライン２１-1，２１-2，……
を走査する期間のみ高レベルVφG、他は0Vとな
る信号である。水平走査信号φS1、φS2、……は列
選択を行う信号であり、SHは電子カメラに設け
られたシヤツターの開閉動作を示すものであり、
VGはゲート電位の変化を示す図である。
第８図Ｂに示した波形図により動作を説明す
る。時刻t1において、リセツト信号φRが−VRと
なると、全てのSITのゲート・ドレイン間に電流
が流れ、ゲート電位は、VG＝−VR＋φBにリセツ
トされる。その後、時刻t2においてシヤツターが
開かれ、光が照射されることにより、ゲート電位
は、VG＝−VR＋φB＋△VGまで上昇する。その
後、時刻t3において、垂直走査信号φG1が高レベ
ルVφGになることにより、行ライン２１-1に接続
されたSIT群のゲート電位は、VG＝−VR＋φB＋
△VG＋VφGに上昇し、水平走査信号φS1、φS2、…
…により、列選択トランジスタがオンすることに
より、SIT２０-11，２０-12，……２０-1oの信号
が読出される。次いで時刻t4において、信号φG1
がVφGから0Vになると共に、信号φG2が高レベル
VφGとなり、SIT２０-21，２０-22、……の信号
が読出される。以下同様にして、SIT２０−31，
２０−32，……２０-onの信号が読出され、一画
面のビデオ信号が得られる。光入射により上昇し
たゲート電位は、時刻t5において、リセツト信号
φRが、−VRになることにより、全てのSITのゲー
ト・ドレイン間に電流が流れ、ゲート電位は全
て、VG＝−VR＋φBにリセツトされ、次の画面の
露光が可能となる。
第９図Ａは、第２図Ｂに示した実施例の一部を
変更した第４の実施例である。第２図Ｂに示した
各SITの動作回路は、他の実施例と同様に、ドレ
インを接地し、ソースに正電圧をかけて読出す、
いわゆるドレイン接地方式を用いたものである
が、この実施例は、ドレインに正電圧をかけ、ソ
ースを負荷抵抗を介して接地する、いわゆるソー
スフオロアにする動作方式を用いたものである。
この場合、ゲート電位のリセツトを行うために
は、ドレイン側に正電圧が印加されているため、
SIT群のソースが接続されている列ライン２２
-1，２２-2，……２２-oを接地してやるための、
リセツトトランジスタ５０-1，５０-2，……５０
−ｏが、列ライン毎に必要となる。５１は該リセツ
トトランジスタのゲートにリセツトパルスを送る
リセツト制御回路である。また、各画素のドレイ
ンは基板上で共通接続され、正のドレイン電圧
VDが印加されている。行ライン及び列ラインに
印加される選択走査信号φG1、φG2、……及びφS1、
φS2、……は、第２図Ｃに示した第１実施例のも
のと同様で、これを第９図Ｂに示す。ただ異るの
は、行選択信号φG1、φG2、……のリセツト時刻t1
で、振幅VφRの電圧が印加されるのに先立ち、各
列ライン２２-1，２２-2，……に、そのドレイン
が接続されたリセツトトランジスタ５０-1，５０
-2，……５０-oが、リセツトパルスφRによつてオ
ンとなり、各列ラインが接地され、リセツト時刻
t1において、選択された行ラインにつながる全て
の列ラインのSITのソースは全て接地電位とな
り、ゲートに電位VφRが印加されることにより、
順方向電流が、列ライン及びリセツトトランジス
タを介してアースに流れ、ゲート電位がリセツト
される。ゲート電位の変化を第９図Ｃに示す。
第２図Ｂに示した実施例においては、ゲート電
位のリセツトが、ゲートから接地されたドレイン
に対する順方向電流によりなされているのに対
し、この実施例においては、ゲートから、リセツ
トトランジスタ５０-1，５０-2，……を介して接
地された列ライン２２-1，２２-2，……に接続さ
れたソースに対する順方向電流により、ゲート電
位のリセツトが行われるようになつている点で相
違しているが、他の点の動作は第１実施例と全く
同様である。
なお、この実施例において、ゲート電位のリセ
ツト時に、リセツトトランジスタ５０-1，５０
-2，……のドレイン・ソース間の電位降下分が大
きいと、ゲートリセツトに要する時間が大となる
ので、該トランジスタのオン抵抗を小さく抑える
必要があり、そのため、リセツトトランジスタ
の、（ゲート幅）／（ゲート長）はある程度以上
の大きさが必要である。
〔効果〕
本発明は、以上述べたように、固体撮像装置の
各画素の信号読出し時に、ゲート領域を逆バイア
スさせる手段を設けたので、各画素の光蓄積電荷
を非破壊のまま信号を読出すことができ、各画素
の光電荷の蓄積時間を、ほど読出し周期まで長く
することも可能となり、また、各画素の光入力に
よるゲート電位上昇をリセツトする手段を設ける
ことにより、高感度のビデオ信号を得ることがで
きる。
また、ノーマリーオン形SITを用いることによ
り、製造容易で且つビデオ信号を大きくとれる固
体撮像装置が得られる。
【図面の簡単な説明】
第１図Ａは、従来の固体撮像装置の１画素を構
成するSITの断面図、第１図Ｂは、該装置全体の
回路構成図、第１図Ｃは、第１図Ｂに示した装置
の動作用信号波形図、第２図Ａは、本発明の固体
撮像装置の一実施例の１画素を構成するSITの断
面図、第２図Ｂは、該装置全体の回路構成図、第
２図Ｃは、該装置の動作用信号波形図、第３図
は、第２図Ｂに示した装置の動作原理を説明する
ための回路図、第４図Ａは、ダイオードDGの特
性図、第４図Ｂは、ノーマリーオン形SITの特性
図、第５図は、第３図に示した回路の動作を説明
するための波形図、第６図Ａは、本発明の他の実
施例の回路構成図、第６図Ｂは、その動作用信号
波形図、第７図は、第６図Ａに示した装置の動作
説明用波形図、第８図Ａ，Ｂは、更に他の実施例
の回路構成図及びその動作用信号波形図、第９図
Ａ，Ｂは、更に他の実施例の回路構成図及び動作
信号波形図、第９図Ｃは、第９図Ａに示した装置
の動作説明用波形図である。 図において、１はドレイン、３はソース、４は
ゲート、６はゲート電極、７はゲートコンデン
サ、２０-11，２０-12，……はノーマリーオン形
SIT、２１-1，２１-2，……は行ライン、２２-1，
２２-2，……は列ライン、２３-1，２３-2，……
は列選択トランジスタ、２４はビデオライン、２
６は垂直走査回路、２７は水平走査回路、３０
-1，３０-2，……はリセツトトランジスタ、３１
はリセツトライン、４０はリセツト回路、５０
-1，５０-2，……はリセツトトランジスタ、５１
はリセツト制御回路を示す。

Claims (1)

  1. 【特許請求の範囲】 １ 主電極間に配置されたチヤネル領域と、該チ
    ヤネル領域を制御するゲートコンデンサを備えた
    ゲートとからなるノーマリーオン型静電誘導形ト
    ランジスタを画素とし、該画素をマトリツクス状
    に配列した画素アレイと、該画素アレイの行方向
    に配列された各画素のゲートを共通に接続し行選
    択制御信号を印加する複数の行ラインと、前記画
    素アレイの列方向に配列された各画素の一方の主
    電極を共通に接続し列選択制御信号を印加する複
    数の列ラインとを配置し、各画素の光入力に対応
    する出力ビデオ信号をXYアドレス方式で読み出
    すようにした固体撮像装置において、前記行選択
    制御信号は、各画素のゲート領域を逆バイアス状
    態で光信号を読み出す電位レベルの読み出し信号
    を備えており、且つ前記行選択制御信号の読み出
    し信号による各画素の光信号読み出し後に、光入
    力によるゲート上昇電位をリセツトする手段を備
    えていることを特徴とする固体撮像装置。 ２ 前記リセツト手段は、前記行選択制御信号の
    読み出し信号に続く、ゲート領域を順バイアスす
    る信号で構成されていることを特徴とする特許請
    求の範囲第１項記載の固体撮像装置。 ３ 前記リセツト手段は、各画素の信号読み出し
    後、該画素の主電極の一方に、ゲート領域と該一
    方の主電極間を順バイアスする電位を印加する手
    段で構成されていることを特徴とする特許請求の
    範囲第１項記載の固体撮像装置。
JP58165237A 1983-09-09 1983-09-09 固体撮像装置 Granted JPS6058781A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58165237A JPS6058781A (ja) 1983-09-09 1983-09-09 固体撮像装置
US06/647,169 US4556909A (en) 1983-09-09 1984-09-04 Solid state image sensing device having a number of static induction transistors arranged in a matrix form
CA000462668A CA1217557A (en) 1983-09-09 1984-09-07 Solid state image sensing device having a number of static induction transistors arranged in a matrix form
DE3432994A DE3432994C2 (de) 1983-09-09 1984-09-07 Festkörper-Bildaufnahmewandler
FR848413789A FR2551917B1 (fr) 1983-09-09 1984-09-07 Dispositif de detection d'images a l'etat solide comportant des cellules a transistor d'induction statique disposees en matrice

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58165237A JPS6058781A (ja) 1983-09-09 1983-09-09 固体撮像装置

Publications (2)

Publication Number Publication Date
JPS6058781A JPS6058781A (ja) 1985-04-04
JPH0453149B2 true JPH0453149B2 (ja) 1992-08-25

Family

ID=15808463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58165237A Granted JPS6058781A (ja) 1983-09-09 1983-09-09 固体撮像装置

Country Status (5)

Country Link
US (1) US4556909A (ja)
JP (1) JPS6058781A (ja)
CA (1) CA1217557A (ja)
DE (1) DE3432994C2 (ja)
FR (1) FR2551917B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL191683C (nl) * 1977-02-21 1996-02-05 Zaidan Hojin Handotai Kenkyu Halfgeleidergeheugenschakeling.
JPS60143668A (ja) * 1983-12-29 1985-07-29 Res Dev Corp Of Japan カラ−用イメ−ジセンサ
US4665325A (en) * 1984-01-30 1987-05-12 Matsushita Electric Industrial Co., Ltd. Solid state image sensor with signal amplification
JPH0666446B2 (ja) * 1984-03-29 1994-08-24 オリンパス光学工業株式会社 固体撮像素子
JPS6181087A (ja) * 1984-09-28 1986-04-24 Olympus Optical Co Ltd 固体撮像装置
JPS61136388A (ja) * 1984-11-21 1986-06-24 Olympus Optical Co Ltd 固体撮像装置
US5771070A (en) * 1985-11-15 1998-06-23 Canon Kabushiki Kaisha Solid state image pickup apparatus removing noise from the photoelectric converted signal
CA1333091C (en) * 1985-11-15 1994-11-15 Hayao Ohzu Photoelectric transducer apparatus
US5737016A (en) * 1985-11-15 1998-04-07 Canon Kabushiki Kaisha Solid state image pickup apparatus for reducing noise
JPS6442992A (en) * 1987-08-08 1989-02-15 Olympus Optical Co Solid-state image pickup device
US5737740A (en) * 1994-06-27 1998-04-07 Numonics Apparatus and method for processing electronic documents
JP3774499B2 (ja) 1996-01-24 2006-05-17 キヤノン株式会社 光電変換装置
US6882022B2 (en) * 2003-09-04 2005-04-19 Isetex, Inc Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515229A (en) * 1978-07-18 1980-02-02 Semiconductor Res Found Semiconductor photograph device
JPS58105672A (ja) * 1981-12-17 1983-06-23 Fuji Photo Film Co Ltd 半導体撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233632A (en) * 1977-11-07 1980-11-11 Hitachi, Ltd. Solid state image pickup device with suppressed so-called blooming phenomenon
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
US4427990A (en) * 1978-07-14 1984-01-24 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor photo-electric converter with insulated gate over p-n charge storage region
JPS5518064A (en) * 1978-07-26 1980-02-07 Sony Corp Charge trsnsfer device
JPS56165473A (en) * 1980-05-24 1981-12-19 Semiconductor Res Found Semiconductor pickup device
JPS585086A (ja) * 1981-07-01 1983-01-12 Matsushita Electric Ind Co Ltd 固体撮像装置
JPS59108460A (ja) * 1982-12-14 1984-06-22 Olympus Optical Co Ltd 固体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515229A (en) * 1978-07-18 1980-02-02 Semiconductor Res Found Semiconductor photograph device
JPS58105672A (ja) * 1981-12-17 1983-06-23 Fuji Photo Film Co Ltd 半導体撮像装置

Also Published As

Publication number Publication date
CA1217557A (en) 1987-02-03
DE3432994A1 (de) 1985-04-04
DE3432994C2 (de) 1986-09-18
FR2551917A1 (fr) 1985-03-15
JPS6058781A (ja) 1985-04-04
FR2551917B1 (fr) 1992-02-14
US4556909A (en) 1985-12-03

Similar Documents

Publication Publication Date Title
US4688098A (en) Solid state image sensor with means for removing excess photocharges
JPS59108468A (ja) 固体撮像装置
JPH0453149B2 (ja)
US4223330A (en) Solid-state imaging device
EP0022323B1 (en) Solid-state imaging device
JPH0824351B2 (ja) 固体撮像装置
JPH0414545B2 (ja)
US4500924A (en) Solid state imaging apparatus
US4616249A (en) Solid state image pick-up element of static induction transistor type
JPS6147662A (ja) 固体撮像装置
JPH0443428B2 (ja)
JPH02304973A (ja) 固体撮像装置
JPS60254886A (ja) 固体撮像装置
JPH02208974A (ja) 固体撮像装置
JPS6058779A (ja) 固体撮像装置
JPH05244513A (ja) 光電変換装置及びその駆動方法
EP0029367B1 (en) Solid state imaging apparatus
JPS60105272A (ja) 固体撮像装置
JPH0347624B2 (ja)
JP2758739B2 (ja) 固体撮像装置の駆動方法
JPH0746839B2 (ja) 光電変換装置
KR830000575B1 (ko) 고체촬상 장치
JPS60219876A (ja) 固体撮像装置
JPS6058778A (ja) 固体撮像装置
JPS61163776A (ja) 固体撮像装置