JPS60105272A

JPS60105272A - 固体撮像装置

Info

Publication number: JPS60105272A
Application number: JP58213488A
Authority: JP
Inventors: Hidetoshi Yamada; 秀俊山田
Original assignee: Olympus Corp; Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1983-11-14
Filing date: 1983-11-14
Publication date: 1985-06-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は静電誘導形トランジスタを備える固体撮像装置
に関するものである。

発明の背景技術近時、固体撮像装置とし℃はＣＣＤ、ＢＢＤ等の電荷転
送素子を用いるものや、ＭＯＳ　）ラノジスタを用いろ
ものなどが広く用いられている。しかし、これらの固体
撮像装置は電荷転送時に電荷の洩れがあること、光検出
感度が低いこと、集積度が上がらないなどの問題がある
。斯様な問題を一洋に解決するものとして、靜電銹導形
ト４ノジスタ（５ｔａｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔ
ｒａｎｓｉｓｔｏｒ　；以下ＳＩＴと云う）を用いたも
のが新たに提案され℃いろ。例えば、特開昭５５−１５
２２９号公報には、マトリックス状に配列したＳＩＴの
ソースを行ラインに接続し、ドレインを列ラインに接続
し、ｒ−トをクリアライ／に接続した固体撮像装置が示
されている１、また、ＳＩＴを光検出素子及びスイッチ
ング素子として一つの画素を構成した固体撮像装置が、
特開昭５８−１０５６７２号公報に提案され（いる。本
発明者は、更に、上記固体撮像装置を改良し、／−マリ
−・オフ形ＢＩＴを用いることにより高感度、且つ、製
造容易とした固体撮像装置を特願昭５８−１６５２３７
号忙よつ℃提案している。

上記本発明者の提案した固体撮像装置は２行選択制御信
号を印加する複数の行ラインと１列選択制御信号を印加
する複数の列ラインと１列ラインに接続された一方の主
電極と共通に接続された他方の主電極と主電極間に配設
されたチャネル領域とゲート領域とからなる画素を構成
する静電誘導形トランジスタと、上記トランジスタのタ
ート領域と行ラインとの間に接続されたコンデンサと。

前記画素の信号読出し時にゲート領域を逆バイアスさせ
る手段とを備え、光入力による蓄積電荷を非破壊のまま
画素信号を読出し、各画素の光電荷の蓄積時間を大にし
℃高感度のビデオ信号を得るようにするものである。

第１図（Ａ）は、かかる固体撮像装置の１画素を構成す
るＳＩＴの断面図であり、第１図（Ｂ）は固体撮像装置
全体の回路構成図である。ＳＩＴは、第１図ＴＡ）に示
すように、ドレインを構成するｎ＋シリコン基板ｌ上に
、不純物濃度の低いｎ−プリコノエピタキシャル層２を
成長させ、このエピタキシャル層２０表面に、熱拡散法
などによりｎ＋ソース領域３、ｐゲート領域４，４を形
成する。ゲート領域４上忙は８Ｉ（ｈ等の絶縁層５が被
着され、更にその上に被層された’Ｉ−）電極６と釦工
りコンデンサ７が形成されている。８は両グート％Ｌ極
６，６に接続されたゲート端子である。９は各セルを構
成する単位ＳＩＴを分離するために形成された埋込絶縁
物などからなる分離領域である。ｎ−エピタキシャル層
２はＳＩＴのチャネル領域を構成するものである。

このような構成のＳＩＴにおいて光入力が与えられると
、チャネル領域２内あるいはゲート空乏層内で、正孔−
電子対が生成され、このうち電子は接地されたドレイン
１に流れ去るが、正孔は信号蓄積ゲート領域４に蓄積さ
れ、これに接続されたゲートコンデンサ７を充電し、ゲ
ート電位をΔＶＧだけ変化させる。ここでｙ−トコノブ
／す７の容量をＣａとし、光入力罠工つ”Ｃ発生され、
信号蓄！ｐｔゲート領域４に蓄積された電荷をＱＬとす
・ると。

Δｖａ　＝　ＱＬ　／　Ｃａとなる。ある蓄積時間が経
過した後、ゲート端子８にゲート読出しパルスＶφＧが
与えられると、デート電位はＶφＧにΔＶｃが加わった
ものとなり、信号蓄積ゲート領域４とソース領域３との
間の電位は低下し′ｃ窒乏層が減少し、ソース・ドレイ
ン間に元人カシこ対応したドレイ／α流が流れる。この
ドレイ７１電流は、ＳＩ’ｒの増幅作用のためΔＶｃが
増幅変倍されたものとなり、大きなものとなる。なお、
ＳＩＴのソースとドレインとを入れ替え℃も同様の動作
をするものである。

第１図（Ｂ）に示すように、上記構成のノーマリ−オフ
形のＳ　Ｉ　Ｔ　２０−ｔ＋　＋　２Ｏ−１ｚ　、　・
−＝−＝　２０１ｎｎが。

マトリックス状に配列され、ＸＹアドレス力弐により信
号を読出すように構成され℃いる。すなわち、各画素を
構成する８ＩＴのドレインは接地され、Ｘ方向に配列さ
れた各行のＳＩＴ群のｙ−ト端子は１行ノイｙ２１−１
．２１−ｚ、・・・・・・・・・２１−ｍにそれぞれ接
続されている。またＹ方向に配列された各列の８ＩＴ群
のソースは１列ライン２２−ｓ　、　２２−２　。

・・・・・・・・・２２−ｎに接続され、これらの列ラ
インは、それぞれ列選択用トランジスタ２３−ｓ　、　
２３−２　、・・・・・・・２３−ｎを介し１：、ビデ
オライン２４に共通に接続されている。ビデオライン２
４には負荷抵抗２５を介して、ビデオ電圧ＶＢが加えら
れている。

そして２行ライン２１−１．２１−ｚ　、・・・・・・
・・２１−ｍは垂直走査回路２６に接続され、それぞれ
信号φＧ１゜φＧ２．・・・・・・・・・φＧｍが加わ
るようになっている。また。

列選択用トランジスタ２３−１．２３−２　、・・・・
・・・・・２３−ｎのゲート端子は、水平走査回路２７
に接続され、信号φ８１．φ８２．・・・・・・・・φ
ｓｎが加わるように４１１ＩＪＸ、されている。

次に、第１図（Ｃ）に示した波形図に基づいて、垂直走
査信号φＧ及び水平走査信号φＢについ℃説明する。行
ラインに加えられる信号φＧｌ、φＧ２．・・・・・・
・・・は、小さい振幅電圧ＶφＧと、それより大きい振
幅電圧ＶφＲより成るもので、一つの行ラインの走介期
間ｔｕＯ間はＶφＧ１次の行ラインの水平走査に移るま
でのブランキング期間ｔＢｔ、　ＫはＶφＲの値になる
ように設定され℃いる。列選択用トランジスタのゲート
端子に加えられる水平走査信号φ８１．φＢ２゜・・・
・・・・・・φｓｎは列ラインを選択するための信号で
、低レベルは列選択用トランジスタをオフ　（ＯＦＦ　
）　。

高レベルはオン（ＯＮ）する電圧恒圧なるように設定さ
れ工いる。

第１図（ＢＪに於いて、上記垂直走査回路２６の作動に
より垂直走査信号φＧ１が電圧ＶφＧになると行ライン
２１−１に接続されたＳＩＴ群が選択され、上記水平走
査回路２７より出力される水平走査信号φＳ１゜φ９２
．・・・・・・・・・φＢｎにより水平選択トランジス
タ２３−１　。

２３−２．・・・・・・・・・２３−ｎが１＠次にオン
（ＯＮ〕すると。

順次Ｓ　Ｉ　Ｔ２Ｏ−＋ｔ、　２Ｏ−１ｔｓ−・−・２
Ｏ−ｓｎの元信号がビデオライノ２４より出力される。

続い℃、上記ＳＩＴ群は垂直走査信号φＧ１が高レベル
の電圧ＶφＲになったとき、リセットされる。

次に、垂直走査信号φＧ２が電圧ＶφＧになると行ライ
ン２１−２に接続されたＳＩＴ群が選択され、水平走査
信号φ８１．　φ８！ｌ・−・・・・・・・φ８ｎによ
り５ＩＴ２０−２１　、２０−２２　、２Ｏ−ｚｎの光
信号が順次読出され、続いてリセットされる。

以下、同様にして順次各画素の光信号が読出され、１フ
イールドのビデオ信号が得られる。

ところで、上述の固体撮像装置には次に示す様な欠点を
有する。即ち、一般に撮像装置に入射する光量なｐ、こ
れに対する出力をｖＯとするとｖＯは。

ｖｏ＝　ｋｐｒ　で示される関係にある。ここで、には
比測定１１Ｌｒはガンマ値と称される値である。好適な
撮像特性を得ろ為には、ガノマ匝が１（即ち。

上記ｐとＶｏが比例すること）乃至０．７程度であるこ
とが望ましい。通常の固体撮像装置では入射光量によっ
て発生ずる電荷Ｑを容量ＣＢに蓄積しその時の電圧〜’
＝Ｑ／ＣＲを出力するようになつ℃いる為。

入射光量と出力は比例する。ところがＳＩＴを用いた固
体撮像装置では、上述したようにダート電位の変化分Δ
ｖＧにより変化するドレイン電流ＩＤを出力としている
。この１°レイン電流Ｉｎはゲート電圧ＶＣに対（−で
次式で表わされ、指数関舷で変化することが知られ℃い
る。

■Ｄ−ＩＯｅａｖＧ・・・・・・・・・・・・・・・・
・・・・・・・　（１）ここでｒ　”Ｏは構造及び不純
物密度分布で決まる量、ａは定数である。この為、入射
光量ｐに対する出力ｖｏの特性はＩｆｆ！２図で示すよ
うにガンマ値が１より大きいものとなる。これは被写体
の暗い部分はすべて暗くなってしまう一方、明るい部分
ではそれが強調され℃撮像されることＫなり好ましくな
い特性である。通常、量体装置では、ガンマ値を１より
やや小さくシ、被写体の明暗の階調を圧縮することが好
ましい。この為、ＳＩＴを用いた撮像装置におい℃もガ
ンマ値を小さく制御することか望まれる。

更に、上述の提案された固体撮像装置には次に示す欠点
がある。即ち、ＳＩＴのグー）　電圧ＶＣに対してドレ
イン電流ＩＤは第３図に示す特性となる。

いま、ドレイン電流ＩＯが実用上０となる／〜ト′１１
を圧をｖＧｏとする。５ＩＴＯり′−トに垂直走査回路
φＧが加わる時の動作について説明する。上記垂直走査
信号φＧが高レベルの電圧ＶφＲとなることによりＳＩ
Ｔがリセットされる時、コンデンサＣＧを介してｒ−ト
・ドレイノ間のＰＮダイオードに＋１方向電流が流れ、
このコンデンサは電圧（ＶφＲ−φＢ）まで充電される
。その後、光照射により電荷ＱＬが蓄積り、Ｐ−ト電圧
ｖＧはΔＶａ＝ＱＬ／ＣＧだけ上Ｊ７し１次式のように
なる。

Ｖａ　＝　（−Ｖφｎ　＋　１６１　＋ΔＶａ　）尚、
φＢは順方向障壁電圧である。

その後、垂直走査信号φＧが電圧ＶφＧになると、ゲー
ト電圧Ｖｃは次式のようになる。

ＶＧ＝（−ＶφＲ＋ｄＢ＋ＶｄＧ）ここで、電圧Ｖφｎ、ＴｉＬ圧ＶφＧは光照射が全くな
いときにＦレイン電流ＩＤが丁度、オフ（ＯＦＦ）にな
るよう番’ｃ、１．１１ＪちＶＧｏ−（”＋６Ｒ＋φＢ＋Ｖ（ｉＧ）となるように運
ばれる。いま、５ＩＴ２０−１１の信号を読出す揚台に
ついて’４Ｍする。垂直走査信号φＧｓは電圧ＶφＧと
なつ℃おり、ゲート電圧ＶＧは。

次式のようになる。

ＶＧ　＝　（−ｖφａ　＋　φＢ　＋　ΔＶＣ＋　Ｖφ
Ｇ　）ここで、ＶφＧ−ＶＧＯ＝ΔＶφＧ≧０　である
。

−万＋　Ｓ　Ｉ　Ｔ２Ｏ−２１，２０−３１、−−−−
−−−−・２０−１１１１では垂直走査信号φＧ２．　
φＧａ、・・・・・・・・・φＧｍは全てｏ、Ｖであり
。

ＶＧ＝　（ＶＧＯ−Ｖφａ　＋　ΔＶφａ　）である。

ここで、ゲート電圧Ｖｃについて。

ＶｊＧ　ｖｃｏ＝　”ＶｄＧ　−ＶφＧであれば、この
ＳＩＴのソース・ドレイン間のドレイノミ流ＩＤは色れ
ず、垂直走査信号φＧが電圧ＶφＧとなっている５ＩＴ
２０−ｓｓの光信号だ番すが選択され読出される訳であ
る。

ところで、Ｓ　Ｉ　Ｔ　２０−２１．２０−３１．　・
−旧２Ｏ−ｒｒｕ　ヘの入射党員が極め℃大きいと、そ
れらのＳＩＴに於いて、ΔＶφａ　）　ＶφＧ　となり
、ドレイノミ流Ｉｏが生ずる。この為、５ＩＴ２０−１
１の信号を読出そうとじ℃も強い光入射のため同一の列
ライン２２−１Ｋ接続されたＳ　Ｉ　Ｔ　２０２１　、
２０−３１、−・−・−・２０−ｍ−５の信号も同時に
混入することになる。この非選択画素からの信号混入の
ため、露光量が大きい時には王宮な撮像を行なうことが
できない。上述の不具付を対策する為に、挽出すための
電圧ＶφＧを順次太き（することにより軽減することも
できろが、これは同時に電圧ＶφＢも太き（する必要が
あり、ｙ−ト逆バイアス電圧が増加するためゲート逆耐
圧から制約がある。

発明の目的本発明は１画素信号の読出し時に簡単な構成によりガン
マ値を小さく制御し、良好な撮像特性を備える固体撮像
装置を提供することを目的とする。

本発明の他の目的は、露光量の大きいときにも良好な画
像を撮影することができろ固体撮像装置を提供する。

発明の概要本発明の固体撮像装置は、−画繋を構成ずろＳＩＴのソ
ースを列ライノ忙、またタート領域をコノデノサを介し
て列ラインに直交する行ラインに接続し１行ライン及び
列ラインにはそれぞれ行選択制御信号及び列選択制御信
号を印加するとともに、一画素のリセット期間と読出し
期間との間に画素における蓄積電荷の一部をクリアーす
る期間とを設けるように駆動するものである。

実施例以下１本発明の実施例について説明する。

第４図（Ａ）は１本発明の固体撮像装置の一実施例を示
す全体の回路構成図である。尚１本実施例におい℃は、
一画素を構成するＳＩＴの断面構造及びその全体の回路
構成図は、上述の第１図（Ａ）及び同図（８１と同様で
あるので、その説明は省略する。

本発明の実施例の特徴は、垂直定食回路２６が、後述す
る第４図（Ｂｌに示すような垂直走査信号φＧを与える
ように構成されていることにある。

第４図（Ｂ）は１本発明の動作用信号波形図であり。

水平走査信号φＢ、垂直走査信号φＧ及び各ＳＩＴ画素
でのゲート電位変化を示す。１１４図（Ｂ）から判明す
るように、垂直走査信号φＧ＋、φＧ２．　φＱ３．・
・・は振幅が読出し電圧ＶφＧと、リセット′電圧Ｖφ
Ｒ及びその中間の値をもつクリアー電圧ＶφＣの３つの
成分から成り、成る１つの行ラインの走査期間Ｌｉ２Ｏ
間は読出し電圧Ｖ２Ｏ３次の走査に移るまでのブラッキ
ング期間ｔＢＬにはリセット電圧ＶφＲの値となり、他
のラインの水平走査後のブラッキング期間ｈｕ、にはク
リアー電圧ＶφＣの値となる。

水平走査信号φ８１．φ８２．φｌＩ３．・・・・・・
・・は列ライン２２−＋　、　２２−ｚ　、　２２−８
　、　・−−２１−ｎを選択するための信号であり、低
レベルでは列選択トランジスタ２３−１．２３−２　、
２３−ｓ　、　−−−−−−−−−２３−ｎをオフ（Ｏ
ＦＦ）Ｌ。

高レベルではオン（ＯＮ）する電圧とする。

次に、第４図（Ａ）及び同図（Ｂ）を参照し１本実施例
の動作について説明する。いま、５ＩＴ２０−１１　に
は通常の強さの光が入射し、そし′ｃＳＩＴ２０−２１
には極めて強い光が照射しているものとする。第４図（
Ｂ）に示す動作用信号波形図に於ける電圧ＶＧ１及び電
圧ＶＧ２　ハ夫ｋ　Ｋ　Ｓ　Ｉ　Ｔ２Ｏ−１１及びＳ　
Ｉ　Ｔ２Ｏ−ｚ＋の夫々のｙ−トａ位変化を表わす。時
刻ｔ１に垂直走査信号φＧ１がリセット電圧ＶφＲＦＣ
なるとコンデンサ７を介し１：　Ｓ　Ｉ　Ｔ　２０−ｓ
＋のゲートにリセット電圧ＶφＲが印加される。上述の
第１図（Ａｌに示した１画素を構成するＳＩＴの断面図
から分かるようにＳＩＴのゲート４とドレイン１とはＰ
Ｎダイオードを構成している。従って、ゲート・ドレイ
ン間の電圧が順方向障壁電圧φＢ（ンリコノの場合、お
よそφＢ＝０．６Ｖ〕を越えると上記ゲート・ドレイン
間に順方向電流が流れる。この為、上記コンデンサ７に
は急速に電圧（ＶφＲ−φＢ）まで充電され。

ＶＧＩ”φＢとなる。欠に２時刻ｈｌｃ垂直走査信号φ
Ｇ１がＱＶになるとゲート・ドレイノ間ダイオードは逆
バイアスされる為、電流は流れない。この為、上記コン
デンサ７の間忙は電圧（ＶφＲ−φＢ）が保たれｐ　Ｖ
Ｇｔ　＝（ＶφＲ＋φＢ）となる。

次に１時刻ｔ３には垂直走査信号φＧ１がクリアー電圧
ＶφＣとなり、ゲート電圧ＶＧ＋もクリアー電圧ＶφＣ
だけ上昇するが、ｙ−トは逆バイアスされたままであり
電流は流れない。

一方、８ＩＴ２０−２１に於いては、垂直走査信号φＧ
２がリセット電圧ＶφＲとなる為１時刻１＋に於ける５
ＩＴ２（ｉｎと同様にタート・ドレイン間電流が流れる
。この為２時刻ｔ４に於い℃、垂直走青信号φＧ２がＯ
ｖとなった時には、ｙ−ト電圧ＶＧ２は電位＜−ＶφＲ
＋φＢ）にリセットされる。

次に、垂直走査信号φＧ２がクリアー電圧ＶφＣとなる
時刻ｔ５までに、８ＩＴ２０−２１には極め℃強い光が
入射している為Ｋｒ−）電圧ＶＧｘは、Δｖ６だけ上昇
している。ここで、クリアー電圧ＶφＣが加わると、ｆ
−）電位は順方向障壁電圧φＢを越えろ為。

ゲート・ドレイン間には順方向電流が流れる。この為１
時刻ｔ６にはｙ−ト電圧ＶＧ２は電位（−ＶφＣ＋φＢ
）まで低下する。この後、垂直走査信号φＧ２がクリア
ー電圧ＶφＣとなる毎に上記のクリアー動作が繰り返さ
れ、ｙ−ト電位ＶＧｚは強い光照射忙もかかわらずそれ
程に上昇しない。

−力、５ＩＴ２０−１１に於いては１次の読出し時刻ｔ
７までに光照射のためゲート電位ＶＧＩはΔｖＧだけ上
列している。また＋　Ｖｆ＃ｔ７に於いては、垂直走査
信号φＧ１が胱出し電圧ＶφＧとなる為、ダート電位は
ｖＧｏＪ、す、ΔＶＧだけ上昇している。ここで。

ＶＧＯは上述したようにＳＩＴのドレイ／電流ＩＤが０
となるタート電圧である。この為、水平走査信号φ８１
により列選択トランジスタ２３−１がオン（ＯＮ）する
と、Ｓ　Ｉ　Ｔ　２０−１１のドレイ／電流が列ライン
２２−１を介して負荷抵抗２５０間に読出される。ここ
で、５ＩＴ２０−２１に於い℃は１時刻ｔｙにゲート電
位がクリアーされた直後である為、　Ｓ　Ｉ　Ｔ２Ｏ−
１２。

２Ｏ−ｔ３．・・・・・・・・２０−ｍｎについても上
述の動作が繰り返えされ、信号混入のないビデオ信号を
得ろことができる。

第５図（Ａｌは本発明の固体撮像装置に於ける第４図（
Ｂ）に示したような垂直走査信号を与える垂直走査回路
の一実施例な示し、ｎチャンネルＭＯＳトランジスタ（
以下、　Ｎ　−Ｍｏｗ　Ｔｒ　と称す）　Ｋより構成し
た垂直走査回路の回路構成図である。第５図（Ｂ）は、
上記垂直走査回路の動作用信号波形図を示す。更に、第
５図（Ｃ）は、この垂直走査回路の信号立上が９・信号
立下がりを改善する為の一実施例を示す回路構成図であ
る。

第５図（Ａ）に於いて、ソフトレジスタ回路３０は。

−膜外のシフトレジスタ３０−ｓ、　３０−２　、・・
・・・・・・・３０−ｍから成る。上記シフトレジスタ
回路３０のクロックパルス入力端子３１には垂直走査周
波数を有するクロックパルスＣＫが印加される。また、
上記シフトレジスタ回路３０の入力端子３２には、この
ソフトレジスタ回路３０を動作開始させるスタート信号
φＨｉｎが印加されるよう罠なっており、出力端子３３
−１．３３−ｚ、・・・・・・・・・からは上記スター
ト信号φＭｉｎが垂直走査同期ずつ遅延された遅延信号
φＨ１。

φＨ２、・・・・・・・・・が送出されるよう釦なって
いる。

入力端子３４には、垂直走査のブランキノグ期間のみＨ
ｉｇｈレベルとなる信号φＢＬが印加されろようＫなっ
ている。ＮＯＲ回路３５Ａの一方の入力側は上記入力端
子３４が接続され、ＮＯＲ回路３５Ｂ。

３５Ｃの一方の入力側は、上記入力端子３４．Ｊ：リイ
／バータ３６を介し″ｃ接続されている。更忙、上記Ｎ
ＯＲ回路３５Ａ、３５Ｃの他力の入力側は、上記出力端
子３３−１よりイノノ・−夕３７を介して接続されてい
る。また、ＮＯＲ回路３５Ｂの他方の入力ＩＩＩには。

上記出力端子３３−１が接続されている。更に、上記Ｎ
ＯＲ回路３５Ａ、３５Ｂ、　３５Ｃの出力側には、Ｎ−
ＭＯＳ　Ｔｒ　３８Ａ、３８Ｂ、　３ｓｃの夫々のゲー
トに接続され、上記Ｎ−ＭＯ８Ｔｒ　３８Ａ、３８８．
３８Ｃの夫々のソースには、入力端子３９．４０．４１
が接続され読出し電圧ＶφＧ、クリアー電圧ＶφＣ，リ
セット電圧Ｖ１１Ｒが印加されるよう釦なっている。更
に。

上記Ｎ　−ＭＯＳ　Ｔｒ　３８Ａ　、３８８　、　３８
Ｃのドレインと、２個連結したＮ−ＭＯＳ　Ｔｒ　３８
Ｄ、　３８ｇの該Ｔｒ３８Ｄのソースとを接続し、上記
Ｎ−ＭＯ８Ｔｒ３８Ｅのドレインを接地するとともに、
夫々のゲートに上記イノバ〜り３６及び３７の出力側を
接続し℃夫々、信号φＢＬ及び遅延信号φＨ１を印加す
るようになっている。また、上記Ｎ−ＭＯ８Ｔｒ３８Ａ
乃至３８Ｃと３８Ｄとの接続点には垂直走査信号φＧ１
を授受する出力端子３９−１を設ける。更に、シフトレ
ジスタ３０−２の系統にも上述のシフトレジスタ３０−
１と同様にイ／バータ３７．　Ｎ−ＭＯＳ　Ｔｒ　３８
Ａ乃至３８Ｅ及び出力端子３９−２を設は垂直走査信号
φＧ２を（４７るように構成する。

第５図［Ｂ）を参照しＣ！Ｉ！１１作を説明する。

上記ＮＯＲ回路３５Ａに於いて、論理式φＨ＋φＢＬ＝
φ■・φＢＬ　（但し、＋は論理和ＯＲ，・は論理積Ａ
ＮＤ、−は否定な表わすンで表わされる信号が、同様に
上記Ｎ０Ｒ１路３５ＢにはφＨ・φＢｌ。

が、更に、同様に上記ＮＯＲ回路３５ＣにはφＨ・φＢ
Ｌが夫々に出力され１：Ｎ−ＭＯＳ　Ｔｒ　３８Ａ、３
８Ｂ。

３８Ｃのゲートに印加される。

いま、第１段目のシフトレジスタ回路３０−＋。

３０−２．・・・・・・について第４図（Ａｌを参照し
つつ説明する。行ライン２１−１の水平走査期間には、
Ｎ−ＭＯ８Ｔｒ　３８Ａ　がオフ（ＯＮ　）　、　Ｎ−
ＭＯＳ　３８Ｂ、３８Ｃ。

３８ｇが全てオフ（ＯＦＦ）となる為、出力端子３９−
１には読出し電圧ＶφＧが出力される。これに続（ブラ
ンキング期間罠は、信号φＩＩＩ・φＢＬがＨｉｇｈレ
ベルとなる為に出力端子３９−１にはリセット電圧Ｖφ
Ｒが出力される。他の行ライン２１−ｚ、　２１−ｓ　
、・・・・・・の水平走査期間には、上記ＮＯＲ回路３
５Ａ、３５Ｂ。

３５Ｃの何れの出力もＨｉｇｈレベルとならない為、上
記Ｎ−ＭＯ８Ｔｒ　３８Ａ、　３８Ｂ、　３８Ｇは何れ
もオフ（ＯＦＦ）、また、　Ｎ−ＭＯ８Ｔｒ　３８Ｄ、
　３ｓｇはオフ（ＯＮ）となるため出力端子３９−１は
Ｏｖとなる。

続いｉ：、ブランキング期間には、信号φＨ１・φＢＬ
がｆ（ｉｇｈ　Ｖベルとなり、上記Ｎ　−Ｍ　ＯＳ　Ｔ
ｒ　３８Ｂ　がオｙ（ＯＮ　）　、　Ｎ−１ｖｉ０８　
Ｔｒ　３８Ａ、　３８Ｃ，３８Ｄがオフ（ＯＦＦ）とな
り出力端子３９−１にはクリアー電圧ＶφＣが出力され
る。

上述のようにして、第４図＋Ｂ＋で示されるような垂直
走査信号φＧＩ、φＧ２．・・・・・・・・・が夫々の
出力端子３９−＋　、　３９−２　、・・・・・・・よ
り出力される。尚、上ｆｌｅＮＯＲ回路３５Ａ、３５Ｂ
、３５Ｃは、第５図（Ｃ）に示すようＫ。

グーストラップ型回路で構成することによって。

信号立上がり及び信号立下がりの速い良好な信号を得る
ことができる。。

上述したよう圧水発明に於い工は、各画素のＳ　Ｉ　Ｔ
　２０−１１．２０−１２．−−−−−・−２０−ｍｎ
をリセツ）電圧Ｖｔａによりリセットした後、読出し電
圧ＶφＧＫより読出しを行なうまでの期間にその中間の
クリアー電圧ＶφＣを繰り返し印加することにより、露
光量が小さいときには影響を及ぼさず、露光量が太きい
ときＫは、それにより蓄積した電荷の一部をドレイ／に
流し去ることによって、ガンマ値を小さくし、また、非
選択画素への信号混入を防ぐものである。

第６図は本発明の固体撮像装置による入射光量対出力特
性図を表わす。上記特性図に於いて、読出し電圧ＶφＣ
＝ＳＶ、リセット電圧ＶφＲ＝　１４Ｖとし。

（１）特性Ａは、り！Ｊ７−電圧ｖ＊ｃ　＝　ｏ　ｖ（
２）　特性Ｂは、９す７−電ＥＥＶＩＣ＝８Ｖ（３）　
特性Ｃは、り！１７−ｔＪｔ圧ｖφｃ　＝　９　Ｖ（４
）　特性りは、９９７−電圧ＶｌｌＣ＝＝１０Ｖである
場合の夫々の入射光量対出力特性を表わす。

上述したように、クリアー電圧ＶφＣを印加することに
よりガンマ値を小さくすることができ、非選択画素への
信号混入な防止することができ非選択信号の減少を達成
できる。

第７図（Ａ）は１本発明の固体撮像装置の更に他の実施
例を示す全体の回路構成図である。本実施例に於い℃、
上述の実施例左回−の機能を備える部材は同一の符号を
付記しその説明は省略する。本実施例は、各画素を構成
するＳ　Ｉ　Ｔ　２０−１１．２０−１２゜・・・・・
・２０−ｍｎの夫々のドレインを接地せず、クリアー信
号発生回路４０に一括して共通に接続する。

第７図（Ｂ）は１本実施例の動作用信号波形図を示し、
垂直走査信号φＧｌ、φＧ２．・・・・・・　は行ライ
ン２１−１．２１−２　、−・・・・・　に印加され、
上述の本発明者が既に提案した固体撮像装置の動作用信
号波形図。

即ち、第１図（Ｃ）に示される信号と同様である。クリ
アー信号φＣは、クリアー信号発生回路４０より各画素
を構成するＳ　Ｉ　Ｔ　２Ｏ−ｓｔ　、　２Ｏ−１ｘ　
、　−−−−−−２０−ｍｎのドレインに印加される。

各行ライン２１−１．２１−ｚ　。

・・・・・・２１−ｎの水平走査期間ｔＨにはＯｖ、こ
れに続（ブランキング期間ｔｎｔ、　Ｋはクリアー電圧
（−ＶφＣ）の電圧をとる。

次に１本実施例の動作の説明をする。

垂直走査信号φＧｌが読出し電圧ＶφＧＫなると。

行ライン２１−１に上記読出し電圧ＶφＧが印加され。

また垂直走査信号φＧ！がＨｉ　ｇｈレベルになること
によって列選択トランジスタ２３−１がオノ（ＯＮ）と
なり＋　Ｓ　Ｉ　Ｔ　２０−１１　の信号が読出される
。

続い℃、上記垂直走査信号φＧｌがリセット電圧ＶφＲ
となると、５ＩＴ２０−１１のゲート°領域にはコノデ
ノサ７を介して電圧ψφＢが印加されｒ’ｆ　ｈ・ドレ
イン間ダイオードには（ｖ′φＲ＋ｖφＣ）の順方向電
圧が加わる。この為、　８　Ｉ　Ｔ　２０−ｎ　のゲー
トは電位（−ＶφＲ−ＶφＣ＋φＢ〕までリセットされ
る。

その後、他の行ライン２１−２．２１−ｓ　、・・・・
・・・・・２１−ｎ　の水平走査後のブランキング期間
ｔＢＬには、垂直走査信号φＧ１はＯｖであり、クリア
ー信号φＣはクリアー電圧（−ＶφＣ）となる為、ゲー
ト・ドレイン間は電圧（−Ｖ１６０　＋　ＩＩＩＢ　）
又は該電圧（−Ｖφｃ　＋　ｄＢ）以下までクリアーさ
れる。更に、再び垂直走査信号φＧｔが読出シ電圧ＶＩ
ＩＧ　Ｋナルト、Ｓ　Ｉ　Ｔ　２０−１１の信号が読出
される。このようにして上述の一実施例と同様の動作が
行なわれる。

本実施例に於いては、上記クリアー信号発生回路４０が
新規に必要となるが、垂直走査信号φＧは上述の一実施
例より簡単になり、垂直走査回路は一層、簡潔な構成と
なる。

尚、クリアー信号発生回路４０は固体撮像装置内に設け
ずに外部の駆動回路より与えることもできる。

発明の効果本発明の固体撮像装置によれば、静電誘導形トランジス
タを光検出及びスイッチング素子として一画素な溝底し
た固体撮像装置に、一画素のリセット期間と読出し期間
とを設ける駆動手段を備えさせることによりガンマ値の
小さい、良好な入射光量対出力特性を有する固体撮像装
置を得ることができる。更に、一部の画素に極めて強い
光照射があった場合でも、非選択画素からの信号混入の
ない固体撮像装置を簡単な構成により得ることができる
。

上述したように１本発明の固体撮像装置は極め１：攪れ
た撮像特性を実現することができろ。

【図面の簡単な説明】

第１図（〜は、従来の固体撮像装置のｌｌ１ＩＩｉ素を
構成するＢＩＴ断面図、第１図（Ｂ）は、該装置の全体
の回路構成図、第１図（Ｃ）は、該装置の動作用信号波
形図、第２図は、一般的な入射元段対出力特性図、第３
図は、一般的なゲート電圧対Ｆレイン電流特性図、第４
図（Ａｌは１本発明の固体撮像装置の一実施例を示す全
体の回路構成図、第４図ｆＢ）は。該装置の動作用信号波形図、第５図ＩＡＩは１本発明の
固体撮像装置の他の実施例を示す回路構成図。第５図（川は、該装置の動作用信号波形図、第５図（Ｃ
）は、該装置のＮＯＲ回路の一実施例を示す回路構成図
、第６図は１本発明の固体撮像装置の入射光量対出力特
性図、第７図（Ａ）は１本発明の固体撮像装置の更に他
の実施例な示す全体回路構成図。第７図（Ｂ）は、該装置の動作用信号波形図である。４・・・ゲート領域、７・・・コツプ／す。２０−１１　、２０−１２　、−＝−２０−ｍｎ−８Ｉ
　Ｔ　。２１−１．２１−　ｚ　、・・・・・・・・・２１−ｍ
　・−・行ライン。２２−＋　、　２２−２　、　・＝＝−２２−ｎ　・・
・列ライン。２３−＋、　２３−２＋・・・・・・２３−ｎ・・・列
選択用トラ７ジスタ。２４・・ビテオライノ。２６・・・垂直走査回路、２７・・・水平走を回路。４０・・・クリアー信号発生回路な表わす。第１図（Ａ）（Ｂ）第１図（Ｃ） ■Ｇ融２図　第３図第５図（Ａｌ第５図相対入射光量　Ｐ→ 第７図第７図（Ｂ）

Claims

【特許請求の範囲】

（１）　行選択制御信号を印加する複数の行ラインと列
選択制御信号を印加する複数の列ラインと２列ラインに
接続された一方の主電極と共通に接続された他力の主電
極と主電極間圧配設されたチャネル領域とゲート領域と
からなる画素を構成する静電誘導形トランジスタと、上
記トランジスタのゲート領域と行ラインとの間に接続さ
れたコノデノサと、一画素のリセット期間と読出し期間
との間に画素の蓄積電荷の一部をクリアーする期間とを
設ける駆動手段とを備えたことを特徴とする固体撮像装
置。
（２）上記駆動手段は、上記ゲート領域を逆バイアスす
るリセット期間とダート領域を逆バイアス状態で画素信
号とを読出す期間との間に、該ゲート領域を上記リセッ
ト期間より低い逆バイアス状態にする期間で駆動するこ
とを特徴とする特許請求の範囲第１項記載の固体撮像装
置。
（３）上記駆動手段は、読出し信号とこれに続（リセッ
ト信号と１次の読出し信号との間に少なくとも１つのク
リアー信号とを備えた行選択制御信号とにより構成され
たことを特徴とする特許請求の範囲第１項記載の固体撮
像装置、
（４）上記駆動手段は、読出し信号とこれに続くリセッ
ト信号とを備える行選択制御信号と、リセット信号に同
期して上記静電誘導形トランジスタの共通に接続された
主電極にゲート領域と該主電極間とを順バイアスする回
路とで構成され℃いることを特徴とする特許請求の範囲
第１項記載の固体撮像装置。