JPS61163776A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、光電変換作用、増幅作用およびスイッチング
作用を併せ持つ静電誘導トランジスタを撮像素子として
用いる固体撮像装置に関するものである。

（従来の技術） 従来の固体撮像装置としては、ＣＣＤ等の電荷転送素子
を用いるものや、ＭＯＳ）ランジスタを用いるものなど
が広く知られている。しかし、これらの固体撮像装置は
電荷転送時に電荷の洩れがあること、光検出度が低いこ
と、集積度が上がらないことなどの問題があった。この
ような問題を一挙に解決するものとして、静電誘導トラ
ンジスタ（Ｓｔａｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔｒａ
ｎｓｉｓｔｏｒの頭文字をとってＳＩＴと呼ばれている
）を用いたものが新たに提案されている。例えば特開昭
５５＝１５２２９号公報には、マトリックス状に配列し
たＳＩＴのソースを行ラインに接続し、ドレインを列ラ
インに接続し、ゲートをクリアラインに接続した固体撮
像装置が開示されている。また、ＳＩＴとして零ゲート
バイアス下でオフ状態にあるノーマリ−オフ形のものを
用いるものがある。このノーマリ−オフ形のＳＩＴを用
いる固体撮像装置においては、電荷注入域で信号を読出
すため、振幅の大きなスパイク状信号が得られるという
特長を有するが、他方では読出し時のＳＩＴゲート電位
の実行的使用範囲が、ＳＩＴがオン状態になり始める正
のピンチオフ電圧から、ゲートからソースへの電荷注入
が起こるゲート電圧までと狭いため、扱える入射光量範
囲が狭く、したがって飽和露光量が小さいという問題が
ある。

このような問題を解決するものとして、ＳＩＴとして零
ゲートバイアス下でオン状態にあるノーマリ−オン形の
ものを用いる固体撮像装置が開発されている。第１図（
Ａ）は本願人が、特願昭５８−１６５２３７号において
既に提案したノーマリ−オン形のＳＩＴを用いる固体撮
像装置の一画素を構成するＳＩＴの断面図、第１図（Ｂ
）は、その全体の回路構成図、第１図（Ｃ）は、固体撮
像装置を動作させるための信号波形図である。

第１図（Ａ）に示すＳＩＴはドレインを構成するｎ′″
基板１上にチャネルを構成するｎ−エピタキシャル層２
を成長させ、このエピタキシャル層２の表面に熱拡散法
等によりｎ＋ソース領域３およびこのソース領域３を挟
むようにｐ“ゲート領域４を形成すると共に、ソース領
域３にはソース電極５を接合して設け、ゲート領域４に
は５ｉ０２等の絶縁膜６を介してゲート電極７を被着し
てゲート領域４上にコンデンサ８を形成し、基板１をド
レイン端子９に、ソース電極５をソース端子１０に、ゲ
ート電極７をゲート端子１１に接続したものである。

このＳＩＴはノーマリ−オン形とするため、ゲート領域
間の間隔Ｗ、を比較的大きくすることができる。なお、
かかるＳＩＴは埋込絶縁物あるいはｎ゛拡散層等より成
る分離領域１２によって隣接する画素と分離して同一基
板上に形成される。

このＳＩＴを用いる固体撮像装置においては、例えば第
１図（Ｂ）に示すように、多数のＳＩＴ　２０−１１゜
２０−１２．−−−２０−　ｍｎを同一基板上にマトリ
ックス状に形成し、各画素の信号をＸＹアドレス方式に
より読出す。すなわち、各画素を構成するＳＩＴのドレ
インは接地し、Ｘ方向に配列された各行のＳＩＴ群のゲ
ート端子は行ライン２１−１．２１−２−−−２１−ｍ
にそれぞれ接続する。また、Ｙ方向に配列されたＳＩＴ
群のソース端子は列ライン２２−１　、２２−２．−−
２２−　ｎに接続し、これらの列ラインをそれぞれ列選
択用トランジスタ２３−１　、２３−２．−−２３−　
ｎを介してビデオライン２４に共通に接続する。このビ
デオライン２４には負荷抵抗２５を介してビデオ電圧Ｖ
ｓを印加する。

また、行ライフ２１−１．２１−２．−−２１−ｍは垂
直走査回路２６に接続してそれぞれ信号φＧｌ、　　φ
Ｇ２．−−−φ−を印加し、列選択用トランジスタ２３
−１　。

２３−２　、−−２３−ｎのゲート端子は水平走査回路
２７に接続してそれぞれ水平走査信号φＳｌ、　　φＳ
２．−−−−φＳｎを印加する。

次に、第１図（Ｃ）に示した波形図に基づいて、垂直走
査信号φＧおよび水平走査信号φＳについて説明する。

行ラインに加えられる信号φＧｌ。

φＧ２　、−−−は、小さい振幅電圧ＶφＧと、それよ
り大きい振幅電圧ＶφＲより成るもので、一つの行ライ
ンの走査期間１．間はりφＧ１次の行ラインの水平走査
に移るまでのブランキング期間ｔ！ＩＬにはＶφＲの値
になるように設定されている。列選択用トランジスタの
ゲート端子に加えられる水平走査信号φＳ１．φＳ２．
−−は、列ラインを選択するための信号で、低レベルは
列選択用トランジスタをオフ、高レベルはオンする電圧
値になるように設定されている。

第２図は、各画素の動作を説明するための一画素に対す
る回路図である。２０はノーマリ−オン形のＳＩＴであ
り、接地されたドレイン１１ゲート４、ゲート４とゲー
ト端子１１間に形成されたコンデンサ８、およびソース
３からなる。ＳＩＴのゲート４とドレインｌとは破線で
示すようにρ０接合ダイオードＯＧを形成している。ダ
イオードＯＧの電圧・電流特性、すなわちゲート電位Ｖ
Ｇとゲート・ドレイン間の電流ＩＧとの関係は、第３図
（＾）に示すような特性であり、ダイオード０６間の電
圧、すなわちＶＧがｐｎ接合のビルトイン障壁電圧φＢ
を越えると、順方向電流が流れる。ＳＩＴのソース・ド
レインの電流ＩＯは、ゲート電圧ＶＧにより定まる。典
型的なノーマリ−オン形のＳＩＴでは、１０はＶＧの指
数関数に比例し、第３図（Ｂ）に示すような特性になる
。

次に、第２図に示したＳＩＴのゲート４に、コンデンサ
８を介して信号φＧが加わった時のゲート電位変化を、
第４図を参照して説明する。時刻ｔ、に信号φＧがＶφ
Ｒとなると、コンデンサ８を介して０６間に順方向電流
が流れ、コンデンサ８は急速に電圧（ＶφＲ−φＢ）ま
で充電される。このためゲート電圧ＶＧは、ＶＧ＝φＢ
となる。次に、時刻ｔ、で信号φＧが０■となると、ダ
イオードＤＧは逆バイアスされるため電流１Ｇは流れな
い。このためコンデンサ８間には電圧（ＶφＲ−φＢ）
が保たれ、ＶＧ＝−Ｖφト＋φＢとなる。その後、信号
φＧの次のりφＧが加わる時刻ｔ２までに光照射により
電荷０しが蓄積し、ＶＧは、ゲート４の容量をＣＧとす
るとΔＶＧ＝ＯＬ／ＣＧだけ上昇して、ＶＧ　＝　−Ｖ
φト＋φＢ＋ΔＶＧとなる。時刻ｔ３においてＶφＧが
加わると、ゲート電位ＶＧは上昇し、ＶＧ＝−Ｖφト＋
φＢ＋ΔＶＧ＋ＶφＧとなる。この時に列選択用トラン
ジスタ２３がφＢによりオンすると、ＳＩＴに第３図（
Ｂ）に示されるような電流１０１が流れる。この電流＋
０１により負荷抵抗（抵抗値をＲＬとする）２５間に電
圧降下Ｖ＝ＩＤ１・ＲＬを生じ、ビデオライン２４に信
号出力Ｖｏｕｔ＝ＶＳ−１０１・ＲＬが生じる。ここで
、電流ＩＤＩはΔＶＧにより変化するため、入射光量に
対応した信号を読出すことができる。第４図において、
時刻ｔ４で再び信号φＧがＶφＲとなると、ゲート電位
ＶＧはφＢとなり、それまでの蓄積電荷ＯＬはクリアさ
れ、その後時刻ｔ、において信号φＧが０■になること
により、ゲート電位ＶＧは再びＶＧ　＝　−Ｖφド＋φ
Ｂにリセットされて次のフィールドの電荷蓄積が開始さ
れる。

以上の説明かられかるように、信号φＧの大きい振幅電
圧Ｖφトの値は、ゲート電位ＶＧ　＝　−ＶφＲ＋φＢ
に対応するＳＩＴのドレイン電流１０２が十分小さく、
ＳＩＴがオフするような値に選ばれ、小さい振幅電圧Ｖ
φＧの値は、行選択時にゲート電流が流れないように、
時刻ｔ３におけるゲート電位、すなわち、ＶＧ　＝　−
Ｖφト＋φＢ＋ΔＶＧ＋ＶφＧ　ｆ）＜、φＢより小さ
いという条件、−Ｖφト＋φＢ＋ΔＶＧ十ＶφＧくφＢ
から、ＶφＧ＜ＶφＲ−ΔＶＧを満足するような値に選
ばれる。

次に、上記一画素の動作原理に基づいて、第１図（Ｂ）
に示した固体撮像装置の動作を説明する。

垂直走査回路２６の作動により、信号φＧｌがＶφＧに
なると、行ライン２１−１に接続されたＳＩＴ群が選択
され、水平走査回路２７より出力される信号φＳｔ。

φＳ２．−−φＳｎにより、列選択用トランジスタ２３
−１　。

２３−２　、−−２３−ｎが順次オンすると、順次ＳＩ
Ｔ　２０−１１゜２０−１２．−−２０−　ｉｎの信号
がビデオライン２４より出力される。続いて、このＳＩ
Ｔ群は信号φＧ１が高レベルＶφＲになった時にリセッ
トされる。次いで、信号φＧ２がＶφＧとなると、行ラ
イン２０−２に接続されたＳＩＴ群が選択され、水平走
査信号φＳｌ。

φＳ２．−−−φＳｎにより、ＳＩＴ　２０−２１．２
０−２２．−−２０−２ｎの光信号が順次読出され、続
いてリセットされる。

以下同様にして順次各画素の光信号が読出され、１フイ
ールドのビデオ信号が得られる。

以上の動作は、実験の結果、良好に行われることが確認
された。なお、第１図（Ａ）において、ゲート領域４と
ドレイン１との距離ｄが大きいと、エピタキシャル層２
の抵抗のため、ゲート・ドレイン間電流が小さくなり、
ゲートのリセットが不完全になるため、ｄは１〜３μｍ
と小さめにした方が特性上好ましく、このようにすれば
ｔＢＬζ１２μｓであるＮＴ　ＳＣ標準テレビジョン方
式の場合でもその期間内に十分良好にリセットすること
ができる。

以上述べた既出の提案例は、連続して画像を撮像するテ
レビジョンカメラに特に有効である。

次に、画像を一画面毎に撮像する、いわゆる電子カメラ
に使用するのに好適な既出の提案例を示す。

第５図（Ａ）は、かかる既出の提案例の回路構成図、同
図（Ｂ）は動作を説明する信号波形図である。

この提案例にふける構成は、画素を構成する５ＩＴ２０
−１１．２０−１２．−−２０−　ｍｎの共通に接続さ
れたドレインが、リセット回路４０に接続されてリセッ
ト信号φＲが加えられるようになっている点が第１図（
Ｂ）のもの異なっている。

第５図（Ｂ）において、φＲは各ＳＩＴのドレインに加
えられるリセット信号であり、各ＳＩＴのゲート電位を
リセットする期間のみ負電圧−ＶＲとなり、他の期間は
０■である。垂直走査信号φＧｌ、　　φＧ２゜−一は
、対応する行ライン２１−１．２１−２．−一を走査す
る期間のみ高レベルＶφＧ１他は０■となる信号である
。水平走査信号φＳｌ、　　φＢ２、−−−は列選択を
行う信号であり、ＳＨは電子カメラに設けられたシャッ
ターの開閉動作を示すものであり、ＶＧはゲート電位の
変化を示す図である。

第５図（Ｂ）に示した波形図により動作を説明する。時
刻ｔ１においてリセット信号φＲが−ＶＲとなると、全
てのＳＩＴのゲート・ドレイン間に電流が流れ、ゲート
電位は、ＶＧ　＝　−ＶＲ＋φＢにリセットされる。そ
の後、時刻ｔ２においてシャッタが開かれ、光が照射さ
れることにより、ゲート電位は、ＶＧ　＝　−ＶＲ＋φ
Ｂ＋ΔＶＧまで上昇する。その後、時刻ｔ３において垂
直走査信号φＧ１が高レベルＶφＧにになることにより
、行ライン２１−１に接続された３１７群のゲート電位
は、ＶＧ　＝　−ＶＲ＋φＢ＋ΔＶＧ＋ＶφＧに上昇し
、水平走査信号φＳｌ、　　φＳ２．−一により、列選
択用トランジスタがオンすることにより、５ＩＴ２０−
１１．２０−１２．−２０−１ｎの信号が読出される。

次いで、時刻ｔ４において信号φＧ１がＶφＧから０■
になると共に、信号φＧ２が高レベルＶφＧとなり、Ｓ
Ｉ　Ｔ　２０−２１．２０−２２．−ｍ−の信号が読出
される。以下同様にして、ＳＩＴ　２０−３１．２０−
３２．−−２０−ｍｎの信号が読出され、一画面のビデ
オ信号が得られる。光入射により上昇したゲート電位は
、時刻ｔ。

においてリセット信号φＲが−ＶＲになることにより、
全てのＳＩＴのゲート・ドレイン間に電流が流れ、ゲー
ト電位は全て、ＶＧ　＝　−ＶＲ＋φＢにリセットされ
、次の画面の露光が可能となる。

第６図（Ａ）は、第１図（Ｂ）に示した既出の提案例の
一部を変更したものである。第１図（Ｂ）に示した各Ｓ
ＩＴの動作回路は、他の既出の提案例と同様に、ドレイ
ンを接地し、ソースに正電圧をかけて読出す、いわゆる
ドレイン接地方式を用いたものであるが、この提案例は
、ドレインに正電圧をかけ、ソースを負荷抵抗を介して
接地する、いわゆるソースフォロアにする動作方式を用
いたものである。

この場合、ゲート電位のリセットを行うためには、ドレ
イン側に正電圧が印加されているため、３１７群のソー
スが接続されている列ライン２２−１　。

２２−２　、−−−２２−ｎを接地するするためのリセ
ットトランジスタ５０−４　、５０−２．−−５０−　
ｎが、列ライン毎に必要となる。５１は該リセットトラ
ンジスタのゲートにリセットパルスを送るリセット制御
回路である。

また、各画素のドレインは基板上で共通接続され、正の
ドレイン電圧ＶＤが印加されている。行ラインおよび列
ラインに印加される選択走査信号φＧｌ。

φＧ２、−−−およびφＳｌ、φＳ２．−−−は、第１
図（Ｃ）に示した既出の提案例のものと同様でこれを第
６図（Ｂ）に示す。ただ異なるのは、行選択信号φＧｌ
。

φＧ２．−一一のリセット時刻娼で、振幅ＶφＲの電圧
が印加されるのに先立ち、各列ライン２２−１　、２２
−２゜−ｍ−に、そのドレインが接続されたリセットト
ランジスタ５０−１　、５０−２．−−５０−　ｎが、
リセットパルスφＲによってオンとなり、各列ラインが
接地され、リセット時刻ｔ１において、選択された行ラ
インにつながる全ての列ラインのＳＩＴのソースは全て
接地電位となり、ゲートに電位ＶφＲが印加されること
により、順方向電流が列ラインおよびリセットトランジ
スタを介してアースに流れ、ゲート電位がリセットされ
る。ゲート電位の変化を第６図（Ｃ）に示す。

第１図（Ｂ）に示した既出の提案例においては、ゲート
電位のリセットが、ゲートから接地されたドレインに対
する順方向電流によりなされているのに対し、この提案
例においては、ゲートから、リセットトランジスタ５０
−１　、５０−２．−−−を介して接地された列ライン
２２−１　、２２−２．−ｍ−に接続されたソースに対
する順方向電流によりゲート電位のリセットが行われる
ようになっている点で相違しているが、他の点の動作は
第１図（Ｂ）のものと全く同様である。

なお、この既出の提案例において、ゲート電位のリセッ
ト時に、リセットトランジスタ５０−１　。

５０−２、−ｍ−のドレイン・ソース間の電位降下分が
大きいと、ゲートリセットに要する時間が大となるので
、該トランジスタのオン抵抗を小さく抑える必要があり
、そのためリセットトランジスタの、（ゲート幅）／（
ゲート長）はある程度以上の大きさが必要である。

以上説明したように、本願人が既に提案した固体撮像装
置は種々の利点を有するものであるが、他方では従来の
ＭＯＳ）ランジスタやＣＣＤを用いた固体撮像装置と同
様に、入射光量が小さいとき出力信号が小さくなってＳ
／Ｎが低下するという不具合がある。すなわち、入射光
量が非常に微弱な場合、あるいは露光時間すなわちリセ
ットパルスが入ってから行続出し信号がくるまでの時間
が非常に短いと、ＳＩＴのゲート領域に蓄積される信号
電荷が非常に小さくなり、第４図、第５図（Ｂ）あるい
は第６図（Ｃ）に示されるゲート電位の光蓄積電荷によ
る変化分ΔＶＧが非常に小さくなる。その結果、画素読
出し出力信号も非常に小さな値となり、Ｓ／Ｎが低下す
る。このような場合、得られたビデオ信号を、従来の撮
像装置におけるように、プリアンプの利得を制御するこ
とによって適切なレベルにしても、同時に雑音成分をも
増幅してしまうため、出力レベルは上がってもＳ／Ｎは
向上しない。

また、全体に強い光が入射したときは充分なレベルの信
号出力が得られるが、その明暗比、いわゆるコントラス
トは素子のもつ光電変換特性で決るため、機械的に入射
光量を制御しない限り、得られる映像は白っぽく、非常
に見にくくなる。

更に、コントラストの大きい被写体を撮像する場合、例
えば被写体がいわゆる逆光の中にあるときなど、前述し
たプリアンプで出力レベルを自動調整すると被写体の中
の暗い部分が黒くつぶれてしまうという不具合がある。

（発明の目的） 本発明の目的は、上述した種々の不具合を解決し、入射
光量や露光時間、コントラストの大小にかかわらず、常
に良好な画質のビデオ信号が得られるよう適切に構成し
た固体撮像装置を提供しようとするものである。

（発明の概要） 本発明の固体撮像装置は、複数の行ラインおよび複数の
列ライン間に配列され、各画素が第１の主電極および第
２の主電極と、前記行ラインまたは列ラインにコンデン
サを介して結合されたゲートとを有する静電誘導トラン
ジスタを具える固体撮像装置において、画素信号出力に
基いて前記ゲートの逆バイアス電位を制御する手段を設
けたことを特徴とするものである。

（実施例） 第７図は本発明の固体撮像装置の一例の構成を示すブロ
ック図である。本例の固体撮像装置は、撮像素子群６１
、ビデオ電源６２、垂直走査回路６３、列選択用トラン
ジスタ群６４、水平走査回路６５、ビデオライン６６、
負荷抵抗６７、出力端子６８、リセットトランジスタ群
６９、リセット制御回路７０、検出部７１、制御回路７
２を具える。

撮像素子群６１は、第１図（Ａ）に示したノーマリ−オ
ン形のＳＩＴより成る画素をｍｘｎ個マトリックス状に
配列して構成し、これら画素をｎ本の行ラインおよびｎ
本の列ライン（ともに図示せず）に接続すると共に、ビ
デオ電源６２によって所要の電圧を印加する。ｎ本の行
ラインには垂直走査回路６３から垂直走査信号φＧ１、
φＧ２、　φＧｍをそれぞれ印加し、またｎ本の列ライ
ンに対応する列選択用トランジスタ群６４には水平走査
回路６５から水平走査信号φＳｌ、φＳ２、　φＳｎを
それぞれ印加して、撮像素子群６１の各画素信号をＸＹ
アドレス方式により順次ビデオライン６６に読出し、そ
の画素信号を負荷抵抗６７を介して出力端子６８から取
出すよう構成する。また、ｎ本の列ラインはリセットト
ランジスタ群６９を経て接地し、このリセットトランジ
スタ群６９をリセット制御回路７０により制御するよう
構成する。

検出部７１は画素信号の出力レベルを検出するもので、
ゲート回路、積分回路、サンプルホールド回路および差
動増幅器またはこれらに比較器を加えたもので構成し、
この検出部７１の出力に基づいて制御回路７２を介して
垂直走査回路６３から行ラインに印加される垂直走査信
号の読出しレベルおよびリセットレベルを制御するよう
構成する。

以下、第７図の具体的回路構成について説明する。

第８図はその一例の具体的回路構成を示すもので、ノー
マリ−オン形のＳＩＴより成る各画素１０１−１１．１
０１−１２、１０１０ｌ−はマトリックス状に配列し、
ＸＹアドレス方式により信号を読出すよう構成する。

すなわち、各画素を構成するＳＩＴのドレインはビデオ
電源１０２に接続して電圧■、を印加し、Ｘ方向に配列
された各行の５１７群のゲート端子は、行ライン１０３
−１．１０３−２、１０３−ｍにそれぞれ接続する。ま
た、Ｙ方向に配列された各列の５１７群のソースは、列
ライン１０４−１．１０４−２、１０４−　ｎに接続し
、これらの列ラインをそれぞれ列選択用トランジスタ１
０５−１．１０５−２、１０５−　ｎを介してビデオラ
イン１０６に共通に接続する。このビデオライン１０６
は負荷抵抗１０７を介して接地すると共に出力端子１０
８に接続する。また、行ライン１０３−１．１０３−２
、１０３−ｍは、垂直走査回路１０９に接続してそれぞ
れ垂直走査信号φＧ１、φＧ２、　φ師を印加し、列選
択用トランジスタ１０５−１．１０５−２．１０５−　
ｎのゲート端子は、水平走査回路１１０に接続してそれ
ぞれ水平走査信号φＳ１、φＳ２、　φＳｎを印加する
。更に、本例ではソースフォロア方式により信号を読出
すため、列ライン１０４−１　、１０４−２．１０４−
　ｎをリセットトランジスタ１３０−１．１３０−２．
１３０−　ｎを介して接地し、これらリセットトランジ
スタのＯＮ、ＯＦＦをリセット制御回路１３１によって
制御する。

一方、ビデオライン１０６にはゲート回路１１１を接続
し、このゲート回路１１１を垂直走査回路１０９からラ
イン１１２を経て供給される垂直走査終了信号および水
平走査回路１１０からライン１１３を経て供給される水
平走査終了信号によって制御して、ビデオライン１０６
からのビデオ出力信号を取出す。

このビデオ出力信号は積分器１１４において積分し、そ
の出力をサンプルホールド回路１１５において垂直走査
終了信号に基づいてサンプリングしてホールドし、その
ホールドした積分出力を差動増幅器１１６の一方の入力
端に供給する。差動増幅器１１６の他方の入力端には基
準電圧源１１７により予め設定した基準電圧Ｖｒ　ｅｆ
を印加し、ここで両人力の差を求め、その差に基づいて
制御回路１１Ｂにより垂直走査回路１０９に供給される
電源電圧を制御して、行ラインに印加される垂直走査信
号の読出しレベルおよびリセットレベルを制御するよう
構成する。

次に、上述の一画素の動作原理に基づいて、第８図に示
した固体撮像装置の動作を説明する。上記回路構成にお
いて、垂直走査回路１０９に垂直走査開始パルスが入る
と、積分器１１４の内容がリセットされる。続いて、垂
直走査回路１０９の作動により、行ライン１０３−１に
印加される垂直走査信号φＧ１が読出しレベルＶφＧに
なると、行ライン１０３−１に接続された５１７群が選
択され、水平走査回路１１０より出力される水平走査信
号φＳ１、φＳ２、φＳｎにより、列選択用トランジス
タ１０５−１．１０５−２、１０５−　ｎが順次オンす
ることによって、画素１０１−１１．１０１−１２、１
０１−和の画素信号がビデオライン１０６を経て出力端
子１０８から順次出力されると共に、これら画素信号は
ゲート回路１１１を経て積分器１１４によって積分され
る。行ライン１０３−１に接続された５１７群の信号読
出しがすべて終了すると、ゲート回路１１１は水平走査
回路１１０より送出される水平走査終了信号をライン１
１３より受け、これによりその出力ラインを高インピー
ダンス状態として積分器１１４を無人力状態とする。

この間に、行ライン１０３−１の垂直走査信号φＧ１は
読出シレベルＶφＧよりも高レベルのりセットレベルＶ
φＲになると共に、それに先立ってリセット制御回路１
３１によりリセットトランジスタ１３０−１１３０−２
、１３０−　ｎがＯＮとなり、これにより行ライン１０
３−１に接続された５１７群がリセットされる。

続いて、垂直走査回路１０９が作動して行ライン１０３
−２が選択されると、ゲート回路１１１は低インピータ
ンス状態すなわち導通し、積分器１１４は前述した行ラ
イン１０３−１の場合と同様に、行ライン１０３−２に
接続された５１７群からの画素信号を積分する。以下同
様にして順次各画素の光信号が読出され、１フイールド
のビデオ信号が積分器１１４で積分される。

１フイールドのビデオ信号の読出しが終了すると、垂直
走査回路１０９からライン１１２を介してゲート回路１
１１に垂直走査終了信号が送出され、これによりゲート
回路１１１の出力は再び高インピーダンス状態となる。

一方、積分器１１４に接続されたサンプルホールド回路
１１５は、積分器１１４が１フイールドのビデオ信号の
積分を完了した後、その積分出力をサンプリングして次
の１フィールドの期間これを保持し、その保持値を差動
増幅器１１６に供給する。

差動増幅器１１６はｌフィールドのビデオ信号の総和と
予め設定された基準電圧Ｖｒ　ｅｆとの差動電圧を制御
回路１１８にフィードバックし、該制御回路１１８から
の制御信号により垂直走査回路１０９からの垂直走査信
号の電位を決める電源電圧を制御して次のフィールドに
おける垂直走査信号の電位を決定する。このようにして
、あるフィールドにおける垂直走査信号の電位、すなわ
ちＳＩＴのゲートに印加する読出しレベルＶφＧおよび
リセットレベルＶφＲの値を、前のフィールドの全画素
の読出し信号の総和値で決定することによって、常に良
好なビデオ信号を得る。

なお、本実施例ではサンプルホールド回路１１５を積分
器１１４と差動増幅器１１６との間に配置したが、これ
は差動増器器１１６の後に配置してもかまわない。また
、本実施例ではサンプルホールド回路１１５におけるサ
ンプリングの時期を１フイールドのビデオ信号の読出し
終了毎に行っているが、ｋ　（ｋはｌより大きい自然数
）フィールド毎にサンプリングを行っても同様の効果を
得ることができる。更に、本実施例では積分器１１４が
画素信号の積分動作を行う期間をゲート回路１１１によ
って１　　・フィールドとしたが、ｌｊ！は１より大き
い自然数）フィールド間行ってもよい。この場合、サン
プルホールド回路１１５におけるサンプリングおよびホ
ールドのタイミングは積分器１１４の動作と同期させる
必要がある。また、本実施例ではゲート回路１１１によ
って画素出力信号のすべてを積分器１１４に伝達させる
ようにしたが、予め特定の画素アドレスに対してのみ、
例えば画素群中で市松模様となる画素の出力信号のみを
伝達するよう構成してもよく、この場合にも同様の効果
を得ることができる。

次に、垂直走査回路１０９が発生する垂直走査信号の読
出しレベルＶφＧおよびリセットレベルＶφＲを制御す
ることによって、良好なビデオ信号を得ることができる
原理について説明する。

第１図（Ａ）に示すようなノーマリ−オン形ＳＩＴを画
素とする固体撮像装置に、第１図（Ｃ）に示す垂直走査
信号を加えると、ＳＩＴのゲート電位は第４図のように
なることは前述したとおりである。

第４図において、飽和光量は、読出し開始時刻ｔ３ニケ
ート電位ＶＧ＝−ＶφＲ＋φＢ＋ΔＶＧがφＢとなる光
量である。したがって、飽和光量は、垂直走査信号のリ
セットレベルＶφＲに依存する。また、飽和出力電圧は
入射光量が飽和光電のとき、ゲートに読出しレベルが加
わった場合の出力電圧である。これは、ＶＧ＝φＢ＋ｖ
φＧのときのＳＩＴのドレイン・ソース間電流ＩＤＳに
よって決るから、読出しレベルＶφＧに依存する。更に
、ＶφＧ＝ＶφＲとすれば、入射光量が飽和光量に達し
ない場合には、第４図からもわかるように、読出しパル
スが加わったときのゲート電位はφＢ＋ΔＶＧとなり、
ＶφＲ（＝ＶφＧ）に依存しない。

第９図（Ａ）〜（Ｃ）は既に提案したノーマリ−オン形
ＳＩＴで構成した固体撮像装置の典型的な光電変換特性
を示し、同図（Ａ）は光電変換特性のＶφＲ依存性を、
（Ｂ）はＶφＧ依存性を、（Ｃ）はＶφＲ＝ＶφＧ依存
性をそれぞれ示す。これらの図から明らかなように、Ｓ
ＩＴ固体撮像装置の光電変換特性は、ゲートに印加され
る垂直走査信号の読出しレベルＶφＧおよびリセットレ
ベルＶφＲによって制御することができる。

したがって、第８図において、例えば差動増幅器１１６
の一端に加えられている基準電圧Ｖｒ　ｅｆを、第９図
（＾）に示す光電変換特性の出力電圧Ｐ（Ｖ）の画素数
倍すなわちｍｘｎＰ（Ｖ）に設定すると、差動増幅器１
１６からは全画素出力電圧の平均値とＰ（Ｖ）との差動
電圧のｍｘｎ倍の出力が現れるから、その差動電圧を積
分値の方が基準電圧Ｖｒ　ｅｆより大きいときは正、小
さいときは負として、制御回路１１８により第１０図に
示すように、差動電圧が正のときはその量に応じてリセ
ットレベルＶφＲを上昇させて飽和露光量を大きくし、
負のときはリセットレベルＶφＲをＶφＲ′に低下して
飽和露光量を下げると共に、読出しレベルＶφＧをＶφ
Ｇ′に上昇させて出力電圧を上げるようにすれば、光電
変換特性を入射光量に応じて常に適切なビデオ信号が得
られるよう制御することができる。

次に、以上のように光電変換特性を制御することによっ
て適切なビデオ信号が得られる原理について更に詳細に
説明する。

いま、全画素の平均出力電圧が第１１図（Ａ）に示す光
電変換特性ａ上でＰ（Ｖ）より大きいＸ（Ｖ）にあった
とする。このときの画素出力電圧の光電変換特性上での
分布は特性ａの太線部にあり、画素の多くが飽和露光量
を越えた入射光量となっているため、ビデオ出力電圧の
ダイナミックレンジが非常に狭い。そこで、垂直走査信
号のリセットレベルＶφＲを上げることによって飽和露
光量を増し、光電変換特性をｂのようにすれば、同じ光
量分布く光量範囲ΔＬ）でビデオ出力電圧のダイナミッ
クレンジが広くなる。逆に、全画素の平均出力電圧が第
１１図（Ｂ）に示す光電変換特性Ｃ上でｐ（ｖ）より小
さいＹ（Ｖ）にあったとする。このときの画素出力電圧
の光電変換特性上での分布は特性Ｃの太線部にあり、ビ
デオ出力電圧のダイナミックレンジは大きいが、光量が
小さいために画素出力電圧が小さい部分では、その電圧
が信号読出し時等に発生するノイズ成分より小さくなっ
てビデオ信号として読出せない可能性がある。そこで、
垂直走査信号の読出しレベルＶφＧを上げることによっ
て読出し時のゲート電位を上げ、これにより光電変換特
性をｄのようにする。このようにすれば、小さい光量の
画素出力電圧もノイズレベルより大きくなり、Ｓ／Ｎが
向上することになる。

なあ、以上の説明では制御回路１１８により入力される
差動電圧によって、垂直走査信号の読出しレベルＶφＧ
およびリセットレベルＶφＲの両方を制御するようにし
たが、いずれか一方のみを制御しても同様の効果を得る
ことができ、その制御対称電圧やその制御法も多種多様
である。

第１２図は第７図に示した固体撮像装置の具体的回路構
成の他の例を示すものである。本例においては、第７図
に示した検出部７１の構成が第８図のものと異なるもの
で、その他の構成は第８図と同様である。したがって、
第８図と同一構成部分には同一の符号を付してその説明
を省略する。本例では、ビデオライン１０６からのビデ
オ出力信号をゲート回路１１１を経て積分器１１４で積
分し、その積分出力を差動増幅器１１６の一方の入力端
に供給する。差動増幅器１１６の他方の入力端には、基
準電圧源１１７からの予め設定された基準電圧Ｖｒｅｆ
ｌを増幅器１２１を経て印加する。また、ビデオライン
１０６からのビデオ出力信号は比較器１２２にも供給し
、ここで基準電圧＃１１２３からの予め設定された基準
電圧Ｖｒｅｆ２と比較し、その比較出力に基づいてゲー
ト回路ｉｌｌのＯＮ　（低インピーダンス状態）、０Ｆ
Ｆ（高インピーダンス状態）を制御すると共に、基準電
圧制御回路１２４を介して増幅器１２１の利得を制御す
る。基準電圧制御回路１２４は計数器を有し、全画素数
ｍｘｎから比較器１２２の比較出力を減算計数し、その
値に応じて増幅器１２１の利得を、積分器１１４が積分
した画素数倍となるように制御するよう構成する。

一方、差動増幅器１１６の差動出力はサンプルホールド
回路１１７に供給し、ここでライン１１２を経て供給さ
れる垂直走査終了信号に基づてサンプリングしてホール
ドし、このホールドした差動出力に基づいて制御回路１
１８により垂直走査回路１０９に供給される電源電圧を
制御して行ラインに印加する垂直走査信号の電位を制御
する。

次に、上述の一画素の動作原理に基づいて、第１２図に
示した固体撮像装置の動作を説明する。上記回路構成に
おいて、垂直走査回路１０９に垂直走査パルスが入ると
、積分器１１４および基準電圧制御回路１２４の内容が
リセットされる。続いて、垂直走査回路１０９の作動に
より、行ライン１０３−１に印加される垂直走査信号φ
Ｇ１が読出しレベルＶφＧになると、行ラインｔｏ　３
−１に接続された５１７群が選択されると共に積分器１
１４が作動し、水平走査回路１１０より出力される水平
走査信号φＳ１、φＳ２、φＳｎにより、列選択用トラ
ンジスタ１０５−１．１０５−２、１０５−　ｎが順次
オンして画素１０１−１１．１０１−１２、１０１−　
ｉｎの画素信号がビデオライン１０６を経て順次出力さ
れる。

これら順次の画素信号は、比較器１２２において予め設
定された基準電圧Ｖｒ　ｅｆ　２と比較され、これが基
準電圧Ｖｒ　ｅｆ　２より小さいと、ゲート回路１１１
が低インピーダンス状態（ＯＮ）となって積分器１１４
により積分される。これに対し、画素出力信号が基準電
圧Ｖｒ　ｅｆ　２より大きいと、ゲート回路１１１は比
較器１２２の出力によって高インピーダンス状態（ＯＦ
Ｆ）となり、積分器１１４は無人力状態となる。

したがって、積分器１１４は基準電圧Ｖｒ　ｅｆ　２よ
り小さい画素出力信号のみを積分することになる。

行ライン１０３−１に接続された３１７群の信号読出し
がすべて終了すると、ゲート回路１１１は水平走査回路
１１０からライン１１３を経て供給される水平走査終了
信号により高インピーダンス状態になると共に、この間
にリセットトランジスタ１３０−１．１３０−２、１３
０−　ｎがＯＮになると共に、垂直走査信号φＧ１がリ
セットレベルＶφＲとなってその３１７群がリセットさ
れる。続いて、垂直走査回路１０９が作動し、行ライン
１０３−２が選択されると、積分器１１４は積分動作を
再開し、前述した行ライン１０３−１と同様に行ライン
１０３−２に接続された３１７群から基準電圧Ｖｒ　ｅ
ｆ　２より小さい画素出力信号のみを積分する。

以下、同様にして、順次各画素の光信号が読出され、１
フイールドのビデオ信号のうち基準電圧Ｖｒ　ｅｆ　２
より小さい出力信号のみが積分器１１４によって積分さ
れる。

１フイールドの画素信号の読出しが終了すると、垂直走
査回路１０９からライン１１２を介してゲート回路１１
１に垂直走査終了信号が送出され、ゲート回路１１１は
高インピーダンス状態となる。この時点で、差動増幅器
１１６の一方の入力端には基準電圧Ｖｒ　ｅｆ　２より
小さい１フイールドの画素出力信号の総和が加えられて
いる。

一方、ビデオライン１０６に現れる基準電圧Ｖｒ　ｅｆ
　２より大きい画素出力信号の数は基準電圧制御回路１
２４によって計測される。この基準電圧制御回路１２４
はその計測値をＣとすると、増幅器１２１の利得をｍＸ
ｎ　（全画素数）−Ｃとする。したがって、１フイール
ドの画素信号の読出しが終了した時点で、基準電圧Ｖｒ
　ｅｆ　２より大きい画素出力信号がＴＣ個あったとす
ると、差動増幅器１１６の他方の入力端には、増幅器１
２１０人力に加えられている基準電圧Ｖｒｅｆｌの（ｍ
　Ｘ　ｎ−ＴＣ）倍の電圧が印加され、その出力にはｌ
フィールド期間に得られる画素出力信号のうち基準電圧
Ｖｒ　ｅｆ　２より小さい信号の平均値と基準電圧Ｖｒ
ｅｆｌとの差の（ｍ　ｘ　ｎ−ＴＣ）倍の電圧が現れる
ことになる。

積分器１１４が１フイールドの画素出力信号の積分を終
了すると、サンプルホールド回路１１５は差動増幅器１
１６の出力をサンプリングし、これを次の１フイ一ルド
期間保持して制御回路１１８に供給する。制御回路１１
８はサンプルホールド回路１１５の出力に基づいて垂直
走査回路１０９に制御信号を送出し、これにより垂直走
査回路１０９からの垂直走査信号の電位を決める電源電
圧を制御して、次のフィールドにおける垂直走査信号の
電位を決定する。

このようにして、あるフィールドにおける垂直走査信号
の電位、すなわちＳＩＴのゲートに加わるパルスの値を
前のフィールドのあるレベルより低い画素信号出力の総
和値で決定することによって、被写体のコントラスト（
明暗比）が大きい場合でも良好なビデオ信号を得る。

なお、本実施例ではサンプルホールド回路１１５のサン
プリングの時期を１フイールドの画素信号の読出し終了
毎に行っているが、ｋ（ｋは１より大きい自然数）フィ
ールド毎にサンプリングを行っても同様の効果を得るこ
とができる。また、本実施例では積分器１１４が画素信
号の積分動作を行う期間を１フイールドとしたが、ｌ（
ｌは１より大きい自然数）フィールド間行ってもよい。

この場合、サンプルホールド回路１１５におけるサンプ
リングおよびホールドのタイミングは積分器１１４の動
作と同期させる必要がある。更に、本実施例では、ゲー
ト回路１１１を比較器１２２の出力信号によって制御し
て、基準電圧Ｖｒ　ｅｆ　２より小さい画素出力信号を
積分器１１４で積分するようにしたが、ゲート回路１１
１に予め画素出力信号を伝達しない画素のアドレスを単
数或いは複数個設定しておいてもかまわない。このとき
のアドレスの指定の仕方は多種多様である。

次に、あるフィールドにおける垂直走査信号の電位、す
なわちＳＩＴのゲートに加わるパルスの値を、前のフィ
ールドのあるレベルより低い画素信号の出力の総和値で
決定することによって、被写体のコントラスト　（明暗
比）が大きい場合でも良好なビデオ信号を得ることがで
きる原理について説明する。

いま、被写体が第１３図に示すように強い光の中にあっ
たとする。この場合、撮像画面は弱い光量の部分と強い
光量の部分とに分けられ、前者の光量範囲をΔＬｌ、後
者の光量範囲をΔＬ２すると、第１４図に示すＳＩＴの
光電変換特性上では、それぞれ曲線ｅの太線で表される
。な右、第１４図において出力電圧Ｚ（Ｖ）は全画素出
力電圧の平均値を、またＰ（Ｖ）は増幅器１２１０人力
に加えられている基準電圧Ｖｒｅｆｌ、を該光電変換特
性上で示したものである。

比較器１２２の人力に加えられている基準電圧Ｖｒｅｆ
２を、第１４図に示す光電変換特性のＳＩＴの飽和出力
電圧Ｖｓ　ａｔより大きく設定すれば、積分器１１４は
全画素信号に対して、積分動作を行い、差動増幅器１１
６にはＺ（Ｖ）とＰ（Ｖ）の画素数（ｍ　Ｘ　ｎ）倍の
電圧とがそれぞれ加えられることになる。この場合、差
動増幅器１１６以降の信号処理は、第８図〜第１１図に
おいて説明した信号処理と全く同じであるから、先に述
べたように該撮像装置の光電変換特性は、第１４図に示
す曲線ｆのように、飽和露光量を上げ、信号のダイナミ
ックレンジが広くなる方向に操作される。ところが、こ
の場合、本来撮影者が意図している光量範囲がΔＬ２の
被写体の領域は、信号出力が実質的に低下し、このため
撮像装置がもつノイズレベルより小さくなって撮像画面
中では黒くつぶれてしまう可能性がある。そこで本例で
は、本来撮影者が意図してしてい広い光量の強い領域、
すなわちΔＬ２の領域の光を先に述べた光電変換特性決
定の要素からはずし、光量ΔＬｌ領域が適切な信号レベ
ルになるように光電変換特性を操作する。すなわち、比
較器１２２の一方の入力端に接続された基準電圧Ｖｒ　
ｅｆ　２を、飽和出力電圧ＶＳａｔ以下に設定するこ、
とによって、積分器１１４が積分する信号レベルの上限
値を決定する。このようにすれば、光電変換特性は例え
ば第１４図の曲線ｇのように操作され、弱い光量領域Δ
Ｌｌの信号出力が上昇して意図した画像が得られる。

このように、撮像画面のコントラスト　（明暗比）が大
きく、しかも暗い部分の画像を鮮明に得たいとき、例え
ばいわゆる逆光の被写体を撮るときでも、本実施例のよ
うに固体撮像装置を構成すれば、被写体が黒くつぶれる
こともなく、撮影者が意図した鮮明な画像を得ることが
できる。

なお、本発明は上述した実施例にのみ限定されるもので
はなく、幾多の変形または変更が可能である。例えば、
上述した実施例においては、第６図（Ａ）と同様にＳＩ
Ｔの一方の主電極であるソースを負荷抵抗を経て接地し
、他方の主電極であるドレインを共通にビデオ電源に接
続したソースフォロアにより画素信号を読出すようにし
たが、第１図（Ｂ）のようにドレインを接地し、ソース
に正電圧をかけるいわゆるドレイン接地方式により画素
信号を読出す場合でも有効に適用することができる。ま
た、本発明は第５図（Ａ）のようにリセット回路からド
レインにリセット信号を加えてゲート電位をリセットす
る構成のものにも有効に適用することができる。な右、
この場合にはドレインにリセット信号を加えてゲート電
位をリセットするものであるから、制御対象は上述の実
施例と同様にリセット信号のみ、または読出し信号のみ
、あるいは双方とすることができる。更に、上述した実
施例では、画素を構成するＳＩＴとして第１図（Ａ）に
示すものを用いたが、拡散層より成るゲート領域のない
絶縁ゲート構造のものや、あるいは別個にコンデンサを
形成したものを用いることもできる。また、上述した実
施例において説明した固体撮像装置の主要な機能部材、
機能回路、例えばＳＩＴ撮像素子群、列選択用トランジ
スタ、垂直・水平走査回路、ビデオ電源、負荷抵抗、リ
セットトランジスタ群、リセット制御回路、サンプルホ
ールド回路、積分回路、比較器、制御回路等は、必要に
応じて適宜に選択し１チツプ半導体に実装できるもので
ある。

（発明の効果） 以上述べたように、本発明においては画素信号出力に基
づいてＳＩＴのゲートの逆バイアス電位を制御して、そ
の光電変換特性を制御するようにしたから、常に良好な
画質のビデオ信号を得ることができる。

先回面の簡単な説明 第１図（＾）〜（Ｃ）、第２図、第３図（＾）、　（Ｂ
）および第４図は本願人が先に提案した固体撮像装置の
一例を説明するための図、 第５図（Ａ）右よび（Ｂ）は同じく他の例を説明するた
めの図、 第６図（Ａ）〜（Ｃ）は同じく更に他の例を説明するた
めの図、 第７図は本発明の固体撮像装置の一例の構成を示すブロ
ック図、 第８図は第７図の具体的回路構成の一例を示す図、 第９図（＾）〜（Ｃ）、第１０図および第１１図（Ａ）
、　（Ｂ）はその動作を説明するための図、 第１２図は第７図の具体的回路構成の他の例を示す図、 第１３図および第１４図はその動作を説明するための図
である。

６１０．撮像素子群　　　　　６２　　ビデオ電源６３
０．垂直走査回路 ６４　　列選択用トランジスタ群 ６５　　水平走査回路６６　　ビデオライン６７、負荷
抵抗　　　　　　６８　　出力端子６９・　リセットト
ランジスタ群 ７０リセット制御回路　　７１　　検出部７２、制御回
路 １０１−１１〜１０１−　ｍｎ　　画素　　１０２　　
ビデオ電源１０３−１　＝１０３−ｍ−行ライン １０４−１〜１０４−ｎ　　列ライン １０５−１〜１０５−　ｎ　　列選択用トランジスタ１
０６　　ビデオライン　　　１０７　　負荷抵抗１０８
−　出力端子　　　　　１０９　　垂直走査回路１１０
　　水平走査回路　　　１１１　　ゲート回路１１２．
１１３　　ライン　　　　１１４　　積分器１１５　　
サンプルホールド回路 １１６　　差動増幅器　　　　１１７　　基準電圧源１
１８　　制御回路　　　　　１２１　　増幅器１２２　
　比較器　　　　　　１２３　　基準電圧源１２４　　
基準電圧制御回路 １３０−１〜１３０−ｎ・　リセットトランジスタ１３
１　　リセット制御回路 第１図 （ｋ） （Ｂ） −ＶφＲ＋φｇ＋１ｖｔｚ−ｔ−ｖｓｔｒ第５図 （Ａ） 第５図 （Ｂ） −ＶＲ＋ψＢ　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　−ＶＲ＋φＢ第６図 ＜Ａ＞ 第９図 光量 光量 第１θ図 第１ｉ図

Claims (1)

【特許請求の範囲】
1. １、複数の行ラインおよび複数の列ライン間に配列され
   、各画素が第１の主電極および第２の主電極と、前記行
   ラインまたは列ラインにコンデンサを介して結合された
   ゲートとを有する静電誘導トランジスタを具える固体撮
   像装置において、画素信号出力に基いて前記ゲートの逆
   バイアス電位を制御する手段を設けたことを特徴とする
   固体撮像装置。