JP2006108379A

JP2006108379A - 固体撮像素子及びその駆動方法

Info

Publication number: JP2006108379A
Application number: JP2004292873A
Authority: JP
Inventors: Tetsuo Kumezawa; 哲郎粂澤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-10-05
Filing date: 2004-10-05
Publication date: 2006-04-20
Also published as: US7709863B2; US8115236B2; US20100165159A1; US7977710B2; US20060022223A1; KR20060051971A; US20110253882A1; US20110163361A1; US8426896B2; TW200616016A; TWI313023B

Abstract

【課題】本発明は、γ特性を得てダイナミックレンジの拡大を図った固体撮像素子を提供するものである。
【解決手段】本発明の固体撮像素子は、縦型オーバーフロー機能を有し、露出開始から露出終了の間に半導体基板の電位を高い電位から低い電位へ段階的に変化させることを特徴とする。
【選択図】図２

Description

本発明は、ダイナミックレンジの拡大を容易にする固体撮像素子に関する。

電子デバイスの１つである固体撮像素子としては、電荷転送型であるＣＣＤ固体撮像素子（いわゆるＣＣＤイメージセンサ）と、Ｘ−Ｙアドレスを指定して読み出すＣＭＯＳ固体撮像素子（いわゆるＣＭＯＳイメージセンサ）が代表的である。これらいずれの固体撮像素子も２次元に配置されたフォトダイオードに入射した光を光電変換し、そのうちの一方の電荷（例えば電子）を信号電荷とする点で類似している。

これらＣＣＤ型あるいはＣＭＯＳ型の固体撮像素子を使用したカメラでは、通常レンズの絞り等を用いることにより光量を標準設定レベルに設定する。例えば、風景と空に浮かぶ雲が一緒に写るようにする場合や、また、例えば室内で写す場合に室内の置物と窓の外の風景を一緒に撮りたい場合において言えることであるが、これら固体撮像素子は、強い光に対して飽和特性を持っているため、実際にカメラで撮った画像というのは非常にのっぺりした深みのない画像になってしまう。また、最近の固体撮像素子は、高解像度化（例えば２００万画素）の要求が強くセルサイズの微細化してきており（例えば３ミクロン角）、最大取り扱い電荷量（Ｑｓ）もかなり小さくなり電子数６，０００個〜１０，０００個になってきている。さらに、標準設定状態における光ショットノイズの影響や、固定パターンノイズ、暗電流の影響を抑えるためには、設定レベルを上げざるを得ない状況になり、ますます撮像された画像に深みがないものになってきている。

これらを解決する手段として、フレームトランスファー方式ＣＣＤ固体撮像素子（特許文献１参照）では、蓄積電荷量をコントロールし、オーバーフロー電荷を周辺のチャネルストップ（この場合、ｎ領域を設けず）と再結合させている、しかし実際このフレームトランスファータイプはブルーミング現象を生じてしまう。
インタートランスファー方式ＣＣＤ固体撮像素子（特許文献２参照）においては、横型オーバーフロードレイン構造を有して、そのオーバーフローコントロール電極を制御することによって、さらに、ＣＭＯＳ固体撮像素子（非特許文献１参照）では、リセット電圧を制御することによって、それぞれの固体撮像素子のＱｓを受光期間中に変化させ、光量と出力の関係を従来のリニアの関係からγ特性を持たせて、擬似的にＱｓを増加させている。
一方、画素のセルサイズの微細化を促進するために、信号電荷の掃き捨てを基板側へ行うようにした縦型オーバーフロー構造のＣＣＤ固体撮像素子が知られている。この縦型オーバーフロー構造のＣＣＤ固体撮像素子では、受光期間中、基板に一定の基板電圧が印加され、電子シャッターを行うときに基板電位を変えて信号電荷を基板側に掃き捨てるようにしている（特許文献３参照）。
また、γ補正は、ＴＶ信号処理のリニアカーブを曲げることに行われているが、しかし、縦型オーバーフロー構造ではγ補正が行われていなかった。

ＵＳ３９５３７３３（ＲＣＡ；1975年）特開昭５４−５１３１８号公報特開平２−４０９５６号公報 IEEE JSSC Vol.33, PP2081 （ＭＩＴ；1998年12月）

ところで、上述する縦型オーバーフロー構造の固体撮像素子においても、光量と出力電荷量との関係にγ特性を持たせてダイナミックレンジの拡大を図る、すなわち、ダイナミックレンジの拡大を図ることは、現状の３ミクロン角程度の蓄積電荷量を擬似的であるにせよ大きく見せることが望まれる。

本発明は、上述の点に鑑み、γ特性を得てダイナミックレンジの拡大を図った固体撮像素子を提供するものである。

本発明の固体撮像素子は、縦型オーバーフロー機能を有し、露出開始から露出終了の間に半導体基板の電位を高い電位から低い電位へ段階的に変化させることを特徴とする。

前記半導体基板の電位の段階的な変化で、飽和電荷量を段階的に大きくなるように制御することが好ましい。前記半導体基板の電位は、水平ブランキング期間に制御されることが好ましい。

本発明の固体撮像素子では、受光中に段階的に半導体基板の電位を高い電位から低い電位へ変えることでオーバーフローコントロールゲート領域のポテンシャルバリアが段階的に高くなる方向に変調し、時間的に飽和電荷量、すなわち最大取り扱い電荷量をコントロールすることができる。

基板電位の段階的な変化で飽和電荷量を段階的に大きくするように変化させることにより、光量と出力電荷量との関係にγ特性を持たせることができる。
基板電位を水平ブランキング期間に制御する（いわゆる切り替える）ことにより、基板電位の切り替えによるノイズを抑制することができる。

本発明の固体撮像素子によれば、縦型オーバーフロー機能を有した固体撮像素子において、固体撮像素子の露光開始から露光終了までに段階的に半導体基板の電位を高い電位から低い電位に変えることで時間的に飽和電荷量をコントロールすることができ、ダイナミックレンジの拡大を図ることができる。

基板電位の段階的な変化で飽和電荷量を段階的に大きくなるようにコントロールすることにより、固体撮像素子の光量−出力電荷量に非直線性、すなわちγ特性を持たせ、ダイナミックレンジの拡大を図ることができる。また、基板電位を水平ブランキング期間に制御することにより、基板電位の切り替え時の画面に生じるノイズを防止することができる。

以下、図面を参照して本発明の実施の形態を説明する。

図１は、本発明に係る固体撮像素子の一実施の形態を示す構成図である。一例として縦型オーバーフロードレイン（ＯＦＤ：Overflow Drain）構造のＣＣＤ固体撮像素子を用いて説明する。
本実施の形態に係る縦型ＯＦＤ構造のＣＣＤ固体撮像素子１は、インターライントランスファ方式に構成され画素となる受光部、すなわちフォトセンサ部３とフォトセンサ部３からの信号電荷を読み出すための読み出し部（いわゆる読み出しゲート部）４と、この読み出し部４によって読み出された信号電荷を垂直方向へ転送するＣＣＤ構成による垂直電荷転送部（いわゆる垂直転送レジスタ部）５と、この垂直電荷転送部５によって転送された電荷を、水平ライン毎に、出力回路１０に順次転送する水平電荷転送部（いわゆる水平転送レジスタ部）６とを有して成る。各フォトセンサ部３は、画素分離部７により分離されている。

図２に、単位画素の断面構造を示す。
本実施の形態に係るＣＣＤ型固体撮像素子は、第１導電型。本例では、ｎ型の半導体基板（以下、サブストレイトという）１１に第２導電型、すなわちｐ型の第１のウェル領域１３が形成され、このｐ型第１のウェル領域１３にｎ型半導体領域１４とその表面のｐ型の電荷蓄積領域（いわゆるｐ＋アキュミュレーション領域）１５とにより形成されたフォトセンサ部３、すなわちフォトダイオードＰＤがマトリックス状に配列され、それぞれフォトセンサ部３の各画素が形成されて成る。
また、ｐ型第１のウェル領域１３には、各垂直ライン上に配列されたフォトダイオード１４と所要の距離を隔て、ｐ型第２のウェル領域２３が形成され、このｐ型第２のウェル領域２３上にｎ型の電荷転送領域（いわゆる転送チャネル領域）２４が形成され、さらに、この上に例えばＳｉＯ２等によるゲート絶縁膜１６を介して垂直転送電極１７が形成されて垂直電荷転送部５が構成される。
この垂直電荷転送部５と、対応するフォトダイオード１４との間に、ｐ型の信号電荷の読み出し領域２２が形成されて、読み出し部４が構成される。隣り合う、異なる垂直転送部間には、ｐ型の画素分離領域（いわゆるチャネルストップ領域）２５による画素分離部７が形成される。１つのフォトセンサ部３と読み出し部４と垂直電荷転送部５と画素分離部７によって、単位画素セル２が構成される。

垂直転送電極１７は、例えば多結晶シリコンで形成されると共に画素分離領域５から読み出し領域２２に渡って形成される。さらに、この垂直転送電極１７上を含んで全面的にＳｉＯ_２等の層間絶縁膜１８を介して遮光膜１９が形成される。そして、この遮光膜１９のフォトセンサ部３上に開口２６が形成されて、これら開口２６を通じてフォトセンサ部３で受光を行い、この受光量に応じた信号電荷がフォトダイオード１４によって発生する。

ｎ型サブストレイト１２の裏面側には低抵抗化するために、ｎ型の高不純物濃度領域１１ａが形成される。本例のフォトセンサ部３は、ｐ＋アキュミュレーション領域１５とｎ型半導体領域１４と、ｐ型第１のウェル領域１３とｎ型サブストレイト１１のｎｐｎｐ構造により、ＨＡＤ（Hole Accumulated Diode）センサを構成している。

そして、ｐ型第１のウェル領域１３が、オーバーフローコントロールゲート領域となり、ｎ型サブストレイト１１がオーバーフロードレイン領域となって、縦型オーバーフロー構造のＣＣＤ固体撮像素子を構成する。すなわち、サブストレイト１１に所要の基板電圧Ｖｓｕｂが印加されて、フォトセンサ部３でオーバーフローした電荷は、サブストレイト１１側に取り出される。

このＣＣＤ固体撮像素子では、各フォトセンサ部３で光電変換され蓄積された信号電荷が読み出し部４を通じて各対応する垂直電荷転送部５に読み出され、垂直電荷転送部５内を転送して水平ライン毎に水平電荷転送部６に転送され、さらに水平電荷転送部６内を一方向に転送して、出力回路１０を通じて電圧変換されて出力される。受光期間において、フォトセンサ部３でオーバーフローした電荷は、オーバーフローコントロール領域であるｐ型第１のウェル領域１３を通じて基板電圧Ｖｓｕｂが印加されているｎ型サブストレイト１１より掃き捨てされる。一方、電子シャッターは、基板電圧Ｖｓｕｂを受光期間での基板電圧Ｖｓｕｂより高い基板電圧Ｖｓｕｂ＋ΔＶとして電子シャッター期間中の電荷が全てｎ型サブストレイト１１に掃き捨てられる。

そして、本実施の形態は、縦型オーバーフロー構造において、特に、ｎ型サブストレイト１１に印加する基板電圧Ｖｓｕｂを受講期間、すなわち露光開始から露光終了までの間に高い電位から低い電位へ段階的に変化制御する基板電圧可変制御手段３０を設ける。この基板電圧可変制御手段３０により、受光期間でのオーバーコントロールゲート領域であるｐ型第１のウェル領域１３のポテンシャルバリアの高さを段階的に低い状態から高い状態へ変調し、フォトセンサ部３での最大取り扱い電荷量を段階的に増やすように構成する。

かかる本実施の形態について、さらに詳述する。
縦型オーバーフロー構造の固体撮像素子は、元来シャッター電圧を下げる目的で考えられた構造である。すなわち、シャッター電圧を下げられるということは、基板電圧Ｖｓｕｂに対して、センサ部に蓄積される電荷量のコントロールはしやすいことをあらわしている。
ここで、ｎ型サブストレイト１１、ｐ型ウェル領域１３の構造のＣＣＤ固体撮像素子１を例にとれば、固体撮像素子１の取り扱い電荷量（以下、蓄積電荷量と称する）Ｑｓ＝５００ｍＶ、サブストレイト基板１１の基板電圧（以下、Ｖｓｕｂ電圧と称する）Ｖｓｕｂ＝７Ｖで、シャッター時はＶｓｕｂ＝１２Ｖ（Ｑｓ＝０）程度であるので、その間を線形であると仮定すればΔＱｓ／ΔＶｓｕｂ＝１００ｍＶ、すなわちＶｓｕｂ電圧は、１Ｖ変化させると取り扱い電荷量Ｑｓを１００ｍＶ変化させることができることになる。

次に、図３に示すように、このＣＣＤ固体撮像素子のＶｓｕｂ電圧を1フレーム期間Ｔｆｒの間に、基板電圧Ｖｓｕｂを例えば、Ｖｓ１、Ｖｓ２、Ｖｓｆｒの３段階に変化させる場合を考える。基板電圧Ｖｓｕｂを変化させる時間は、Ｔ１、Ｔ２であり、通常、時点Ｔ２から時点Ｔｆｒまでの間は蓄積電荷量Ｑｓ（ＣＣＤ固体撮像素子の通常値Ｑｓ３）を示すＶｓｕｂ値＝Ｖｓｆｒとする。また、基板電圧Ｖｓｕｂの値の切り替えポイントは、切り替え時のノイズを防止するため、水平ブランキングにあることが望ましい。蓄積時間開始から蓄積時間Ｔ１までの基板電圧Ｖｓｕｂ値をＶｓ１とし、さらに時点Ｔ１から時点Ｔ２までの基板電圧Ｖｓｕｂ値をＶｓ２とすると、このＣＣＤ固体撮像素子の蓄積電荷量Ｑｓも、図４に示すようにＱｓ１、Ｑｓ２、Ｑｓ３と蓄積時間の経過とともに変化する。ここで、被写体が1フレームの間、静止している場合の固体撮像素子に入ってくるいろいろな光量を考える。1フレーム間、静止と考えると様々な光量は、蓄積時間に比例するものとなり、光量の強いものほど傾きが大きいとして考えられる。また、光量の大きさは発生する電荷量に比例するので、この光量を電荷発生の強さと考えられる。図４では3種類の強さの光量ａ、ｂ、ｃを考えている。先ず、光量ａは、電荷量の制限を受けていないのでＴｆｒ時間後に蓄積電荷量Ｑｓｔ１となる。次に、光量ｂは、Ｔ１時間経過前に蓄積電荷量Ｑｓ１の飽和点に達し（不感地帯を通る）、その後Ｔ１時間後からＴｆｒ時間まではＱｓ変化を受けないで蓄積電荷量Ｑｓ２ｔまで到達する。さらに、光量ｃは、Ｔ１時間経過前に飽和点Ｑｓ１に到達し、Ｔ１時間からＴ２時間経過前に飽和点Ｑｓ２に到達、Ｔｆｒ時間経ったときにちょうど最大取り扱い電荷量Ｑｓ３の点に到達する光量である。

このように考えると、図５に示すように、光量ゼロから光量ａまで、光量ａから光量ｂまで、光量ｃより大きいとき、それぞれの光量ａ，ｂ，ｃに対して光量と取り扱い電荷量のグラフを形成することができる。
点線（図５参照）は、この説明例のように蓄積時間内にＱｓの制限時間を設けず、Ｖｓｕｂ電圧の変調を行わなかった通常の動作の光量と蓄積電荷量Ｑｓの特性である。
この特性に対して、本実施の形態の固体撮像素子は、水平ブランキング期間中に基板電圧Ｖｓｕｂを変調することにより、すなわち、サブストレイトの基板電圧Ｖｓｕｂを、蓄積電荷量Ｑｓ１ｔに相当する高い電位Ｖｓ１、蓄積電荷量Ｑｓ2ｔに相当する中間の電位Ｖｓ２、さらに、蓄積電荷量Ｑｓ3ｔに相当する低い電位Ｖｓ３へと段階的に制御することにより、実線の特性が示すようなγ特性（光量−蓄積電荷量に非直線性を持たせる）を実現できる。また、例えば標準設定レベルとしてＡ点を選んだときに飽和電荷量までのダイナミックレンジとして通常使用状態であると3倍（Ｂ参照）であったのが、本実施の形態に示す固体撮像素子では６倍以上（Ｃ参照）になっていることがわかる。

図６は、基板電圧Ｖｓｕｂを変化させたときのｐ型第１のウェル領域１３のポテンシャルバリアの高さの変化及び受光部３での取り扱い電荷量の変化を示す。

次に、図１に示す本実施の形態に係るＣＣＤ型固体撮像素子１の各領域の不純物濃度の1例を示す。
ｎ型サブストレイト１１の不純物濃度は、１０^１５ｃｍ^−３オーダーで、例えば０．２×１０^１５ｃｍ^−３以上５．０×１０^１５ｃｍ^−３以下とする。ｎ+サブストレイト１１aの不純物濃度は、１０^１７ｃｍ^−３オーダーで、例えば１×１０^１７ｃｍ^−３以上１×１０^１８ｃｍ^−３以下とする。オーバーフローコントロール領域となるｐ型第１のウェル領域１３の不純物濃度は、１０^１５ｃｍ^−３オーダーで、例えば０．２×１０^１５ｃｍ^−３以上２．０×１０^１５ｃｍ^−３以下とする。受光部となるｎ型半導体領域１４の不純物濃度は、１０^１６ｃｍ^−３オーダーで、例えば０．２×１０^１６ｃｍ^−３以上２．０×１０^１６ｃｍ^−３以下とする。アキュミュレーションとなるｐ＋＋領域１５の不純物濃度は、１０^１８ｃｍ^−３オーダーで、例えば０．２×１０^１８ｃｍ^−３以上６．０×１０^１８ｃｍ^−３以下とする。ｎ型埋め込みチャネル２４の不純物濃度は、１０^１７ｃｍ^−３オーダーで例えば０．２×１０^１７ｃｍ^−３以上２．０×１０^１７ｃｍ^−３以下とする。ｎ型埋め込みチャネル２４を囲むようなｐ型第２のウェル領域２３の不純物濃度は、１０^１６ｃｍ^−３オーダーで、例えば０．２×１０^１６ｃｍ^−３以上５．０×１０^１６ｃｍ^−３以下とする。

本発明に係るＣＣＤ型固体撮像素子１によれば、縦型オーバーフロー機能を有する構造において、サブストレイト１１の基板電圧Ｖｓｕｂを受光期間中に、基板電圧可変制御手段３０によって、高い電圧から低い電圧へ段階的にコントロールしてオーバーフローコントロールゲート領域である第１のｐ型ウェル領域１３のポテンシャルバリアの高さを変化させ、蓄積電荷量Ｑｓの変調を行い、上記のようなγ特性を得ることにより、最大蓄積電荷量Ｑｓに対する光量を従来構造より多くすることができるため、ダイナミックレンジを拡張することができる。

図７は、本発明に係る固体撮像素子をＣＭＯＳ固体撮像素子に適用した場合の他の実施の形態を示す、同図は、特に受光部周辺の要部を示す断面図である。
本実施の形態に係るＣＭＯＳ型固体撮像素子４１は、例えば裏面側に高不純物濃度領域４３ａを有する第１導電型、本例ではｎ型のサブストレイト４３に、第２導電型であるｐ型の第１ウェル領域５２を形成し、この第１のｐ型ウェル領域５２の表面側に各画素を区画するための画素分離領域６５を形成し、各区画領域にフォトダイオード５３と第２のｐ型ウェル領域６３内に形成した複数のＭＯＳトランジスタ、すなわち電荷読み出しトランジスタ５４、リセットトランジスタ５５、アンプトランジスタ５６及び垂直選択トランジスタ（図示せず）の４つのＭＯＳトランジスタとを形成して単位画素６０が構成される。そして、この画素６０が多数個、２次元マトリックス状に配列される。

フォトダイオード５３は、ｐ型第１ウェル領域５２の表面から所要の深さにわたってイオン注入により形成した第２導電型であるｎ型半導体領域６１［ｎ＋領域６１ａ，ｎ領域６１ｂ］と、このｎ型半導体領域６１の表面に形成した高不純物濃度のｐ型半導体領域（ｐ＋＋領域）６２とにより形成される。

各ＭＯＳトランジスタ５４、５５、５６は、次のようにして構成される。ｐ型半導体基板５２の表面には、フォトダイオード５３に隣接するように、ｐ型第２ウェル領域６３によって囲まれる高不純物濃度のｎ型半導体領域、すなわちｎ＋ソース・ドレイン領域５７、５８、５９がイオン注入により形成される。
電荷読み出しトランジスタ５４は、ｎ＋ソース・ドレイン領域５７と、フォトダイオード５３の表面側の高不純物濃度のｎ＋領域６１ａと、両領域５７及び６１ａ間のｐ型第１ウェル領域５２上にゲート絶縁膜７１を介して形成したゲート電極７２とにより構成される。
リセットトランジスタ５５は、ｎ＋ソース・ドレイン領域５７及び５８と、両領域５７及び５８間のｐ型第１ウェル領域５２上にゲート絶縁膜７１を介して形成したゲート電極７３とにより構成される。ここで、ｎ＋ソース・ドレイン領域５７は、フローティング・ディフュージョン（ＦＤ）と呼ばれている。
アンプトランジスタ５６は、ｎ型ソース・ドレイン領域５８及び５９と、両領域５８及び５９間の基板５２上にゲート絶縁膜７１を介して形成したゲート電極７４とにより構成される。
垂直選択トランジスタは、図示しないけれども同様に、対のソース・ドレイン領域と、その間のｐ型第１ウェル領域５２上にゲート絶縁膜を介して形成したゲート電極とにより構成される。

上述した各ＭＯＳトランジスタの回路配線は、説明を省略する。なお、各画素のリセットトランジスタ５５とアンプトランジスタ５６を接続するｎ型ソース・ドレイン領域５８は接続導体７５を介して電源配線７６に接続される。さらに、ｐ型第１のウェル領域５２上には、層間絶縁膜７８を介して電源配線７６を含めた多層の配線７７が形成される。

本実施の形態のＣＭＯＳ固体撮像素子４１においては、第１のｐ型ウェル領域５２をオーバーフローコントロールゲート領域となし、ｎ型サブストレイト１１に基板電圧Ｖｓｕｂを印加して縦型オーバーフロー構造に形成する。そして、このＣＭＯＳ固体撮像素子４１において、前述と同様に飽和電荷量をコントロールするために、受光期間中に基板電圧Ｖｓｕｂを高い電圧から低い電圧へと段階的に可変制御する基板電圧可変制御手段４４を接続して構成される。この基板電位を変調する方法は、上述したＣＣＤ固体撮像素子の場合と同様であるので重複説明は省略する。

このＣＭＯＳ固体撮像素子４１は、多層配線７７の表面側から光がフォトダイオード５３に入射し、このフォトダイオード５３において光電変換して受光量に応じた信号電荷が蓄積される、表面照射型に構成される。

なお、このＣＭＯＳ固体撮像素子４１におけるサブストレイト４３、高不純物領域４３ａ、オーバーフローコントロールゲート領域となる第１のｐ型ウェル領域５２の不純物濃度は、前述のＣＤＤ固体撮像素子１における対応する領域と同様の濃度とすることができる。ただし、フローティングディフュージョンＦＤとなるｎ型領域２４の不純物濃度は、１０^１９ｃｍ^−３オーダーとする。

本実施の形態に係るＣＭＯＳ固体撮像素子４１によれば、ｎ型サブストレイト４３、第１のｐ型ウェル領域５２を有した縦型オーバーフロー構造として、基板電圧可変制御手段４４により受光期間中に、ｎ型サブストレイト４３の基板電位Ｖｓｕｂを段階的に高い電位から低い電位に変化させることにより、飽和電荷量までの蓄積時間を従来より長くすることでき、蓄積電荷量Ｑｓに対する光量を従来構造より多くすることができるため、ダイナミックレンジを拡張することができる。なお、本実施の形態のＣＭＯＳ固体撮像素子４１では基板電圧Ｖｓｕｂを所要の高い電圧に設定することにより、電子シャッター機能を持たせることも可能である。

上述したように、本発明に係る固体撮像素子によれば、ｎ型サブストレイト、ｐ型ウェル領域を有す縦型オーバーフロー機能において、サブストレイトの基板電圧Ｖｓｕｂを受光期間中に基板電圧可変制御手段によってコントロールして蓄積電荷量Ｑｓの変調を行い、上記のようなγ特性を得ることにより、蓄積電荷量Ｑｓに対する光量を従来構造より多くすることができるため、ダイナミックレンジを拡張することができる。また、Ｖｓｕｂ電圧の制御（切り替え）ポイントは、水平ブランキング中に置くことにより、画像へのノイズの影響を抑えられる。

この構造は、上述した本実施形態の固体撮像素子以外の他の固体撮像素子にも採用することができる。

本発明に係る固体撮像素子の一実施の形態を示す概略構成図である。本発明に係るＣＣＤ型固体撮像素子の一実施の形態を示す断面図である。サブストレイト基板のＶｓｕｂ電圧と蓄積時間Ｔとの関係を示すグラフである。取り扱い電荷量Ｑｓと蓄積時間Ｔとの関係を示すグラフである。取り扱い電荷量Ｑｓと光量との関係を示すグラフである。本発明の説明に供するオーバーフローバリアの変化と取り扱い電荷量の変化を示すポテンシャル分布図である。本発明に係るＣＭＯＳ型固体撮像素子の他の実施の形態を示す断面図である。

符号の説明

１・・固体撮像素子、２・・単位画素セル、３・・フォトセンサ部、４・・読み出し部、５・・垂直電荷転送部、６・・水平電荷転送部、７・・画素分離部、１０・・出力回路、１１・・ｎ型半導体基板、１３・・ｐ型第１のウェル領域、１４・・フォトダイオード、１５・・電荷蓄積領域、１６・・ゲート絶縁膜、１７・・垂直転送電極、１８・・層間絶縁膜、１９・・遮光膜、２２・・読み出し領域、２３・・ｐ型第２のウェル領域、２４・・ｎ型の電荷転送領域、２５・・ｐ型の画素分離領域、２６・・開口、３０・・基板電圧可変制御手段、４１・・ＣＭＯＳ固体撮像装置、４３・・サブストレイト、４４・・基板電圧可変制御手段、５２・・ｐ型第１のウェル領域、５３・・フォトダイオード、５４・・電荷読み出しトランジスタ、５５・・リセットトランジスタ、５６・・アンプトランジスタ、５７、５８、５９・・ｎ＋ソース・ドレイン領域、６１・・ｎ型の半導体領域、６２・・ｐ型半導体領域、６３・・ｐ型第２のウェル領域、７４・・ゲート電極、７５・・接続導体、７６・・電源配線、７７・・多層の配線、７８・・層間絶縁膜

Claims

縦型オーバーフロー機能を有し、
露出開始から露出終了の間に半導体基板の電位を高い電位から低い電位へ段階的に変化させる
ことを特徴とする固体撮像素子。
前記半導体基板の電位の段階的な変化で、
飽和電荷量を段階的に大きくなるように制御する
ことを特徴とする請求項１記載の固体撮像素子。
前記半導体基板の電位は、水平ブランキング期間に制御される
ことを特徴とする請求項１記載の固体撮像素子。