JPH0746838B2

JPH0746838B2 - 固体撮像装置

Info

Publication number: JPH0746838B2
Application number: JP60003801A
Authority: JP
Inventors: 豊和溝口
Original assignee: Olympus Optic Co Ltd
Current assignee: Olympus Corp
Priority date: 1985-01-12
Filing date: 1985-01-12
Publication date: 1995-05-17
Anticipated expiration: 2010-05-17
Also published as: JPS61163776A

Description

【発明の詳細な説明】（技術分野）本発明は、光電変換作用、増幅作用およびスィツチング
作用を併せ持つ静電誘導トランジスタを撮像素子として
用いる固体撮像装置に関するものである。

（従来の技術）従来の固体撮像装置としては、CCD等の電荷転送素子を
用いるものや、MOSトランジスタを用いるものなどが広
く知られている。しかし、これらの固体撮像装置は電荷
転送時に電荷の洩れがあること、光検出度が低いこと、
集積度が上がらないことなどの問題があった。このよう
な問題を一挙に解決するものとして、静電誘導トランジ
スタ（Static Induction Transistorの頭文字をとってS
ITと呼ばれている）を用いたものが新たに提案されてい
る。例えば特開昭55−15229号公報には、マトリックス
状に配列したSITのソースを行ラインに接続し、ドレイ
ンを列ラインに接続し、ゲートをクリアラインに接続し
た固体撮像装置が開示されている。また、SITとして零
ゲートバイアス下でオフ状態にあるノーマリーオフ形の
ものを用いるものがある。このノーマリーオフ形のSIT
を用いる固体撮像装置においては、電荷注入域で信号を
読出すため、振幅の大きなスパイク状信号が得られると
いう特長を有するが、他方では読出し時のSITゲート電
位の実行的使用範囲が、SITがオン状態になり始める正
のピンチオフ電圧から、ゲートからソースへの電荷注入
が起こるゲート電圧までと狭いため、扱える入射光量範
囲が狭く、したがって飽和露光量が小さいという問題が
ある。

このような問題を解決するものとして、SITとして零ゲ
ートバイアス下でオン状態にあるノーマリーオン形のも
のを用いる固体撮像装置が開発されている。第１図
（Ａ）は本願人が、特願昭58−165237号において既に提
案したノーマリーオン形のSITを用いる固体撮像装置の
一画素を構成するSITの断面図、第１図（Ｂ）は、その
全体の回路構成図、第１図（Ｃ）は、固体撮像装置を動
作させるための信号波形図である。

第１図（Ａ）に示すSITはドレインを構成するn⁺基板１
上にチャネルを構成するn^-エピタキシャル層２を成長さ
せ、このエピタキシャル層２の表面に熱拡散法等により
n⁺ソース領域３およびこのソース領域３を挟むようにp⁺
ゲート領域４を形成すると共に、ソース領域３にはソー
ス電極５を接合して設け、ゲート領域４にはSiO₂等の絶
縁膜６を介してゲート電極７を被着してゲート領域４上
にコンデンサ８を形成し、基板１をドレイン端子９に、
ソース電極５をソース端子10に、ゲート電極７をゲート
端子11に接続したものである。このSITはノーマリーオ
ン形とするため、ゲート領域間の間隔W₉を比較的大きく
することができる。なお、かかるSITは埋込絶縁物ある
いはn⁺拡散層等より成る分離領域12によって隣接する画
素と分離して同一基板上に形成される。

このSITを用いる固体撮像装置においては、例えば第１
図（Ｂ）に示すように、多数のSIT20−11,20−12,…20
−mnを同一基板上にマトリックス状に形成し、各画素の
信号をXYアドレス方式により読出す。すなわち、各画素
を構成するSITのドレインは接地し、Ｘ方向に配列され
た各行のSIT群のゲート端子は行ライン21−1,21−２…2
1−ｍにそれぞれ接続する。また、Ｙ方向に配列されたS
IT群のソース端子は列ライン22−1,22−2,…22−ｎに接
続し、これらの列ラインをそれぞれ列選択用トランジス
タ23−1,23−2,…23−ｎを介してビデオライン24に共通
に接続する。このビデオライン24には負荷抵抗25を介し
てビデオ電圧Vsを印加する。また、行ライン21−1,21−
2,…21−ｍは垂直走査回路26に接続してそれぞれ信号φ
G1,φG2,…φGmを印加し、列選択用トランジスタ23−1,
23−2,…23−ｎのゲート端子は水平走査回路27に接続し
てそれぞれ水平走査信号φS1,φS2,…φSnを印加する。

次に、第１図（Ｃ）に示した波形図に基づいて、垂直走
査信号φＧおよび水平走査信号φＳについて説明する。
行ラインに加えられる信号φG1,φG2,…は、小さい振幅
電圧ＶφＧと、それより大きい振幅電圧ＶφＲより成る
もので、一つの行ラインの走査期間t_H間はＶφＧ、次の
行ラインの水平走査に移るまでのブランキング期間t_BL
にはＶφＲの値になるように設定されている。列選択用
トランジスタのゲート端子に加えられる水平走査信号φ
S1,φS2,…は、列ラインを選択するための信号で、低レ
ベルは列選択用トランジスタをオフ、高レベルはオンす
る電圧値になるように設定されている。

第２図は、各画素の動作を説明するための一画素に対す
る回路図である。20はノーマリーオン形のSITであり、
接地されたドレイン１、ゲート４、ゲート４とゲート端
子11間に形成されたコンデンサ８、およびソース３から
なる。SITのゲート４とドレイン１とは破線で示すよう
にpn接合ダイオードDGを形成している。ダイオードDGの
電圧・電流特性、すなわちゲート電位VGとゲート・ドレ
イン間の電流IGとの関係は、第３図（Ａ）に示すような
特性であり、ダイオードDG間の電圧、すなわちVGがpn接
合のビルトイン障壁電圧φＢを越えると、順方向電流が
流れる。SITのソース・ドレインの電流IDは、ゲート電
圧VGにより定まる。典型的なノーマリーオン形のSITで
は、IDはVGの指数関数に比例し、第３図（Ｂ）に示すよ
うな特性になる。

次に、第２図に示したSITのゲート４に、コンデンサ８
を介して信号φＧが加わった時のゲート電位変位を、第
４図を参照して説明する。時刻t₁に信号φＧがＶφＲと
なると、コンデンサ８を介してDG間に順方向電流が流
れ、コンデンサ８は急速に電圧（ＶφＲ−φＢ）まで充
電される。このためゲート電圧VGは、VG＝φＢとなる。
次に、時刻t₂で信号φＧが0Vとなると、ダイオードDGは
逆バイアスされるため電流IGは流れない。このためコン
デンサ８間には電圧（ＶφＲ−φＢ）が保たれ、VG＝−
ＶφＦ＋φＢとなる。その後、信号φＧの次のＶφＧが
加わる時刻t₃までに光照射により電荷QLが蓄積し、VG
は、ゲート４の容量をCGとするとΔVG＝QL/CGだけ上昇
して、VG＝−ＶφＦ＋φＢ＋ΔVGとなる。時刻t₃におい
てＶφＧが加わると、ゲート電位VGは上昇し、VG＝−Ｖ
φＦ＋φＢ＋ΔVG＋ＶφＧとなる。この時に列選択用ト
ランジスタ23がφＳによりオンすると、SITに第３図
（Ｂ）に示されるような電流ID1が流れる。この電流ID1
により負荷抵抗（抵抗値をRLとする）25間に電圧降下Ｖ
＝ID1・RLを生じ、ビデオライン24に信号出力Vout＝VS
−ID1・RLが生じる。ここで、電流ID1はΔVGにより変化
するため、入射光量に対応した信号を読出すことができ
る。第４図において、時刻t₄で再び信号φＧがＶφＲと
なると、ゲート電位VGはφＢとなり、それまでの蓄積電
荷QLはクリアされ、その後時刻t₅において信号φＧが0V
になることにより、ゲート電位VGは再びVG＝−ＶφＦ＋
φＢにリセットされて次のフィールドの電荷蓄積が開始
される。

以上の説明からわかるように、信号φＧの大きい振幅電
圧ＶφＦの値は、ゲート電圧VG＝−ＶφＲ＋φＢに対応
するSITのドレイン電流ID2が十分小さく、SITがオフす
るような値に選ばれ、小さい振幅電圧ＶφＧの値は、行
選択時にゲート電流が流れないように、時刻t₃における
ゲート電位、すなわち、VG＝−ＶφＦ＋φＢ＋ΔVG＋Ｖ
φＧが、φＢより小さいという条件、−ＶφＦ＋φＢ＋
ΔVG＋ＶφＧ＜φＢから、ＶφＧ＜ＶφＲ−ΔVGを満足
するような値に選ばれる。

次に、上記一画素の動作原理に基づいて、第１図（Ｂ）
に示した固体撮像装置の動作を説明する。垂直走査回路
26の作動により、信号φG1がＶφＧになると、行ライン
21−１に接続されたSIT群が選択され、水平走査回路27
より出力される信号φS1,φS2,…φSnにより、列選択用
トランジスタ23−1,23−2,…23−ｎが順次オンすると、
順次SIT20−11,20−12,…20−1nの信号がビデオライン2
4より出力される。続いて、このSIT群は信号φG1が高レ
ベルＶφＲになった時にリセットされる。次いで、信号
φG2がＶφＧになると、行ライン20−２に接続されたSI
T群が選択され、水平走査信号φS1,φS2,…φSnによ
り、SIT20−21,20−22,…20−2nの光信号が順次読出さ
れ、続いてリセットされる。以下同様にして順次各画素
の光信号が読出され、１フィールドのビデオ信号が得ら
れる。

以上の動作は、実験の結果、良好に行われることが確認
された。なお、第１図（Ａ）において、ゲート領域４と
ドレイン１との距離ｄが大きいと、エピタキシャル層２
の抵抗のため、ゲート・ドレイン間電流が小さくなり、
ゲートのリセットが不完全になるため、ｄは１〜３μｍ
と小さめにした方が特性上好ましく、このようにすれば
tBL≒12μｓであるNTSC標準テレビジョン方式の場合で
もその期間内に十分良好にリセットすることができる。

以上述べた既出の提案例は、連続して画像を撮像するテ
レビジョンカメラに特に有効である。

次に、画像を一画面毎に撮像する、いわゆる電子カメラ
に使用するのに好適な既出の提案例を示す。

第５図（Ａ）は、かかる既出の提案例の回路構成図、同
図（Ｂ）は動作を説明する信号波形図である。この提案
例における構成は、画素を構成するSIT20−11,20−12,
…20−mnの共通に接続されたドレインが、リセット回路
40に接続されてリセット信号φＲが加えられるようにな
っている点が第１図（Ｂ）のもの異なっている。

第５図（Ｂ）において、φＲは各SITのドレインに加え
られるリセット信号であり、各SITのゲート電位をリセ
ットする期間のみ負電圧−VRとなり、他の期間は0Vであ
る。垂直走査信号φG1,φG2,…は、対応する行ライン21
−1,21−2,…を走査する期間のみ高レベルＶφＧ、他は
0Vとなる信号である。水平走査信号φS1,φS2,…は列選
択を行う信号であり、SHは電子カメラに設けられたシャ
ッターの開閉動作を示すものであり、VGはゲート電位の
変化を示す図である。

第５図（Ｂ）に示した波形図により動作を説明する。時
刻t₁においてリセット信号φＲが−VRとなると、全ての
SITのゲート・ドレイン間に電流が流れ、ゲート電位
は、VG＝−VR＋φＢにリセットされる。その後、時刻t₂
においてシャッタが開かれ、光が照射されることによ
り、ゲート電位は、VG＝−VR＋φＢ＋ΔVGまで上昇す
る。その後、時刻t₃において垂直走査信号φG1が高レベ
ルＶφＧになることにより、行ライン21−１に接続され
たSIT群のゲート電位は、VG＝−VR＋φＢ＋ΔVG＋Ｖφ
Ｇに上昇し、水平走査信号φS1,φS2,…により、列選択
用トランジスタがオンすることにより、SIT20−11,20−
12,…20−1nの信号が読出される。次いで、時刻t₄にお
いて信号φG1がＶφＧから0Vになると共に、信号φG2が
高レベルＶφＧとなり、SIT20−21,20−22,…の信号が
読出される。以下同様にして、SIT20−31,20−32,…20
−mnの信号が読出され、一画面のビデオ信号が得られ
る。光入射により上昇したゲート電位は、時刻t₅におい
てリセット信号φＲが−VRになることにより、全てのSI
Tのゲート・ドレイン間に電流が流れ、ゲート電位は全
て、VG＝−VR＋φＢにリセットされ、次の画面の露光が
可能となる。

第６図（Ａ）は、第１図（Ｂ）に示した既出の提案例の
一部を変更したものである。第１図（Ｂ）に示した各SI
Tの動作回路は、他の既出の提案例と同様に、ドレイン
を接地し、ソースに正電圧をかけて読出す、いわゆるド
レイン接地方式を用いたものであるが、この提案例は、
ドレインに正電圧をかけ、ソースを負荷抵抗を介して接
地する、いわゆるソースフオロアにする動作方式を用い
たものである。

この場合、ゲート電位のリセットを行うためには、ドレ
イン側に正電圧が印加されているため、SIT群のソース
が接続されている列ライン22−1,22−2,…22−ｎを接地
するするためのリセットトランジスタ50−1,50−2,…50
−ｎが、列ライン毎に必要となる。51は該リセットトラ
ンジスタのゲートにリセットパルスを送るリセット制御
回路である。また、各画素のドレインは基板上で共通接
続され、正のドレイン電圧VDが印加されている。行ライ
ンおよび列ラインに印加される選択走査信号φG1,φG2,
…およびφS1,φS2,…は、第１図（Ｃ）に示した既出の
提案例のものと同様でこれを第６図（Ｂ）に示す。ただ
異なるのは、行選択信号φG1,φG2,…のリセット時刻t₁
で、振幅ＶφＲの電圧が印加されるのに先立ち、各列ラ
イン22−1,22−2,…に、そのドレインが接続されたリセ
ットトランジスタ50−1,50−2,…50−ｎが、リセットパ
ルスφＲによってオンとなり、各列ラインが接地され、
リセット時刻t₁において、選択された行ラインにつなが
る全ての列ラインのSITのソースは全て接地電位とな
り、ゲートに電位ＶφＲが印加されることにより、順方
向電流が列ラインおよびリセットトランジスタを介して
アースに流れ、ゲート電位がリセットされる。ゲート電
位の変化を第６図（Ｃ）に示す。

第１図（Ｂ）に示した既出の提案例においては、ゲート
電位のリセットが、ゲートから接地されたドレインに対
する順方向電流によりなされているのに対し、この提案
例においては、ゲートから、リセットトランジスタ50−
1,50−2,…を介して接地された列ライン22−1,22−2,…
に接続されたソースに対する順方向電流によりゲート電
位のリセットが行われるようになっている点で相違して
いるが、他の点の動作は第１図（Ｂ）のものと全く同様
である。

なお、この既出の提案例において、ゲート電位のリセッ
ト時に、リセットトランジスタ50−1,50−2,…のドレイ
ン・ソース間の電位降下分が大きいと、ゲートリセット
に要する時間が大となるので、該トランジスタのオン抵
抗を小さく抑える必要があり、そのためリセットトラン
ジスタの、（ゲート幅）／（ゲート長）はある程度以上
の大きさが必要である。

以上説明したように、本願人が既に提案した固体撮像装
置は種々の利点を有するものであるが、他方で従来のMO
SトランジスタやCCDを用いた固体撮像装置と同様に、入
射光量が小さいとき出力信号が小さくなってS/Nが低下
するという不具合がある。すなわち、入射光量が非常に
微弱な場合、あるいは露光時間すなわちリセットパルス
が入ってから行読出し信号がくるまでの時間が非常に短
いと、SITのゲート領域に蓄積される信号電荷が非常に
小さくなり、第４図，第５図（Ｂ）あるいは第６図
（Ｃ）に示されるゲート電位の光蓄積電荷による変化分
ΔVGが非常に小さくなる。その結果、画素読出し出力信
号も非常に小さな値となり、S/Nが低下する。このよう
な場合、得られたビデオ信号を、従来の撮像装置におけ
るように、プリアンプの利得を制御することによって適
切なレベルにしても、同時に雑音成分をも増幅してしま
うため、出力レベルは上がってもS/Nは向上しない。

また、全体に強い光が入射したときは充分なレベルの信
号出力が得られるが、その明暗比、いわゆるコントラス
トは素子のもつ光電変換特性で決るため、機械的に入射
光量を制御しない限り、得られる映像は白つぽく、非常
に見にくくなる。

更に、コントラストの大きい被写体を撮像する場合、例
えば被写体がいわゆる逆光の中にあるときなど、前述し
たプリアンプで出力レベルを自動調整すると被写体の中
の暗い部分が黒くつぶれてしまうという不具合がある。

（発明の目的）本発明の目的は、上述した種々の不具合を解決し、入射
光量や露光時間、コントラストの大小にかかわらず、常
に良好な画質のビデオ信号が得られるよう適切に構成し
た固体撮像装置を提供しようとするものである。

（発明の概要）本発明は、複数の行ラインおよび複数の列ライン間に配
列され、各画素が第１の主電極および第２の主電極と、
前記行ラインまたは列ラインにコンデンサを介して結合
されたゲートとを有する静電誘導トランジスタを具える
固体撮像装置において、感光される有効画素の信号出力
に基づいて前記ゲートの電位を制御する手段を設けたこ
とを特徴とするものである。

（実施例）第７図は本発明の固体撮像装置の一例の構成を示すブロ
ック図である。本例の固体撮像装置は、撮像素子群61、
ビデオ電源62、垂直走査回路63、列選択用トランジスタ
群64、水平走査回路65、ビデオライン66、負荷抵抗67、
出力端子68、リセットトランジスタ群69、リセット制御
回路70、検出部71、制御回路72を具える。

撮像素子群61は、第１図（Ａ）に示したノーマリーオン
形のSITより成る感光される有効画素をｍ×ｎ個マトリ
ックス状に配列して構成し、これら画素をｍ本の行ライ
ンおよびｎ本の列ライン（ともに図示せず）に接続する
と共に、ビデオ電源62によって所要の電圧を印加する。
ｍ本の行ラインには垂直走査回路63から垂直走査信号φ
G1、φG2、…φGmをそれぞれ印加し、またｎ本の列ライ
ンに対応する列選択用トランジスタ群64には水平走査回
路65から水平走査信号φS1、φS2、…φSnをそれぞれ印
加して、撮像素子群61の各画素信号をXYアドレス方式に
より順次ビデオライン66に読出し、その画素信号を負荷
抵抗67を介して出力端子68から取出すよう構成する。ま
た、ｎ本の列ラインはリセットトランジスタ群69を経て
接地し、このリセットトランジスタ群69をリセット制御
回路70により制御するよう構成する。

検出部71は画素信号の出力レベルを検出するもので、ゲ
ート回路、積分回路、サンプルホールド回路および差動
増幅器またはこれらに比較器を加えたもので構成し、こ
の検出部71の出力に基づいて制御回路72を介して垂直走
査回路63から行ラインに印加される垂直走査信号の読出
しレベルおよびリセットレベルを制御するよう構成す
る。

以下、第７図の具体的回路構成について説明する。

第８図はその一例の具体的回路構成を示すもので、ノー
マリーオン形のSITより成る感光される各有効画素101−
11、101−12、…101−mnはマトリックス状に配列し、XY
アドレス方式による信号を読出すよう構成する。

すなわち、各画素を構成するSITのドレインはビデオ電
源102に接続して電圧V_Dを印加し、Ｘ方向に配列された
各行のSIT群のゲート端子は、行ライン103−１、103−
２、…103−ｍにそれぞれ接続する。また、Ｙ方向に配
列された各列のSIT群のソースは、列ライン104−１、10
4−２、…104−ｎに接続し、これらの列ラインをそれぞ
れ列選択用トランジスタ105−１、105−２、…105−ｎ
を介してビデオライン106に共通に接続する。このビデ
オライン106は負荷抵抗107を介して接続すると共に出力
端子108に接続する。また、行ライン103−１、103−
２、…103−ｍは、垂直走査回路109に接続してそれぞれ
垂直走査信号φG1、φG2、…φGmを印加し、列選択用ト
ランジスタ105−１、105−２、…105−ｎのゲート端子
は、水平走査回路110に接続してそれぞれ水平走査信号
φS1、φS2、…φSnを印加する。更に、本例ではソース
フォロア方式により信号を読出すため、列ライン104−
１、104−２、…104−ｎをリセットトランジスタ130−
１、130−２、…130−ｎを介して接地し、これらリセッ
トトランジスタのON、OFFをリセット制御回路131によっ
て制御する。

一方、ビデオライン106にはゲート回路111を接続し、こ
のゲート回路111を垂直走査回路109からライン112を経
て供給される垂直走査終了信号および水平走査回路110
からライン113を経て供給される水平走査終了信号によ
って制御して、ビデオライン106からのビデオ出力信号
を取出す。このビデオ出力信号は積分器114において積
分し、その出力をサンプルホールド回路115において垂
直走査終了信号に基づいてサンプリングしてホールド
し、そのホールドした積分出力を差動増幅器116の一方
の入力端に供給する。差動増幅器116の他方の入力端に
は基準電圧源117により予め設定した基準電圧Vrefを印
加し、ここで両入力の差を求め、その差に基づいて制御
回路118により垂直走査回路109に供給される電源電圧を
制御して、行ラインに印加される垂直走査信号の読出し
レベルおよびリセットレベルを制御するよう構成する。

次に、上述の一画素の動作原理に基づいて、第８図に示
した固体撮像装置の動作を説明する。上記回路構成にお
いて、垂直走査回路109に垂直走査開始パルスが入る
と、積分器114の内容がリセットされる。続いて、垂直
走査回路109の作動により、行ライン103−１に印加され
る垂直走査信号φG1が読出しレベルＶφＧになると、行
ライン103−１に接続されたSIT群が選択され、水平走査
回路110より出力される水平走査信号φS1、φS2、…φS
nにより、列選択用トランジスタ105−１、105−２、…1
05−ｎが順次オンすることによって、画素101−11、101
−12、…101−1nの画素信号がビデオライン106を経て出
力端子108から順次出力されると共に、これら画素信号
はゲート回路111を経て積分器114によって積分される。
行ライン103−１に接続されたSIT群の信号読出しがすべ
て終了すると、ゲート回路111は水平走査回路110より送
出される水平走査終了信号をライン113より受け、これ
によりその出力ラインを高インピーダンス状態として積
分器114を無入力状態とする。この間に、行ライン103−
１の垂直走査信号φG1は読出しレベルＶφＧよりも高レ
ベルのリセットレベルＶφＲになると共に、それに先立
ってリセット制御回路131によりリセットトランジスタ1
30−1130−２、…130−ｎがONとなり、これにより行ラ
イン103−１に接続されたSIT群がリセットされる。

続いて、垂直走査回路109が作動して行ライン103−２が
選択されると、ゲート回路111は低インピーダンス状態
すなわち導通し、積分器114は前述した行ライン103−１
の場合と同様に、行ライン103−２に接続されたSIT群か
らの画素信号を積分する。以下同様にして順次各画素の
光信号が読出され、１フィールドのビデオ信号が積分器
114で積分される。

１フィールドのビデオ信号の読出しが終了すると、垂直
走査回路109からライン112を介してゲート回路111に垂
直走査終了信号が送出され、これによりゲート回路111
の出力は再び高インピーダンス状態となる。一方、積分
器114に接続されたサンプルホールド回路115は、積分器
114が１フィールドのビデオ信号の積分を完了した後、
その積分出力をサンプリングして次の１フィールドの期
間これを保持し、その保持値を差動増幅器116に供給す
る。

差動増幅器116は１フィールドのビデオ信号の総和と予
め設定された基準電圧Vrefとの差動電圧を制御回路118
にフィードバックし、該制御回路118からの制御信号に
より垂直走査回路109からの垂直走査信号の電位を決め
る電源電圧を制御して次のフィールドにおける垂直走査
信号の電位を決定する。このようにして、あるフィール
ドにおける垂直走査信号の電位、すなわちSITのゲート
に印加する読出しレベルＶφＧおよびリセットレベルＶ
φＲの値を、前のフィールドの全画素の読出し信号の総
和値で決定することによって、常に良好なビデオ信号を
得る。

なお、本実施例ではサンプルホールド回路115を積分器1
14と差動増幅器116との間に配置したが、これは差動増
器器116の後に配置してもかまわない。また、本実施例
ではサンプルホールド回路115におけるサンプリングの
時期を１フィールドのビデオ信号の読出し終了毎に行っ
ているが、ｋ（ｋは１より大きい自然数）フィールド毎
にサンプリングを行っても同様の効果を得ることができ
る。更に、本実施例では積分器114が画素信号の積分動
作を行う期間をゲート回路111によって１フィールドと
したが、ｌ（ｌは１より大きい自然数）フィールド間行
ってもよい。この場合、サンプルホールド回路115にお
けるサンプリングおよびホールドのタイミングは積分器
114の動作と同期させる必要がある。また、本実施例で
はゲート回路111によって画素出力信号のすべてを積分
器114に伝達させるようにしたが、予め特定の画素アド
レスに対してのみ、例えば画素群中で市松模様となる画
素の出力信号のみを伝達するよう構成してもよく、この
場合にも同様の効果を得ることができる。

次に、垂直走査回路109が発生する垂直走査信号の読出
しレベルＶφＧおよびリセットレベルＶφＲを制御する
ことによって、良好なビデオ信号を得ることができる原
理について説明する。

第１図（Ａ）に示すようなノーマリーオン形SITを画素
とする固体撮像装置に、第１図（Ｃ）に示す垂直走査信
号を加えると、SITのゲート電位は第４図のようになる
ことは前述したとおりである。第４図において、飽和光
量は、読出し開始時刻t3にゲート電位VG＝−ＶφＲ＋φ
Ｂ＋ΔVGがφＢとなる光量である。したがって、飽和光
量は、垂直走査信号のリセットレベルＶφＲに依存す
る。また、飽和出力電圧は入射光量が飽和光量のとき、
ゲートに読出しレベルが加わった場合の出力電圧であ
る。これは、VG＝φＢ＋ＶφＧのときのSITのドレイン
・ソース間電流IDSによって決るから、読出しレベルＶ
φＧに依存する。更に、ＶφＧ＝ＶφＲとすれば、入射
光量が飽和光量に達しない場合には、第４図からもわか
るように、読出しパルスが加わったときのゲート電位は
φＢ＋ΔVGとなり、ＶφＲ（＝ＶφＧ）に依存しない。

第９図（Ａ）〜（Ｃ）は既に提案したノーマリーオン形
SITで構成した固体撮像装置の典型的な光電変換特性を
示し、同図（Ａ）は光電変換特性のＶφＲ依存性を、
（Ｂ）はＶφＧ依存性を、（Ｃ）はＶφＲ＝ＶφＧ依存
性をそれぞれ示す。これらの図から明らかなように、SI
T固体撮像装置の光電変換特性は、ゲートに印加される
垂直走査信号の読出しレベルＶφＧおよびリセットレベ
ルＶφＲによって制御することができる。

したがって、第８図において、例えば差動増幅器116の
一端に加えられている基準電圧Vrefを、第９図（Ａ）に
示す光電変換特性の出力電圧Ｐ（Ｖ）の画素数倍すなわ
ちｍ×nP（Ｖ）に設定すると、差動増幅器116からは全
画素出力電圧の平均値とＰ（Ｖ）との差動電圧のｍ×ｎ
倍の出力が現れるから、その差動電圧を積分値の方が基
準電圧Vrefより大きいときは正、小さいときは負とし
て、制御回路118により第10図に示すように、差動電圧
が正のときはその量に応じてリセットレベルＶφＲを上
昇させて飽和露光量を大きくし、負のときはリセットレ
ベルＶφＲをＶφＲ′に低下して飽和露光量を下げると
共に、読出しレベルＶφＧをＶφＧ′に上昇させて出力
電圧を上げるようにすれば、光電変換特性を入射光量に
応じて常に適切なビデオ信号が得られるよう制御するこ
とができる。

次に、以上のように光電変換特性を制御することによっ
て適切なビデオ信号が得られる原理について更に詳細に
説明する。

いま、全画素の平均出力電圧が第11図（Ａ）に示す光電
変換特性ａ上でＰ（Ｖ）より大きいＸ（Ｖ）にあったと
する。このときの画素出力電圧の光電変換特性上での分
布は特性ａの太線部にあり、画素の多くが飽和露光量を
越えた入射光量となっているため、ビデオ出力電圧のダ
イナミックレンジが非常に狭い。そこで、垂直走査信号
のリセットレベルＶφＲを上げることによって飽和露光
量を増し、光電変換特性をｂのようにすれば、同じ光量
分布（光量範囲ΔＬ）でビデオ出力電圧のダイナミック
レンジが広くなる。逆に、全画素の平均出力電圧が第11
図（Ｂ）に示す光電変換特性ｃ上でＰ（Ｖ）より小さい
Ｙ（Ｖ）にあったとする。このときの画素出力電圧の光
電変換特性上での分布は特性ｃの太線部にあり、ビデオ
出力電圧のダイナミックレンジは大きいが、光量が小さ
いために画素出力電圧が小さい部分では、その電圧が信
号読出し時等に発生するノイズ成分より小さくなってビ
デオ信号として読出せない可能性がある。そこで、垂直
走査信号の読出しレベルＶφＧを上げることによって読
出し時のゲート電位を上げ、これにより光電変換特性を
ｄのようにする。このようにすれば、小さい光量の画素
出力電圧もノイズレベルより大きくなり、S/Nが向上す
ることになる。

なお、以下の説明では制御回路118により入力される差
動電圧によって、垂直走査信号の読出しレベルＶφＧお
よびリセットレベルＶφＲの両方を制御するようにした
が、いずれか一方のみを制御しても同様の効果を得るこ
とができ、その制御対称電圧やその制御法も多種多様で
ある。

第12図は第７図に示した固体撮像装置の具体的回路構成
の他の例を示すものである。本例においては、第７図に
示した検出部71の構成が第８図のものと異なるもので、
その他の構成は第８図と同様である。したがって、第８
図と同一構成部分には同一の符号を付してその説明を省
略する。本例では、ビデオライン106からのビデオ出力
信号をゲート回路111を経て積分器114で積分し、その積
分出力を差動増幅器116の一方の入力端に供給する。差
動増幅器116の他方の入力端には、基準電圧源117からの
予め設定された基準電圧Vref1を増幅器121を経て印加す
る。また、ビデオライン106からのビデオ出力信号は比
較器122にも供給し、ここで基準電圧源123からの予め設
定された基準電圧Vref2と比較し、その比較出力に基づ
いてゲート回路111のON（低インピーダンス状態）、OFF
（高インピーダンス状態）を制御すると共に、基準電圧
制御回路124を介して増幅器121の利得を制御する。基準
電圧制御回路124は計数器を有し、全画素数ｍ×ｎから
比較器122の比較出力を減算計数し、その値に応じて増
幅器121の利得を、積分器114が積分した画素数倍となる
ように制御するよう構成する。

一方、差動増幅器116の差動出力はサンプルホールド回
路117に供給し、ここでライン112を経て供給される垂直
走査終了信号に基づてサンプリングしてホールドし、こ
のホールドした差動出力に基づいて制御回路118により
垂直走査回路109に供給される電源電圧を制御して行ラ
インに印加する垂直走査信号の電位を制御する。

次に、上述の一画素の動作原理に基づいて、第12図に示
した固体撮像装置の動作を説明する。上記回路構成にお
いて、垂直走査回路109に垂直走査パルスが入ると、積
分器114および基準電圧制御回路124の内容がリセットさ
れる。続いて、垂直走査回路109の作動により、行ライ
ン103−１に印加される垂直走査信号φG1が読出しレベ
ルＶφＧになると、行ライン103−１に接続されたSIT群
が選択されると共に積分器114が作動し、水平走査回路1
10より出力される水平走査信号φS1、φS2、…φSnによ
り、列選択用トランジスタ105−１、105−２、…105−
ｎが順次オンして画素101−11、101−12、…101−1nの
画素信号がビデオライン106を経て順次出力される。

これら順次の画素信号は、比較器122において予め設定
された基準電圧Vref2と比較され、これが基準電圧Vref2
より小さいと、ゲート回路111が低インピーダンス状態
（ON）となって積分器114により積分される。これに対
し、画素出力信号が基準電圧Vref2より大きいと、ゲー
ト回路111は比較器122の出力によって高インピーダンス
状態（OFF）となり、積分器114は無力入力状態となる。
したがって、積分器114は基準電圧Vref2より小さい画素
出力信号のみを積分することになる。

行ライン103−１に接続されたSIT群の信号読出しがすべ
て終了すると、ゲート回路111は水平走査回路110からラ
イン113を経て供給される水平走査終了信号により高イ
ンピーダンス状態になると共に、この間にリセットトラ
ンジスタ130−１、130−２、…130−ｎがONになると共
に、垂直走査信号φG1がリセットレベルＶφＲとなって
そのSIT群がリセットされる。続いて、垂直走査回路109
が作動し、行ライン103−２が選択されると、積分器114
は積分動作を再開し、前述した行ライン103−１と同様
に行ライン130−２に接続されたSIT群から基準電圧Vref
2より小さい画素出力信号のみを積分する。

以下、同様にして、順次各画素の光信号が読出され、１
フィールドのビデオ信号のうち基準電圧Vref2より小さ
い出力信号のみが積分器114によって積分される。

１フィールドの画素信号の読出しが終了すると、垂直走
査回路109からライン112を介してゲート回路111に垂直
走査終了信号が送出され、ゲート回路111は高インピー
ダンス状態となる。この時点で、差動増幅器116の一方
の入力端には基準電圧Vref2より小さい１フィールドの
画素出力信号の総和が加えられている。

一方、ビデオライン106に現れる基準電圧Vref2より大き
い画素出力信号の数は基準電圧制御回路124によって計
測される。この基準電圧制御回路124はその計測値をＣ
とすると、増幅器121の利得をｍ×ｎ（全画素数）−Ｃ
とする。したがって、１フィールドの画素信号の読出し
が終了した時点で、基準電圧Vref2より大きい画素出力
信号がTC個あったとすると、差動増幅器116の他方の入
力端には、増幅器121の入力に加えられている基準電圧V
ref1の（ｍ×ｎ−TC）倍の電圧が印加され、その出力に
は１フィールド期間に得られる画素出力信号のうち基準
電圧Vref2より小さい信号の平均値と基準電圧Vref1との
差の（ｍ×ｎ−TC）倍の電圧が現れることになる。

積分器114が１フィールドの画素出力信号の積分を終了
すると、サンプルホールド回路115は差動増幅器116の出
力をサンプリングし、これを次の１フィールド期間保持
して制御回路118に供給する。制御回路118はサンプルホ
ールド回路115の出力に基づいて垂直走査回路109に制御
信号を送出し、これにより垂直走査回路109からの垂直
走査信号の電位を決める電源電圧を制御して、次のフィ
ールドにおける垂直走査信号の電位を決定する。

このようにして、あるフィールドにおける垂直走査信号
の電位、すなわちSITのゲートに加わるパルスの値を前
のフィールドのあるレベルより低い画素信号出力の総和
値で決定することによって、被写体のコントラスト（明
暗比）が大きい場合でも良好なビデオ信号を得る。

なお、本実施例ではサンプルホールド回路115のサンプ
リングの時期を１フィールドの画素信号の読出し終了毎
に行っているが、ｋ（ｋは１より大きい自然数）フィー
ルド毎にサンプリングを行っても同様の効果を得ること
ができる。また、本実施例では積分器114が画素信号の
積分動作を行う期間を１フィールドとしたが、ｌ（ｌは
１より大きい自然数）フィールド間行ってもよい。この
場合、サンプルホールド回路115におけるサンプリング
およびホールドのタイミングは積分器114の動作と同期
させる必要がある。更に、本実施例では、ゲート回路11
1を比較器122の出力信号によって制御して、基準電圧Vr
ef2より小さい画素出力信号を積分器114で積分するよう
にしたが、ゲート回路111に予め画素出力信号を伝達す
る画素のアドレスを単数或いは複数個設定しておいても
かまわない。このときのアドレスの指定の仕方は多種多
様である。

次に、あるフィールドにおける垂直走査信号の電位、す
なわちSITのゲートに加わるパルスの値を、前のフィー
ルドのあるレベルより低い画素信号の出力の総和値で決
定することによって、被写体のコントラスト（明暗比）
が大きい場合でも良好なビデオ信号を得ることができる
原理について説明する。

いま、被写体が第13図に示すように強い光の中にあった
とする。この場合、撮像画面は弱い光量の部分と強い光
量の部分とに分けられ、前者の光量範囲をΔL1、後者の
光量範囲をΔL2すると、第14図に示すSITの光電変換特
性上では、それぞれ曲線ｅの太線で表される。なお、第
14図において出力電圧Ｚ（Ｖ）は全画素出力電圧の平均
値を、またＰ（Ｖ）は増幅器121の入力に加えられてい
る基準電圧Vref1、を該光電変換特性上で示したもので
ある。

比較器122の入力に加えられている基準電圧Vref2を、第
14図に示す光電変換特性のSITの飽和出力電圧Vsatより
大きく設定すれば、積分器114は全画素信号に対して、
積分動作を行い、差動増幅器116にはＺ（Ｖ）とＰ
（Ｖ）の画素数（ｍ×ｎ）倍の電圧とがそれぞれ加えら
れることになる。この場合、差動増幅器116以降の信号
処理は、第８図〜第11図において説明した信号処理と全
く同じであるから、先に述べたように該撮像装置の光電
変換特性は、第14図に示す曲線ｆのように、飽和露光量
を上げ、信号のダイナミックレンジが広くなる方向に操
作される。ところが、この場合、本来撮影者が意図して
いる光量範囲がΔL2の被写体の領域は、信号出力が実質
的に低下し、このため撮像装置がもつノイズレベルより
小さくなって撮像画面中では黒くつぶれてしまう可能性
がある。そこで本例では、本来撮影者が意図してしてい
ない光量の強い領域、すなわちΔL2の領域の光を先に述
べた光電変換特性決定の要素からはずし、光量ΔL1領域
が適切な信号レベルになるように光電変換特性を操作す
る。すなわち、比較器122の一方の入力端に接続された
基準電圧Vref2を、飽和出力電圧Vsat以下に設定するこ
とによって、積分器114が積分する信号レベルの上限値
を決定する。このようにすれば、光電変換特性は例えば
第14図の曲線ｇのように操作され、弱い光量領域ΔL1の
信号出力が上昇して意図した画像が得られる。

このように、撮像画面のコントラスト（明暗比）が大き
く、しかも暗い部分の画像を鮮明に得たいとき、例えば
いわゆる逆光の被写体を撮るときでも、本実施例のよう
に固体撮像装置を構成すれば、被写体が黒くつぶれるこ
ともなく、撮影者が意図した鮮明な画像を得ることがで
きる。

なお、本発明は上述した実施例にのみ限定されるもので
はなく、幾多の変形または変更が可能である。例えば、
上述した実施例においては、第６図（Ａ）と同様にSIT
の一方の主電極であるソースを負荷抵抗を経て接地し、
他方の主電極であるドレインを共通にビデオ電源に接続
したソースフォロアにより画素信号を読出すようにした
が、第１図（Ｂ）のようにドレインを接地し、ソースに
正電圧をかけるいわゆるドレイン接地方式により画素信
号を読出す場合でも有効に適用することができる。ま
た、本発明は第５図（Ａ）のようにリセット回路からド
レインにリセット信号を加えてゲート電位をリセットす
る構成のものにも有効に適用することができる。なお、
この場合にはドレインにリセット信号を加えてゲート電
位をリセットするものであるから、制御対象は上述の実
施例と同様にリセット信号のみ、または読出し信号の
み、あるいは双方とすることができる。更に、上述した
実施例では、画素を構成するSITとして第１図（Ａ）に
示すものを用いたが、拡散層より成るゲート領域のない
絶縁ゲート構造のものや、あるいは別個にコンデンサを
形成したものを用いることもできる。また、上述した実
施例において説明した固体撮像装置の主要な機能部材、
機能回路、例えばSIT撮像素子群、列選択用トランジス
タ、垂直・水平走査回路、ビデオ電源、負荷抵抗、リセ
ットトランジスタ群、リセット制御回路、サンプルホー
ルド回路、積分回路、比較器、制御回路等は、必要に応
じて適宜に選択し１チップ半導体に実装できるものであ
る。

（発明の効果）以上述べたように、本発明においては、感光される有効
画素の信号出力に基づいてSITのゲートの電位を制御し
て、その光電変換特性を制御するようにしたので、常に
良好な画質のビデオ信号を得ることができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）、第２図、第３図（Ａ），（Ｂ）
および第４図は本願人が先に提案した固体撮像装置の一
例を説明するための図、第５図（Ａ）および（Ｂ）は同じく他の例を説明するた
めの図、第６図（Ａ）〜（Ｃ）は同じく更に他の例を説明するた
めの図、第７図は本発明の固体撮像装置の一例の構成を示すブロ
ック図、第８図は第７図の具体的回路構成の一例を示す図、第９図（Ａ）〜（Ｃ）、第10図および第11図（Ａ），
（Ｂ）はその動作を説明するための図、第12図は第７図の具体的回路構成の他の例を示す図、第13図および第14図はその動作を説明するための図であ
る。 61……撮像素子群、62……ビデオ電源 63……垂直走査回路 64……列選択用トランジスタ群 65……水平走査回路、66……ビデオライン 67……負荷抵抗、68……出力端子 69……リセットトランジスタ群 70……リセット制御回路、71……検出部 72……制御回路 101−11〜101−mn……画素、102……ビデオ電源 103−１〜103−ｍ……行ライン 104−１〜104−ｎ……列ライン 105−１〜105−ｎ……列選択用トランジスタ 106……ビデオライン、107……負荷抵抗 108……出力端子、109……垂直走査回路 110……水平走査回路、111……ゲート回路 112,113……ライン、114……積分器 115……サンプルホールド回路 116……差動増幅器、117……基準電圧源 118……制御回路、121……増幅器 122……比較器、123……基準電圧源 124……基準電圧制御回路 130−１〜130−ｎ……リセットトランジスタ 131……リセット制御回路

Claims

【特許請求の範囲】

【請求項１】複数の行ラインおよび複数の列ライン間に
配列され、各画素が第１の主電極および第２の主電極
と、前記行ラインまたは列ラインにコンデンサを介して
結合されたゲートとを有する静電誘導トランジスタを具
える固体撮像装置において、感光される有効画素の信号
出力に基づいて前記ゲートの電位を制御する手段を設け
たことを特徴とする固体撮像装置。