JPH0312510B2 - - Google Patents
Info
- Publication number
- JPH0312510B2 JPH0312510B2 JP55069257A JP6925780A JPH0312510B2 JP H0312510 B2 JPH0312510 B2 JP H0312510B2 JP 55069257 A JP55069257 A JP 55069257A JP 6925780 A JP6925780 A JP 6925780A JP H0312510 B2 JPH0312510 B2 JP H0312510B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- imaging device
- light
- voltage
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 238000003384 imaging method Methods 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 7
- 238000009826 distribution Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 238000001444 catalytic combustion detection Methods 0.000 description 27
- 230000003287 optical effect Effects 0.000 description 20
- 238000012546 transfer Methods 0.000 description 19
- 238000007667 floating Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000001066 destructive effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- -1 MoSi 2 Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- WDZCUPBHRAEYDL-GZAUEHORSA-N rifapentine Chemical compound O([C@](C1=O)(C)O/C=C/[C@@H]([C@H]([C@@H](OC(C)=O)[C@H](C)[C@H](O)[C@H](C)[C@@H](O)[C@@H](C)\C=C\C=C(C)/C(=O)NC=2C(O)=C3C(O)=C4C)C)OC)C4=C1C3=C(O)C=2\C=N\N(CC1)CCN1C1CCCC1 WDZCUPBHRAEYDL-GZAUEHORSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
〔発明の技術分野〕
本発明は光情報を非破壊に読み出せ、ダイナミ
ツクレンジが広く、光入力に対し高感度で雑音に
対しても強く、かつ空間的、時間的改造度が優
れ、かつ極めて高集積度になされた固体撮像装置
に関する。 〔発明の技術的光景とその問題点〕 従来、イメージセンサ、特に固体デバイスによ
るものは大きくわけてCCD型、MOS型の２種類
存在する。これら２つの製造技術は似かよつてい
るにもかかわらず、MOS型、CCD型両者のイメ
ージセンサとしての特性は、光の受光方法、及び
信号電荷の読み出し方法の違いから異なつたもの
となつている。CCD型イメージセンサではMOS
キヤパシタ電極の下側半導体領域に生じたポテン
シヤル井戸に信号電荷は蓄積され、一方読み出し
はアレイ状に並んだ電界によつて生じたポテンシ
ヤル井戸の中を次々と転送させ出力回路へ導くこ
とから行なわれる。しかるにMOS型イメージセ
ンサにおいては信号電荷は拡散もしくはイオン注
入等で製造されたフオトダイオードによつて集め
られ、読み出し時にはそのフオトダイオードから
隣接するMOSFETを通してビデオ出力回路へと
導かれ完了する。これらの両者の構造、構成方法
及び読み出し方法の違いは特に光強度の高い場
合、及び低い場合、また解像度（image clarity）
等の点で大きな差となつている。光強度の低い場
合にはイメージセンサによつて解像されうる最小
強度の光入力値はイメージセンサ自体の持つ受光
能力、言いかえれば照射された光をどれだけ取り
込むことができるこという効率に大きく依存して
いる。また同様に光強度の低い場合のイメージセ
ンサによつて解像されうる最小強度の光入力値
は、センサ本体及びその付随回路によつて生じる
雑音にも影響される。 MOS型イメージセンサはCCD型に比べ光の信
号への変換効率がよい。これはデバイス表面から
の光の反射量、及び光によつて発生した信号電荷
が蓄積される位置の違いによるものである。 通常、モノリシツク集積化されたイメージセン
サにおいては半導体基板を照射する方法には表面
照射（front illumination）型及び裏面照射
（back illumination）型の２通り存在する。 CCD型或いはMOS型でどちらの方法も使用可
能であるが、CCD型の場合、表面に不透明な電
極が並び光の取り込み領域が小さくなり、表面照
射（front illumination）型では不都合なことが
多い。 また不幸なことに裏面照射（back
illumination）型の場合、製造上の問題及び動作
特性の限界が存在する。裏面照射型の場合、光の
入力によつて発生したキヤリアが（通常、Siであ
れば可視光に対して光入力表面から5μｍ程度内
で発生する）有効に集められ、表面側のキヤパシ
タ電極の下の空乏層内に蓄積されるためには基板
の厚みを薄くする必要がある。製造可能な最も薄
い半導体基板は約25μｍ程度であり、つまりこの
ことはデバイスを25μｍ以下のスペースで配置す
ることができないこと、即ち、裏面照射型で基板
内に発生したキヤリアが拡散で広がつて行くた
め、空間的分解能を考えると基板が厚くなればそ
の分だけ表面のMOSキヤパシタ電極の間隔を離
して配置しなければならない。このことが裏面照
射型CCDの解像度の限界となつている。この素
子間隔に対する制御条件は大容量のイメージセン
サを実現しようとする場合、より大きなSi基板面
積が必要となり、多数の画素から成るイメージセ
ンサの実現に対して大きな障害となつている。 明らかに、良好な解像度を得ようとするには簡
単な構造の表面照射型が望ましい。幸い、MOS
型イメージセンサは半導体基板をカバーするシリ
コン酸化膜層を有し、この透明酸化膜は、空気
（air）のインピーダンスとシリコンの光に対する
インピーダンスの整合性のよいオプテイカルコー
テイング（optical coating）となつている。 CCD型イメージセンサの中には、表面照射型
ポリシリコン電極で構成されたものもあるが、こ
れらのポリシリコン構成はポリシリコンの下の酸
化膜との間での光入力に対するインピーダンス整
合が悪く、ポリシリコン−酸化膜界面で光が反射
されやすい。このインピーダンス不整合によつて
表面反射における障害パターンが生じ、光電流出
力を減少させてしまう。 表面照射型、或いは裏面照射型のいづれのイメ
ージセンサアレイにおいても、イメージセンサ及
び周辺回路によりビデオ信号に導入される雑音の
問題は抵光強度レベルにおける動作限界を与える
最も大きな要因と考えらる。小さな光信号をマス
クしてしまうこの雑音は寄生容量における不整合
及び熱的に発生したキヤリアから生ずる。更に
CCDの場合には転送損失に伴う雑音が入る。 MOS型イメージセンサにおいては、走査回路、
ホトダイオード及びビデオ出力部におけるMOS
トランジスタの寄生ゲート・ソース間MOS容量
と寄生ゲート・ドレイン間MOS容量（これらの
容量は直列に接続されている）等における不整合
から生ずる容量性雑音が問題となる。これらの
MOSトランジスタはアレイ内の個々の受光素子
部をアドレスするためのアナログスイツチとして
動作する。 これらのトランジスタがターン・オン或いはタ
ーン・オフするときスイツチされるべきアナログ
光信号線上にそれらに対応する電圧スパイクが生
ずる。この電圧スパイクはフイルタで減少させる
ことが可能だが最大ビデオ周波数の２倍の所で生
ずるため完全に除去することはできない。 これらのMOSホトアレイを通してのスパイク
の大きさ変動はビデオ通過帯域における固定パタ
ーン雑音（FPN：Fixed Pattern Noise）とな
つて現われる。この雑音はフイルタで除去可能で
ある。幸い、雑音変動はスパイクの絶対値に比べ
小さい。事実、光入力がない状態で、固定パター
ン雑音（FPN）から発生する低レベルノイズイ
メージがイメージセンサの出力で現われる。 センサ出力で検出されるスパイク雑音は典型的
な512画素デバイスの光センス素子部の容量両端
の等価雑音電圧と考えられ、その雑音電圧範囲は
１×10-3〜0.5×10-2Voltの範囲にあり、ちよう
ど実際的な動作レベルによく一致している。ホト
ダイオードにかけるバイアス電圧に関係する飽和
出力信号電圧は通常5V程度であり、約ダイナミ
ツクレンジとして100対１或いはそれ以上となつ
ている。 しかるにCCDでは、スイツチングトランジス
タにおけるスパイクから来る固定パターン雑音に
よつては影響を受けない。むしろ、クロツクライ
ンと出力ラインとの間の容量（キヤパシタ）から
生ずる固定パターン雑音がある。幸いなことに、
これらの雑音パルスはすべて同じ高さであり、
low−pass filtersで除去可能である。しかし、こ
れらのフイルタは電力を消費し、かつスペースを
とる。 この寄生容量結合雑音を減少させるもつとよい
方法は、同じイメージセンサチツプ上にビデオ前
置増幅器（video preamplifiers）を製造するこ
とである。同じチツプ上に製造した方がチツプ外
に外付けで増幅器を付けるより増幅器に対する寄
生結合容量の値を小さくできることから雑音が減
少するわけである。 MOS型センサ及びCCD型センサにおいてとも
に存在する固定パターン雑音（FPN）は熱的な
効果（熱的に発生したキヤリア）からも生ずる。
しかしながらCCD型センサはMOS型センサに比
べ、熱的な効果に対してより影響を受けやすい。
それは、CCDの場合、表面が非平衡状態にあり、
これにより熱的な不安定性が生じているからであ
る。 このタイプの雑音は通常のデバイスで、
10μW／cm2以下の光強度レベルで100ｍsec以上の
光照射期間を動作させる場合に非常に問題とな
る。 なぜならば、これらの光強度及び光照射期間レ
ベルにおいて発生する暗電流のかなりの部分が雑
音として発生し、究極的な動作限界を与えるから
である。 しかるにCCD型イメージセンサにおいては固
定パターン雑音以上にもつと動作に影響を与える
ものに転送損失雑音（transfer lossnoise）があ
る。転送動作後のあとに残された電荷の結果とし
て生ずるこのタイプの雑音はセンスされた画面上
に、センスされた白色スポツトの片側へ白色スミ
アとして現われる。転送されている電荷量が多い
場合に、高輝度スポツトとして最も顕著に現われ
る。例えば、10-5per transferの転送損失
（99.999％が有効）で512画素アレイ（２相クロツ
クデバイスとして1024転送）が動作するとする
と、全転送損失として10-2になる。３相クロツク
の場合には同じ転送効率として、全転送損失電荷
はさらに増加する。転送損失雑音はまたCCDの
もつ露出範囲を減少させ従つて基本的にセンサが
検出できるコントラストを減少させてしまう。転
送損失雑音を減少させる一つの方法はイオン注入
等によつて表面から約1μｍ程度の深さに転送チ
ヤンネルを埋め込むことである。埋め込みチヤン
ネル中を転送される電荷は半導体と酸化膜界面に
存在する表面トラツプによつて引き起こされる電
荷の非転送という表面トラツプ雑音の影響を受け
ない。 しかしながら、いくつかの雑音源の中にはたと
えば熱雑音のような常に存在するが簡単には取り
除けないものもある。この熱雑音は低光強度レベ
ルでのセンサの動作パフオーマンスの限界を与え
る。すべての増幅器及びすべての抵抗は熱雑音の
影響を受ける。イメージシステムにおいてはイメ
ージセンサの出力に接続される回路がこの雑音を
発生させる。この例において、増幅器出力に現わ
れる熱雑音信号はソースインピーダンスと増幅器
の雑音パラメータの関数となつている。 モノリシツク集積化されたイメージセンサにお
いては、ソースインピーダンスは周辺を除くイメ
ージセンサ本体の出力端子と接地点との間のキヤ
パシタンスであり、その容量が大きければ大きい
ほど、増幅器出力に現われる雑音もそれだけ大き
くなる。 このタイプの雑音はMOS型イメージセンサが
その出力に接続された高容量のバスランスを有す
るため、CCD型イメージセンサに比べMOS型イ
メージセンサにおいてより顕著に現われる。しか
し、高感度、高利得、低雑音のオペアンプが低コ
ストで手に入るならばそれほどイメージセンサの
動作パフオーマンスを制限する条項とはならな
い。 さらにまた別の雑音源はオペアンプのリセツト
抵抗R1に存在する雑音である。この抵抗はビデ
オ信号上に大きさqnoise＝KTC1の等価雑音電荷
（Johnson noiseと呼ばれる）を発生させる。こ
こでC1は、リセツト抵抗R1に並列に入る容量で
ある。即ち、リセツト抵抗に並列な容量が大きけ
れば大きいほど、それだけ等価雑音電荷も大きく
なる。 幸い電荷増幅器では、容量C1を非常に小さく
することによつてこの基本的な雑音源の影響を小
さくすることができる。高入力光強度レベルを記
述するパラメータである露出飽和の問題、即ち露
出飽和とは一般的にフオトアレイ上のセンス画素
に光照射期間に蓄積されうる最大電荷量の関数と
なつている。光照射期間とは照射されたイメージ
を表現する電荷を集める時間のことである。通
常、光照射期間はフレーム時間となつている。 MOS型イメージセンサにおいては蓄積されう
る最大信号電荷はホトダイオードへ印加されるバ
イアス電圧に依存する。CCD型イメージセンサ
においては、蓄積される表面のポテンシヤルに依
存する。 CCD型イメージセンサにしてもMOS型イメー
ジセンサにしてもその画素は同様な幾何学的寸法
及び同様な蓄積ポテンシヤルレベルを持つている
ため飽和露光レベルは両デバイスともに同じよう
な値におさまつている。 両センサの最大入射光強度レベルの許容値は画
素の蓄積容量を増加させるとともに画素以外の他
の領域を入射光からマスクすることによつて許容
値の最大化を計ることが可能である。このように
モノリシツク構成化することによつて被覆されて
いる領域の雑音を小さく保ちながらライン走査ア
レイにおける光の受容能力を増大させることがで
きるわけである。モノリシツク集積化されたエリ
アセンスアレイではこのような構成ではあまり利
点は得られない。なぜならば容量増加を達成させ
るためにより大きな画素をつくるという結果から
起こる空間的解像度が損われるということが起こ
るからである。 MOS型イメージセンサではこのようなやり方
で極めて大きな利点を受ける。なぜならばMOS
型ではpn接合が光画素となつており、即座に読
出されるからである。他方、CCDにおいては、
隣接して容量からなるホトアレイを構成すること
により光画素の寸法は大きくできるが、一方、同
時に隣接した光キヤパシタからアナログCCDシ
フトレジスタへ信号電荷を転送させるのに要する
時間が増大する。 転送効率の低いCCDでは、電極間の転送にお
いて後に残された電荷がデバイスの出力端子にイ
メージとして不鮮明さとなつて現われる現象があ
る。不幸にも、CCDにおける不鮮明さを引き起
こす転送損失は転送数増加ばかりでなく低光強度
レベルでも増加する。しかしながら、MOSイメ
ージセンサでは唯一回の転送だけであるため転送
に伴う不鮮明さはない。つまり信号は一つのアナ
ログスイツチを通してのみ出力へ到達するわけで
ある。 以上で先行技術の説明を終る。 〔発明の目的〕 本発明の目的は、固体イメージセンサの動作特
性を評価する４つの要素、(1)ダイナミツクレン
ジ、(2)感度、(3)雑音、(4)解像度のすべての要素に
わたり従来のCCD型、MOS型のイメージセンサ
の特性を改善し、かつnpinもしくはpnipフツク構
造hook structure）を光検出領域に利用している
ことから非破壊読み出しの動作が行なえ、時間的
な解像度も飛躍的に向上し、かつ極めて高集積化
されたイメージセンサを提供することである。本
発明の別の目的は、リフレツシユトランジスタが
不要な単純化された新規な構造のイメージセンサ
のセルを提供し、高集積化を容易にすることであ
る。本発明のさらに別の目的は、一ライン毎のリ
フレツシユが行なえるイメージセンサを提供する
ことである。本発明のさらに別の目的は暗電流が
小さく微弱光の検出限界がより微弱光側に広がつ
たイメージセンサを提供することである。 〔発明の構成〕 基本的な着想は、既に本願発明者提案に係る特
許第1410954号（特公昭62−14104号）「半導体装
置」及び論文、“Static Induction Transistor
Image Sensors”、IEEE Transactions on
Electron Devices、Vol.ED−26、No.12、
December 1979、pp.1970〜1977、並びに特許第
1351453号（特公昭61−17150号）「半導体撮像装
置」及び特開昭56−157073号「半導体撮像装置」
に示されている。 本発明はnpinもしくはpnipフツク構造を利用し
た光検出部（光センス領域）と、これに接続され
た読み出しトランジスタとで１セルが構成される
非破壊読み出しの半導体撮像装置である。npinフ
ツク構造はｎ層の第１の領域、ｉ層の第２の領
域、ｐ層の第３の領域、ｎ層の第４の領域との４
層で構成され、さらに第１の領域の上にはリフレ
ツシユ動作を行なうための透明電極が形成されて
いる。第４の領域は読み出しトランジスタの主電
極領域をも兼ねた構成となつている。 以下図面を参照しながら本発明を詳細に説明す
る。 実施例 １ 第１図は本発明の実施例の一つであるフツク構
造（hook structure）を利用した光センス領域と
それに接続された読み出しトランジスタのｎチヤ
ンネルMIS FET（もちろんMIS SITでもよい）
からなるイメージセンサのセルの断面構造及び平
面図を示す。各部分及び動作を説明する。１はビ
ツト線であり、Al電極もしくはドープドポリシ
リコンで構成され、ドープドポリシリコン領域
９′を介して読み出しトランジスタQ1のn+ドレイ
ン領域９に接続されている。２はワード線であ
り、ドープドポリシリコンもしくはMo、Ｗ、Ti
等の高融点金属のシリサイドMoSi2、WSi2、
TiSi2等で形成され、読み出しトランジスタQ1の
ゲート電極となつている。３は基板透明電極であ
り、ポリシリコンもしくはSnO2、In2O3の透明電
極、あるいは金属の薄膜でもよい。透明電極３は
第１の領域であるn+領域４に接続されており、
またφsなるパルス電圧が印加される。５は高抵
抗層の第２の領域であり、フローテイングなp+
領域６（第３の領域）及びn+領域７（第４の領
域）との間でn+(7)p+(6)ｉ(5)n+(4)接合構造からな
るフツク（hook）構造が形成されている。フロ
ーテイングn+領域７は同時に読み出しトランジ
スタQ1の主電極領域の一つであるソース領域と
なつており、読み出し動作時にはワード線２が開
いて読み出しトランジスタQ1がオンし電子が空
乏化された状態で光情報で蓄積さているn+領域
７へn+領域９から電子が流入して読み出される。
８は読み出し用MISトランジスタQ1のチヤンネ
ル領域である。また１０は絶縁分離領域もしくは
絶縁層である。第１図ａは第１図ｂの平面図にお
いてＡ−A′線における断面構造となつている。
第１図ｂでＡ−A′線に沿う水平方向にビツト線
１が走つており、ワード線２は垂直方向に走つ
て、マトリツクスを構成している。第１図ｂでは
６セル（６画素）分だけ示してある。第１図ｃは
上記のイメージセンサセルの１セル部分の回路表
現である。n+(7)p+(6)ｉ(5)n+(4)からなるフツク構
造をここではダイオードD1、D2及びn+(7)p+(6)接
合部分の容量Cfとで表わしている。第１図ｄは
ワード線４本分、ビツト線２本分のイメージセン
サ８セル分のマトリツクスの回路表現である。第
１図ｃでリフレツシユ線に与えられるパルス電圧
φsは基板電極３に共通に与えられるものである
から共通になつている。 第１図ａの本発明によるイメージセンサの動作
を説明する。透明電極３に与えられるパルス電圧
φsは例えば光照射期間（light integration time）
毎にリフレツシユすることができるように光照射
期間では正の一定電圧Vs（＋）が与えられ、リフ
レツシユ時には０（Ｖ）もしくはわずかに負電圧
が与えられるように動作させる。光照射期間では
透明電極には正電圧Vs（＋）が与えられ、このバ
イアス電圧Vs（＋）でほぼもしくは完全に高抵抗
層５の全領域に空乏層が広がるように厚みｌを設
計する。高抵抗層５の不純物密度をＮとすれば、
正電圧Vs（＋）は、 VsqNl2／3ε、VslEs ……(1) となるように決める。ここで、εは誘電率、Es
はキヤリアが飽和速度に達する電界、ｑは単位電
荷量である。 (1)で決められたVs（＋）がかかつた状態で光入
力があると、n+領域４近傍で発生した電子一正
孔のうち電子は基板電極３に吸収されるが正孔は
電界により加速されてp+領域６に蓄積される。
単位面積当りp+領域に蓄積される正孔数は量子
効率を１と仮定すれば一次元モデルでC∫t 0Ｓ（ｔ）
dtで与えられる。ここでｔは光の照射された時
間、Ｃは光速、Ｓ（ｔ）は光子密度（photons／
cm3）である。n1 +p+in2 +構造からなるフツク構造
において、n1 +、p+領域が共にフローテイング状
態になされたまま接合を形成しているときのn1 +
領域にたまる電圧Ｖ（ｔ）は一次元モデルで計算
した結果は近似的にn1 +領域の容量CSによらず、
n1 +p+接合容量のみで与えられ Ｖ（ｔ）＝Cq／Cf∫t 0Ｓ（ｔ）dt ……(2) であることがわかつている。ここでｔは光の照射
された期間、Ｓ（ｔ）は光子密度、Ｃは光速、ｑ
は単位電化量である。ここでn2 +領域にかかる電
圧条件は(1)式が満足されている。 (2)式よりn1 +領域にたまる電圧は光情報の完全
な積分値で与えられることがわかる。 n+層４近傍の高抵抗層領域５で発生した電子
−正孔対のうち正孔は過剰多数キヤリアとして
p+領域６に蓄積され、この蓄積された正孔によ
つてフローテイグ状態になされているn+領域７
から電子が引き出されてこの電子の空乏量に相当
する電圧Ｖ（ｔ）がn+領域７に現われるのであ
る。別な言い方をすれば、n+(7)p+(6)接合部で、
p+領域にたまつた正孔分だけ即ち（Cq／Cf）∫t 0
Ｓ（ｔ）dt分だけn+(7)p+(6)接合の拡散電位が小さ
くなりn+領域７から電子が引き出されてn+領域
７が空乏化して、等価的に(2)式で表わされる正の
電圧Ｖ（ｔ）がたまるわけである。このn+領域７
にたまつた正の電圧をワード線２を開いて読み出
してやればよい。ワード線２を開くと、読み出し
トランジスタQ1がオンしてn+領域９から電子が
n+領域７へ流入する。この時のビツト線１上の
電圧変化を読めばよい。n+領域７に流入した電
子は、n+領域７及びp+領域６がともにフローテ
イング状態となつているため、n+(7)p+(6)接合の
拡散電位を等価的に小さく見るようになり、従つ
て、p+領域を越えて基板側へ流れることになる。
従つてワード線が開かれ、n+領域９からn+領域
７に流入した分の電子はp+領域６を越えて基板
側に流失する。すなわち、p+領域６に蓄積され
た光情報の正孔は、一旦、読み出しトランジスタ
がオンしてメモリ内容が読み出されても保持され
ており、読み出し動作が非破壊読み出しであるこ
とがわかる。本発明によるイメージセンサではビ
ツト線上に読み出される電圧Ｄ（ｔ）は、ビツト
線容量CBに絶対値としてはよらない。即ち通常
MOS型、CCD型イメージセンサにおいては蓄積
容量Csにたまつた光情報の電圧Vsがビツト線の
容量CB（一般に≫Cs）との間で容量分割されて CsVs／Cs＋CB＝Qs／Cs＋CB （ここでQsは蓄積された電荷量）となつて減少
した形で読み出されているのに対し、本発明によ
るイメージセンサでは、フツク構造を利用した非
破壊読み出し動作となつているため、一旦読み出
しトランジスタQ1が動作して光メモリ内容が読
み出されても光照射期間内内部情報は保持されて
おり、また上述の如く常にn+領域７に光情報の
積分情報としての電圧Ｖ（ｔ）が光照射期間内で
は蓄積されるため、ビツト線上に読み出される電
圧Ｄ（ｔ）はビツト線容量CBには絶対値としては
依存せず Ｄ（ｔ）＝Ｖ（ｔ）（１−ｅ×ｐ（−ｔ／CBRB）） ……(3) ＝Cq／Cf∫t 0Ｓ（ｔ）dt・（１−ｅ×ｐ（−ｔ／CB
RB）） ……(3)′ で与えられることになる。ここでRBは読み出し
用トランジスタQ1のオン抵抗にほぼ等しい。ビ
ツト線の抵抗があるときには、もちろんそれも加
わつてくる。 本発明によるイメージセンサの読み出し動作で
は丁度、内部電源Ｖ（ｔ）をトランジスタQ1をス
イツチさせてオンしてCBに充電させて読むとい
う動作となつており、従来の容量分割によるもの
ではないことがわかる。(3)式でCBRBを極めて小
さく選ぶことが読み出しのスピードを決めること
も明らかである。 第２図は本発明のイメージセンサの動作原理を
説明するための各部の波形図である。光入力Ｓ
（ｔ）が任意に変化しているとき、基板電極に与
えられるパルス電圧φsは基板バイアスVs（＋）を
与え、光照射期間毎にリフレツシユされている。
光照射期間Ts内に読み出しトランジスタQ1をワ
ード線信号パルスφwでオン、オフさせてS1、S2
……、Snなるサンプリングパルス的に動作させ
た場合、ビツト線上に読み出されるデータ出力
D1，D2……、Dnは本発明によるイメージセンサ
が非破壊読み出しであり、前述の如くビツト線上
にほぼＶ（ｔ）なる電圧が読み出されることから、 Di（ｔ）＝Cq／Cf∫t 0Ｓ（ｔ）dt ……(4) で現わされることになる。(4)式を時間に関して一
回微分すればサンプリング周期tsでPAM（Pulse
Amplitude Modulation）化された光情報を得る
ことができる。当然のことながらサンプリングパ
ルスの周期tsは読み出しトランジスタQ1の周波数
特性、及びn1 +(7)p+(6)ｉ(5)n2 +(4)なるフツク構造の
周波数特性から決まる本イメージセンサセルの応
答時間よりは充分長く選ぶ。 第１図に示したイメージセンサでは基板透明電
極３をφsなるパルス電圧でリフレツシユするこ
とができる。p+領域６に蓄積された過剰正孔を
基板電圧を0Vもしくはわずかに負電圧にパルス
的に下げてやることにより基板側に引き出してリ
フレツシユ動作が行なわれる。 実施例 ２ 第３図に第１図のイメージセンサをカラーテレ
ビ用イメージセンサシステムとして組んだ例を示
す。色フイルターを光入力面上に市松模様状に各
セルを並べてある。水平走査周波数、垂直走査周
波数帯域はともに現行のカラーテレビ方式の
NTSC方式、あるいはPAL（Phase Alternation
by Line）方式、SECAM方式に選ぶことは容易
である。リフレツシユ信号間隔はテレビのフレー
ム周波数程度であり、全画面同時にリフレツシユ
を行なう。 実施例 ３ 第１図においてn+領域７から電子を有効に高
抵抗領域に注入させ、かつp+領域６に蓄積され
た正孔がn+領域７へ流入しないようにするには、
バイポーラトランジスタにおけるエミツタ注入効
率を上げる手段が使える。本発明のイメージセン
サの性能、特に直線性を良好にする構造上の改良
点である。光励起された正孔がp+領域６に蓄積
して、正電圧となつたとき、同じくこのp+領域
６に隣接して存在する浮遊領域となされたn+領
域７から電子がp+領域６に注入されそのまま高
抵抗領域に流れ出て表面に電極に吸収されるわけ
である。このときp+領域６に蓄積された正孔も
隣接したn+領域７に流れ込もうとするわけであ
る。正孔がn+領域７に流れ込んでしまつたら、
光照射量の積分値に比例して帯電するという光検
出の直線性が失なわれてしまう。この欠点を除去
する一つの方法がn+浮遊領域を禁制帯幅の広い
領域で作ることである。他の方法は次のようにす
ればよい。すなわちn+領域７からは電子がどん
どん流れ出て、p+領域の正孔は流出しないよう
な不純物密度分布にすればよいわけである。n+
領域７及びp+領域６の不純物分布に勾配を設け
ればよいわけである。p+領域６にはn+領域７と
の接合面から離れるに従つて不純物密度が低くな
るような分布を設け、n+領域７にはp+領域６と
の接合面から離れるに従い不純物密度が高くなる
ように分布させる。このようにすれば、p+領域
６に入つた電子はドリフト電界で加速されて高抵
抗領域５に流れ込むが、n+領域７に入つた正孔
は減速電界により押し戻されてしまうわけであ
る。不純物密度が例えば指数関数的に分布してい
るときに発生する電界強度Ｅはほぼ Ｅ＝kT／ｑ １／ＷlnN2／N1 ……(9) 但し、ｋ：ボルツマン定数、Ｔ：絶対温度、
N2：接合面不純物密度、N1：接合面からＷだけ
離れた場所の不純物密度である。N2／N1＝100
の場合、Ｗ＝0.5μｍとすれば、室温でＥ＝2.4×
103V／cm、Ｗ＝1μｍならＥ＝1.2×103V／cmとな
る。例えば、n+領域７を接合面で１×1019cm-3程
度にして離れるに従い１×1021cm-3程度に増加さ
せて、p+領域６は接合面で１×1018cm-3程度接合
面から離れるに従い１×1016cm-3程度にするとい
うようにである。N2／N1の比は100に限るわけ
でなく、これより大きくても、小さくてもよい。
要するに電子はどんどん流れ出て、正孔は流れ出
ないようにすればよいわけである。n+領域７の
不純物密度をp+領域６の不純物密度より高くす
ることも有効である。n+領域７をバイポーラト
ランジスタのエミツタに見たて、p+領域６をベ
ースに見たて、n+領域４をコレクタに見立てて、
Vs（＋）なるコレクタバイアスがかかつている時
のn+(7)p+(6)ｉ(5)n+(4)なるフツク構造の一次元的
なバンド構造をモデル的に第４図に示す。n+領
域の不純物密度が充分高くp+側だけに空乏層が
現われるとn+p+接合間のその空乏層幅Wbeは Wbe＝｛2ε／qNAe（Vbi−Vbe）｝1/2 ……(10) で与えられる。εは誘電率、NAeはp+領域の端の
不純物密度、Vbiは拡散電位、Vbeはn+p+接合に
かかるバイアス電圧である。 表１にはWbeのNAe及びVbe依存性を示めす。
例えばn+領域７の不純物密度が1021cm-3程度でp+
領域６の接合部分での不純物密度が1019cm-3程
度、p+領域６の厚み幅をＷとして、Ｗでの不純
物密度を1017cm-3程度とすると、Wbe120Å程
度となる。従つてn+(7)p+(6)接合部分の容量Cfは
接合面積を2μｍ×4μｍとすれば面積の割には大
きな容量になるわけである。光の検出感度を上げ
るためには、すでに説明したように、Cfは小さ
い程望ましい。 すなわち、第３の領域のp+浮遊領域（ここで
は過剰多数キヤリア蓄積領域と呼ぶ）が第４の領
域であるn+浮遊領域（ここでは多数キヤリア不
足量蓄積領域と呼ぶ）に隣接する部分の不純物密
度は低い程望ましいことになる。例えば、不純物
密度を１×1017cm-3
ツクレンジが広く、光入力に対し高感度で雑音に
対しても強く、かつ空間的、時間的改造度が優
れ、かつ極めて高集積度になされた固体撮像装置
に関する。 〔発明の技術的光景とその問題点〕 従来、イメージセンサ、特に固体デバイスによ
るものは大きくわけてCCD型、MOS型の２種類
存在する。これら２つの製造技術は似かよつてい
るにもかかわらず、MOS型、CCD型両者のイメ
ージセンサとしての特性は、光の受光方法、及び
信号電荷の読み出し方法の違いから異なつたもの
となつている。CCD型イメージセンサではMOS
キヤパシタ電極の下側半導体領域に生じたポテン
シヤル井戸に信号電荷は蓄積され、一方読み出し
はアレイ状に並んだ電界によつて生じたポテンシ
ヤル井戸の中を次々と転送させ出力回路へ導くこ
とから行なわれる。しかるにMOS型イメージセ
ンサにおいては信号電荷は拡散もしくはイオン注
入等で製造されたフオトダイオードによつて集め
られ、読み出し時にはそのフオトダイオードから
隣接するMOSFETを通してビデオ出力回路へと
導かれ完了する。これらの両者の構造、構成方法
及び読み出し方法の違いは特に光強度の高い場
合、及び低い場合、また解像度（image clarity）
等の点で大きな差となつている。光強度の低い場
合にはイメージセンサによつて解像されうる最小
強度の光入力値はイメージセンサ自体の持つ受光
能力、言いかえれば照射された光をどれだけ取り
込むことができるこという効率に大きく依存して
いる。また同様に光強度の低い場合のイメージセ
ンサによつて解像されうる最小強度の光入力値
は、センサ本体及びその付随回路によつて生じる
雑音にも影響される。 MOS型イメージセンサはCCD型に比べ光の信
号への変換効率がよい。これはデバイス表面から
の光の反射量、及び光によつて発生した信号電荷
が蓄積される位置の違いによるものである。 通常、モノリシツク集積化されたイメージセン
サにおいては半導体基板を照射する方法には表面
照射（front illumination）型及び裏面照射
（back illumination）型の２通り存在する。 CCD型或いはMOS型でどちらの方法も使用可
能であるが、CCD型の場合、表面に不透明な電
極が並び光の取り込み領域が小さくなり、表面照
射（front illumination）型では不都合なことが
多い。 また不幸なことに裏面照射（back
illumination）型の場合、製造上の問題及び動作
特性の限界が存在する。裏面照射型の場合、光の
入力によつて発生したキヤリアが（通常、Siであ
れば可視光に対して光入力表面から5μｍ程度内
で発生する）有効に集められ、表面側のキヤパシ
タ電極の下の空乏層内に蓄積されるためには基板
の厚みを薄くする必要がある。製造可能な最も薄
い半導体基板は約25μｍ程度であり、つまりこの
ことはデバイスを25μｍ以下のスペースで配置す
ることができないこと、即ち、裏面照射型で基板
内に発生したキヤリアが拡散で広がつて行くた
め、空間的分解能を考えると基板が厚くなればそ
の分だけ表面のMOSキヤパシタ電極の間隔を離
して配置しなければならない。このことが裏面照
射型CCDの解像度の限界となつている。この素
子間隔に対する制御条件は大容量のイメージセン
サを実現しようとする場合、より大きなSi基板面
積が必要となり、多数の画素から成るイメージセ
ンサの実現に対して大きな障害となつている。 明らかに、良好な解像度を得ようとするには簡
単な構造の表面照射型が望ましい。幸い、MOS
型イメージセンサは半導体基板をカバーするシリ
コン酸化膜層を有し、この透明酸化膜は、空気
（air）のインピーダンスとシリコンの光に対する
インピーダンスの整合性のよいオプテイカルコー
テイング（optical coating）となつている。 CCD型イメージセンサの中には、表面照射型
ポリシリコン電極で構成されたものもあるが、こ
れらのポリシリコン構成はポリシリコンの下の酸
化膜との間での光入力に対するインピーダンス整
合が悪く、ポリシリコン−酸化膜界面で光が反射
されやすい。このインピーダンス不整合によつて
表面反射における障害パターンが生じ、光電流出
力を減少させてしまう。 表面照射型、或いは裏面照射型のいづれのイメ
ージセンサアレイにおいても、イメージセンサ及
び周辺回路によりビデオ信号に導入される雑音の
問題は抵光強度レベルにおける動作限界を与える
最も大きな要因と考えらる。小さな光信号をマス
クしてしまうこの雑音は寄生容量における不整合
及び熱的に発生したキヤリアから生ずる。更に
CCDの場合には転送損失に伴う雑音が入る。 MOS型イメージセンサにおいては、走査回路、
ホトダイオード及びビデオ出力部におけるMOS
トランジスタの寄生ゲート・ソース間MOS容量
と寄生ゲート・ドレイン間MOS容量（これらの
容量は直列に接続されている）等における不整合
から生ずる容量性雑音が問題となる。これらの
MOSトランジスタはアレイ内の個々の受光素子
部をアドレスするためのアナログスイツチとして
動作する。 これらのトランジスタがターン・オン或いはタ
ーン・オフするときスイツチされるべきアナログ
光信号線上にそれらに対応する電圧スパイクが生
ずる。この電圧スパイクはフイルタで減少させる
ことが可能だが最大ビデオ周波数の２倍の所で生
ずるため完全に除去することはできない。 これらのMOSホトアレイを通してのスパイク
の大きさ変動はビデオ通過帯域における固定パタ
ーン雑音（FPN：Fixed Pattern Noise）とな
つて現われる。この雑音はフイルタで除去可能で
ある。幸い、雑音変動はスパイクの絶対値に比べ
小さい。事実、光入力がない状態で、固定パター
ン雑音（FPN）から発生する低レベルノイズイ
メージがイメージセンサの出力で現われる。 センサ出力で検出されるスパイク雑音は典型的
な512画素デバイスの光センス素子部の容量両端
の等価雑音電圧と考えられ、その雑音電圧範囲は
１×10-3〜0.5×10-2Voltの範囲にあり、ちよう
ど実際的な動作レベルによく一致している。ホト
ダイオードにかけるバイアス電圧に関係する飽和
出力信号電圧は通常5V程度であり、約ダイナミ
ツクレンジとして100対１或いはそれ以上となつ
ている。 しかるにCCDでは、スイツチングトランジス
タにおけるスパイクから来る固定パターン雑音に
よつては影響を受けない。むしろ、クロツクライ
ンと出力ラインとの間の容量（キヤパシタ）から
生ずる固定パターン雑音がある。幸いなことに、
これらの雑音パルスはすべて同じ高さであり、
low−pass filtersで除去可能である。しかし、こ
れらのフイルタは電力を消費し、かつスペースを
とる。 この寄生容量結合雑音を減少させるもつとよい
方法は、同じイメージセンサチツプ上にビデオ前
置増幅器（video preamplifiers）を製造するこ
とである。同じチツプ上に製造した方がチツプ外
に外付けで増幅器を付けるより増幅器に対する寄
生結合容量の値を小さくできることから雑音が減
少するわけである。 MOS型センサ及びCCD型センサにおいてとも
に存在する固定パターン雑音（FPN）は熱的な
効果（熱的に発生したキヤリア）からも生ずる。
しかしながらCCD型センサはMOS型センサに比
べ、熱的な効果に対してより影響を受けやすい。
それは、CCDの場合、表面が非平衡状態にあり、
これにより熱的な不安定性が生じているからであ
る。 このタイプの雑音は通常のデバイスで、
10μW／cm2以下の光強度レベルで100ｍsec以上の
光照射期間を動作させる場合に非常に問題とな
る。 なぜならば、これらの光強度及び光照射期間レ
ベルにおいて発生する暗電流のかなりの部分が雑
音として発生し、究極的な動作限界を与えるから
である。 しかるにCCD型イメージセンサにおいては固
定パターン雑音以上にもつと動作に影響を与える
ものに転送損失雑音（transfer lossnoise）があ
る。転送動作後のあとに残された電荷の結果とし
て生ずるこのタイプの雑音はセンスされた画面上
に、センスされた白色スポツトの片側へ白色スミ
アとして現われる。転送されている電荷量が多い
場合に、高輝度スポツトとして最も顕著に現われ
る。例えば、10-5per transferの転送損失
（99.999％が有効）で512画素アレイ（２相クロツ
クデバイスとして1024転送）が動作するとする
と、全転送損失として10-2になる。３相クロツク
の場合には同じ転送効率として、全転送損失電荷
はさらに増加する。転送損失雑音はまたCCDの
もつ露出範囲を減少させ従つて基本的にセンサが
検出できるコントラストを減少させてしまう。転
送損失雑音を減少させる一つの方法はイオン注入
等によつて表面から約1μｍ程度の深さに転送チ
ヤンネルを埋め込むことである。埋め込みチヤン
ネル中を転送される電荷は半導体と酸化膜界面に
存在する表面トラツプによつて引き起こされる電
荷の非転送という表面トラツプ雑音の影響を受け
ない。 しかしながら、いくつかの雑音源の中にはたと
えば熱雑音のような常に存在するが簡単には取り
除けないものもある。この熱雑音は低光強度レベ
ルでのセンサの動作パフオーマンスの限界を与え
る。すべての増幅器及びすべての抵抗は熱雑音の
影響を受ける。イメージシステムにおいてはイメ
ージセンサの出力に接続される回路がこの雑音を
発生させる。この例において、増幅器出力に現わ
れる熱雑音信号はソースインピーダンスと増幅器
の雑音パラメータの関数となつている。 モノリシツク集積化されたイメージセンサにお
いては、ソースインピーダンスは周辺を除くイメ
ージセンサ本体の出力端子と接地点との間のキヤ
パシタンスであり、その容量が大きければ大きい
ほど、増幅器出力に現われる雑音もそれだけ大き
くなる。 このタイプの雑音はMOS型イメージセンサが
その出力に接続された高容量のバスランスを有す
るため、CCD型イメージセンサに比べMOS型イ
メージセンサにおいてより顕著に現われる。しか
し、高感度、高利得、低雑音のオペアンプが低コ
ストで手に入るならばそれほどイメージセンサの
動作パフオーマンスを制限する条項とはならな
い。 さらにまた別の雑音源はオペアンプのリセツト
抵抗R1に存在する雑音である。この抵抗はビデ
オ信号上に大きさqnoise＝KTC1の等価雑音電荷
（Johnson noiseと呼ばれる）を発生させる。こ
こでC1は、リセツト抵抗R1に並列に入る容量で
ある。即ち、リセツト抵抗に並列な容量が大きけ
れば大きいほど、それだけ等価雑音電荷も大きく
なる。 幸い電荷増幅器では、容量C1を非常に小さく
することによつてこの基本的な雑音源の影響を小
さくすることができる。高入力光強度レベルを記
述するパラメータである露出飽和の問題、即ち露
出飽和とは一般的にフオトアレイ上のセンス画素
に光照射期間に蓄積されうる最大電荷量の関数と
なつている。光照射期間とは照射されたイメージ
を表現する電荷を集める時間のことである。通
常、光照射期間はフレーム時間となつている。 MOS型イメージセンサにおいては蓄積されう
る最大信号電荷はホトダイオードへ印加されるバ
イアス電圧に依存する。CCD型イメージセンサ
においては、蓄積される表面のポテンシヤルに依
存する。 CCD型イメージセンサにしてもMOS型イメー
ジセンサにしてもその画素は同様な幾何学的寸法
及び同様な蓄積ポテンシヤルレベルを持つている
ため飽和露光レベルは両デバイスともに同じよう
な値におさまつている。 両センサの最大入射光強度レベルの許容値は画
素の蓄積容量を増加させるとともに画素以外の他
の領域を入射光からマスクすることによつて許容
値の最大化を計ることが可能である。このように
モノリシツク構成化することによつて被覆されて
いる領域の雑音を小さく保ちながらライン走査ア
レイにおける光の受容能力を増大させることがで
きるわけである。モノリシツク集積化されたエリ
アセンスアレイではこのような構成ではあまり利
点は得られない。なぜならば容量増加を達成させ
るためにより大きな画素をつくるという結果から
起こる空間的解像度が損われるということが起こ
るからである。 MOS型イメージセンサではこのようなやり方
で極めて大きな利点を受ける。なぜならばMOS
型ではpn接合が光画素となつており、即座に読
出されるからである。他方、CCDにおいては、
隣接して容量からなるホトアレイを構成すること
により光画素の寸法は大きくできるが、一方、同
時に隣接した光キヤパシタからアナログCCDシ
フトレジスタへ信号電荷を転送させるのに要する
時間が増大する。 転送効率の低いCCDでは、電極間の転送にお
いて後に残された電荷がデバイスの出力端子にイ
メージとして不鮮明さとなつて現われる現象があ
る。不幸にも、CCDにおける不鮮明さを引き起
こす転送損失は転送数増加ばかりでなく低光強度
レベルでも増加する。しかしながら、MOSイメ
ージセンサでは唯一回の転送だけであるため転送
に伴う不鮮明さはない。つまり信号は一つのアナ
ログスイツチを通してのみ出力へ到達するわけで
ある。 以上で先行技術の説明を終る。 〔発明の目的〕 本発明の目的は、固体イメージセンサの動作特
性を評価する４つの要素、(1)ダイナミツクレン
ジ、(2)感度、(3)雑音、(4)解像度のすべての要素に
わたり従来のCCD型、MOS型のイメージセンサ
の特性を改善し、かつnpinもしくはpnipフツク構
造hook structure）を光検出領域に利用している
ことから非破壊読み出しの動作が行なえ、時間的
な解像度も飛躍的に向上し、かつ極めて高集積化
されたイメージセンサを提供することである。本
発明の別の目的は、リフレツシユトランジスタが
不要な単純化された新規な構造のイメージセンサ
のセルを提供し、高集積化を容易にすることであ
る。本発明のさらに別の目的は、一ライン毎のリ
フレツシユが行なえるイメージセンサを提供する
ことである。本発明のさらに別の目的は暗電流が
小さく微弱光の検出限界がより微弱光側に広がつ
たイメージセンサを提供することである。 〔発明の構成〕 基本的な着想は、既に本願発明者提案に係る特
許第1410954号（特公昭62−14104号）「半導体装
置」及び論文、“Static Induction Transistor
Image Sensors”、IEEE Transactions on
Electron Devices、Vol.ED−26、No.12、
December 1979、pp.1970〜1977、並びに特許第
1351453号（特公昭61−17150号）「半導体撮像装
置」及び特開昭56−157073号「半導体撮像装置」
に示されている。 本発明はnpinもしくはpnipフツク構造を利用し
た光検出部（光センス領域）と、これに接続され
た読み出しトランジスタとで１セルが構成される
非破壊読み出しの半導体撮像装置である。npinフ
ツク構造はｎ層の第１の領域、ｉ層の第２の領
域、ｐ層の第３の領域、ｎ層の第４の領域との４
層で構成され、さらに第１の領域の上にはリフレ
ツシユ動作を行なうための透明電極が形成されて
いる。第４の領域は読み出しトランジスタの主電
極領域をも兼ねた構成となつている。 以下図面を参照しながら本発明を詳細に説明す
る。 実施例 １ 第１図は本発明の実施例の一つであるフツク構
造（hook structure）を利用した光センス領域と
それに接続された読み出しトランジスタのｎチヤ
ンネルMIS FET（もちろんMIS SITでもよい）
からなるイメージセンサのセルの断面構造及び平
面図を示す。各部分及び動作を説明する。１はビ
ツト線であり、Al電極もしくはドープドポリシ
リコンで構成され、ドープドポリシリコン領域
９′を介して読み出しトランジスタQ1のn+ドレイ
ン領域９に接続されている。２はワード線であ
り、ドープドポリシリコンもしくはMo、Ｗ、Ti
等の高融点金属のシリサイドMoSi2、WSi2、
TiSi2等で形成され、読み出しトランジスタQ1の
ゲート電極となつている。３は基板透明電極であ
り、ポリシリコンもしくはSnO2、In2O3の透明電
極、あるいは金属の薄膜でもよい。透明電極３は
第１の領域であるn+領域４に接続されており、
またφsなるパルス電圧が印加される。５は高抵
抗層の第２の領域であり、フローテイングなp+
領域６（第３の領域）及びn+領域７（第４の領
域）との間でn+(7)p+(6)ｉ(5)n+(4)接合構造からな
るフツク（hook）構造が形成されている。フロ
ーテイングn+領域７は同時に読み出しトランジ
スタQ1の主電極領域の一つであるソース領域と
なつており、読み出し動作時にはワード線２が開
いて読み出しトランジスタQ1がオンし電子が空
乏化された状態で光情報で蓄積さているn+領域
７へn+領域９から電子が流入して読み出される。
８は読み出し用MISトランジスタQ1のチヤンネ
ル領域である。また１０は絶縁分離領域もしくは
絶縁層である。第１図ａは第１図ｂの平面図にお
いてＡ−A′線における断面構造となつている。
第１図ｂでＡ−A′線に沿う水平方向にビツト線
１が走つており、ワード線２は垂直方向に走つ
て、マトリツクスを構成している。第１図ｂでは
６セル（６画素）分だけ示してある。第１図ｃは
上記のイメージセンサセルの１セル部分の回路表
現である。n+(7)p+(6)ｉ(5)n+(4)からなるフツク構
造をここではダイオードD1、D2及びn+(7)p+(6)接
合部分の容量Cfとで表わしている。第１図ｄは
ワード線４本分、ビツト線２本分のイメージセン
サ８セル分のマトリツクスの回路表現である。第
１図ｃでリフレツシユ線に与えられるパルス電圧
φsは基板電極３に共通に与えられるものである
から共通になつている。 第１図ａの本発明によるイメージセンサの動作
を説明する。透明電極３に与えられるパルス電圧
φsは例えば光照射期間（light integration time）
毎にリフレツシユすることができるように光照射
期間では正の一定電圧Vs（＋）が与えられ、リフ
レツシユ時には０（Ｖ）もしくはわずかに負電圧
が与えられるように動作させる。光照射期間では
透明電極には正電圧Vs（＋）が与えられ、このバ
イアス電圧Vs（＋）でほぼもしくは完全に高抵抗
層５の全領域に空乏層が広がるように厚みｌを設
計する。高抵抗層５の不純物密度をＮとすれば、
正電圧Vs（＋）は、 VsqNl2／3ε、VslEs ……(1) となるように決める。ここで、εは誘電率、Es
はキヤリアが飽和速度に達する電界、ｑは単位電
荷量である。 (1)で決められたVs（＋）がかかつた状態で光入
力があると、n+領域４近傍で発生した電子一正
孔のうち電子は基板電極３に吸収されるが正孔は
電界により加速されてp+領域６に蓄積される。
単位面積当りp+領域に蓄積される正孔数は量子
効率を１と仮定すれば一次元モデルでC∫t 0Ｓ（ｔ）
dtで与えられる。ここでｔは光の照射された時
間、Ｃは光速、Ｓ（ｔ）は光子密度（photons／
cm3）である。n1 +p+in2 +構造からなるフツク構造
において、n1 +、p+領域が共にフローテイング状
態になされたまま接合を形成しているときのn1 +
領域にたまる電圧Ｖ（ｔ）は一次元モデルで計算
した結果は近似的にn1 +領域の容量CSによらず、
n1 +p+接合容量のみで与えられ Ｖ（ｔ）＝Cq／Cf∫t 0Ｓ（ｔ）dt ……(2) であることがわかつている。ここでｔは光の照射
された期間、Ｓ（ｔ）は光子密度、Ｃは光速、ｑ
は単位電化量である。ここでn2 +領域にかかる電
圧条件は(1)式が満足されている。 (2)式よりn1 +領域にたまる電圧は光情報の完全
な積分値で与えられることがわかる。 n+層４近傍の高抵抗層領域５で発生した電子
−正孔対のうち正孔は過剰多数キヤリアとして
p+領域６に蓄積され、この蓄積された正孔によ
つてフローテイグ状態になされているn+領域７
から電子が引き出されてこの電子の空乏量に相当
する電圧Ｖ（ｔ）がn+領域７に現われるのであ
る。別な言い方をすれば、n+(7)p+(6)接合部で、
p+領域にたまつた正孔分だけ即ち（Cq／Cf）∫t 0
Ｓ（ｔ）dt分だけn+(7)p+(6)接合の拡散電位が小さ
くなりn+領域７から電子が引き出されてn+領域
７が空乏化して、等価的に(2)式で表わされる正の
電圧Ｖ（ｔ）がたまるわけである。このn+領域７
にたまつた正の電圧をワード線２を開いて読み出
してやればよい。ワード線２を開くと、読み出し
トランジスタQ1がオンしてn+領域９から電子が
n+領域７へ流入する。この時のビツト線１上の
電圧変化を読めばよい。n+領域７に流入した電
子は、n+領域７及びp+領域６がともにフローテ
イング状態となつているため、n+(7)p+(6)接合の
拡散電位を等価的に小さく見るようになり、従つ
て、p+領域を越えて基板側へ流れることになる。
従つてワード線が開かれ、n+領域９からn+領域
７に流入した分の電子はp+領域６を越えて基板
側に流失する。すなわち、p+領域６に蓄積され
た光情報の正孔は、一旦、読み出しトランジスタ
がオンしてメモリ内容が読み出されても保持され
ており、読み出し動作が非破壊読み出しであるこ
とがわかる。本発明によるイメージセンサではビ
ツト線上に読み出される電圧Ｄ（ｔ）は、ビツト
線容量CBに絶対値としてはよらない。即ち通常
MOS型、CCD型イメージセンサにおいては蓄積
容量Csにたまつた光情報の電圧Vsがビツト線の
容量CB（一般に≫Cs）との間で容量分割されて CsVs／Cs＋CB＝Qs／Cs＋CB （ここでQsは蓄積された電荷量）となつて減少
した形で読み出されているのに対し、本発明によ
るイメージセンサでは、フツク構造を利用した非
破壊読み出し動作となつているため、一旦読み出
しトランジスタQ1が動作して光メモリ内容が読
み出されても光照射期間内内部情報は保持されて
おり、また上述の如く常にn+領域７に光情報の
積分情報としての電圧Ｖ（ｔ）が光照射期間内で
は蓄積されるため、ビツト線上に読み出される電
圧Ｄ（ｔ）はビツト線容量CBには絶対値としては
依存せず Ｄ（ｔ）＝Ｖ（ｔ）（１−ｅ×ｐ（−ｔ／CBRB）） ……(3) ＝Cq／Cf∫t 0Ｓ（ｔ）dt・（１−ｅ×ｐ（−ｔ／CB
RB）） ……(3)′ で与えられることになる。ここでRBは読み出し
用トランジスタQ1のオン抵抗にほぼ等しい。ビ
ツト線の抵抗があるときには、もちろんそれも加
わつてくる。 本発明によるイメージセンサの読み出し動作で
は丁度、内部電源Ｖ（ｔ）をトランジスタQ1をス
イツチさせてオンしてCBに充電させて読むとい
う動作となつており、従来の容量分割によるもの
ではないことがわかる。(3)式でCBRBを極めて小
さく選ぶことが読み出しのスピードを決めること
も明らかである。 第２図は本発明のイメージセンサの動作原理を
説明するための各部の波形図である。光入力Ｓ
（ｔ）が任意に変化しているとき、基板電極に与
えられるパルス電圧φsは基板バイアスVs（＋）を
与え、光照射期間毎にリフレツシユされている。
光照射期間Ts内に読み出しトランジスタQ1をワ
ード線信号パルスφwでオン、オフさせてS1、S2
……、Snなるサンプリングパルス的に動作させ
た場合、ビツト線上に読み出されるデータ出力
D1，D2……、Dnは本発明によるイメージセンサ
が非破壊読み出しであり、前述の如くビツト線上
にほぼＶ（ｔ）なる電圧が読み出されることから、 Di（ｔ）＝Cq／Cf∫t 0Ｓ（ｔ）dt ……(4) で現わされることになる。(4)式を時間に関して一
回微分すればサンプリング周期tsでPAM（Pulse
Amplitude Modulation）化された光情報を得る
ことができる。当然のことながらサンプリングパ
ルスの周期tsは読み出しトランジスタQ1の周波数
特性、及びn1 +(7)p+(6)ｉ(5)n2 +(4)なるフツク構造の
周波数特性から決まる本イメージセンサセルの応
答時間よりは充分長く選ぶ。 第１図に示したイメージセンサでは基板透明電
極３をφsなるパルス電圧でリフレツシユするこ
とができる。p+領域６に蓄積された過剰正孔を
基板電圧を0Vもしくはわずかに負電圧にパルス
的に下げてやることにより基板側に引き出してリ
フレツシユ動作が行なわれる。 実施例 ２ 第３図に第１図のイメージセンサをカラーテレ
ビ用イメージセンサシステムとして組んだ例を示
す。色フイルターを光入力面上に市松模様状に各
セルを並べてある。水平走査周波数、垂直走査周
波数帯域はともに現行のカラーテレビ方式の
NTSC方式、あるいはPAL（Phase Alternation
by Line）方式、SECAM方式に選ぶことは容易
である。リフレツシユ信号間隔はテレビのフレー
ム周波数程度であり、全画面同時にリフレツシユ
を行なう。 実施例 ３ 第１図においてn+領域７から電子を有効に高
抵抗領域に注入させ、かつp+領域６に蓄積され
た正孔がn+領域７へ流入しないようにするには、
バイポーラトランジスタにおけるエミツタ注入効
率を上げる手段が使える。本発明のイメージセン
サの性能、特に直線性を良好にする構造上の改良
点である。光励起された正孔がp+領域６に蓄積
して、正電圧となつたとき、同じくこのp+領域
６に隣接して存在する浮遊領域となされたn+領
域７から電子がp+領域６に注入されそのまま高
抵抗領域に流れ出て表面に電極に吸収されるわけ
である。このときp+領域６に蓄積された正孔も
隣接したn+領域７に流れ込もうとするわけであ
る。正孔がn+領域７に流れ込んでしまつたら、
光照射量の積分値に比例して帯電するという光検
出の直線性が失なわれてしまう。この欠点を除去
する一つの方法がn+浮遊領域を禁制帯幅の広い
領域で作ることである。他の方法は次のようにす
ればよい。すなわちn+領域７からは電子がどん
どん流れ出て、p+領域の正孔は流出しないよう
な不純物密度分布にすればよいわけである。n+
領域７及びp+領域６の不純物分布に勾配を設け
ればよいわけである。p+領域６にはn+領域７と
の接合面から離れるに従つて不純物密度が低くな
るような分布を設け、n+領域７にはp+領域６と
の接合面から離れるに従い不純物密度が高くなる
ように分布させる。このようにすれば、p+領域
６に入つた電子はドリフト電界で加速されて高抵
抗領域５に流れ込むが、n+領域７に入つた正孔
は減速電界により押し戻されてしまうわけであ
る。不純物密度が例えば指数関数的に分布してい
るときに発生する電界強度Ｅはほぼ Ｅ＝kT／ｑ １／ＷlnN2／N1 ……(9) 但し、ｋ：ボルツマン定数、Ｔ：絶対温度、
N2：接合面不純物密度、N1：接合面からＷだけ
離れた場所の不純物密度である。N2／N1＝100
の場合、Ｗ＝0.5μｍとすれば、室温でＥ＝2.4×
103V／cm、Ｗ＝1μｍならＥ＝1.2×103V／cmとな
る。例えば、n+領域７を接合面で１×1019cm-3程
度にして離れるに従い１×1021cm-3程度に増加さ
せて、p+領域６は接合面で１×1018cm-3程度接合
面から離れるに従い１×1016cm-3程度にするとい
うようにである。N2／N1の比は100に限るわけ
でなく、これより大きくても、小さくてもよい。
要するに電子はどんどん流れ出て、正孔は流れ出
ないようにすればよいわけである。n+領域７の
不純物密度をp+領域６の不純物密度より高くす
ることも有効である。n+領域７をバイポーラト
ランジスタのエミツタに見たて、p+領域６をベ
ースに見たて、n+領域４をコレクタに見立てて、
Vs（＋）なるコレクタバイアスがかかつている時
のn+(7)p+(6)ｉ(5)n+(4)なるフツク構造の一次元的
なバンド構造をモデル的に第４図に示す。n+領
域の不純物密度が充分高くp+側だけに空乏層が
現われるとn+p+接合間のその空乏層幅Wbeは Wbe＝｛2ε／qNAe（Vbi−Vbe）｝1/2 ……(10) で与えられる。εは誘電率、NAeはp+領域の端の
不純物密度、Vbiは拡散電位、Vbeはn+p+接合に
かかるバイアス電圧である。 表１にはWbeのNAe及びVbe依存性を示めす。
例えばn+領域７の不純物密度が1021cm-3程度でp+
領域６の接合部分での不純物密度が1019cm-3程
度、p+領域６の厚み幅をＷとして、Ｗでの不純
物密度を1017cm-3程度とすると、Wbe120Å程
度となる。従つてn+(7)p+(6)接合部分の容量Cfは
接合面積を2μｍ×4μｍとすれば面積の割には大
きな容量になるわけである。光の検出感度を上げ
るためには、すでに説明したように、Cfは小さ
い程望ましい。 すなわち、第３の領域のp+浮遊領域（ここで
は過剰多数キヤリア蓄積領域と呼ぶ）が第４の領
域であるn+浮遊領域（ここでは多数キヤリア不
足量蓄積領域と呼ぶ）に隣接する部分の不純物密
度は低い程望ましいことになる。例えば、不純物
密度を１×1017cm-3
本発明によるイメージセンサでは基板電圧をパ
ルス的に変化させて、光照射及びリフレツシユの
各期間を区別しており、イメージセンサのセルは
構造的に簡単になつている。セル部分はフツク構
造＋読み出しトランジスタQ1だけから構成され
る。しかもフツク構造領域と読み出しトランジス
タ部分が縦型構造に形成されているため、一画素
の面積が極めて小さく設計でき、空間的な解像度
が従来のイメージセンサに比べ極めて良好であ
る。第１図に示した本発明のイメージセンサでは
裏面照射型であり、裏面のセル領域に相当する領
域のほぼ全領域が光センシング領域となつてお
り、照射された光の利用効率ともいうべき量、即
ち、光情報の受容能力が従来のCCD型、MOS型
のイメージセンサに比べはるかによいことも明ら
かであり、当然のことながら光に対するインピー
ダンス整合性のよい透明無反射コーテイング膜を
使用することによりもつとも効率を高めることが
できる。 本発明によるイメージセンサでは、セル面積を
小さくすればするほど即ち等価的にCfが小さく
なればなるほどビツト線上に現われる電圧が大き
くなることも前述のとおりであり、従来のMOS
型、CCD型のイメージセンサに比べ読み出し電
圧感度は（Cs＋CB）／Cf倍にもなる。この容量
比は容易に100倍程度もしくはそれ以上であり、
このことはつまり先行技術の所で説明した読み出
し時のアナログスイツチに伴う電圧スパイク雑
音、あるいは固定パターン雑音に対しても有力な
ことを意味する。特に光入力が10μW／cm3以下の
微弱光に対する感度を100倍以上もダイナミツク
レンジを広げる。従来型のイメージセンサではセ
ル面積が小さくなれば蓄積容量Csもぼ面積に比
例して小さくなるがビツト線上に読み出される電
圧は蓄積電圧Qs／Csの容量分割で Qs／Cs・Cs／Cs＋CB＝Qs／Cs＋CB となつて減少する。前述のごとくアナログスイツ
チに伴うスパイクノイズ、固定パターン雑音が従
来低光強度レベルでの限界を与える一つの要因と
なつていたのに対し、本発明によるイメージセン
サでは読み出し電圧感度が（Cs＋CB）／Cf倍良
くなつた分だけ微弱光入力時の感度も良好になる
わけで、さらにセル自体が小さくなれば、微弱光
での空間的な改造度も良好となる。本発明のイメ
ージセンサでは低光強度のレベルでのダイナミツ
クレンジの限界をあたえる別の要因となつている
暗電流ノイズに対する対策もとられている。本発
明の実施例においてはセンサ本体での暗電流の発
生を従来のMOS型、CCD型にくらべ１桁から２
桁、もしくはそれ以上に減少させる構造、不純物
密度が設定されている。第１図ａで光がセンスさ
れる領域は高抵抗層５であるが、この光検出領域
の暗電流は高抵抗領域にキヤリアを励起する深い
準位が殆ど存在しなければp+領域６中の電子及
びn+領域４中の正孔によつて決まる。p+領域６
のアクセプタ不純物密度をNA、n+領域４のドナ
ー不純物密度をNDとし、ほぼイオン化している
と仮定すると各領域の小数キヤリアはそれぞれ npp＝ni2／NA ……(5) pop＝ni2／ND ……(6) で与えられる。ただし、niは真性半導体において
熱的に励起されるキヤリアの密度である。Siで室
温動作を考えるとni＝1.6×1010cm-3程度であり、
たとえばNA、及びNDを1020cm-3程度に設定する
ことによりnpp、popはそれぞれ３〜４個程度に抑
えられる。 逆バイアスされたp+in+ダイオードの飽和電流
は近似的に次式 Js＝（qDppop／Lp＋qDnnpp／Ln） （exp（１−qV／kT）−１） ……(7) で与えられる。式(7)は正孔及び電子の拡散長Lp、
Lnがそれぞれn+領域４の厚さWn及びp+領域６の
厚さWpより短い場合に適用できる式である。も
しWn、Wpの方がLp、Lnより短くなれば式(7)の
Lp、LnはWn、Wpで置き換えられるDp、Dnは
それぞれn+領域４における正孔、p+領域６にお
ける電子の拡散係数である。式(7)で電圧Ｖがある
程度大きければ式(7)は Js＝qDppop／Lp＋qDnnpp／Ln ……(8) あるいは Js＝qDppop／Wn＋qDnnpp／Wp ……(8)′ と書き直せる。式(8)，(8)′から明らかなように
pno、npoが小さければ暗電流Jsは小さくなる。
通常、CCDやMOS FETに使われる半導体基板
の不純物密度は1015〜1016cm-3程度である。従つ
てnpoあるいはpnoのいずれか一方が比較的大き
な値になる。本発明にあつてはn+領域４は1019〜
1021程度に容易にできるし、p+領域も1018〜1019
cm-3程度に容易に製造できる。従つて少なくとも
２桁は本発明の光検出領域の暗電流は小さくでき
る。暗電流が小さいということはそれだけ光照射
期間を長くできることになり、微弱光の検出限界
がより微弱側に広がる。 本発明の実施例３及び６によれば、第３の領域
にたまつた正孔が第４の領域に流れ出すこともな
く、光検出の直線性が改善され、ダイナミツクレ
ンジが大きくなり、検出感度も上がる。 本発明の実施例７の表面照射型イメージセンサ
では、一ライン毎のリフレツシユが行なえる。
ルス的に変化させて、光照射及びリフレツシユの
各期間を区別しており、イメージセンサのセルは
構造的に簡単になつている。セル部分はフツク構
造＋読み出しトランジスタQ1だけから構成され
る。しかもフツク構造領域と読み出しトランジス
タ部分が縦型構造に形成されているため、一画素
の面積が極めて小さく設計でき、空間的な解像度
が従来のイメージセンサに比べ極めて良好であ
る。第１図に示した本発明のイメージセンサでは
裏面照射型であり、裏面のセル領域に相当する領
域のほぼ全領域が光センシング領域となつてお
り、照射された光の利用効率ともいうべき量、即
ち、光情報の受容能力が従来のCCD型、MOS型
のイメージセンサに比べはるかによいことも明ら
かであり、当然のことながら光に対するインピー
ダンス整合性のよい透明無反射コーテイング膜を
使用することによりもつとも効率を高めることが
できる。 本発明によるイメージセンサでは、セル面積を
小さくすればするほど即ち等価的にCfが小さく
なればなるほどビツト線上に現われる電圧が大き
くなることも前述のとおりであり、従来のMOS
型、CCD型のイメージセンサに比べ読み出し電
圧感度は（Cs＋CB）／Cf倍にもなる。この容量
比は容易に100倍程度もしくはそれ以上であり、
このことはつまり先行技術の所で説明した読み出
し時のアナログスイツチに伴う電圧スパイク雑
音、あるいは固定パターン雑音に対しても有力な
ことを意味する。特に光入力が10μW／cm3以下の
微弱光に対する感度を100倍以上もダイナミツク
レンジを広げる。従来型のイメージセンサではセ
ル面積が小さくなれば蓄積容量Csもぼ面積に比
例して小さくなるがビツト線上に読み出される電
圧は蓄積電圧Qs／Csの容量分割で Qs／Cs・Cs／Cs＋CB＝Qs／Cs＋CB となつて減少する。前述のごとくアナログスイツ
チに伴うスパイクノイズ、固定パターン雑音が従
来低光強度レベルでの限界を与える一つの要因と
なつていたのに対し、本発明によるイメージセン
サでは読み出し電圧感度が（Cs＋CB）／Cf倍良
くなつた分だけ微弱光入力時の感度も良好になる
わけで、さらにセル自体が小さくなれば、微弱光
での空間的な改造度も良好となる。本発明のイメ
ージセンサでは低光強度のレベルでのダイナミツ
クレンジの限界をあたえる別の要因となつている
暗電流ノイズに対する対策もとられている。本発
明の実施例においてはセンサ本体での暗電流の発
生を従来のMOS型、CCD型にくらべ１桁から２
桁、もしくはそれ以上に減少させる構造、不純物
密度が設定されている。第１図ａで光がセンスさ
れる領域は高抵抗層５であるが、この光検出領域
の暗電流は高抵抗領域にキヤリアを励起する深い
準位が殆ど存在しなければp+領域６中の電子及
びn+領域４中の正孔によつて決まる。p+領域６
のアクセプタ不純物密度をNA、n+領域４のドナ
ー不純物密度をNDとし、ほぼイオン化している
と仮定すると各領域の小数キヤリアはそれぞれ npp＝ni2／NA ……(5) pop＝ni2／ND ……(6) で与えられる。ただし、niは真性半導体において
熱的に励起されるキヤリアの密度である。Siで室
温動作を考えるとni＝1.6×1010cm-3程度であり、
たとえばNA、及びNDを1020cm-3程度に設定する
ことによりnpp、popはそれぞれ３〜４個程度に抑
えられる。 逆バイアスされたp+in+ダイオードの飽和電流
は近似的に次式 Js＝（qDppop／Lp＋qDnnpp／Ln） （exp（１−qV／kT）−１） ……(7) で与えられる。式(7)は正孔及び電子の拡散長Lp、
Lnがそれぞれn+領域４の厚さWn及びp+領域６の
厚さWpより短い場合に適用できる式である。も
しWn、Wpの方がLp、Lnより短くなれば式(7)の
Lp、LnはWn、Wpで置き換えられるDp、Dnは
それぞれn+領域４における正孔、p+領域６にお
ける電子の拡散係数である。式(7)で電圧Ｖがある
程度大きければ式(7)は Js＝qDppop／Lp＋qDnnpp／Ln ……(8) あるいは Js＝qDppop／Wn＋qDnnpp／Wp ……(8)′ と書き直せる。式(8)，(8)′から明らかなように
pno、npoが小さければ暗電流Jsは小さくなる。
通常、CCDやMOS FETに使われる半導体基板
の不純物密度は1015〜1016cm-3程度である。従つ
てnpoあるいはpnoのいずれか一方が比較的大き
な値になる。本発明にあつてはn+領域４は1019〜
1021程度に容易にできるし、p+領域も1018〜1019
cm-3程度に容易に製造できる。従つて少なくとも
２桁は本発明の光検出領域の暗電流は小さくでき
る。暗電流が小さいということはそれだけ光照射
期間を長くできることになり、微弱光の検出限界
がより微弱側に広がる。 本発明の実施例３及び６によれば、第３の領域
にたまつた正孔が第４の領域に流れ出すこともな
く、光検出の直線性が改善され、ダイナミツクレ
ンジが大きくなり、検出感度も上がる。 本発明の実施例７の表面照射型イメージセンサ
では、一ライン毎のリフレツシユが行なえる。
第１図は本発明イメージセンサの実施例で、ａ
は断面構造図、ｂは平面図、ｃは１画素部分の回
路表現、ｄは８セル部分のマトリツクス回路表
現、第２図は第１図のイメージセンサの原理的な
動作波形、第３図は第１図のイメージセンサをカ
ラー用イメージセンサシステムとして組んだ例、
第４図はフツク構造のバンド構造、第５図は本発
明の実施例でａは平面図、ｂは断面図、ｃはカラ
ー用イメージセンサシステム例、第６図は本発明
実施例（ライン毎にリフレツシユを行なうタイ
プ）、第７図は第６図に示した実施例をカラー用
イメージセンサシステムに組んだ例である。
は断面構造図、ｂは平面図、ｃは１画素部分の回
路表現、ｄは８セル部分のマトリツクス回路表
現、第２図は第１図のイメージセンサの原理的な
動作波形、第３図は第１図のイメージセンサをカ
ラー用イメージセンサシステムとして組んだ例、
第４図はフツク構造のバンド構造、第５図は本発
明の実施例でａは平面図、ｂは断面図、ｃはカラ
ー用イメージセンサシステム例、第６図は本発明
実施例（ライン毎にリフレツシユを行なうタイ
プ）、第７図は第６図に示した実施例をカラー用
イメージセンサシステムに組んだ例である。
Claims (1)
- 【特許請求の範囲】 １ 複数のセルより構成される半導体撮像装置で
あつて、各々のセルは、光検出部として光を受光
する第１の導電型で高不純物密度の第１の領域
４，２４，４５、高抵抗の第２の領域５，２５，
４４、前記第１の導電型とは反対導電型の第２の
導電型で高不純物密度の第３の領域６，２６，４
３および前記第１の導電型で低抵抗の第４の領域
７，２７，４２の４つの領域から成るフツク構造
とさらに前記第１の領域上に形成された受光すべ
き光に対して少なくとも透明な透明電極層３，２
３，４６から構成されていて、前記第１及び第２
の領域内にて光によつて発生された電子−正孔対
の内の前記第２の導電型の多数キヤリアとなる第
１のキヤリアを前記第２の領域を通して前記第３
の領域に導くための電圧印加手段が前記透明電極
層に与えられていて、前記電圧印加手段はパルス
電圧であつて光照射期間内にのみ前記第３の領域
に対して前記第１のキヤリアと同一極性の電圧が
前記透明電極に印加されるべく構成され、さらに
前記第１から第４の領域は前記セルの主表面から
内部方向に向かつて順次形成されていて、かつ前
記第４の領域は読み出しトランジスタの一主電極
領域となし、かつ前記電圧印加手段が前記第３の
領域内に非破壊的蓄積された過剰多数キヤリアを
前記第２の領域を通して前記第１の領域へ掃き出
すべくリフレツシユ期間内において前記透明電極
に前記第１のキヤリアと反対極性もしくは零の電
圧を印加することで構成されることを特徴とする
半導体撮像装置。 ２ 前記第３の領域の不純物密度分布が前記第４
の領域との接合面から離れるに従い、次第に低く
なるべく構成されたことを特徴とする前記特許請
求の範囲第１項記載の半導体撮像装置。 ３ 前記第４の領域の不純物密度分布が前記第３
の領域との接合面から離れるに従い、次第に高く
なるべく構成されたことを特徴とする前記特許請
求の範囲第１項又は第２項記載の半導体撮像装
置。 ４ 前記第４の領域が前記第３の領域より禁制帯
幅の広い半導体材料にて形成されたことを特徴と
する前記特許請求の範囲第１項又は第２項記載の
半導体撮像装置。 ５ 前記透明電極が金属電極であつて光を実質的
に遮光しないように薄く形成されていることを特
徴とする前記特許請求の範囲第１項乃至第４項の
いずれか一項に記載の半導体撮像装置。 ６ 前記読み出しトランジスタと前記フツク構造
がそれぞれ半導体基板の同一主表面に形成された
ことを特徴とする前記特許請求の範囲第１項乃至
第５項のいずれか一項に記載の半導体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6925780A JPS56165473A (en) | 1980-05-24 | 1980-05-24 | Semiconductor pickup device |
| US06/265,383 US4454526A (en) | 1980-05-24 | 1981-05-20 | Semiconductor image sensor and the method of operating the same |
| EP81302251A EP0042218B1 (en) | 1980-05-24 | 1981-05-21 | Semiconductor image sensor and a method of operating the same |
| DE8181302251T DE3172211D1 (en) | 1980-05-24 | 1981-05-21 | Semiconductor image sensor and a method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6925780A JPS56165473A (en) | 1980-05-24 | 1980-05-24 | Semiconductor pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56165473A JPS56165473A (en) | 1981-12-19 |
| JPH0312510B2 true JPH0312510B2 (ja) | 1991-02-20 |
Family
ID=13397478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6925780A Granted JPS56165473A (en) | 1980-05-24 | 1980-05-24 | Semiconductor pickup device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4454526A (ja) |
| EP (1) | EP0042218B1 (ja) |
| JP (1) | JPS56165473A (ja) |
| DE (1) | DE3172211D1 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571626A (en) * | 1981-09-17 | 1986-02-18 | Matsushita Electric Industrial Co., Ltd. | Solid state area imaging apparatus |
| JPS5848577A (ja) * | 1981-09-18 | 1983-03-22 | Semiconductor Res Found | 固体撮像装置の画像信号読出し方法 |
| JPS58105672A (ja) * | 1981-12-17 | 1983-06-23 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
| JPS59109020A (ja) * | 1982-12-14 | 1984-06-23 | Fuji Photo Film Co Ltd | 固体撮像装置を用いた内視鏡 |
| JPS59148473A (ja) * | 1983-02-14 | 1984-08-25 | Junichi Nishizawa | ２次元固体撮像装置の読出し方法 |
| JPS59153381A (ja) * | 1983-02-22 | 1984-09-01 | Junichi Nishizawa | ２次元固体撮像装置 |
| JPS59158551A (ja) * | 1983-02-28 | 1984-09-08 | Fuji Photo Film Co Ltd | 半導体光検出装置及びその駆動方法 |
| US4686554A (en) * | 1983-07-02 | 1987-08-11 | Canon Kabushiki Kaisha | Photoelectric converter |
| JPS6058780A (ja) * | 1983-09-09 | 1985-04-04 | Olympus Optical Co Ltd | 測光機能を備えた固体撮像装置 |
| JPS6058781A (ja) * | 1983-09-09 | 1985-04-04 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS6090473A (ja) * | 1983-10-24 | 1985-05-21 | Matsushita Electronics Corp | 固体撮像装置 |
| CA1270058A (en) * | 1984-12-28 | 1990-06-05 | Seiji Hashimoto | Image sensing apparatus |
| JPH0646655B2 (ja) * | 1985-04-01 | 1994-06-15 | キヤノン株式会社 | 固体撮像装置 |
| US4948741A (en) * | 1986-07-22 | 1990-08-14 | The United States Of America As Represented By The United States Department Of Energy | Polysilicon photoconductor for integrated circuits |
| US4821091A (en) * | 1986-07-22 | 1989-04-11 | The United States Of America As Represented By The United States Department Of Energy | Polysilicon photoconductor for integrated circuits |
| US4939474A (en) * | 1988-08-26 | 1990-07-03 | At&T Bell Laboratories | Semiconductor optical amplifier with shortened gain recovery time |
| US5169795A (en) * | 1989-02-28 | 1992-12-08 | Small Power Communication Systems Research Laboratories Co., Ltd. | Method of manufacturing step cut type insulated gate SIT having low-resistance electrode |
| US5410175A (en) * | 1989-08-31 | 1995-04-25 | Hamamatsu Photonics K.K. | Monolithic IC having pin photodiode and an electrically active element accommodated on the same semi-conductor substrate |
| US5198881A (en) * | 1989-12-28 | 1993-03-30 | Massachusetts Institute Of Technology | Barrier layer device processing |
| DE4331391A1 (de) * | 1993-09-15 | 1995-03-16 | Josef Dr Kemmer | Halbleiter(detektor)struktur |
| DE4331392A1 (de) * | 1993-09-15 | 1995-03-16 | Josef Dr Kemmer | Unipolartransistor mit integrierter Rücksetzstruktur |
| US5841176A (en) * | 1996-03-01 | 1998-11-24 | Foveonics, Inc. | Active pixel sensor cell that minimizes leakage current |
| US6221760B1 (en) * | 1997-10-20 | 2001-04-24 | Nec Corporation | Semiconductor device having a silicide structure |
| JPH10284431A (ja) * | 1997-04-11 | 1998-10-23 | Sharp Corp | Ｓｏｉ基板の製造方法 |
| KR19990024988A (ko) * | 1997-09-09 | 1999-04-06 | 윤종용 | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 |
| EP1280207B1 (en) * | 2000-04-04 | 2017-03-15 | Hamamatsu Photonics K.K. | Semiconductor energy detector |
| US6607951B2 (en) * | 2001-06-26 | 2003-08-19 | United Microelectronics Corp. | Method for fabricating a CMOS image sensor |
| JP3759435B2 (ja) * | 2001-07-11 | 2006-03-22 | ソニー株式会社 | Ｘ−ｙアドレス型固体撮像素子 |
| US6674064B1 (en) | 2001-07-18 | 2004-01-06 | University Of Central Florida | Method and system for performance improvement of photodetectors and solar cells |
| CA2577198C (en) * | 2004-08-20 | 2016-06-21 | Artto Aurola | Semiconductor radiation detector with a modified internal gate structure |
| JP4725095B2 (ja) * | 2004-12-15 | 2011-07-13 | ソニー株式会社 | 裏面入射型固体撮像装置及びその製造方法 |
| US8148760B2 (en) * | 2006-01-05 | 2012-04-03 | Artto Aurola | Visible light detecting semiconductor radiation detector |
| JP4976765B2 (ja) * | 2006-07-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 固体撮像装置 |
| US8614112B2 (en) * | 2010-10-01 | 2013-12-24 | Omnivision Technologies, Inc. | Method of damage-free impurity doping for CMOS image sensors |
| US8921187B2 (en) | 2013-02-26 | 2014-12-30 | Omnivision Technologies, Inc. | Process to eliminate lag in pixels having a plasma-doped pinning layer |
| US11508869B2 (en) * | 2019-08-06 | 2022-11-22 | Ohio State Innovation Foundation | Lateral interband type II engineered (LITE) detector |
| CN113654655A (zh) * | 2021-08-24 | 2021-11-16 | 宁波工程学院 | 太阳能追日用可见光光敏电阻检测方法 |
| US11817521B2 (en) * | 2021-09-15 | 2023-11-14 | Raytheon Company | Electrical contact fabrication |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988619A (en) * | 1974-12-27 | 1976-10-26 | International Business Machines Corporation | Random access solid-state image sensor with non-destructive read-out |
| US4197553A (en) * | 1976-09-07 | 1980-04-08 | Hughes Aircraft Company | Monolithic extrinsic silicon infrared detector structure employing multi-epitaxial layers |
| US4116717A (en) * | 1976-12-08 | 1978-09-26 | The United States Of America As Represented By The Secretary Of The Air Force | Ion implanted eutectic gallium arsenide solar cell |
| FR2376513A1 (fr) * | 1976-12-31 | 1978-07-28 | Radiotechnique Compelec | Dispositif semiconducteur muni d'un film protecteur |
| US4284997A (en) * | 1977-07-07 | 1981-08-18 | Zaidan Hojin Handotai Kenkyu Shinkokai | Static induction transistor and its applied devices |
| US4236829A (en) * | 1978-01-31 | 1980-12-02 | Matsushita Electric Industrial Co., Ltd. | Solid-state image sensor |
| US4169273A (en) * | 1978-06-26 | 1979-09-25 | Honeywell Inc. | Photodetector signal processing |
| JPS5822901B2 (ja) * | 1978-12-01 | 1983-05-12 | 株式会社日立製作所 | 固体撮像装置 |
| JPS55124259A (en) * | 1979-03-19 | 1980-09-25 | Semiconductor Res Found | Semiconductor device |
| US4250516A (en) * | 1979-08-06 | 1981-02-10 | Bell Telephone Laboratories, Incorporated | Multistage avalanche photodetector |
| US4365262A (en) * | 1980-11-26 | 1982-12-21 | Handotai Kenkyu Shinkokai | Semiconductor image sensor |
-
1980
- 1980-05-24 JP JP6925780A patent/JPS56165473A/ja active Granted
-
1981
- 1981-05-20 US US06/265,383 patent/US4454526A/en not_active Expired - Lifetime
- 1981-05-21 EP EP81302251A patent/EP0042218B1/en not_active Expired
- 1981-05-21 DE DE8181302251T patent/DE3172211D1/de not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ELECTRON DEVICES * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3172211D1 (en) | 1985-10-17 |
| EP0042218B1 (en) | 1985-09-11 |
| JPS56165473A (en) | 1981-12-19 |
| EP0042218A1 (en) | 1981-12-23 |
| US4454526A (en) | 1984-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0312510B2 (ja) | ||
| JP2977060B2 (ja) | 固体撮像装置及びその制御方法 | |
| US20070145503A1 (en) | Pixel structure with improved charge transfer | |
| JP2001203940A (ja) | イメージセンサ | |
| JPH0444465B2 (ja) | ||
| Hynecek | BCMD-An improved photosite structure for high-density image sensors | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| KR100245245B1 (ko) | 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 | |
| JPH04312082A (ja) | 固体撮像装置 | |
| JPH114385A (ja) | Ｃｍｏｓを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのｃｍｏｓを基礎とするピクセル構造 | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| JPH0454987B2 (ja) | ||
| US4712138A (en) | Low-noise apparatus for image pickup and combination of light and electric signals | |
| JPH0453149B2 (ja) | ||
| JPH0443428B2 (ja) | ||
| US4672412A (en) | High fill-factor ac-coupled x-y addressable Schottky photodiode array | |
| EP0038697A1 (en) | Semiconductor image sensor | |
| JPS6117150B2 (ja) | ||
| JP3590158B2 (ja) | Ｍｏｓ増幅型撮像装置 | |
| JP3167150B2 (ja) | 半導体光検出装置 | |
| JPS61228667A (ja) | 固体撮像装置 | |
| JPS6376477A (ja) | 光電変換装置 | |
| Jespers et al. | Three-terminal charge-injection device | |
| JPS61154373A (ja) | 光電変換装置 | |
| JPS61157179A (ja) | 撮像装置 |