KR100245245B1 - 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 - Google Patents
증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 Download PDFInfo
- Publication number
- KR100245245B1 KR100245245B1 KR1019960006687A KR19960006687A KR100245245B1 KR 100245245 B1 KR100245245 B1 KR 100245245B1 KR 1019960006687 A KR1019960006687 A KR 1019960006687A KR 19960006687 A KR19960006687 A KR 19960006687A KR 100245245 B1 KR100245245 B1 KR 100245245B1
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- electrode
- photoelectric conversion
- amplifying
- signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 197
- 239000000758 substrate Substances 0.000 claims abstract description 176
- 238000006243 chemical reaction Methods 0.000 claims abstract description 151
- 230000008859 change Effects 0.000 claims abstract description 35
- 238000003384 imaging method Methods 0.000 claims description 83
- 230000004888 barrier function Effects 0.000 claims description 53
- 238000009825 accumulation Methods 0.000 claims description 49
- 239000012535 impurity Substances 0.000 claims description 48
- 230000003321 amplification Effects 0.000 claims description 36
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 36
- 230000006870 function Effects 0.000 claims description 26
- 230000009131 signaling function Effects 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 claims 1
- 238000006731 degradation reaction Methods 0.000 claims 1
- 230000000284 resting effect Effects 0.000 claims 1
- 238000009826 distribution Methods 0.000 description 44
- 108091006146 Channels Proteins 0.000 description 24
- 238000010586 diagram Methods 0.000 description 17
- 238000005036 potential barrier Methods 0.000 description 17
- 239000000969 carrier Substances 0.000 description 14
- 230000035945 sensitivity Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 230000012447 hatching Effects 0.000 description 8
- 101100425949 Mus musculus Tnfrsf13c gene Proteins 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000006386 neutralization reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000009416 shuttering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명에는 증폭형 광전변환소자가 기술되어 있다. 상기 소자는, 제1도전형 의 반도체 기판, 광전변환에 의해 발생한 신호전하를 축적하는 제2도전형의 웰부: 상기 웰부의 한 영역에 제공된 상기 제1도전형의 반도체영역, 제1전극을 포함하는 제1게이트영역: 및 상기 제1게이트에 인접하고, 제2전극을 포함하는 제2게이트영역을 포함한다. 상기 반도체영역과 상기 반도체 기판간에 능동소자가 형성되고 상기 신호전하에 의해 발생하는 능동소자의 동작특성변화를 출력신호로 사용한다.
Description
제1도는 본 발명에 의한 증폭형 광전변환소자의 단면도이다.
제2a도는 제1도에 보인 증폭형 광전변환소자의 각 동작시의 반도체 기판내의 포텐셜 분포를 보인 도면이다.
제2b도는 제1도에 보인 증폭형 광전변환소자의 단면도이다.
제2c도는 신호전하 축적시에 있어서 제2b도에 보인 기판 일부의 포텐셜분포를 보인 도면이다.
제3a도는 본 발명의 다른 실시예에 의한 증폭형 광전변환소자의 단면도이다.
제3b도 및 제3c도는 제3a도에 보인 증폭형 광전변환소자의 각 동작시의 반도체 기판내의 포텐셜 분포를 보인 도면이다.
제4a도는 본 발명의 또 다른 실시예에 의한 증폭형 광전변환소자의 단면도이 다.
제4b도는 제4a도에 보인 증폭형 광전변환소자의 각 동작시의 반도체 기판내 의 포텐셜 분포를 보인 도면이다.
제5a도는 제1도에 보인 증폭형 광전변환소자를 사용한 2차원 이미지 센서의 평면도이다.
제5b도 및 제5c도는 제5a도에 보인 2차원 이미지 센서의 단면도이다.
제6a도는 제1도에 보인 증폭형 광전변환소자를 사용한 2차원 이미지 센서의 평면도이다.
제6b도는 제6a도에 보인 2차원 이미지 센서의 단면도이다.
제7도는 제5a도-제5c도 및 제6a도-제6b도에 보인 2차원 이미지 센서를 구동하기 위한 구동회로를 도시한 것이다.
제8a도 내지 제8d도는 제7도에 보인 구동회로를 동작시키기 위한 구동신호의 타 이밍도이다.
제9a도 내지 제9c도는 제7도에 보인 구동회로를 사용하여 셔터링 동작을 행한 경우의 구동 타이밍도이다.
제10a도는 제1도에 보인 증폭형 광전변환소자에 있어서 암전류를 억제하는 방법을 설명하는 단면도이다.
제10b도는 제10a도에 보인 증폭형 광전변환소자의 기판내의 포텐셜 분포를 보인 도면이다.
제11도는 제10A 및 제10b도에 도시된 암전류를 억제하는 방법을 이용한 2차원 이미지 센서의 구동회로를 나타낸다.
제12a도 내지 제12g도는 제11도에 보인 구동회로를 동작시키기 위한 구동신호의 타이밍도이다.
제13도는 본 발명의 또 다른 실시예에 의한 증폭형 광전변환소자의 단면도이 다.
제14a도 내지 제14c도는 각각 신호축적, 신호독출 및 리세트시에 제13도에 보인 증폭형 광전변환소자의 기판내의 포텐셜 분포를 보인 도면이다.
제15a도는 제13도에 보인 증폭형 광전변환소자를 사용한 2차원 이미지 센서의 평면도이다. 제15b도 및 제15c도는 제 15a도에 보인 2차원 이미지 센서의 단면도이다.
제16a도는 제13도에 보인 증폭형 광전변환소자를 사용한 다른 2차원 이미지 센서의 평면도이다.
제16b도는 제16a도에 보인 2차원 이미지 센서의 단면도이다.
제17도는 제15a도-제15c도 및 제16a도-제16b도에 보인 2차원 이미지 센서를 구동하기 위한 구동회로를 도시한 것이다.
제18a도 내지 제18g도는 제17도에 보인 구동회로를 동작시키기 위한 구동신호의 타이밍도이다.
제19도는 제13도에 보인 증폭형 광전변환소자에 있어서 암전류를 억제하는 방법을 설명하는 기판내의 포텐셜 분포를 보인 도면이다.
제20도는 제1도에 보인 증폭형 광전변환소자와 반대극성을 갖는 증폭형 광전 변환소자의 단면도이다.
제21a도는 종래 CMD형 고체 촬상장치를 보인 평면도이다.
제21b도는 종래 CMD형 고체 촬상장치의 단면도이다.
제21c도는 종래 CMD형 고체 촬상장치의 기판내의 포텐셜 분포도이다.
제22a도는 종래 FGA형 고체 촬상장치를 보인 단면도이다.
제22b도는 종래 FGA형 고체 촬상장치의 기판내의 포텐셜 분포도이다.
제23a도는 종래 BCMD형 고체 촬상장치의 단면도이다.
제23b도는 종래 BCMD형 고체 촬상장치의 기판내의 포텐셜 분포도이다.
제24도는 반도체에 광이 입사할 때 발생하는 캐리어의 양과 입사광의 파장 및 반도체에서의 위치간의 관계를 보인 도면이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 웰
23 : 반도체 영역 24, 25 : 게이트전극
34 : 신호라인 35 : 전원
36, 37 : 클럭라인 52 : 절연막
53, 54 : 표면근방부 55, 56 : 게이트영역
본 발명은 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치에 관한 것이다.
현재, 전하결합소자(CCD)가 주류로 되어 여러 분야에서 널리 사용되고 있다. 이 CCD형 고체 촬상장치는 포토다이오드 또는 MOS 다이오드 광전변환 및 축적된 신호전하를 CCD전송 채널을 통해 고감도의 전하검출부로 유도하도록 동작한다. 상기 신호전하는 전하검출부에서 전압신호로 변환된다. 이 때문에, S/N비가 높고 출력전압이 큰 특징을 갖는다.
그러나 촬상장치의 소형화 및 다화소화를 추진함에 따라, 화소 사이즈는 더욱 최소화된다. 따라서, CCD의 전송가능한 전하량은 더욱 적어진다. 이는 다이나믹 레인지가 저하되는 심각한 문제를 야기한다. 또한, CCD 전체는 몇몇 상의 클록으로 구동되기 때문에, CCD형 장치는 부하 용량이 크고 높은 구동전압을 필요로 한다. 따라서, 화소의 수가 많아질수록 CCD의 소비전력이 급격히 증대된다.
이들 문제에 대처하기 위해, 새로운 방법을 채용한 증폭형 고체 촬상장치가 제안되었다. 이 증폭형 고체 촬상장치는 각 화소서 발생된 신호전하는 그대로 독출되지 않고, 그 신호는 화소에서 증폭된 다음 주사회로에 의해 독출되도록 동작된다. 이 신호방법에 의하면, 독출에 의한 신호량의 제한이 제거되어, 신호전하량이 적게 되어도 다이나믹 레인지가 저하하지 않게 된다. 이에 따라, 이와 같은 증폭형 고체 촬상장치는 CCD형 고체 촬상장치보다 다이나믹 레인지가 우수하다.또한 이 방법에 따르면, 신호가 독출된 화소를 포함하는 수평 및 수직 라인만을 구동하는 것으로 충분하며 또한 이 구동전압도 저전압으로 행해질수 있다. 그 결과, 증폭형 고체 촬상장치는 CCD형 고체 촬상장치보다 소비전력이 적다.
증폭형 고체 촬상장치에 있어서는 화소내에서의 신호를 증폭하기 위해 트랜지스터가 일반적으로 사용된다. SIT형, 바이폴라형, FET형(MOS형 및 접합형 포함)의 트랜지스터가 이를 위해 알려져 있다. MOSFET를 신호의 증폭에 시용하면, 통상 독출용 주사회로를 간단히 구성할수 있다. 따라서, FET형 고체 촬상장치가 구조를 간단히 한다는 점에서 다른 트랜지스터를 사용한 증폭형 고체 촬상장치에 비해 우수하다.
FET형 고체 촬상장치중, 화소내에 단일 FET만을 포함한 형태의 것이 화소밀도를 높여 유리하다. 이와 같은 형태의 FET형 고체 촬상장치로서 CMD형, FGA형, BCMD형등이 보고되어 있다. 예컨대, 티, 나까무라 등에 의한 "게이트 축적형 MOS 광트랜지스터 화상센서(Gate accumulating type MOS Phototransistor Image Sensor)"[1986년 일본 텔레비젼 학회 전국대회, No 3-7]에서 CMD형 고체 촬상장치가 보고되어 있다. 또한, 예컨대, 제이. 하이네섹(J.Hynecek)에 의한, "고해상도 및 고성능 화상센서에 적합한 새 장치구조(A New Device Architecture Suitable for High-Resolution and High-Performance Image Sensor)"][IEEE Trans. Elec. Dev., Vol. 35, No.5, pp646-652(1988)]에 의한, "BCMD-고밀도 화상센서용의 향상된 포토사이트 구조(BCMD-An Improved Photosite Structure for High Density Image Sensor)"[IEEE Trans. Elec. Dev., Vol. 38, No.5,pp1011-1020(1991)]에 BCMD형 고체 촬상 장치가 보고되어 있다.
이들 종래의 고체 촬상장치를 첨부 도면을 참조하여 이하에 설명한다.
제 21a 내지 21c도는 CMD형 고체 촬상장치의 화소를 나타낸다. 제 21a도는 화소의 평면도이다. 제21b도는 제 21a도의 21b-21b선 단면도이다. 제 21c도는 21b도에 보인 21c-21c선 단면에 있어서의 깊이방향의 포텐셜 분포도이다.
제 21a 및 21b도에 보인 바와 같이, p형 기판(1)의 표면영역에 n형 웰(2)이 매 립채널로서 형성되어 있다 상기 n형 웰(2)위에는 절연막(6)을 통해 환상 게이트전 극(3)이 형성된다. 게이트전극(3)에 의해 서로 분리되는 고농도 n형 영역으로 이루어지는 소스영역(4)과 드레인영역(5)도 상기 n형 웰(2)위에 형성된다.
이 CMD형 증폭형 고체촬상장치는 다음 방법으로 구동된다. 우선, 신호축적시 에는 게이트전극(3)에 전압 VL을 인가하고, 광전변환에 의해 발생한 정공으로 이루어지는 신호전하를 n형 웰(2)의 절연막(6) 계면부근에 축적한다. 신호독출시에는 게이트전극(3)에 전압 VM을 인가한다. 이 때, 신호전하의 양에 따라 드레인과 소스간을 흐르는 전류가 변한다. 변화의 결과로서 얻어진 값은 신호출력으로서 독출된다. 상기 전압 VL은 동일 신호선상의 다른 화소의 게이트전극에 인가되기 때문에, 신호 전하는 검출되지 않는다.
신호전하를 클리어하고 다음 신호를 축적하기 위한 준비의 리세팅 동작에 있어 서는 게이트전극(3)에 전압 VH를 인가하고, 깊이방향으로 서서히 감소하는 포텐셜 구배(potential gradient)를 발생시킨다. 그 결과, n형 웰(2)의 절연막(6) 계면 부근에 축적된 신호전하를 그 기판 내부로 배출한다.
제 22a 및 22b도는 FGA형 고체 촬상장치의 하나의 화소를 나타낸다. 제 22a도는 그 화소부의 단면도이다. 제 22b도는 제 22a도에 보인 22b-22b선 단면에 있 어서의 깊이방향으로의 포텐셜 분포도이다. 제 22a 및 22b도에 보인 바와 같이, FGA형 고체 촬상장치는, 게이트전극(3) 아래의 n형 웰(2)위에, p형기판(1)보다 고농도의 p+(9)이 n+층으로 형성되는 소스영역 (4)을 환상으로 포위하도록 설치되어 있는 점에서 CMD형 고체 촬상장치와 상이하다. 게이트전극(3)은 p+층(9)과 용량결합하면 충분하기 때문에, p+층(9)의 일부만 커버하고 있다. 신호축적 및 독출시에는 게이트전극(3)에 전압 VL을 인가하고 정공으로 이루어지는 신호전하가 p+층(9)에 축적되는 것에 의한 n형 웰(2)의 채널 포텐셜의 변화를 임계치의 변화로서 독출한다. 동일 신호선상의 다른 화소의 게이트전극에는 전압 VL이 인가되기 때문에, 신호전하는 검출되지 않는다.
리세트동작은 CMD형 고체 촬상장치와 동일하다. 게이트전극(3)에 전압 VH를 인가하고 깊이방향으로 서서히 감소하는 포텐셜 구배를 발생시킨다. 그 결과 p+층(9)에 축적된 신호전하는 기판의 내부로 배출된다.
제 23a 및 23b도는 BCMD형 고체 촬상장치의 한 화소를 나타내며, 제 23a는 그 화소부의 단면도, 제 23b도는 제 23a도의 23b-23b선 단면에 있어서의 깊이 방향으로의 포텐셜 분포도이다.
제 23a 및 23b도에 보인 바와 같이, BCMD형 고체 촬상장치에 있어서, p+층으로 이루어지는 소스영역(14)을 환상으로 포위하는 게이트전극(3)과, 이 게이트전극 (3)의 외측에 p+층으로 이루어지는 드레인영역(15)이 형성되고, 게이트전극(3) 아래에는 절연막(6)을 통해 p층(13), n층(12), p층(11) 및 n층(10)으로 이루어지는 반도체 적층구조가 광변환 영역으로서 형성되어 있다. 이 BCMD형 고체 촬상장치는 상기 FGA형 고체 촬상장치에 비해, 전자로 이루어지는 신호전하를 매립한 채널로 이루어지는 n층(12)에 축적시키는 점, 신호전하에 의한 p층(13)의 포텐셜 변화를 P-MOS의 임계치변화로서 검출시키는 점, 및 n형 영역(10)을 사용하여 리세트동작시에는 게이 트전압을 낮게(VL)하여 신호전하를 기판으로 배출시키는 점이 차이점으로 열거된다. 이와 같은 구조에 의해 신호전하의 완전한 전송이 달성될수 있다.
상기 종래의 CMD형 고체 촬상장치는 암시(暗時)에 있어서 반도체/절연막계면이 공핍화하기 때문에 다량의 암전류가 발생하는 문제가 있다.
또한, 광학적인 유효깊이가 박기 때문에 장파장의 감도가 떨어지는 문제가 있 다. 이 문제를 제 24도를 참조하여 설명한다. 제 24도는 반도체에 광이 입사시 발생하는 캐리어의 양과 입사광의 파장 및 반도체에서의 위치간의 관계를 보인 도면이다.
제 24도에 도시한 바와 같이, 가시광중 단파장의 광은 반도체에 흡수되는 흡수 계수가 크기 때문에, 반도체 내부에 입사된 광은 표면부근에서 모두 흡수되어 캐리어를 발생한다.
따라서, 장파장의 광을 완전히 광전변환하기 위해서는 반도체내부의 깊은 영역에서 발생한 캐리어도 신호전하로서 축적하고 검출할 필요가 있다.
제 21c도에 보인 바와 같이, 종래의 CMD형 고체 촬상장치에 있어서, 광전변환 영역에서는 정공에 대해 반도체내부에 피크를 갖도록 포텐셜이 분포된다. 따라서, 포텐셜이 피크에 달하는 거리 lp까지의 깊이로 발생된 캐리어는 반도체의 표면에 축적되나, 거리 lp보다도 깊게 발생한 캐리어는 반도체내부로 포텐셜구배를 따라 운반되기 때문에, 표면에는 축적되지 않는다.
따라서, 장파장의 광이 광전변환영역에 입사된 경우, 반도체의 표면부근에서 흡수되지 않고 거리 lp보다 멀리 달한 광은 캐리어를 발생하여도 신호전하로서 축적되지 않는다.
이 때문에, 장파장을 갖는 광의 검출감도가 저하된다.
장파장을 갖는 광의 검출감도를 향상시키기 위해, n형 웰층(2)을 두껍게 하여 거리 lp를 연장시킬수 일다 이 경우, 상기 동작에 있어서 게이트전극(3)에 인가되는 구동전압을 크게할 필요가 있다.
한편, FGA형 고체 촬상장치에 있어서, p+층(9)은 리세트동작시에 있어서도 공핍화하지 않기 때문에, 암전류는 억제할수 있다. 그러나, p+층(9)이 리세트동작시에 있어서도 공핍화하지 않는다는 것은 신호전하의 완전전송이 되지 않는다는 것을 의미하며, 잔상의 발생 및/또는 리세트 노이즈 증대의 문제를 야기한다. 또한, 광학 유효거리를 제 22b도에서 거리 lp로 표시한 바와 같이, 반도체층표면으로 부터 n형층(2)의 중간정도까지의 거리로 되기 때문에, 장파장측에서 감도가 저하되는 문제가 해결되지 않는다.
BCMD형 고체 촬삶장치에 있어서, p층(11)으로 부터 P층(13)까지 다층을 형성하기 위해서는 복잡한 제조공정이 요구되고, 구동조건을 최적화하기 어려운 다른 문제도 있다.
본 발명의 한 양태에 의하면, 증폭형 광전변환소자는, 제 1 도전형의 반도체 기판, 상기 반도체 기판의 한 표면측에 제공되고, 광전변환에 의해 발생한 신호전하를 축적하는 제 2 도전형의 웰부, 상기 웰부의 한 표면측의 영역에 제공된 상기 제 1 도전형의 반도체영역, 상기 웰부의 반도체영역을 제외한 영역의 한 표면근방부, 상기한 표면근방부 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 1 전극을 포함하는 제 1 게이트영역, 및 상기 반도체 기판의 한 표면측에 있어서 상기 제 1 게이트영역에 인접하고, 상기 반도체 기판의 한 표면근방부, 상기 반도체 기판의 표면근방부의 위에 위치하는 절면막, 및 상기 절연막상에 위치하는 제 2 전극을 포함 하는 제 2 게이트영역,을 포함한다. 상기 반도체영역과 상기 반도체 기판간에 상기 제 1 게이트영역의 표면근방부를 채널로 하는 능동소자가 형성되고, 상기 신호전하에 의해 발생하는 능동소자의 동작특성 변화를 출력신호로 사용한다.
본 발명의 다른 양태에 의하면, 증폭형 광전변환소자는, 상기 반도체 기판의 한 표면측에 제공되고, 광전변환에 의해 발생한 신호전하를 축적하는 제 2 도전형의 웰부, 상기 웰부의 한 표면측의 영역에 제공된 상기 제 1 도전형의 반도체영역, 상기 웰부의 반도체영역을 제외한 영역의 한 표면근방부, 상기 표면근방부 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 1 전극을 포함하는 제 1 게이트영역, 상기 반도체 기판의 한 표면측에 있어서 상기 제 1 게이트영역에 인접하고, 상기 반도체 기판의 표면근방부, 상기 반도체 기판의 한 표면근방부의 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 2 전극을 포함하는 제 2 게이트영역, 및 상기 반도체 기판의 한 표면측에 제공된 제 2 도전형의 리세트 드레인 영역을 포함한다. 상기 반도체영역과 상기 반도체 기판간에 상기 제 1 게이트영역의 표면근방부를 채널로 하는 제 1 능동소자가 형성되고, 상기 웰부와 상기 리세트 드레인 영역간의 영역을 채널로 하는 제 2 능동소자가 형성되며, 상기 신호전하에 의해 발생하는 제 1 능동소자의 동착특성 변화를 출력신호로 사용한다.
본 발명의 또 다른 양태에 의하면, 증폭형 광전변환소자는, 제 1 도전형의 반도 체 기판, 상기 반도체 기판의 한표면측에 제공되고, 광전변환에 의해 발생한 신호 전하를 축적하는 제 2 도전형의 웰부, 상기 웰부의 한 표면측의 영역에 제공된 상기 제 1 도전형의 반도체영역, 상기 웰부의 반도체영역을 제외한 영역의 한 표면근방부, 상기 표면근방부 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 1 전극을 포함하는 제 1 게이트영역, 상기 반도체 기판의 한 표면측에 있어서 상기 제 1 게이트영역에 인접하고, 상기 반도체 기판의 한 표면근방부, 상기 반도체 기판의 표면근방부상의 절연막, 및 상기 절연막상의 제 2 전극을 포함하는 제 2 게이트영역, 상기 웰부의 한 표면측에 있어서 상기 제 1 게이트영역에 인접하고, 상기 웰부의 한 표면근방부, 상기 웰부의 표면근방부의 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 3 전극을 포함하는 제 3 게이트영역, 및 상기 반도체 기판의 한 표면측에 제공되고, 상기 제 3 게이트영역의 표면근방부에 인접한 상기 제 2 도전형의 리세트 드레인 영역을 포함한다. 상기 반도체영역과 상기 반도체 기판간에 상기 제 1 게이트영역의 표면근방각부 채널로 하는 제 1 능동소자가 형성되고, 상기 웰부와 상기 리세트 드레인 영역간의 영역을 채널로 하는 제 3 능동소자가 형성되며, 상기 신호전하에 의해 발생하는 제 1 능동소자의 동작특성 변화를 출력신호로 사용한다.
상기 소자의 각각에 있어서, 상기 소자는 상기 제 2 게이트영역의 상기 표면근방부에 제공된, 상기 반도체 기판보다 고농도의 불순물을 포함하는 상기 제 1 도전형의 제 1 불순물층을 더 구비한다. 다른 실시예에 있어서, 상기 소자는 적어도 상기 제 1 게이트영역의 하방부의 상기 반도체 기판에 제공되어 있는 상기 제 1 도전형의 제 2 불순물층을 더 구비하며, 상기 제 2 불순물층은 상기 반도체 기판보다 고농도의 불순물을 포함한라.
본 발명의 또 다른 양태에 의하면, 증폭형 고체 촬상장치가 제공되며 상기 장치 는, 상기와 같은 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 포함한다. 상기 구동제어부는, 상기 증폭형 광전변환소자에 있어서, 구동제어 회로가 상기 제 1 전극에 소정의 전위를 인가하고, 상기 구동제어회로는 웰부에 있어서의 상기 신호전하의 축적시에는 전위 VM을, 출력신호의 독출시에는 전위 VL을 상기 제 2 전극에 인가하며, 상기 전위 VM은 상기 신호전하 및 상기 출력신호에 대한 배리어로 기능하고, 상기 전위 VL은 상기 신호전하에 대한 배리어로 기능하고 상기 출력신호를 허용하며, 이에 의해, 상기 신호전하의 축적, 및 상기 신호전하에 의해 야기되는 상기 능동소자의 동작특성 변화로서 출력신호의 독출동작을 행하도록 제어한다.
본 발명의 또 다른 양태에 의한 증폭형 고체 촬상장치는 다음과 같다. 상기 장치는, 전술한 상기 증폭형 광전변환소자, 및 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비한다. 상기 구동제어부는, 상기 증폭형 광전변환소자에 있어서, 상기 출력신호의 독출시에, 상기 구동제어부는 상기 제 1 전극에 전위 VA를 인가하고 상기 제 2 전극에는 전위 VL을 인가하며, 이 때 상기 전위 VA는 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높도록 하고, 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 상기 출력신호를 허용하며, 상기 웰부에 있어서의 전하 축척시에는, 상기 제 1 전극에 상기 전위 VA보다 낮은 전위 VA'를 인가하고, 상기 신호전하 및 상기 출력신호에 대게 배리어로 기능하는 전위 VM을 상기 제 2 전극에 인가하며, 이에 의해, 상기 신호전하의 축적, 및 상기 신호전하에 의해 야기되는 상기 능동소자의 동작특성 변화로서 출력신호의 독출동작을 행하도록 제어 한다.
본 발명의 또 다른 양태에 의한 증폭형 고체 촬상장치는 다음과 같다. 상기 장치는, 전술한 상기 증폭형 광전변환소자, 및 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비한다. 상기 구동제어부는, 상기 증폭형 광전변환소자에 있어서, 상기 구동제어부는 상기 제 1 전극에 소정의 전위를 인가하고, 상기 구동제어부는 출력신호의 독출시에는 전위 VL을, 웰부에 있어서의 상기 신호전하의 축적시에는 전위 VM을, 리세트시에는 전위 VH를 상기 제 2 전극에 인가하며, 이 때 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고, 상기 출력신호를 허용하고, 상기 전위 VM은 상기 신호전하와 상기 출력신호에 대해 배리어로 기능하고, 상기 전위 VH는 상기 출력신호에 대해 배리어로 기능하고 상기 신호전하를 허용하며, 이에 의해, 상기 신호전하의 축적, 상기 신호전하에 의해 야기되는 상기 제 1 능동소자의 동작 측성 변화로서 출력신호의 독출동작, 및 상기 신호전하의 상기 리세트 드레인영역으로의 배출동작을 행하도록 제어한다.
본 발명의 또 다른 양태에 의한 증폭형 고체 촬상장치는 다음과 같다. 상기 장치는 전술한 상기 증폭형 광전변환소자, 및 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비한다. 상기 구동제어부는, 상기 증폭형 광전변환소자에 있어서, 상기 출력신호의 독출시에, 상기 구동제어부는 상기 제 1 전극에 전위 VA를 인가하고 상기 제 2 전극에는 전위 VL을 인가하며, 이 때 상기 전위 VA는 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높도록 하고, 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 상기 출력신호를 허용하며, 상기 웰 부에 있어서의 전하 축척시에, 상기 구동제어부는 상기 제 1 진극에 상기 전위 VA보다 낮은 전위 VA'를 인가하고, 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM을 상기 제 2 전극에 인가하며, 리세트시에, 상기 구동쎄어부는 상기 출력신호에 대해 배리어로 기능하고 상기 신호전하를 허용하는 전위 VH를 상기 제 2 전극에 인가하며, 이에 의해, 상기 신호전하의 축적, 상기 신호전하에 의해 야기되는 상기 제 1 능동소자의 동작특성 변화로서 출력신호의 독출동작, 및 상기 신호전하의 상기 리세트 드레인영역으로의 배출동작을 행하도록 제어한다.
본 발명의 또 다른 양태에 의한 증폭형 고체 촬상장치는 다음과 같다. 상기 장치는 전술한 상기 증폭형 광전변환소자, 및 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비한다. 상기 구동제어부는, 상기 증폭형 광전변환소자에 있어서, 상기 출력신호의 독출시에, 상기 구동제어부는 상기 제 2 전극에 전위 VL을 인가하고 제 3 전극에는 전위 VL'을 인가하며, 이 때 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 출력신호를 허용하고, 상기 전위 VL'는 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하며, 상기 웰부에 있어서의 전하 축적시에는, 상기 구동제어부는 상기 제 2 전극에 전위 VM을 인가하고, 제 3 전극에 전위 VL''를 인가하며, 이 때 상기 전위 VM과 VL'는 모두 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하고, 리세트시에, 상기 구동제어부는 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM'를 상기 제 2 전극에 인가하고, 상기 출력신호에 대해 배리어로 기능하는 전위 VH'를 상기 제 3 전극에 인가하며, 이에 의해, 상치 신호전하의 축적, 상기 신호전하에 의해 야기되는 상기 제 1 능동소자의 동작특성 변화로서 출력신호의 독출동작, 및 상기 신호전하의 상기 리세트 드레인영역으로의 배출동작을 행하도록 제어한다.
본 발명의 또 다른 양태에 의한 증폭형 고체 촬상장치는 다음과 같다. 상기 장치는 전술한 상기 증폭형 광전변환소자, 및 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비한다. 상기 구동제어부는, 상기 증폭형 광전변환소자에 있어서, 상기 출력신호의 독출시에, 상기 구동제어부는 상기 제 1 전극에 전위 VA를 인가하고 상기 제 2 전극에는 전위 VL을 인가하고 상기 제 3 전극에는 전위 VL'를 인가하며, 이 때 상기 전위 VA는 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높도를 하고, 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 출력신호를 허용하고, 상기 전위 VL'는 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하며, 상기 웰부에 있어서의 전하 축적시에, 상기 구동제어부는 상기 제 1 전극에 상기 VA보다 낮은 전위 VA'를 인마하고, 전위 VM을 상기 제 2 전극에 인가하고, 전위 VL''를 상기 제 3 전극에 인가하며, 이 때 상기 전위 VM과 VL''는 모두 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하며, 리세트시에, 상기 구동제어부는 전위 VM'를 상기 제 2 전극에 인가하고, 전위 VH'를 상기 제 3 전극에 인가하며, 이 때 상기 전위 VM'는 상기 신호전하 및 상기 출력신호에 대해 대리어로 기능하고, 상기 전위 VH'는 상기 출력신호에 대해 배리어로 기능하며, 이에 의해, 상기 신호전하의 축적, 상기 신호전하에 의해 야기되는 상기 제 1 능동소자의 동작특성 변화로서 출력신호의 독출동작, 및 상기 신호전하의 상기 리세트 드레인영역으로의 배출동작을 행하도록 제어한다.
본 발명의 또 다른 양태에 의한 증폭형 고체 촬상장치는 다음과 같다. 상기 장치는 전술한 각각의 증폭형 광전변환소자의 반도체 영역이 서로 전기적으로 접속되는, 각각 전술한 복수의 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비한다. 상기 구동제어부는, 상기 증폭형 광전변환소자중 하나에 있어서, 상기 구동제어부는, 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높게 되도록 하는 전위 VA를 상기 제 1 전극에 인가하고, 상기 신호전하에 대해 배리어로 기능하고 상기 출력신호를 허용하도록 한 전위 VL을 상기 제 2 전극에 인가하여, 이에 의해 상기 출력신호를 독출하며, 상기 증폭형 광전변환소자의 나머지에 있어서, 상기 구동제어부는, 상기 전위 VA또는 이 전위 VA보다 낮은 전위 VA'를 각각의 제 1 전극에 인가하고, 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM을 각각의 제 2 전극에 인가하여, 이에 의해 상기 신호전하를 축적한다.
본 발명의 또 다른 양태에 의한 증폭형 고체 촬상장치가 제공된다. 상기 장치는 각각 전술한 복수의 증폭형 광전변환소자를 구비하고, 상기 증폭형 광전변환소자들은 1 방향 또는 서로 교차하는 2방향으로 인접하여 배치되며, 상기 각각의 증폭형 광전변환소자는 화소들을 형성하한다. 스트라이프형 또는 섬모양의 상기 리세트 드레인 영역이 상기 인접한 화소들간에 제공된다. 상기 복수의 증폭형 광전변환소자에 의해 형성된 화소들의 각각이 상기 제 2 전극에 의해 인접한 화소들로부터 분리되는 것이 바람직하다.
제 1 전극(제 1 게이트전극)에 적당한 전압이 인가되면, 웰내부의 다수 캐리어에 대해 반도체 기판의 표면으로부터 전위가 서서히 감소하고, 웰의 중간정도에서 바닥으로 되며, 반도체 기판의 내부로 향해 점차 서서히 증가하는 포텐셜 분포가 형성된다. 이 때문에, 반도체기판내로 입사한 광이 반도체기판의 얕은 부분에서 광전변환에 의해 다수 캐리어의 신호전하를 발생하거나, 또는 반도체 기판의 깊은 부분에서의 광전변환에 의해 신호전하를 발생하더라도, 발생된 모든 신호전하는 웰의 중간의 포텐셜의 저부에 축적된다. 따라서, 반도체 기판의 깊은 부분에서 광전변환되는 장파장의 광에 의해 발생되는 신호전하가 효과적으로 축적될수 있다.
또한, 상기 제 1 전극에 적당한 전압을 인가함으로써, 제 1 게이트전극의 표면 근방부에 소수 캐리어를 위한 채널이 형성된다. 제 2 전극에 적당한 전압을 인가함으로써 제 2 게이트영역의 표면근방부를 포함한 제 2 전극 하방의 반도체 기판 전체가 채널을 형성한다. 따라서, 반도체 기판과 반도체영역간에 소수 캐리어에 의한 전류를 흐르게 하기 위한 채널이 형성된다.
반도체 기판과 반도체영역을 흐르는 전류는 축적된 신호전하량에 따라 변화한다. 반도체 기판과 반도체영역간에 일정한 전류가 흐르도록 하면, 축적된 신호전하량에 따라 전위가 변화하고, 일정한 전위가 유지되면 축적된 신호전하량에 따라 전류가 변화한다.
제 2 전극(제 2 게이트전극)에 적당한 전압을 인가하고, 제 2 게이트영역의 표면근방부의 포텐셜 배리어를 낮추면, 웰내에 축적된 신호전하는 리세트 드레인 영역으로 흐른다. 따라서, 제 2 게이트전극은 신호전하를 검출하기 위한 게이트와 리세트용 게이트를 겸한다. 제 2 게이트전극의 하방에 반도체 기판보다 불순물 농도가 높은 제 1 불순물층을 형성한 경우, 제 2 게이트전극 하방의 반도체 기판의 표면 부근에서는 급증하게 되고, 그 내부에서는 완만한 구배를 갖는 포텐셜 분포를 형성할 수 있다. 따라서, 표면포텐셜을 저하시키지 않고 리세트시에 제 2 게이트전극에 인가할 전압을 낮출수 있다.
또한, 제 3 전극(제 3 게이트전극)을 웰의 일부에 제공하고, 제 2 게이트전극대 신 리세트게이트로서 기능케 할수도 있다. 이 경우, 제 3 게이트전극하방의 포텐셜도 반도체 기판 표면으로부터 서서히 감소하고, 웰의 중간정도에서 저부로 되어 반도체 기판내부로 향하면서 서서히 증가한다. 따라서, 리세트시에 제 1 게이트전극 하방의 포텐셜보다도 신호전하에 대해 낮은 포텐셜을 형성하기 때문에, 제 2 게이트 전극으로 인가할 전압은 제 2 게이트전극이 게이트와 리세트용 게이트를 겸하는 경우에 비해 적게할수 있다.
증폭형 광전변환소자의 제 1 전극에 직류전압을 인가하여 구동하는 경우에는 각 화소의 제 1 전극에 공통의 직류전압을 제공하면 충분하기 때문에, 전극에 클록 신호를 인가하는 경우에 문제로 되는 전극자신의 저항에 의한 클록파형의 왜곡이나 지연을 고려할 필요가 없고, 필요에 따라 제 1 전극의 두께를 얇게할수 있다.
또한, 증폭형 광전변환소자의 신호의 독출시에는, 제 1 게이트전극 하방의 표면 포텐셜이 반도체영역의 전위와 같은 전위를 제 1 전극에 인가하고, 신호전하의 축적시에는 제 1 게이트전극에 신호의 독출시보다 낮은 전위를 인가함으로써 제 1 게이트영역의 표면근방부가 반도체영역으로 부터 공급되는 소수 캐리어로 충만되어, 신호축적시의 암전류를 억제한다. 또한, 반도체 기판보다 불순물농도가 높은 제 2 불순물층을 제 1 게이트영역 하방에 제공함으로써, 제 1 게이트전극 하방의 중성화영역에서 발생된 신호전하가 인접하는 화소로 흐르지 않도록 포텐셜 배리어를 형성할수 있다.
이에 따라, 상기한 본 발명은, (1) 단순구조의 고감도로 단파장에서 장파장까지의 광을 검출할수 있고, 암전류를 현저히 감소시킬수 있는 증폭형 광전변환소자를 제공하고, (2) 이와 같은 증폭형 광전변환소자를 사용한 증폭형 고체 촬상장치를 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
제 1 도는 본 발명에 따른 증폭형 광전변환소자의 일 실시예를 나타낸다. 제 1 도에 도시된 부분은 증폭형 고체촬상장치의 1화소분에 상당한다.
p형 반도체로 된 기판(21)의 주면(51)에 접하여 p형 반도체 기판(21)내에 n형 웰 (22)이 형성된다. 또한, 웰(22)내에는 주면(51)에 접하여 p+형 반도체영역(23)이 형성 된다. 웰(22)의 반도체영역(23)을 제외한 영역상에 절연막(52)을 통해 제 1 게이트전극(24)이 형성된다. 또한, 웰(22)에 인접한 기판(21)의 영역에는 절연막(52)을 통해 제 2 게이트전극(25)이 형성된다. 절연막(52)이 설치된 웰(22)의 표면근방부(53), 절 연막(52), 및 제 1 게이트전극(24)은 제 1 게이트영역(55)을 구성한다. 또한, 절연막(52)이 설치된 기판(21)이 표면근방부(54), 절연막(52), 및 제 2 게이트전극(25)은 제 2 게이트영역(56)을 형성한다.
제 1 전극(24)에 적당한 전압을 인가함에 의해, 제 1 게이트영역(55)의 표면근방부(53)에 소수 캐리어로 된 정공을 위한 p 채널이 형성된다. 또한, 제 2 전극(25)에 적당한 전압을 인가함에 의해, 제 2 게이트영역(56)의 표면근방부(54)를 포함하는 제 2 전극(25)의 하방의 기판(21) 전체가 p채널을 형성한다. 따라서, 전압(VD)이 인가된 기판(21)과 전압(VS)이 인가된 반도체영역(23) 사이에 정공 형태의 전류가 흐를수 있도록 채널이 형성된다. 따라서, 제 1 도에 실선으로 도시된 바와같이 전류가 흐른다.
제 1 게이트전극(24)을 관통하는 광(hυ)이 반도체기판(21)으로 입사하면, 제 1 게이트전극(24)의 하방에 위치한 웰(22) 및 반도체기판(21)내에, 광전변환에 의해 전자-정공쌍이 발생한다. 발생한 정공은 반도체영역(23)으로 유입하고, 한편 전자는 후술하는 바와같이 웰(22)의 중앙에 형성된 "포텐셜 웰"에 축적되어 신호전하로 된다. 이 신호전하로 된 전자는 웰(22)내에서 다수 캐리어이다. 축적된 신호전하는 그의 전하량에 대응하여 웰(22)의 포텐셜을 변화시키며, 또한 제 1 게이트영역(55)의 표면 근방부(53)의 표면포텐셜을 변화시킨다.
따라서, 기판(21)과 반도체영역(23)으로 흐르는 전류는 축적된 신호전하량에 대응하여 변화한다. 기판(21)과 반도체영역(23) 사이에 일정한 전류가 흐르도록 하면, 축적된 신호전하량에 대응하여 기판(21)과 반도체영역(23) 사이의 전위가 변화하며, 또한 기판(21)과 반도체영역(23) 사이를 일정한 전위로 보유시키면, 축적된 신호전하 량에 대응하여 기판(21)과 반도체영역(23) 사이로 흐르는 전류가 변화한다. 이 방식 대로, 기판(21)과 반도체영역(23) 사이에서 제 1 게이트영역(55) 및 제 2 게이트영역 (56)의 표면근방부(53,54)를 채널로 하는 제 1 능동소자가 형성되며, 따라서 축적된 신호전하량에 대응하여 능동소자의 전기적 특성이 변화하게 된다. 또한, 제 2 게이트 영역(56)의 표면근방부(54)에 제 1 게이트영역(55)이 설치되지 않은 측에 인접하고, 주면(51)에 접하도록 기판(21)내에 리세트 드레인영역(26)이 형성된다. 제 2 게이트전극(25)에 적당한 전압을 인가하여, 제 2 게이트영역의 표면 근방부(54)의 포텐셜베리어를 낮추면, 웰(22)에 축적된 신호전하는 제1도에 점선으로 나타낸 경로를 따라 리세트 드레인영역(26)으로 흐른다. 이 방식대로, 웰(22)과 리세트드레인영역(26) 사이에 제 2 게이트영역의 표면근방부(54)를 채널로 하는 제 2 능동소자가 형성되어, 신호전하의 배출이 달성된다.
제 2a도는 제 1 도에 도시된 증폭형 광전변환소자의 기판(21)내의 포텐셜분포를 나타낸다. 제 2a도의 우측에 나타낸 실선은 제 1 도에서의 제 1 전극(24) 아래의 깊이 방향의 포텐셜분포를 나타내고, 파선은 제 1 도에서의 제 2 전극(25)아래의 깊이방향의 포텐셜분포를 나타낸다. 또한, 제 2a도의 좌측은 제 1 도의 반도체영역(23) 아래이 깊이방향 포텐셜붙포를 나타낸다.
제 1 게이트 전극(24)에는 일정의 전압 VA이 인가된다. 제 2 전극(25)에는, 신호 전하축적시에는 전압 VB(M)이 신호판독시에는 전압 VB(L)이, 리세트 동작시에는 전압 VB(H)가 각각 인가된다.
이하, 신호전하축적시의 동작을 설명한다.
제 1 전극(24)을 관통하여 입사되는 광은 웰(22) 및 기판(21)에서 정공-전자쌍을 발생시킨다. 광의 파장에 의해 흡수계수가 다르기 때문에, 단파장의 광은 웰(22)의 얕은 부분에서 정공-전자쌍을 발생시키며, 장파장의 광은 기판(21) 내부까지 도달하여 정공-전자쌍을 발생시킨다.
제 2a도에 도시된 바와 같이, 제 1 전극(24) 아래에는 전자(이하, 전자에 대한 큰 포텐셜을 네가티브 포텐셜이라 한다)에 대하여 표면근방부(53)에서 점차로 감소하고, 웰(22)의 중앙에서 낮게되며, 기판(21)의 내부로 향해 점차로 증가하는 포텐셜곡선(A)이 형성된다. 따라서, 기판(21)의 내부 깊은 곳에서 전자가 발생하여도, 그 전자가 포텐셜곡선(A)을 따라 포텐셜이 낮게되는 점(C)으로 이동하여, 그곳에서 전자를 축적시킬 수 있다. 이 때문에, 제 2a 도에 도시된 바와같이, 광학적유효깊이(lP) 는 기판(21)내부의 깊은 곳까지 도달하여, 장파장의 광도 감도가 양호하게 검출할 수 있다.
전자에 의한 신호전하가 축적되면, 축적된 부분에서, 포텐셜이 높게되기 때문에, 포텐셜곡선 자체가 신호전하에 의해 영향을 받게되어, 포텐셜곡선(B)으로 나타낸 바 와같이 변화된다.
제 2 전극(25) 아래에는 곡선(2)로 나타낸 포텐셜분포가 형성된다. 제 2 전극 (25) 아래의 포텐셜곡선(2)과 신호전하가 축적된 포텐셜곡선(B) 사이에는 제 2b 도 에 도시된 위치에서 깊이방향 포텐셜분포를 나타낸 제 2c 도에서 명확하게 나타내진 바와같이, 제 2 전곽(25)아래의 포텐셜곡선(2)에서 신호전하가 축적된 포텐셜곡선(B)으로 향해 점진적으로 변화하는 포텐셜이 형성된다.
따라서, 신호전하에 대한 제 2 전극(25)하의 포텐셜은 Δφ2이상의 배리어를 형성하여, 리세트 드레인영역(26)으로 신호전하가 유출함을 방지한다.
축적된 전하가 증대하고, Δφ2의 실효치가 일정치(반도체가 실리콘인 경우 약 0.5V로 된다. 이하, 실리콘의 경우에 대해 설명한다)이하로 되면, 과잉전하는 포텐셜 곡선(2)을 따라 리세트 드레인영역(26)으로 배출된다. 따라서, 부루밍(blooming) 억압을 위한 오버플로우 동작을 할수있게 된다.
한편, 포텐셜곡선(A)은 정공(이하, 정공에 대한 큰 포텐셜을 포지티브 포텐셜이라 한다)에 대해 표면근방부(53)에서 점차로 증가하고, 웰(22)의 중앙에서 피크로 되며, 기판(21)의 내부로 향해 점차로 감소하는 포텐셜분포를 가진다. 이에 반해, 포텐셜곡선(2)은 정공에 대해, 표면근방부(54)에서 점차로 감소하는 포텐셜분포를 가진다. 또한 포텐셜곡선(A)의 표면근방부(53)에서의 표면포텐셜에 비해, 포텐셜곡선(2)의 표면근방부(54)에서의 포텐셜은 정공에 대해 Δφ1의 배리어를 형성한다. 또한, 배리어가 일정치(>0.5V)이상이면, 정공이 제 1 게이트영역(55)의 표면영역(53)에서 제 2 게이트영역(56)의 표면근방부(54)로 유입함을 방지한다.
다음 신호판독 동작을 설명한다.
이때는 제 2 전극(25)하에서 곡선(1)에 표시한 포텐셜분포가 형성된다. 따라서, 제 1 전극(24)하에 축적된 전자(신호전하)에 대해서는, 포텐셜배리어가 더 크게되어 유출을 방지할 수 있고, 정공에 대한 포텐셜배리어는 소멸되어, 표면근방부(53, 54)에 p형 채널이 형성되며, 반도체영역(23)과 기판(21) 사이에 전류가 흐르게 된다. 따라서, 신호전하의 양에 대응하여 반도체 영역(23)과 기판(21) 사이의 전기적특성의 변화가 검출되어, 출력신호로 된다.
예컨대, 기판(21) 전압을 VD로 하고, 반도체 영역(23)에 미소한 정전류 부하를 통해 VD보다 충분히 높은 정전하 VC를 인가하는 경우, 제 2a 도에 도시된 바와 같이, 반도체영역(23)의 전위는 제 1 전극(24)하이 표면포텐셜φS에 거의 일치하게 됨으로써, VD에서의 전압을 판독하여 신호전햐량에 대응하는 출력신호가 얻어진다. 또는, 반도체영역(23)과 기판(21) 사이에 이정 전위차를 부여하고, 반도체영역(23)과 기판(21) 사이를 흐르는 전류의 변화를 판독할 수 있다.
마지막으로 리세팅 동작을 설명한다.
이때는, 제 2 전극(25)하에 곡선(3)에서 나타낸 포텐셜분포가 형성된다. 제 1 전극(24)하에서 신호전하가 제로인 때의 포텐셜의 최하점(점C)이 동일한 깊이에서의 제 2 전극(25)하의 포텐셜과 일치하게 되어, 전자에 대한 베리어가 소멸된다. 그 결과, 축적된 신호전하는 포텐셜곡선(3)을 따라 리세트 드레인영역(26)으로 전부 배출된다. 그러나, 정공에 대해 충분히 큰 포텐셜베리어가 형성됨으로써, 리세트 동작시에 반도체평역(23)과 기판(21) 사이에 전류경로가 형성되지 않고, 전류가 흐르지 않는다. 또한, 상기 리세트 동작을 신호축적기간의 중간에 행하면, 그때까지의 화상정보가 클리어되기 때문에, 리세트 동작후의 데이타만을 축적하는 소위 셔터링동작을 행할 수 있다.
제 2a 도에 도시된. 바와같이, 반도체영역(23)하에는 정공에 대해 포텐셜베리어 ,ΔφB가 형성되기 때문에, 반도체영역(23)에서 그의 하방의 웰(22)을 통해 기판(21)으로 흐르는 전류경로가 형성됨을 방지한다.
제 2a 도에서, 신호전하축적시에, 신호전하(전자)에 대한 제 2 전극(25)하의 포텐셜베리어=Δφ2, 및 정공에 대한 포텐셜베리어=Δφ1를 모두 0.5V 이상의 값으로 하면, 제 2 전극(25)하의 포텐셜베리어 분포를 적어도 표면근방에서 가능한한 급격하게 하는것이 바람직하다. 한편, 리세트 동작시에는 제 2 전극(25)의 게이트전압 VB(H)를 상승시키지 않도록, 제 2 전극(25)하의 포텐셜분포는 될수있는 한 완만하게 하는 것이 바람직하다. 상기 요구를 모두 만족하기 위해서는, 제 2 전극(25)하에서의 농도분포를 표면측에서 높고, 깊은 곳에서는 낮게 하는 것이 바람직하다. 이를 위해서는 제 3a도에 도시된 바와같이, 제 2 게이트영역(56)의 표면근방부(54)를 포함하는 기판(21)의 영역에 기판(21)보다도 불순물 농도가 높은 p 형 제 1 불순물층 (27)을 설치하면 된다. 이 경우, 제 2 게이트영역(56)하의 포텐셜분포를 제 3b 도에 나타낸다. 제 3b 도에서, 곡선(2), (3), (A) 및 (B)는 제 2a 도에서 나타낸 곡선(2), (3), (A), 및 (B)에 대응하게 된다. 제 3b 도의 곡선(2)에 나타낸 바와같이, 제 1 불순물층(27)이 설치된 영역에서 포텐셜분포는 급격하게 되고, 기판(21)의 영역에서는 완만하게 됨으로써 상기 요구가 만족되는 것이 분명하다.
다음, 제 3a 도 내지 제 3c 도를 참조하면, 본 발명의 증폭형 광전변환소자의 동작에 있어서, 실리콘 반도체로 된 기판(21)의 경우를 정량적으로 고찰한다. 일례로 하기 조건을 고려한다.
(조건 1)
기판(21)의 불순물농도 : ND=5.0x1014cm-3
웰(22)의 불순물농도 : NN=1.0x1016cm-3
웰(22)의 층두께 : dN=0.84μm
제 1 불순물층(27)의 불순물농도 · NP=1.0x1016cm-3
제 1 불순물층(27)의 층두께 : dp=0.51μm
절연막(52)의 막두께(제 1 전극하) : d1=80nm
(제 2 전극하) : d2=30nm (1)
또한, 구동조건을 하기와 같이 설정한다. 단, 기판(21)의 인트린식 레벨(intrinsic level)을 기준레벨(0V)로 하고, 제 1 전극(24) 및 제 2 전극(25)의 플랫밴드 전압은 간단화를 위해 0V로 한다. 하기 구동조건은 신호축적동작, 판독동작, 및 리세트동작이 실현될 수 있도록 정해진 것이다. 또한, 신호전하밀도 Nsig도 하기와 같이 설정한다.
(조건 2)
VD=0.0V
VA=-0.94V
VB(L)=0.0V, VB(M)=3.97V, VB(H)=9.91V
Nsig=1.95×1011cm-2(2)
이때, 인트린식 포텐셜φi의 분포를 고려하여, 배리어값 Δφ1및 Δφ2를 계산 한다.
반도체 표면에서 깊이 x까지의 불순물농도를 N(x), 포텐셜값을 φi(x), 공지층 (depletion layer)단부의 깊이를 xd로 하여, 다음 식이 성립된다. 식에서, p형에서는 N(x)>0, n형에서는 N(x)<0으로 한다. 또한, 신호축적에 의한 중성화영역에서는 N(x)=0으로 한다.
[식1]
단, q는 전자전하량, KS는 반도체비유전율, ε0는 진공유전율이다.
제 1 전극(24)하의 깊이방향 포텐셜분포곡선(A), (B) 및, 제 2 전극(25)하의 깊이방향 포텐셜분포곡선(2)는 제 3c 도와 같이 된다. 각 부분의 위치 xj, 및 포텐셜치 φj를 제 3c 도와 같이 정하고, (3)식에 의해 계산하면 다음과 같이 된다. (xj는 μm, jφj는 각각 V의 단위 값을 나타낸다)
(결과 4)
xl=0.088, x2=0.149, x3=0.509, x4=0.664
x5=0.703, x6=1.797, x7=3.558, x8=4.349
φ1=1.000, φ2=1.592, φ3=2.000, φ4=2.432
φ5=3.000, φ6=3.149, φ7=5.000 (4)
이에따라, 하기 결과가 얻어진다.
(결과 5)
Δφ1=φ4-φ2= 0.84V
Δφ2=φ5-φ3= 1.00V (5)
이 값은 0.5V 이상에서, 전술한 바와같이 포텐셜베리어 형성에 충분한 값으로 된다. 또한, 포텐셜 곡선(A) 및 (B)는 각각 깊이 4.3μm 및 3.6μm에 달하고, 이 값은 광학적 유효깊이 lp에 상당한다. 통상 2μm 이상의 깊이라면 가시광중 장파장의 광도 검출할 수 있으므로, 이들 값에서 장파장의 광도 충분한 감도로 검출할 수 있음이 분명하다. 리세트드레인전압 VR은 φ7 보다 높게될 필요가 있으므로 인트린식 레벨에서 대략 다음 값으로 정한다.
VR=6.0V (6)
이 구동전압은 반도체층의 불순물농도 및 두께등의 조건을 변경하면 용이하게변경될 수 있다.
전술한 본 발명의 실시예에 의한 증폭형 광전변환소자에서는 기판(21)의 웰(22)내에 신호전하로서 전자를 축적시킨다. 그 결과, 기판(21)의 심부까지 중성화한다. 이 중성화영역에서 광전변환에 의해 발생된 전자는 확산에 의해 공지층 단부에 도달한 후, 웰(22)내의 신호전하에 가산된다. 이 때문에, 인접화소의 영향을 받아 해상도가 저하하는 문제가 발생된다.
이 문제를 해결하기 위해서는, 제 4a 도에 도시된 바와같이, 기관(21)내에서 적 어도 제 1 게이트 전극(24)의 하측영역에, 더 바람직하게는 웰(22)전체, 즉 제 2 게이트 전극(25) 및 리세트 드레인영역(26)하측에 기판(21)(농도 ND)보다 고농도의 제 2 불순물층(28)(농도NB)을 형성할 수 있다. 이 경우, 게이트전극(24)하의 포텐셜 분포 및 불순물농도는 제 4b 도에 도시된 바와같다.
제 2 불순물층(28)을 설치함에 의해, 하기 식에 따라 포텐셜베리어 ΔφB가 형 성된다. 이 때문에, 기판(21)의 중텅영역에서 광전변환에 의해 발생된 전자는 포텐셜 베리어 ΔφB에 의해 차단되어 포텐셜이 낮은 부분으로 이동된다. 따라서, 인접한 화소의 신호전하로서 축적되지 않게 됨으로써, 해상도의 저하를 억제한다.
ΔφB=(kT/q) In(NB/ND) (7)
단, k는 볼츠만상수, T는 절대온도이다.
제 5a 도 내지 제 5c 도는 제 1 도, 제 3a 도 so지 제 3c 도, 또는 제 4a 도 및 제 4b 도에 도시된 증폭형광전변환소자를 일화소로서 X 및 Y 방향으로 복수배열하여 이용하는 2차원 이미지센서의 일례를 나타넨다. 제 5a 도는 평면도이고, 제 5b 도 및 제 5c 도는 각각 제 5a 도의 5B-5B 단면도, 및 5C-5C 단면도이다.
2차원 이미지센서의 각 화소로서 작용하는 증폭형 광전변환소자에 있어서, p형 반도체로 된 기판(21)의 주면(51)에 접하여 P형 반도체 기판(21)내에 복수의 n형 웰 (22)이 형성된다. 각 웰(22)내에는 주면(51)에 접하여 p+형 반도체영역(23)이 형성된다. 웰(22)의 반도체영역(23)을 제외한 영역을 피복하도록 절연막(52)을 통해 제 1 게이트전극(24)이 형성된다. 또한, 웰(22)에 인접한 기판(21)상에는 절연막(52)을 통해 제 2 게이트전극(25)이 형성된다. 또한, 리세트 드레인영역(26)은 표면근방부(54)에 인접하도록 기판(21)내에 설치된다. 절연막(52)이 설치된 웰(22)의 표면근방부(53), 절연막(52), 및 제 1 게이트전극(24)은 제 1 게이트영역(55)을 구성한다. 또한, 절연막(52)이 설치된 기판(21)의 표면근방부(54), 절연막(52), 및 제 2 게이트전극(25)은 제 2 게이트영역(56)을 구성한다.
2차원 이미지센서에 있어서, 각 증폭형 광전변환소자의 제 1 게이트전극(24) 및 제 2 게이트전극(25)은 Y방향으로 각각 서로 접속되어 Y방향브로 스트라이프상으로 연장한다. 또한, 리세트 드레인영역(26)도 Y방향으로 각각 서로 접속되어 Y방향으로 스트라이프상으로 연장한다. 제 5b 도 및 제 5c 도에 도시된 바와같이, 표면근방부 (54)는 각 웰(22)의 주변을 둘러싸며, 이로써 그 웰(22)을 인접한 웰(22)과 물리적으로 분리하고 있다. 또한, 표면근방부(54)상방에 설치된 제 2 게이트전극(25)에 인가하는 전압을 제어함에 의해 화소분리가 된다.
제 5a 도에서 1점쇄선으로 도시한 제 1 게이트전극(24)은 공통으로 VA로 표기 된 DC전원(36)에 접속된다. 실선으로 도시된 제 2 게이트전극(25)은 Y방향으로 공통으로 VB(i),VB(i+1)등으로 표기된 클럭라인(37)에 접속된다. 크로스해칭으로 도시한 리세트 드레인영역(26)은 공통으로 VR로 표기된 DC전원(35)에 접속된다. 사선해칭으로 도시한 반도체영역(23)은 X방향으로 공통으로 Vs(j), Vs(j+1)등으로 표기된 신호 라인(34)에 접속된다. 신호라인(34)에는, 각 화소에서 반도체영역(23)을 둘러싸는 제 1 게이트영역(55)의 표면근방부(53)의 표면포텐셜의 변화가 반도체영역(23)의 전위변화로서 검출된다.
이와같은 구조에 의해, 간단한 구성으로서 제 1 도등에 도시한 증폭형 광전변환 소자를 이용하는 2차원 이미지센서가 실현될 수 있다. 특히, 제 1 게이트전극(24)에는 각 화소 공통으로 DC전압을 인가함에 의해 2차원 이미지센서를 동작시킬 수 있음으로써 클럭신호를 부여하는 경우에 문제로 되는 전극자신의 저항에 의한 클럭파형의 지연 또는 둔감성을 고려할 필요가 없다. 따라서, 제 1 게이트전극(24)의 두께 를 작게 함으로써, 웰(22)이나 기판(21)으로 입사하는 광량을 많게하고, 수광감도를 향상시킬 수도 있게된다.
제 5a 도내지 제 5c 도에 도시된 2차원 이미지센서의 각 화소로서 기능하는 증폭형 광전변환소자에 있어서, 제 3a 도에 도시된 제 1 불순물층(27)이나 제 4a 도에 도시된 제 2 불순물층(28)을 추가로 설치한다.
제 6a 도 및 제 6b 도는 제 1 도, 제 3a 도 내지 제 3c 도, 또는 제 4a 도 및 제 4b 도에 도시한 증폭형 광전변환소자를 일화소로서 X 및 Y방향으로 복수배열 하여 이용하는 2차원 이미지센서의 다른예를 나타낸다. 제 6a 도 및 제 6b 도에 도시한 2차원 이미지센서는 각 화소가 8각형 유닛에 의해 구성된다. 제 6a 도는 2차원 이미지센서의 평면도이고, 제 6b 도는 제 6a 도의 6B-6B 단면도이다.
2차원 이미지센서의 각 화소로서 기능하는 증폭형 광전변환소자에 있어서, p형반도체로 된 기판(21)봐 주면(51)에 접하여 P형 반도체 기판(21)내에 8각형의 n형 웰 (22)이 형성된다. 각 웰(22)내에는 주면(51)에 접하여 p+형 반도체영역(23)이 형성된다. 웰(22)의 반도체영역(23)을 제외한 영역을 커버하도록 절연막(52)을 통해 제 1 게이트전극(24)이 형성된다. 또한, 웰(22)에 인접한 기판(21)상에는 절연막(52)을 통해 제 2 게이트전극(25,29)이 형성된다. 절연막(52)이 설치된 웰(22)의 표면근방부 (53), 절연막(52), 및 제 1 게이트전극(24)은 제 1 게이트영역(55)을 구성한다. 또한, 절연막(52)이 설치된 기판(21)의 표면근방부(54), 절연막(52), 및 제 2 게이트전극 (25,29)은 제 2 게이트영역(56)을 구성한다.
2차원 이미지센서에 있어서, 각 증폭형 광전변환소자의 제 1 게이트전극(24) 및 제 2 게이트전극(25,29)은 Y방향으로 각각 서로 접속되어 Y방향으로 스트라이프상 으로 연장한다. 또한, 제 2 게이트 전극(25)은 X방향으로 인접한 화소의 제 2 게이트전극(29)과 부분적으로 절연막(52)을 통해 중첩되어 있다. 제 6a 도 및 제 6b 도에 도시된 바와같이, 표변근방부(54)는 각 웰(22)의 주변을 둘러싸며 그 웰을 인접한 웰(22)과 물리적으로 분리하고 있다. 또만, 표면근방부(54) 상방에 설치된 제 2 게이 트전극(25,29)에 인가하는 전압을 제어함에 의해 화소분리가 된다.
X 및 Y방향으로 인접한 4개의 웰(22) 사이에는 섬모양의 리세트 드레인영역 (26)이 표면근방부(54)로 둘러싸이도록 기판(21)내에 설치된다. 이 구조에 의해, 화소 내의 광전변환에 기여하는 제 1 게이트전극(24)의 상대적인 면적비를 크게할수 있어서, 수광감도를 높일수 있다.
제 6a 도에서 1점쇄선으로 도시한 제 1 게이트전극(24)은 공통으로 VA로 표기된 DC전원(36)에 접속된다. 파선으로 도시된 제 2 게이트전극(25) 및 실선으로 도시 된 제 2 게이트전극(29)은 Y방향으로 공통으로 VB(i),VB(i+1)등으로 표기된 클럭라인 (37)에 접속된다. 크로스해칭으로 도시한 리세트 드레인영역(26)은 공통으로 VR로 표기된 DC선원(35)에 접속된다. 사선해칭으로 도시한 반도체영역(23)은 X방향으로 공통으로 Vs(j), Vs(j.1)등으로 표기된 신호라인(34)에 접속된다. 신호라인(34)에는 각 화소에서 반도체영역(23)을 둘러싸는 제 1 게이트영역(55)의 표면근방부(53)의 표면포텐셜의 변화가 반도체영역(23)의 전위변화로서 검출된다. 이와같은 구조에 의해, 간단한 구성으로서 제 1 도등에 도시한 증폭형 광전변환소자를 이용하는 2차원 이미지센서가 실현될 수 있다.
제 6a 도 내지 제 6c 도에 도시된 2차원 이미지센서의 각 화소로 기능하는 증폭형 광전변환소자에 있어서, 제 3a 도에 도시한 제 1 불순물층(27)이나 제 4a 도에 도시한 제 2 불순물층(28)을 추가 설치할 수 있다.
제 7 도는 제 5a 도 내지 제 5c 도 및 제 6a 도 및 제 6b 도에 도시된 2차원 이미지센서를 구동하기 위한 회로구성을 나타낸다.
제 1 게이트전극(24)을 접속하는 클럭라인(36)은 공통으로 DC전원 VA에 접속된다. 또한, 제 2 게이트전극(25)을 접속하는 클럭라인(37)은 각 라인에 의해 수직주사 회로(40)로 접속된다. 또한, 수직신호라인(34)은 각 MOSFET(46)를 통해 공통신호선 (Vo)(43)에 접속된다. 공통신호선(43)에는 정전류부하(44)가 접속된후, 버퍼증폭기(45)를 통해 신호(OS)를 공통신호선(43)으로 출력한다. 각 MOSFET(46)의 게이트에는 수평주사회로(42)에서의 주사신호가 공급된다.
제 7 도에 도시된 바와같이, 각 증폭형 광전변환소자는 제 1 능동소자(60) 및 제 2 능동소자(61)를 포함하며, 제 1 능동소자(60)는, 제 1 게이트전극(24)을 구비하 고, 광전변환소자로서 기능하는 트랜지스터 및 제 2 게이트전극(25)을 구비하며, 기판(21)으로 접속되는 (VD로 표시) 다른 트랜지스터로 구성된 등가회로로서 나타낸다. 또한, 제 2 능동소자(61)는, 제 2 게이트전극(25)을 구비하고, 리세트 드레인영역 (26)(VR로 표시)에 접속되는 트랜지스터로 구성된 등가회로로서 나타낸다. 제 2 게이트전극(25)은 2개의 트랜지스터에 공유되기 때문에, 제 7 도와 같은 표기법을 채용한다.
제 8a 도 내지 제 8d 도는 제 7 도에 도시한 2차원 이미지센서 구동회로에 부여되는 각 신호의 타이밍의 예를 나타낸다. 이 도면에서 VB(i)등은 VB의 전압이 부여되는 (i)번째 수평 클럭라인을 나타낸다.
또 (i-1)번째의 수평주사기간에서는, (i-1)번째의 수평클럭라인이 판독동작되며, 제 8a 도에 도시된 바와같이, 클럭라인 VB(i-1)에 전압 VB(L)을 인가함에 의해, 출 력신호(OS)로서 수평 (i-1)번째라인의 화소의 신호가 얻어진다. 다음의 수평 블랭킹 기간에서 리세트 동작에 들어가고, 클럭라인 VB(i-1)에 전압 VB(H)를 인가하여, 수평 (i-1)번째 라인의 화소신호를 리세트한다. 리세트 동작후, 클럭라인 VB(i-1)에 전압 VB(M)을 인가하여 신호축적동작으로 들어간다. 이하 마찬가지로 제 8b 도 내지 제 8d 도와 같이 다음 수평라인상의 화소의 판독, 리세트 및 신호축적이 순차로 진행된다.
제 9a 도 내지 제 9c 도는 셔터동작을 실현하기 위한 신호의 타이밍의 예를 나타낸다.
제 9a 도에 도시된 바와같이, 클럭라인 VB(i-1)에 있어서, 신호판독을 위한 전압 VB(L)을 인가함으로써 다음 신호판독을 위한 전압 VB(L)을 인가할때까지가 수직 주사기간으로 되며, 통상의 경우 신호판을 위찬 전압 VB(L)을 인가한 직후, 전압 VB(H)를 인가하여, 축적된 신호전하를 리세트한다. 그러나, 전압 VB(H)를 인가하는 타이밍을 다음 신호판독을 위해 전압 VB(L)을 인가하는 타이밍에 근접시킴에 의해, 유효신호 축적기간을 단축할 수 있다. 이에따라, 셔터동작을 실현할 수 있다.
본 발명의 증폭형 광전변환소자 및 증폭형 고체촬상장치에서는 암전류를 억제 할 수 있다. 제 10a 도 및 제 10b 도를 참조하여, 제 5a 도 내지 제 5c 도, 또는 제 6a 도 및 제 6b 도에 도시된 2차원 이미지센서에 의해, 암전류를 억제하는 구동 방법을 설명 한다.
제 10a 도는 본 발명의 증폭형 광전변환소자의 단면을 나타내며, 우측 및 좌측 은 각각 신호판독 및 신.호축적시의 상태를 나타낸다 또한, 제 10b 도의 우측 및 좌측은 각각 신호판독시 및 신호축적시의 제 1 전극(24)하의 포텐셜분포를 실선으로, 제 2 전극(25)하의 포텐셜분포를 파선으로 나타낸다 제 10a 도에 있어서, 반도체영역(23)이 공통으로 접속되며, 정전륜부하를 통해 전원(Vc)에 접속된다.
신호판독시에 화소에는, 제 1 게이트전극(24)에 전압(VA)이 인가되며, 제 2 게이 트전극(25)에 전압 VB(L)이 인가된다. 이때문에, 반도체영역(23)과 기판(21) 사이에서 제 1 게이트전극(53)하의 표면근방부(53) 및 제 2 게이트전극(25)하의 표면근방부 (54)에 p형 채널이 형성되고, 반도체영역(23)의 전위는 제 1 게이트전극(24)하의 표면포텐셜값(Vs)과 일치한다. 한편, 신호축적시에 화소에서는, 제 2 전극(25)에 전압 VB(M)이 인가되기 때문에 제 2 게이트전극(25)하의 표면근방부(54)에서는 정공에 대한 배리어로서 포텐셜이 형성된다. 제 1 게이트 전극(24)하의 표면근방부(53)의 표면포텐셜이 반도체영역 (23)에 부여되는 전위보다도 낮게되도록, 전압 VA보다 낮은 전압 VA'가 제 1 게이트전극(24)에 인가되면, 공통접속된 소스선(Vs)에서 정공이 공급되어, 표면근방부(53)에 축적된다. 이 때문에, 신호축적동작의 대부분의 기간에, 광전변환영역에 상당하는 표면근방부(53)는 정공으로 매립되어, 암전류의 발생이 대폭 억제되어진다. VA'의 값은 상기 (조건1) 및 (조건2)의 경우, 아래와 같이 정해진다.
신호판독시에 화소에서, 표면포텐셜 Vs는 신호전하(전자)가 많이 잔류함으로써, 얕아지게 된다. 따라서, 상기 (결과4)를 이용하면 하기와 같이 된다.
Vs(min.)≒φ1=1.000V
표면포텐셜이 Vs(min.)으로 고정되는 경우, 신호축적시에 화소에서의 신호전하 (전자)가 축적되지 않지만, 표면근방부(53)로의 정공축적량 Nh(단위면적당)은 최소로 되기 때문에, 신호전하가 축적되지 않는 경우에도 Nh를 충분히 확보할 수 있는 전위 VA'를 다음식에서 구한다. 식에서, Co는 단위면적당 게이트절연막용량이다. 다른 기호는 위에서 정의한 바와 같다.
[식2]
일례로서 Nh=1x1011cm-2로 하면,
VA'=-1.945V (9)
로 되며, VA보다 약 1V 낮은 전압으로 된다.
제 11 도는 상기 방법에 의해 암전류를 억제하기 위해 필요한 회로구성을 나타 낸다. 제 7 도에 도시된 회로에 수직주사회로(41)를 더 설치하고, 제 7 도에서는 DC 전원(VA)에 접속되는 제 1 전극(24)을 각 수평라인에 클럭라인 VA(i), VA(i+1)등을 통해 수직주사회로(41)에 접속한다. 수직주사회로(41)는 각 클럭라인으로의 신호판독 시에는 전압 VA를 인가하고, 신호축적시에는 VA'를 인가한다. 이와같이, 제 1 전극 (24)에 클럭라인을 통해 수직주사회로(41)에서 각 수평라인에 다른 전위를 부여할 수 있음으로써, 신호축적시에 소정 수평라인에만 암전류를 억제하기 위한 전위를 부여할 수 있다.
제 12a 도 내지 제 12g 도는 제 11 도에 도시한 2차원 이미지센서 구동회로에 부여되는 각 신호의 타이밍의 예를 나타낸다.
(i-1)번째의 수평주사기간의 경우, 신호판독기간에 클럭라인 VA(i-1)에만 전압 VA이 인가되며, 다른 클럭라인 VA(k)(k≠i-1)에는 전압 VA'로 보유된다. 신호를 판 독하는 사이에만 전압 VA를 인가함에 의해, 신호판독시 이외는 암전류를 억제하기 위한 정공이 일정하게 주입된다. 이때, 암전류억제를 위해 주입된 정공이 수평 (i-1) 번째라인의 화소의 신호에 영향받지 않도록, 신호판독기간의 직전에는 클럭라인 VA(i-1)에 전압 VA을 인가하여, 암전류억제를 위한 정공을 제거하고, 신호판독 기간 후에, 클럭라인 VA(i-1)에 전압 VA'을 인가함으로써 암전류억제를 위한 정공을 주입하는 것이 바람직하다.
상기 실시예에서 설명한 본 발명의 증폭형 광전변환소자 및 증폭형 고체촬상장 치에 있어서, 예컨대 제 1 도에 도시된 바와같이, 제 2 게이트영역(56)은 반도체영역 (23)과 기판(21) 사이를 흐르는 정공 형태의 전류를 제어할 수 있고, 웰(22)에 축적 된 전자에 의한 신호전하의 리세트 드레인영역(26)으로의 배출을 제어할 수 있게된다. 그러나, 이러한 기능들을 갖는 불연속 게이트영역을 마련하는 것도 가능하다. 이와같은 예를 이하 설명한다.
제 13 도는 본 발명에 의한 증폭형 광전변환 소자의 다른 실시예로서, 증폭형 고체촬상장치의 1화소분에 상당한다.
p형반도체로 된 기판(21)의 주면(51)에 접하여 p형 반도체 기판(21)내에 n형 웰(22)이 형성된다. 각 웰(22)내에는 주면(51)에 접하여 p+형 반도체영역(23)이 형성된다. 웰(22)의 반도체영역(23)을 제외한 영역의 일부상에 절연막(52)을 통해 제 1 게이트전극(24)이 형성된다. 또한, 웰(22)에 인접한 기판(21)상에는 절연막(52)을 통해 제 2 게이트전극(25-1)이 형성된다. 절연막(52)이 설치된 웰(22)의 표면근방부(53), 절연막(52), 및 제 1 게이트전극(24)은 제 1 게이트영역(55)을 구성한다. 또한, 절연막(52)이 설치된 기판(21)의 표면근방부(70), 절연막(52), 및 제 2 게이트전극(25-1)은 제 2 게이트영역(71)을 구성한다.
또한, 제1 게이트영역(55)에 인접하여 제 3 게이트영역(73)이 설치된다. 제 3 게이트 영역(73)은 웰(22)내에서 표면근방부(53)에 인접한 표면근방부(72), 그 위에 설치된 절연막(52), 및 표면근방부(72)의 상방에 절연막(52)을 통해 제 1 게이트전극 (24)에 인접하여 설치된 제 3 게이트전극(25-2)을 가진다. 또한, 제 3게이트영역(73) 에 인접하게 주면(51)에 접한 기판(21)내에 리세트 드레인영역(26)이 설치된다.
제 1 도를 참조하여 설명한 바와같이, 기판(21)과 반토체영역(23) 사이에는 제 1 게이트영역(55) 및 제 2 게이트영역(71)의 표면근방부(53,70)를 채널로 하는 제1 능동소자가 형성되며, 축적된 신호전하량에 대응하여 능동소자의 전기적특성이 변화하 게 된다. 한편, 웰(22)과 리세트 드레인영역(26) 사이에는 웰(22)의 내부를 채널로 하 는 제 3 능동소자가 형성되어, 신호전하의 배출이 달성된다. 따라서, 제 2 게이트영 역(71)은 반도체영역(23)과 기판(21) 사이를 흐르는 정공에 의한 전류를 제어할 수 있고, 제 3 게이트영역(73)은 웰(22)에 축적된 전자에 의한 신호전하의 리세트 드레인영역(26)으로의 배출을 제어할 수 있다.
제 14a,14b, 및 14c도는 각각 제 13 도에 도시된 증폭형 광전변환소자의 신호 축적시, 신호판독시, 및 리세트동작시에 기판(21)내의 포텐셜분포를 나타낸다. 각 도 면에서, 실선, 파선, 및 일점쇄선은 각각 제 1 게이트전극(24), 제 2 게이트전극 (25-1), 및 제 3 게이트전극(25-2)하의 포텐셜분포를 나타낸다. 또한, 제 1 게이트전 극(24)에는 어떠한 동작시에도 일정의 DC전압 VA이 인가된다.
리세트 동작 직후등 웰(22)내에 신호전하가 존재하지 않는 때에는, 곡선(A)으로 표시된 포텐셜이 형성되며, 신호전하가 최대량 축적된 때에는, 곡선(B)로 표시된 포텐셜이 형성 된다.
신호축적시에는, 제 2 게이트전극(25-1) 및 제 3게이트전극(25-2)에 각각 전압 VB(H) 및 VE(L)이 인가된다. 그 결과, 제 2 게이트전극(25-1) 및 제 3 게이트전극 (25-2)하에 각각 제 14a 도의 곡선 (D) 및 (C)로 표시된 포텐셜분포가 형성된다.
제 14a 도에 도시된 바와같이, 제 2 게이트전극(25-1)하에서는 제 1 게이트전 극(24)에 비해 정공에 대하여 Δφ4이상의 포텐셜배리어로 되며, 전자에 대하여는 Δφ2의 포텐셜배리어로 된다. 이 때문에, 반도체영역(23)에서 기판(21)으로 정공 형태의 전류가 흐르지 않는다.
또한, 제 3 제이트전극(25-2)하에서는, 제 1 게이트전극(24)차에 비해, 전자에 대 해 Δφ3의 포텐셜배리어로 되기 때문에 축적된 신호전하가 유출하지 않는다. 그러나, 신호전하의 축적이 과대하게 되고, 포텐셜배리어 Δφ3가 0.5V 이하로 되면, 과 잉전하는 리세트 드레인영역(26)으로 배출된다. 이때, Δφ3의 최소치는 Δφ2의 최소치보다 크게되는 것이 바람직하다.
신호판독시에는, 제 2 게이트전극(25-1) 및 제 3 게이트전극(25-2)에 각각 전압 VB(L) 및 VE(L)이 인가된다. 이하의 조건이 만족되면, 제 3 게이트전극(25-2)에 인 가된 전압 V (L)은 신호축적시의 전압과 동일한 값으로 될 필요가 없다. 그 결과, 제 2 게이트전극(25-1) 및 제 3 게이트전극(25-2)하에 각각 제 14b 도의 곡선 (D) 및 (C)에 의해 표시된 포텐셜분포가 형성된다. 제 14b 도에 도시된 바와같이, 제 2 게이트전극(25-1)하에서는 제 1 게이트전극(24)하에 비해 정공에 대하여 Δφ5의 포텐셜마진으로 되기 때문에, 반도체영역(23)에서 기판(21)으로의 정공 형태의 전류가 흐르고, 축적된 신호전하량에 따라 반도체영역(23) 및 기판(21) 사이의 전기적특성변화가 검출된다.
리세트 동작시에는, 제 2 게이트전극(25-1) 및 제 3 게이트전극(25-2)에 각각 전압 VB(H) 및 VE(H)가 인가된다. 제 2 게이트전극(25-1)에 인가된 딘압 VB(H)는 신호축적시의 전압과 동일한 값으로 할 필요가 없다. 그 결과, 제 2 게이트전극(25-1) 및 제 3 게이트전극(25-2)하에 각각 제 14c 도의 곡선 (D) 및 (C)로 표시된 포텐셜 분포가 형성된다.
제 14C 도에 도시된 바와같이, 제 2 게이트전극(25-2)하에서는 제 1 게이트전극 (24)하에 비해 전자에 대하여 Δφ6의 포텐셜마진으로 되기 때문에, 축적된 신호전 하는 리세트 드베인영역(26)으로 전부 배출된다.
제 15a 도 내지 제 15c 도는 제 13 도에 도시한 증폭형 광전변환소자를 일화소로서 K 및 Y 방향으로 복수배열하여 이용하는 2차원 이미지센서의 일례를 나타낸다. 제 15a 도는 평면도이고, 제 15b 도 및 제 15c 도는 각각 제 15a 도의 15B-15B 단면도, 및 15C-15C 단면도이다. 2차원 이미지센서의 각 화소로서 작용하는 증폭형 광전변환소자의 구조는 제 13 도에 도시한 구조와 동일하다. 2차원 이미 지센서에 있어서, 각 증폭형 광전변환소자의 제 1 게이트전극(24), 제 2 게이트전극 (25-1) 및 제 3 게이트전극(25-2)은 Y방향으로 각각 서로 접속되어 Y방향으로 스트라이프상으로 연장한다. 또한, 리세트 드레인영역(26)도 Y방향으로 각각 서로 접속 되어 Y방향으로 스트라이프상으로 연장한다. 제 5b 도 및 제 5c 도에 도시된 바와 같이, 표면근방부(70) 및 리세트 드레인영역(26)에 의해 둘러싸인 각 웰(22)은 인접한 웰(22)과 물리적으로 분리되어 있다. 또한, 표면근방뚜(70)상방에 설치된 제 2 게이트전극(25-1)에 인가되는 전압을 제어함에 의해 화소분리가 된다.
제 15a 도에서 1점쇄선으로 도시한 제 1 게이트전극(24)은 공통으로 VA로 표기 된 DC전원(36)에 접속된다. 파선으로 도시된 제 2 게이트전극(25-1) 및 실선으로 도시한 제 3 게이트전극(25-2)은 Y방향으로 공통으로 VB(i),VB(i+1) 및 VE(i),VE(i+1)등으로 표기된 클럭라인(37,38)에 접속된다. 크로스해칭으로 도시한 리세트 드레인영역(26)은 공통으로 VR로 표기된 DC전원(35)에 접속된다. 사선해칭으로 도시한 반도체영역(23)은 X방향으로 공통으로 Vs(j), Vs(j+1)등으로 표기된 신호라인(34)에 접속된다.
제 16a 도 및 제 16b 도는 제 13 도에 도시한 증폭형 광전변환소자를 일화소로서 X 및 Y방향으로 복수배열하여 이용하는 2차원 이미지센서의 다른예를 나타낸다. 제 16a 도 및 제 16b 도에 도시한 2차원 이미지센서는 각 화소가 8각형 유닛에 의해 구성된다. 제 16a 도는 2차원 이미지센서의 평면도이고, 제 16b 도는 제 16a 도의 16B-16B 단면도이다.
2차원 이미지센서의 각 화소로서 기능하는 증폭형 광전변환소자의 구조는 제 13 도에 도시한 구조와 동일하다. 2차원 이미지센서에 있어서, 각 증폭형 광전변환 소자의 제 1 게이트전극(24) 및 제 2 게이트전극(25-1) 및 제 3 게이트전극(25-2)은 Y방향으로 각각 서로 접속되어 Y방향으로 스트라이프상으로 연장한다. 또한, 제 2 게이트 전극(25-1)은 X방향으로 인접한 화소의 제 3 게이트전극(25-2)과 부분적으로 절연막(52)을 통해 중합되어 있다. .제 16a 도 및 제 16b 도에 도시된 바와같이, 표면근방부(70) 및 리세트 드레인영역(26)에 의해 둘러싸인 각 웰(22)은 인접한 웰(22) 과 물리적으로 분리되어 있다. 또한, 표면근방부(70)상방에 설치된 제 2 게이트전극 (25-1)에 인가하는 전압을 제어함에 의해 화소분리가 된다.
X 및 Y방향으로 인접한 4개의 웰(22) 사이에는 섬모양의 리세트 드레인영역(26)이 표면근방부(70)로 둘러싸이도록 기판(21)내에 설치된다. 이 구조에 의해, 화소내의 광전변환에 기여하는 제 1 게이트전극(24)의 상대적인 면적비를 크게할수 있어서, 수광감도를 높일수 있다.
제 16a 도에서 1점쇄선으로 도시한 제 1 게이트전극(24)은 공통으로 VA로 표기 된 DC전원(36)에 접속된다. 파선으로 도시된 제 2 게이트전극(25-1) 및 실선으로 도시된 제 3 게이트전극(25-2)은 Y방향으로 공통으로 VB(i),VH(i+1) 및 VE(i),VE(i+1)등 으로 표기된 클럭라인(37,38)에 접속된다. 크로스해칭으로 도시한 리세트 드레인영역 (26)은 공통으로 VR로 표기된 DC전원(35)에 접속된다. 사선해칭으로 도시한 반도체 영역(23)은 X방향으로 공통으로 Vs(j), Vs(j+1)등으로 표기된 신호라인(34)에 접속된다.
제 17 도는 제 15a 도 내지 제 15c 도 및 제 16a 도 및 제 16a 도에 도시된 2차원 이미지센서를 구동하기 위한 회로구성을 나타낸다.
제 1 게이트전극(24)을 접속하는 클럭라인(36)은 공통으로 DC전원 VA에 접속된다. 또한, 제 2 게이트전극(25-1) 및 제 3 게이트전극(25-2)을 각각 접속하는 클럭라인(37,38)은 각 라인에 의해 각각 수직주사회로(40,47)로 접속된다. 또한, 수직신호라인(34)은 각 MOSFET(46)를 통해 공통신호선(Vo)(43)에 접속된다. 공통신호선(43)에 정전류부하(44)가 접속된후, 버퍼증폭기(45)를 통해 신호(OS)를 공통신호선(43)으로 출력한다. 각 MOSFET(46)의 게이트에는 수평주사회로(42)에서의 주사신호가 공급된다.
제 17 도에 도시된 바와같이, 각 증폭형 광전변환소자는 제 1 능동소자(62) 및 제 3 능동소자(63)로 구성되며, 제 1 능동소자(62)는 제 1 게이트전극(24)을 구비하 고, 광전변환소자로서 기능하는 트랜지스터 및 제 2 게이트전극(25-1)을 구비하며, 판(21)으로 접속되는 (VD로 표시) 트랜지스터로 구성된 등가회로로서 나타낸다. 또한, 제 3 능동소자(63)는, 제 3 게이트전극(25-2)을 구비하고, 리세트 드레인영역 (26)(VR로 표시)에 접속되는 트랜지스터로 구성된 등가회로로서 나타낸다.
제 18a 도 내지 제 18g 도는 제 17 도에 도시한 2차원 이미지센서 구동회로에 부여되는 각 신호의 타이밍의 예를 나타낸다. 이 도면에서, VB(i) 및 VE(i)등은 제 2 게이트전극(25-1) 및 제 3 게이트전극(25-2)이 접속되는 클럭라인들(37,38)의 i번째 클럭라인을 나타낸다.
(i-1)번째의 수평주사기간에서는, (i-1)번째의 수평클럭라인이 판독동작되며, 클럭라인 VB(i-1)에 전압 VB(L)을 인가함에 의해, 출력신호(OS)로서 수평 (i-1)번째라인의 화소의 신호가 얻어진다. 판독후, 클럭라인 VB(i-1)에 전압 VB(H)를 인가하여, 신호판독동작이 완료된다.
다음의 수평블랭킹기간에서 리세트 동작으로 들어가고, 제 18d 도에 도시한 바 와같이, 클럭라인 VE(i-1)에 전압 VE(H)을 인가하여 수평 (i-1) 번째라인의 화소의 신호를 리세트한다. 리세트 동작후, 제 18d 도에 도시한 바와같이, 뜰럭라인 VE(i-1) 에 전압 VE(L)을 인가하여, 신호축적동작으로 들어간다.
이하 제 18b 도, 제 18c 도 및 제 18e-18g 도에 도시된 바와같이, 다음 수평라 인상의 화소의 판독, 리세트 및 신호축적이 순차로 진행된다.
제 13 도에 도시된 증폭형 광전변환소자 또는 제 15a 도 내지 제 15c 도 및 제 16a 도 및 제 16b 도에 도시된 증폭형 고체촬상장치에서도 제 10a 도 및 제 10b 도를 참조하여 설명한 바와같이, 암전류를 마찬가지로 억제할 수 있다 제 19 도의 좌측 및 우측은 각각 신호축적시 및 신호판독시의 제 1 전극(24), 제 2 게이트 전극(25-1), 및 제 3 게이트전극(25-2)의 포텐셜분포를 각각 실선, 파선, 및 일점쇄선으로 나타낸다. 제 19 도에 명확하게 나타낸 바와같이, 제 3 게이트전극(25-2)에 전압 VE(L)을 인가하는 것을 제외하면 제 10a 도 및 제 10b 도에 설명한 방법과 마찬가지로, 암전류를 억제할 수 있다.
상기 실시예에서, 제 1 게이트 전극(24)에 인가하는 전압(VA)은 소정의 일정값 으로 된 경우를 설명하고 있지만, 전압(VA)은 일정한 값으로 될 필요가 없다. 신호 축적시, 신호판독시, 및 리세트시등의 각 동작에 있어서, 정공 및 전자가 제 1 게이 트전극(24)하에 형성된 포텐셜분포 및 제 2 전극(25)하에 형성된 포텐셜분포에 따라 축적되어 이동하도록 각각의 포텐셜이 분포되면 바람직하다. 따라서, 제 2 게이트전 극(25)에 인가된 전압(VB)에 의해 형성된 포텐셜분포에 대해 제 1 게이트전극(24)하 에 포텐셜이 소정의 관계를 만족시키도록 전압(VA)이 설정되면 충분하다. 전압(VA)은 변동될 수 있다. 또한, 제 3 게이트전극을 갖는 증폭형 광전변환소자에 있어서도 마찬가지로 전압(VA)이 변동될 수 있다.
상기 실시예에서 설명한 증폭형 광전변환소자 또는 증폭형 고체촬상장치에서는, p형 반도체기판을 이용하고, 광전변환에 의해 발생되는 전자를 신호전하로서 축적하 여, 신호전하의 축적에 의해 발생되는 정공의 전기적특성변화를 검출한다.
그러나, 본 발명은 상기한 실시예들에 한정되지 않고 그 역의 극성을 가진 증폭형 광전변환장치에도 적용될 수 있다.
예컨대, 제 20 도에 도시된 구조의 증폭형 광전변환소자를 구성할 수 있다. 제 20 도에 도시된 바와같이, n형 반도체로 된 기판(121)의 주면(151)에 접하여 n형 반 도체 기판(121)내에 p형의 웰(122)이 형성된다. 또한, 웰(122)내에 주면(151)에 접하고 있는 n+형 반도체영역(123)이 형성된다. 웰(122)의 반도체영역(123)을 제외한 영역에 절연막(152)을 통해 제 1 게이트전극(124)이 형성된다. 또한, 웰(122)에 인접한 기판(121)에 절연막(152)을 통해 제 2 게이트전극(125)을 형성한다. 절연막(152)이 설치된 웰(122)의 표면근방부(153), 절연막(152), 및 제 1 게이트전극(124)은 제 1 게이트영역(155)을 구성한다. 또한, 절연막(152)이 설치된 기판(121)의 표면근방부(154), 절연막152), 및 제 2 게이트전극(125)은 제 2 게이트영역(156)을 구성한다. 제 1 게이트영역(155)의 반대측에서 제 2 게이트영역(156)의 표면근방부(154)에 인접하고, 주면(151)에 접하도록 기판(121)내에 리세트 드레인영역(126)을 설치한다.
이 구조에서, 제 1 전극(124)에 적당한 전압을 인가함에 의해, 제 1 게이트영역 (155)의 표면근방부(153)에 소수 캐리어로 된 전자를 위한 n 채널이 형싱된다. 또한, 제 2 게이트전극(125)에 적당한 전압을 인가함에 의해, 제 2 게이트영역(156)의 표면 근방부(154)를 포함하는 제 2 전극(125)의 하방의 기판(121) 전체가 n채널을 형성한 다. 따라서, 전압(VD)이 인가된 기판(121)과 전압(Vs)이 인가된 반도체영역(123) 사이에 전자 형태의 전류가 흐를수 있도록 채널이 형성된다. 따라서, 제 20 도에 실선으로 도시된 바와같이 전류가 흐른다.
제 1 게이트전극(124)을 관통하는 광(hυ)이 입사하면, 제 1 게이트전극(124)의 하방에 위치한 웰(122) 및 반도체기판(121)에서, 광전변환에 의해 전자-정공쌍이 발생한다. 발생한 전자는 반도체영역(123)으로 유입하고, 한편 정공은 웰(122)의 중앙 에 형성된 포텐셜 웰에 축적되어 신호전하로 된다. 이 신호전하로 된 정공은 웰 (122)내에서 다수 캐리어이다. 축적된 신호전하는 그의 전하량에 대응하여 웰(122)의 포텐셜을 변화시키며, 또한 제 1 게이트영역(155)의 표면근방부(153)의 표면포텐셜을 변화시킨다.
따라서, 기판(121)과 반도체영역(123) 사이를 흐르는 전류는 축적된 신호전하량에 대응하여 변화한다. 기판(121)과 반도체영역(123) 사이에 일정한 전류가 흐르도록하면, 축적된 신호전하량에 대응하여 기판(121)과 반도체영역(123) 사이의 전위가 변화하며, 또한 기판(121)과 반도체영역(123) 사이를 일정한 전위로 보유시키면, 축적된 신호전하량에 대응하여 기판(121)과 반도체영역(123) 사이로 흐르는 전류가 변화한다. 이 방식대로, 제 1 게이트영역(155) 및 제 2 게이트영역(156)의 표면근방부 (153,154)를 채널로 하는 제 1 능동소자가 형성되며, 축적된 신호전하량에 대응하여 능동소자의 전기적 특성이 변화하게 된다.
제 2 게이트전극(125)에 적당한 전압을 인가하여, 제 2 게이트영역(156)의 표면 근방부(154)의 포텐셜배리어를 낮추면, 웰(122)에 축적된 신호전하는 제 20 도의 점선으로 나타낸 경로를 따라 리세트 드레인영역(126)으로 흐른다. 이 방식대로, 웰 (122)과 리세트 드레인영역(126) 사이에 제 2 게이트영역(156)의 표면근방부(154)를 채널로 하는 제 2 능동소자가 형성되며, 따라서 신호전하의 배출이 달성된다.
본 발명의 증폭형 광전변환소자 및 증폭형 고체촬상장치에 의하면, 기판의 심부에서 광전변환에 의해 발생한 캐리어를 신호전하로서 축적할 수 있음으로써, 간단한 구조를 이용하여 단파장으로부터 장파장까지의 광범위한 파장범위의 광을 고감도로 검출할 수 있다.
또한, 광전변환영역의 전극에 직류전압을 인가하여 구동하는 경우에는 전극의 저항을 감소시킬 필요가 없음으로써, 막두께를 얇게할 수 있고 많은 광을 기판내로 입사시킴에 의해 수광감도를 높게할 수 있다. 한편, 광전변환영역의 전극에 클럭신호를 인가하는 경우에는, 판독동작중의 화소와, 신호축적 동작중의 화소에, 다른 전위를 부여할 수 있음으로써, 신호축적동작중의 화소의 광전변환영역에 캐리어를 주입하여 암전류를 억제할 수 있다.
또한, 제 3 게이트전극을 웰의 일부에 설치함에 의해, 제 3 게이트전극에 리세트 기능을 갖게하며, 리세트에 필요한 전압을 감소시킬 수 있다. 제 2 게이트전극의 하방에 반도체기판보다 불순물농도가 높은 제 1 불순물층을 설치함에 의해 리세트시에 제 2 게이트전극에 인가되는 전압을 낮출수 있다. 이 구조에 의해, 저전압에서 증폭형 광전변환소자 및 증폭형 고체촬상장치를 구동시킬 수 있다.
또한, 반도체기판보다 불순물 농도가 높은 제 2 불순물층을 제 1 게이트영역 하 방에 설치함에 의해 해상도의 저히를 억제할 수 있다. 당업자라면 본 발명의 정신과 범위를 벗어나지 않고 여러가지 다른 변형예를 용이하게 실시할 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서의 내용에 제한될 것이 아니라, 더 넓게 해석되어야 한다
Claims (24)
- 제 1 도전형의 반초체 기판, 상기 반도체 기판의 한 표면측에 제공되고, 광전변환에 의해 발생한 신호저하를 축적하는 제 2 도전형의 웰부, 상기 웰부의 한 표면측의 영역에 제공된 상기 제 1 도전형의 반도체영역, 상기 웰부의 반도체영역을 제외한 영역의 한 표면근방부, 상기 표면근방부 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 1 전극을 포함하는 제 1 게이트 영역, 및 상기 반도체 기판의 한 표면측에 있어서 상기 제 1 게이트영역에 인접하고, 상기 반도체 기판의 한 표면근방부, 상기 반도체 기판의 표면근방부의 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 2 전극을 포함하는 제 2 게이트영역;을 포함하며, 상기 반도체 영역과 상기 반도체 기판간의 상기 제 1 게이트영역의 표면근방부를 채널로 하는 능동소자가 형성되고, 상기 신호전하에 의해 발생하는 능동소자의 동작특성 변화를 출력신호로 사용하는 증폭형 광전변화소자.
- 상기 반도체 기판의 한 표면측에 제공되고, 광전변환에 의해 발생한 신호전하를 축척하는 제 2 도전형의 웰부, 상기 웰부의 한 표면측의 영역에 제공된 상기 제 1 도전형의 반도체영역, 상기 웰부의 반도체영역을 제외한 영역의 한 표면근방부, 상기 표면근방부 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 1 전극을 포함하는 제 1 게이트 영역, 상기 반도체 기판의 한 표면측에 있어서 상기 제 1 게이트영역에 인접하고, 상 기 반도체 기판의 한 표면근방부, 상기 반도체 기판의 표면근방부의 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 2 전극을 포함하는 제2게이트 영역, 및 상기 반도체 기판의 한 표면측에 제공된 제 2 도전형의 리세트 드레인 영역을 포함하며, 상기 반도체영역과 상기 반도체 기판간에 상기 제 1 게이트영역의 표면근방부를 채널로 하는 제 1 능동소자가 형성되고, 상기 웰부가 상기 리세트 드레인 영역간의 영역을 채널로 하는 제 2 능동소자가 형성되며, 상기 신호전하에 의해 발생하는 제 1 능동소자의 동작특성 변화를 출력신호로 사용하는 증폭형 광전변환소자.
- 제 1 도전형의 반도체 기판, 상기 반도체 기판의 한 표면측에 제공되고, 광전변환에 의해 발생한 신호전하를 축적하는 제 2 도전형의 웰부, 상기 웰부의 한 표면측의 영역에 제공된 상기 제 1 도전형의 반도체영역, 상기 웰부의 반도체영역을 제외한 영역의 한 표면근방부, 상기 표면근방부 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 1 전극을 포함하는 제 1 게이트 영역, 상기 반도체 기판의 한 표면측에 있어서 상기 제 1 게이트영역에 인접하고, 상 기 반도체 기판의 표면근방부, 상기 반도체 기판의 한 표면근방부의 절연막, 및 상기 절연막상의 제 2 전극을 포함하는 제 2 게이트영역, 상기 웰부의 한 표면측에 있어서 상기 제 1 게이트영역에 인접하고, 상기 웰부의 한 표면근방부, 상기 웰부의 표면근방부의 위에 위치하는 절연막, 및 상기 절연막상에 위치하는 제 3 전극을 포함하는 제 3 게이트영역, 및 상기 반도체 기판의 한 표면측에 제공되고, 상기 제 3 게이트영역의 표면근방부에 인접한 상기 제 2 도전형의 리세트 드레인 영역을 포함하며, 상기 반도체 영역과 상기 반도체 기판간에 상기 제 1 게이트영역의 표면근방부를 채널로 하는 제 1 능동소자가 형성되고, 상기 웰부와 상기 리세트 드레인 영역간의 영역을 채널로 하는 제 3 능동소자가 형성되며, 상기 신호전하에 의해 발생하는 제 1능동소자의 동작특성 변화를 출력신호로 사용하는, 증폭형 광전변환소자.
- 제 1항에 있어서, 상기 제2게이트영역의 상기 표면근방부에 제공된, 상기 반도체 기판보다 고농도의 불순물을 포함하는 상기 제1도전형의 제1불순물층을 더 구비하는 증폭형 광전변환소자.
- 제1항에 있어서, 적어도 상기 제 1 게이트영역의 하방부의 상기 반도체 기판에 제공되어 있는 상기 제1도전형의 제 2 불순물층을 더 구비하며, 상기 제 2 불순물층은 상기 반도체 기판보다 고농도의 불순물을 포함하는 증폭형 광전변화소자.
- 제 2항에 있어서, 상기 제 2 게이트영역의 상기 표면근방부에 제공된, 상기 반도체 기판보다 고농도의 불순물을 포함하는 상기 제 1 도전형의 제 1 불순물층을 더 구비하는 증폭형 광전변환소자.
- 제 2 항에 있어서, 적어도 상기 제1게이트영역의 하방부의 상기 반도체 기판에 제공되어 있는 상기 제1도전형의 제2불순물층을 더 구비하며, 상기 제2불순물층은 상기 반도체 기판보다 고농도의 불순물을 포함하는 증폭형 광전변환소자.
- 제 3 항에 있어서, 상기 제 2 게이트영역의 상기 표면근방부에 제공된, 상기 반도체 기판보다 고농도의 불순물을 포함하는 상기 제 1 도전형의 제 1 불순물층을 더 구비하는 증폭형 광전변환소자.
- 제 3 항에 있어서, 적어도 상기 제 1 게이트영역의 하방부의 상기 반도체 기판에 제공되어 있는 상기 제 1 도전형의 제 2 불순물층을 더 구비하며, 상기 제2불순물층은 상기 반도체 기판보다 고농도의 불순물을 포함하는 증폭형 광전변환소자.
- 증폭형 고체 촬상장치에 있어서, 제1항에 의한 상기 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는, 상기 증폭형 광전변환소자에 대해, 구동제어 회로가 상기 제 1 전극에 소정의 전위를 인가하고, 상기 구동제어회로는 웰부에 있어서의 상기 신호전하의 축적시에는 전위 VM을, 출력신호의 독출시에는 전위 VL을 상기 제 2 전극에 인가하며, 상기 전위 VM은 상기 신호전하 및 상기 출력신호에 대한 배리어로 기능하고, 상기 전위 VL은 상기 신호전하에 대한 배리어로 가능하고 상기 출력신호를 허용하여, 상기 신호전하의 축적 및 상기 신호전하에 의해 야기되는 상기 능동소자의 동작특성 변화로서 출력신호의 독출동작을 수행하는 제어를 실현하도록 동작하는 증폭형 고체 촬상장치.
- 증폭형 고체 촬상장치에 있어서, 제1항에 의한 상기 증폭형 광전변화소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는, 상기 증폭형 광전변환소자에 대해, 상기 출력신호의 독출시에, 상기 구동에저부는 상기 제 1 전극에 전위 VA를 인가하고 상기 제 2 전극에는 전위 VL을 인가하며, 이때 상기 전위 VA는 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높도록 하고, 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 상기 출력신호를 허용하며, 상기 웰부에 있어서의 전하 축적시에는, 상기 제 1 전극에 상기 전위 VA보다 낮은 전위 VA'를 인가하고, 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM을 상기 제 2 전극에 인가하여, 상기 신호전하의 축적, 및 상기 신호전하에 의해 야기되는 상기 능동소자의 동작특성 변화로서 출력신호의 독출동작을 수행하는 제어를 실현하도록 동작하는 증폭형 고체 촬상장치.
- 증폭형 고체 촬상장치에 있어서, 제 2항에 의한 상기 증폭형 광전변화소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는 상기 증폭형 광전변환소자에 대해, 상기 구동제어부는 상기 제1전극에 소정의 전위를 인가하고, 상기 구동제어부는 출력신호의 독출시에는 전위 VL을, 웰부에 있어서의 상기 신호전하의 축적시에는 전위 VM을, 리세트시에는 전위 VH를 상기 제 2 전극에 인가하며, 이 때 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 상기 출력신호를 허용하고, 상기 전위 VM은 상기 신호전하와 상기 출력신호에 대해 배리어로 기능하고, 상기 전위 VH는 상기 출력신호에 대해 배리어로 기능하고 상기 신호전하를 허용하여, 상기 신호전하의 축적, 상기 신호전하에 의해 야기되는 상기 제 1 능동소자의 동작특성 변화로서 출력신호의 독출동작, 및 상기 신호전하의 상기 리세트 드레인영역으로의 배출동작을 수행하는 제어를 실현하도록 동작하는 증폭형 고체 촬상장치.
- 제 2항에 의한 상기 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는 상기 증폭형 광전변환소자에 대해, 상기 출력신호의 독출시에, 상기 구동제어부는 상기 제 1 전극에 전위 VA를 인가하고 상기 제 2 전극에는 전위 VL을 인가하며, 이 때 상기 전위 VA는 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높도록 하고, 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 상기 출력신호를 허용하며, 상기 웰부에 있어서의 전하 축적시에, 상기 구동제어부는 상기 제 1 전극에 상기 전위 VA보다 낮은 전위 VA'를 인가하고, 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM을 상기 제 2 전극에 인가하며, 리세트시에, 상기 구동제어부는 상기 출력신호에 대해 배리어로 기능하고 상기 신호전하를 허용하는 전위 VH를 상기 제 2 전극에 인가하여, 상기 신호전하의 축적, 상기 신호전하에 의해 야기되는 상기 제1 능동소자의 동작특성 변화로서 출력신호의 독출동작 및 상기 신호전하의 상기 리세트 드레인영역으로의배출동작을 수행하는 제어를 실현하도록 동작하는 증폭형 고체 촬상장치.
- 증폭형 고체 촬상장치에 있어서, 제 3항에 의한 상기 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는, 상기 증폭형 광전변환소자에 대해, 상기 출력신호의 독출시에, 상기 구동제어부는 상기 제 2 전극에 전위 VL을 인가하고 제 3 전극에는 전위 VL'을 인가하며, 이 때 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 출력신호를 허용하고, 상기 전위 VL'는 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하며, 상기 웰부에 있어서의 전하 축적시에는, 상기 구동제어부는 상기 제 2 전극에 전위 VM을 인가하고, 제 3 전극에 전위 VL''를 인가하며, 이 때 상기 전위 VM과 VL''는 모두 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하고, 리세트시에 상기 구동제어부는 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM'를 상기 제 2 전극에 인가하고, 상기 출력신호에 대해 배리어로 기능하는 전위 VH'를 상기 제 3 전극에 인가하여, 상기 신호전하의 축적, 상기 신호전하에 의해 야기되는 상기 제 1 능동소자의 동작특성 변화로서 출력신호의 독출동작, 및 상기 상기 신호전하의 상기 리세트 드레인영역으로의 배출동작을 행하도록 제어하는증폭형 고체 촬상장치.
- 제 3항에 의한 상기 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는 상기 증폭형 광전변환소자에 대해, 상기 출력신호의 독출시에, 상기 구동제어부는 상기 제 1 전극에 전위 VA를 인가하고 상기 제 2 전극에는 전위 VL을 인가하고 상기 제 3 전극에는 전위 VL'를 인가하며, 이 때 상기 전위 VA는 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높도록 하고, 상기 전위 VL은 상기 신호전하에 대해 배리어로 기능하고 출력신호를 허용하고, 상기 전위 VL'는 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하며, 상기 웰부에 있어서의 전하 축적시에, 상기 구동제어부는 상기 제 1 전극에 상기 전위 VA보다 낮은 전위 VA'를 인가하고, 전위 VM을 상기 제 2 전극에 인가하고, 전위 VL''를 상기 제 3 전극에 인가하며, 이 때 상기 전위 VM과 VL''는 모두 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하며, 리세트시에, 상기 구동제어부는 전위 VM'를 상기 제 2 전극에 인가하고, 전위 VH'를 상기 제 3 전극에 인가하며, 이 때 상기 전위 VM'는 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하고, 상기 전위 VH'는 상기 출력신호에 대해 배리어로 기능하여, 상기 신호전하의 축적, 상기 신호전하에 의해 야기되는 상기 제 1 능동소자의 동작특성 변화로서 출력신호의 독출동작, 및 상기 신호전하의 상기 리세트 드레인영역으로의 배출동작을 수행하는 제어를 실현하도록 동작하는 증폭형 고체 촬상장치.
- 증폭형 고체 촬상장치에 있어서, 각각의 증폭형 광전변환소자의 반도체 영역이 서로 전기적으로 접속되는, 각각 제 1 항에 의한 복소의 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는, 상기 증폭형 광전변환소자중 하나에 대해, 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높게 되도록 하는 전위 VA를 상기 제 1 전극에 인가하고, 상기 신호전하에 대해 배리어로 기능하고 상기 출력신호를 허용하도록 한 전위 VL을 상기 제 2 전극에 인가하여, 이에 의해 상기 출력신호를 독축하며, 상기 증폭형 광전변환소자의 나머지에 대해, 상기 전위 VA또는 이 전위 VA보다 낮은 전위 VA'를 각각의 제 1 전극에 인가하고, 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM을 각각의 제 2 전극에 인가하여, 이에 의해 상기 신호전하를 축적하는, 증폭형 고체 촬상장치.
- 각각 제1항에 의한 복수의 증폭형 광전변환소자를 구비하고, 상기 증폭형 광전변환소자들은 1 방향 또는 서로교차하는 2방향으로 인접하여 배치되며, 상기 각각의 증폭형 광전변환소자는 화소들을 형성하고, 스트라이프형 또는 섬모양의 상기 리세트 드레인 영역이 상기 인접한 화소들간에 제공되는 증폭형 고체 촬상장치.
- 제 17항에 있어서, 상기 복수의 증폭형 광전변환소자에 의해 형성된 화소들의 각각이 상기 제 2전극에 의해 인접한 화소들로부터 분리되는 증폭형 고체 촬상장치.
- 증폭형 고체 촬상장치에 있어서, 각각의 증폭형 광전변환소자의 반도체 영역이 서로 전기적으로 접속되는 각각 제 2항에 의한 복수의 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는, 상기 증폭형 광전변환소자중 하나에 대해, 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높게 되도록 하는 전위 VA를 상기 제 1 전극에 인가하고, 상기 신호전하에 대해 배리어로 기능하고 상기 출력신호를 허용하도록 한 전위 VL을 상기 제 2 전극에 인가하여, 이에 의해 상기 출력신호를 독출하며, 상기 증폭형 광전변환소자의 나머지에 대해, 상기 전위 VA또는 이 전위 VA보다 낮은 전위 VA'를 각각의 제 1 전극에 인가하고, 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM을 각각의 제 2 전극에 인가하여, 이에 의해 상기 신호전하를 축적하는, 증폭형 고체 촬상장치.
- 각각 제 2항에 의한 복수의 증폭형 광전변화소자를 구비하고, 상기 증폭형 광전변환소자들은 1 방향 또는 서로 교차하는 2방향으로 인접하여 배치되며, 상기 각각의 증폭형 광전변환소자는 화소들을 형성하고, 스트라이프형 또는 섬모양의 상기 리세트 들인 영역이 상기 인접한 화소들간에 제공되는 증폭형 고체 촬상장치.
- 제 20항에 있어서, 복수의 화소들이 상기 복수의 증폭형 광전변화소자에 의해 배열되고, 상기 각각의 화소들이 상기 제 2 전극에 의해 인접한 화소들로 부터 분리되는 증폭형 고체 촬상장치.
- 증폭형 고체 촬상장치에 있어서, 각각의 증폭형 광전변환소자의 반도체 영역이 서로 전기적으로 접속되는, 각각 제 3 항에 의한 복수의 증폭형 광전변환소자, 및 상기 증폭형 고체 촬상장치의 동작을 제어하는 구동제어부를 구비하며, 상기 구동제어부는,상기 증폭형 광전변환소자중 하나에 대해, 상기 제 1 전극 아래의 표면 포텐셜이 상기 반도체 기판의 전위보다 높게 되도록 하는 전위 VA를 상기 제 1 전극에 인가하고, 상기 신호전하에 대해 배리어로 기능하고, 상기 출력신호를 허용하도록 한 전위 VL을 상기 제 2 전극에 인가하여, 이에 의해 상기 출력신호를 독출하며, 상기 증폭형 광전변환소자의 나머지에 대해, 상기 전위 VA또는 이 전위 VA보다 낮은 전위 VA'를 각각의 제 1 전극에 인가하고, 상기 신호전하 및 상기 출력신호에 대해 배리어로 기능하는 전위 VM을 각각의 제 2 전극에 인가하여 이에 의해 상기 신호전하를 축적하는, 증폭형 고체 촬상장치.
- 각각 제 3항에 의한 복수의 증폭형 광전변환소자를 구비하고, 상기 증폭형 광전변환소자들은 1 방향 또는 서로 교차하는 2방향으로 인접하여 배치되며, 상기 각각의 증폭형 광전변환소자는 화소들을 형성하고, 스트라이프형 또는 섬모양의 상기 리세트 드레인 영역이 상기 인접한 화소들간에 제공되는 증폭형 고체 촬상장치.
- 제 23항에 있어서, 복수의 화소들이 상기 복수의 증폭형 광전변환소자에 의해 배열되고, 상기 각각의 화소들이 상기 제2 전극에 의해 인접한 화소들로부터 분리되는 증폭형 고체 촬상장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7051641A JPH08250697A (ja) | 1995-03-10 | 1995-03-10 | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 |
| JP95-51641 | 1995-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960036156A KR960036156A (ko) | 1996-10-28 |
| KR100245245B1 true KR100245245B1 (ko) | 2000-02-15 |
Family
ID=12892483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960006687A KR100245245B1 (ko) | 1995-03-10 | 1996-03-09 | 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5712497A (ko) |
| JP (1) | JPH08250697A (ko) |
| KR (1) | KR100245245B1 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246512A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 増幅型固体撮像素子 |
| JPH09246514A (ja) * | 1996-03-12 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
| JPH09246516A (ja) * | 1996-03-13 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
| US6133954A (en) * | 1996-03-14 | 2000-10-17 | Tritech Microelectronics, Ltd. | Integrated circuit color chip with cells with integral color filters including triplets of photodiodes with each having integrated therewith transistors for reading from and writing to the photodiode and methods of manufacture and operation thereof |
| JPH10135437A (ja) * | 1996-11-01 | 1998-05-22 | Sharp Corp | 増幅型光電変換素子及びその製造方法、及び増幅型固体撮像装置 |
| KR19990023221A (ko) | 1997-08-20 | 1999-03-25 | 포만 제프리 엘 | 감광성 소자, 능동 픽셀 센서 소자, 능동 픽셀 센서 감광성 소자 및 능동 픽셀 센서 장치 |
| US6127697A (en) * | 1997-11-14 | 2000-10-03 | Eastman Kodak Company | CMOS image sensor |
| US6037643A (en) * | 1998-02-17 | 2000-03-14 | Hewlett-Packard Company | Photocell layout for high-speed optical navigation microchips |
| US6340826B1 (en) * | 1998-03-30 | 2002-01-22 | Agisilaos Iliadis | Infra-red light emitting Si-MOSFET |
| DE19830179B4 (de) * | 1998-07-06 | 2009-01-08 | Institut für Mikroelektronik Stuttgart Stiftung des öffentlichen Rechts | MOS-Transistor für eine Bildzelle |
| JP3225939B2 (ja) * | 1998-12-18 | 2001-11-05 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| EP1109229A3 (en) * | 1999-12-14 | 2008-03-26 | Fillfactory N.V. | Buried, fully depletable, high fill factor photodiodes |
| US6580106B2 (en) * | 2001-01-12 | 2003-06-17 | Isetex. Inc | CMOS image sensor with complete pixel reset without kTC noise generation |
| JP3722367B2 (ja) * | 2002-03-19 | 2005-11-30 | ソニー株式会社 | 固体撮像素子の製造方法 |
| TWI222219B (en) * | 2003-09-10 | 2004-10-11 | Ind Tech Res Inst | Semiconductor optical transistor |
| JP5644433B2 (ja) * | 2010-12-02 | 2014-12-24 | ソニー株式会社 | 固体撮像素子、および、固体撮像素子の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308373A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 電荷転送装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04312082A (ja) * | 1991-04-10 | 1992-11-04 | Sony Corp | 固体撮像装置 |
-
1995
- 1995-03-10 JP JP7051641A patent/JPH08250697A/ja not_active Withdrawn
-
1996
- 1996-03-07 US US08/612,369 patent/US5712497A/en not_active Expired - Lifetime
- 1996-03-09 KR KR1019960006687A patent/KR100245245B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63308373A (ja) * | 1987-06-10 | 1988-12-15 | Mitsubishi Electric Corp | 電荷転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960036156A (ko) | 1996-10-28 |
| US5712497A (en) | 1998-01-27 |
| JPH08250697A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100245245B1 (ko) | 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 | |
| JP2878137B2 (ja) | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 | |
| US6483163B2 (en) | Photoelectric conversion devices and photoelectric conversion apparatus employing the same | |
| KR100262286B1 (ko) | 증폭형고체촬상소자 | |
| JP3697769B2 (ja) | 光電変換素子及び光電変換装置 | |
| US8575662B2 (en) | Solid state imaging device having high pixel density | |
| US4672455A (en) | Solid-state image-sensor having reverse-biased substrate and transfer registers | |
| US5856686A (en) | Amplifying type solid-state imaging apparatus and method for driving the same | |
| JP4109743B2 (ja) | 固体撮像装置 | |
| KR100266417B1 (ko) | 증폭형 고체촬상소자 및 증폭형 고체촬상장치 | |
| US5432551A (en) | Interline transfer image sensor | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| JPH09266296A (ja) | 固体撮像装置 | |
| KR100712154B1 (ko) | 고체 촬상 장치 | |
| US5844234A (en) | Amplification type solid-state imaging device having a center of the source region displaced from a pixel center | |
| KR100247831B1 (ko) | 고체촬상장치 | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JPS6160592B2 (ko) | ||
| JP3047965B2 (ja) | 固体撮像装置 | |
| KR20010014759A (ko) | 전하 전송장치 및 그 제조방법 | |
| KR100251688B1 (ko) | 증폭형 고체촬상장치 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
| Akimoto et al. | A 1/3-in 410000-pixel CCD image sensor with feedback field-plate amplifier | |
| JP2987844B2 (ja) | 固体撮像装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121114 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |