KR100262286B1 - 증폭형고체촬상소자 - Google Patents

증폭형고체촬상소자 Download PDF

Info

Publication number
KR100262286B1
KR100262286B1 KR1019970002381A KR19970002381A KR100262286B1 KR 100262286 B1 KR100262286 B1 KR 100262286B1 KR 1019970002381 A KR1019970002381 A KR 1019970002381A KR 19970002381 A KR19970002381 A KR 19970002381A KR 100262286 B1 KR100262286 B1 KR 100262286B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
region
semiconductor
type
image sensor
Prior art date
Application number
KR1019970002381A
Other languages
English (en)
Other versions
KR970067922A (ko
Inventor
다카시 와다나베
히로아키 구도
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR970067922A publication Critical patent/KR970067922A/ko
Application granted granted Critical
Publication of KR100262286B1 publication Critical patent/KR100262286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 증폭형 고체촬상장치에서는, 이미지 센서부 및 그 이미지 센서부를 구동하거나 또는 신호처리를 실행하는 구동회로부가 동일 반도체기판의 분리된 반도체영역들에 형성된다.

Description

증폭형 고체촬상장치
도1은 본 발명에 따른 실시예 1의 증폭형 고체촬상장치를 나타내는, 도17의 선 PQR의 단면에 대응하는 단면도.
도2는 본 발명에 따른 실시예 2의 증폭형 고체촬상장치를 나타내는, 도17의 선 PQR의 단면에 대응하는 단면도.
도3은 고농도의 반도체층이 웰층과 기판 사이의 접합부 근방의 영역에 형성되지 않은 경우의 문제점을 나타낸 포텐셜 분포도.
도4는 고농도의 반도체층이 웰층과 기판 사이의 접합부 근방의 영역에 형성된 경우의 효과를 나타낸 포텐셜 분포도.
도5는 본 발명에 따른 실시예 3의 증폭형 고체촬상장치에 사용된 화소 구조를 나타낸 단면도.
도6은 본 발명에 따른 실시예 3의 증폭형 고체촬상장치를 나타내는, 도17의 선 PQR의 단면에 대응하는 단면도.
도7는 본 발명에 따른 실시예 4의 증폭형 고체촬상장치에 사용된 화소 구조를 나타낸 단면도.
도8은 본 발명에 따른 실시예 4의 증폭형 고체촬상장치를 나타내는, 도17의 선 PQR의 단면에 대응하는 단면도.
도9는 본 발명에 따른 실시예 5의 증폭형 고체촬상장치를 나타내는, 도17의 선 PQR의 단면에 대응하는 단면도.
도10은 본 발명에 따른 실시예 6의 증폭형 고체촬상장치를 나타내는, 도17의 선 PQR의 단면에 대응하는 단면도.
도11은 본 발명에 따른 실시예 7의 증폭형 고체촬상장치를 나타내는, 도17의 선 PQR의 단면에 대응하는 단면도.
도12a는 종래의 CMD형 고체촬상장치의 일 화소의 평면도; 및 도12b는 도12a의 선 12B-l2B의 단면도.
도13은 도12a 및 12b에 도시된 촬상장치의 포텐셜 분포도.
도14a는 종래의 FGA형 고체촬상장치의 단면도; 및 도14b는 도14a에 도시된 촬상장치의 포텐셜 분포도.
도15a는 종래의 BCMD형 고체촬상장치의 단면도; 및 도15b는 도15a에 도시된 촬상장치의 포텐셜 분포도.
도16은 본 출원인에 의해 종전에 제안됐던 TGMIS형 화소의 단면도.
도17은 도16에 도시된 화소를 이용한 이미지 센서부의 평면도.
도18은 본 출원인에 의해 종전에 제안됐던 개선된 TGMIS형 화소의 단면도.
도19는 도18에 도시된 화소를 이용한 이미지 센서부의 평면도.
도20은 본 출원인에 의해 종전에 제안됐던 다르게 개선된 TGMIS형 화소의 단면도.
도21은 도20에 도시된 화소를 이용한 이미지 센서부의 평면도.
도22는 본 출원인에 의해 종전에 제안됐던 BDMIS형 화소의 단면도.
도23은 도22에 도시된 화소를 이용한 이미지 센서부의 평면도; 및
도24는 도16에 도시된 화소들을 이용한 증폭형 고체촬상장치의 종래의 일 예를 나타낸 단면도이다.
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 금속-산화물-반도체 전계효과 트랜지스터(이하, "MOSFET"라 함) 또는 접합게이트 FET를 이용한 증폭형 고체촬상장치에 관한 것이다. 더 구체적으 로, 본 발명은 양호한 성능과 저구동전압을 실현할 수 있는 증폭형 고체촬상장치에 관한 것이다.
증폭형 고체촬상장치는 현재 사용되고 있는 전하결합소자(CCD)를 이용한 촬상장치를 대체하도록 제안되었다. 상기 증폭형 고체촬상장치에서는, 각 화소들에서 발생된 신호전하들이 그 자체로 독출되지 않고, 신호전하가 각 화소들에서 증폭된 후 주사회로에 의해 독출된다. 이러한 장치는 신호량의 제한을 받지 않으며 CCD형 촬상장치보다 넓은 다이나믹 레인지를 가진다. 또한, 상기 장치에서는, 화소들을 저전압의 수평 및 수직 라인으로만 독출되도록 구동함에 의해 신호전하들이 독출되므로, CCD형 촬상장치보다 소비전력이 작아지게 된다.
상기한 장치에서, 트랜지스터는 화소의 신호전하를 증폭하도록 사용되는데, SIT형, 바이폴라형, FET형(MOS 타입 또는 접합형)등이 알려겨 있다. 일반적으로 주사회로에서 MOSFET를 이용하는 것이 더 용이하므로, 장치의 구성을 고려하면, FET형 화소들을 이용함이 더 바람직하다. 더 구체적으로, 화소밀도를 증가시키도록 화소내부에 단일 FET만이 내장된 장치를 이용함이 바람직하다. 증폭형 촬상장치로는 전하 모듈레이션장치(CMD), 부유 게이트 어레이(FGA), 및 벌크 전하 모듈레이션장치(BCMD)등이 보고되었다.
도12a 및 12b는 다수의 화소들이 매트릭스상으로 배열된 종래의 증폭형 고 체촬상장치의 CMD형 화소를 나타낸다. 도12a는 화소의 평면도이고, 도12b는 도12a의 선(12B-12B)의 단면도이다. 도13은 도12b의 선(13-13)을 따라 취해진 수직 방향의 포텐셜분포를 나타낸다. 상기 도면들에 도시된 증폭형 고체촬상장치는 나카무라등의 "게이트축적형 MOS포토트랜지스터 이미지 센서", 1986 텔레비젼 전국학회 p57에 기술된다. 도12b에 도시된 바와같이, p형 기판(1)의 매립채널로서 n형웰(2)이 형성된다. n형웰(2)상에 절연막(6)을 통해 게이트전극(3)이 형성된다. 고농도 n층으로 구성되어 n형웰(2)에 의해 분리된 소스영역(4)과 드레인영역(5)이 n형웰(2)에 형성된다. 도12a에 도시된 바와같이, 각 화소들의 게이트전극(3)은 수평방향으로 공통으로 게이트단자(7)에 접속되며, 각 소스영역들(4)은 수직방향으로 공통으로 소스단자(8)에 접속된다.
CMD형 화소의 동작을 도13을 참조하여 설명한다. 먼저, 신호축적시에, 게이트전압이 전압 VL으로 설정되고 광전 변환에 의해 발생된 신호전하(정공)가 반도체와 절연막 사이의 계면에 축적된다. 다음, 신호독출시에, 게이트전압이 상기 전압 VL보다 고전위의 전압 VM으로 설정되며, 소스 및 드레인영역(4, 5)사이의 전류는 신호 전햐량에 따라 변화한다. 변화된 전류값은 신호출력으로서 독출된다. 동일 소스단자(8)상의 다른 화소는 게이트전압이 VL레벨이므로 검출되지 않는다. 즉, 선택된 화소들만이 독출된다. 리세팅 동작시에, 다음 신호 축적을 위한 준비상태로서 신호전하가 크리어됨으로써, 게이트전압이 전압 VH로 설정되어, 기판의 전위가 기판에 대해 수직한 방향을 따라 감소된다. 그 후, n형웰(2)과 절연막(6) 사이의 계면에 축적된 신호전하(정공)가 도12b에 점선으로 나타내진 바와같이 계면하의 기판(1)으로 배출된다.
종래의 CMD형 촬상장치는 다음의 결점을 가진다. 먼저, 축적된 신호전하의 밀도가 높게 되도록 n형웰 매립 채널층의 불순물 농도가 높게 설정되어야 하므로 리세팅동작시의 게이트전압이 매우 높게된다. 예컨대, 다음 조건 1을 이용하는 경우를 분석해본다.
[조건 1]
Figure kpo00001
상기 조건의 경우, n형 (2)의 표면에서 p형 기판(1)측으로 포텐셜이 선형적으로 감소하는 경우에는, 다음의 식으로 나타내진다 :
[식 1]
Figure kpo00002
NN: n형웰의 캐리어농도
Np: p형 기판의 캐리어농도
Ks: S비유전율
ε0: 진공의 유전율
ε : 전기소량(電氣素量)
dn: n형웰의 Xj(접합깊이)
YFB: 플랫 밴드전압
그 결과, 리세팅동작에 필요한 게이트전압 VG은 플랫 밴드전압 VFB이 -0.85V라면 20.0V로 되는데, 이러한 게이트전압 VG은비실용적인 값이다.
종래의 CMD형 촬상장치에에서는, n형웰(2)과 절연막(6) 사이의 계면의 공지화로 인해 암전류가 상당하게 발생되는 다른 문제가 야기된다.
상기 FGA형 촬상장치는 암전류의 발생을 감소시키도록 FET형의 증폭형 고체 촬상장치들에 사용되고 있다. 도14a는 FGA형 촬상장치의 단면도이다. 도14b는 도14a의 선(14B-14B)의 포텐셜분포를 나타낸다. 상기 도면들에 나타내진 종래기술의 장치는 J. Hynecek, "고해상도 및 고성능 이미지 센서용으로 적합한 새로운 장치 구성", IEEE Trans. Elec. Dev., p.646(1988)에 개시된다.
FGA형 촬상장치는 비교적 고농도의 P형층(9)이 도14a에 도시된 바와같이 게이트전극(3)하의 n형웰(2)상에 제공된다는 점에서 CMD형 촬상장치와 다르다. 게이트전압은 신호축적 및 신호독출시에 VL로 설정되며, n형웰(2)의 채널포텐셜의 변화는 P형층(9)의 신호전하(정공)의 축적에 따른 임계값의 변화로서 검출된다. 동일 신호라인상의 다른 화소들은 게이트전압이 신호독출시에만 VL로 되므로 검출되지 않 는다.
FGA형 촬상장치에서는, CMD형 촬상장치와 유사한 독출동작이 실행된다. 즉, 기판에 대해 수직한 방향으로 기판의 포텐셜이 선형적으로 감소하게 되도록 게이트 전압이 VH로 설정된다. p형층(9)에 축적된 신호전하(정공)는 p형층(9)하의 기판(1)으로 배출된다. 이 구조에 따르면, p형층(9)은 리세팅동작시에도 공지화되지 않으므로, 암전류의 발생이 감소된다. 그러나, p형층(9)이 리세팅동작시에 공지화되지 않는다면, 신호전하가 완전하게 전송되지 않는다. 따라서, 잔상의 발생 및 리세팅 노이즈의 증대가 방지될 수 없다.
FGA형 촬상장치의 결점을 개선하도록 J. Hynecek, "BCMD-고밀도 이미지 센서용의 개선된 감광성 구조", IEEE Trans. Elec. Dev., p.1011(1991)에 BCMD형 촬상장치가 제안된다. 도15a는 BCMD형 화소의 단면도이고, 도I5b는 도15a의 선(15B-15B)을 따른 방향의 포텐셜분포를 나타낸다. 도15a에 도시된 바와같이, BCMD형 촬상장치에서는, p형 웰(11), n형층(12), 및 P형층(13)이 그 순서대로 기판(10)상에 적층된다. 소스 및 드레인 전극용의 고농도 P형층(14)이 n형층(12) 및 P형층(13)을 통해 p형층(11)에 도달하도록 형성된다.
상기 BCMD형 촬상장치는 다음의 관점에서 FGA형 촬상장치와 다르다 :
1) 신호전하가 전자로 변환되어 n형층(12)으로 된 매립 채널에 축적된다.
2) 신호전하에 의해 야기된 p형층(13)의 포텐셜변화가 p-MOS 구조의 임계값 의 변화로서 검출된다.
3) 리세팅동작시에, 게이트전압이 VL로 낮게 설정되고 신호전하는 n형기판 (10)으로 배출된다.
따라서, 신호전하의 완전한 전송이 이루어진다. 그러나, 이 장치의 p-n-p-n 다층구조로는 구동조건들을 최적화하기 어렵고 제조공정들이 복잡하게 된다.
상기한 각각의 증폭형 고체촬상장치의 문제들을 해결하도록, 본 출원인은 일본국 특허출원 제94-30953호 및 일본국 공개특허공보 제96-250697호에서 새로운 구조를 가진 두가지 종류의 화소들을 제안하였다.
도16은 일본국 특허출원 제94-30953호에 개시된 트윈 게이트 MOS 이미지 센서(TGMIS)형 화소를 나타낸다. 제1게이트전극(22)(포토게이트)과 제2게이트전극(23)(리세트전극)이 절연막(27)을 통해 P형 반도체기판(21)상에 형성된다. 제1게이트전극(22)하의 P형 반도체기판(21)의 표면영역에 n형 반도체층(24)이 형성되고, 그 n형 반도체층(24)에 한쌍의 n+확산층이 형성된다. 하나의 n+확산층이 M0SFET의 소스영역(25)을 형성하며 다른 n+확산층은 드레인영역(26)을 형성한다. 상기 제1게이트전극(22)은 게이트로서 작용한다.
상기한 구조에서, 제1게이트전극(22)을 통해 입사된 광(hν)이 광전변환에 의해 전자-정공쌍을 발생시키며, 그 전자는 드레인영역(26)으로 유출된다. 정공은 n형 반도체층(24)의 중간에 형성된 포텐셜배리어 및 제2게이트전극(23)하에 형성 된 포텐셜배리어에 의해 축적되어 절연층(27)과 n형 반도체층(24) 사이의 계면에 축적되는 신호전하로 된다.
신호전하량에 따른 n형 반도체층(24)의 포텐셜 변화량은 소스영역(25)에서 포텐셜변화로서 검출되어 출력신호로서 간주된다. 신호전하는 도16에 점선으로 도시된 경로를 따라 제2게이트전극(23)하의 포텐셜배리어를 감소시킴으로써 p형 반도체기판(21)으로 용이하게 배출된다. 도16에 도시된 구조에서, 표면영역에 충분하게 많은 신호전하량이 축적될 수 있고 저전압에서 리세팅동작이 실행될 수 있다.
도16에서, 참조부호(32)는 n형 반도체층(24)의 제1게이트전극(22)하의 제1게이트영역을 나타내며, 참조부호(33)는 제2게이트전극(23)하의 리세트영역을 나타낸다.
도17은 도16에 도시된 화소들이 매트릭스상으로 배열된 이미지 센서부(A)를 나타낸다. 제1게이트전극(22)은 도17에서 수평방향으로 공통으로 VA(i), VA(i+1)등으로 나타낸 클럭라인(30)을 토해 제1수직주사회로(40)에 접속된다. 제2게이트전극(23)은 수평방향으로 공통으로 VB(i), VB(i+1)등으로 나타낸 클럭라인(31)을 통해 제2수직주사회로(41)에 접속된다.
소스영역(25)은 각 화소에서 n형 반도체층(24)의 제1게이트영역(32)의 중간에 형성된다. 소스영역(25)은 화소의 수직방향으로 공통으로 VS(j), VS(j+1)등으로 나타낸 신호라인(28)에 접속된다. 드레인영역(26)은 해칭부분으로 나타낸 바와 같이 각 화소의 주변부에 형성되며 그의 주변부에서 드레인 단자(29)를 통해 전압 VD이 공급된다.
도22는 일본국 특허출원 제95-51641호에 개시된 벌크 드레인 MOS 이미지 센서(BDMIS)형 화소들을 나타낸다. p형 반도체기판(1021)의 표면(1051)과 접촉하도록 P형 반도체기판(1021)에 n형웰(1022)이 형성된다. 그 n형웰(1022)에 상기 표면(1051)과 접촉하도록 p+소스(1023)가 형성된다. p+소스(1023)를 제외한 n형웰(1022)의 영역상에 절연막(1061)을 통해 제1게이트전극(1024)이 형성된다. n형웰(1022)에 인접한 p형 반도체기관(1021)의 영역상에 절연막(1061)을 통해 제2게이트전극(1025)이 형성된다. n형웰(1022)의 표면 근방부의 부분(1053), 절연막(1061), 및 제1게이트전극(1024)이 함께 제1게이트영역(1055)을 형성한다.
p형 반도체기판(1021)의 표면 근방유의 부분(1054), 절연막(1061), 및 제2게이트전극(1025)이 함께 제2게이트영역(1056)을 형성한다.
제1게이트전극(1024)에 적절한 전압이 인가될때, 상기 부분(1053)의 소수 캐리어(정공)에 의해 P형 채널이 형성된다. 제2게이트전극(1025)에 적절한 전압이 인가될때, 상기 부분(1054)을 포함하는 제2게이트전극(1025)하의 p형 반도체기판(1071)의 전체영역에 P형 채널이 형성된다. 따라서, 전압 VD이 인가된 p형 반도체기판(1021)과 전압 VS이 인가된 p+소스(1023) 사이에 전류(정공)를 흐르게 하기 위한 채널이 형성된다. 그 결과, 도22에 실선으로 나타낸 바와같이 전류가 흐른다.
광(hν)이 제1게이트전극(1024)을 통해 입사될때, 제1게이트전극(1024)하에 배치된 n형웰(1022) 및 p형 반도체기판(1021)에 광전변환에 의해 전자-정공쌍이 발생된다. 발생된 정공은 p+소스(1023)로 유출되고, 전자는 n형웰(1022)의 중간에 형성된 포텐셜배리어에 의해 축적되어 신호전하로 된다. 신호전하로 된 전자는 n형웰(1022)에서 다수캐리어로 된다. 축적된 신호전하는 그 전하량에 따라 n형웰(1022)의 포텐셜을 변화시키며, 또한 상기 부분(1053)의 표면 포텐셜도 변화시킨다.
따라서, p형 반도체기판(1021) 및 p+소스(1023)를 통해 흐르는 전류는 축적된 신호전하량에 따라 변화한다. p형 반도체기판(1021)과 p+소스(1023)사이에 일정 전류가 흐를 수 있다면, p형 반도체기판(1021)과 P+소스(1023)사이의 전위는 축적된 신호전하량에 따라 변화하게 된다. 또한, p형 반도체기판(1021)과 P+소스(1023)사이에 일정전위가 유지되면, p형 반도체기판(1021)과 p+소스(1023)사이로 흐르는 전류는 축적된 신호전하량에 따라 변화한다. 이러한 방식으로, 상기 부분들(1053, 1054)을 채널로서 이용하여 P형 반도체기판(1021)과 p+소스(1023)사이에 제1트랜지스터가 형성되며, 그 트랜지스터의 전류특성이 축적된 신호전하량에 따라 변화된다.
또한, 상기 표면(1051)과 접촉하도록 상기 부분(1054) 근방에 리세트드레인영역(1026)을 형성하는 방식으로 p형 반도체기판(1021)에 리세트드레인영역(1026)이 제공된다. 제2게이트영역(1056)의 부분(1054)의 포텐셜배리어를 감소시키도록 제2게이트전극(1025)에 적절한 전압 VB이 인가될때, n형웰(1022)에 축적된 신호전하는 도22에 점선으로 도시된 경로를 따라 리세트드레인영역(1026)으로 유출된다. 이 방식으로, 상기 부분(1054)을 채널로서 이용하여 n형웰(1022)과 리세트드레인영역(1026) 사이에 제2트랜지스터가 형성되어, 신호전하가 배출된다.
도23은 도22에 도시된 화소들이 매트릭스상으로 배열된 이미지 센서부를 나타낸다. 제1게이트전극(1024)은 도23에서 수평방향으로 공통으로 VA(i), VA(i+1)등으로 나타낸 클럭라인을 통해 제1수직주사회로(40)에 접속된다. 제2게이트전극(1025)은 수평방향으로 공통으로 VB(i), VB(i+1)등으로 나타낸 클럭라인을 통해 제2수직주사회로(41)에 접속된다.
소스영역(1023)은 각 화소에서 n형웰(1022)의 제1게이트영역(1055)의 중앙에 형성된다. 소스영역(1023)은 화소의 수직방향으로 공통으로 VS(j), VS(j+1)등으로 나타낸 신호라인(1034)에 접속된다. 기판(1021)은 드레인영역으로서 이용되며, 도23에 도시되지 않는다.
도24는 이미지 센서부(A)가 도16을 참조하여 설명한 TGMIS형 화소들로 형성되며 구동회로부(B)가 p형 반도체기판(120')상에 제공된 증폭형 고체촬상장치(도17의 선 PQR의 단면에 대응하는)의 단면도이다.
도16에 도시된 것들에 대응하는 이미지 센서부(A)의 부분은 도16의 것들과 동일한 참조부호로 나타내며; 그에 대한 설명은 생략한다. 구동회로부(B)는 상보적 인 금속 산화물 반도체(CMOS) 인버터로 구성된(도17의) 제2수직주사부(41)에 대응한다.
p형 반도체기판(120')의 표면상에 형성된 P+영역(101)을 통해 구동회로부(B)에 기판전위(VSUB)가 공급된다. p형 반도체기판(120')과 동일 도전형을 가진 웰(130)과 p형 반도체기판(120')과 반대 도전형을 가진 웰(140)이 p형 반도체기판(120')상에 형성된다. 상기 웰(130)에는 p+영역(131)을 통해 전위 VL이 인가되는 한편, 웰(140)에는 n+영역(141)을 통해 전위 VH가 인가된다.
TGMIS형의 증폭형 고체촬상장치가 구동되는 경우에, 제1게이트전극(포토-게이트전극)용 수직주사회로에 의해 발생되는 펄스는 VL-VH의 진폭을 가지며, 제2게이트전극(리세트-게이트전극)용 수직주사회로에 의해 발생된 펄스는 VM-VH(VL
Figure kpo00003
VM
Figure kpo00004
VH)로 된다. 따라서, 이미지 센서부(A)와 구동회로부(B)가 동일 p형 반도체기판에 형성될때, 이미지 센서부(A)는 요구되는 전위차에 따라 구동회로부(B)로부터 떨어져 배치될 필요가 있다. 이로써 집적도 증대에 방해가 되며 구동전압의 자유도를 제한하게 된다. 또한, 동일 기판상에서 다른 전압이 설정될때, 이미지 센서부(A)가 구동회로부(B)에서 떨어져 배치된 경우에도, 설정된 전위차에 의해 무효전류가 발생된다. 또한, 그로인해 기생 바이폴라 트랜지스터 또는 기생 사이리스터가 동작되어, 오동작을 발생시킬 수 있다.
상기한 문제점들은 TGMIS형 촬상장치와 BDMIS형 촬상장치, 및 개선된 TGMIS형 촬상장치에서도 발생된다. 그 이유는 이미지 센서부와 구동회로부가 상기 장치들중 하나의 동일 반도체층에 형성되기 때문이다.
본 발명의 증폭형 고체촬상장치는 : 증폭형 광전변환소자를 가지며, 제1도 전형의 반도체기판내의 제2도전형의 제1반도체층에 형성된 이미지 센서부; 및 상기 반도체기판의 제2도전형의 제2반도체층에 형성되어, 상기 이미지 센서부를 구동하는 구동회로부를 포함한다. 이 장치에서, 상기 증폭형 광전변환소자는 : 상기 제1반도체층의 표면으로 입사되는 광으로부터 발생된 신호전하를 축적하여 그 축적된 신호전하에 따른 전기신호의 변화를 출력하는 트랜지스터; 및 상기 트랜지스터에 인접하게 제공되어, 상기 제1반도체층의 일부분; 상기 제1반도체층의 일부분상에 형성된 제1절연막; 및 상기 제1절연막상에 제공된 게이트전극을 포함하며, 상기 축적된 신호전하를 상기 게이트전극에 인가되는 전압에 따라 제1반도체층의 표면에서 제1반도체층의 내부로 이동시키는 게이트전극을 가진 게이트 영역을 포함하며, 상기 제1반도체층과 제2반도체층이 상기 반도체기판상에서 서로 분리되도록 형성된다.
본 발명의 증폭형 고체촬상장치는 ; 증폭형 광전변환소자를 가지며, 제1도전형의 반도체기판내의 제2도전형의 제1반도체층에 형성된 이미지 센서부; 및 상기 반도체기판의 제2도전형의 제2반도체층에 형성되어, 상기 이미지 센서부를 구동하는 구동회로부를 포함한다. 이 장치에서, 상기 증폭형 광전변환소자는 : 광전변환에 의해 발생된 신호전하가 축적되는 제1반도체층의 표면영역의 일부분과 제1반도체층의 표면영역상에 형성된 제1게이트전극을 갖는 제1게이트영역; 및 제1반도체층의 표면상에 상기 제1반도체층보다 높은 불순물농도를 가진 층으로 형성된 소스 및 드레인을 포함하는 트랜지스터; 및 상기 제1게이트영역에 인접한 제1반도체층의 표면영역의 일부분과 상기 제1반도체층의 표면영역에 절연층을 사이에 두고 제1게이트전극과 인접하도록 형성된 제2게이트전극을 가진 제2게이트영역; 및 상기 제1반도체층의 표면방향을 따라 제1 및 제2게이트전극에 인접한 부분에서 소정거리를 두고 있는, 상기 제1반도체기판의 표면상의 일부분에 상기 제1반도체층보다 높은 불순물 농도를 가진 층으로 형성된 전하배출용 제2드레인을 포함하는 전하배출부를 포함하며, 상기 축적된 신호전하는 상기 전하배출용 제2드레인으로 배출되며, 상기 제1 및 제2반도체층은 상기 반도체기판상에서 서로 분리되도록 형성된다.
본 발명의 증폭형 고체촬상장치는 : 제1도전형의 반도체기판내의 제2도 전형의 제1반도체층에 형성되어, 1차원 또는 2차원으로 배열된 다수의 증폭형 광전변환소자를 가진 이미지 센서부; 및 상기 반도체기판의 제2도전형의 제2반도체층에 형성되어, 상기 이미지 센서부를 구동하는 구동회로부를 포함한다. 이 장치에서, 상기 증폭형 광전변환소자는 각각 : 광전변환에 의해 발생된 신호전하가 축적되는, 제1반도체층의 표면영역의 일부분 및 제1반도체층의 표면영역상에 형성된 제1게이트전극을 가진 제1게이트영역; 및 상기 제1반도체층보다 높은 불순물농도를 가진 층으로 되어, 제1반도체층의 표면상에 형성된 소스 및 드레인을 포함하는 트랜지스터; 및 상기 제1게이트영역에 인접한 제1반도체층의 표면 영역의 일부분과 상기 반도체층의 표면영역에 절연막을 사이에 두고 제1게이트전극과 인접하도록 형성된 제2게이트전극을 가진 제2게이트영역을 포함하며, 상기 제1게이트영역에 축적된 신호전하를 제2게이트영역을 통해 제1반도체층으로 배출하는 전하배출부를 포함하며, 제1증폭형 광전변환소자의 전하배출부와 그 제1증폭형 광전변환소자에 인접한 제2증폭형 광전변환소자의 트랜지스터 사이에 전계차단부가 제공되며, 상기 제1 및 제2반도체층은 상기 반도체기판상에서 서로 분리되도록 형성된다.
본 발명의 증폭형 고체촬상장치는 : 증폭형 광전변환소자를 가지며, 제1도전형의 반도체기판내의 제2도전형의 제1반도체층에 형성된 이미지 센서부; 및 상기 반도체기판의 제2도전형의 제2반도체층에 형성되어, 상기 이미지 센서부를 구동하는 구동회로부를 포함한다. 이 장치에서, 상기 증폭형 광전변환소자는 상기 제1반도체층의 표면상에 제공된 반도체영역; 광전변환에 의해 발생된 신호전하가 축적되는, 제1반도체층의 표면영역의 일부분 및 제1반도체층의 표면영역의 상기 부분상에 형성된 제1게이트전극을 가진 제1게이트영역; 및 제1게이트영역에 인접한 제1반도체층의 표면영역상의 상기 부분상에 절연막을 사이에 두고 형성된 제2게이트영역을 포함하는 트랜지스터를 포함하며, 상기 반도체영역과 제1반도체층 사이의 제1게이트영역의 표면 근방부에 채널이 형성되어 신호전하에 의한 트랜지스터의 특성변화를 출력하며; 상기 제1 및 제2반도체층이 반도체 기판상에서 서로 분리되도록 형성된다.
본 발명의 일실시예에서, 상기 제1 및 제2반도체층보다 높은 불순물 농도를 가진 제2도전형의 반도체층이 제1반도체층과 반도체기판 사이 및 제2반도체층과 반도체기판 사이에 형성된다.
본 발명의 다른 실시예에서, 상기 제1 및 제2반도체층보다 높은 불순물 농도를 가진 제2도전형의 반도체층이 제1반도체층과 반도체기판 사이 및 제2반도체층과 반도체기판 사이에 형성된다.
상기한 바와같이, 본 발명의 증폭형 고체촬상장치에서는, 이미지 센서부 및 이미지 센서부를 구동하거나 또는 신호처리를 실행하는 구동회로부가 동일 반도체기판의 분리된 반도체영역들에 형성된다. 따라서, 각 영역들의 전위가 독립적으로 설정될 수 있다. 이로써 구동회로부의 구동전압이 변화될 수 있어서, 구동전압을 최적화할 수 있다. 또한, 신호처리부의 전압도 독립적으로 설정될 수 있어서, 다이나믹 레인지가 더 넓게 될 수 있다.
또한, 제1도전형의 반도체기판과 제2도전형의 제1반도체층 사이의 접합부 근방에, 제1반도체층보다 불순물 농도가 높은 제2도전형의 제2반도체층이 형성된다. 이로써, 접합부의 완전한 공지화가 방지된다. 따라서, 웰의 전위가 이미지 센서부 및 구동회로부에서 각각 균일하게 고정될 수 있다.
따라서, 본 발명에서는 이미지 센서부 및 다수의 구동회로부들에서 전위가 독립적으로 설정되고, 구동조건들이 최적화될 수 있는 증폭형 고체촬상장치를 제공할 수 있다.
본 발명의 상기한 장점 및 다른 장점들은 첨부도면들을 참조한 다음의 상세한 설명을 이해하면 당업자들에게 더욱 분명해질 것이다.
[발명의 구성 및 작용]
이하, 본 발명을 도면들을 참조하여 설명한다.
도18은 도16의 개선된 TGMIS형 화소들을 나타낸다. n형 반도체웰층(1004) 이 p형 반도체기판(1001)상에 형성된다. 제1게이트영역(1009)의 일부분으로 된 제1게이트전극(1003)이 n형 반도체웰층(1004)상에 형성된다. 제2게이트영역(1010)의 일부분으로 된 제2게이트전극(1002)이 n형 반도체웰층(1004)에 인접하도록 p형 반도체기판(1001)상에 형성된다. 또한, 제2게이트전극(1002)에 의해 포텐셜배리어가 형성될 영역이 제2게이트영역(1010)의 n형 반도체웰층들(1004) 사이에 형성된다. 제2게이트전극(1002)이 형성되기 전에 그 게이트전극(1002)에 의해 포텐셜배리어가 형성될 영역에 p형 저저항 표면채널층(1008)이 형성된다. 그후, 제1게이트전극(1003)을 게이트로 이용하는 MOS트랜지스터의 소스(1005) 및 드레인(1006)의 n+형 확산층들이 형성된다.
상기한 구조에서, 제1게이트전극(1003)을 통해 입사된 광(hν)은 n형 반도체웰층(1004)의 광전변환영역에서의 장전변환에 의해 전자-정공 쌍을 발생시키며, 그 전자는 드레인영역으로 유출된다. 정공은 n형 반도체웰층(1004)의 중간에 형성된 포텐셜배리어 및 제2게이트전극(1002)하에 형성된 포텐셜배리어에 의해 축적되어 제1게이트영역의 반도체층 및 절연층 사이의 계면에 축적되는 신호전하로 된다. 신호전하량에 따른 n형 반도체웰층(1004)의 포텐셜변화량은 소스영역(1005)의 전위변화로서 검출되며 출력신호로 간주한다.
신호전하는 제2게이트전극(1002) 하의 포텐셜배리어를 감소시킴으로써 도18에 도시된 경로를 따라 상기 저저항 표면리세트드레인(p형 저저항 표면채널층(1008))으로 용이하게 배출된다. 따라서, 축적된 신호전하는 제2게이트영역(1010)의 반도체표면과 p형 반도체기판(1001)의 중간에 형성된 포텐셜리지(ridge)(1007)에 의한 영향을 받지않고 완전하게 배출된다(리세트 동작). 포텐셜리지(1007)는 선행출원에서 분명하게 설명되어 있으므로, 여기에서 그에 대한 설명은 생략한다.
도19는 도18에 도시된 화소들을 이용한 2차원 이미지센서의 구성예를 나타 낸다. 제1게이트전극들(1003)은 도19에서 수평방향으로 공통으로 VA(i), VA(i+1)등으로 표기된 클럭라인에 접속되고, 제2게이트전극들(1702)은 수평방향으로 공통으로 VB(i), VB(i+1)등으로 표기된 클럭라인에 접속된다. 제2게이트전극(1002)은 제1게이트전극(1003)하에 형성된다. 각 화소의 제1게이트전극(1003)하의 n형 반도체웰층(1004)의 중앙 부근에 소스영역들(1005)이 형성되어 공통으로 VS및 VS(j+1)로 표기된 신호라인들에 접속된다. 드레인영역들(1006)에는 각 화소의 외주에서 드레인 단자들(1019)을 통해 전압(VD)이 공급된다. 제2게이트전극(1002)하에 리세트드레인(1008)이 형성되어, 수평방향으로 공통으로 접속되며 리 세트전압(VRD)이 공급된다.
도20은 다른 쌍의 개선된 TGMIS형 화소들을 나타낸다.
n형 반도체웰층(1014)은 p형반도체기판(1011)상에 형성된다. 제1게이트영역(1076)의 일부분으로 된 제1게이트전극(1012)이 n형 반도체웰층(1014)상에 형성되며, 제2게이트영역(1017)의 일부분으로 된 제2게이트전극(1013)이 n형 반도체웰층(1014)에 인접하도록 p형 반도체기판(1011)상에 형성된다. 그 후, 제1게이트전극(1013)을 게이트로 이용하는 MOS트랜지스터의 소스(1015) 및 드레인(1016)의 n+형 확산층들이 형성된다.
도16에 나타낸 TGMIS형 화소들을 이용하는 증폭형 고체촬상장치에서, 제2게이트전극 각각의 폭이 화소의 증가되는 화소의 갯수에 따라 감소될 때, 축적신호 전하가 배출되는 경로의 소스 및 드레인에 인가되는 전위에 의해 3차원 포텐셜리지 가 형성된다. 이로써 축적신호전하가 반도체기판(21)으로 완전하게 배출될 수 없게 된다.
그러나, 개선된 TGMIS형 화소들을 이용하는 전술한 증폭형 고체촬상장치에서는, 포텐셜리지의 형성을 억제하기 위해 제2게이트영역(1017)에 인접하게 트렌치구조(전계차단부)(1018)가 형성된다. 따라서, 소스(1015) 및 드레인(1016)에 인가되는 전계가 공간적으로 완화될 수 있어서, 축적신호전하를 반도체기판(1011)으로 배출하기 위한 채널을 확보할 수 있게 된다.
상기 트렌치구조(1018)는 제2게이트영역(1017)에 인접한 전체영역에 형성될 필요는 없다. 그 트렌치구조(1018)는 제2게이트영역(1017)에 인접한 영역의 일부분에 형성될 수 있다. 그 이유는 다음과 같다 : 축적신호전하를 제2게이트영역(1017)의 일부분으로 배출하도록 채널이 유지될 수 있다면, 축적신호전하가 완전하게 배출될 수 있기 때문이다.
도21은 도20에 도시된 화소들이 매트릭스상으로 배열되어 있는 이미지센서부를 나타낸다. 제1게이트전극들(1012)은 도21에서 수평방향으로 공통으로 VA(i), VA(i+1)등으로 표기된 클럭라인을 통해 제1수직주사회로(40)에 접속된다. 제2게이트전극들(1013)은 수평방향으로 공통으로 VB(i), VB(i+1)등으로 표기된 클럭라인을 통해 제2수직주사회로(41)에 접속된다.
각 화소의 n형 반도체웰층(1014)의 제1게이트영역(1012)의 중앙에 소스영역들(1015)이 형성된다. 상기 소스영역(1015)은 공통으로 화소들의 수직방향으로 VS및 VS(j+1)로 표기된 신호라인들에 접속된다. 드레인영역들(1016)은 해치부분으로 도시된 바와같이 각 화소의 외주에 형성되며 그의 외주에서 드레인 단자들(1019)을 통해 전압(VD)이 공급된다.
[실시예 1]
도1은 실시예 1의 증폭형 고체촬상장치의 단면도이다. 이 실시예의 증폭형 고체촬상장치는 이미지 센서부(A) 및 주변회로로서 동작하는 구동회로부(B)를 포함한다. 이미지 센서부(A)에서, 도16에 도시된 TGMIS형 화소들은 매트릭스상으로 배열된다.
실시예 1의 증폭형 고체촬상장치와 도24에 도시된 증폭형 고체촬상장치 사이의 차이점은 이미지 센서부(A) 및 구동회로부(B)가 각각 웰층들(21,120)에 분리되어 형성되는 점이다. 더 구체적으로, 웰층들(21,12)은 그 사이에 웰분리부(C)가 개재된 상태로 기판(100)의 표면상에 형성된다. 웰분리부(C)에서, 기판(100)에 n+영 역(101)을 통해 기판전위 VSUB가 인가된다. 도1에 도시된 바와같이, 웰층(120)에 p형 웰층(130)이 형성되고, p형 웰층(130)에 nMOS소스(132) 및 nMOS드레인(133)이 형성된다. 또한, 웰층(120)에 n형 웰층(140)이 형성되고, n형 웰층(140)에 pMOS소스 (142) 및 pMOS드레인(143)이 형성된다.
상기한 바와같이, 실시예 1의 대부분의 증폭형 고체촬상장치의 구조는 도24 에 도시된 것과 동일하지만, 이미지 센서부(A) 및 구동회로부(B)가 기판(100)의 표 면영역에서 전기적으로 절연된 점이 다르다. 따라서, 도24의 것과 동일한 도1의 부품들에는 도24와 동일한 참조부호로 나타내며, 그에 대한 설명은 생략한다.
구동회로부(B)에서, 전위 VL내지 VH에서 동작하는 구동신호가 얻어질 수 있 다. 더 구체적으로, 이미지센서부(A)의 기준전위(접지레벨)와 무관하게 구동회로 (B)에 대한 구동전압이 설정될 수 있다. 본 발명의 증폭형 고체촬상장치에서, "H"레벨, "L"레벨, 및 "H"레벨과 "L"레벨 사이의 "M"레벨등의 여러 전위들이 신호전하의 축적시, 독출시 및 리세트시에 두 종류의 게이트전극들(22,23)에 인가될 필요가 있다. 이미지센서부(A)와 구동회로부(B)가 동일 웰층에 형성된다면, 이미지 센서부(A)가 기준전위로 되어 있으므로 구동회로부(B)에 인가될 전압(VL)이 기준전위로 규정되어, 네가티브 전위에서는 구동이 실행될 수 없다. 이로써 구동회로부(B)의 구동조건의 자유도가 제한되는 불리한 특성을 갖게 된다. 본 발명에 따르면, 이미지 센서부(A)와 구동회로부(B)가 분리형 웰층들에 형성되므로, 상기한 바와같은 제한을 받지 않게 된다.
실시예 1에 따르면, 구동회로부(B)의 구동전압이 여러가지 레벨들로 설정될 수 있으므로, 구동조건들이 용이하게 최적화될 수 있다. 또한, 전압의 자유도가 이미지 센서부(A)에서 대폭 개선될 수 있으므로, 다이나믹 레인지를 크게 할 수 있고 검출정도를 향상시킬 수 있다.
실시예 1에서는, 구동회로부(B)로서 제2수직주사회로(41)(예컨대, 도23 참조)를 예로하여 설명하였다. 그러나, 제1수직회로, 수평구동회로등도 마찬가지로 이용될 수 있다. 구동회로부(B)에 인가되는 전압(VH)이 이미지 센서부(A)에 인가되는 전압(VH)과 다르고; 구동회로부(B)에 인가되는 전압(VL)이 이미지 센서부(A)에 인가되는 전압(VL)과 다르거나, 또는 구동회로부(B)에 인가되는 전압들(VH, VL)이 이미지 센서부(A)에 인가되는 전압들과 각각 다른 경우에, 각 회로의 전압레벨은 구동회로부(B)와 이미지 센서부(A)를 별개의 웰들에 형성함에 의해 최적화될 수 있다. 또한, 이는 다음 실시예들에도 적용된다.
[실시예 2]
도2는 도16에 도시된 TGMIS형 화소들이 매트릭스상으로 배열된 실시예 2의 증폭형 고체촬상장치의 이미지 센서부(A)와 구동회로부(B)의 단면도이다. 실시예 2에서, p-형 웰층(21)과 n형 반도체기판(100) 사이의 접합부 근방의 영역 및 p-웰층(120)과 n-형 반도체기판(100)사이의 접합부 근방의 영역에 p+형 반도체층들(110)이 각각 형성된다. p+형 반도체층들(110)은 p-형 웰층(21,120)과 동일 도전형을 가지며 p-형 웰층(21,120)보다 고농도로 된다. 다른 구성은 실시예 1의 것과 동일하다.
실시예 2의 주초에 따르면, 실시예 1에서 실현되지 않는 다음의 효과가 얻어질 수 있다. 고농도의 p+형 반도체층(110)이 없는 경우는, p-형 웰층(21) 또는 (120)과 n-형 반도체기판(100) 사이의 부분이 완전히 공지화된다. 따라서, 리세팅 동작중에 n-형 반도체기판(100)으로 배출된 전하, 열여기에 의해 발생된 전하 또는 광전변환에 의해 발생된 전하에 의해, 도3에 도시된 바와같이, 공지층에 의한 포텐셜변동이 발생된다. 그 결과, 이미지 센서부(A) 또는 구동회로부(B)의 구동조건들에 관계없이 n-층(24) 또는(140)의 전위가 변화한다. 이 때문에, 이미지 센서부(A) 또는 구동회로부(B)가 불안정한 방식으로 동작될 수 있다.
이에 대해, 고농도의 p+형반도체층들(110)이 p-형웰층(21)과 반도체기판(100) 사이의 접합부 근방의 영역 및 p-형웰층(120)과 반도체기판(100) 사이의 접합부 근방의 영역에 형성될때, p-형 웰층(21) 또는 (120)과 n-형 반도체기판(100) 사이의 부분이 완전 공지화되지 않는다. 따라서, 도4에 도시된 바와같이, 광전변환에 의해 입사된 광으로부터 변환된 신호전하에 의해서만 포텐셜이 변동하며, 이미지 센서부(A)와 구동회로부(B)의 웰들의 전위가 균일하게 고정된다. 이로써, 이미지 센서부(A) 또는 구동회로부(B)가 안정적으로 동작될 수 있다.
또한, 고전류가 급속하게 흐를때, 상기한 바와같이 형성된 p+형 반도체층(110)이 저항을 감소시키도록 작용한다. 따라서, 래치업등의 불안정한 상태가 회피될 수 있다.
p+형 반도체층(110)은 p-형 웰층(21,120)이 형성되기 전후에 고에너지 이온주입에 의해 형성될 수 있다.
도2의 각 부분의 농도 및 치수의 예는 다음과 같다.
Figure kpo00005
[실시예 3]
도5는 증폭형 고체촬상장치에 사용된 화소부분의 구조의 다른 예를 나타낸다. 실시예 3의 화소들은 접합 게이트형 FET를 가진다. 실시예 3의 화소들에서, 접합게이트로 될 고농도 p+층(60)이 도16의 제1게이트전극(22) 대신에 사용된다. 접합 게이트(60)의 전위는 리세팅 동작중에 p형 반도체기판(21)의 전위와 동일하게 되어 플로트(고정전위로 억매이지 않음)됨으로써, 신호전하(정공)의 축적에 따라 +방향으로 전위가 증대된다.
도5에서, 도16과 동일한 부품들은 도16에서와 동일한 참조부호로 나타내며, 그에 대한 설명은 생략한다.
도6은 도5에 도시된 화소들이 매트릭스상으로 배열되어 있는 실시예 3의 증폭형 고체촬상장치의 이미지 센서부(A)와 구동회로부(B)의 단면도이다. 실시예 3은 이미지 센서부(A)가 접합 게이트형 FET를 이용한 TGMIS형 화소들로 구성된 점에서 실시예 1,2와 다르다. 실시예 1,2의 것들과 동일한 부품들은 그 실시예들에서와 동일한 참조부호로 나타낸다.
웰(21)은 이미지 센서부(A)의 공통 영역이며 p+영역(111)을 통해 접지전위가 공급된다. 웰(120)은 구동회로부(B)의 공통 영역이다. 웰(120)과 동일 도전형을 가진 웰(130) 및 웰(130)과 반대 도전형을 가진 웰(140)이 웰(120)내에 형성된다. 웰(120)은 웰(130)에 전기적으로 접속되며 p+영역(131)을 통해 전위 VL가 공급된다. 한편, 웰(140)에는 n+형 영역(141)을 통해 전위 VH가 공급된다.
따라서, 구동회로부(B)에서는, 전위 VL내지 VH에서 동작하는 구동신호가 실시예 1 및 2에서와 같은 방식으로 얻어질 수 있다. 즉, 이미지 센서부(A)의 기준전 위(접지레벨)와 무관하게 구동회로부(B)의 구동전압이 설정될 수 있다.
실시예 3에서, 웰(21)과 기판(100) 사이 및 웰(120)과 기판(100)사이의 접합 부 근방의 영역들에 웰들(20,120)과 동일 도전형을 가지며 웰들(21,120)보다 고농 도로 된 층들(110)이 형성될 수 있다. 그러한 고농도층(110)이 형성되면, 실시예 2 에서와 동일한 효과가 얻어질 수 있다.
[실시예 4]
도7은 증폭형 고체촬상장치에 사용된 화소부분의 구조의 또 다른 예를 나타 낸다. 실시예 4의 화소들은 제어전극들로써 제공된 접합게이트형 FET를 이용한 TGMIS형이다. 도7에 도시된 구조는 제1게이트(제어게이트)전극(22)이 접합게이트로 될 고농도 ㅔ+층(60)상에 제공된다는 점에서 도5에 도시된 구조와 다르다. 다른 구조는 도5에 도시된 구조와 동일하다. 따라서, 도5에 도시된 것들과 동일한 도7의 부품들은 도5의 것들과 동일한 참조부호로 나타낸다.
접합 게이트(60)의 전위는 리세팅동작중에 p형 기판(21)의 것과 동일하도록 되며 제1게이트(22)로의 전위의 인가중에 적절한 값으로 리세트된다. 그 후, 상기 전위는 신호전하(정공)의 축적에 따라 +방향으로 증대된다.
도8은 도7에 도시된 화소들이 매트릭스상으로 배열된 실시예 4의 증폭형 고체촬상장치의 이미지 센서부(A) 및 구동회로부(B)의 단면도이다. 실시에 4에서, 이미지 센서부(A)는 제어전극으로써 제공된 접합게이트형 FET를 이용한 TGMIS형 화소들로 구성된다. 실시예 4는 이점에서 실시예 1, 2 및 3과 다르다. 실시예들 1, 2 및 3의 것들과 동일한 실시예 4의 부품들은 실시예들 1, 2 및 3의 것들과 동일한 참조부호들로 나타낸다.
실시에 4에서는, 도8에 도시된 바와같이, 웰(21)과 기판(100) 사이 및 웰(120)과 기판(100) 사이의 접합부 근방의 영역들에 웰들(21,120)과 동일한 도전형을 가지며 그 웰들(21,120)보다 고농도로 된 층들(110)이 형성된다. 상기 고농도층(110)이 형성되면, 실시예 2에서와 동일한 효과들이 얻어질 수 있다.
[실시예 5]
도9는 도18에 도시된 표면 리세트 드레인 구조를 가진 TGMIS형 화소들이 매트릭스상으로 배열된 실시예 5의 증폭형 고체촬상장치의 이미지 센서부(A)와 구동회로부(B)의 단면도이다. 실시예 5는 이미지 센서부(A)의 화소들이 제2게이트 영역하의 기판표면상에 리세트 드레인(1008)을 형성하는 점에서 실시예 1과 다르다. 도 1에 도시된 것들과 동일한 도9의 부품들은 도9의 것들과 동일한 참조부호로써 나타낸다.
웰(21)은 이미지 센서부(A)의 공통 영역이며 p+영역(111)을 통해 접지전위가 공급된다. 웰(127)은 구동회로부(B)의 공통 영역이다. 웰(120)과 동일 도전형을 가진 웰(130) 및 웰(130)과 반대 도전형을 가진 웰(140)이 웰(127)내에 형성된다. 웰(120)은 웰(130)에 전기적으로 접속되며 p+영역(131)을 통해 전위 VL가 공급된다. 한편, 웰(140)에는 n+형 영역(141)을 통해 전위 VH가 공급된다.
따라서, 구동회로부(B)에서, 실시예 1 및 2와 같은 방식으로 전위 VL내지 VH에서 동작하는 구동신호가 얻어질 수 있다. 즉, 이미지 센서부(A)의 기준전위(접지레벨)와 무관하게 구동회로부(B)에 구동전압이 설정될 수 있다.
실시예 5에서, 웰(21)과 기판(100) 사이 및 웰(120)과 기판(100) 사이의 접합부 근방의 영역들에 웰들(21,120)과 동일한 도전형을 가지며 그 웰들(21,120)보다 고농도로 된 층들(110)이 형성될 수 있다. 상기 고농도층(110)이 형성되면, 실시예 2에서와 동일한 효과들이 얻어질 수 있다.
[실시예 6]
도10은 도20에 도시된 바와같이 트렌치 구조를 가진 TGMIS형 화소들이 매트릭스상으로 배열된 실시예 6의 증폭형 고체촬상장치의 이미지 센서부(A) 및 구동회로부(B)의 단면도이다. 실시예 6은 이미지 센서부(A)의 화소들의 제2게이트영역(23) 근방의 기판 표면 부분에 트렌치 구조(1018)가 형성되는 점에서 실시예 1과 다르다. 실시예 1의 것들과 동일한 실시예 6의 부품들은 실시예 1의 것들과 동일한 참조부호들로 나타낸다.
웰(21)은 이미지 센서부(A)의 공통 영역이며 p+영역(111)을 통해 접지전위가 공급된다. 웰(120)은 구동회로부(B)의 공통 영역이다. 웰(120)과 동일 도전형을 가진 웰(130) 및 웰(130)과 반대 도전형을 가진 웰(140)이 웰(120)내에 형성된다. 웰(120)은 웰(130)에 전기적으로 접속되며 p+영역(131)을 통해 전위 VL가 공급된다. 한편, 웰(140)에는 n+형 영역(141)을 통해 전위 VH가 공급된다.
따라서, 구동회로부(B)에서, 실시예 1 및 2와 같은 방식으로 전위 VL내지 VH에서 동작하는 구동신호가 얻어질 수 있다. 즉, 이미지 센서부(A)의 기준전위(접지레벨)와 무관하게 구동회로부(B)의 구동전압이 설정될 수 있다.
실시예 6에서, 웰(21)과 기판(100) 사이 및 웰(120)과 기판(100) 사이의 접합부 근방의 영역들에 웰들(21,120)과 동일한 도전형을 가지며 그 웰들(21,120)보다 고농도로 된 층들(110)이 형성될 수 있다. 상기 고농도층(110)이 형성되면, 실시예 2에서와 동일한 효과들이 얻어질 수 있다.
[실시예 7]
도11은 도22에 도시된 BDMIS형 화소들이 매트릭스상으로 배열된 실시예 7의 증폭형 고체촬상장치의 이미지 센서부(A) 및 구동회로부(B)의 단면도이다. 실시예 7은 이미지 센서부(A)의 화소들이 드레인으로서 기판(100)을 이용하는 점에서 실시에 5와 다르다. 실시예 5의 것들과 동일한 실시예 7의 부품들은 실시예 5의 것들과 동일한 참조부호들로 나타낸다.
웰(21)은 이미지 센서부(A)의 공통 영역이며 p+영역(111)을 통해 접지전위가 공급된다. 웰(120)은 구동회로부(B)의 공통 영역이다. 웰(120)과 동일 도전형을 가진 웰(130) 및 웰(120)과 반대 도전형을 가진 웰(140)이 웰(120)내에 형성된다. 웰(120)은 웰(130)에 전기적으로 접속되며 p+영역(131)을 통해 전위 VL가 공급된다. 한편, 웰(140)에는 n+형 영역(141)을 통해 전위 VH가 공급된다.
따라서, 구동회로부(B)에서, 실시에 1 및 2와 같은 방식으로 전위 VL내지 YH에서 동작하는 구동신호가 얻어질 수 있다. 즉, 이미지 센서부(A)의 기준전위(접지레벨)와 무관하게 구동회로부(B)에 구동전압이 설정될 수 있다.
실시예 7에서, 웰(21)과 기판(100) 사이 및 웰(120)과 기판(100) 사이의 접합부 근방의 영역들에 웰들(21,120)과 동일한 도전형을 가지며 그 웰들(21,120)보다 고농도로 된 층들(110)이 형성된다. 상기 고농도층(110)이 형성되면, 실시예 2에서와 동일한 효과들이 얻어질 수 있다.
상기한 바와같이, 본 발명의 증폭형 고체촬상장치에서는, 이미지 센서부 및 그 이미지 센서부를 구동하거나 또는 신호 처리를 실행하는 구동회로부가 동일 반도체기판의 별도의 반도체영역들에 형성된다. 따라서, 각 영역들의 전위가 독립적으로 설정될 수 있다. 이로써, 구동회로부에서 구동전압이 변화될 수 있으므로, 구동전압이 최적화될 수 있다. 또한, 신호처리부에서 전압의 자유도가 크게 향상됨으로써, 다이나믹 레인지가 커지게 된다. 이로써 화소특성이 우수한 증폭형 고체촬상장치를 실현할 수 있다.
본 발명의 정신과 범위를 벗어나지 않고 당업자들에 의해 여러가지 다른 개조가 용이하게 실시될 수 있다. 따라서, 첨부된 특허청구의 범위는 본 명세서의 설명내용으로 제한되지 않고, 더 넓게 해석되어야 한다.

Claims (8)

  1. 증폭형 광전변환소자를 가지며, 제1도전형의 반도체기판내의 제2도전형의 제1반도체층에 형성된 이미지 센서부; 및 상기 반도체기판의 제2도전형의 제2반도체층에 형성되어, 상기 이미지 센서부를 구동하는 구동회로부를 포함하며, 상기 증폭형 광전변환소자가 : 상기 제1반도체층의 표면으로 입사되는 광으로부터 발생된 신호전하를 축적하여 그 축적된 신호전하에 따른 전기신호의 변화를 출력하는 트랜지스터; 및 상기 트랜지스터에 인접하게 제공되어, 상기 제1반도체층의 일부분, 상기 제1반도체층의 일부분상에 형성된 제1절연막; 및 상기 제1절연막상에 제공된 게이트전극을 포함하며, 상기 축적된 신호전하를 상기 게이트전극에 인가되는 전압에 따라 제1반도체층의 표면에서 제1반도체층의 내부로 이동시키는 게이트전극을 가진 게이트영역을 포함하며, 상기 제1반도체층에 형성된 이미지 센서부와 상기 제2반도체층에 형성된 구동회로부가 상기 반도체기판상에서 서로 분리되도록 형성되는 증폭형 고체촬상장치.
  2. 증폭형 광전변환소자를 가지며, 제1도전형의 반도체기판내의 제2도전형의 제1반도체층에 형성된 이미지 센서부; 및 상기 반도체기판의 제2도전형의 제2반도체층에 형성되어, 상기 이미지 센서부를 구동하는 구동회로부를 포함하며, 상기 증폭형 광전변환소자가 : 광전변환에 의해 발생된 신호전하가 축적되는 제1반도체층의 표면영역의 일부분과 제1반도체층의 표면영역상에 형성된 제1게이트전극을 갖는 제1게이트영역; 및 제1반도체층의 표면상에 상기 제1반도체층보다 높은 불순물농도를 가진 층으로 형성된 소스 및 드레인을 포함하는 트랜지스터; 및 상기 제1게이트영역에 인접한 제1반도체층의 표면영역의 일부분과 상기 제1반도체층의 표면영역 표면영역에 절연층을 사이에 두고 제1게이트전극과 인접하도록 형성된 제2게이트전극을 가진 제2게이트영역; 및 상기 제1반도체층의 표면방향을 따라 제1 및 제2게이트전극에 인접한 부분에서 소정거리를 두고 있는, 상기 제1반도체기판의 표면상의 일부분에 상기 제1반도체층보다 높은 불순물 농도를 가진 층으로 형성된 전하배출용 제2드레인을 갖는 전하배출부를 포함하며, 상기 축적된 신호전하는 상기 전하배출용 제2드레인으로 배출되며, 상기 제1반도체층에 형성된 이미지 센서부와 상기 제2반도체층에 형성된 구동회로부가 반도체기판상에서 서로 분리되도록 형성되는 증폭형 도체촬상장치.
  3. 제1도전형의 반도체기판내의 제2도전형의 제1반도체층에 형성되어, 1차원 또는 2차원으로 배열된 다수의 증폭형 광전변환소자를 가진 이미지 센서부; 및 상기 반도체기판의 제2도전형의 제2반도체층에 형성되어, 상기 이미지 센서부를 구동하는 구동회로부를 포함하며, 상기 증폭형 광전변환소자가 각각 : 광전변환에 의해 발생된 신호전하가 축적되는, 제1반도체층의 표면영역의 일부분 및 제1반도체층의 표면영역상에 형성된 제1게이트전극을 가진 제1게이트영역; 및 상기 제1반도체층보다 높은 불순물농도를 가진 층으로 되어, 제1반도체층의 표면상에 형성된 소스 및 드레인을 포함하는 트랜지스터; 및 상기 제1게이트영역에 인접한 제1반도체층의 표면영역의 일부분 및 상기 반도체층의 표면영역에 절연막을 사이에 두고 제1게이트전극과 인접하도록 형성된 제2게이트전극을 가진 제2게이트영역을 포함하며 , 상기 제1게이트영역에 축적된 신호전하를 제2게이트영역을 통해 제1반도체층으로 배출하는 전하배출부를 포함하며, 제1증폭형 광전변환소자의 전하배출부와 그 제1증폭형 광전변환소자에 인접한 제2증폭형 광전변환소자의 트랜지스터 사이에 전계차단부가 제공되며, 상기 제1반도체층에 형성된 이미지 센서부와 상기 제2반도체층에 형성된 구동회로부가 반도체기판상에서 서로 분리되도록 형성되는 증폭형 고체촬상장치.
  4. 증폭형 광전변환소자를 가지며, 제1도전형의 반도체기판내의 제2도전형의 제1반도체층에 형성된 이미지 센서부; 및 상기 반도체기판의 제2도전형의 제2반도체층에 형성되어, 상기 이미지 센서부를 구동하는 구동회로부를 포함하며, 상기 증폭형 광전변환소자가 : 상기 제1반도체층의 표면상에 제공된 반도체영역; 광전변환에 의해 발생된 신호전하가 축적되는, 제1반도체층의 표면영역의 일부분 및 제1반도체층의 표면영역의 상기 부분상에 형성된 제1게이트전극을 가진 제1게이트영역; 및 제1게이트영역에 인접한 제1반도체층의 표면영역상의 상기 부분상에 절연막을 사이에 두고 형성된 제2게이트영역을 포함하는 트랜지스터를 포함하며, 상기 반도체영역과 제1반도체층 사이의 제1게이트영역의 표면 근방부에 채널이 형성되어 신호전하에 의한 트랜지스터의 특성변화를 출력하며; 상기 제1반도체층에 형성된 이미지 센서부와 상기 제2반도체층에 형성된 구동회로부가 반도체기판상에서 서로 분리되도록 형성되는 증폭형 고체촬상장치.
  5. 제1항에 있어서, 상기 제1및 제2반도체층보다 높은 불순물 농도를 가진 제2도전형의 반도체층이 제1반도체층과 반도체기판 사이 및 제2반도체층과 반도체기판 사이에 형성되는 증폭형 고체촬상장치.
  6. 제2항에 있어서, 상기 제1 및 제2반도체층보다 높은 불순물 농도를 가진 제2도전형의 반도체층이 제1반도체층과 반도체기판 사이 및 제2반도체층과 반도체기판 사이에 형성되는 증폭형 고체촬상장치.
  7. 제3항에 있어서, 상기 제1 및 제2반도체층보다 높은 불순물 농도를 가진 제2도전형의 반도체층이 제1반도체층과 반도체기판 사이 및 제2반도체층과 반도체기판 사이에 형성되는 증폭형 고체촬상장치.
  8. 제4항에 있어서, 상기 제1 및 제2반도체층보다 높은 불순물 농도를 가진 제2도전형의 반도체층이 제1반도체층과 반도체기판 사이 및 제2반도체층과 반도체기판 사이에 형성되는 증폭형 고체촬상장치.
KR1019970002381A 1996-03-12 1997-01-23 증폭형고체촬상소자 KR100262286B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP96055234 1996-03-12
JP96-055234 1996-03-12
JP8055234A JPH09246514A (ja) 1996-03-12 1996-03-12 増幅型固体撮像装置

Publications (2)

Publication Number Publication Date
KR970067922A KR970067922A (ko) 1997-10-13
KR100262286B1 true KR100262286B1 (ko) 2000-07-15

Family

ID=12992924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002381A KR100262286B1 (ko) 1996-03-12 1997-01-23 증폭형고체촬상소자

Country Status (3)

Country Link
US (1) US6023293A (ko)
JP (1) JPH09246514A (ko)
KR (1) KR100262286B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024595B2 (ja) * 1997-07-04 2000-03-21 日本電気株式会社 固体撮像装置およびその製造方法
JP4109743B2 (ja) * 1998-03-19 2008-07-02 株式会社東芝 固体撮像装置
JP3457551B2 (ja) * 1998-11-09 2003-10-20 株式会社東芝 固体撮像装置
US6825878B1 (en) * 1998-12-08 2004-11-30 Micron Technology, Inc. Twin P-well CMOS imager
JP3667214B2 (ja) 2000-08-25 2005-07-06 キヤノン株式会社 固体撮像装置およびその駆動方法
US6504196B1 (en) 2001-08-30 2003-01-07 Micron Technology, Inc. CMOS imager and method of formation
US6545303B1 (en) * 2001-11-06 2003-04-08 Fillfactory Method to increase conversion gain of an active pixel, and corresponding active pixel
EP1341377B1 (en) * 2002-02-27 2018-04-11 Canon Kabushiki Kaisha Signal processing device for image pickup apparatus
KR20030096659A (ko) * 2002-06-17 2003-12-31 삼성전자주식회사 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법
JP4016192B2 (ja) * 2002-08-19 2007-12-05 ソニー株式会社 固体撮像装置とその製造方法
US20070210342A1 (en) * 2003-02-26 2007-09-13 Dialog Imaging Systems Gmbh Vertical charge transfer active pixel sensor
US20040164321A1 (en) * 2003-02-26 2004-08-26 Dialog Semiconductor Vertical charge transfer active pixel sensor
JP4276879B2 (ja) * 2003-04-28 2009-06-10 オリンパス株式会社 撮像素子
JP5130504B2 (ja) * 2003-07-02 2013-01-30 新世代株式会社 情報処理装置、情報処理方法、プログラム及び記憶媒体
US7119393B1 (en) * 2003-07-28 2006-10-10 Actel Corporation Transistor having fully-depleted junctions to reduce capacitance and increase radiation immunity in an integrated circuit
JP4510414B2 (ja) * 2003-09-12 2010-07-21 キヤノン株式会社 光電変換装置
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US7601992B2 (en) * 2004-03-17 2009-10-13 Matsushita Electric Works, Ltd. Light detecting element and control method of light detecting element
JP2006032688A (ja) * 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置
JP4691990B2 (ja) * 2005-01-05 2011-06-01 ソニー株式会社 固体撮像装置及びその製造方法
KR100755662B1 (ko) * 2005-06-23 2007-09-05 삼성전자주식회사 반도체 집적 회로 소자 및 그 제조 방법
US20070069260A1 (en) * 2005-09-28 2007-03-29 Eastman Kodak Company Photodetector structure for improved collection efficiency
US7875916B2 (en) * 2005-09-28 2011-01-25 Eastman Kodak Company Photodetector and n-layer structure for improved collection efficiency
JP4655898B2 (ja) * 2005-11-15 2011-03-23 日本ビクター株式会社 固体撮像装置
US7728277B2 (en) * 2005-11-16 2010-06-01 Eastman Kodak Company PMOS pixel structure with low cross talk for active pixel image sensors
JP4859542B2 (ja) * 2006-06-06 2012-01-25 パナソニック株式会社 Ｍｏｓ型固体撮像装置及びｍｏｓ型固体撮像装置の製造方法
US20080136945A1 (en) * 2006-12-06 2008-06-12 Altasens, Inc. Apparatus and method for reducing dark current
JP2008153997A (ja) * 2006-12-18 2008-07-03 Matsushita Electric Ind Co Ltd 固体撮像装置、カメラ、車両、監視装置及び固体撮像装置の駆動方法
JP5375142B2 (ja) * 2009-02-05 2013-12-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5054183B2 (ja) * 2010-07-30 2012-10-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
US9099523B2 (en) * 2012-11-02 2015-08-04 Texas Instruments Incorporated ESD protection circuit with isolated SCR for negative voltage operation
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR20200018863A (ko) * 2018-08-13 2020-02-21 삼성전자주식회사 반도체 장치
JP2022133698A (ja) * 2021-03-02 2022-09-14 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151734A (ja) * 1992-10-31 1994-05-31 Sony Corp 半導体装置
JPH06236985A (ja) * 1993-02-12 1994-08-23 Matsushita Electron Corp 固体撮像装置
KR960002874A (ko) * 1994-06-29 1996-01-26 쯔지 하루오 증폭형 광전변환소자, 이를 이용한 증폭형 고체촬상장치. 및 증폭형 광전변환소자의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3340159B2 (ja) * 1992-04-23 2002-11-05 積水化学工業株式会社 接着剤組成物
US5486711A (en) * 1993-06-25 1996-01-23 Nikon Corporation Solid-state image sensor with overlapping split gate electrodes
JPH08250697A (ja) * 1995-03-10 1996-09-27 Sharp Corp 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置
JPH09213921A (ja) * 1996-02-05 1997-08-15 Sharp Corp 増幅型固体撮像素子及び増幅型固体撮像装置
JPH09246512A (ja) * 1996-03-06 1997-09-19 Sharp Corp 増幅型固体撮像素子
JPH09246516A (ja) * 1996-03-13 1997-09-19 Sharp Corp 増幅型固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151734A (ja) * 1992-10-31 1994-05-31 Sony Corp 半導体装置
JPH06236985A (ja) * 1993-02-12 1994-08-23 Matsushita Electron Corp 固体撮像装置
KR960002874A (ko) * 1994-06-29 1996-01-26 쯔지 하루오 증폭형 광전변환소자, 이를 이용한 증폭형 고체촬상장치. 및 증폭형 광전변환소자의 제조방법

Also Published As

Publication number Publication date
US6023293A (en) 2000-02-08
KR970067922A (ko) 1997-10-13
JPH09246514A (ja) 1997-09-19

Similar Documents

Publication Publication Date Title
KR100262286B1 (ko) 증폭형고체촬상소자
US9711561B2 (en) Solid-state imaging device and camera including discrete trench isolation structure
EP0978878B1 (en) Solid-state imaging device and method of detecting optical signals using the same
US8134190B2 (en) Image pickup apparatus and image pickup system
KR100203792B1 (ko) 증폭형 광전변환소자, 이를 이용한 증폭형 고체촬상장치 및 증폭형 광전변환소자의 제조방법
US6677627B2 (en) Solid state imaging device, method of manufacturing the same, and solid state imaging system
KR100218773B1 (ko) 고체촬상장치
US4733286A (en) Semiconductor photoelectric converting device
KR980012585A (ko) 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법
JPH11195778A (ja) 固体撮像素子及び固体撮像素子による光信号検出方法
US20090144354A1 (en) Imaging device
KR100280014B1 (ko) 증폭형 광전변환소자 및 그의 제조방법 및 증폭형 고체촬상장치
KR100245245B1 (ko) 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치
EP0174133B1 (en) A solid-state image sensor
JPH10335622A (ja) 光電変換装置
JP7482447B2 (ja) フォトディテクタ、フォトディテクタアレイおよび駆動方法
KR20010061353A (ko) 씨모스 이미지센서 및 그 제조방법
US5774182A (en) Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor
KR100261349B1 (ko) 신호 전하를 제어하는 트랜지스터를 갖는 증폭형 고체촬상소자 및 그의 제조방법
KR100204914B1 (ko) 고체촬상소자의 신호검출장치
JP3574370B2 (ja) 固体撮像装置及びその駆動方法
JP3875223B2 (ja) 固体撮像装置及びその駆動方法
KR20020027021A (ko) 씨모스 이미지 센서
GB2248341A (en) Infra-red radiation imaging device arrangements
JP2008277787A (ja) 電荷転送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee