JPH11195778A - 固体撮像素子及び固体撮像素子による光信号検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は固体撮像素子による光検出方法に関
し、光発生電荷の表面捕獲或いは散乱に起因する雑音を
低減し、分光感度特性や変換効率の向上を図るととも
に、直線性に優れた光電変換特性を得る。 【解決手段】 光照射によってウエル領域１５内に発生
した光発生正孔をウエル領域１５内に形成した絶縁ゲー
ト型電界効果トランジスタのソース拡散領域１６の近辺
に埋め込まれた、ウエル領域１５よりも高い不純物濃度
を有する高濃度埋込層２５に導いて蓄積させ、蓄積した
光発生正孔の量により絶縁ゲート型電界効果トランジス
タの閾値を変化させ、閾値の変化量を受光量として検出
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子及び
固体撮像素子による光信号検出方法に関し、より詳しく
は、ビデオカメラ、電子カメラ、画像入力カメラ、スキ
ャナー、又はファクシミリ等に用いられる閾値電圧変調
方式のＭＯＳ型固体撮像素子及び固体撮像素子による光
信号検出方法に関する。

【０００２】

【従来の技術】半導体イメージセンサは量産性に優れて
いるため、パターンの微細化技術の進展に伴い、ほとん
どの画像入力デバイス装置に適用されている。なかで
も、ＣＣＤ（電荷結合素子）は光感度が高く、ノイズレ
ベルが低いため、ビデオカメラやファクシミリ等代表的
な画像装置に多く採用されている。

【０００３】しかし、ＣＣＤ（電荷結合素子）には以下
のような問題があり、これらの問題に応えられる技術の
開発が望まれている。即ち、 消費電力、動作電圧が高い、 ＣＭＯＳデバイス等の半導体素子と異なり、複雑な製
造技術を必要とするため、生産コストが高い、 製造技術がＣＭＯＳデバイス等の半導体素子と異なっ
ているため、ＣＣＤ内に複雑な周辺回路を作り込みにく
い。

【０００４】このような状況に加え、近年、固体撮像素
子の応用市場が拡大してきており、ＭＯＳ型固体撮像素
子が見直されるようになってきている。また、半導体微
細化技術によりサブミクロン以下のデバイスを作成する
ことが可能になってきている。一方、イメージセンサ本
体の特性については、ＭＯＳ型イメージセンサとＣＣＤ
イメージセンサとの性能差は大きく、特に、ＭＯＳ型イ
メージセンサにおいてランダム雑音特性や固定雑音特性
の改善が必要とされており、根本的な性能向上が望まれ
ていた。

【０００５】これに対して、マイクロレンズ技術の進歩
により光電変換部を局所化でき、且つ微細化技術により
画素毎に２〜３トランジスタからなる増幅回路が集積で
きるようになり感度の向上を図ることができた。このた
め、Ｘ，Ｙの２つのうち１つのＭＯＳスイツチ部で発生
する熱雑音（ｋＴＣ雑音）や素子ばらつきによって生じ
る固定パターン雑音を回路的にある程度低減させること
が可能となった。

【０００６】このような点から、ＣＭＯＳ技術による微
細なトランジスタ増幅回路を受光デバイスの画素内に形
成した、いわゆるアクティブＣＭＯＳイメージセンサが
注目されている。アクティブＣＭＯＳイメージセンサ
は、通常のＣＭＯＳ技術以外の特殊な製造技術を必要と
しないため、ＣＭＯＳ周辺回路を受光部分と同一のチッ
プに集積化し易く、安価に製造できる。また、消費電
力、及び動作電圧が小さいという特長を有する。

【０００７】このため、将来、複雑な信号処理回路を搭
載したワンチップカメラの実現にむけて大いに期待され
ている。アクティブＣＭＯＳイメージセンサ素子の改良
型として以下の具体例が挙げられる。即ち、ＣＭＤ（Ch
arge Modulation Device：電荷変調素子）型固体撮像素
子は特開昭６０−１４０７５２号公報，特開昭６０−２
０６０６３号公報，特開平６−１２０４７３号公報等に
公開されている。この素子は光電変換素子構造にＣＣＤ
的な特徴を取り入れた素子であり、また、開口率を向上
させるためＭＯＳトランジスタのゲート電極をフォトゲ
ート電極構造としている。光励起によって発生した電荷
をＭＯＳトランジスタのフォトゲート電極下のゲート酸
化膜とＳｉ層の界面に蓄積させて、電流制御を行うもの
である。電荷の掃出を完全空乏化モードで行うため、ト
ランジスタの熱雑音特性を改善できる。

【０００８】また、ＢＣＭＤ（Bulk Charge Modulated
Device）型固体撮像素子は特開昭６４−１４９５９号公
報等に公開されている。図１３（ａ）に示すように、こ
の素子も開口率を向上させるためＭＯＳトランジスタの
ゲート電極７をフォトゲート電極構造とし、フォトゲー
ト電極７下のＮ層２上に光発生電荷の蓄積層３を設けて
いる。この場合、フォトゲート電極７直下のチャネル領
域よりも基板１側に光発生電荷の蓄積層３を設けて、光
発生電荷がフォトゲート電極７下のＮ層９と接するゲー
ト酸化膜６の界面にトラップされるのを抑制し、それに
起因するノイズを抑制している。なお、図１３（ａ）
中、符号２はＮ層、４はソース拡散領域、５はドレイン
拡散領域、８は定電流電源である。

【０００９】さらに、閾値電圧変調方式の固体撮像素子
は特開平２−３０４９７３号公報に公開されている。こ
の素子においては、リングゲート電極構造を有し、リン
グゲート電極構造の中央部にソース拡散領域が形成さ
れ、リングゲート電極を囲むようにドレイン拡散領域が
形成されている。この場合、ドレイン拡散領域が埋込み
フォトダイオードの高濃度不純物拡散層を兼ねている。
受光部をトランジスタ領域の外に設けたこと、及びチャ
ネル幅方向の一部のチャネル幅領域下のウエル領域内に
ソース拡散領域からドレイン拡散領域にわたって信号電
荷に対してポテンシャルの低いところを一か所設けたこ
とを特徴としている。

【００１０】この素子では、埋込みフォトダイオードに
光を照射して電荷を発生させ、埋込みフォトダイオード
への光発生電荷の蓄積により基板バイアス効果を利用し
て閾値を制御する。特に、微弱な強度の光照射であって
光発生電荷の数が少ない場合に有効であり、信号電荷に
対してポテンシャルの低いところに光発生電荷を集めて
感度の不均一を抑え、固定パターン雑音の抑制を図って
いる。

【００１１】

【発明が解決しようとする課題】しかしながら、ＣＭＤ
型固体撮像素子では、光電変換に用いる電荷が半導体表
面付近に存在するため、表面での電荷捕獲或いは散乱に
よるランダム雑音成分は除去しきれないという問題があ
る。ＢＣＭＤ型固体撮像素子では、図１３（ａ）に示す
ように、電荷蓄積層３がフォトゲート電極７下のチャネ
ル領域全域に存在するため、トランジスタを十分に飽和
させることが難しく、図１３（ｂ）に示すように、電流
−電圧特性が三極管領域特性となってしまう。このた
め、ソースフォロワで光発生電荷を電圧に変換する上で
十分な直線性が得られないという問題がある。

【００１２】また、電荷蓄積層３内でのキャリア分布は
フォトゲート電極７下のチャネル領域全体に散在し、チ
ャネル領域全体が電流変調に寄与するので、注入電荷量
に対するポテンシャル変調の線型性に乏しく、かつ電荷
検出容量も比較的大きいため変換効率も劣るという問題
がある。さらに、ＣＭＤ型及びＢＣＭＤ型固体撮像素子
はフォトゲート電極構造ということで共通し、受光部の
ＭＯＳ構造固有の入射光の多重干渉による分光感度特性
の劣化の問題がある。

【００１３】さらに、フォトゲート電極構造では、製造
工程上、透光性を有する薄いポリシリコン膜からなるフ
ォトゲート電極の形成が必要となる等、特殊で複雑な製
造プロセスが要求されるという問題もある。一部のチャ
ネル幅領域下のウエル内に信号電荷に対してポテンシャ
ルの低いところを一か所設けた固体撮像素子では、その
ポテンシャルの低いところを、一部のチャネル幅領域下
のウエル領域内であってソース拡散領域からドレイン拡
散領域にわたって設けているため、電流−電圧特性が三
極管領域の特性となり、ソースフォロワで光発生電荷を
電圧に変換する上で十分な直線性が得られないという問
題がある。

【００１４】本発明は、上述の事情に鑑みてなされたも
のであり、光発生電荷の表面捕獲或いは散乱に起因する
雑音を低減し、分光感度特性や変換効率の向上を図ると
ともに、直線性に優れた光電変換特性を得ることがで
き、また、ＣＭＯＳの製造技術と同じ製造技術を用いて
受光部を作成することができる固体撮像素子及び固体撮
像素子による光検出方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は固体撮像素子に係り、受光ダイオ
ードと光信号検出用の絶縁ゲート型電界効果トランジス
タとを備えた単位画素が複数配列された固体撮像素子に
おいて、前記受光ダイオードは、一導電型の半導体基板
上の反対導電型の半導体層に形成された一導電型のウエ
ル領域と、前記ウエル領域の表層に形成された反対導電
型の不純物拡散領域とを有し、前記絶縁ゲート型電界効
果トランジスタは、前記ウエル領域の表層に前記不純物
拡散領域と一体的に形成された反対導電型のドレイン拡
散領域と、前記ウエル領域の表層に前記ドレイン拡散領
域と間隔を置いて形成された反対導電型のソース拡散領
域と、前記ドレイン拡散領域と前記ソース拡散領域との
間のウエル領域上にゲート絶縁膜を介して形成されたゲ
ート電極と、前記ゲート電極下のウエル領域の表層の電
流担体が移動する、反対導電型の不純物層を有するチャ
ネル領域と、前記チャネル領域の下のウエル領域内のソ
ース拡散領域の近辺に前記ウエル領域よりも高い不純物
濃度を有する一導電型の高濃度埋込層とを有することを
特徴としている。

【００１６】請求項２の発明は、請求項１に記載の固体
撮像素子に係り、前記高濃度埋込層はチャネル幅方向全
域にわたって形成されていることを特徴としている。請
求項３の発明は、請求項１又は２に記載の固体撮像素子
に係り、前記ソース拡散領域の近辺は、前記ドレイン拡
散領域から前記ソース拡散領域に至るチャネル長方向の
一部領域であって、前記ソース拡散領域側であることを
特徴としている。

【００１７】請求項４の発明は、請求項１乃至３のいず
れかに記載の固体撮像素子に係り、前記ゲート電極はリ
ング状を有し、前記ソース拡散領域は前記ゲート電極の
中央部の前記ウエル領域の表層に形成されており、前記
ドレイン拡散領域は前記ゲート電極を囲むように前記ウ
エル領域の表層に形成されており、前記高濃度埋込層は
前記ソース拡散領域を囲むように前記ウエル領域内に形
成されていることを特徴としている。

【００１８】請求項５の発明は、請求項１乃至４のいず
れかに記載の固体撮像素子に係り、前記絶縁ゲート型電
界効果トランジスタのゲート電極及びその周辺は遮光さ
れていることを特徴としている。請求項６の発明は、請
求項１乃至５のいずれかに記載の固体撮像素子に係り、
前記絶縁ゲート型電界効果トランジスタのソース拡散領
域に負荷回路が接続されてソースフォロワ回路を構成し
ていることを特徴としている。

【００１９】請求項７の発明は、請求項６に記載の固体
撮像素子に係り、前記ソースフォロワ回路のソース出力
は映像信号出力に接続されていることを特徴としてい
る。請求項８の発明は、請求項１乃至７のいずれかに記
載の固体撮像素子に係り、前記単位画素は行方向及び列
方向に並んでいることを特徴としている。請求項９の発
明は、請求項８に記載の固体撮像素子に係り、前記行方
向に並ぶ前記各単位画素の絶縁ゲート型電界効果トラン
ジスタのドレイン拡散領域がともに接続され、前記行毎
にドレイン電圧を送るドレイン電圧供給線と、前記行方
向に並ぶ前記各単位画素の絶縁ゲート型電界効果トラン
ジスタのゲート電極がともに接続され、前記行毎に垂直
走査信号を伝える垂直走査信号供給線と、前記列方向に
並ぶ前記各単位画素の絶縁ゲート型電界効果トランジス
タのソース拡散領域がともに接続された、前記列毎に設
けられた複数の垂直出力線と、前記各垂直出力線がそれ
ぞれ接続された光検出信号入力端子と、光検出信号出力
端子と、水平走査信号入力端子とを有し、前記列毎に設
けられたスイッチと、 前記各スイッチの光検出信号出
力端子がともに接続された共通の水平出力線と、前記複
数の垂直出力線のうちの一つを選択する水平走査信号を
前記スイッチの水平走査信号入力端子に伝える水平走査
信号供給線と、前記ドレイン電圧供給線が接続され、行
毎に選択的にドレイン電圧を供給するドレイン電圧駆動
走査回路と、前記垂直走査信号供給線が接続され、行毎
に選択的に垂直走査信号を供給する垂直走査信号駆動走
査回路と、前記水平走査信号供給線が接続され、列毎に
選択的に水平走査信号を供給する水平走査信号駆動走査
回路と、前記水平出力線に接続され、前記駆動走査回路
により選択された一つの前記絶縁ゲート型電界効果トラ
ンジスタとの間でソースフォロワを形成する負荷回路
と、前記ソースフォロワのソース出力に接続された映像
信号出力とを有することを特徴としている。

【００２０】請求項１０の発明は、請求項１乃至９のい
ずれかに記載の固体撮像素子に係り、前記固体撮像素子
は一つの前記半導体基板に形成されていることを特徴と
している。請求項１１の発明は、固体撮像素子による光
信号検出方法に係り、光照射によってｐ型のウエル領域
内に発生した電子及び正孔のうち該光発生正孔を前記ウ
エル領域内に形成した絶縁ゲート型電界効果トランジス
タのｎ型のソース拡散領域の近辺に埋め込まれた、前記
ウエル領域よりも高濃度のｐ型の高濃度埋込層に導いて
蓄積させ、該蓄積した光発生正孔の量により前記絶縁ゲ
ート型電界効果トランジスタの閾値を変化させ、該閾値
の変化量を受光量として検出することを特徴としてい
る。

【００２１】請求項１２の発明は、固体撮像素子による
光信号検出方法に係り、光照射によってｎ型のウエル領
域内に発生した電子及び正孔のうち該光発生電子を前記
ウエル領域内に形成した絶縁ゲート型電界効果トランジ
スタのｐ型のソース拡散領域の近辺に埋め込まれた、前
記ウエル領域よりも高濃度のｎ型の高濃度埋込層に導い
て蓄積させ、該蓄積した光発生電子の量により前記絶縁
ゲート型電界効果トランジスタの閾値を変化させ、該閾
値の変化量を受光量として検出することを特徴としてい
る。

【００２２】請求項１３の発明は、固体撮像素子による
光信号検出方法に係り、請求項１乃至１０のいずれかに
記載の固体撮像素子による光信号検出方法において、前
記半導体基板、前記ウエル領域及び前記高濃度埋込層は
ｐ型であり、前記半導体層、前記不純物拡散領域、前記
ドレイン拡散領域及び前記ソース拡散領域はｎ型であ
り、前記不純物拡散領域、前記ドレイン拡散領域、前記
ゲート電極及び前記ソース拡散領域に動作電圧よりも高
い電圧を印加し、前記ウエル領域及び高濃度埋込層内の
正孔を前記半導体基板に、電子を前記不純物拡散領域、
前記ドレイン拡散領域及び前記ソース拡散領域にそれぞ
れ排出して空乏化することで画素の初期化を行い、光照
射により前記受光ダイオードのウエル領域内に正孔及び
電子を生じさせ、前記不純物拡散領域及び前記ドレイン
拡散領域に動作電圧を印加し、かつ前記ゲート電極に前
記絶縁ゲート型電界効果トランジスタのゲート領域のポ
テンシャルが前記受光ダイオードのポテンシャルよりも
低くなるような電圧を印加し、前記光発生正孔を前記ウ
エル領域内を移動させて前記高濃度埋込層に前記光発生
正孔を蓄積させ、前記ドレイン拡散領域及び前記ゲート
電極に動作電圧を印加し、前記光発生正孔が蓄積した前
記高濃度埋込層上にチャネル長方向に低電界の反転領域
を形成するとともに、前記高濃度埋込層上を除くチャネ
ル領域に前記チャネル長方向に高電界領域を形成し、前
記ドレイン拡散領域及び前記ゲート電極に前記絶縁ゲー
ト型電界効果トランジスタが飽和状態で動作するような
動作電圧を印加し、前記絶縁ゲート型電界効果トランジ
スタをソースフォロワに形成して前記光発生正孔が前記
高濃度埋込層に蓄積されたことにより前記絶縁ゲート型
電界効果トランジスタの閾値電圧の変化を、前記絶縁ゲ
ート型電界効果トランジスタのソース拡散領域の電位変
化に変えることで信号を検出することを特徴としてい
る。

【００２３】請求項１４の発明は、固体撮像素子による
光信号検出方法に係り、請求項１乃至１０のいずれかに
記載の固体撮像素子による光信号検出方法において、前
記半導体基板、前記ウエル領域及び前記高濃度埋込層は
ｎ型であり、前記半導体層、前記不純物拡散領域、前記
ドレイン拡散領域及び前記ソース拡散領域はｐ型であ
り、前記不純物拡散領域、前記ドレイン拡散領域、前記
ゲート電極及び前記ソース拡散領域に動作電圧よりも負
側に大きい電圧を印加し、前記ウエル領域及び高濃度埋
込層内の電子を前記半導体層に、正孔を前記不純物拡散
領域、前記ドレイン拡散領域及び前記ソース拡散領域に
それぞれ排出して空乏化することで画素の初期化を行
い、光照射により前記受光ダイオードのウエル領域内に
正孔及び電子を生じさせ、前記不純物拡散領域及び前記
ドレイン拡散領域に動作電圧を印加し、かつ前記ゲート
電極に前記絶縁ゲート型電界効果トランジスタのゲート
領域のポテンシャルが前記受光ダイオードのポテンシャ
ルよりも高くなるような電圧を印加し、前記光発生電子
を前記ウエル領域内を移動させて前記高濃度埋込層に前
記光発生電子を蓄積させ、前記ドレイン拡散領域及び前
記ゲート電極に動作電圧を印加し、前記光発生電子が蓄
積した前記高濃度埋込層上に低電界の反転領域を形成す
るとともに、前記高濃度埋込層上を除くチャネル領域に
高電界領域を形成し、前記ドレイン拡散領域及び前記ゲ
ート電極に前記絶縁ゲート型電界効果トランジスタが飽
和状態で動作するような動作電圧を印加し、前記絶縁ゲ
ート型電界効果トランジスタをソースフォロワに形成し
て前記光発生電子が前記高濃度埋込層に蓄積されたこと
による前記絶縁ゲート型電界効果トランジスタの閾値電
圧の変化を、前記絶縁ゲート型電界効果トランジスタの
ソース拡散領域の電位変化に変えることで信号を検出す
ることを特徴としている。

【００２４】本発明においては、チャネル領域の下のウ
エル領域内であってソース拡散領域の近辺に、例えばド
レイン拡散領域からソース拡散領域に至るチャネル長方
向の一部領域であって、ソース拡散領域側に、かつチャ
ネル領域の幅方向の一部に或いは幅方向全体にわたっ
て、ウエル領域と同じ一導電型を有し、かつウエル領域
よりも高い不純物濃度を有する高濃度埋込層（キャリア
ポケット）を設けている。

【００２５】例えば、リング状のゲート電極を用いる場
合、ゲート電極の中央部のウエル領域の表層にソース拡
散領域を形成し、ゲート電極を囲むようにウエル領域の
表層にドレイン拡散領域を形成し、ソース拡散領域を囲
むようにウエル領域内に高濃度埋込層を形成する。この
ような構成では、ｐ型のウエル領域におけるｐ型の高濃
度埋込層の場合、ｐ型の高濃度埋込層のところで正孔に
対してポテンシャルが一番低くなる。或いは、ｎ型のウ
エル領域におけるｎ型の高濃度埋込層の場合、ｎ型の高
濃度埋込層のところで電子に対してポテンシャルが一番
高くなる。

【００２６】さらに、ウエル領域は受光ダイオードと電
界効果トランジスタとで共通し、受光ダイオードの不純
物拡散領域と電界効果トランジスタのドレイン拡散領域
とは一体的に形成されている。また、高濃度埋込層はソ
ース拡散領域の近くに設けられている。高濃度埋込層が
ソース拡散領域の近傍に配置されているため、受光ダイ
オード部分のウエル領域で発生した光発生電荷を高濃度
埋込層に集めやすい。

【００２７】即ち、ｐ型のウエル領域を用い、かつ検出
トランジスタをｎＭＯＳとした場合、光発生電荷のうち
正孔を用い、ドレイン拡散領域よりもソース拡散領域の
方の電位を低く設定する。或いは、ｎ型のウエル領域を
用い、かつ検出トランジスタをｐＭＯＳとした場合、光
発生電荷のうち電子を用い、ドレイン拡散領域よりもソ
ース拡散領域の方の電位を高く設定する。例えば、ドレ
イン拡散領域に正又は負の動作電圧ＶＤＤを印加し、ゲ
ート電極に低い電圧を印加したとき、電界効果トランジ
スタのドレイン拡散領域、即ち受光ダイオードの不純物
拡散領域からソース拡散領域の方に光発生電荷が向かう
ような電界が生じる。

【００２８】したがって、初期化により、読み出しが終
わった光発生電荷やウエル領域内のアクセプタ等を中性
化している正孔等の残留電荷を半導体基板内から排出し
た後、上記のように電圧を印加したとき、受光ダイオー
ド部分のウエル領域内で発生した光発生電荷は、高濃度
埋込層の方に移動し、高濃度埋込層に蓄積される。一度
高濃度埋込層に光発生電荷が集まると、そこの低い電位
のため容易に脱出できなくなるため、ウエル領域内での
光発生電荷の拡散を防止することができ、高濃度埋込層
に光発生電荷を効率的に蓄積することができる。

【００２９】なお、高濃度埋込層に蓄積された光発生電
荷でもゲート電極、ドレイン拡散領域及びソース拡散領
域に動作電圧よりも大きい電圧を印加して電界を高める
ことにより、排除することができる。光発生電荷が高濃
度埋込層内に蓄積されると、蓄積量に応じてフェルミレ
ベルが変化し、空間電荷は減少するため、トランジスタ
の閾値電圧の低下をもたらす。同時に、電荷保存則によ
り、高濃度埋込層上に反転領域が形成され、反転領域内
で高濃度埋込層内に蓄積された光発生電荷と逆の導電型
のキャリアが増加し、チャネルコンダクタンスは増大す
る。

【００３０】一方、高濃度埋込層以外の領域ではポテン
シャルが高く光発生電荷が蓄積しないので、高濃度埋込
層上以外のウエル領域表面には反転領域が生ぜず、高電
界領域が生じることになる。このように一つのチャネル
領域に反転領域と高電界領域とが生じることにより、ト
ランジスタは飽和状態で動作するようになる。従って、
ゲート電圧にトランジスタが動作しうるゲート電圧を印
加すると、ソースフォロワとして配線接続されたトラン
ジスタは、閾値電圧に追随してソース電位を変化させ
る。

【００３１】しかも、トランジスタが飽和状態で動作す
るので、電流はゲート−ソース間の電位差のみで決ま
る。このため、ソース電位の変化は光発生電荷の蓄積量
のみにより決まる。従って、このソース電位をビデオ信
号として出力することにより、線型性の良い光電変換を
行うことが可能になる。

【００３２】また、光発生電荷の蓄積量と反転領域の電
荷の増減分は均衡しているので、光発生電荷の蓄積量は
ゲート絶縁膜容量への充電量と等価であり、閾値電圧の
変化分が出力される。ここで、ゲート絶縁膜容量への充
電は、キャリアポケットとしての高濃度埋込層上のゲー
ト絶縁膜容量に限定されるため、酸化膜厚、高濃度埋込
層の面積及び深さにより検出感度を決定することができ
る。しかも、この検出容量は殆ど固定容量と見なせるの
で、電荷−電圧変換の伝達特性の線型性に極めて優れた
高感度検出が可能となる。

【００３３】さらに、トランジスタの表面がデプレショ
ン化している場合、ホールに対して障壁が存在すること
になる。このとき、他の方式で用いられているフォトゲ
ート電極構造では、表面は光発生電荷により満たされて
いるため、表面は平衡化し、熱的励起による暗電流発生
や寄生ホール蓄積によるポテンシャル変調が問題とな
る。

【００３４】一方、この発明においては、トランジスタ
のチャネル領域は、残留電荷を掃出し（初期化）後に空
乏状態が保持される。しかも、トランジスタ領域が遮光
されているため、過剰なキャリア層を形成するに至らな
い。従って、仮に表面に捕獲されたキャリアも、障壁を
乗り越えずして暗電流となることはなく、表面からノイ
ズ成分を抑制することができる。

【００３５】以上のように、電流を制御すべき光発生電
荷を何れの半導体層表面部分とも相互作用しない孤立し
たチャネル領域下のウエル領域ヘ注入して、ソース拡散
領域付近の電位障壁を変化させている。即ち、光発生電
荷をソース拡散領域近くに集めることによりトランジス
タの閾値電圧を制御するような構造とすることで、雑音
成分を持たず、線型性が良く、かつ高感度検出が可能な
理想的な閾値電圧変調方式ＣＭＯＳイメージセンサ素子
を提供することができる。

【００３６】

【実施の形態】以下に、図面を参照しながら本発明の実
施の形態について説明する。図１は、本発明の実施の形
態に係るＣＭＯＳイメージセンサの単位画素内における
素子レイアウトについて示す平面図である。図１に示す
ように、単位画素１０１内に、受光ダイオード１１１と
光信号検出用ＭＯＳトランジスタ１１２とが隣接して設
けられている。これらは、一つのウエル領域１５を共有
している。即ち、受光ダイオード１１１のウエル領域１
５は光照射による電荷の発生領域を構成し、光信号検出
用ＭＯＳトランジスタ１１２のウエル領域１５はゲート
領域を構成している。

【００３７】受光ダイオード１１１の不純物拡散領域１
７と光信号検出用ＭＯＳトランジスタ１１２のドレイン
拡散領域１７ａとはウエル領域１５の表層に一体的に形
成されている。ドレイン拡散領域１７ａはリング状のゲ
ート電極１９の外周部を取り囲むように形成され、リン
グ状のゲート電極１９の中心部にソース拡散領域１６が
形成されている。ゲート電極１９下のウエル領域１５内
であって、ソース拡散領域１６の周辺部に、ソース拡散
領域１６を取り囲むようにキャリアポケット（高濃度埋
込層）２５が形成されている。

【００３８】なお、光信号検出用ＭＯＳトランジスタ１
１２の動作時にゲート電極１９下のウエル領域１５の表
面のチャネル領域が反転状態或いはデプレション状態を
保つように、チャネル領域にはｎ型の不純物を導入した
ｎ型不純物層（反対導電型の不純物層）が形成されてい
る。ドレイン拡散領域１７ａはドレイン電圧（ＶＤＤ）
供給線２２と接続され、ゲート電極１９は垂直走査信号
（ＶＳＣＡＮ）供給線２１に接続され、ソース拡散領域
１６は垂直出力線２０に接続されている。

【００３９】また、受光ダイオード１１１の受光窓２４
以外の領域は金属層（遮光膜）２３により遮光されてい
る。次に、本発明の実施の形態に係るＣＭＯＳイメージ
センサのデバイス構造を断面図を用いて説明する。図２
の上の図は、図１のＡ−Ａ線断面図に相当する、本発明
の実施の形態に係るＣＭＯＳイメージセンサのデバイス
構造について示す断面図である。図２の下の図は、半導
体基板表面に沿うポテンシャル図である。

【００４０】図３の上の図は、チャネル領域下のウエル
領域１５内のキャリアポケット２５の付近を詳細に示す
断面図である。また、図３の下の図は、光発生ホールが
キャリアポケット２５に蓄積されているときの、キャリ
アポケット２５を含む半導体基板表面に平行な面、即ち
図中のＦ−Ｆ線に沿うポテンシャル図である。但し、キ
ャリアポケット２５上のチャネル領域の反転領域の電子
の分布を同じ図に記載している。

【００４１】図４は図１のＢ−Ｂ線断面図であり、図５
は図１のＣ−Ｃ線断面図である。図２の上の図に示すよ
うに、ｐ型シリコンからなる基板１１上にｎ型シリコン
をエピタキシャル成長し、エピタキシャル層（ｎ型層）
１２を形成する。以上が半導体基板を構成する。このｎ
型層１２にｐ型のウェル領域１５が形成されている。な
お、隣接する単位画素間に各単位画素を分離するよう
に、フィールド絶縁膜１４とその下の素子分離拡散領域
１３とが形成されている。

【００４２】次に、受光ダイオード１１１の詳細につい
て図２及び図４により説明する。即ち、ウェル領域１５
と、ウェル領域１５に大部分の領域がかかるようにｎ型
層１２の表層に形成された不純物拡散領域１７とで構成
されている。即ち、正孔（ホール）に対する埋め込み構
造をしている。不純物拡散領域１７はドレイン電圧（Ｖ
ＤＤ）供給線２２に接続されて正の電位にバイアスされ
る。これにより、入射光により発生したホールは不純物
拡散領域１７の下のウェル領域１５内に存在するように
なるため、界面捕獲準位の多い半導体層表面に影響され
ず、雑音の低減を図ることができる。

【００４３】次に、光信号検出用ＭＯＳトランジスタ
（ｎＭＯＳ）１１２の詳細について図２及び図５により
説明する。即ち、リング状のゲート電極１９がｎ⁺ 型の
不純物拡散領域１７と一体的に形成されたｎ⁺ 型のドレ
イン拡散領域１７ａにより囲まれた構造を有する。リン
グ状のゲート電極１９の中央部にｎ⁺ 型のソース拡散領
域１６が形成されている。そして、ドレイン拡散領域１
７ａとソース拡散領域１６の間のウエル領域１５上にゲ
ート絶縁膜１８を介してゲート電極１９が形成されてい
る。ゲート電極１９下のウエル領域１５の表層がチャネ
ル領域となる。

【００４４】また、チャネル領域の下のウエル領域１５
内に、チャネル長方向の一部領域、即ちソース拡散領域
１６の周辺部であって、ソース拡散領域１６を囲むよう
に、ｐ⁺ 型のキャリアポケット２５が形成されている。
このｐ⁺ 型のキャリアポケット２５は、例えばイオン注
入法により形成することができる。キャリアポケット２
５は表面に生じるチャネル領域よりも下側のウエル領域
１５内に形成される。キャリアポケット２５はチャネル
領域にかからないように形成することが望ましい。さら
に、通常動作電圧において、チャネル領域を反転状態或
いはデプレーション状態に保持するため、チャネル領域
に適当な濃度のｎ型不純物を導入してｎ型不純物層１５
ａを形成することが必要である。

【００４５】上記したｐ⁺ 型のキャリアポケット２５で
は光発生電荷のうち光発生ホールに対するポテンシャル
が低くなるため、ドレイン拡散領域１７ａに高電圧を印
加したときに光発生ホールがこのキャリアポケット２５
に集まる。図は光発生ホールがキャリアポケット２５に
蓄積されている状態を示す。図２の下図に光発生ホール
がキャリアポケット２５に蓄積し、チャネル領域に電子
が誘起されて反転領域が生じている状態のポテンシャル
図を示す。また、チャネル領域下のウエル領域１５内の
キャリアポケット２５の付近の素子構造断面とポテンシ
ャル図の詳細を図３に示す。

【００４６】次に、図６（ａ），（ｂ）を参照して上記
の構造の単位画素を用いたＣＭＯＳイメージセンサの全
体の構成について説明する。図６（ａ）は、本発明の実
施の形態におけるＣＭＯＳイメージセンサの回路構成図
を示す。図６（ａ）に示すように、このＣＭＯＳイメー
ジセンサは、２次元アレーセンサの構成を採っており、
上記した構造の単位画素が列方向及び行方向にマトリク
ス状に並ぶように配置されている。

【００４７】また、垂直走査信号（ＶＳＣＡＮ）の駆動
走査回路１０２及びドレイン電圧（ＶＤＤ）の駆動走査
回路１０３が画素領域を挟んでその左右に配置されてい
る。行毎に行方向に並ぶ全ての単位画素１０１内のＭＯ
Ｓトランジスタ１１２のドレインに、ドレイン電圧（Ｖ
ＤＤ）の駆動走査回路１０３から行毎に一つずつでてい
るドレイン電圧供給線２２ａ，２２ｂがそれぞれ接続さ
れている。さらに、行毎に行方向に並ぶ全ての単位画素
１０１内のＭＯＳトランジスタ１１２のゲートに、垂直
走査信号（ＶＳＣＡＮ）の駆動走査回路１０２から行毎
に一つずつでている垂直走査信号供給線２１ａ，２１ｂ
がそれぞれ接続されている。

【００４８】また、列毎に列方向に並ぶ全ての単位画素
１０１内のＭＯＳトランジスタ１１２のソースが列毎に
異なる垂直出力線２０ａ，２０ｂに接続されている。各
垂直出力線２０ａ，２０ｂは列毎に異なるスイッチとし
てのＭＯＳトランジスタ１０５ａ，１０５ｂのドレイン
（光検出信号入力端子）２８ａ，２９ａに１つずつ接続
されている。各スイッチ１０５ａ，１０５ｂのゲート
（水平走査信号入力端子）２８ｂ，２９ｂは水平走査信
号（ＨＳＣＡＮ）の駆動走査回路１０４に接続されてい
る。

【００４９】また、各スイッチ１０５ａ，１０５ｂのソ
ース（光検出信号出力端子）２８ｃ，２９ｃは共通の定
電流源１０６を通して映像信号出力１０７に接続されて
いる。即ち、各単位画素１０１内のＭＯＳトランジスタ
１１２のソースは定電流源１０６に接続され、画素単位
のソースフォロワ回路を形成する。従って、各ＭＯＳト
ランジスタ１１２のゲート−ソース間の電位差、及びバ
ルク−ソース間の電位差は接続された定電流源（負荷回
路）１０６により決定される。

【００５０】垂直走査信号（ＶＳＣＡＮ）及び水平走査
信号（ＨＳＣＡＮ）により、遂次、各単位画素のＭＯＳ
トランジスタ１１２を駆動して光の入射量に比例した映
像信号（Ｖout ）が読み出される。上記のように、単位
画素１０１は受光ダイオード１１１及びＭＯＳトランジ
スタ１１２で構成されるので、画素の部分をＣＭＯＳ技
術を用いて作成することができる。従って、上記画素部
分と、駆動走査回路１０２〜１０４及び定電流源１０６
等周辺回路とを全て同じ半導体基板に作成することがで
きる。

【００５１】図６（ｂ）は、本発明に係るＣＭＯＳイメ
ージセンサを動作させるための各入出力信号のタイミン
グチャートを示す。ｐ型のウエル領域１５を用い、かつ
光信号検出用トランジスタ１１２がｎＭＯＳの場合に適
用する。素子動作は掃出期間（初期化）−蓄積期間−読
出期間−掃出期間（初期化）−・・というように繰り返
し行う。

【００５２】このとき、固体撮像素子の動作に伴って単
位画素１０１のウエル領域１５内のポテンシャルが変化
する様子についても、図７，図８，及び図９のポテンシ
ャル図を参照しながら同時に説明する。さらに、単位画
素１０１内の光信号検出用ＭＯＳトランジスタ１１２の
電流−電圧特性について図１０に示すグラフを参照しな
がら同時に説明する。

【００５３】図７乃至図９において、縦軸はポテンシャ
ルを表し、横軸は基板表面からの深さを表す。また、図
７（ａ），図８（ａ），図９（ａ）は、それぞれ掃出期
間（初期化），蓄積期間，読出期間における図４のＤ−
Ｄ線断面でのポテンシャル分布を表す。さらに、図７
（ｂ），図８（ｂ），図９（ｂ）は、それぞれ掃出期間
（初期化），蓄積期間，読出期間における図５のＥ−Ｅ
線断面でのポテンシャル分布を表す。

【００５４】まず、掃出期間は、光発生電荷（ホール）
を蓄積する前に、読み出しが終わった光発生電荷や、ア
クセプタやドナー等を中性化し、或いは表面準位に捕獲
されている正孔や電子等、光信号の読み出し前の残留電
荷を半導体内から排出する期間である。即ち、この動作
を光発生電荷の基板掃出し動作（初期化動作）といい、
行単位で行われる。

【００５５】初期化動作を行うのは、次の蓄積期間にキ
ャリアポケット２５を空にして新たな光発生電荷を蓄積
するためである。即ち、蓄積された光発生電荷だけを映
像信号として取り出し、残留電荷によるノイズを防止す
るためである。この場合、ドレイン拡散領域１７ａ、ゲ
ート電極１９及びソース拡散領域１６に通常の動作電圧
よりも大きい電圧を印加する。即ち、ＶＤＤ供給線２２
ａ，２２ｂに約＋５Ｖの電圧を供給してドレイン拡散領
域１７ａに印加し、ＶＳＣＡＮ供給線２１ａ，２１ｂに
約＋５Ｖの電圧を供給してゲート電極１９に印加する。
また、ゲート電極１９に約＋５Ｖの電圧を印加すること
によりチャネル領域が導通するため、ドレイン拡散領域
１７ａに印加された約＋５Ｖの電圧がそのままソース拡
散領域１６に印加される。

【００５６】この電圧印加は、図７（ａ），（ｂ）に示
すように、ｐｎ接合を逆バイアスし、ウェル領域１５内
の電界がＮ領域及びＰ領域を通してｐ⁺ 型の基板１１方
向に向くようにする。これにより、ウエル領域１５その
他半導体内に残留するホールはｐ⁺ 型の基板１１に排出
され、電子はソース拡散領域１６やドレイン拡散領域１
７から排出される。特に、光発生電荷がキャリアポケッ
ト２５に蓄積されている場合、トランジスタが飽和状態
で動作しうるゲート電圧及びドレイン電圧では光発生電
荷をキャリアポケット２５から排出させることはできな
いが、５Ｖ程度のさらに高いゲート電圧及びドレイン電
圧を印加することにより、光発生電荷をキャリアポケッ
ト２５から排出させることができる。

【００５７】残留電荷が排出された後ではウエル領域１
５は空乏化した状態にある。上記したような初期化は、
残留電荷を生じさせないので、キャリヤの熱的ゆらぎに
よる熱雑音（ｋＴＣ雑音）が発生せず、理想的である。
なお、この初期化動作においては、電流パスが無いた
め、オンチップに搭載された昇圧回路が容易に使用でき
る。

【００５８】次に、蓄積期間は、光照射により光発生電
荷を発生させ、その光発生電荷をチャネル領域下のウエ
ル領域１５内のキャリアポケット２５に蓄積させる期間
である。なお、この蓄積期間では水平走査時間単位での
電子シャッター動作も可能である。この場合、光照射前
に、ＶＤＤ供給線２２ａ，２２ｂを通して、全ての単位
画素１０１内のＭＯＳトランジスタ１１２のドレイン拡
散領域１７にＭＯＳトランジスタが動作しうる凡そ＋２
〜３Ｖ程度の電圧を印加するとともに、ＶＳＣＡＮ供給
線２１ａ，２１ｂを通して、列毎にＭＯＳトランジスタ
１１２のゲートにＭＯＳトランジスタがカットオフ状態
を維持するような低い電圧を印加する。このように、光
発生電荷の蓄積は各水平走査信号線上に配列されたセン
サ列毎に行う。

【００５９】ドレイン拡散領域１７ａへの電圧印加によ
り、ｐ型のウェル領域１５内の多数キャリヤ（正孔）は
ｐ⁺ 型の基板１１側に掃きだされるため、ウェル領域１
５内は空乏化し、アクセプタからなる負の空間電荷層が
存在する。この状態で画素領域に光を照射すると、受光
ダイオード１１１のウエル領域１５に電子−正孔対が発
生する。

【００６０】ここで、ＭＯＳトランジスタ１１２のゲー
ト電圧が低く設定されているので、光発生電荷のうち、
光発生電子はドレイン電圧によりドレイン拡散領域１７
から排出される。一方、光発生ホールはソース拡散領域
１６の低い電位に引かれてソース拡散領域１６の方に移
動し、最も電位の低くなっているキャリアポケット２５
に蓄積される。この状態を図８（ａ），（ｂ）に示す。

【００６１】蓄積期間での光発生ホールの移動はｐ型の
ウエル領域１５内でのみ行われるので、光発生ホールの
移動に際して半導体表面の影響を受けることはなく、雑
音成分は発生しない。ところで、トランジスタの表面が
デプレション化している場合、ホールに対して障壁が存
在することになる。

【００６２】他の方式で用いられているフォトゲート電
極構造では、図１１（ｃ）に示すように、表面は光発生
電荷により満たされているため、表面は平衡化し、熱的
励起による暗電流発生や寄生ホール蓄積によるポテンシ
ャル変調が問題となる。一方、この実施の形態において
は、トランジスタのチャネル領域は、図１１（ａ）に示
すように、初期化後に空乏状態が保持される。しかも、
図１１（ｂ）に示すように、トランジスタのゲート及び
その周辺が遮光されているため、過剰なキャリア層を形
成するに至らない。従って、仮に表面に捕獲されたキャ
リアも、障壁を乗り越えずして暗電流となることはな
く、表面からのノイズ成分を抑制することができる。

【００６３】読出期間は、蓄積された光発生電荷に基づ
く映像信号（Ｖout ）を読みだす期間である。光信号検
出用ＭＯＳトランジスタ１１２をソースフォロワ回路と
して動作させ、映像信号（Ｖout ）を出力する。この場
合、ＭＯＳトランジスタ１１２が飽和状態で動作するよ
うに、ＶＤＤ供給線２２ａ，２２ｂにより、行毎にＭＯ
Ｓトランジスタ１１２のドレインに凡そ＋２〜３Ｖ程度
の電圧を印加するとともに、ＶＳＣＡＮ供給線２１ａ，
２１ｂにより、列毎にＭＯＳトランジスタ１１２のゲー
トに凡そ＋２〜３Ｖ程度の電圧を印加する。さらに、光
信号検出用ＭＯＳトランジスタ１１２のソースに定電流
源１０６を接続して一定の電流を流すようにする。

【００６４】ところで、この読出期間の直前の蓄積期間
で、光発生電荷がキャリアポケット２５内に蓄積されて
いる。光発生電荷がキャリアポケット２５内に蓄積され
ると、蓄積量に応じてフェルミレベルが変化し、空間電
荷は減少するため、トランジスタの閾値電圧の低下をも
たらす。同時に、電荷保存則により、キャリアポケット
２５上に反転領域が形成され、反転領域内でキャリアポ
ケット２５内に蓄積された光発生ホールの量と同じ量の
電子が増加し、チャネルコンダクタンスは増大する。

【００６５】この場合、キャリアポケット２５上の表面
電位はゲート長方向にほぼ一定値となり、反転領域に
は、キャリアである電子が一様な密度で分布する。一
方、ドレイン拡散領域１７ａ側では、空間電荷密度が低
いため、表面に反転領域は生ぜず、高電界領域が生じ
る。このように、チャネル領域の一部に反転領域が生
じ、他の部分に高電界領域が生じているため、図１０に
示すように、光信号検出用ＭＯＳトランジスタ１１２は
飽和状態での動作が可能となる。

【００６６】従って、光信号検出用ＭＯＳトランジスタ
１１２の各電極に通常の動作電圧を印加すると、トラン
ジスタ１１２は飽和状態で動作する。このとき、トラン
ジスタ１１２は定電流動作によるソースフォロワ回路を
形成しているので、負帰還作用によりトランジスタ１１
２に一定電流が流れるようにゲート−ソース間の電位差
を減少させるべく、図９（ａ），（ｂ）に示すように、
ソース電位が高くなる。このソース電位の変化を映像信
号出力１０７に出力する。

【００６７】なお、上記の読出動作を次のように理解し
てもよい。即ち、図１０に示すように、光信号検出用Ｍ
ＯＳトランジスタ１１２は飽和領域で動作するため、ド
レイン−ソース間の電位差はゲート電極１９下のポテン
シャルで決定され、その電位差によりｐ型のウェル領域
１５内にはソース拡散領域１６方向の電界が存在する。

【００６８】従って、光発生ホールはソース拡散領域１
６付近のフェルミ電位を正の方向に変化させるが、電流
値はその定電流源１０６により決定されているため、ソ
ース側のポテンシャル障壁高さは保存される。このた
め、図９（ａ），（ｂ）に示すように、ソース電位（Ｖ
Ｓ）には、光発生ホールの注入により中性化された空間
電荷層の電位差分の変化が現れる。すなわち、バルク電
位を光発生ホール量により変化させ、ソースフォロワ出
力を変化させることができる。

【００６９】これにより、光照射量に比例した映像信号
（Ｖout ）を得ることができる。この場合、光発生ホー
ルと反転領域の電荷の増減分は均衡しているので、光発
生ホールによる電荷量はゲート絶縁膜１８容量への充電
量と等価であり、閾値電圧の変化分が出力される。ここ
で、図１２（ａ），（ｂ）に示すように、ゲート絶縁膜
１８容量への充電は、キャリアポケット２５上のゲート
絶縁膜１８容量に限定されるため、ゲート酸化膜厚、キ
ャリアポケット２５の面積及び深さにより検出感度を決
定することができる。また、キャリアポケット２５とい
う限られた領域に光発生ホールが蓄積されるため、変換
効率もよい。

【００７０】しかも、この検出容量は殆ど固定容量と見
なせるので、電荷−電圧変換の伝達特性の線型性に極め
て優れた高感度検出が可能となる。次に、図６（ａ），
（ｂ）にしたがって、一連の連続した固体撮像素子の光
検出動作を簡単に説明する。即ち、初期化動作によりウ
エル領域やその他の半導体層内に残る電荷を排出する。

【００７１】次いで、トランジスタのゲート電極１９に
低いゲート電圧を印加し、ドレイン拡散領域１７ａにト
ランジスタの動作に必要な約２〜３Ｖの電圧（ＶＤＤ）
を印加する。このとき、ウエル領域１５は空乏化し、ド
レイン拡散領域１７ａからソース拡散領域１６に向かう
電界が生じる。光照射により電子−ホール対（光発生電
荷）が生じると、上記電界によりこの光発生電荷のうち
光発生ホールがゲート領域に注入され、かつキャリアポ
ケット２５に蓄積される。これにより、チャネル領域か
ら基板１１側に広がる空乏層幅が制限されるとともに、
そのソース拡散領域１６付近のポテンシャルが変調され
て、ＭＯＳトランジスタ１１２の閾値電圧が変動する。

【００７２】ここで、ゲート電極１９にＭＯＳトランジ
スタ１１２が飽和状態で動作しうる約２〜３Ｖのゲート
電圧を印加し、ドレイン拡散領域１７ａにＭＯＳトラン
ジスタ１１２が動作しうる約２〜３Ｖの電圧ＶＤＤを印
加する。これにより、チャネル領域の一部に低電界の反
転領域が形成され、残りの部分に高電界領域が形成され
る。

【００７３】さらに、ＭＯＳトランジスタ１１２のソー
ス拡散領域１６に定電流源１０６を接続して一定の電流
を流す。これにより、ＭＯＳトランジスタ１１２はソー
スフォロワ回路を形成し、従って、光発生ホールによる
ＭＯＳトランジスタの閾値電圧の変動に追随してソース
電位が変化し、出力電圧の変化をもたらす。これによ
り、光照射量に比例した映像信号（Ｖout ）を取り出す
ことができる。

【００７４】以上のように、この発明の実施の形態によ
れば、掃出動作（初期化）−蓄積動作−読出動作の一連
の過程において、光発生ホールが移動するときに、半導
体表面やチャネル領域内の雑音源と相互作用しない理想
的な光電変換機構を実現することができる。また、キャ
リアポケット２５をチャネル領域下の一部領域に設けて
いるため、チャネル領域の一部を反転領域とし、残りの
部分を高電界領域とすることができる。これにより、図
１０に示すように、トランジスタを飽和状態で動作させ
ることができる。しかも、ソースフォロワ回路を形成し
ているので、光発生電荷による閾値電圧の変化をソース
電位の変化として検出することができる。このため、線
型性の良い光電変換を行うことができる。

【００７５】なお、図１３（ｂ）に示す従来例のＢＣＭ
Ｄ型固体撮像素子の場合、電流−電圧特性は３極管特性
となり、飽和状態での動作が難しい。このため、線型性
の良い光電変換を行うことは難しいといえる。さらに、
受光ダイオード１１１と光信号検出用ＭＯＳトランジス
タ１１２とを別々に設けているので、フォトゲート電極
への光照射のような多重干渉による分光感度特性の劣化
を防止することができる。

【００７６】また、素子構成は、受光ダイオード１１１
と光信号検出用ＭＯＳトランジスタ１１２との単純な組
合わせで行えるため、開口率を向上できる。さらに、ゲ
ート電圧を変化させ、ソースフォロワの利得及びソース
容量を調整できる特性を生かして、固定パターン雑音を
抑制することができる。なお、上記実施の形態では、ｐ
型のウエル領域１５にｐ⁺ 型のキャリアポケット２５を
設けてホールを蓄積し、ｎＭＯＳトランジスタ（光信号
検出用ＭＯＳトランジスタ）１１２により光信号を検出
しているが、ｎ型のウエル領域を用い、ｎ⁺ 型のキャリ
アポケットを設けて電子を蓄積し、ｐＭＯＳトランジス
タ（光信号検出用ＭＯＳトランジスタ）により光信号を
検出するようにしてもよい。

【００７７】また、固体撮像素子の全体の構成を示す図
６（ａ）において、掃出期間で、ゲート電極１９に約＋
５Ｖの電圧を印加することによりチャネル領域を導通さ
せてドレイン拡散領域１７ａに印加された約＋５Ｖの電
圧をそのままソース拡散領域１６に印加するようにして
いる。しかし、切り換え手段を介して掃出期間だけソー
ス拡散領域１６に約＋５Ｖの電圧を供給するような電源
を別にソース拡散領域１６に接続してもよい。

【００７８】さらに、上記固体撮像素子の全体の構成を
示す図６（ａ）において、負荷回路として定電流源を用
いているが、容量負荷を用いてもよい。この場合、光発
生電荷の蓄積により光信号検出用トランジスタ１１２の
ソース電位が変化すると、その変化により容量が充電さ
れるため、その充電電圧を映像信号として取り出すこと
ができる。また、定電流源や容量負荷の他に、ソースフ
ォロワを形成する、高インピーダンスを有するその他の
負荷回路を用いることが可能である。

【００７９】

【発明の効果】以上のように、本発明に係る閾値電圧変
調方式の固体撮像素子においては、ウエル領域を共有す
る受光ダイオードと絶縁ゲート型電界効果トランジスタ
とを備え、かつトランジスタのチャネル領域の下のウエ
ル領域内のソース拡散領域の近くに高濃度埋込層（キャ
リアポケット）を備えている。

【００８０】このため、受光ダイオード部で発生した光
発生電荷を半導体内部を移動させて高濃度埋込層に蓄積
させ、トランジスタの閾値電圧を変化させることができ
る。従って、残留電荷の掃出（初期化）、光電変換、蓄
積、電圧変換に至るまで熱雑音（ｋＴＣ雑音）や半導体
表面捕獲雑音等を抑制することができる。これにより、
低雑音の固体撮像素子を提供することができ、ＭＯＳ型
イメージセンサの性能をＣＣＤ型イメージセンサの性能
以上に向上することができる。

【００８１】また、高濃度埋込層をチャネル領域下の一
部領域に設けているため、チャネル領域の一部を反転領
域とし、残りの部分を高電界領域とすることができる。
これにより、トランジスタを飽和状態で動作させること
ができる。しかも、定電流駆動で代表される高インピー
ダンスの負荷回路を接続したソースフォロワ回路を形成
しているので、光発生電荷による閾値電圧の変化をソー
ス電位の変化として検出することができる。このため、
線型性の良い光電変換を行うことができる。

【００８２】さらに、素子構成は、受光ダイオードと光
信号検出用ＭＯＳトランジスタとの単純な組合わせで行
えるため、開口率を向上できる。また、ゲート電圧を変
化させ、ソースフォロワの利得及びソース容量を調整で
きる特性を生かして、固定パターン雑音を抑制すること
ができる。さらに、既存のＣＭＯＳプロセス技術により
受光部の製作可能であるため、極めて安価に、かつ周辺
回路も同一基板に作成することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る固体撮像素子の単位
画素内の素子レイアウトを示す平面図である。

【図２】本発明の実施の形態に係る固体撮像素子の単位
画素内の素子の構造を示す、図１のＡ−Ａ線断面図であ
る。

【図３】本発明の実施の形態に係る固体撮像素子の単位
画素内のキャリアポケット及びその周辺部の詳細を示す
断面図である。

【図４】本発明の実施の形態に係る固体撮像素子の単位
画素内の受光ダイオードの構造を示す、図１のＢ−Ｂ線
断面図である。

【図５】本発明の実施の形態に係る固体撮像素子の単位
画素内の光信号検出用ＭＯＳトランジスタの構造を示
す、図１のＣ−Ｃ線断面図である。

【図６】図６（ａ）は、本発明の実施の形態に係る固体
撮像素子の全体の回路構成を示す図である。図６（ｂ）
は、図６（ａ）の固体撮像素子を動作させる際のタイミ
ングチャートである。

【図７】図７（ａ）は、本発明の実施の形態に係る固体
撮像素子の動作時の掃出期間のある状態における、図４
のＤ−Ｄ線断面でのポテンシャル分布を示す図である。
図７（ｂ）は、本発明の実施の形態に係る固体撮像素子
の動作時の掃出期間のある状態における、図５のＥ−Ｅ
線断面でのポテンシャル分布を示す図である。

【図８】図８（ａ）は、本発明の実施の形態に係る固体
撮像素子の動作時の蓄積期間のある状態における、図４
のＤ−Ｄ線断面でのポテンシャル分布を示す図である。
図８（ｂ）は、本発明の実施の形態に係る固体撮像素子
の動作時の蓄積期間のある状態における、図５のＥ−Ｅ
線断面でのポテンシャル分布を示す図である。

【図９】図９（ａ）は、本発明の実施の形態に係る固体
撮像素子の動作時の読出期間のある状態における、図４
のＤ−Ｄ線断面でのポテンシャル分布を示す図である。
図９（ｂ）は、本発明の実施の形態に係る固体撮像素子
の動作時の読出期間のある状態における、図５のＥ−Ｅ
線断面でのポテンシャル分布を示す図である。

【図１０】本発明の実施の形態に係る固体撮像素子の単
位画素内の光信号検出用ＭＯＳトランジスタの電流−電
圧特性について示すグラフである。

【図１１】図１１（ａ）は、固体撮像素子の電荷リセッ
ト後のチャネル層表面の状態を示す図であり、図１１
（ｂ）は、本発明の実施の形態に係る固体撮像素子のチ
ャネル層表面の状態を示す図であり、図１１（ｃ）は、
従来例に係るフォトゲート構造の固体撮像素子のチャネ
ル層表面の状態を示す図である。

【図１２】図１２（ａ）は、本発明の実施の形態に係る
固体撮像素子の動作時の蓄積期間から読出期間にかけて
の電荷の分布状態を示す図である。図１２（ｂ）は、図
１２（ａ）を説明するためのキャリアポケット及びその
付近の素子断面図である。

【図１３】図１３（ａ）は、従来例に係るＢＣＭＤ構造
の固体撮像素子の構造について示す断面図である。図１
３（ｂ）は、従来例に係るＢＣＭＤ構造の固体撮像素子
の電流−電圧特性について示すグラフである。

【符号の説明】

１５ ウエル領域、 １５ａ ｎ型不純物層（反対導電型の不純物層）、 １６，１６ａ ソース拡散領域、 １７ 不純物拡散領域、 １７ａ ドレイン拡散領域、 １９ ゲート電極、 ２０，２０ａ，２０ｂ 垂直出力線、 ２１，２１ａ，２１ｂ 垂直走査信号（ＶＳＣＡＮ）供
給線、 ２２，２２ａ，２２ｂ ドレイン電圧（ＶＤＤ）供給
線、 ２５ キャリアポケット（高濃度埋込層）、 ２６ 水平出力線、 ２７ａ，２７ｂ 水平走査信号（ＨＳＣＡＮ）供給線、 ２８ａ，２９ａ 光検出信号入力端子、 ２８ｂ，２９ｂ 水平走査信号入力端子、 ２８ｃ，２９ｃ 光検出信号出力端子、 １０１ 単位画素、 １０２ 垂直走査信号（ＶＳＣＡＮ）駆動走査回路、 １０３ ドレイン電圧（ＶＤＤ）駆動走査回路、 １０４ 水平走査信号（ＨＳＣＡＮ）駆動走査回路、 １０５ａ，１０５ｂ スイッチ、 １０６ 定電流源（負荷回路）、 １１１ 受光ダイオード、 １１２，１１２ａ 光信号検出用ＭＯＳトランジスタ。

Claims (14)

【特許請求の範囲】
1. 【請求項１】 受光ダイオードと光信号検出用の絶縁ゲ
   ート型電界効果トランジスタとを備えた単位画素が複数
   配列された固体撮像素子において、 前記受光ダイオードは、一導電型の半導体基板上の反対
   導電型の半導体層に形成された一導電型のウエル領域
   と、前記ウエル領域の表層に形成された反対導電型の不
   純物拡散領域とを有し、 前記絶縁ゲート型電界効果トランジスタは、前記ウエル
   領域の表層に前記不純物拡散領域と一体的に形成された
   反対導電型のドレイン拡散領域と、前記ウエル領域の表
   層に前記ドレイン拡散領域と間隔を置いて形成された反
   対導電型のソース拡散領域と、前記ドレイン拡散領域と
   前記ソース拡散領域との間のウエル領域上にゲート絶縁
   膜を介して形成されたゲート電極と、前記ゲート電極下
   のウエル領域の表層の電流担体が移動する、反対導電型
   の不純物層を有するチャネル領域と、前記チャネル領域
   の下のウエル領域内のソース拡散領域の近辺に前記ウエ
   ル領域よりも高い不純物濃度を有する一導電型の高濃度
   埋込層とを有することを特徴とする固体撮像素子。
2. 【請求項２】 前記高濃度埋込層はチャネル幅方向全域
   にわたって形成されていることを特徴とする請求項１に
   記載の固体撮像素子。
3. 【請求項３】 前記ソース拡散領域の近辺は、前記ドレ
   イン拡散領域から前記ソース拡散領域に至るチャネル長
   方向の一部領域であって、前記ソース拡散領域側である
   ことを特徴とする請求項１又は２に記載の固体撮像素
   子。
4. 【請求項４】 前記ゲート電極はリング状を有し、前記
   ソース拡散領域は前記ゲート電極の中央部の前記ウエル
   領域の表層に形成されており、前記ドレイン拡散領域は
   前記ゲート電極を囲むように前記ウエル領域の表層に形
   成されており、前記高濃度埋込層は前記ソース拡散領域
   を囲むように前記ウエル領域内に形成されていることを
   特徴とする請求項１乃至３のいずれかに記載の固体撮像
   素子。
5. 【請求項５】 前記絶縁ゲート型電界効果トランジスタ
   のゲート電極及びその周辺は遮光されていることを特徴
   とする請求項１乃至４のいずれかに記載の固体撮像素
   子。
6. 【請求項６】 前記絶縁ゲート型電界効果トランジスタ
   のソース拡散領域に負荷回路が接続されてソースフォロ
   ワ回路を構成していることを特徴とする請求項１乃至５
   のいずれかに記載の固体撮像素子。
7. 【請求項７】 前記ソースフォロワ回路のソース出力は
   映像信号出力に接続されていることを特徴とする請求項
   ６に記載の固体撮像素子。
8. 【請求項８】 前記単位画素は行方向及び列方向に並ん
   でいることを特徴とする請求項１乃至７のいずれかに記
   載の固体撮像素子。
9. 【請求項９】 前記行方向に並ぶ前記各単位画素の絶縁
   ゲート型電界効果トランジスタのドレイン拡散領域がと
   もに接続され、前記行毎にドレイン電圧を送るドレイン
   電圧供給線と、 前記行方向に並ぶ前記各単位画素の絶縁ゲート型電界効
   果トランジスタのゲート電極がともに接続され、前記行
   毎に垂直走査信号を伝える垂直走査信号供給線と、 前記列方向に並ぶ前記各単位画素の絶縁ゲート型電界効
   果トランジスタのソース拡散領域がともに接続された、
   前記列毎に設けられた複数の垂直出力線と、 前記各垂直出力線がそれぞれ接続された光検出信号入力
   端子と、光検出信号出力端子と、水平走査信号入力端子
   とを有し、前記列毎に設けられたスイッチと、 前記各スイッチの光検出信号出力端子がともに接続され
   た共通の水平出力線と、 前記複数の垂直出力線のうちの一つを選択する水平走査
   信号を前記スイッチの水平走査信号入力端子に伝える水
   平走査信号供給線と、 前記ドレイン電圧供給線が接続され、行毎に選択的にド
   レイン電圧を供給するドレイン電圧駆動走査回路と、 前記垂直走査信号供給線が接続され、行毎に選択的に垂
   直走査信号を供給する垂直走査信号駆動走査回路と、 前記水平走査信号供給線が接続され、列毎に選択的に水
   平走査信号を供給する水平走査信号駆動走査回路と、 前記水平出力線に接続され、前記駆動走査回路により選
   択された一つの前記絶縁ゲート型電界効果トランジスタ
   との間でソースフォロワを形成する負荷回路と、 前記ソースフォロワのソース出力に接続された映像信号
   出力とを有することを特徴とする請求項８に記載の固体
   撮像素子。
10. 【請求項１０】 前記固体撮像素子は一つの前記半導体
    基板に形成されていることを特徴とする請求項１乃至９
    のいずれかに記載の固体撮像素子。
11. 【請求項１１】 光照射によってｐ型のウエル領域内に
    発生した電子及び正孔のうち該光発生正孔を前記ウエル
    領域内に形成した絶縁ゲート型電界効果トランジスタの
    ｎ型のソース拡散領域の近辺に埋め込まれた、前記ウエ
    ル領域よりも高濃度のｐ型の高濃度埋込層に導いて蓄積
    させ、該蓄積した光発生正孔の量により前記絶縁ゲート
    型電界効果トランジスタの閾値を変化させ、該閾値の変
    化量を受光量として検出することを特徴とする固体撮像
    素子による光信号検出方法。
12. 【請求項１２】 光照射によってｎ型のウエル領域内に
    発生した電子及び正孔のうち該光発生電子を前記ウエル
    領域内に形成した絶縁ゲート型電界効果トランジスタの
    ｐ型のソース拡散領域の近辺に埋め込まれた、前記ウエ
    ル領域よりも高濃度のｎ型の高濃度埋込層に導いて蓄積
    させ、該蓄積した光発生電子の量により前記絶縁ゲート
    型電界効果トランジスタの閾値を変化させ、該閾値の変
    化量を受光量として検出することを特徴とする固体撮像
    素子による光信号検出方法。
13. 【請求項１３】 請求項１乃至１０のいずれかに記載の
    固体撮像素子による光信号検出方法において、 前記半導体基板、前記ウエル領域及び前記高濃度埋込層
    はｐ型であり、前記半導体層、前記不純物拡散領域、前
    記ドレイン拡散領域及び前記ソース拡散領域はｎ型であ
    り、 前記不純物拡散領域、前記ドレイン拡散領域、前記ゲー
    ト電極及び前記ソース拡散領域に動作電圧よりも高い電
    圧を印加し、前記ウエル領域及び前記高濃度埋込層内の
    正孔を前記半導体基板に、電子を前記不純物拡散領域、
    前記ドレイン拡散領域及び前記ソース拡散領域にそれぞ
    れ排出して空乏化することで画素の初期化を行い、 光照射により前記受光ダイオードのウエル領域内に正孔
    及び電子を生じさせ、 前記不純物拡散領域及び前記ドレイン拡散領域に動作電
    圧を印加し、かつ前記ゲート電極に前記絶縁ゲート型電
    界効果トランジスタのゲート領域のポテンシャルが前記
    受光ダイオードのポテンシャルよりも低くなるような電
    圧を印加し、前記光発生正孔を前記ウエル領域内を移動
    させて前記高濃度埋込層に前記光発生正孔を蓄積させ、 前記ドレイン拡散領域及び前記ゲート電極に動作電圧を
    印加し、前記光発生正孔が蓄積した前記高濃度埋込層上
    にチャネル長方向に低電界の反転領域を形成するととも
    に、前記高濃度埋込層上を除くチャネル領域に前記チャ
    ネル長方向に高電界領域を形成し、 前記ドレイン拡散領域及び前記ゲート電極に前記絶縁ゲ
    ート型電界効果トランジスタが飽和状態で動作するよう
    な動作電圧を印加し、前記絶縁ゲート型電界効果トラン
    ジスタをソースフォロワに形成して前記光発生正孔が前
    記高濃度埋込層に蓄積されたことにより前記絶縁ゲート
    型電界効果トランジスタの閾値電圧の変化を、前記絶縁
    ゲート型電界効果トランジスタのソース拡散領域の電位
    変化に変えることで信号を検出することを特徴とする固
    体撮像素子による光信号検出方法。
14. 【請求項１４】 請求項１乃至１０のいずれかに記載の
    固体撮像素子による光信号検出方法において、 前記半導体基板、前記ウエル領域及び前記高濃度埋込層
    はｎ型であり、前記半導体層、前記不純物拡散領域、前
    記ドレイン拡散領域及び前記ソース拡散領域はｐ型であ
    り、 前記不純物拡散領域、前記ドレイン拡散領域、前記ゲー
    ト電極及び前記ソース拡散領域に動作電圧よりも負側に
    大きい電圧を印加し、前記ウエル領域及び高濃度埋込層
    内の電子を前記半導体層に、正孔を前記不純物拡散領
    域、前記ドレイン拡散領域及び前記ソース拡散領域にそ
    れぞれ排出して空乏化することで画素の初期化を行い、 光照射により前記受光ダイオードのウエル領域内に正孔
    及び電子を生じさせ、 前記不純物拡散領域及び前記ドレイン拡散領域に動作電
    圧を印加し、かつ前記ゲート電極に前記絶縁ゲート型電
    界効果トランジスタのゲート領域のポテンシャルが前記
    受光ダイオードのポテンシャルよりも高くなるような電
    圧を印加し、前記光発生電子を前記ウエル領域内を移動
    させて前記高濃度埋込層に前記光発生電子を蓄積させ、 前記ドレイン拡散領域及び前記ゲート電極に動作電圧を
    印加し、前記光発生電子が蓄積した前記高濃度埋込層上
    に低電界の反転領域を形成するとともに、前記高濃度埋
    込層上を除くチャネル領域に高電界領域を形成し、 前記ドレイン拡散領域及び前記ゲート電極に前記絶縁ゲ
    ート型電界効果トランジスタが飽和状態で動作するよう
    な動作電圧を印加し、前記絶縁ゲート型電界効果トラン
    ジスタをソースフォロワに形成して前記光発生電子が前
    記高濃度埋込層に蓄積されたことによる前記絶縁ゲート
    型電界効果トランジスタの閾値電圧の変化を、前記絶縁
    ゲート型電界効果トランジスタのソース拡散領域の電位
    変化に変えることで信号を検出することを特徴とする固
    体撮像素子による光信号検出方法。