JP5458690B2 - 固体撮像装置およびカメラ - Google Patents
固体撮像装置およびカメラ Download PDFInfo
- Publication number
- JP5458690B2 JP5458690B2 JP2009148120A JP2009148120A JP5458690B2 JP 5458690 B2 JP5458690 B2 JP 5458690B2 JP 2009148120 A JP2009148120 A JP 2009148120A JP 2009148120 A JP2009148120 A JP 2009148120A JP 5458690 B2 JP5458690 B2 JP 5458690B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel cell
- pixel
- signal
- transistor
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 84
- 239000000758 substrate Substances 0.000 claims description 106
- 238000012545 processing Methods 0.000 claims description 58
- 238000002955 isolation Methods 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000009825 accumulation Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims description 11
- 238000012937 correction Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 6
- 230000001066 destructive effect Effects 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 description 265
- 238000010586 diagram Methods 0.000 description 43
- 230000006870 function Effects 0.000 description 37
- 239000010408 film Substances 0.000 description 36
- 238000010374 somatic cell nuclear transfer Methods 0.000 description 35
- 239000010410 layer Substances 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 18
- 101100441251 Arabidopsis thaliana CSP2 gene Proteins 0.000 description 17
- 101100033098 Arabidopsis thaliana RBG2 gene Proteins 0.000 description 17
- 101100511870 Fagus sylvatica LSM4 gene Proteins 0.000 description 17
- 101150095494 GRP2 gene Proteins 0.000 description 17
- 230000000875 corresponding effect Effects 0.000 description 16
- 102100034032 Cytohesin-3 Human genes 0.000 description 13
- 101710160297 Cytohesin-3 Proteins 0.000 description 13
- 230000035945 sensitivity Effects 0.000 description 10
- 238000005286 illumination Methods 0.000 description 9
- 101000870945 Homo sapiens Ras guanyl-releasing protein 3 Proteins 0.000 description 8
- 102100033450 Ras guanyl-releasing protein 3 Human genes 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 101100425949 Mus musculus Tnfrsf13c gene Proteins 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 101100282339 Arabidopsis thaliana GAUT1 gene Proteins 0.000 description 5
- 101100282343 Arabidopsis thaliana GAUT5 gene Proteins 0.000 description 5
- 101150044896 HXT4 gene Proteins 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 101150035024 lgt1 gene Proteins 0.000 description 5
- 101100121331 Arabidopsis thaliana GAUT12 gene Proteins 0.000 description 4
- 101100282340 Arabidopsis thaliana GAUT2 gene Proteins 0.000 description 4
- 101100282342 Arabidopsis thaliana GAUT4 gene Proteins 0.000 description 4
- 101100451947 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HXT11 gene Proteins 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 101150096231 lgt2 gene Proteins 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 101100282348 Arabidopsis thaliana GAUT10 gene Proteins 0.000 description 3
- 241000519995 Stachys sylvatica Species 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 102100032814 ATP-dependent zinc metalloprotease YME1L1 Human genes 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 2
- 241000282326 Felis catus Species 0.000 description 2
- 101800000795 Proadrenomedullin N-20 terminal peptide Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PIRWNASAJNPKHT-SHZATDIYSA-N pamp Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)N[C@@H](C)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCNC(N)=N)C(N)=O)NC(=O)[C@H](CCC(O)=O)NC(=O)[C@H](CO)NC(=O)[C@H](C)NC(=O)[C@@H](NC(=O)[C@H](CC(O)=O)NC(=O)[C@H](CC(C)C)NC(=O)[C@H](CCCNC(N)=N)NC(=O)[C@H](C)N)C(C)C)C1=CC=CC=C1 PIRWNASAJNPKHT-SHZATDIYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000710013 Homo sapiens Reversion-inducing cysteine-rich protein with Kazal motifs Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 210000002421 cell wall Anatomy 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
この埋め込み型フォトダイオードは、たとえばn型半導体領域を形成し、このn型半導体領域の表面すなわち絶縁膜との界面近傍に、暗電流抑制のための浅く不純物濃度の濃いp型半導体領域(正孔蓄積領域)を形成して構成される。
その埋め込み型フォトダイオードの作製方法としては、p型不純物となるBやBF2をイオン注入し、アニール処理して、フォトダイオードを構成するn型半導体領域と絶縁膜との界面近傍にp型半導体領域を作製することが一般的である。
さらに、フローティングウェル型増幅器(FWA:Floating Well Amplifier、特許文献5,6参照)が提案されている。FWAは、極大点に蓄積されるフォトホールの電荷量に応じて表面にチャネルが形成され、この表面の電荷量によってソース・ドレイン電流が変化し、その結果信号電荷に応じた読み出しが可能となる。
さらに、受光部と信号検出部を分け隣接して配置した閾値変調型イメージセンサ(VMIS:Vth Modulation Image Sensor、特許文献7,8,9,10参照)等の各種デバイスが提案されている。
この固体撮像素子は、入射光により光電変換を行い、光電変換により得られた信号電荷を蓄積し、蓄積した信号電荷の電荷量に応じて信号電圧を出力する機能を併せ持つ受光素子を有している。この受光素子は、平面的にみて同じ箇所で信号電荷が蓄積されやすく、かつ、表面チャネル電流が流れやすくなるようなポテンシャル分布を有している。
前面照射型のCMDやBCMD、FWA、VMISなどでは、受光部は、ピックアップトランジスタの横に配置するため、開口率が低下するという不利益がある。
また、既存のフォトゲート構造では、薄膜ゲートを通して受光するため、青感度が低下するという不利益がある。
同様に、前面照射型で、受光フォトダイオード領域と信号検出トランジスタを隣接配置するような場合には、信号検出部の上部に遮光膜を設けるなどの工夫が必要になり、素子製造プロセスが複雑になるなどの不利益がある。
また、この固体撮像素子も前面照射型であることから、上述した前面照射型の青感度の低下や混色等の問題を有している。
このため、暗電流の抑制のためにp型半導体領域の不純物濃度をさらに上げようとすると、p型半導体領域が深くなる。p型半導体領域が深くなると、フォトダイオードのpn接合が転送ゲートから離れるために、転送ゲートによる読み出し能力が低下するおそれがある。
また、光の青に対する感度を劣化させず、光によるキャリアのシリコン界面でのトラップ影響を防ぎ、高感度化と画素の微細化を図ることができる。
また、多画素化時に駆動能力不足になることを抑止でき、十分な駆動能力を得ることができる。
なお、説明は以下の順序で行う。
1.固体撮像装置の概略構成
2.デバイス構造
3.リフレクタ構成
4.コンタクト共有型画素部の画素セル配列例
5.カメラ
図1は、本実施形態に係る固体撮像装置の概略構成を示すブロック図である。
本実施形態の画素部2の画素セル2Aは、裏面(背面)照射で、ダブルウェル構造、閾値変調(CMD)方式のイメージセンサとして構成されている。
そして、本実施形態の画素部2は、ダブルウェル構造を採用し、蓄積電荷とチャネル電流が同一キャリアである。
また、画素部2は、読み出しトランジスタとリセットトランジスタと選択トランジスタの機能を1トランジスタで共有する1トランジスタアーキテクチャ(構造)を有する。
さらに、画素部2においては、画素配列において、同一行に配列された画素セル2Aが共通の行線H0,H1,・・・に接続され、同一列に配列された画素セル2Aが共通の列線V0,V1,・・・に接続されている。
ここでの処理には、CDS(Correlated Double Sampling)相関二重サンプリング処理やアナログ・デジタル変換処理等を含む。
この列方向制御回路4における画素セル2Aからの信号読み出し処理に関する構成、機能については後で詳述する。
以下に、本実施形態に係る固体撮像装置の画素部の具体的なデバイス構造について説明する。
基板100は、裏面から光を入射し得るように、シリコンウェハを薄膜化することにより形成される。基板100の厚さは、固体撮像装置1の種類にもよるが、たとえば可視光用の場合には2〜6μmであり、近赤外光用では6〜10μmとなる。
本実施形態において、基板100は、1画素セル毎または複数画素セルを単位として隣接セル群と素子分離層により分離された複数の画素セル2A(Cel)が形成される。
本実施形態において、第1導電型はn型であり、第2導電型はp型である。
第2ウェル120は、第1ウェル110の受光部における蓄積電荷を検出し、閾値変調機能を有するMOS型のトランジスタ130が形成されている。
また、第2ウェル120における第1ウェル110と重ならない領域(端部側領域)には、p+層からなるウェル(基板)コンタクト領域124,125,126,127が形成されている。
そして、基板100の第2基板面102側におけるソース領域121とドレイン領域122間のチャネル形成領域123上に絶縁膜160を介してトランジスタ130のゲート電極131が形成されている。
また、ソース領域121上の絶縁膜160の一部を開口してソース領域121と接続されるトランジスタ130のソース電極132が形成されている。
同様に、ドレイン領域122上の絶縁膜160の一部を開口してドレイン領域122と接続されるトランジスタ130のドレイン電極133が形成されている。
トランジスタ130は、第2基板面102側の第2ウェル120に形成されたソース領域121、ドレイン領域122、チャネル形成領域123、第2基板面102の表面側に形成されたゲート電極131、ソース電極132、およびドレイン電極133を有する。
また、画素セルCelは、読み出しトランジスタとリセットトランジスタと選択トランジスタの機能を1トランジスタで共有する1トランジスタアーキテクチャ(構造)を有する。
シングルウェル構造では、変調度・変換効率が高くとも、欠陥に対して弱く、リニアリティ(猫足)の画素バラツキが多発しやすく、発生した場合には補正が困難である。
また、読み出し中にピニング(Pinning)が外れるために、カラムデジタルCDSと相性が悪い。アナログCDSにした場合は、容量の面積肥大で微細化に障害となる。
裏面照射と組み合わせてもリセットトランジスタが必要で2トランジスタ構成になることで微細化に不利である。
その結果、本実施形態では、トランジスタ構造がリングである必要がなくなり、通常トランジスタと同じドレイン(D)/ゲート(G)/ソース(S)のいわゆる一方向の構造で構成することが可能となっている。
また、本実施形態においては、信号キャリアをトランジスタ130のドレインに排出させるような構造を採用している。
これにより、1トランジスタで読み出し(ピックアップ)トランジスタとリセットトランジスタと選択トランジスタを共有する、完全な1トランジスタで、ラテラルリセット構造が実現されている。
また、隣接画素セルと、ドレイン共有やソース共有やゲート共有が可能であり、レイアウト効率を飛躍的に高め、画素微細化が可能となる。
また、トランジスタのドレインによるラテラルリセットを採用していることから、ドレインを横配線とすることと、共有画素単位で別配線にすることで、カラム共有が可能となりカラム回路のシュリンクができる。
また、トランジスタのゲート上に空きスペースができることで、ここに配線のメタルなどを利用したリフレクタ構造を設けることが可能となる。その結果、シリコン(Si)基板を透過した光を反射させて再度Si中で光電変換させ、たとえば近赤外感度をあげることができる。
また、既存構造では、受光期間中にゲートをオフし、シリコン(Si)基板表面をピニングさせることで、界面で発生する暗電流をホール(Hole)と再結合させていたので、完全に再結合しない成分が暗電流ムラや白点欠陥となり問題となっていた。
これに対して、本構造では、ダブルウェルであるがゆえに、Si表面で発生する暗電流電子を、チャネルからドレインに排出させることができ、界面で発生する暗電流や白点を完全にシャットアウトできる利点がある。
その結果、カラム読み出し時にゲートをオンしても、暗電流や白点が問題にならないために、信号の非破壊読み出しが可能となる。
電子のみがn型の第1ウェル110に蓄積され、MOSトランジスタとしてのトランジスタ130のソース・ドレイン間のゲート領域半導体表面近傍に形成される電位井戸内に蓄積される。そして、トランジスタ130を通じて、蓄積電荷の信号が増幅されて検出され、蓄積電荷が適宜排出され、混色や飽和電荷量の制御が行われる。
これに対し、前面照射型の場合、通常、半導体基板の厚みは素子が割れにくい厚み(〜数百μm)に保つ必要があり、そのため、素子の基板を通してソース・ドレイン間のリーク電流が無視できず、問題になる場合がある。
これに対して、本実施形態においては、素子の厚みを十分薄くしているため、基板を通してのリーク電流を減らすことができ、この問題も回避している。
以下に、本実施形態に係る固体撮像装置1についてさらに詳細に考察する。
図4の前面照射型BMCD10は、基板前面側に絶縁膜11、透明電極12、遮光電極13等が形成されている。また、14はラテラルドレイン、15はゲート絶縁膜、16はシリコン基板を示している。
波長の長い赤色光や近赤外光LIRはシリコンの表面から比較的内部まで入るが、青色光LBや近紫外光はそれほど深くまで入らない場所で光電変換が行われる。また、波長の短い光は表面の絶縁多層膜を通過する際に、散乱や吸収また層界面での反射などにより、エネルギーの損失を受けやすい。
しかし、シリコン酸化膜(絶縁膜)を通過する光がトランジスタ特性に影響を及ぼす可能性についての議論は少ない。本実施形態では、この点について触れ、定性的ではあるがそのメカニズムをある程度明らかにする。
シリコン熱酸化膜の場合、バンドギャップは約8.0eVであり、透明電極としてITOを使用する場合は、仕事関数は約4.3〜4.7eVであるため、熱酸化膜のエネルギーギャップの真ん中より少し下に透明電極のフェルミレベルが位置することになる。
このとき、シリコン基板に対して透明ゲート電極に比較的大きな負の電圧を印加していると、光電効果により金属表面(透明電極)より飛び出した電子が、酸化膜中に励起してトラップに捕獲される。
トラップに捕獲された電子は電界により再放出され、ホッピング伝導によりシリコン単結晶の伝導帯に流れ込み、透明ゲート電極とシリコン間を弱い導通状態にし、トランジスタ特性や信号量にバラツキを生じさせる。
本実施形態の裏面照射では、エネルギーの大きな波長の短い光は、トランジスタ領域に到達するまでに殆どシリコン基板内でフォトキャリア生成にそのエネルギーを費やしてしまうので、前面照射のような欠点がないことが、大きな特徴になっている。
トランジスタ130のゲート電圧VGを1.0V、ドレイン電圧VDを1.8Vにすると、ソース電圧VSは1.6V〜1.4V程度であり、蓄積電荷(電子)は減少し、ソースからドレインに流れるチャネル電子電流がその分変調され、減少する。この電流変化分を測定すれば、蓄積電子の電荷変化量が分かる。
トランジスタ130のゲート電圧VGを0V、ドレイン電圧VDを1.8Vにすると、ソース電圧VSは1.2Vあるいはそれ以下であり、トランジスタ130のソース・ドレイン間のゲート領域における半導体表面近傍に形成される電位井戸内に電子が蓄積される。
トランジスタ130のゲート電圧VGを0V〜−1.0V、ドレイン電圧VDを1.8Vにすると、ソース電圧VSはハイインピーダンスHi−ZまたはLDであり、蓄積された電子がオーバーフロー(OF)する状態となる。すなわち、画素セルCelを飽和させる。このとき信号を保持する。
トランジスタ130のゲート電圧VGを0〜−1.0V、ドレイン電圧VDを3.0V以上、たとえば3.7Vにすると、ソース電圧VSはハイインピーダンスHi−ZまたはLDであり、蓄積井戸内に存在する電子を、ドレイン電極を通して外部に排出させる。
そして、本実施形態においては、γ特性を高ダイナミックレンジ(DR)に活用している。
ここで、この画素セルのγ特性について説明する。
シングルウェル構造においてはリニアリティ(猫足)が非線形性で小信号時に信号が欠落する。
これに対して、ダブルウェル構造においては、小信号時にゲインアップするγ特性の場合は、逆γ補正が可能なうえ低照度時のゲインが−となるので、信号と同時にノイズも圧縮されるために低ノイズ化が可能となる。
このガンマポケット180において、信号キャリアと信号電流が1点集中し、小信号変調度が向上する。
また、後段の信号処理を行うDSPで逆ガンマ補正し、全ノイズ圧縮を実現することが可能である。
また、図7に示すように、画素セルCelは大信号時に容量が増大する構造を有し、γ特性による高ダイナミックレンジ(DR)としている。
以下、画素部2のリフレクタを有する構成、画素セルの配列等について説明する。
図8(A)および(B)はリフレクタを有する画素セルの簡略断面図である。
そして、p型素子分離層140Aに対向する位置にゲートコンタクト電極190が形成されている。
さらに、素子分離層140Aを除く画素セルCelのゲート電極131の前面側(光が照射されない側)にリフレクタ200が形成されている。
すなわち、1トランジスタで構成できることは、ドレイン、ソース、ゲート、ウェルのコンタクトが素子分離上の四方に配置され、ゲートが画素全体を占める構造となり、トランジスタのランダムノイズが飛躍的に低減する。
たとえば、ドレインコンタクトおよびソースコンタクトは、X、Y方向のうち、Y方向(縦方向、行方向)に隣接する画素セル同士で共有され、ゲートコンタクトおよびウェルコンタクトはX方向(横方向、列方向)に隣接する画素セルで共有される。
その結果、本実施形態では、図9に示すように、いわゆるジグザグ(ZigZag)配列でも兼用できるレイアウトを採用することが可能となっている。
図9の例は、通常のベイヤー配列の正方配置を45度回転させて配列した構造になっている。
図10において、SCNTはソースコンタクトを、DCNTはドレインコンタクトを、GCNTはゲートコンタクトを、WCNTはウェルコンタクトを、それぞれ示している。
図10に示すように、ゲートを横ストライプで共通とし、ソース側もしくはドレイン側にウェル(基板)コンタクトWCNTをとるレイアウトとして、リフレクタ200を作りやすくすることが可能である。
また、ドレイン側かソース側かは、耐圧やレイアウトによって決めればよい。
ソース側に基板コンタクトを取ると電位差が縮まるために微細化がしやすくなる利点がある。
これにより、ソース側のチャネルが広がることで、ソース側が深くなり、信号が溜まる部分と変調がかかりやすい部分が一致し高変調特性が得られる。
この場合、図示しない混色防止用遮光膜と配線を兼用することが可能である。
このような構成を採用することにより、リフレクタ200の配線が対称形になり、耐圧の面で有利である。
このリフレクタ200によりシリコン基板100を透過した光を反射させて再度シリコン基板100の第1ウェル110中で光電変換させ、たとえば近赤外感度をあげることができる。
この場合、図14(A)に示すように、基板は比較的厚く(6μm〜10μm程度)、リフレクタ200による近赤外光の反射利用により、たとえば暗時監視カメラへの応用が可能となる。
通常可視光にはシリコン基板は2μm〜3μmの厚さが必要で、光入射角は25度程度まで受光しなくてはならず、アスペクトで1:2程度が限界であったために1μm〜1.5μm程度が画素サイズの限界と言われていた。
しかし、本実施形態のように、リフレクタ200を用いれば半分のシリコン基板厚1μm〜1.5μmで済むことから、画素サイズもサブミクロン画素が可能となる。
そして、本実施形態においては、リフレクタ200がメタル系の配線(Al等)とされる。この構成例については後で述べる。
なお、具体的な説明は行わないが、リフレクタが非導電性の絶縁膜等で構成されることもある。
図15(A),(B)は、コンタクト共有型画素部の画素セル配列例を示す図であって、図15(A)は画素セルのレイアウトの例を示す図であり、図15(B)は図15(A)に対応するパターンレイアウトを示す図である。
また、図16は図15のレイアウトを採用してカラム回路を共有する信号処理系と画素部を簡略化した等価回路を示す図である。
なお、以下では、選択されたトランジスタのゲートには信号Selが供給されるものとする。
また、以下の説明ではコンタクト共有型の画素部の画素セル配列例について説明するが、配線によりソースやドレインを接続して共有するように構成することも可能である。
たとえば、図1に示すようなソース、ドレインが画素セルごとに独立していても、配線で行方向に隣接する画素セルのドレインやソースを接続して共有するように構成することも可能である。
図15(A)の例では、選択して図示した16個のセルCelがマトリクス状に配列されている。
基本的にベイヤー配列が採用されている。
1行1列目にG(緑、Gr)の画素セルCel11が配列され、1行2列目にB(青)の画素セルCel12が配列、2行1列目にR(赤)の画素セルCel21が配列され、2行2列目にG(Gb)の画素セルCel22が配列されている。
同様に、1行3列目にG(Gr)の画素セルCel13が配列され、1行4列目にBの画素セルCel14が配列、2行3列目にRの画素セルCel23が配列され、2行2列目にG(Gb)の画素セルCel24が配列されている。
3行1列目にGの画素セルCel31が配列され、3行2列目にBの画素セルCel32が配列、4行1列目にRの画素セルCel41が配列され、4行2列目にG(Gb)の画素セルCel42が配列されている。
同様に、3行3列目にG(Gr)の画素セルCel33が配列され、3行4列目にBの画素セルCel34が配列、4行3列目にRの画素セルCel43が配列され、4行4列目にG(Gb)の画素セルCel44が配列されている。
図15の例では、画素セルCel11とCel21がドレインコンタクトDCNTを共有し、画素セルCel31とCel41がドレインコンタクトDCNTを共有している。
同様に、画素セルCel12とCel22がドレインコンタクトDCNTを共有し、画素セルCel32とCel42がドレインコンタクトDCNTを共有している。
画素セルCel13とCel23がドレインコンタクトDCNTを共有し、画素セルCel33とCel43がドレインコンタクトDCNTを共有している。
画素セルCel14とCel24がドレインコンタクトDCNTを共有し、画素セルCel34とCel44がドレインコンタクトDCNTを共有している。
同様に、ドレインコンタクトDCNTを共有する3行目の画素セルCel31〜Cel34および4行目の画素セルCel41〜Cel44によりグループGRP2が形成されている。
そして、隣接するグループ間の各列において隣接する画素セル同士でソースコンタクトSCNTを共有している。
図15の例では、グループGRP1の画素セルCel21とグループGRP2の画素セルCel31がソースコンタクトSCNTを共有している。
グループGRP1の画素セルCel22とグループGRP2の画素セルCel32がソースコンタクトSCNTを共有している。
グループGRP1の画素セルCel23とグループGRP2の画素セルCel33がソースコンタクトSCNTを共有している。
グループGRP1の画素セルCel24とグループGRP2の画素セルCel34がソースコンタクトSCNTを共有している。
図15(B)において、LGT1〜3、・・・はゲートコンタクトに接続されるゲートラインを、LDRN1〜4、・・・はドレインコンタクトに接続されるドレインラインを、それぞれ示している。
本実施形態において、ゲートラインが第1の駆動ラインに相当し、ドレインラインが第2の駆動ラインに相当する。
また、ゲートラインLGTはX方向(列方向)に行ごとに配線されている。
また、ドレインラインLDRNはX方向(列方向)にグループごとに1本ずつ配線されている。
たとえばグランドラインLGNDは最下層の第1メタル配線(1MT)により形成される。
信号ラインLSGNは2番目に下層の第2メタル配線(2MT)により形成される。
ゲートラインLGT、およびドレインラインLDRNは両者間に絶縁膜を介して絶縁性を保持して最上層の第3メタル配線(3MT)により形成される
そして、奇数列と偶数列でその向きがさらに逆となるように形成されている。
1列目の画素セルCel21のゲートコンタクトGCNTはX方向の図中右側に形成され、ウェルコンタクトWCNTはX方向の図中左側に形成されている。
そして、画素セルCel11のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT1(y-2)に接続され、ウェルコンタクトWCNTが2列目に配線されたグランドラインLGND2に接続されている。
画素セルCel21のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT2(y-1)に接続され、ウェルコンタクトWCNTが1列目に配線されたグランドラインLGND1に接続されている。
2列目の画素セルCel22のゲートコンタクトGCNTはX方向の図中左側に形成され、ウェルコンタクトWCNTはX方向の図中右側に形成されている。
そして、画素セルCel12のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT1(y-2)に接続され、ウェルコンタクトWCNTが2列目に配線されたグランドラインLGND2に接続されている。
画素セルCel22のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT2(y-1)に接続され、ウェルコンタクトWCNTが3列目に配線されたグランドラインLGND3に接続されている。
1列目の画素セルCel23のゲートコンタクトGCNTはX方向の図中右側に形成され、ウェルコンタクトWCNTはX方向の図中左側に形成されている。
そして、画素セルCel13のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT1(y-2)に接続され、ウェルコンタクトWCNTが4列目に配線されたグランドラインLGND4に接続されている。
画素セルCel23のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT2(y-1)に接続され、ウェルコンタクトWCNTが3列目に配線されたグランドラインLGND3に接続されている。
2列目の画素セルCel24のゲートコンタクトGCNTはX方向の図中左側に形成され、ウェルコンタクトWCNTはX方向の図中右側に形成されている。
そして、画素セルCel14のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT1(y-2)に接続され、ウェルコンタクトWCNTが4列目に配線されたグランドラインLGND4に接続されている。
画素セルCel24のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT2(y-1)に接続され、ウェルコンタクトWCNTが5列目に配線されたグランドラインLGND5(図示せず)に接続されている。
すなわち、グループGRP1の1行目の全セルの全トランジスタ130のドレインと2行目の全セルの全トランジスタはx方向に配線された1本のドレインラインLDRN1(y-2)に共通に接続されている。
1列目の画素セルCel41のゲートコンタクトGCNTはX方向の図中右側に形成され、ウェルコンタクトWCNTはX方向の図中左側に形成されている。
そして、画素セルCel31のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT3(y)に接続され、ウェルコンタクトWCNTが2列目に配線されたグランドラインLGND2に接続されている。
画素セルCel41のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT5(y+1)に接続され、ウェルコンタクトWCNTが1列目に配線されたグランドラインLGND1に接続されている。
2列目の画素セルCel42のゲートコンタクトGCNTはX方向の図中左側に形成され、ウェルコンタクトWCNTはX方向の図中右側に形成されている。
そして、画素セルCel32のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT3(y)に接続され、ウェルコンタクトWCNTが2列目に配線されたグランドラインLGND2に接続されている。
画素セルCel42のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT4(y+1)に接続され、ウェルコンタクトWCNTが3列目に配線されたグランドラインLGND3に接続されている。
1列目の画素セルCel43のゲートコンタクトGCNTはX方向の図中右側に形成され、ウェルコンタクトWCNTはX方向の図中左側に形成されている。
そして、画素セルCel33のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT3(y)に接続され、ウェルコンタクトWCNTが4列目に配線されたグランドラインLGND4に接続されている。
画素セルCel43のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT4(y+1)に接続され、ウェルコンタクトWCNTが3列目に配線されたグランドラインLGND3に接続されている。
2列目の画素セルCel44のゲートコンタクトGCNTはX方向の図中左側に形成され、ウェルコンタクトWCNTはX方向の図中右側に形成されている。
そして、画素セルCel34のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT3(y)に接続され、ウェルコンタクトWCNTが4列目に配線されたグランドラインLGND4に接続されている。
画素セルCel44のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT4(y+1)に接続され、ウェルコンタクトWCNTが5列目に配線されたグランドラインLGND5(図示せず)に接続されている。
すなわち、グループGRP2の3行目の全セルの全トランジスタ130のドレインと4行目の全セルの全トランジスタはx方向に配線された1本のドレインラインLDRN2(y)に共通に接続されている。
1列目の画素セルCel61のゲートコンタクトGCNTはX方向の図中右側に形成され、ウェルコンタクトWCNTはX方向の図中左側に形成されている。
そして、画素セルCel51のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT5(y+2)に接続され、ウェルコンタクトWCNTが2列目に配線されたグランドラインLGND2に接続されている。
画素セルCel61のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT6(y+3)に接続され、ウェルコンタクトWCNTが1列目に配線されたグランドラインLGND1に接続されている。
2列目の画素セルCel62のゲートコンタクトGCNTはX方向の図中左側に形成され、ウェルコンタクトWCNTはX方向の図中右側に形成されている。
そして、画素セルCel52のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT5(y+2)に接続され、ウェルコンタクトWCNTが2列目に配線されたグランドラインLGND2に接続されている。
画素セルCel62のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT6(y+3)に接続され、ウェルコンタクトWCNTが3列目に配線されたグランドラインLGND3に接続されている。
1列目の画素セルCel63のゲートコンタクトGCNTはX方向の図中右側に形成され、ウェルコンタクトWCNTはX方向の図中左側に形成されている。
そして、画素セルCel53のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT5(y+2)に接続され、ウェルコンタクトWCNTが4列目に配線されたグランドラインLGND4に接続されている。
画素セルCel63のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT6(y+3)に接続され、ウェルコンタクトWCNTが3列目に配線されたグランドラインLGND3に接続されている。
2列目の画素セルCel64のゲートコンタクトGCNTはX方向の図中左側に形成され、ウェルコンタクトWCNTはX方向の図中右側に形成されている。
そして、画素セルCel54のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT5(y+2)に接続され、ウェルコンタクトWCNTが4列目に配線されたグランドラインLGND4に接続されている。
画素セルCel64のトランジスタ130のゲートがゲートコンタクトGCNTを介してゲートラインLGT6(y+3)に接続され、ウェルコンタクトWCNTが5列目に配線されたグランドラインLGND5(図示せず)に接続されている。
すなわち、グループGRP3の5行目の全セルの全トランジスタ130のドレインと6行目の全セルの全トランジスタはx方向に配線された1本のドレインラインLDRN3(y+2)に共通に接続されている。
図15および図16の例では、グループGRP1の画素セルCel21とグループGRP2の画素セルCel31がソースコンタクトSCNTを共有している。
グループGRP1の画素セルCel22とグループGRP2の画素セルCel32がソースコンタクトSCNTを共有している。
グループGRP1の画素セルCel23とグループGRP2の画素セルCel33がソースコンタクトSCNTを共有している。
グループGRP1の画素セルCel24とグループGRP2の画素セルCel34がソースコンタクトSCNTを共有している。
グループGRP2の画素セルCel41とグループGRP3の画素セルCel51がソースコンタクトSCNTを共有している。
グループGRP2の画素セルCel42とグループGRP3の画素セルCel52がソースコンタクトSCNTを共有している。
グループGRP2の画素セルCel43とグループGRP3の画素セルCel53がソースコンタクトSCNTを共有している。
グループGRP2の画素セルCel44とグループGRP3の画素セルCel54がソースコンタクトSCNTを共有している。
1列目は信号LSGN1が、第1の信号ラインLSGN1−Tおよび第2の信号ラインLSGN1−Bに分割されて配線されている。
2列目は信号ラインLSGN2が、第1の信号ラインLSGN2−Tおよび第2の信号ラインLSGN2−Bに分割されて配線されている。
3列目は信号ラインLSGN3が、第1の信号ラインLSGN3−Tおよび第2の信号ラインLSGN3−Bに分割されて配線されている。
4列目は信号ラインLSGN4が、第1の信号ラインLSGN4−Tおよび第2の信号ラインLSGN4−Bに分割されて配線されている。
さらに、各列配列に対応して第1のカラム回路としてのトップ側カラム回路400−1,400−2,400−3,4004,・・・、並びに、第2のカラム回路としてのボトム側カラム回路410−1,41−2,41−3,41−4,・・・が配置されている。
信号ラインLSGN1−Bには、2行1列目のトランジスタ130のソースが接続されたソースコンタクトSCNT、6行1列目のトランジスタ130のソースが接続されたソースコンタクトSCNTが接続されている。
信号ラインLSGN2−Bには、2行2列目のトランジスタ130のソースが接続されたソースコンタクトSCNT、6行2列目のトランジスタ130のソースが接続されたソースコンタクトSCNTが接続されている。
信号ラインLSGN3−Bには、2行3列目のトランジスタ130のソースが接続されたソースコンタクトSCNT、6行3列目のトランジスタ130のソースが接続されたソースコンタクトSCNTが接続されている。
信号ラインLSGN3−Bには、2行4列目のトランジスタ130のソースが接続されたソースコンタクトSCNT、6行4列目のトランジスタ130のソースが接続されたソースコンタクトSCNTが接続されている。
スイッチSW411は、端子aが1列目の信号ラインLSGN1−Bの一端部に接続され、端子bが電源電圧VDDの電源SVDDに接続され、端子cがカラム回路410−1の反転入力端子(−)に接続されている。
スイッチSW412は、端子aが2列目の信号ラインLSGN2−Bの一端部に接続され、端子bが電源電圧VDDの電源SVDDに接続され、端子cがカラム回路410−2の反転入力端子(−)に接続されている。
スイッチSW413は、端子aが3列目の信号ラインLSGN3−Bの一端部に接続され、端子bが電源電圧VDDの電源SVDDに接続され、端子cがカラム回路410−3の反転入力端子(−)に接続されている。
スイッチSW414は、端子aが4列目の信号ラインLSGN4−Bの一端部に接続され、端子bが電源電圧VDDの電源SVDDに接続され、端子cがカラム回路410−4の反転入力端子(−)に接続されている。
スイッチSW401〜SW404,・・・の端子cには定電流負荷回路I401が接続され、その接続点はキャパシタC401を介してコンパレータ401に接続されている。
コンパレータ401は、反転入力端子(−)がキャパシタC401に接続され、非反転入力(+)には参照電位が与えられる。参照電位としては、たとえばランプ(PAMP)波形が与えられる。
コンパレータ401の反転入力端子(−)と出力との間にはリセット用スイッチ402が接続されている。スイッチ402は、たとえばMOSトランジスタにより形成される。
スイッチSW411〜SW414,・・・の端子cには定電流負荷回路I411が接続され、その接続点はキャパシタC411を介してコンパレータ411に接続されている。
コンパレータ411は、反転入力端子(−)がキャパシタC411に接続され、非反転入力(+)には参照電位が与えられる。参照電位としては、たとえばランプ(PAMP)波形が与えられる。
コンパレータ411の反転入力端子(−)と出力との間にはリセット用スイッチ412が接続されている。スイッチ412は、たとえばMOSトランジスタにより形成される。
リセットは、X(横、列)方向に接続された1本のドレインラインLDRNにより駆動パルスを供給する。
換言すれば、電源電圧供給とリセットを同一のドレイン端子で行う撮像素子において、信号読み出し駆動時の電源供給は縦方向に隣接する画素トランジスタを経由して供給し、リセットは横方向に接続されたドレイン配線で駆動パルスを供給する。
図17においては、理解を容易にするために、図16の回路と同様の回路構成部分は同一符号をもって表している。
これに対して、本実施形態の固体撮像装置は、信号読み出し駆動時の電源供給はY(縦)方向に隣接する画素トランジスタを経由して供給する。そして、本固体撮像装置は、リセットは横方向に接続されたドレイン配線で駆動パルスを供給することから、IRドロップの発生が抑止され、駆動能力不足に陥ることがなく、十分な駆動能力を維持すること可能である。
ドレインを共有する2つのセルのうち、セルCel31をY(縦、列)方向の隣接画素セルCel41を読み出し画素とする場合、隣接画素セルCel31のソース出力にスイッチSW401を介して電源SVDDを接続する。
そして、そのY(縦)方向の隣接画素セルCel31のゲート131(Sel.y)にはドレイン・ソース間がオンするようにオーバードライブ電圧をかける。
これによって、隣接画素セルCel31を通して読み出し画素セルCel41に電源SVDDに接続されるため、1画素ごとにY(縦)方向から電源電圧VDDが供給される。
このために、水平方向のリセットドライバーRDRVから供給する場合に発生する電圧ドロップを無くすことができる。
ドレインを共有する2つのセルのうち、セルCel41をY(縦、列)方向の隣接画素セルCel31が読み出し画素とする場合、隣接画素セルCel41のソース出力にスイッチSW501を介して電源SVDDを接続する。
そして、そのY(縦)方向の隣接画素セルCel41のゲート131(Sel.y+1)にはドレイン・ソース間がオンするようにオーバードライブ電圧をかける。
これによって、隣接画素セルCel41を通して読み出し画素セルCel31に電源SVDDに接続されるため、1画素ごとにY(縦)方向から電源電圧VDDが供給される。
このために、水平方向のリセットドライバーRDRVから供給する場合に発生する電圧ドロップを無くすことができる。
ただし、各画素の閾値Vthバラツキによってオーバードライブ量が変わり読み出し画素ごとにドレイン電圧がバラツキ、出力画像に影響する可能性がある。
この点に関しては、リセットのために水平方向に配線でドレインがつながっていることで、水平ライン内でドレイン電圧が一定になるように動作するため、バラツキを吸収する仕組みとなる。
特に、スポット(SPOT)的に高輝度被写体を撮像した場合など、オーバードライブが外れるおそれがある。しかし、このドレインの水平(横)方向の一体的な接続によって電流平均化の効果で周囲の画素の駆動能力で補うことができ、高輝度被写体耐性を確保することができる。
リセット配線はリセット機能と共に電流平均化の役目を担う。
オーバードライブ時の信号電荷の保持は、オーバードライブ電圧を印加時は、チャネル電位はドレイン電圧となり、このチャネルポテンシャルの状態では、蓄積電荷が増える方向であり、信号電荷は保持されることになる。
図19は、本実施形態に係る固体撮像装置のソース接地型の場合の隣接画素セルと信号読み出し系の特徴部分を抜粋して示す図である。
ソース接地型では、上記ドレインをソース、ソースをドレイン、VDDをVSSとし、負荷回路を定電流負荷回路から定抵抗負荷回路R401、R411等に置き換えることで実現できる。
Y(縦)方向の隣接画素セルのトランジスタ130を電源スイッチイングトランジスタに利用することで、あらためてスイッチチングトランジスタを設ける必要がなく、画素微細化の障害にならない。
水平リセット配線と共有することで、画素ごとのオン電圧バラツキを吸収できる。
なお、図20(A)、(B)においては、信号出力順にするために、レイアウト図とは上下反転させてある。
また、この例は、V行H列としてその各行、各列に番号を付し、出力信号は画素セルのRGBの別と行列配列に沿った番号を付している。たとえば1行1列目の信号はR11、1行2列目はG12となっている
たとえばボトム側で最初に画素セルG12、G14、・・・の信号を読み出し、トップ側で画素セルB22、B24を読み出し、ボトム側で2番目に画素セルR11、R13、・・・の信号を読み出し、トップ側で画素セルG21、G23を読み出す。
このように、同色ごとに信号読み出しを行うことが可能で、任意の同色加算が可能となる。
水平リセットドレインの分離(たとえば奇数列と偶数列)により、水平2以上のカラム共有が可能となる(1/n減速)。
また、カラムシュリンクが可能である。
さらにまた、色コーディング同期で、同一列信号内でデジタル加算による任意の同色加算が可能となる。
また、図22は、図21のレイアウトを採用してカラム回路を共有する信号処理系と画素部を簡略化した等価回路を示す図である。
図23(A)は画素セルのレイアウトの例を示す図であり、図23(B)は図23(A)に対応するパターンレイアウトを示す図である。
また、図24は、図23のレイアウトを採用してカラム回路を共有する信号処理系と画素部を簡略化した等価回路を示す図である。
また、この例は、V行H列としてその各行、各列に番号を付し、出力信号は画素セルのRGBの別と行列配列に沿った番号を付している。
たとえばボトム側で最初に画素セルR11、R13、・・・の信号を読み出し、トップ側で画素セルG22、G24を読み出し、ボトム側で2番目に画素セルB11、B14、・・・の信号を読み出し、トップ側で画素セルG23、G25を読み出す。
このように、同色ごとに信号読み出しを行うことが可能で、任意の同色加算が可能となる。
また、この例は、V行H列としてその各行、各列に番号を付し、出力信号は画素セルのRGBの別と行列配列に沿った番号を付している。
たとえばボトム側で最初に画素セルR11、R13、R15、・・・の信号を読み出し、トップ側で画素セルG21、G23、G25を読み出す。そして、ボトム側で2番目に画素セルG22、G24、G26・・・の信号を読み出し、トップ側で画素セルB12、B14、B16を読み出す。
このように、同色ごとに信号読み出しを行うことが可能で、任意の同色加算が可能となる。
ここで、上述した図15(A),(B)の正方配列を採用した場合のリフレクタの形成例について述べる。
したがって、図27(B)に示すように、基本的にゲート領域全体に重ねるようにリフレクタ200を形成することが可能である。
以下、第1例〜第3例について説明する。
図29は、リフレクタと配線共有レイアウトの第2例を示す図である。
図30は、リフレクタと配線共有レイアウトの第3例を示す図である。
この場合、ゲートラインLGTの第1メタル配線を、リフレクタ200として用いる。
リフレクタ200はゲート領域に対応して選択的に形成される。
この場合、グランドラインLGNDの第1メタル配線を、リフレクタ200として用いる。
この場合、ゲートラインLGTの第1メタル配線を、リフレクタ200として用いるが、ストライプ状にしてリフレクタ200が形成される。
以下では、カラム回路側を含めた信号処理系の特徴的な構成、機能について説明する。
図32(A)および(B)は、ソース接地型の場合のプリラインセットの基本概念を示す図である。図32(A)はソース接地型の等価回路を、図32(B)はタイミングチャートをそれぞれ示している。
図31(A)のドレイン接地型の等価回路は図18の回路と等価であり、図32(A)のソース接地型の等価回路は図19の回路と等価である。
これにより、カラム回路400(410)のコンパレータ401(411)の基準レベルを、前ラインのリセットレベルを利用し大光量耐性を向上させる。
タイムシーケンス順に動作を説明する。
キャパシタC401,C411による容量結合型カラム差動アンプの場合、基準レベルリセットが必要となり、一例として、1ライン前の信号で基準レベルリセット(プリラインリセット)する。
対象となる画素セルCel31とCel41では、まず画素セルCeL41の信号を読む場合、オーバードライン部の画素セルCel31のソースラインをスイッチSW401介して電源SVDD側に接続する。
そして、画素セルCel31のトランジスタ130−1のゲート131(Sel.y)にオーバードライブ高電圧が印加される。
その結果、ドレインラインには、電源電圧VDDが印加され、読み出し画素セルCel41のドレインに電源電圧が供給される。
読み出し画素セルCel41のゲート131(Sel.y+1)には信号読み出しに適した読み出し電圧VreadOutが印加され、ソースはスイッチSW411を介してVSLラインに接続されて定電流負荷回路I411によって信号電圧が発生する。これをキャパシタC411を通してカラム差動アンプであるコンパレータ411で受けることになる。
次に、画素セルCel31の信号を読む場合は、画素セルCel41とCel31の機能を入替えて、オーバードライン部画素セルCel41のソースラインを、スイッチSW411を介して電源SVDD側に接続する。
そして、画素セルCel41のゲート131(Sel.y+1)にオーバードライブ高電圧が印加される。
その結果、ドレインラインには、電源電圧VDDが印加され、読み出し画素セルCel31のドレインに電源電圧が供給される。
読み出し画素セルCel31のゲート131(Sel.y)には信号読み出しに適した読み出し電圧VreadOutが印加され、ソースはスイッチSW401を介してVSLラインに接続されて定電流負荷回路I401によって信号電圧が発生する。これをキャパシタC401を通してカラム差動アンプであるコンパレータ401で受けることになる。
このように、交互に信号電圧を読み出した後、空信号とのCDS差分を取るために、ドレイン共通配線で水平方向からリセットドライバーRDRVによってリセットパルスを印加する。
そのリセットパルスは、信号RstDyによって供給される。
このとき、画素セルCel31、Cel41のゲート131(Sel.y/Sel.y+1)には、ソースに対してオフとなる低い電圧を印加しておく。
時刻t2と同様のシーケンスで画素セルCel41の空信号を読み出し、後段の信号処理等にて映像信号との差分を演算することで、デジタルCDSが可能となる。
時刻t3と同様のシーケンスで画素セルCel31の空信号を読み出し、後段の信号処理等にて映像信号との差分を演算することで、デジタルCDSが可能となる。
最後に次のラインの信号スキャンのために、時刻t6で空信号読み出した直後に、キャパシタC401の結合容量をリセットするためスイッチ412をCPパルスによってオンすし、時刻t1と同様の動作をさせる。
トランジスタQ411は、ドレインが電源電位に接続され、ソースがキャパシタC411(C401)に接続され、その接続点と接地ラインとの間にスイッチSW412を介してキャパシタC412が接続されている。
電流源I412は、トランジスタQ411のソースにスイッチSW413を介して接続され、電流源I413はトランジスタQ411のゲートに接続されている。また、トランジスタQ411のゲートはスイッチSW411に接続されている。
続くリセット動作では、トランジスタ130のゲート電圧VGを0〜−1.0V、ドレイン電圧VDを3.0V以上、たとえば3.7Vにする。この場合、ソース電圧VSはハイインピーダンスHi−ZまたはLDであり、蓄積井戸内に存在する電子を、ドレイン電極を通して外部に排出させる。
たとえばD相をアナログ、P相をデジタルのサンプリングの組み合わせで、小サイズで大光量耐性を向上させることが可能となる。
トランジスタ423のドレインが電源電位に接続され、ソースが電流源I423に接続され、その接続点がトランジスタ421の基板およびキャパシタC401に接続されている。また、スイッチSW421にはキャパシタC421が接続されている。
逆γ補正回路420でγ特性を落として、すなわちγ特性の非線形性を線形としてアナログ/デジタル変換を行う。
一般的なカラムデジタルCDS/ADCは1H(水平)期間を使ってゆっくりCDS/ADCをするもので、FDにメモリした信号を想定している。
しかし閾値変調方式では、CDS/ADC中にも受光による信号変化がおきるために、大光量で高速電子シャッタを用いたときには、信号誤差および黒浮きが発生するおそれがある。
一般的には、高速アナログCDSでこれを回避していたが、本方式においては、シャッタ速度と信号量を加味して黒レベルを補正したりすることも考えられるが、実用的な範囲の電子シャッタ速度では特に問題とはならないと考えられる。
サンプリング時間がかかる信号側の漏れこみを回避するには、上述したように、信号側だけアナログサンプリングにするなどで、1個の容量追加で大きな改善効果が得られる。
また、カラムデジタルCDSのリセットには、前ラインのリセットレベルを利用するプリラインリセット方式で対処できる。
図35(A)は動作電圧を、図35(B)は2カラム共有での静止画シーケンスの例を示している。
1出力信号とする方法は、固体撮像素子内でも、素子外の信号処理ICでも構わない。素子外の信号処理ICで行う場合は、たとえば欠陥画素の補正ができるなどの利点がある。
また、本実施形態においては、たとえば図38(B)の簡略断面図に示すように、カラーフィルタコーディングがアレイ状に配列した複数画素内で同色でなく、たとえば原色のB(Blue)+R(Red)とすれば、補色のマゼンタ(Magenta)となる。
その結果、この場合、カムコーダーなどで使われていた補色信号処理が利用できるようになり、色再現は原色と同じ性能でかつカラーフィルタ材料の共有化による量産性の向上が達成できる。
すなわち、複数画素単位で素子分離を行う構造とした場合は、リセットドレイン下の素子分離pウェル(p-well)を無くせるためにリセット電圧を低減できる効果が得られる。
また、この非破壊読み出しにより、静止画低速露光、動画の非同期・同期での同時動作を可能とする、AE/AF兼用が可能、高速部分スキャン(SCAN)で、全エリアランダムにリアルタイムAE/AFを可能とする等、種々の態様が可能となる。
図41において、縦方向が信号レベルを、横方向が露光時間を示している。
リセットし、ブラックスキャン(Black SCAN)を行う。ここでは閾値Vthバラツキ画像が取り込まれる。
時刻t11で第1の中間スキャン(SCAN#1)を行う。ここでは、高輝度画像が取り込まれVth差分が得られる。
時刻t12で第2の中間スキャン(SCAN#2)を行う。ここでは、中輝度画像が取り込まれVth差分が得られる。
時刻t13でファイナルスキャン(Final SCAN)を行ってリセットを行う。ここでは、低輝度画像が取り込まれる(CDS)。
(各画像に時間比を掛けて、レベル別に合成し高DR画像とする)
図42において、縦方向が信号レベルを、横方向が露光時間を示している。
リセットし、ブラックスキャン(Black SCAN)を行う。ここでは閾値Vthバラツキ画像が取り込まれる。
第1の中間スキャン(SCAN#1)を行う。ここでは、#1画像取り込みと#0Vth差分が得られ、たとえばモニタリング表示される。
第2の中間スキャン(SCAN#2)を行う。ここでは、#2画像取り込みと#1Vth差分が得られ、たとえばモニタリング表示される。
ファイナルスキャン(Final SCAN)を行う。ここでは、#n画像取り込みと#nVth差分が得られ、たとえばモニタリング表示される。
取り込みスキャンを行ってリセットを行う。ここでは、最終画像取り込みCDSとメモリへの記録が行われる。
非同期の場合は、ステップST15(静止画)を1/30s換算して表示する。
画素セルCelは、第1基板面101側に形成された第1導電型(本実施形態においてはn型)ウェル(第1ウェル)110と、第1ウェル110より第2基板面102側に形成された第2導電型(p型)ウェル(第2ウェル)120と、を有する。
n型の第1ウェル110は、第1基板面101側からの光を受光する受光部として機能し、受光した光の光電変換機能および電荷蓄積機能を有する。
第2ウェル120は、第1ウェル110の受光部における蓄積電荷を検出し、閾値変調機能を有するMOS型のトランジスタ130が形成されている。
第1ウェル110(および第2ウェル120の側壁にはそれらを囲むように第1導電型(本実施形態ではn型)の逆の導電型の第2導電型であるp型素子分離層(導電層)140が形成されていることから、以下の効果を得ることができる。
ドレイン、ソース、ゲート、ウェルのコンタクトが共有できることでレイアウト効率が高く、微細画素が実現できる。
ゲート面積が大きいことから、トランジスタノイズが非常に少ない。
また、画素全体が蓄積領域となるために、飽和信号量が大きく高ダイナミックレンジ(DR)を実現できる。
また、界面から発生する暗電流がドレインに排出されるために、界面の暗電流画像欠陥が発生しない。
さらに、ゲートON/OFFに関わらず暗電流悪化がない非破壊読み出しが可能となる。
また、受光部上が全面ゲートとなり、リフレクタ搭載で近赤外高感度や超微細画素実現ができる。
また、逆γ補正機能により低ノイズ化できる。
これに対して、本実施形態の固体撮像装置1は、信号読み出し駆動時の電源供給はY(縦)方向に隣接する画素トランジスタを経由して供給する。そして、本固体撮像装置は、リセットは横方向に接続されたドレイン配線で駆動パルスを供給することから、IRドロップの発生が抑止され、駆動能力不足に陥ることがなく、十分な駆動能力を維持すること可能である。
以上のように、本実施形態によれば、信号を読み出す方向と同方向から電源電力を供給することで、IRドロップの影響を受けないようにでき、多画素化に適する。
Y(縦)方向の隣接画素セルのトランジスタ130を電源スイッチイングトランジスタに利用することで、あらためてスイッチチングトランジスタを設ける必要がなく、画素微細化の障害にならない。
水平リセット配線と共有することで、画素ごとのオン電圧バラツキを吸収できる。
本カメラシステム500は、図43に示すように、本実施形態に係る固体撮像装置1、が適用可能な撮像デバイス510を有する。
固体撮像装置1は、この撮像デバイス510の画素領域に入射光を導く(被写体像を結像する)光学系、たとえば入射光(像光)を撮像面上に結像させるレンズ520を有する。
固体撮像装置1は、撮像デバイス510を駆動する駆動回路(DRV)530と、撮像デバイス510の出力信号を処理する信号処理回路(PRC)540と、を有する。
信号処理回路540で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路540で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。
たとえば、本実施形態で挙げた数値や材料は一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
Claims (19)
- 光が照射される第1基板面側と素子が形成される第2基板面側とを有する基板に形成され、1画素セル毎または複数画素セルを単位として隣接セル群と素子分離層により分離された複数の画素セルが行列状に配列された画素部と、
上記画素セルの行配列に対応して配列された複数の第1の駆動ラインと、
隣接する2行の画素セル同士で共有される第2の駆動ラインと、
上記画素セルの列配列に対応して配列された信号ラインであって、第1の信号ラインと第2の信号ラインに分割された信号ラインと、
上記信号ラインに読み出された上記画素セルの読み出し信号を処理する信号読み出し処理系と、
上記第1の信号ラインおよび上記第2の信号ラインを電源または上記信号読み出し処理系に接続する切替部と、を有し、
上記画素セルは、
上記第1基板面側からの光を受光し、受光した光の光電変換機能および電荷蓄積機能を含み、当該電荷蓄積機能による蓄積電荷を検出し、閾値変調機能を有するトランジスタが形成され、
上記トランジスタは、
読み出しトランジスタとしての機能と、リセットトランジスタとしての機能と、選択トランジスタとしての機能を含み、ソースおよびドレイン、当該ソースおよびドレイン間のチャネル形成領域上に形成されるゲート電極を有し、
上記画素セルの行方向に隣接する2つの画素セルのドレインまたはソースが共有され、一方の画素セルのソースまたはドレインが上記第1の信号ラインに接続され、他方の画素セルのソースまたはドレインが上記第2の信号ラインに接続され、
上記画素セルのトランジスタは、
ゲート電極が対応する上記第1の駆動ラインに接続され、
上記行方向に隣接する2つの画素セルは、
上記共有するドレインまたはソースが対応する第2の駆動ラインに接続されている
固体撮像装置。 - 上記切替部は、
上記行方向に隣接する2つの画素セルのうち、上記第1の信号ラインに接続された一方の画素セルが読み出し画素セルの場合、
上記第1の信号ラインを上記信号読み出し処理系に接続し、
上記第2の信号ラインを電源側に接続し、
上記他方の隣接画素セルの上記トランジスタは、
ゲート電極にドレインとソース間がオンするようにオーバードライブ電圧が印加される
上記一方の画素セルのトランジスタは、
ゲート電極に読み出し電圧が印加されて、
上記一方の画素セルの信号電圧の読み出し処理が行われる
請求項1記載の固体撮像装置。 - 上記切替部は、
上記行方向に隣接する2つの画素セルのうち、上記第2の信号ラインに接続された他方の画素セルが読み出し画素セルの場合、
上記第2の信号ラインを上記信号読み出し処理系に接続し、
上記第1の信号ラインを電源側に接続し、
上記一方の隣接画素セルの上記トランジスタは、
ゲート電極にドレインとソース間がオンするようにオーバードライブ電圧が印加される
上記他方の画素セルのトランジスタは、
ゲート電極に読み出し電圧が印加されて、
上記他方の画素セルの信号電圧の読み出し処理が行われる
請求項1記載の固体撮像装置。 - 上記行方向に隣接する2つの画素セルのうち、上記第1の信号ラインに接続された一方の画素セルまたは上記第2の信号ラインに接続された他方の画素セルを読み出し画素セルとして、
上記切替部が、
上記第1の信号ラインまたは上記第2の信号ラインを上記信号読み出し処理系に接続し、
上記第2の信号ラインまたは上記第1の信号ラインを電源側に接続し、
上記他方または一方の隣接画素セルの上記トランジスタは、
ゲート電極にドレインとソース間がオンするようにオーバードライブ電圧が印加され、
上記一方または他方の画素セルのトランジスタは、
ゲート電極に読み出し電圧が印加されて、
上記一方の画素セルまたは上記他方の画素セルの信号電圧の第1の読み出し処理が行われ、
上記行方向に隣接する2つの画素セルのうち、上記第2の信号ラインに接続された他方方の画素セルまたは上記第1の信号ラインに接続された一方の画素セルを読み出し画素セルとして、
上記切替部が、
上記第2の信号ラインまたは上記第1の信号ラインを上記信号読み出し処理系に接続し、
上記第1の信号ラインまたは上記第2の信号ラインを電源側に接続し、
上記一方または他方の隣接画素セルの上記トランジスタは、
ゲート電極にドレインとソース間がオンするようにオーバードライブ電圧が印加され、
上記他方または一方の画素セルのトランジスタは、
ゲート電極に読み出し電圧が印加されて、
上記他方の画素セルまたは上記一方の画素セルの信号電圧の第2の読み出し処理が行われる
請求項1記載の固体撮像装置。 - 上記第2の駆動ラインに対して信号電圧を読み出し後にリセット信号を印加するドライバを有し、
上記行方向に隣接する2つの画素セルは、
上記ドライバによるリセット期間中は、各トランジスタのゲート電極にオフとなる電圧が印加される
請求項2、3、または4記載の固体撮像装置。 - 上記信号読み出し処理系は、
上記画素セル配列の列配列に対応して配置され、上記第1の信号ラインに読み出される信号を処理する複数の第1のカラム回路と、
上記画素セル配列の列配列に対応して配置され、上記第2の信号ラインに読み出される信号を処理する複数の第2のカラム回路と、を含み、
上記切替部は、
上記第1の信号ラインを、電源または対応する上記第1のカラム回路に接続する複数の第1のスイッチと、
上記第2の信号ラインを、対応する上記第1のカラム回路または電源に接続する複数の第2のスイッチと、を含む
請求項1から5のいずれか一に記載の固体撮像装置。 - 上記画素セルは、
上記第1基板面側に形成された第1導電型ウェルと、
上記第2基板面側に形成された第2導電型ウェルと、を有し、
上記第1導電型ウェルは、
上記第1基板面側からの光を受光し、受光した光の光電変換機能および電荷蓄積機能を有し、
上記第2導電型ウェルは、
上記第1導電型ウェルにおける蓄積電荷を検出し、閾値変調機能を有するトランジスタが形成されている
請求項1から6のいずれか一に記載の固体撮像装置。 - 蓄積電荷と信号電荷が同一キャリアである
請求項7記載の固体撮像装置。 - 上記画素セルは、
低照度時に変調度が高くなるようなガンマ特性を含む
請求項1から8のいずれか一に記載の固体撮像装置。 - 上記画素セルは、
大信号時に容量が増大する構造を有し、ガンマ特性による高ダイナミックレンジとする機能を有する
請求項9記載の固体撮像装置。 - 上記第1導電型ウェルおよび上記第2導電型ウェルのうち少なくとも上記第1導電型ウェルの側部に第2導電型分離層が形成されている
請求項7または8記載の固体撮像装置。 - 上記第2導電型ウェルまたは第2導電型分離層には、
第1導電型ソース領域および第1導電型ドレイン領域が形成され、
上記基板の上記第2基板面側における上記ソース領域と上記ドレイン間の上記第2導電型ウェル中のチャネル形成領域上にゲート電極が形成されている
請求項11記載の固体撮像装置。 - 上記第2基板面側のトランジスタのゲート電極またはそのさらに前面部に上記基板を透過した光を反射して当該基板の第2導電型ウェル、および第1導電型ウェルに入射させるリフレクタを有する
請求項7または8記載の固体撮像装置。 - 画素リセット直前に上記ドレインから画素に電荷を注入してからリセット動作させる
請求項1から13のいずれか一に記載の固体撮像装置。 - 上記画素セルの上記トランジスタと同構造のバックゲート端子を持ったトランジスタを用いて逆ガンマ補正を行う逆γ補正回路を有する
請求項9記載の固体撮像装置。 - 上記信号読み出し処理系は、
コンパレータを含み、当該コンパレータの基準レベルとして、前ラインのリセットレベルを利用する
請求項14記載の固体撮像装置。 - 上記信号読み出し処理系は、
D相読み出し時はアナログ、P相読み出し時はデジタルのサンプリングを行う機能を有する
請求項14記載の固体撮像装置。 - 上記信号読み出し処理系は、
画素からの信号読み出し時に、画素リセットをしないで光電変換を続ける非破壊読み出しを行う機能を有する
請求項1記載の固体撮像装置。 - 基板の第1基板面側から光を受光する固体撮像装置と、
上記固体撮像装置の上記第1基板面側に入射光を導く光学系と、
上記固体撮像装置の出力信号を処理する信号処理回路と、
を有し、
上記固体撮像装置は、
光が照射される第1基板面側と素子が形成される第2基板面側とを有する基板に形成され、1画素セル毎または複数画素セルを単位として隣接セル群と素子分離層により分離された複数の画素セルが行列状に配列された画素部と、
上記画素セルの行配列に対応して配列された複数の第1の駆動ラインと、
隣接する2行の画素セル同士で共有される第2の駆動ラインと、
上記画素セルの列配列に対応して配列された信号ラインであって、第1の信号ラインと第2の信号ラインに分割された信号ラインと、
上記信号ラインに読み出された上記画素セルの読み出し信号を処理する信号読み出し処理系と、
上記第1の信号ラインおよび上記第2の信号ラインを電源または上記信号読み出し処理系に接続する切替部と、を含み、
上記画素セルは、
上記第1基板面側からの光を受光し、受光した光の光電変換機能および電荷蓄積機能を含み、当該電荷蓄積機能による蓄積電荷を検出し、閾値変調機能を有するトランジスタが形成され、
上記トランジスタは、
読み出しトランジスタとしての機能と、リセットトランジスタとしての機能と、選択トランジスタとしての機能を含み、ソースおよびドレイン、当該ソースおよびドレイン間のチャネル形成領域上に形成されるゲート電極を有し、
上記画素セルの行方向に隣接する2つの画素セルのドレインまたはソースが共有され、一方の画素セルのソースまたはドレインが上記第1の信号ラインに接続され、他方の画素セルのソースまたはドレインが上記第2の信号ラインに接続され、
上記画素セルのトランジスタは、
ゲート電極が対応する上記第1の駆動ラインに接続され、
上記行方向に隣接する2つの画素セルは、
上記共有するドレインまたはソースが対応する第2の駆動ラインに接続されている
カメラ。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148120A JP5458690B2 (ja) | 2009-06-22 | 2009-06-22 | 固体撮像装置およびカメラ |
CN201080026448.0A CN102804754B (zh) | 2009-06-22 | 2010-06-04 | 固体摄像装置和相机 |
EP10791956.5A EP2448253B1 (en) | 2009-06-22 | 2010-06-04 | Solid-state imaging device and camera |
US13/378,101 US8698932B2 (en) | 2009-06-22 | 2010-06-04 | Solid-state image pickup apparatus and camera |
PCT/JP2010/059537 WO2010150638A1 (ja) | 2009-06-22 | 2010-06-04 | 固体撮像装置およびカメラ |
KR1020117028005A KR101627389B1 (ko) | 2009-06-22 | 2010-06-04 | 고체 촬상 장치 및 카메라 |
TW099119546A TWI455584B (zh) | 2009-06-22 | 2010-06-15 | Solid state camera and camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148120A JP5458690B2 (ja) | 2009-06-22 | 2009-06-22 | 固体撮像装置およびカメラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011004370A JP2011004370A (ja) | 2011-01-06 |
JP5458690B2 true JP5458690B2 (ja) | 2014-04-02 |
Family
ID=43386410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009148120A Expired - Fee Related JP5458690B2 (ja) | 2009-06-22 | 2009-06-22 | 固体撮像装置およびカメラ |
Country Status (7)
Country | Link |
---|---|
US (1) | US8698932B2 (ja) |
EP (1) | EP2448253B1 (ja) |
JP (1) | JP5458690B2 (ja) |
KR (1) | KR101627389B1 (ja) |
CN (1) | CN102804754B (ja) |
TW (1) | TWI455584B (ja) |
WO (1) | WO2010150638A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5335385B2 (ja) * | 2008-11-20 | 2013-11-06 | キヤノン株式会社 | 放射線検出器、半導体撮像素子アレイおよび制御方法 |
JP2010232387A (ja) * | 2009-03-26 | 2010-10-14 | Panasonic Corp | 固体撮像素子 |
CN103140161B (zh) * | 2011-06-14 | 2015-06-17 | 奥林巴斯医疗株式会社 | 医疗设备 |
JP2013009215A (ja) * | 2011-06-27 | 2013-01-10 | Toshiba Corp | 固体撮像装置 |
DE102013110695A1 (de) * | 2012-10-02 | 2014-04-03 | Samsung Electronics Co., Ltd. | Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben |
KR102006387B1 (ko) * | 2012-10-02 | 2019-08-02 | 삼성전자주식회사 | 이미지 센서, 이의 동작 방법 및 이를 포함하는 이미지 처리 시스템 |
KR20140047494A (ko) * | 2012-10-12 | 2014-04-22 | 삼성전자주식회사 | 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템 |
JP5855035B2 (ja) * | 2013-02-28 | 2016-02-09 | 株式会社東芝 | 固体撮像装置 |
JP6295514B2 (ja) | 2013-03-26 | 2018-03-20 | セイコーエプソン株式会社 | スイッチングレギュレーターの制御回路、集積回路装置、スイッチングレギュレーター及び電子機器 |
JP5770951B2 (ja) * | 2013-04-18 | 2015-08-26 | オリンパス株式会社 | 撮像素子、撮像装置および内視鏡システム |
CN105518861B (zh) * | 2013-06-20 | 2018-10-02 | 斯坦舍有限公司 | 用于cmos传感器的栅控电荷调制器件 |
JP6180882B2 (ja) * | 2013-10-31 | 2017-08-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、信号処理装置、および電子機器 |
EP3066689B1 (en) * | 2013-11-04 | 2020-07-08 | Artto Aurola | Improved semiconductor radiation detector |
JP6172522B2 (ja) * | 2013-12-04 | 2017-08-02 | ソニー株式会社 | 赤外線検出素子およびその検出方法、並びに電子機器 |
CN103686007B (zh) * | 2013-12-31 | 2018-11-09 | 上海集成电路研发中心有限公司 | 单次拍摄生成高动态范围图像的图像传感器 |
KR102191327B1 (ko) | 2014-01-14 | 2020-12-15 | 삼성전자주식회사 | 단위 픽셀 및 이를 포함하는 이미지 픽셀 어레이 |
KR102245973B1 (ko) | 2014-02-17 | 2021-04-29 | 삼성전자주식회사 | 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서 |
JP6274567B2 (ja) * | 2014-03-14 | 2018-02-07 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP6391290B2 (ja) * | 2014-05-08 | 2018-09-19 | キヤノン株式会社 | 撮像装置 |
US9729809B2 (en) | 2014-07-11 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of semiconductor device or electronic device |
TWI747805B (zh) * | 2014-10-08 | 2021-12-01 | 日商索尼半導體解決方案公司 | 攝像裝置及製造方法、以及電子機器 |
CN105578013B (zh) * | 2016-03-04 | 2018-07-20 | 南安市腾龙专利应用服务有限公司 | 一种采用新型电子快门的相机成像装置及其快门成像方法 |
KR102022819B1 (ko) * | 2016-05-31 | 2019-09-18 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 촬상 장치 및 촬상 방법, 카메라 모듈, 및 전자 기기 |
JP6775408B2 (ja) * | 2016-12-20 | 2020-10-28 | キヤノン株式会社 | 放射線撮像装置及び放射線撮像システム |
KR102632460B1 (ko) * | 2016-12-28 | 2024-01-31 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN108922940B (zh) * | 2018-07-17 | 2020-03-06 | 京东方科技集团股份有限公司 | 光学检测像素单元、电路、光学检测方法和显示装置 |
CN111341795B (zh) * | 2018-12-19 | 2023-07-18 | 格科微电子(上海)有限公司 | 溢出电荷漏极图像传感器的实现方法 |
US10827090B1 (en) * | 2019-09-16 | 2020-11-03 | Innolux Corporation | Electronic device and method for operating electronic device |
CN110751926B (zh) * | 2019-10-31 | 2021-12-28 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
CN112532899B (zh) * | 2020-11-27 | 2023-06-30 | 京东方科技集团股份有限公司 | 光电转换电路、驱动方法、光电检测基板、光电检测装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2503502B1 (fr) * | 1981-03-31 | 1985-07-05 | Thomson Csf | Dispositif d'analyse d'images en couleur utilisant le transfert de charges electriques et camera de television comportant un tel dispositif |
JPS60140752A (ja) | 1983-12-28 | 1985-07-25 | Olympus Optical Co Ltd | 半導体光電変換装置 |
JPS6414959A (en) | 1987-04-10 | 1989-01-19 | Texas Instruments Inc | Device for sensing threshold of substrate charge modulation type transistor |
JP2692218B2 (ja) | 1988-12-29 | 1997-12-17 | ソニー株式会社 | 固体撮像素子 |
JPH02304973A (ja) | 1989-05-19 | 1990-12-18 | Hitachi Ltd | 固体撮像装置 |
JPH0375773A (ja) | 1989-08-18 | 1991-03-29 | Minolta Camera Co Ltd | トナー定着装置 |
JPH04162475A (ja) * | 1990-10-24 | 1992-06-05 | Olympus Optical Co Ltd | 固体撮像装置 |
JPH0666446A (ja) | 1992-08-19 | 1994-03-08 | Matsushita Electric Ind Co Ltd | パーソナルスペース用温度環境調整装置 |
JPH06120473A (ja) | 1992-10-08 | 1994-04-28 | Olympus Optical Co Ltd | 固体撮像装置及びその駆動方法 |
JPH06140752A (ja) | 1992-10-23 | 1994-05-20 | Toshiba Corp | プリント配線板 |
JPH1065138A (ja) | 1996-08-19 | 1998-03-06 | Sony Corp | 固体撮像素子 |
JP3752773B2 (ja) | 1997-04-15 | 2006-03-08 | ソニー株式会社 | 固体撮像装置とその製造方法 |
JP2935492B2 (ja) | 1997-10-30 | 1999-08-16 | イノビジョン株式会社 | 固体撮像素子及び固体撮像素子による光信号検出方法 |
US6867806B1 (en) * | 1999-11-04 | 2005-03-15 | Taiwan Advanced Sensors Corporation | Interlace overlap pixel design for high sensitivity CMOS image sensors |
JP2003007995A (ja) * | 2001-06-20 | 2003-01-10 | Iwate Toshiba Electronics Co Ltd | Cmosイメージセンサ |
JP3759435B2 (ja) | 2001-07-11 | 2006-03-22 | ソニー株式会社 | X−yアドレス型固体撮像素子 |
JP2003234961A (ja) * | 2002-02-06 | 2003-08-22 | Sharp Corp | 固体撮像素子 |
JP3829830B2 (ja) | 2003-09-09 | 2006-10-04 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
JP2005244434A (ja) * | 2004-02-25 | 2005-09-08 | Sharp Corp | 固体撮像装置 |
JP4876235B2 (ja) * | 2006-03-17 | 2012-02-15 | 株式会社Jvcケンウッド | 固体撮像素子及びその製造方法 |
JP5023808B2 (ja) * | 2007-05-24 | 2012-09-12 | ソニー株式会社 | 固体撮像装置およびカメラ |
TWI479887B (zh) | 2007-05-24 | 2015-04-01 | Sony Corp | 背向照明固態成像裝置及照相機 |
JP5167693B2 (ja) * | 2007-05-24 | 2013-03-21 | ソニー株式会社 | 固体撮像装置およびカメラ |
JP2008294184A (ja) * | 2007-05-24 | 2008-12-04 | Sony Corp | 有機電界発光素子、表示装置、および有機材料 |
JP5167799B2 (ja) * | 2007-12-18 | 2013-03-21 | ソニー株式会社 | 固体撮像装置およびカメラ |
-
2009
- 2009-06-22 JP JP2009148120A patent/JP5458690B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-04 EP EP10791956.5A patent/EP2448253B1/en not_active Not-in-force
- 2010-06-04 WO PCT/JP2010/059537 patent/WO2010150638A1/ja active Application Filing
- 2010-06-04 US US13/378,101 patent/US8698932B2/en active Active
- 2010-06-04 CN CN201080026448.0A patent/CN102804754B/zh not_active Expired - Fee Related
- 2010-06-04 KR KR1020117028005A patent/KR101627389B1/ko active IP Right Grant
- 2010-06-15 TW TW099119546A patent/TWI455584B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US8698932B2 (en) | 2014-04-15 |
JP2011004370A (ja) | 2011-01-06 |
KR101627389B1 (ko) | 2016-06-03 |
EP2448253A1 (en) | 2012-05-02 |
EP2448253A4 (en) | 2017-04-12 |
TW201127035A (en) | 2011-08-01 |
TWI455584B (zh) | 2014-10-01 |
EP2448253B1 (en) | 2018-08-08 |
KR20120099569A (ko) | 2012-09-11 |
WO2010150638A1 (ja) | 2010-12-29 |
CN102804754A (zh) | 2012-11-28 |
US20120092536A1 (en) | 2012-04-19 |
CN102804754B (zh) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5458690B2 (ja) | 固体撮像装置およびカメラ | |
JP5167799B2 (ja) | 固体撮像装置およびカメラ | |
JP5651976B2 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
US9524999B2 (en) | Imaging device and electronic apparatus incorporating a phase difference pixel | |
JP4799594B2 (ja) | 固体撮像装置およびその製造方法 | |
US8810703B2 (en) | Solid-state image pickup device, driving method of solid-state image pickup device, and electronic device | |
JP5476745B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
CN106952932B (zh) | 固态成像装置及其制造方法和电子设备 | |
JP6007499B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 | |
JP5970834B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 | |
JP2011204878A (ja) | 固体撮像デバイスおよび電子機器 | |
TWI709235B (zh) | 固體攝像元件、其製造方法及電子機器 | |
JP2014165270A (ja) | イメージセンサおよび電子機器 | |
JP2012190951A (ja) | 固体撮像装置およびカメラ | |
WO2019069532A1 (ja) | 固体撮像素子および固体撮像装置 | |
JP2013033885A (ja) | 固体撮像装置とその製造方法及び駆動方法、並びに電子機器 | |
US11843011B2 (en) | Pixel and global shutter image sensor | |
JP2011204991A (ja) | 固体撮像素子およびその製造方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5458690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |