JP6295514B2 - スイッチングレギュレーターの制御回路、集積回路装置、スイッチングレギュレーター及び電子機器 - Google Patents

Description

本発明は、スイッチングレギュレーターの制御回路、集積回路装置、スイッチングレギュレーター及び電子機器等に関する。

インダクターを用いるタイプのスイッチングレギュレーターでは、インダクターを駆動するトランジスターのオン・オフを制御することによりスイッチングレギュレーターの出力電圧を制御している。このトランジスターのオン・オフ制御において、例えばオーバードライブ等によりスイッチングを高速化する手法が知られている。

例えば特許文献１には、インダクター駆動用のトランジスター及びその制御回路をバイポーラートランジスターにより構成し、制御回路にオーバードライブ用の電流源を設けることによって、制御回路がインダクター駆動用のトランジスターを高速にスイッチングする手法が開示されている。

特開平７−１１５３５３号公報

さて、インダクター駆動用のトランジスターとしてＭＯＳトランジスターを用いる場合にはトランジスターのオン・オフを電圧で制御するため、特許文献１の手法は適用できない。一般的には、インダクター駆動用のトランジスターのソース電圧と制御回路の出力部のソース電圧は同電位であり、インダクター駆動用のトランジスターをオフする際、そのゲート電圧はソース電圧と同電位に設定される。しかしながら、この手法ではトランジスターをオフする際の高速化が困難であるという課題がある。

本発明の幾つかの態様によれば、インダクターを駆動するトランジスターをオフする際の高速化が可能なスイッチングレギュレーターの制御回路、集積回路装置、スイッチングレギュレーター及び電子機器等を提供できる。

本発明の一態様は、スイッチングレギュレーターの制御信号を生成する信号生成回路と、前記制御信号を受けてインダクターを駆動するＮ型トランジスターのゲートに対して駆動信号を出力する出力回路と、を含み、前記出力回路は、前記Ｎ型トランジスターをオフする前記駆動信号のオフ電圧レベルとして、前記Ｎ型トランジスターのソース電圧よりも低い電圧レベルを出力するスイッチングレギュレーターの制御回路に関係する。

本発明の一態様によれば、インダクターを駆動するＮ型トランジスターをオフにするときに、Ｎ型トランジスターのソース電圧よりも低い電圧レベルの駆動信号がＮ型トランジスターのゲートに対して出力される。これにより、インダクターを駆動するトランジスターをオフする際の高速化が可能になる。

また本発明の一態様では、前記出力回路は、前記Ｎ型トランジスターをオフする前記オフ電圧レベルとして、負電位の電圧レベルを出力してもよい。

このようにすれば、インダクターを駆動するＮ型トランジスターのソース電圧を基準電位として、その基準電位に対して負電位の電圧レベルを、Ｎ型トランジスターをオフするオフ電圧レベルとして出力できる。これにより、Ｎ型トランジスターのソース電圧よりも低い電圧レベルでＮ型トランジスターをオフできる。

また本発明の一態様では、前記ソース電圧よりも低い電圧レベルを生成する昇圧回路を含み、前記出力回路は、前記昇圧回路の出力に基づいて、前記Ｎ型トランジスターをオフする前記オフ電圧レベルを出力してもよい。

このようにすれば、スイッチングレギュレーターの制御回路に内蔵された昇圧回路により、ソース電圧よりも低い電圧レベルを出力回路に供給でき、その電圧レベルに基づいてオフ電圧レベルを出力できる。

また本発明の一態様では、前記昇圧回路は、スイッチドキャパシター回路により電圧変換を行うチャージポンプ式の昇圧回路であってもよい。

このようにすれば、チャージポンプ式の昇圧回路は集積化が容易であるため、制御回路を集積回路装置として構成した場合には、昇圧回路を集積回路装置に内蔵することが可能である。

また本発明の一態様では、前記ソース電圧よりも低い電圧レベルが供給される端子を含み、前記出力回路は、前記端子からの電圧レベルに基づいて、前記Ｎ型トランジスターをオフするオフ電圧レベルを出力してもよい。

このようにすれば、スイッチングレギュレーターの制御回路の外部から、ソース電圧よりも低い電圧レベルを出力回路に供給でき、その電圧レベルに基づいてオフ電圧レベルを出力できる。

また本発明の一態様では、前記出力回路は、高電位側電源電圧の電圧レベル及び低電位側電源電圧の電圧レベルである前記制御信号を、前記高電位側電源電圧の電圧レベル及び前記ソース電圧よりも低い電圧レベルの信号に変換するレベルシフターを有してもよい。

また本発明の一態様では、前記出力回路は、前記レベルシフターからの前記信号に基づいて前記駆動信号を出力するプリバッファーを有してもよい。

これらの本発明の一態様によれば、高電位側電源電圧の電圧レベル及び低電位側電源電圧の電圧レベルで出力される制御信号を、高電位側電源電圧の電圧レベル及びソース電圧よりも低い電圧レベルの信号にレベルシフトできる。そして、その信号をバッファリングして駆動信号としてＮ型トランジスターへ出力できる。

また本発明の他の態様は、スイッチングレギュレーターの制御信号を生成する信号生成回路と、前記制御信号を受けて、インダクターを駆動するＰ型トランジスターのゲートに対して駆動信号を出力する出力回路と、を含み、前記出力回路は、前記Ｐ型トランジスターをオフする前記駆動信号のオフ電圧レベルとして、前記Ｐ型トランジスターのソース電圧よりも高い電圧レベルを出力するスイッチングレギュレーターの制御回路に関係する。

本発明の他の態様によれば、インダクターを駆動するＰ型トランジスターをオフにするときに、Ｐ型トランジスターのソース電圧よりも高い電圧レベルの駆動信号がＰ型トランジスターのゲートに対して出力される。これにより、インダクターを駆動するトランジスターをオフする際の高速化が可能になる。

また本発明の更に他の態様は、上記のいずれかに記載されたスイッチングレギュレーターの制御回路を含む集積回路装置に関係する。

また本発明の更に他の態様は、上記のいずれかに記載されたスイッチングレギュレーターの制御回路と、前記インダクターと、前記Ｎ型トランジスターと、を含むスイッチングレギュレーターに関係する。

また本発明の更に他の態様は、上記に記載されたスイッチングレギュレーターを含む電子機器に関係する。

本実施形態のスイッチングレギュレーターの比較例。 比較例の動作説明図。 本実施形態のスイッチングレギュレーターの制御回路の構成例。 本実施形態のスイッチングレギュレーターの制御回路の詳細な構成例。 詳細な構成例の動作説明図。 詳細な構成例の動作説明図。 出力回路の詳細な構成例。 本実施形態のスイッチングレギュレーターの制御回路の変形例。 本実施形態のスイッチングレギュレーターの第１変形例。 本実施形態のスイッチングレギュレーターの第２変形例。 電子機器の構成例。 電子機器の電源システムの構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．比較例
図１に、本実施形態のスイッチングレギュレーターの比較例を示す。比較例のスイッチングレギュレーターは、Ｎ型トランジスター３０、インダクター４０、ダイオード５０、キャパシター６０、制御回路１００を含む。

インダクター４０は、電源電圧ＶＤＤ（高電位側電源電圧）のノードとノードＮｄとの間に設けられる。Ｎ型トランジスター３０は、ノードＮｄとグランド電圧ＶＳＳ（低電位側電源電圧）のノードとの間に設けられ、そのゲートには制御回路１００からの駆動信号ＧＤが供給される。ダイオード５０は、ノードＮｄとスイッチングレギュレーターの出力電圧ＶＯＵＴのノードＮＶＱとの間に設けられる。キャパシター６０は、ノードＮＶＱとグランド電圧ＶＳＳのノードとの間に設けられる。

制御回路１００は、スイッチングレギュレーターの出力電圧ＶＯＵＴに基づいて駆動信号ＧＤを出力し、Ｎ型トランジスター３０のオン・オフ制御を行う。具体的には、制御回路１００は、電圧分割回路１１、誤差増幅回路１２（エラーアンプ）、基準電圧生成回路１３、発振回路１４（三角波生成回路）、比較回路１５（コンパレーター）、プリバッファー２３を含む。

図１のスイッチングレギュレーターは昇圧型のＤＣ−ＤＣ電圧変換器であり、制御回路１００は、ＰＷＭ（Pulse Width Modulation）制御により出力電圧ＶＯＵＴを制御する。即ち、電圧分割回路１１は、端子ＴＶＱを介して入力される出力電圧ＶＯＵＴを抵抗素子ＲＡ、ＲＢにより電圧分割する。誤差増幅回路１２は、その分割電圧ＶＸ（＝ＶＯＵＴ×ＲＢ／（ＲＡ＋ＲＢ））と基準電圧生成回路１３からの基準電圧Ｖｒｅｆとの差分を増幅する。そして、比較回路１５は、誤差増幅回路１２の出力電圧ＶＥと発振回路１４からの三角波ＶＴＷとを比較し、矩形波の制御信号ＳＧを出力する。プリバッファー２３は、その制御信号ＳＧをバッファリングし、駆動信号ＧＤとして端子ＴＧＤを介してＮ型トランジスター３０のゲートへ出力する。

この駆動信号ＧＤのパルス幅はスイッチングレギュレーターの出力電圧ＶＯＵＴを一定に保つように制御されている。例えばスイッチングレギュレーターの出力電圧ＶＯＵＴが下がった場合には誤差増幅回路１２の出力電圧ＶＥが下がるので、三角波ＶＴＷが電圧ＶＥよりも高い期間が長くなり、駆動信号ＧＤのハイレベルの幅が大きくなる。そうすると、Ｎ型トランジスター３０がインダクター４０を電流駆動する期間が長くなり、キャパシター６０へより多くの電荷が供給されるので、出力電圧ＶＯＵＴが上昇する。一方、出力電圧ＶＯＵＴが上がった場合には、上記とは逆の動作となり出力電圧ＶＯＵＴが下降する。

図２に、上記の比較例においてＮ型トランジスター３０がオンからオフになるときの駆動信号ＧＤ及びＮ型トランジスター３０のドレイン電圧Ｖｄの電圧変化を示す。

上記の比較例では、プリバッファー２３は電源電圧ＶＤＤとグランド電圧ＶＳＳで動作しており、駆動信号ＧＤのローレベルはグランド電圧ＶＳＳである。一般的に、このグランド電圧ＶＳＳは制御回路１００の外部から供給されており、インダクター４０を駆動するＮ型トランジスター３０のソース電圧と同一電圧である。即ち、Ｎ型トランジスター３０をオフする際のゲート電圧はソース電圧と同一ということになる。

ゲート電圧とソース電圧が同一の場合には、ゲート電圧はＮ型トランジスター３０の閾値電圧（例えば０．７Ｖ程度）よりも少し低いだけである。Ｎ型トランジスター３０はインダクター４０を駆動するために十分なサイズ（例えばゲート容量が数百ｐＦ）を有しているため、このような閾値電圧に近い電圧で駆動すると、Ｎ型トランジスター３０がオフになるまでの時間が長くなる。即ち、図２に示すように、ゲート電圧である駆動信号ＧＤの波形がなまり、ハイレベル（ＶＤＤ）から閾値電圧に達するまでの時間が長くなる。このように駆動波形がなまると、スイッチングレギュレーターの電力効率（スイッチングレギュレーターの入力電力に対する出力電力の割合）が低下するという課題がある。

また、Ｎ型トランジスター３０がオフになると、インダクター４０からキャパシター６０へ電流が流れるため、ドレイン電圧Ｖｄはグランド電圧ＶＳＳ付近から出力電圧ＶＯＵＴ付近まで急激に上昇する。そうすると、図２に示すように、Ｎ型トランジスター３０のゲート−ドレイン間容量によりゲート電圧が高電圧側に引っ張られるので、更にオフになるまでの時間が長くなる。また、ドレイン電圧Ｖｄが上昇するのはゲート電圧（駆動信号ＧＤ）が閾値電圧付近となったときであるため、一旦オフになったＮ型トランジスター３０が、ゲート電圧が引っ張られることによって再度オンになる可能性がある。再度オンになると、ＰＷＭ波形が乱れるため、スイッチングレギュレーターの出力電圧ＶＯＵＴが不安定になる可能性がある。

２．スイッチングレギュレーターの制御回路
図３に、上記のような課題を解決できる本実施形態のスイッチングレギュレーターの制御回路の構成例を示す。図３の制御回路１００は、スイッチングレギュレーターの制御信号ＳＧを生成する信号生成回路１０と、その制御信号ＳＧを受けて、インダクター４０を駆動するＮ型トランジスター３０のゲートに対して駆動信号ＧＤを出力する出力回路２０と、を含む。

出力回路２０は、Ｎ型トランジスター３０をオフする駆動信号ＧＤのオフ電圧レベル（即ち、駆動信号ＧＤのローレベル）として、Ｎ型トランジスター３０のソース電圧よりも低い電圧レベルを出力する。具体的には、Ｎ型トランジスター３０のソースはグランド電圧ＶＳＳのノードに接続されている。一方、出力回路２０にはグランド電圧ＶＳＳよりも低い電圧ＶＯＵＴＭが供給されており、出力回路２０は駆動信号ＧＤのローレベルとして、Ｎ型トランジスター３０のソース電圧よりも低い電圧ＶＯＵＴＭを出力する。

このようにすれば、Ｎ型トランジスター３０をオフにする際の駆動信号ＧＤの波形を急峻にすることが可能となり、Ｎ型トランジスター３０がオンからオフになるときの時間を短くすることができる。これにより、スイッチングレギュレーターの効率向上や、Ｎ型トランジスター３０が再度オンになることの抑制が可能になる。

なお、図３ではＮ型トランジスター３０のソース電圧をグランド電圧ＶＳＳとしたが、本実施形態では、電圧ＶＯＵＴＭがＮ型トランジスター３０のソース電圧よりも低い電圧となっていればよく、Ｎ型トランジスター３０のソース電圧はグランド電圧ＶＳＳに限定されない。また、図３では出力回路２０には電源電圧ＶＤＤが供給され、インダクター４０の一端には、それとは異なる電源からの電源電圧ＶＣＣが供給されるが、本実施形態はこれに限定されず、出力回路２０とインダクター４０の一端には共通の電源からの電源電圧ＶＤＤが供給されてもよい。

３．詳細構成
図４に、本実施形態のスイッチングレギュレーターの制御回路の詳細な構成例を示す。図４の制御回路１００は、信号生成回路１０、出力回路２０を含む。信号生成回路１０は、電圧分割回路１１、誤差増幅回路１２（エラーアンプ）、基準電圧生成回路１３、発振回路１４（三角波生成回路）、比較回路１５（コンパレーター）を含む。また出力回路２０は、レベルシフター２１、プリバッファー２２を含む。なお図１で説明した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。

比較回路１５は、ハイレベルが電源電圧ＶＤＤ（高電位側電源電圧、例えば３．３Ｖ）であり、ローレベルがグランド電圧ＶＳＳ（低電位側電源電圧）である制御信号ＳＧを出力する。そして、レベルシフター２１には端子ＴＶＭから負電位の電圧ＶＯＵＴＭ（例えば−３．３Ｖ）が入力され、レベルシフター２１は、制御信号ＳＧの電圧レベルをシフトさせ、ハイレベルが電源電圧ＶＤＤでありローレベルが電圧ＶＯＵＴＭである信号ＬＱを出力する。例えば、レベルシフター２１は、ハイレベルの制御信号ＳＧに対してハイレベルの信号ＬＱを出力する正転出力である。なお、レベルシフター２１は、ハイレベルの制御信号ＳＧに対してローレベルの信号ＬＱを出力する反転出力であってもよい。

プリバッファー２２には端子ＴＶＭから負電位の電圧ＶＯＵＴＭが入力される。そして、プリバッファー２２は、信号ＬＱをバッファリングし、ハイレベルが電源電圧ＶＤＤでありローレベルが電圧ＶＯＵＴＭである駆動信号ＧＤをＮ型トランジスター３０のゲートへ出力する。

なお、制御回路１００の各構成要素は集積回路装置として集積されてもよいし、ディスクリートの回路要素で構成されてもよい。制御回路１００が集積回路装置で構成される場合には、電圧ＶＯＵＴＭは図４のように外部から端子ＴＶＭを介して供給されてもよいし、図８で後述のように内部で生成してもよい。

図５に、上記の制御回路１００を適用した図４のスイッチングレギュレーターのシミュレーション波形を示す。図５に示すように、期間Ｔ１では出力回路２０はハイレベル（ＶＤＤ）の駆動信号ＧＤを出力し、Ｎ型トランジスター３０はオンになり、インダクター４０及びＮ型トランジスター３０を介して電源電圧ＶＤＤのノードからグランド電圧ＶＳＳのノードへ電流が流れる。インダクター４０を流れる電流は、時間の経過と共に増加する。期間Ｔ１では、Ｎ型トランジスター３０のドレイン電圧Ｖｄはグランド電圧ＶＳＳ付近である。

期間Ｔ１に続く期間Ｔ２、Ｔ３では、出力回路２０はローレベル（ＶＯＵＴＭ）の駆動信号ＧＤを出力し、Ｎ型トランジスター３０はオフになる。まず期間Ｔ２では、インダクター４０及びダイオード５０を介して電源電圧ＶＤＤのノードからキャパシター６０へ電流が流れる。このとき、インダクター４０が流す電流は時間の経過と共に減少するのでドレイン電圧Ｖｄは電源電圧ＶＤＤよりも高くなり、電源電圧ＶＤＤ（例えば３．３Ｖ）よりも高い出力電圧ＶＯＵＴ（例えば６Ｖ）を得ることができる。出力電圧ＶＯＵＴはキャパシター６０により平滑化され、期間Ｔ１〜Ｔ３に渡ってほぼ一定の出力電圧ＶＯＵＴを出力するようになっている。

スイッチングレギュレーターの負荷（電流負荷）が比較的小さい場合には、インダクター４０からキャパシター６０への電流は、Ｎ型トランジスター３０がオフの期間の途中でゼロになる。この動作モードを電流断続モードと呼ぶ。期間Ｔ３は、電流断続モードにおいてインダクター４０からキャパシター６０への電流がゼロとなっている期間である。この期間Ｔ３では、ドレイン電圧Ｖｄがリンギングを生じ、電源電圧ＶＤＤに漸近していく。以後、期間Ｔ１〜Ｔ３を繰り返すが、信号生成回路１０が期間Ｔ１の長さをＰＷＭ制御しており、上述したように出力電圧ＶＯＵＴが一定となるように期間Ｔ１の長さが制御されている。

図６に、図４のスイッチングレギュレーターにおいてＮ型トランジスター３０がオンからオフになるときの駆動信号ＧＤ及びＮ型トランジスター３０のドレイン電圧Ｖｄの電圧変化を示す。なお、図６の横軸の１目盛りは、図２の横軸の１目盛りと同じ時間の長さを表している。

図６に示すように、駆動信号ＧＤのローレベルを負電位の電圧ＶＯＵＴＭにしたことにより、Ｎ型トランジスター３０のゲート電圧がハイレベルからローレベルになるときの波形は、図２に示す比較例の場合と比べて急峻になっている。即ち、ゲート電圧が電源電圧ＶＤＤから閾値電圧（例えば０．７Ｖ程度）に達するまでの時間を短くでき、スイッチングレギュレーターの電力効率を向上できる。また、ドレイン電圧Ｖｄがグランド電圧ＶＳＳ付近から急激に出力電圧ＶＯＵＴ（例えば６Ｖ）となったときのゲート電圧への影響も、図２に示す比較例の場合と比べて小さくなっている。即ち、Ｎ型トランジスター３０が再度オンになる可能性を小さくでき、出力電圧ＶＯＵＴをより安定した一定の電圧に保つことができる。

以上の実施形態では、出力回路２０は、Ｎ型トランジスター３０をオフするオフ電圧レベルとして、負電位の電圧レベル（電圧ＶＯＵＴＭ）を出力する。

インダクター４０を駆動するＮ型トランジスター３０のソースは、一般的には電位の基準となる電圧（０Ｖ、例えばグランド電圧ＶＳＳ）に設定されている。このような場合に、その基準となる電圧（０Ｖ）に対して負電位である電圧ＶＯＵＴＭをＮ型トランジスター３０のゲートに印加することによって、Ｎ型トランジスター３０のソース電圧よりも低い電圧レベルでＮ型トランジスター３０をオフできる。これにより、上述したような電力効率の向上や出力電圧ＶＯＵＴの安定化を実現できる。

また本実施形態では、制御回路１００は、Ｎ型トランジスター３０のソース電圧よりも低い電圧レベル（電圧ＶＯＵＴＭ）が供給される端子ＴＶＭを含む。そして、出力回路２０は、その端子ＴＶＭからの電圧レベル（電圧ＶＯＵＴＭ）に基づいて、Ｎ型トランジスター３０をオフするオフ電圧レベル（電圧ＶＯＵＴＭ）を出力する。

このようにすれば、例えば本実施形態のスイッチングレギュレーターを含むシステム等で用いられる負電位の電圧を、端子ＴＶＭを介して制御回路１００に供給できるこれにより、システム等に備わっている負電位の電圧を用いて駆動信号ＧＤのローレベルとして負電位の電圧レベルを出力できる。

４．出力回路の詳細構成
図７に、出力回路２０の詳細な構成例を示す。出力回路２０は、レベルシフター２１とプリバッファー２２を含む。レベルシフター２１は、インバーターＩＮＡ、ＩＮＢと、Ｐ型トランジスターＴＰＡ、ＴＰＢと、Ｎ型トランジスターＴＮＡ〜ＴＮＤを含む。またプリバッファー２２は、インバーターＩＮＣ、ＩＮＤを含む。

レベルシフター２１のインバーターＩＮＡ、ＩＮＢは、電源電圧ＶＤＤとグランド電圧ＶＳＳで動作している。また、トランジスターＴＰＡ、ＴＰＢ、ＴＮＡ〜ＴＮＤで構成されるクロスカップリング部は、電源電圧ＶＤＤと負電位の電圧ＶＯＵＴＭで動作している。

そして、ハイレベル（ＶＤＤ）の制御信号ＳＧがインバーターＩＮＡに入力された場合には、トランジスターＴＰＢ、ＴＮＢのゲートにグランド電圧ＶＳＳが入力されるので、トランジスターＴＮＣのゲート電圧が電源電圧ＶＤＤに向かって上昇する。トランジスターＴＰＡ、ＴＮＡのゲートには電源電圧ＶＤＤが入力されるので、トランジスターＴＮＤのゲートが電圧ＶＯＵＴＭとなり、信号ＬＱがハイレベル（ＶＤＤ）に確定する。

一方、ローレベル（ＶＳＳ）の制御信号ＳＧがインバーターＩＮＡに入力された場合には、トランジスターＴＰＡ、ＴＮＡのゲートにグランド電圧ＶＳＳが入力されるので、トランジスターＴＮＤのゲート電圧が電源電圧ＶＤＤに向かって上昇する。トランジスターＴＰＢ、ＴＮＢのゲートには電源電圧ＶＤＤが入力されるので、トランジスターＴＮＣのゲートが電圧ＶＯＵＴＭとなり、信号ＬＱがローレベル（ＶＯＵＴＭ）に確定する。

プリバッファー２２のインバーターＩＮＣ、ＩＮＤは、信号ＬＱの電圧レベルを駆動信号ＧＤの電圧レベルとして出力する。例えばインバーターＩＮＣよりもインバーターＩＮＤの駆動能力が高く設定し、Ｎ型トランジスター３０のゲートを駆動するために十分な能力を持たせるようにすればよい。

５．制御回路の変形例
図８に、制御回路１００の変形例を示す。図８の制御回路１００は、信号生成回路１０、出力回路２０、昇圧回路８０、レギュレーター９０（増幅回路）を含む。なお図１や図３、図４で説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。

昇圧回路８０は、Ｎ型トランジスター３０のソース電圧よりも低い電圧レベルを生成する。即ち、グランド電圧ＶＳＳよりも低い負電位の電圧ＶＯＵＴＭを生成し、その電圧ＶＯＵＴＭを出力回路２０のレベルシフター２１とプリバッファー２２へ供給する。昇圧回路８０は、スイッチドキャパシター回路により電圧変換を行うチャージポンプ式の昇圧回路で構成され、端子ＴＶＤから供給される電源電圧ＶＤＤを電圧ＶＯＵＴＭに変換する。ここでチャージポンプ式の昇圧回路とは、複数のキャパシターとそれらを接続する複数のスイッチ素子とで構成される回路である。そして、スイッチ素子のオン・オフによりキャパシターの接続関係を変更し、キャパシターの充電とキャパシター間のチャージ再分配とを繰り返すことにより電圧変換を行う。

出力回路２０は、昇圧回路８０から供給される負電位の電圧ＶＯＵＴＭで動作し、比較回路１５からの制御信号ＳＧの電圧レベルを駆動信号ＧＤの電圧レベルに変換し、その駆動信号ＧＤでＮ型トランジスター３０を駆動する。

レギュレーター９０は、端子ＴＶＤからの電源電圧ＶＤＤと昇圧回路８０からの負電位の電圧ＶＯＵＴＭとに基づいて、所定の電圧を端子ＴＣへ出力する。所定の電圧は、電源電圧ＶＤＤから電圧ＶＯＵＴＭの範囲内の電圧である。例えば、図１１等で後述するようにスイッチングレギュレーターを電気光学パネルのドライバーの電源に適用した場合には、レギュレーター９０は、電源電圧ＶＤＤと電圧ＶＯＵＴＭからコモン電圧ＶＣＯＭを生成してもよい。コモン電圧ＶＣＯＭは、画素を構成する電気光学素子の一方の電極に供給される電圧である。

以上の実施形態では、スイッチングレギュレーターの制御回路１００は、Ｎ型トランジスター３０のソース電圧よりも低い電圧レベルを生成する昇圧回路８０を含む。そして、出力回路２０は、昇圧回路８０の出力に基づいて、Ｎ型トランジスター３０をオフするオフ電圧レベル（電圧ＶＯＵＴＭ）を出力する。

このようにすれば、例えば制御回路１００を含む集積回路装置が負電位を発生する電源を内蔵するような場合に、その負電位を利用してＮ型トランジスター３０のオフ電圧レベルを発生させることが可能となる。例えば電気光学パネルのドライバー等では、電気光学パネルを駆動するために種々の電圧（例えば図１２）をさせる必要があり、その中に負電位も含まれている。

６．スイッチングレギュレーターの変形例
以上の実施形態ではスイッチングレギュレーターが正極性の昇圧回路である場合を例に説明したが、本実施形態はこれに限定されない。

図９に、スイッチングレギュレーターの第１変形例を示す。図９のスイッチングレギュレーターは、制御回路１００、Ｐ型トランジスター７０、インダクター４０、ダイオード５０、キャパシター６０を含む。制御回路１００は、信号生成回路１０、出力回路２０を含む。

このスイッチングレギュレーターは逆極性の昇圧回路である。即ち、Ｐ型トランジスター７０がオンのときには、Ｐ型トランジスター７０を介してインダクター４０に電流が流れる。そして、Ｐ型トランジスター７０がオフのときには、ダイオード５０を介してキャパシター６０からインダクター４０に電流が流れるので、出力電圧ＶＯＵＴはグランド電圧ＶＳＳよりも低い電圧になる（例えばＶＣＣ＝３．３Ｖ、ＶＯＵＴ＝−６Ｖ）。出力電圧ＶＯＵＴは、信号生成回路１０が行うＰＷＭ制御により一定に保たれる。

図１０に、スイッチングレギュレーターの第２変形例を示す。図１０のスイッチングレギュレーターは、制御回路１００、Ｐ型トランジスター７０、インダクター４０、ダイオード５０、キャパシター６０を含む。制御回路１００は、信号生成回路１０、出力回路２０を含む。

このスイッチングレギュレーターは降圧回路である。即ち、Ｐ型トランジスター７０がオンのときには、Ｐ型トランジスター７０を介してインダクター４０からキャパシター６０へ電流が流れる。このとき、インダクター４０の両端の電位差はＶＣＣを越えない。そして、Ｐ型トランジスター７０がオフのときには、ダイオード５０を介してインダクター４０からキャパシター６０へ電流が流れる。このとき、インダクター４０の両端の電位差は反転しているが、大きさはＶＣＣを越えないので、出力電圧ＶＯＵＴは電源電圧ＶＣＣよりも低い電圧になる（例えばＶＣＣ＝３．３Ｖ、ＶＯＵＴ＝２．０Ｖ）。出力電圧ＶＯＵＴは、信号生成回路１０が行うＰＷＭ制御により一定に保たれる。

第１変形例及び第２変形例では、制御回路１００は、スイッチングレギュレーターの制御信号ＳＧを生成する信号生成回路１０と、制御信号ＳＧを受けて、インダクター４０を駆動するＰ型トランジスター７０のゲートに対して駆動信号ＧＤを出力する出力回路２０と、を含む。そして、出力回路２０は、Ｐ型トランジスター７０をオフする駆動信号ＧＤのオフ電圧レベルとして、Ｐ型トランジスター７０のソース電圧（電源電圧ＶＣＣ）よりも高い電圧レベル（電圧ＶＯＵＴＰ）を出力する。

このようにＰ型トランジスター７０のソース電圧よりも高い電圧ＶＯＵＴＰでオフすることにより、Ｎ型トランジスター３０の場合と同様にオンからオフになる時間を短縮してスイッチングレギュレーターの効率向上等を実現できる。

なお、Ｐ型トランジスター７０をオンする際には、例えばグランド電圧ＶＳＳの駆動信号ＧＤを出力すればよい。また、電圧ＶＯＵＴＰは、制御回路１００の外部から端子を介して入力されてもよいし、制御回路１００に内蔵された電源回路で生成されてもよい。また、電源電圧ＶＣＣは、制御回路１００の電源電圧ＶＤＤと共通の電源から供給されてもよいし、別個の電源から供給されてもよい。

７．電子機器
図１１に、本実施形態のスイッチングレギュレーターを適用した電子機器の構成例を示す。なお、以下では電気光学パネルを駆動するドライバーにスイッチングレギュレーターを適用した場合を例に説明するが、本実施形態はこれに限定されず、スイッチングレギュレーターにより電源供給を行う種々の電子機器に適用できる。

図１１の電子機器は、画像表示を行う電気光学パネル２３０と、電気光学パネル２３０を駆動するドライバー２１０と、ドライバー２１０の制御を行うホストコントローラー２００と、を含む。このような電子機器としては、例えば携帯電話端末やスマートフォン等のモバイル端末を想定でき、ホストコントローラー２００としては、例えばアンテナを介して基地局との通信を行うベースバンドエンジンを想定できる。

電気光学パネル２３０は、基板（ガラス基板）上に液晶とトランジスター（例えばＴＦＴ（Thin Film Transistor））で構成された画素がマトリックス状に配置されたアクティブマトリックス型の液晶パネルである。なお電気光学パネル２３０は、パッシブマトリックス型の液晶パネルであってもよいし、或はＥＬ（Electro-Luminescence）パネル等の液晶パネル以外の表示パネルであってもよい。

ドライバー２１０は、スイッチングレギュレーター３０１を有する電源回路３００と、電気光学パネル２３０のデータ線（ソース線）を駆動するデータドライバー３１０（ソースドライバー）と、電気光学パネル２３０の走査線（ゲート線）を選択する走査ドライバー３２０（ゲートドライバー）と、を含む。このドライバー２１０は、例えば集積回路装置として構成される。図示を省略しているが、スイッチングレギュレーター３０１に用いるインダクター等は外付け部品として集積回路装置の外部に設けられる。

図１２に、電源回路３００が生成する電源のシステム構成例を示す。電源回路３００は、スイッチングレギュレーター３０１（ＳＷ−ＲＥＧ）と、更に、チャージポンプ式の昇圧回路ＤＣＤＣ２〜ＤＣＤＣ４と、レギュレーターＲＧ１〜ＲＧ６と、を含む。

昇圧回路ＤＣＤＣ２は、電子機器のシステムの電源電圧ＶＤＤ＝３．３Ｖを反転昇圧して電圧ＶＯＵＴＭ＝−３．３Ｖを生成する。その電圧ＶＯＵＴＭと電圧ＶＤＤからレギュレーターＲＧ１がコモン電圧ＶＣＯＭ＝−０．５Ｖを生成する。コモン電圧ＶＣＯＭは、マトリックス配置の画素の共通電極に供給される電圧である。

昇圧回路ＤＣＤＣ３は、電圧ＶＯＵＴＭと電圧ＶＤＤと後述する電圧ＶＧＨＲＥＧとに基づいて電圧ＶＥＥ＝−１４．９Ｖを生成する。その電圧ＶＥＥと電圧ＶＤＤからレギュレーターＲＧ２が電圧ＶＧＬ＝−６Ｖを生成する。ゲート用電圧ＶＧＬは、画素を選択するトランジスターのゲートに供給するローレベルの電圧である。また、電圧ＶＥＥと電圧ＶＤＤからレギュレーターＲＧ３がデータ線駆動用電圧ＡＶＤＤＮ＝−５Ｖを生成する。データ線駆動用電圧ＡＶＤＤＮは、データ線を負極性で駆動するアンプの電源電圧である。

スイッチングレギュレーター３０１（ＳＷ−ＲＥＧ）は、電圧ＶＤＤを昇圧して電圧ＶＯＵＴ＝６Ｖを生成する。その電圧ＶＯＵＴと電圧ＶＥＥからレギュレーターＲＧ４がデータ線駆動用電圧ＡＶＤＤＰ＝５Ｖを生成する。データ線駆動用電圧ＡＶＤＤＰは、データ線を正極性で駆動するアンプの電源電圧である。また、電圧ＶＯＵＴと電圧ＶＥＥからレギュレーターＲＧ５が電圧ＶＧＨＲＥＧ＝５Ｖを生成する。

昇圧回路ＤＣＤＣ４は、その電圧ＶＧＨＲＥＧを昇圧し、電圧ＶＯＵＴ４＝１０Ｖを生成する。その電圧ＶＯＵＴ４と電圧ＶＥＥからレギュレーターＲＧ６がゲート用電圧ＶＧＨ＝８Ｖを生成する。ゲート用電圧ＶＧＨは、画素を選択するトランジスターのゲートに供給するハイレベルの電圧である。

データドライバー３１０は、電源回路３００が生成したデータ線駆動用電圧ＡＶＤＤＰ、ＡＶＤＤＮに基づいて電気光学パネル２３０のデータ線を駆動する。例えばデータドライバー３１０は、隣り合うデータ線を正負交互に極性を反転させて駆動するドット反転駆動を行う。ドット反転駆動とは、例えばＲＧＢのデータ線がある場合に、Ｒ、Ｂのデータ線を正極性（ＡＶＤＤＰ〜ＶＣＯＭの範囲）で駆動し、Ｇのデータ線を負極性（ＡＶＤＤＮ〜ＶＣＯＭの範囲）で駆動する手法である。

より具体的には、データドライバー３１０には、ホストコントローラー２００から水平同期信号と、ドットクロックと、ドットクロックに同期した画像データと、が入力される。データドライバー３１０は、水平同期信号とドットクロックに基づいて走査線ごとに画像データをラッチする。またデータドライバー３１０は、電圧ＡＶＤＤＰやＡＶＤＤＮを用いて階調電圧を生成する。そして、ラッチした画像データに応じた階調電圧をデータ線毎にＤ／Ａコンバーターで選択し、その階調電圧をデータ線駆動アンプで増幅してデータ線に出力する。データ線駆動アンプには、電圧ＡＶＤＤＰを電源とする正極性用アンプと電圧ＡＶＤＤＮを電源とする負極性用アンプとがあり、ドット反転駆動に応じていずれかのアンプが選択される。

走査ドライバー３２０は、電源回路３００が生成したゲート用電圧ＶＧＨ、ＶＧＬに基づいて電気光学パネル２３０の走査線を選択する。具体的には、走査ドライバー３２０には、ホストコントローラー２００から垂直同期信号と水平同期信号が入力される。走査ドライバー３２０は、その垂直同期信号と水平同期信号に基づいて選択した走査線をアクティブ（例えばゲート用電圧ＶＧＨ）にする。電気光学パネル２３０では、その選択された走査線に接続される画素のトランジスターがオンになり、その画素にデータ線を介してデータ電圧が書き込まれる。

以上で説明したように、ドライバー２１０の電源回路３００には、電気光学パネル２３０を駆動するために種々の昇圧回路やレギュレーターが含まれており、その中には、負電位の電圧ＶＯＵＴＭを生成する昇圧回路ＤＣＤＣ２が含まれている。このような回路内に元々備わっている昇圧回路ＤＣＤＣ２の出力を用いることによって、スイッチングレギュレーターのインダクター４０を駆動するＮ型トランジスター３０をソース電圧よりも低い電圧ＶＯＵＴＭでオフすることが可能となる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また制御回路、スイッチングレギュレーター、電源回路、ドライバー、電子機器の構成・動作や、スイッチングレギュレーターの制御手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０ 信号生成回路、１１ 電圧分割回路、１２ 誤差増幅回路、
１３ 基準電圧生成回路、１４ 発振回路、１５ 比較回路、２０ 出力回路、
２１ レベルシフター、２２ プリバッファー、２３ プリバッファー、
３０ Ｎ型トランジスター、４０ インダクター、５０ ダイオード、
６０ キャパシター、７０ Ｐ型トランジスター、８０ 昇圧回路、
９０ レギュレーター、１００ 制御回路、２００ ホストコントローラー、
２１０ ドライバー、２３０ 電気光学パネル、３００ 電源回路、
３０１ スイッチングレギュレーター、３１０ データドライバー、
３２０ 走査ドライバー、
ＡＶＤＤＮ，ＡＶＤＤＰ データ線駆動用電圧、
ＤＣＤＣ２〜ＤＣＤＣ４ 昇圧回路、ＧＤ 駆動信号、
ＩＮＡ〜ＩＮＤ インバーター、ＬＱ 信号、ＲＡ，ＲＢ 抵抗素子、
ＲＧ１〜ＲＧ６ レギュレーター、ＳＧ 制御信号、Ｔ１〜Ｔ３ 期間、
ＴＣ，ＴＧＤ，ＴＶＤ，ＴＶＭ，ＴＶＱ 端子、
ＴＮＡ〜ＴＮＤ Ｎ型トランジスター、ＴＰＡ，ＴＰＢ Ｐ型トランジスター、
ＶＣＣ 電源電圧、ＶＣＯＭ コモン電圧、Ｖｄ ドレイン電圧、
ＶＤＤ 電源電圧、ＶＥ，ＶＥＥ，ＶＧＨＲＥＧ，ＶＯＵＴ４ 電圧、
ＶＧＨ，ＶＧＬ ゲート用電圧、ＶＯＵＴ 出力電圧、
ＶＯＵＴＭ，ＶＯＵＴＰ 電圧、Ｖｒｅｆ 基準電圧、ＶＳＳ グランド電圧、
ＶＴＷ 三角波、ＶＸ 分割電圧

Claims (9)

1. スイッチングレギュレーターの制御信号を生成する信号生成回路と、
   前記制御信号を受けてインダクターを駆動するＮ型トランジスターのゲートに対して駆動信号を出力する出力回路と、
   を含み、
   前記Ｎ型トランジスターのゲート−ソース間の閾値電圧は、正の電圧であり、
   前記出力回路は、
   高電位側電源電圧の電圧レベル及び低電位側電源電圧の電圧レベルである前記制御信号を、前記高電位側電源電圧の電圧レベル及び前記Ｎ型トランジスターのソース電圧よりも低い電圧レベルの信号に変換するレベルシフターを有し、
   前記Ｎ型トランジスターをオフする前記駆動信号のオフ電圧レベルとして、前記ソース電圧よりも低い電圧レベルを出力することを特徴とするスイッチングレギュレーターの制御回路。
2. 請求項１において、
   前記出力回路は、前記Ｎ型トランジスターをオフする前記オフ電圧レベルとして、負電位の電圧レベルを出力することを特徴とするスイッチングレギュレーターの制御回路。
3. 請求項１又は２において、
   前記ソース電圧よりも低い電圧レベルを生成する昇圧回路を含み、
   前記出力回路は、前記昇圧回路の出力に基づいて、前記Ｎ型トランジスターをオフする前記オフ電圧レベルを出力することを特徴とするスイッチングレギュレーターの制御回路。
4. 請求項３において、
   前記昇圧回路は、スイッチドキャパシター回路により電圧変換を行うチャージポンプ式の昇圧回路であることを特徴とするスイッチングレギュレーターの制御回路。
5. 請求項１又は２において、
   前記ソース電圧よりも低い電圧レベルが供給される端子を含み、
   前記出力回路は、前記端子からの電圧レベルに基づいて、前記Ｎ型トランジスターをオフする前記オフ電圧レベルを出力することを特徴とするスイッチングレギュレーターの制御回路。
6. 請求項１乃至５のいずれかにおいて、
   前記出力回路は、
   前記レベルシフターからの前記信号に基づいて前記駆動信号を出力するプリバッファーを有することを特徴とするスイッチングレギュレーターの制御回路。
7. 請求項１乃至６のいずれかに記載されたスイッチングレギュレーターの制御回路を含むことを特徴とする集積回路装置。
8. 請求項１乃至６のいずれかに記載されたスイッチングレギュレーターの制御回路と、
   前記インダクターと、
   前記Ｎ型トランジスターと、
   を含むことを特徴とするスイッチングレギュレーター。
9. 請求項８に記載されたスイッチングレギュレーターを含むことを特徴とする電子機器。
   
   

Images