KR101721260B1 - 레벨 쉬프터와 이를 이용한 표시장치 - Google Patents

레벨 쉬프터와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR101721260B1
KR101721260B1 KR1020100070119A KR20100070119A KR101721260B1 KR 101721260 B1 KR101721260 B1 KR 101721260B1 KR 1020100070119 A KR1020100070119 A KR 1020100070119A KR 20100070119 A KR20100070119 A KR 20100070119A KR 101721260 B1 KR101721260 B1 KR 101721260B1
Authority
KR
South Korea
Prior art keywords
clock signal
node
gate
voltage
transistor
Prior art date
Application number
KR1020100070119A
Other languages
English (en)
Other versions
KR20120008858A (ko
Inventor
김빈
한민구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100070119A priority Critical patent/KR101721260B1/ko
Publication of KR20120008858A publication Critical patent/KR20120008858A/ko
Application granted granted Critical
Publication of KR101721260B1 publication Critical patent/KR101721260B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 레벨 쉬프터에 관한 것으로, 고전위 전원전압을 입력 받는 게이트전극 및 드레인전극과, 제1 노드에 연결된 소스 전극을 갖는 제1 트랜지스터; 상기 제1 노드에 연결된 게이트전극, 상기 고전위 전원전압을 입력 받는 드레인전극, 및 제2 노드에 연결된 소스 전극을 갖는 제2 트랜지스터;제1 클럭신호를 입력 받는 게이트전극, 상기 제1 클럭신호에 대하여 역위상으로 발생되는 제2 클럭신호를 입력 받는 소스전극, 및 상기 제2 노드에 연결된 드레인전극을 갖는 제3 트랜지스터; 및 상기 제1 클럭신호를 입력 받는 게이트전극, 상기 제2 클럭신호를 입력 받는 소스 전극, 및 상기 제1 노드에 연결된 드레인전극을 갖는 제4 트랜지스터를 구비한다.

Description

레벨 쉬프터와 이를 이용한 표시장치{LEVEL SHIFTER AND LIQUID CRYSTAL DISPLAY USING THE SAME}
본 발명은 레벨 쉬프터와 이를 이용한 표시장치에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치(Flat Panel Display, FPD)가 개발되고 있다. 이러한 평판 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전계 방출 표시장치(Field Emission Display), 전기영동 표시장치(Electrophoresis Display) 등이 있다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터, 텔레비젼 등 대부분의 표시소자 분야에서 음극선관을 대체하고 있다.
액티브 매트릭스 구동 방식의 액정표시장치는 데이터의 스캐닝 방향으로 화소 어레이의 TFT들을 라인 단위로 순차적으로 턴-온시키기 위한 게이트 구동회로를 포함한다. 게이트 구동회로는 TFT의 동작 전압보다 낮은 입력 전압을 TFT의 동작 전압으로 변환하기 위한 레벨 쉬프터 회로를 포함한다.
레벨 쉬프터는 도 1과 같이 종속적으로(cascade) 연결된 제1 및 제2 인버터를 포함하여 입력 전압(Vin)을 TFT의 동작 전압 범위의 전압으로 변환한다. 제1 및 제2 인버터들 각각은 제1 TFT(T1a, T1b) 내지 제3 TFT(T3a, T3b)를 포함한다. 레벨 쉬프터를 구성하는 TFT들(T1a~T3b)은 n 타입 MOSFET(metal-oxide semiconductor field-effect transistor)로 구현될 수 있다. 제1 인버터의 제1 TFT(T1a)는 제1 고전위 전원전압(VDD1)을 제2 TFT(T2a)에 공급하는 다이오드로 동작하고, 제2 TFT(T2a)의 게이트전극과 드레인전극을 연결하여 제2 TFT(T2a)를 다이오드로 동작시킨다. 제2 인버터의 제1 TFT(T1b)는 제2 고전위 전원전압(VDD2)을 제2 TFT(T2b)에 공급하는 다이오드로 동작하고, 제2 TFT(T2b)의 게이트전극과 드레인전극을 연결하여 제2 TFT(T2b)를 다이오드로 동작시킨다. 제2 고전위 전원전압(VDD2)은 제1 고전위 전원전압(VDD1)보다 높은 전압이다. 도 1에서 커패시터(C1a, C1b)는 부트스트래핑(bootstrapping) 커패시터이다.
입력 전압(Vin)이 로우 로직 전압이면 제1 인버터의 제3 TFT(T3a)는 턴-오프(turn-off)되어 제1 인버터의 출력 노드(n1a)의 전압은 제1 고전위 전원전압(VDD1)으로 상승되고, 그 전압이 제2 인버터의 제3 TFT(T3b)를 턴-온(turn-on)시킨다. 따라서, 입력 전압(Vin)이 로우 로직 전압이면 제2 출력 노드(n1b)로부터 출력되는 최종 출력 전압은 제2 저전위 전원전압(VSS2)이다.
입력 전압(Vin)이 하이 로직 전압이면 제1 인버터의 제3 TFT(T3a)는 턴-온되어 제1 인버터의 출력 노드(n1a)의 전압은 제1 저전위 전원전압(VSS1)으로 낮아지고, 그 전압이 제2 인버터의 제3 TFT(T3b)를 턴-오프시킨다. 따라서, 입력 전압(Vin)이 하이 로직 전압이면 제2 출력 노드(n1b)로부터 출력되는 최종 출력 전압은 제2 고전위 전원전압(VDD2)이다.
TFT의 동작 특성은 도 2에서 디플레션 모드(depletion mode, 21)와, 인핸스먼트 모드(enhancement mode, 22)로 나뉘어질 수 있다. 도 2에서 x축은 TFT의 게이트-소스 전압(Vgs)이며, y축은 TFT의 게이트-소스 전압(Vgs)에 따라 변하는 TFT의 드레인-소스 전류(Ids)이다. 디플레션 모드(21)로 동작하는 TFT는 그 문턱전압이 부극성 전압 방향으로 쉬프트되어 있기 때문에 Vgs=0V에서 전류(Ids)가 비교적 많이 흐른다. 따라서, 디스플레션 모드로 동작하는 TFT를 이용하여 도 1과 같은 레벨 쉬프터 회로를 구현하면 원하는 출력을 얻을 수 없다. 예를 들어, 도 1과 같은 레벨 쉬프터의 출력전압이 원하는 하이 로직 전압만큼 올라기지 못하는 이유는 Vgs=0V에서 디플레이션 모드로 동작하는 제3 TFT(T3a)의 전류(Ids)가 많이 흐르기 때문이다. 도 1과 같은 레벨 쉬프터의 출력전압이 원하는 로우 로직 전압만큼 내려가지 못하는 이유는 제2 TFT(T2b)와 제3 TFT(T3b)의 저항비에 의해 결정되기 때문이다. 이는 도 1과 같은 레벨 쉬프터에 대한 실험 결과를 보여 주는 도 3에서 알 수 있다. 도 3에서, 점선과 같이 도 1과 같은 레벨 쉬프터는 제2 고전위 전압(VDD2) 보다 낮은 고전위 전압과 제2 저전위 전원전압(VSS2)보다 높은 전압 사이에서 스윙하는 출력전압을 발생하므로 그 스윙폭이 설계치에 도달하지 못한다. 도 3은 스파이스 시뮬레이션(Spice simulation) 결과로서 이 시뮬레이션에서 도 1과 같은 기존 레벨 쉬프터에서 입력되는 구동 전압들을 Vin = 0~10V, Vdd1 = 10V, Vdd2 = 20V, Vss1 = 0V, Vss2 = 0V 로 설정하였다.
디플레이션 모드로 동작하는 TFT로 레벨 쉬프터 회로를 구성할 때, 제3 TFT(T3a, T3b)를 오프시키기 위해서는, 제1 저전위 전원전압(VSS1)이 입력 전압(Vin) 보다 높아야 하고 제2 저전위 전원전압(VSS2)이 제1 저전위 전원전압(VSS1)보다 높아야 하기 때문에 저전위 전원전압이 두 개 필요하다.
본 발명은 디플레이션 모드로 동작하는 TFT를 사용하더라도 원하는 출력 특성을 얻을 수 있고 회로소자와 구동 전압의 개수를 줄일 수 있는 레벨 쉬프터와 이를 이용한 표시장치를 제공한다.
본 발명의 레벨 쉬프터는 고전위 전원전압을 입력 받는 게이트전극 및 드레인전극과, 제1 노드에 연결된 소스 전극을 갖는 제1 트랜지스터; 상기 제1 노드에 연결된 게이트전극, 상기 고전위 전원전압을 입력 받는 드레인전극, 및 제2 노드에 연결된 소스 전극을 갖는 제2 트랜지스터;제1 클럭신호를 입력 받는 게이트전극, 상기 제1 클럭신호에 대하여 역위상으로 발생되는 제2 클럭신호를 입력 받는 소스전극, 및 상기 제2 노드에 연결된 드레인전극을 갖는 제3 트랜지스터; 및 상기 제1 클럭신호를 입력 받는 게이트전극, 상기 제2 클럭신호를 입력 받는 소스 전극, 및 상기 제1 노드에 연결된 드레인전극을 갖는 제4 트랜지스터를 구비한다. 상기 고전위 전원전압은 상기 제1 및 제2 클럭신호의 하이레벨 전압 보다 높다.
본 발명의 표시장치는 데이터라인들과 게이트라인들이 교차되고 화소들을 구동하기 위한 TFT들을 가지는 표시패널; 상기 게이트라인들에 게이트펄스를 순차적으로 공급하기 위한 게이트 구동회로를 포함한다. 상기 게이트 구동회로는 서로 역위상인 입력 클럭신호와 역위상 클럭신호를 입력 받아 상기 화소 어레이의 TFT들의 동작 전압으로 변환하기 위한 레벨 쉬프터를 포함한다. 상기 레벨 쉬프터는 상기 제1 내지 제4 트랜지스터들을 포함한다.
본 발명은 서로 역위상인 클럭신호들을 입력 받아 레벨 쉬프터의 TFT들이 디플레이션 모드로 동작하더라도 원하는 출력 특성을 얻을 수 있고 회로소자와 구동 전압의 개수를 줄일 수 있다.
도 1은 종래의 레벨 쉬프터를 보여 주는 회로도이다.
도 2는 TFT의 동작 특성을 보여 주는 그래프이다.
도 3은 디플레이션 모드로 동작하는 TFT로 도 1과 같은 레벨 쉬프터를 구현할 때 그 레벨 쉬프터의 실험 결과를 보여 주는 파형도이다.
도 4 및 도 5는 본 발명의 실시예에 따른 레벨 쉬프터를 보여 주는 회로도들이다.
도 6은 도 4에 도시된 레벨 쉬프터의 입/출력 전압을 보여 주는 파형도이다.
도 7은 본 발명의 실시예에 따른 레벨 쉬프터의 실험 결과를 보여 주는 파형도이다.
도 8은 본 발명의 실시예에 따른 표시장치를 보여 주는 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 4 및 도 5를 참조하면, 본 발명의 레벨 쉬프터는 도 2에 도시된 종래의 그것과 비교할 때 구동 전압의 개수도 적고, 필요한 TFT의 개수도 작다. 본 발명의 레벨 쉬프터는 제1 내지 제4 TFT(T1~T4)를 포함한다. TFT들(T1~T4)은 n 타입 MOSFET로 구현될 수 있다.
제1 TFT(T1)는 고전위 전원전압(VDD)을 제1 노드(n1)에 전달하는 다이오드로 동작하고 제2 TFT(T2)의 게이트전극과 드레인전극을 연결하여 제2 TFT(T2)를 다이오드로 동작시킨다. 제1 TFT(T1)의 게이트전극 및 드레인전극은 서로 연결되어 고전위 전원전압(VDD)을 입력 받는다. 제1 TFT(T1)의 소스전극은 제1 노드(n1)에 접속된다.
제2 TFT(T2)는 제1 노드(n1)에 응답하여 고전위 전원전압(VDD)을 제2 노드(n2)에 전달하는 다이오드로 동작한다. 제2 TFT(T2)의 게이트전극은 제1 노드(n1)를 경유하여 제1 TFT(T1)의 소스전극과 제4 TFT(T4)의 드레인전극에 연결된다. 제2 TFT(T2)의 드레인전극은 고전위 전원전압(VDD)을 입력 받는다. 제2 TFT(T2)의 소스전극은 출력 노드인 제2 노드(n2)에 접속된다.
제3 TFT(T3)는 입력 클럭신호(VinA)의 하이 로직 전압에 응답하여 제2 노드(n2)의 전압을 역위상 클럭신호(VinB)의 로우 로직 전압까지 방전시킨다. 제3 TFT(T3)의 게이트전극은 입력 클럭신호(VinA)를 입력 받고, 제3 TFT(T3)의 소스전극은 역위상 클럭신호(VinB)를 입력받는다. 제3 TFT(T3)의 드레인전극은 제2 노드(n2)에 접속된다. 입력 클럭신호(VinA)의 전압과 역위상 클럭신호(VinB)는 도 6과 같이 서로 역위상 파형으로 발생된다.
제4 TFT(T4)는 입력 클럭신호(VinA)의 하이 로직 전압에 응답하여 제1 노드(n1)의 전압을 역위상 클럭신호(VinB)의 로우 로직 전압까지 방전시킨다. 제4 TFT(T4)의 게이트전극은 입력 클럭신호(VinA)를 입력 받고, 제4 TFT(T4)의 소스전극은 역위상 클럭신호(VinB)를 입력받는다. 제4 TFT(T4)의 드레인전극은 제1 노드(n1)에 접속된다.
본 발명의 실시예에 따른 레벨 쉬프터는 부트스트래핑 커패시터(C)를 구비한다. 부트스트래핑 커패시터(C)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결되어 제2 TFT(T2)의 게이트-소스간 전압을 일정하게 유지시켜 제2 노드(n2)의 하이 로직 전압 출력을 안정화시킨다.
도 6에서 Output C는 도 4와 같이 제3 및 제4 TFT(T3, T4)의 게이트전극에 입력 클럭신호(VinA)가 공급되고, 제3 및 제4 TFT(T3, T4)의 소스전극에 역위상 클럭신호(VinB)가 공급되는 실시예의 출력 파형이다. 도 6에서 Output D는 도 5와 같이 제3 및 제4 TFT(T3, T4)의 게이트전극에 역위상 클럭신호(VinB)가 공급되고, 제3 및 제4 TFT(T3, T4)의 소스전극에 입력 클럭신호(VinA)가 공급되는 실시예의 출력 파형이다.
본 발명의 레벨 쉬프터의 동작에 대하여 도 4 내지 도 6을 결부하여 설명하기로 한다.
도 4 내지 도 6을 참조하면, 입력 클럭신호(VinA)의 전압이 로우 로직 전압이면, 제3 및 제4 TFT(T3, T4)의 게이트전극에는 입력 클럭신호(VinA)의 로우 로직 전압이 공급되고, 제3 및 제4 TFT(T3, T3)의 소스전극들에는 역위상 클럭신호(VinB)의 하이 로직 전압이 공급된다. 그 결과, 제3 및 제4 TFT(T3, T4)의 게이트-소스간 전압(Vgs)은 소스전압이 더 높은 역전압이 되므로 제3 및 제4 TFT(T3, T4)는 턴-오프된다.
입력 클럭신호(VinA)의 전압이 로우 로직 전압일 때, 제1 TFT(T1)는 제1 노드(n1)의 전압을 고전위 전원전압(VDD)까지 상승시키고, 제2 TFT(T2)는 제2 노드(n2)의 전압을 고전위 전원전압(VDD)까지 상승시킨다. 제3 및 제4 TFT(T3, T4)가 디플레이션 모드로 동작하더라도 도 2에서 Vgs 전압이 0 보다 낮은 부극성 전압이므로 제3 및 제4 TFT(T3, T4)의 전류가 거의 흐르지 않는다. 따라서, 입력 클럭신호(VinA)의 전압이 로우 로직 전압일 때, 제2 노드(n2)의 전압은 고전위 전원전압(VDD)과 실질적으로 동일하다.
입력 클럭신호(VinA)의 전압이 하이 로직 전압이면, 제3 및 제4 TFT(T3, T4)의 게이트전극에는 입력 클럭신호(VinA)의 하이 로직 전압이 공급되고, 제3 및 제4 TFT(T3, T3)의 소스전극들에는 역위상 클럭신호(VinB)의 로우 로직 전압이 공급된다. 그 결과, 제3 및 제4 TFT(T3, T4)의 게이트-소스간 전압(Vgs)은 그 TFT(T3, T4)의 문턱 전압보다 높은 전압으로 상승한다.
입력 클럭신호(VinA)의 전압이 하이 로직 전압일 때, 제4 TFT(T4)는 턴-온되어 제1 노드(n1)의 전압을 역위상 클럭신호(VinB)의 로우 로직 전압까지 방전시키고, 제3 TFT(T3)는 턴-온되어 제2 노드(n2)의 전압을 역위상 클럭신호(VinB)의 로우 로직 전압까지 방전시킨다. 이 때, 제1 노드(n1)의 전압이 충분히 낮아지므로 제2 TFT(2)의 채널 저항이 높아져 제2 노드(n1)의 전압을 원하는 로우 로직 전압까지 낮출 수 있다.
도 7은 본 발명의 실시예에 따른 레벨 쉬프터의 스파이스 시뮬레이션(Spice simulation) 결과로써 이 시뮬레이션에서 도 4와 같은 레벨 쉬프터의 구동 전압을 VinA = 0~10V, VinB = 10~0V, Vdd = 20V 으로 설정하였다. 이 실험에서, 입력 클럭신호(Vin)의 하이 로직 전압은 10V이고 그 로우 로직 전압은 0V이다. 고전위 전원전압(VDD)은 20V로 설정되었다. 도 7에서 알 수 있는 바와 같이, 본 발명의 레벨 쉬프터의 출력은 고전위 전원전압(VDD)과 입력 신호의 로우 로직 전압과 실질적으로 동일하여 원하는 출력 특성을 만족한다.
본 발명의 레벨 쉬프터 회로는 액정표시장치(LCD), 유기발광 다이오드(Organic Light Emitting Diode, OLED) 표시장치 등의 평판 표시장치에서 게이트 구동회로(또는 스캔 구동회로)의 레벨 쉬프터로 적용될 수 있다.
도 8을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(10), 데이터 구동회로, 게이트 구동회로, 및 타이밍 콘트롤러(11) 등을 구비한다.
표시패널(10)의 화소 어레이는 데이터전압이 공급되는 데이터라인들과, 게이트펄스(또는 스캔펄스)가 공급되는 게이트라인들(또는 스캔라인들), 및 화소 데이터라인들과 게이트라인들의 교차부에 형성된 TFT들과, 데이터라인들과 게이트라인들에 의해 매트릭스 형태로 정의된 화소 영역에 형성되는 화소전극들을 포함한다. 이 표시패널(10)은 LCD 패널, OLED 패널 등의 표시패널로 구현될 수 있다.
데이터 구동회로는 다수의 소스 드라이브 IC들(12)을 포함한다. 소스 드라이브 IC들(12)은 타이밍 콘트롤러(11)로부터 디지털 비디오 데이터들(RGB)을 입력 받는다. 소스 드라이브 IC들(12)은 타이밍 콘트롤러(11)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 정극성/부극성 아날로그 데이터전압으로 변환한 후에 그 데이터전압을 게이트펄스에 동기되도록 표시패널(10)의 데이터라인들에 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 표시패널(10)의 데이터라인들에 접속된다.
게이트 구동회로는 타이밍 콘트롤러(11)와 표시패널(10)의 게이트라인들 사이에 접속된 레벨 쉬프터(15), 및 쉬프트 레지스터(13)를 포함한다.
레벨 쉬프터(15)는 도 4 및 도 5와 같은 회로로 구현되어 타이밍 콘트롤러(11)로부터 입력되는 게이트 쉬프트 클럭들의 전압을 게이트 하이 전압과 게이트 로우 전압으로 레벨 쉬프팅한다. 게이트 하이 전압은 화소 어레이에 형성된 TFT들의 문턱 전압보다 높은 전압이고, 게이트 로우 전압은 화소 어레이에 형성된 TFT들의 문턱 전압보다 낮은 전압이다. 게이트 쉬프트 클럭들은 소정의 위상차를 갖는 i(i는 2 이상의 양의 정부) 개의 클럭들을 포함한 i 상(phase) 클럭으로 레벨 쉬프터(15)에 입력된다. 도 4 내지 도 6에서, 입력 클럭신호(VinA)와 역위상 클럭신호(VinB)는 타이밍 콘트롤러(11)에 의해 생성된 게이트 쉬프트 클럭들 중에서 서로 역위상인 두 개의 클럭신호들로 선택된다. 따라서, 본 발명의 레벨 쉬프터(15)는 역위상 클럭신호(VinB)를 생성하기 위하여 별도의 인버터 회로를 필요로 하지 않는다. 레벨 쉬프터(15)는 타이밍 콘트롤러(11)로부터 입력된 FLK 신호에 응답하여 출력 전압의 폴링에지에서 게이트 하이전압을 낮추어 액정셀의 킥백전압(△Vp)을 낮출 수 있다.
쉬프트 레지스터(13)는 레벨 쉬프터(15)로부터 입력되는 클럭들을 쉬프트시켜 표시패널(10)의 게이트라인들에 순차적으로 공급한다.
게이트 구동회로는 GIP(Gate In Panel) 방식으로 표시패널(10)의 하부 기판 상에 직접 형성되거나 TAB 방식으로 표시패널(10)의 게이트라인들과 타이밍 콘트롤러(11) 사이에 연결될 수 있다. GIP 방식에서, 레벨 쉬프터(15)는 PCB(14) 상에 실장되고, 쉬프트 레지스터(13)는 화소 어레이와 함께 표시패널(10)의 하부기판 상에 형성될 수 있다. 또한, GIP 방식에서 레벨 쉬프터(15)와 쉬프트 레지스터(13) 모두 표시패널(10) 상에 직접 형성될 수도 있다. TAB 방식에서, 레벨 쉬프터와 쉬프트 레지스터는 하나위 IC 칩으로 집적되고 TCP 상에 실장되어 표시패널(10)의 하부기판에 접착될 수 있다.
타이밍 콘트롤러(11)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 외부의 호스트 컴퓨터로부터 디지털 비디오 데이터(RGB)를 입력 받는다. 타이밍 콘트롤러(11)는 호스트 컴퓨터로부터 입력되는 디지털 비디오 데이터들(RGB)을 소스 드라이브 IC들(12)로 전송한다.
타이밍 콘트롤러(11)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 호스트 컴퓨터로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받는다. 타이밍 콘트롤러(11)는 호스트 컴퓨터로부터의 타이밍 신호를 기준으로 소스 드라이브 IC들과 게이트 구동회로의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동회로의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 소스 드라이브 IC들(12)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, CLK), 게이트 출력 인에이블신호(Gate Output Enable, GOE), FLK 신호 등을 포함한다. 게이트 스타트 펄스(GSP)는 쉬프트 레지스터(13)에 입력되어 쉬프트 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(CLK)은 레벨 쉬프터(15)에 입력되어 레벨 쉬프팅된 후에 쉬프트 레지스터(13)에 입력되며, 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호로 이용된다. 게이트 출력 인에이블신호(GOE)는 쉬프트 레지스터의 출력 타이밍을 제어한다. FLK 신호는 플리커의 원인이 되는 액정셀(LC)의 ΔVp를 줄이기 위하여 게이트 하이 전압(Vgh)을 하향 변조할 때, 그 하향 변조 시간을 정의한다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity, POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 소스 드라이브 IC들(12)의 쉬프트 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들(12) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성을 제어한다. 타이밍 콘트롤러(11)과 소스 드라이브 IC들(12) 사이의 데이터 전송 인터페이스가 mini LVDS 인터페이스라면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10 : 표시패널 11 : 타이밍 콘트롤러;
12 : 소스 드라이브 IC 13 : 쉬프트 레지스터
14 : PCB 15 : 레벨 쉬프터

Claims (6)

  1. 고전위 전원전압을 입력 받는 게이트전극 및 드레인전극과, 제1 노드에 연결된 소스 전극을 갖는 제1 트랜지스터;
    상기 제1 노드에 연결된 게이트전극, 상기 고전위 전원전압을 입력 받는 드레인전극, 및 제2 노드에 연결된 소스 전극을 갖는 제2 트랜지스터;
    제1 클럭신호를 입력 받는 게이트전극, 상기 제1 클럭신호에 대하여 역위상으로 발생되는 제2 클럭신호를 입력 받는 소스전극, 및 상기 제2 노드에 연결된 드레인전극을 갖는 제3 트랜지스터; 및
    상기 제1 클럭신호를 입력 받는 게이트전극, 상기 제2 클럭신호를 입력 받는 소스 전극, 및 상기 제1 노드에 연결된 드레인전극을 갖는 제4 트랜지스터를 구비하고,
    상기 고전위 전원전압이 상기 제1 및 제2 클럭신호 각각의 하이레벨 전압 보다 높은 것을 특징으로 하는 레벨 쉬프터.
  2. 제 1 항에 있어서,
    상기 제1 노드와 상기 제2 노드 사이에 접속된 커패시터를 더 포함하는 것을 특징으로 하는 레벨 쉬프터.
  3. 삭제
  4. 데이터라인들과 게이트라인들이 교차되고 화소들을 구동하기 위한 TFT들을 가지는 표시패널;
    상기 게이트라인들에 게이트펄스를 순차적으로 공급하기 위한 게이트 구동회로를 포함하고,
    상기 게이트 구동회로는,
    서로 역위상인 입력 클럭신호와 역위상 클럭신호를 입력 받아 상기 TFT들의 동작 전압으로 변환하기 위한 레벨 쉬프터를 포함하고,
    상기 레벨 쉬프터는
    고전위 전원전압을 입력 받는 게이트전극 및 드레인전극과, 제1 노드에 연결된 소스 전극을 갖는 제1 트랜지스터;
    상기 제1 노드에 연결된 게이트전극, 상기 고전위 전원전압을 입력 받는 드레인전극, 및 제2 노드에 연결된 소스 전극을 갖는 제2 트랜지스터;
    제1 클럭신호를 입력 받는 게이트전극, 상기 제1 클럭신호에 대하여 역위상으로 발생되는 제2 클럭신호를 입력 받는 소스전극, 및 상기 제2 노드에 연결된 드레인전극을 갖는 제3 트랜지스터; 및
    상기 제1 클럭신호를 입력 받는 게이트전극, 상기 제2 클럭신호를 입력 받는 소스 전극, 및 상기 제1 노드에 연결된 드레인전극을 갖는 제4 트랜지스터를 구비하고,
    상기 고전위 전원전압이 상기 제1 및 제2 클럭신호 각각의 하이레벨 전압 보다 높은 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 표시패널은 LCD 패널과 OLED 패널 중 어느 하나를 포함하는 것을 특징으로 하는 표시장치.
  6. 삭제
KR1020100070119A 2010-07-20 2010-07-20 레벨 쉬프터와 이를 이용한 표시장치 KR101721260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100070119A KR101721260B1 (ko) 2010-07-20 2010-07-20 레벨 쉬프터와 이를 이용한 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100070119A KR101721260B1 (ko) 2010-07-20 2010-07-20 레벨 쉬프터와 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20120008858A KR20120008858A (ko) 2012-02-01
KR101721260B1 true KR101721260B1 (ko) 2017-03-29

Family

ID=45833821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100070119A KR101721260B1 (ko) 2010-07-20 2010-07-20 레벨 쉬프터와 이를 이용한 표시장치

Country Status (1)

Country Link
KR (1) KR101721260B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286468B1 (ko) 1996-09-12 2001-07-12 포만 제프리 엘 절연체상실리콘정적랜덤액세스메모리셀의안정성을개선하는방법
JP2004007831A (ja) 2003-08-25 2004-01-08 Matsushita Electric Ind Co Ltd レベルシフト回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915815B2 (ja) * 2005-03-23 2007-05-16 サンケン電気株式会社 レベルシフト回路および電源装置
KR100943708B1 (ko) * 2008-02-21 2010-02-23 한국전자통신연구원 레벨 시프트 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286468B1 (ko) 1996-09-12 2001-07-12 포만 제프리 엘 절연체상실리콘정적랜덤액세스메모리셀의안정성을개선하는방법
JP2004007831A (ja) 2003-08-25 2004-01-08 Matsushita Electric Ind Co Ltd レベルシフト回路

Also Published As

Publication number Publication date
KR20120008858A (ko) 2012-02-01

Similar Documents

Publication Publication Date Title
US11348520B2 (en) Organic light emitting display device and driving method thereof
US8994629B2 (en) Gate shift register and display device comprising the same
US8995606B2 (en) Scanning signal line drive circuit and display device provided with same
CN108122523B (zh) 栅极驱动电路和使用该栅极驱动电路的显示装置
KR101678214B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR102175905B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
US10347351B2 (en) Display device and method of driving the same
KR102593458B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR102656430B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
EP3159879B1 (en) Pixel circuit and display device
KR20180049375A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR101366877B1 (ko) 표시장치
KR20170060953A (ko) 게이트 구동회로와 이를 이용한 표시장치
US11107381B2 (en) Shift register and method for driving the same, gate driving circuit and display device
KR20140067549A (ko) 쉬프트 레지스터와 이의 구동방법
CN101162568A (zh) 模拟缓冲器及其补偿操作方法和具有模拟缓冲器的显示器
KR20190032959A (ko) 시프트레지스터 및 이를 포함하는 유기발광 표시장치
KR20120052638A (ko) 유기발광다이오드 표시장치
KR20180070219A (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR102634178B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
CN112527149A (zh) 一种提升显示稳定性的gip电路及驱动方法
KR20150086771A (ko) 게이트 드라이버 및 그것을 포함하는 표시 장치
KR101829458B1 (ko) 레벨 쉬프터 유닛과 이를 이용한 표시장치
KR20150136194A (ko) 쉬프트 레지스터, 이를 이용한 표시장치 및 그 구동방법
KR101721260B1 (ko) 레벨 쉬프터와 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 4