KR100943708B1 - 레벨 시프트 회로 - Google Patents
레벨 시프트 회로 Download PDFInfo
- Publication number
- KR100943708B1 KR100943708B1 KR1020080015768A KR20080015768A KR100943708B1 KR 100943708 B1 KR100943708 B1 KR 100943708B1 KR 1020080015768 A KR1020080015768 A KR 1020080015768A KR 20080015768 A KR20080015768 A KR 20080015768A KR 100943708 B1 KR100943708 B1 KR 100943708B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- gate
- terminal
- source
- level shift
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (8)
- 삭제
- 삭제
- 삭제
- 소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,상기 게이트 전압 제어부는,드레인 및 게이트가 상기 입력단에 연결되고, 소스가 상기 제 1 트랜지스터의 게이트에 연결되는 제 3 트랜지스터; 및드레인 및 게이트가 상기 제 1 트랜지스터의 게이트에 연결되고, 소스가 상기 출력단에 연결되는 제 4 트랜지스터를 포함하는 레벨 시프트 회로.
- 소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,상기 게이트 전압 제어부는,드레인 및 게이트가 상기 입력단에 연결되고, 소스가 상기 제 1 트랜지스터의 게이트에 연결되는 제 3 트랜지스터;드레인 및 게이트가 상기 제 1 트랜지스터의 게이트에 연결되는 제 4 트랜지스터; 및드레인이 상기 제 4 트랜지스터의 소스에 연결되고, 소스가 상기 접지단에 연결되고, 게이트가 상기 입력단과 연결되는 제 5 트랜지스터를 포함하는 레벨 시프트 회로.
- 소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,상기 게이트 전압 제어부는,드레인 및 게이트가 상기 입력단에 연결되는 제 3 트랜지스터;드레인 및 게이트가 상기 제 3 트랜지스터의 소스에 연결되고, 소스가 상기 제 1 트랜지스터의 게이트에 연결되는 제 4 트랜지스터; 및드레인 및 게이트가 상기 제 1 트랜지스터의 게이트에 연결되고, 소스가 상기 출력단에 연결되는 제 5 트랜지스터를 포함하는 레벨 시프트 회로.
- 소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,상기 게이트 전압 제어부는,드레인 및 게이트가 상기 입력단에 연결되고, 소스가 상기 제 1 트랜지스터의 게이트에 연결되는 제 3 트랜지스터;드레인 및 게이트가 상기 제 1 트랜지스터의 게이트에 연결되는 제 4 트랜지스터; 및드레인 및 게이트가 상기 제 4 트랜지스터의 소스에 연결되고, 소스가 상기 출력단에 연결되는 제 5 트랜지스터를 포함하는 레벨 시프트 회로.
- 소스 및 드레인이 각각 출력단 및 전원단에 연결되는 제 1 트랜지스터;상기 제 1 트랜지스터의 게이트 및 상기 출력단 사이에 위치하는 커패시터;소스 및 드레인이 각각 접지단 및 상기 출력단에 연결되고, 게이트가 입력단에 연결되는 제 2 트랜지스터; 및상기 입력단 및 상기 제 1 트랜지스터의 게이트와 연결되고, 상기 제 1 트랜지스터의 게이트에 인가되는 전압을 제어하는 게이트 전압 제어부를 포함하고,상기 출력단으로 출력되는 출력신호는 상기 입력단으로 입력되는 입력신호와 반대의 위상을 갖는 레벨 시프트 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080015768A KR100943708B1 (ko) | 2008-02-21 | 2008-02-21 | 레벨 시프트 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080015768A KR100943708B1 (ko) | 2008-02-21 | 2008-02-21 | 레벨 시프트 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090090512A KR20090090512A (ko) | 2009-08-26 |
KR100943708B1 true KR100943708B1 (ko) | 2010-02-23 |
Family
ID=41208291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080015768A KR100943708B1 (ko) | 2008-02-21 | 2008-02-21 | 레벨 시프트 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100943708B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101116285B1 (ko) | 2009-10-29 | 2012-03-14 | 한양대학교 산학협력단 | 전압 레벨 변환기 및 그를 포함한 전압 레벨 변환 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101721260B1 (ko) * | 2010-07-20 | 2017-03-29 | 엘지디스플레이 주식회사 | 레벨 쉬프터와 이를 이용한 표시장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980047305A (ko) * | 1996-12-14 | 1998-09-15 | 김광호 | 액정 표시 장치용 레벨 시프트 회로 |
KR20040012133A (ko) * | 2002-08-01 | 2004-02-11 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
JP2005012356A (ja) * | 2003-06-17 | 2005-01-13 | Mitsubishi Electric Corp | レベル変換回路 |
JP2005192081A (ja) | 2003-12-26 | 2005-07-14 | Casio Comput Co Ltd | レベルシフト回路及び該レベルシフト回路を備えた信号出力回路 |
-
2008
- 2008-02-21 KR KR1020080015768A patent/KR100943708B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980047305A (ko) * | 1996-12-14 | 1998-09-15 | 김광호 | 액정 표시 장치용 레벨 시프트 회로 |
KR20040012133A (ko) * | 2002-08-01 | 2004-02-11 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
JP2005012356A (ja) * | 2003-06-17 | 2005-01-13 | Mitsubishi Electric Corp | レベル変換回路 |
JP2005192081A (ja) | 2003-12-26 | 2005-07-14 | Casio Comput Co Ltd | レベルシフト回路及び該レベルシフト回路を備えた信号出力回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101116285B1 (ko) | 2009-10-29 | 2012-03-14 | 한양대학교 산학협력단 | 전압 레벨 변환기 및 그를 포함한 전압 레벨 변환 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20090090512A (ko) | 2009-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9887013B2 (en) | Shift register unit, shift register, and display apparatus | |
KR101944640B1 (ko) | Igzo 프로세스 기반인 게이트 전극 구동회로 | |
WO2018129932A1 (zh) | 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置 | |
TWI439051B (zh) | 準位轉換正反器及其操作方法 | |
US9489907B2 (en) | Gate driver circuit basing on IGZO process | |
US8718223B2 (en) | Semiconductor device and display device | |
KR100490623B1 (ko) | 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치 | |
US6930518B2 (en) | Level shifter having low peak current | |
US20140079175A1 (en) | Shift Register Driving Apparatus And Display | |
KR101451090B1 (ko) | 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로 | |
US8139708B2 (en) | Shift register | |
JP2008268261A (ja) | 表示装置 | |
JP2009094927A (ja) | バッファ、レベルシフト回路及び表示装置 | |
US7800426B2 (en) | Two voltage input level shifter with switches for core power off application | |
US8384431B2 (en) | Voltage level shifting apparatuses and methods | |
KR101493487B1 (ko) | 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법 | |
US10475390B2 (en) | Scanning driving circuit and display apparatus | |
JP2011035688A (ja) | 振幅変換回路 | |
KR100943708B1 (ko) | 레벨 시프트 회로 | |
JP2009260832A (ja) | 半導体装置 | |
US7133487B2 (en) | Level shifter | |
KR20130040994A (ko) | 산화물 박막 트랜지스터를 이용한 레벨 시프터 및 이를 포함하는 스캔 구동회로 | |
KR100812062B1 (ko) | 인버터 및 이를 구비한 표시장치 | |
KR20070076112A (ko) | 레벨 쉬프터 | |
JP2010004376A (ja) | 入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140123 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150126 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170124 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180129 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190125 Year of fee payment: 10 |