KR20110130267A - 구동 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

구동 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20110130267A
KR20110130267A KR1020100049829A KR20100049829A KR20110130267A KR 20110130267 A KR20110130267 A KR 20110130267A KR 1020100049829 A KR1020100049829 A KR 1020100049829A KR 20100049829 A KR20100049829 A KR 20100049829A KR 20110130267 A KR20110130267 A KR 20110130267A
Authority
KR
South Korea
Prior art keywords
voltage
input signal
terminal
driving
node
Prior art date
Application number
KR1020100049829A
Other languages
English (en)
Inventor
김정우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100049829A priority Critical patent/KR20110130267A/ko
Publication of KR20110130267A publication Critical patent/KR20110130267A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 구동 회로에 관한 것으로, 구동 회로는 전원 전압에 상응하는 제1 구동 전압에 응답하여 제1 입력 신호를 제1 구동 전압만큼 부스팅하고, 부스팅된 제1 입력 신호에 응답하여 제1 구동 전압을 제공하는 제1 전압 구동부, 및 제2 입력 신호에 응답하여 제1 구동 전압보다 작은 제2 구동 전압을 제공하는 제2 전압 구동부를 포함한다.

Description

구동 회로 및 이를 포함하는 디스플레이 장치 {driving circuit and display device the same}
본 발명은 구동 회로에 관한 것으로서, 더욱 상세하게는 부트스트랩(bootstrap)을 통하여 지연 시간을 최소화하여 구동 전압을 제공할 수 있는 구동 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다.
구동 회로는 외부로부터 입력되는 전원 전압을 사용자가 원하거나 구동되는 장치에 적합한 레벨의 전압 또는 전류를 갖는 출력 전원으로 변환하여 공급하는 회로로서, 휴대용 단말기, 노트북 등과 같은 휴대용 전자 장치에 광범위하게 사용되고 있다.
복수의 화소 회로들을 포함하는 화소 어레이에 구동 전압을 제공하는 구동 회로는 행 구동기 및 열 구동기에 포함될 수 있으며, 화소 어레이에 상응하는 복수의 스캔 라인들 또는 데이터 라인들에 연결되어 구동 전압을 제공할 수 있다.
본 발명이 해결하고자 하는 과제는 전원 전압에 상응하는 구동 전압을 출력 전압으로 제공하는 경우, 입력 신호를 부스팅하여 출력 지연 시간을 감소시켜 동작 속도를 향상시킬 수 있는 구동 회로를 제공하는데 있다.
또한, 본 발명이 해결하고자 하는 과제는 전원 전압에 상응하는 구동 전압을 빠른 시간에 제공하여 동작 속도를 향상시킬 수 있는 구동 회로를 포함하는 디스플레이 장치를 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 구동 회로는, 전원 전압에 상응하는 제1 구동 전압에 응답하여 제1 입력 신호를 상기 제1 구동 전압만큼 부스팅하고, 상기 부스팅된 제1 입력 신호에 응답하여 상기 제1 구동 전압을 제공하는 제1 전압 구동부; 및 제2 입력 신호에 응답하여 상기 제1 구동 전압보다 작은 제2 구동 전압을 제공하는 제2 전압 구동부를 포함한다.
일부 실시예에 있어서, 상기 제1 입력 신호 및 제2 입력 신호들은 동시에 활성화되지 않을 수 있다.
일부 실시예에 있어서, 상기 제1 전압 구동부는, 상기 제1 입력 신호를 수신하는 게이트, 상기 제1 입력 신호를 수신하는 제1 단자, 및 제1 노드와 연결된 제2 단자를 포함하여, 상기 게이트 및 상기 제1 단자는 서로 연결되어 다이오드-결합된(diode-coupled) 제1 트랜지스터; 상기 제1 구동 전압을 인가받는 제1 단자, 상기 제1 노드에 연결된 게이트 및 출력단에 연결된 제2 단자를 포함하는 제2 트랜지스터; 및 상기 제1 노드 및 상기 출력단 사이에 연결된 캐패시터를 포함할 수 있다. 예를 들어, 상기 제1 및 제2 트랜지스터들은 NMOS(N-type Metal Oxide Semiconductor) 트랜지스터들일 수 있으며, 비정질 실리콘 박막 트랜지스터들(amorphous silicon thin film transistor)일 수 있다.
일부 실시예에 있어서, 상기 제1 전압 구동부는, 제1 노드에 연결된 제1 단자, 상기 제1 입력 신호를 수신하는 게이트, 및 제2 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터; 상기 제1 노드에 연결된 제1 단자, 제1 구동 전압을 인가받는 게이트, 및 상기 제1 구동 전압을 인가받는 제2 단자를 포함하여 다이오드-연결된 제2 트랜지스터; 상기 제1 구동 전압을 인가받는 제1 단자, 상기 제2 노드에 연결된 게이트, 및 출력단에 연결된 제2 단자를 포함하는 제3 트랜지스터; 및 상기 제2 노드 및 상기 출력단 사이에 연결된 캐패시터를 포함할 수 있다.
일부 실시예에 있어서, 상기 제1 전압 구동부는, 상기 제1 입력 신호를 수신하는 게이트, 상기 제1 입력 신호를 수신하는 제1 단자, 및 제1 노드와 연결된 제2 단자를 포함하여, 상기 게이트 및 상기 제1 단자는 서로 연결되어 다이오드-결합된 제1 트랜지스터; 상기 제1 구동 전압을 인가받는 제1 단자, 상기 제1 노드에 연결된 게이트 및 출력단에 연결된 제2 단자를 포함하는 제2 트랜지스터; 및 상기 제1 노드 및 상기 제2 트랜지스터의 제1 단자 사이에 연결된 캐패시터를 포함할 수 있다. 예를 들어, 상기 제1 및 제2 트랜지스터들은 PMOS(P-type MOS) 트랜지스터들일 수 있다.
일부 실시예에 있어서, 상기 구동 회로는, 제3 입력 신호에 응답하여 상기 제2 전압보다 작은 제3 전압을 제공하는 제3 전압 구동부를 더 포함할 수 있으며, 예를 들어, 상기 제2 전압은 상기 제1 구동 전압 및 상기 제3 전압의 평균값일 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명에 따른 디스플레이 장치는, 제어 신호에 기초하여 제1 입력 신호를 포함하는 복수의 입력 신호들을 생성하는 열 디코더; 전원 전압을 제공받아, 상기 전원 전압과 실질적으로 동일한 값을 가지는 제1 구동 전압을 포함하는 복수의 구동 전압들을 생성하는 전압 생성기; 및 상기 제1 입력 신호를 부스팅하여, 상기 부스팅된 제1 입력 신호에 응답하여 상기 제1 구동 전압을 출력단으로 제공하는 제1 구동 회로를 포함하는 복수의 구동 회로들을 포함하는 열 구동기를 구비한다.
일부 실시예에 있어서, 상기 제1 구동 회로는, 상기 제1 입력 신호를 수신하는 게이트, 상기 제1 입력 신호를 수신하는 제1 단자 및 제1 노드와 연결된 제2 단자를 포함하여, 상기 게이트 및 상기 제1 단자는 서로 연결되어 다이오드-결합된 제1 트랜지스터; 상기 제1 구동 전압을 인가받는 제1 단자, 상기 제1 노드에 연결된 게이트 및 상기 출력단에 연결된 제2 단자를 포함하는 제2 트랜지스터; 및 상기 제1 노드 및 상기 출력단 사이에 연결된 캐패시터를 포함할 수 있다.
일부 실시예에 있어서, 상기 제1 구동 회로는, 제1 노드에 연결된 제1 단자, 상기 제1 입력 신호를 수신하는 게이트, 및 제2 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터; 상기 제1 노드에 연결된 제1 단자, 상기 제1 구동 전압을 인가받는 게이트, 및 상기 제1 구동 전압을 인가받는 제2 단자를 포함하여 다이오드-연결된 제2 트랜지스터; 상기 제1 구동 전압을 인가받는 제1 단자, 상기 제2 노드에 연결된 게이트, 및 출력단에 연결된 제2 단자를 포함하는 제3 트랜지스터; 및 상기 제2 노드 및 상기 출력단 사이에 연결된 캐패시터를 포함할 수 있다.
일부 실시예에 있어서, 상기 복수의 구동 회로들은, 비정질 실리콘 박막 트랜지스터를 포함할 수 있다.
일부 실시예에 있어서, 상기 디스플레이 장치는, 상기 복수의 구동 전압들을 수신하는 복수의 데이터 라인들; 상기 복수의 데이터 라인들과 교차하는 복수의 스캔 라인들; 및 상기 복수의 데이터 라인들 및 상기 복수의 스캔 라인들과 각각 연결되는 복수의 화소(pixel) 회로들을 포함하는 화소 어레이를 더 포함할 수 있다.
일부 실시예에 있어서, 외부로부터 행 제어 신호를 수신하여 상기 복수의 스캔 라인들에 복수의 스캔 신호들을 제공하는 행 구동기를 더 포함할 수 있다.
일부 실시예에 있어서, 상기 화소 어레이는 상기 복수의 입력 신호들에 기초하여 제공되는 상기 복수의 구동 전압들에 따라 상이한 영상을 표시하는 복수의 전기 영동(electrophoretic) 화소들을 포함할 수 있다.
일부 실시예에 있어서, 상기 화소 어레이들과 상기 열 구동기는 일체로 형성되어, 열 구동기가 디스플레이 장치에 내장될 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명에 따른 디스플레이 장치는, 전원 전압에 의하여 구동되며, 제1 및 제2 제어 비트에 기초하여 제1 입력 신호를 포함하는 복수의 입력 신호들을 제공하는 열 디코더; 상기 전원 전압과 실질적으로 동일한 제1 구동 전압, 상기 제1 구동 전압으로부터 기 설정된 전압 레벨만큼 순차적으로 작아지는 제2 구동 전압 및 제3 구동 전압을 생성하는 전압 생성기; 및 상기 제1 입력 신호를 부스팅하여 상기 제1 구동 전압을 제공하는 제1 구동 회로를 포함하며, 상기 제1 입력 신호를 제외한 복수의 입력 신호들에 응답하여 상기 제2 및 제3 구동 전압들을 제공하는 복수의 구동 회로들을 포함한다.
일부 실시예에 있어서, 상기 복수의 입력 신호들은 상기 제1 및 제2 제어 비트들에 기초하여 '00'은 흑색, '10'은 홀드(hold), 및 '01'은 백색을 표시할 수 있다.
일부 실시예에 있어서, 상기 제1 구동 회로는,
상기 제1 입력 신호를 기 설정된 시간 동안 저장하는 캐패시터를 포함하여, 상기 제1 구동 전압에 응답하여, 상기 제1 입력 신호를 상기 제1 구동 전압과 실질적으로 동일한 전압 레벨만큼 부스팅할 수 있다.
본 발명에 따르면, 전원 전압에 상응하는 구동 전압을 제공하는 경우, 전원 전압에 따라 제공되는 입력 신호가 기생 성분 등에 의하여 크기가 감소하여 구동 전압이 지연되어 제공되는 것을 방지하기 위하여, 입력 신호를 부트스트랩하는 캐패시터를 포함하여 입력 신호를 부스팅하여 전원 전압에 상응하는 구동 전압을 지연 시간을 줄이면서 제공할 수 있는 구동 회로를 제공할 수 있다.
또한, 본 발명에 따른 구동 회로를 포함하는 디스플레이 장치는 비정질 실리콘을 사용하는 디스플레이 장치에 있어서, 열 구동기를 일체로 형성할 수 있어 간단한 공정을 통하여 제조될 수 있다.
도 1은 본 발명의 일 실시예에 따른 구동 회로를 나타내는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 제1 전압 구동부를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 구동 회로의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 제1 전압 구동부를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 구동 회로를 나타내는 도면이다.
도 6a 및 6b는 본 발명의 일부 실시예들에 따른 구동 회로의 동작 및 효과를 설명하기 위한 파형도들이다.
도 7은 본 발명의 일 실시예에 따른 구동 회로를 나타내는 회로도이다.
도 8은 본 발명의 일 실시예에 따른 구동 회로를 구비하는 열 구동기를 나타내는 블록도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 구동 회로를 나타내는 회로도이다.
도 1을 참조하면, 구동 회로(1a)는 제1 전압 구동부(10) 및 제2 전압 구동부(20)를 포함할 수 있다.
제1 전압 구동부(10)는 제1 구동 전압(Vh)에 응답하여 제1 입력 신호(IN0)를 제1 구동 전압(Vh)만큼 부스팅하고, 부스팅된 제1 입력 신호에 응답하여 제1 구동 전압(Vh)을 출력 전압(Vout)으로 제공한다. 제1 구동 전압(Vh)은 구동 회로(1a)에 제공되는 전원 전압(VDD)과 실질적으로 동일한 전압 레벨을 가질 수 있다.
제2 전압 구동부(20)는 제2 구동 전압(Vm)을 수신하여 제2 입력 신호(IN1)에 응답하여 제2 구동 전압(Vm)을 출력 전압(Vout)으로 제공한다.
제1 입력 신호(IN0) 및 제2 입력 신호(IN1)는 동시에 활성화되지 않을 수 있으며, 예를 들어, 제1 입력 신호(IN0) 및 제2 입력 신호(IN1)는 논리 상태 '하이' 또는 '로우'상태에 상응하는 신호일 수 있다.
실시예에 따라, 제2 전압 구동부(20)는 제2 입력 신호(IN1)에 기초하여 전하를 저장하고, 제2 구동 전압(Vm)에 응답하여 제2 입력 신호(IN1)를 부스팅하여, 부스팅된 제2 입력 신호에 응답하여 제2 구동 전압(Vm)을 출력 전압(Vout)으로 제공할 수 있다.
도 2는 본 발명의 일 실시예에 따른 제1 전압 구동부를 나타내는 회로도이다.
도 2를 참조하면, 구동 회로(10a)는 제1 및 제2 NMOS 트랜지스터(MN1, MN2) 및 제1 캐패시터(C1)를 포함할 수 있다.
제1 트랜지스터(MN1)는 제1 입력 신호(IN0)를 수신하는 게이트, 게이트와 서로 연결되어 제1 입력 신호(IN0)를 수신하는 제1 단자, 및 제1 노드(ND1)와 연결된 제2 단자를 포함할 수 있다. 따라서 제1 트랜지스터(MN1)는 다이오드-연결된 트랜지스터일 수 있으며, 제1 입력 신호(IN0)가 제1 트랜지스터(MN1)의 문턱 전압(threshold voltage)보다 큰 경우, 포화 영역(saturation region)에서의 트랜지스터 동작 특성을 가질 수 있다. 따라서, 제1 트랜지스터(MN1)는 제1 입력 신호(IN0)가 제1 트랜지스터(MN1)의 문턱 전압보다 큰 경우, 제1 입력 신호(IN0)를 제1 노드(ND1)의 방향으로 일정한 전류를 전달하는 다이오드의 특성을 가질 수 있다.
제2 트랜지스터(MN2)는 제1 노드(ND1)에 연결된 게이트, 제1 구동 전압(Vh)을 인가받는 제1 단자, 및 제2 노드(ND2)에 연결된 제2 단자를 포함할 수 있다.
제1 캐패시터(C1)는 제1 노드(ND1) 및 제2 노드(ND2) 사이에 연결될 수 있다.
예를 들어, 제1 단자 및 제2 단자는 소스 또는 드레인 단자일 수 있으며, 제2 노드(ND2)는 출력단으로써, 출력 전압(Vout)을 제공할 수 있다.
도 1을 참조하여 설명한 바와 같이, 제1 전압 구동부(10a)는 제1 입력 신호(IN0)에 기초하여 제1 노드(ND1)및 제2 노드(ND2)사이에 연결된 제1 캐패시터(C1)에 제1 입력 신호(IN0)에 상응하는 전하를 저장할 수 있으며, 제1 구동 전압(Vh)에 응답하여 제1 노드(ND1)의 전압이 부스팅된다. 제1 노드(ND1)의 전압은 제1 입력 신호(IN0)에 상응하기 때문에, 제1 노드(ND1)의 전압이 부스팅되는 것은 제1 입력 신호(IN0)가 부스팅 되는 것과 동일한 의미를 가질 수 있다.
부스팅된 제1 노드(ND1)의 전압은 제1 구동 전압(Vh)보다 큰 값을 가지기 때문에, 제2 트랜지스터(MN2)가 턴-온되고, 제1 구동 전압(Vh)이 제2 노드(ND2)에 제공되어 출력 전압(Vout)으로 제공될 수 있다.
일부 실시예들에 있어서, 제1 및 제2 트랜지스터들(MN1, MN2)은 NMOS(N-type Metal Oxide Semiconductor) 트랜지스터일 수 있으며, 형성되는 재료에 따라 비정질(amorphous) 실리콘 박막 트랜지스터(TFT, Thin Film Transistor)일 수 있다.
도 3은 본 발명의 일 실시예에 따른 구동 회로의 동작을 설명하기 위한 도면이다.
이하에서는 도 2 및 도 3을 참조하여, 제1 전압 구동부(10a)의 동작을 설명하도록 한다.
초기 상태에서, 제1 구동 전압(Vh)은 제공되지 않기 때문에 제2 트랜지스터(MN2)는 턴-온 되지 않는다. 제1 입력 신호(IN0)가 제공되면, 제1 입력 신호(IN0)에 기초하여 제1 노드(ND1) 및 제2 노드(ND2) 사이에 연결된 제1 캐패시터(C1)에 전하가 저장된다. 제1 트랜지스터(MN1)가 단일 방향으로 전류를 통과시키기 때문에 제1 캐패시터(C1)에 저장된 전하는 제1 입력 신호(IN0)가 제공되는 단자 방향으로 방전되지 않으며, 예를 들어, 제1 노드(ND1)의 전압은 제1 입력 신호(IN)의 전압 레벨에서 제1 트랜지스터(MN1)의 문턱 전압을 뺀 값에 상응할 수 있다.
제1 캐패시터(C1)에 제1 입력 신호(IN0)와 상응하는 전하가 충전되어 안정된 전압 값을 가지는 t1 시점에서, 전원 전압(VDD)과 실질적으로 동일한 제1 구동 전압(Vh)이 인가될 수 있다.
제1 구동 전압(Vh)이 인가되면, 제1 노드(ND1)는 부트스트랩(Bootstrap)되어, 전원 전압(VDD)과 직전에 제1 캐패시터(C1)에 충전되었던 전하량에 상응하는 전압을 합한 전압 레벨을 가질 수 있다. 예를 들어, 제1 노드(ND1)의 전압은 약 2VDD-Vth(Vth는 제1 트랜지스터(MN1)의 문턱 전압)에 상응할 수 있다.
제1 노드(ND1)에 직접적으로 제1 입력 신호(IN0)가 인가되는 경우, 제1 노드(ND1)에 인가되는 전압과 제1 구동 전압(Vh)에 기초하여 제2 트랜지스터(MN2)가 턴-온되어 제2 노드(ND2)로 출력 전압(Vout)이 제공될 수 있다. 이러한 경우, 제1 노드(ND1)에 인가되는 제1 입력 신호(IN0)가 제1 구동 전압(Vh)보다 큰 경우, 제2 트랜지스터(MN2)가 턴-온되며, 또한, 제2 노드(ND2)에 제공되는 출력 전압(Vout)은 제1 구동 전압(Vh)보다 작은 값을 가질 수 있다.
다만, 제1 노드(ND1)의 전압은 제1 입력 신호(IN0)와 실질적으로 동일한 값을 가질 때까지의 지연 시간(Rising time)은 제1 구동 전압(Vh)이 전원 전압(VDD)과 실질적으로 동일한 고전압이기 때문에, 길어질 수 있다. 지연 시간은 구동 회로 내부에 존재하는 기생 캐패시턴스 등에 의하여 발생하는 비이상적인 회로 동작에 포함된다. 따라서 제1 입력 신호(IN0)가 그대로 제2 트랜지스터(MN2)에 인가되고, 제1 구동 전압(Vh)이 인가되는 경우, 출력 전압(Vout)이 제1 구동 전압(Vh)과 실질적으로 동일한 값을 가지게 되는 시간은 제1 시점(t1)보다 늦어질 것이며, 또한, 출력 전압(Vout)이 제1 구동 전압(Vh)과 동일한 값을 가지지 않고 이보다 작은 값을 가질 수 있다.
그러나, 제1 캐패시터(C1)가 제1 노드(ND1)를 부트스트랩(Bootstrap)하여, 제1 노드(ND1)의 전압은 제1 입력 신호(IN0)의 약 두 배에 상응하는 전압 레벨을 가질 수 있다. 따라서, 제1 구동 전압(Vh)이 인가되는 것과 실질적으로 동일한 시점에, 출력 전압(Vout)으로 제1 구동 전압(Vh)이 제공될 수 있다.
본 발명의 일 실시예에 따른 제1 전압 구동부(10a)는 전원 전압(VDD) 레벨에 상응하는 출력 전압(Vout)을 지연 시간을 최소화하면서 제공할 수 있어 동작 시간을 줄일 수 있으며, 또한, 원하는 출력 전압(Vout)을 제공하여 제1 전압 구동부(10a)를 포함하는 구동 장치의 동작 신뢰성을 향상시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 제1 전압 구동부를 나타내는 회로도이다.
도 4를 참조하면, 제1 전압 구동부(10b)는 제3 내지 제5 트랜지스터들(MN3, MN4, MN5) 및 제2 캐패시터(C2)를 포함할 수 있다.
제3 트랜지스터(MN3)는 제1 입력 신호(IN0)를 인가받는 게이트, 제3 노드(ND3)에 연결된 제1 단자, 및 제4 노드(ND4)에 연결된 제2 단자를 포함할 수 있다. 제4 트랜지스터(MN4)는 제3 노드(ND3)에 연결된 제1 단자, 제5 노드(ND5)에 연결된 게이트 및 제5 노드(ND5)에 게이트와 함께 연결된 제2 단자를 포함할 수 있다. 따라서 제4 트랜지스터(MN4)는 다이오드-연결된 트랜지스터로, 도 1의 제1 트랜지스터(MN1)와 마찬가지로, 제1 구동 전압(Vh)이 제4 트랜지스터(MN4)의 문턱 전압보다 큰 경우, 포화 영역에서 동작하여, 제5 노드(ND5)에서 제3 노드(ND3)의 일 방향으로 일정한 값을 가지는 전류를 통과시킬 수 있다.
제5 트랜지스터(MN5)는 제4 노드(ND4)와 연결된 게이트, 제5 노드(ND5)와 연결된 제1 단자, 및 제6 노드(ND6)와 연결된 제2 단자를 포함할 수 있다.
제2 캐패시터(C2)는 제4 노드(ND4) 및 제6 노드(ND6) 사이에 연결될 수 있다.
예를 들어, 제1 단자 및 제2 단자는 각각 드레인 또는 소스 단자일 수 있으며, 제6 노드(ND6)는 출력단으로, 제6 노드(ND6)를 통하여 출력 전압(Vout)이 제공될 수 있다.
제3 내지 제5 트랜지스터들(MN3, MN4, MN5)은 NMOS 트랜지스터들일 수 있으며, 비정질 실리콘 박막 트랜지스터들일 수 있다.
이하에서는, 제1 전압 구동부(10b)의 동작에 대해서 설명하도록 한다.
초기 상태에서, 도 4의 제1 전압 구동부(10b)에는 도 3의 제1 전압 구동부(10a)와 실질적으로 동일한 전압이 인가될 수 있다. 제1 입력 신호(IN0)는 제3 트랜지스터(MN3)의 문턱 전압보다 큰 값을 가질 수 있으며, 제1 구동 전압(Vh)은 제공되지 않을 수 있다. 따라서, 제1 입력 신호(IN0)에 상응하는 전하가 제2 캐패시터(C2)에 저장되며, 제2 캐패시터(C2)에 제1 입력 신호(IN0)에 상응하는 전하가 저장되어, 제4 노드(ND4)의 전압이 안정되는 시점에서, 제1 구동 전압(Vh)이 제공될 수 있다.
제1 구동 전압(Vh)에 응답하여 제4 노드(ND4)의 전압은 직전에 제2 캐패시터(C2)에 저장되었던 전하량에 상응하는 전압 값과 제1 구동 전압(Vh)을 합한 값을 가지도록 부스팅될 수 있다. 제1 구동 전압(Vh)이 인가되는 것과 동시에, 제4 노드(ND4)의 전압이 제1 구동 전압(Vh)보다 큰 값으로 부스팅되기 때문에, 제1 구동 전압(Vh)은 짧은 지연 시간을 가지면서 제6 노드(ND6)에는 출력 전압(Vout)으로 제공될 수 있다.
도 5는 본 발명의 일 실시예에 따른 구동 회로를 나타내는 도면이다.
도 5를 참조하면, 구동 회로(1b)는 제1 내지 제3 전압 구동부들(10, 20, 30)을 포함할 수 있다.
도 1의 구동 회로(1a)와 비교하였을 경우, 도 5의 구동 회로(1b)는 제3 전압 구동부(30)를 더 포함할 수 있다.
제3 전압 구동부(30)는 제1 및 제2 구동 전압보다 작은 제3 구동 전압(Vl)을 제공받아, 제3 입력 신호(IN2)에 응답하여 제3 구동 전압(Vl)을 출력 전압(Vout)으로 제공한다.
실시예에 따라, 제2 구동 전압(Vm)은 제1 구동 전압(Vh)과 제3 구동 전압(Vl)의 평균값일 수 있다. 예를 들어, 제1 구동 전압(Vh)은 약 30V, 제2 구동 전압(Vm)은 약 15V, 및 제3 구동 전압(Vl)은 약 0V의 값을 가질 수 있으며, 또한, 제1 구동 전압(Vh)은 약 10V, 제2 구동 전압(Vm)은 약 0V, 및 제3 구동 전압(Vl)은 약 -10V의 값을 가질 수 있다.
제1 전압 구동부(10) 및 제2 전압 구동부(20)의 동작은 도 1의 구동 회로(10a)와 실질적으로 동일하기 때문에 이에 대한 설명은 생략하도록 한다.
예를 들어, 제1 내지 제3 입력 신호들(IN0, IN1, IN2)은 제어 신호를 수신한 디코더에 의하여 생성될 수 있다. 예를 들어, 제어 신호가 제1 제어 비트(B0) 및 제2 제어 비트(B1)를 포함하는 경우, 제어 비트들에 기초하여 '00', '01', '10', '11'의 4가지 입력 상태가 생성될 수 있다. 4가지 입력 상태들 중 하나의 입력 상태를 제외하고 각각의 상태에 대하여 제1 내지 제3 입력 신호들(IN0, IN1, IN2)을 활성화시킬 수 있다. 따라서, 제1 내지 제3 입력 신호들(IN0, IN1, IN2)은 동시에 활성화되지 않을 수 있다.
도 5에서는 제1 전압 구동부(10)가 도 2의 제1 전압 구동부(10a)와 실질적으로 동일한 구성을 가지는 형태로 도시되었으나, 제1 입력 신호(IN0)를 부스팅하여, 제1 구동 전압(Vh)에 응답하여 짧은 지연 시간을 가지면서 제1 구동 전압(Vh)을 출력 전압(Vout)으로 제공하는 구성인 경우, 도시된 바에 한정되지 않는다.
또한, 도 5에서는 제2 및 제3 전압 구동부들(20, 30)이 각각 제3 및 제4 트랜지스터들(MN3, MN4)을 포함하여, 제2 및 제3 입력 신호(IN2, IN3)에 응답하여 출력 전압(Vout)을 제공하는 형태로 도시되었으나, 이에 한정되지 않는다. 일부 실시예들에 따라, 제2 및 제3 전압 구동부들(20, 30)은 제1 전압 구동부(10)와 유사하게, 부트스트랩을 위한 수동 소자를 포함하여, 제2 및 제3 입력 신호들(IN1, IN2)을 부스팅하여 제2 및 제3 전압들(Vm, Vl)을 각각 출력 전압(Vout)으로 제공할 수 있다.
도 6a 및 6b는 본 발명의 일부 실시예들에 따른 구동 회로의 동작 및 효과를 설명하기 위한 파형도들이다.
도 6a는 부트스트랩을 위한 수동 소자를 포함하지 않는 경우, 입력 신호들에 응답하여 제공된 출력 구동 전압을 도시한 파형도이다. 도 6b는 본 발명의 일 실시예에 따른 구동 회로에서 제공된 출력 전압(Vout)을 도시한 파형도이다. 도 6a 및 6b에 있어서, 제1 구동 전압(Vh)은 30V, 제2 구동 전압(Vm)은 15V, 및 제3 구동 전압(Vl)은 0V인 것으로 도시되었으나, 이에 한정되지 않는다.
도 6a를 참조하면, 구동 회로는 약 43ms 시점에서 제2 입력 신호(IN1)가 활성화되어, 제2 구동 전압(Vm)을 제공하며, 약 45ms 시점에서 제1 입력 신호(IN0)가 활성화되어 제1 구동 전압(Vh)을 제공한다. 제2 구동 전압(Vm)을 제공하는 경우, 출력 전압(Vout)은 무한대의 기울기를 가지면서 증가하여 제2 입력 신호(IN1)에 대하여 응답하는 것과 동시에 제2 구동 전압(Vm)을 제공한다. 그러나 제1 입력 신호(IN0)가 활성화되고, 제1 구동 전압(Vh)과 실질적으로 동일한 출력 전압(Vout)을 제공하는 시점 까지 소요되는 시간은 약 2ms정도로, 결론적으로 출력 전압(Vout)이 제1 구동 전압(Vh)이 아닌 상이한 구동 전압을 출력하도록 변화되는 경우에까지도 제1 구동 전압(Vh)과 실질적으로 동일한 레벨을 가지는 출력 전압(Vout)을 제공하지 못한다.
상기한 바와 같이, 제1 구동 전압(Vh)이 전원 전압(VDD)과 실질적으로 동일한 값을 가지기 때문에 제1 입력 신호(IN0)가 전원 전압(VDD)보다 높은 레벨을 가지는 전압을 가지기 어렵다. 따라서, 제1 구동 전압(Vh)보다 낮은 출력 전압(Vout)이 제공되며, 원하는 출력 전압이 제공되지 않아, 구동 회로를 구비하는 장치의 동작 신뢰성을 기대하기 어렵다.
도 6b를 참조하면, 도 6a와 동일한 시점에서 제1 및 제2 입력 신호들(IN0, IN1)이 활성화된다. 제2 입력 신호(IN1)에 응답하여 제2 구동 전압(Vm)을 제공하는 동작은 도 6a와 실질적으로 동일하다. 다만, 제1 입력 신호(IN0)에 응답하여 제1 구동 전압(Vh)을 제공하는 동작에 있어서, 응답 속도가 빠르고 제1 구동 전압(Vh)과 실질적으로 동일한 30V의 전압을 출력 전압으로 제공하는 시간이 줄어들어 구동 회로를 구비하는 장치의 반응 속도 및 동작 신뢰성을 향상시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 구동 회로를 나타내는 회로도이다.
도 7을 참조하면, 구동 회로(1c)는 제1 내지 제3 전압 구동부들(10c, 20c, 30c)을 포함할 수 있다.
도 5의 구동 회로(1b)와 비교하였을 경우, 도 7의 구동 회로(1c)는 PMOS 트랜지스터들을 포함하여 구현된다.
제1 전압 구동부(10c)는 제1 입력 신호(IN0)를 수신하는 게이트, 게이트와 서로 연결되어 제1 입력 신호(IN0)를 수신하는 제1 단자, 및 제1 노드(ND1)와 연결된 제2 단자를 포함하는 제1 트랜지스터(MP1), 제1 노드(ND1)에 연결된 게이트, 제1 구동 전압(Vh)을 인가받는 제1 단자, 및 제2 노드(ND2)에 연결된 제2 단자를 포함하는 제2 트랜지스터(MP2) 및 제1 단자 및 제2 트랜지스터(MP2)의 제1 단자 사이에 연결된 제3 캐패시터(C3)를 포함할 수 있다.
제2 전압 구동부(20c)는 제2 입력 신호(IN1)를 수신하는 게이트, 제2 구동 전압(Vm)을 수신하는 제1 단자, 및 제2 노드(ND2)에 연결된 제2 단자를 포함할 수 있다.
제3 전압 구동부(30c)는 제3 입력 신호(IN2)를 수신하는 게이트, 제3 구동 전압(Vl)을 수신하는 제1 단자, 및 제2 노드(ND2)에 연결된 제2 단자를 포함할 수 있다.
예를 들어, 제1 단자는 소스 단자에 상응하며, 제2 단자는 드레인 단자에 상응할 수 있다.
제1 내지 제3 구동 전압들(Vh, Vm, Vl)은 기설정된 전압만큼 감소하면서 순차적으로 작은 값을 가질 수 있으며, 실시예에 따라, 제1 구동 전압(Vh)은 전원 전압(VDD)과 실질적으로 동일한 값을 가질 수 있다.
제1 내지 제4 트랜지스터들(MP1, MP2, MP3, MP4)은 PMOS 트랜지스터들일 수 있으며, 비정질 실리콘 박막 트랜지스터들일 수 있다. 제1 내지 제4 트랜지스터들(MP1, MP2, MP3, MP4)은 음(Negative)의 문턱 전압을 가지며, 따라서, 제1 내지 제3 입력 신호들(IN0, IN1, IN2)은 음의 값을 가지도록 활성화될 수 있다.
제3 캐패시터(C3)는 제1 노드(ND1) 및 제2 트랜지스터(MP2)의 제1 단자 사이에 연결되어 제1 구동 전압(Vh)이 인가되기 전에 제1 입력 신호(IN0)에 상응하는 전하량을 충전하여, 제1 노드(ND1)의 전압을 부스팅하여 제1 구동 전압(Vh)을 출력 전압(Vout)으로 제공한다.
도 7에서는 제1 전압 구동부(10c)만이 부트스트랩을 수행하는 수동 소자인 제3 캐패시터(C3)를 포함하는 것으로 도시되었으나, 이에 한정되지 않는다. 일부 실시예들에 따라, 제2 및 제3 전압 구동부들(20c, 30c)도 제2 및 제3 입력 신호들(IN1, IN2)을 부스팅하여 출력 전압(Vout)을 제공할 수 있다. 다만, 제2 및 제3 구동 전압들(Vm, Vl)이 제1 구동 전압(Vh)보다 작은 값을 가지며, 제1 구동 전압(Vh)이 전원 전압(VDD)과 실질적으로 동일한 값을 가지기 때문에, 제2 및 제3 구동 전압들(Vm, Vl)이 출력 전압으로 제공되는 데에 지연되는 시간은 제1 구동 전압(Vh)이 지연되는 시간보다 짧을 수 있다.
도 8은 본 발명의 일 실시예에 따른 구동 회로를 구비하는 열 구동기를 나타내는 블록도이다.
도 8을 참조하면, 열 구동기(2)는 열 디코더(210), 전압 생성기(220), 및 구동 회로(230)를 포함할 수 있다.
열 구동기(2)는 제어 신호(CON)를 수신하여 복수의 입력 신호들(IN)을 제공할 수 있다. 제어 신호(CON)는 외부에서 제공될 수 있으며, 예를 들어, 복수의 제어 비트들을 포함할 수 있다. 열 구동기(2)는 복수의 제어 비트들을 포함하는 제어 신호(CON)를 수신하여 논리 연산을 수행하여 복수의 입력 신호들(IN)을 제공할 수 있다. 예를 들어, 열 구동기(2)는 적어도 하나 이상의 논리 연산 소자들을 포함할 수 있다.
예를 들어, 열 구동기(2)는 구동 회로(230)가 제공하는 복수의 출력 전압들(Vout)에 상응하는 제1 및 제2 제어 비트들(B0, B1)을 수신하여 논리 연산을 수행하여 제1 내지 제3 입력 신호들(IN0, IN1, IN2)을 생성할 수 있다. 상기한 바와 같이, 제1 내지 제3 입력 신호들(IN0, IN1, IN2)은 동시에 활성화되지 않으며, 각 출력 전압들(Vout)마다 제1 내지 제3 입력 신호들(IN0, IN1, IN2)이 제공될 수 있다.
전압 생성기(220)는 제1 내지 제3 구동 전압들(Vh, Vm, Vl)을 생성하여 구동 회로(230)에 제공할 수 있다. 제1 내지 제3 구동 전압들(Vh, Vm, Vl)은 실시예에 따라 상이한 값을 가질 수 있으나, 제1 구동 전압(Vh)은 열 구동기(2)에 인가되는 전원 전압(VDD)과 실질적으로 동일한 값을 가질 수 있다.
구동 회로(230)는 제1 입력 신호(IN0)를 부스팅하여, 부스팅된 제1 입력 신호에 응답하여 상기 제1 구동 전압(Vh)을 출력 전압(Vout)으로 제공하는 제1 구동 회로를 포함할 수 있다. 구동 회로(230)는 제1 입력 신호(IN0)를 부스팅하기 위하여 부트스트랩 동작을 수행하는 캐패시터와 같은 수동 소자를 포함할 수 있다. 구동 회로(230)는 복수의 입력 신호들(IN)에 응답하여 제1 내지 제3 구동 전압들(Vh, Vm, Vl) 중 하나의 전압을 출력 전압(Vout)으로 제공한다. 출력 전압(Vout)은 열 구동기(2)가 연결된 어레이의 열의 개수에 상응하는 개수를 가질 수 있다.
구동 회로(230)는 상기 설명한 구동 회로들(10a, 10b)을 포함할 수 있다.
실시예에 따라, 열 구동기(2)는 비정질 실리콘 박막 트랜지스터를 포함하여 구현될 수 있다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 9를 참조하면, 디스플레이 장치(4)는 제어부(410), 행 구동기(420), 열 구동기(430), 및 화소 어레이(440)를 포함할 수 있다.
제어부(410)는 호스트와 같은 외부로부터 명령 신호를 인가받을 수 있으며, 제어 신호(CON) 및 행 제어 신호(RCON)를 생성하여 각각 열 구동기(430) 및 행 구동기(420)에 제공할 수 있다. 제어부(410)는 디스플레이 장치(4)의 전체 동작을 제어하며, 화소 어레이(440)로부터 표시되는 영상을 감지하여 제어 신호(CON) 및 행 제어 신호(RCON)를 생성할 수 있다.
행 구동기(420)는 제어부(410)로부터 행 제어 신호(RCON)를 수신하여, 스캔 신호(SCN)를 제공한다. 행 구동기(420)는 전원 전압(VDD)에 의하여 구동될 수 있으며, 화소 어레이(440)에 포함된 복수의 스캔 라인들과 전기적으로 연결되어 각각에 상응하는 스캔 신호(SCN)를 제공할 수 있다. 디스플레이 장치(4)의 스캔 방식에 따라 스캔 신호(SCN)의 생성 방식은 상이할 수 있으나, 예를 들어, 행 구동기(420)는 적어도 하나 이상의 쉬프트 레지스터(shift register)를 포함하여, 복수의 스캔 라인들을 순차적으로 활성화시키도록 생성될 수 있다.
열 구동기(430)는 도 8의 열 구동기(2)와 실질적으로 동일한 구성을 가질 수 있으며, 제어 신호(CON)에 기초하여 복수의 출력 전압(Vout)을 화소 어레이(440)에 제공한다. 열 구동기(430)는 전원 전압(VDD)에 의하여 구동될 수 있으며, 전원 전압(VDD)과 실질적으로 동일한 제1 구동 전압(Vh)을 출력 전압(Vout)으로 제공하는 경우, 제1 입력 신호(IN0)를 부스팅하여 제1 구동 전압(Vh)을 제공하는 데 소요되는 시간을 줄일 수 있다. 실시예에 따라, 열 구동기(430)는 제어 신호(CON)를 저장하는 래치 회로를 더 포함할 수 있다.
화소 어레이(440)는 행 구동기(420)와 전기적으로 연결되어 스캔 신호(SCN)를 인가받는 복수의 스캔 라인들, 및 열 구동기(430)와 전기적으로 연결되어 출력 전압(Vout)을 인가받는 복수의 데이터 라인들, 및 스캔 라인들 및 데이터 라인들에 각각 연결되는 복수의 화소 회로들을 포함할 수 있다.
복수의 화소 회로들은 각각 상응하는 데이터 라인들로 인가받은 출력 전압(Vout)을 스캔 신호(SCN)에 응답하여 화소들에 표시할 수 있다. 예를 들어, 화소 회로들은 적색, 녹색, 및 청색의 화소들을 포함하거나, 흑색의 화소를 포함할 수 있다.
예를 들어, 제어 신호(CON)가 제1 및 제2 제어 비트들(B0, B1)을 포함하는 경우, 각각의 비트들이 '00'. '01', '10', 및 '11'에 상응하는 경우에 대하여 제1 내지 제3 입력 신호들(IN0, IN1, IN2)의 활성화 상태가 결정될 수 있다. 실시예에 따라, '00'은 흑색, '10'은 직전의 표시 상태를 유지하는 홀드(Hold), 및 '01'은 백색을 나타낼 수 있다. 열 구동기(430)는 제1 및 제2 제어 비트들(B0, B1)에 기초하여 제1 내지 제3 입력 신호들(IN0, IN1, IN2)을 생성한다. 생성된 제1 내지 제3 입력 신호들(IN0, IN1, IN2)에 응답하여 제공된 각 출력 전압(Vout)은 화소 어레이(440)에 제공되어 스캔 신호(SCN)에 응답하여 각 화소 회로들에 인가된다. 화소 회로들은 출력 전압(Vout)에 기초하여 흑색, 백색, 또는 직전의 상태를 유지하는 전기 영동(electrophoretic) 화소들을 포함할 수 있다.
전기 영동 화소는 박막 트랜지스터 백플레인(back plane) 상에 형성된 상부 전극 및 하부 전극 사이에 영상을 표시하기 위한 전기 영동 재료를 포함하여, 출력 전압(Vout)에 따라 상이한 영상을 표시할 수 있다.
비정질 실리콘 박막 트랜지스터를 구비하는 디스플레이 장치들은 다른 디스플레이 장치들과 비교하였을 경우, 프레임 타임(frame time)이 비교적 긴 편이어서, 반응 속도가 상대적으로 긴 것에 영향 적게 받으면서 동작할 수 있다. 따라서 화소 어레이에 비정질 실리콘을 포함하는 전기 영동 화소들이 포함된 경우, 본 발명의 일 실시예에 따른 구동 회로를 구비하는 열 구동기(2)는 화소 어레이에 내장되어 일체로 구현될 수 있다.
열 구동기(2)가 디스플레이 장치에 내장되어 구현되는 경우, 별도로 열 구동기를 제조하는 데에 따른 추가적인 공정을 줄일 수 있어, 간단한 공정을 통하여 디스플레이 장치를 제조할 수 있다. 또한, 디스플레이 장치의 크기도 줄일 수 있어, 휴대용 디스플레이 장치에 널리 적용될 수 있다.
또한, 본 발명의 일부 실시예들에 따른 구동 회로 및 이를 포함하는 디스플레이 장치는 전원 전압에 상응하는 구동 전압을 제공하는 시간을 줄일 수 있어, 디스플레이의 동작 속도 및 동작 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 전원 전압에 상응하는 제1 구동 전압에 응답하여 제1 입력 신호를 상기 제1 구동 전압만큼 부스팅하고, 상기 부스팅된 제1 입력 신호에 응답하여 상기 제1 구동 전압을 제공하는 제1 전압 구동부; 및
    제2 입력 신호에 응답하여 상기 제1 구동 전압보다 작은 제2 구동 전압을 제공하는 제2 전압 구동부를 포함하는 것을 특징으로 하는 구동 회로.
  2. 제1 항에 있어서,
    상기 제1 입력 신호 및 제2 입력 신호들은 동시에 활성화되지 않는 것을 특징으로 하는 구동 회로.
  3. 제1 항에 있어서, 상기 제1 전압 구동부는,
    상기 제1 입력 신호를 수신하는 게이트, 상기 제1 입력 신호를 수신하는 제1 단자, 및 제1 노드와 연결된 제2 단자를 포함하여, 상기 게이트 및 상기 제1 단자는 서로 연결되어 다이오드-결합된(diode-coupled) 제1 트랜지스터;
    상기 제1 구동 전압을 인가받는 제1 단자, 상기 제1 노드에 연결된 게이트 및 출력단에 연결된 제2 단자를 포함하는 제2 트랜지스터; 및
    상기 제1 노드 및 상기 출력단 사이에 연결된 캐패시터를 포함하는 것을 특징으로 하는 구동 회로.
  4. 제3 항에 있어서,
    상기 제1 및 제2 트랜지스터들은 NMOS(N-type Metal Oxide Semiconductor) 트랜지스터들인 것을 특징으로 하는 구동 회로.
  5. 제1 항에 있어서, 상기 제1 전압 구동부는,
    제1 노드에 연결된 제1 단자, 상기 제1 입력 신호를 수신하는 게이트, 및 제2 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터;
    상기 제1 노드에 연결된 제1 단자, 제1 구동 전압을 인가받는 게이트, 및 상기 제1 구동 전압을 인가받는 제2 단자를 포함하여 다이오드-연결된 제2 트랜지스터;
    상기 제1 구동 전압을 인가받는 제1 단자, 상기 제2 노드에 연결된 게이트, 및 출력단에 연결된 제2 단자를 포함하는 제3 트랜지스터; 및
    상기 제2 노드 및 상기 출력단 사이에 연결된 캐패시터를 포함하는 것을 특징으로 하는 구동 회로.
  6. 제1 항에 있어서, 상기 제1 전압 구동부는,
    상기 제1 입력 신호를 수신하는 게이트, 상기 제1 입력 신호를 수신하는 제1 단자, 및 제1 노드와 연결된 제2 단자를 포함하여, 상기 게이트 및 상기 제1 단자는 서로 연결되어 다이오드-결합된 제1 트랜지스터;
    상기 제1 구동 전압을 인가받는 제1 단자, 상기 제1 노드에 연결된 게이트 및 출력단에 연결된 제2 단자를 포함하는 제2 트랜지스터; 및
    상기 제1 노드 및 상기 제2 트랜지스터의 제1 단자 사이에 연결된 캐패시터를 포함하는 것을 특징으로 하는 구동 회로.
  7. 제6 항에 있어서, 상기 제1 및 제2 트랜지스터들은 PMOS(P-type MOS) 트랜지스터들인 것을 특징으로 하는 구동 회로.
  8. 제1 항에 있어서,
    제3 입력 신호에 응답하여 상기 제2 전압보다 작은 제3 전압을 제공하는 제3 전압 구동부를 더 포함하는 것을 특징으로 하는 구동 회로.
  9. 제8 항에 있어서,
    상기 제2 전압은 상기 제1 구동 전압 및 상기 제3 전압의 평균값인 것을 특징으로 하는 구동 회로.
  10. 제어 신호에 기초하여 제1 입력 신호를 포함하는 복수의 입력 신호들을 생성하는 열 디코더;
    전원 전압을 제공받아, 상기 전원 전압과 실질적으로 동일한 값을 가지는 제1 구동 전압을 포함하는 복수의 구동 전압들을 생성하는 전압 생성기; 및
    상기 제1 입력 신호를 부스팅하여, 상기 부스팅된 제1 입력 신호에 응답하여 상기 제1 구동 전압을 출력단으로 제공하는 제1 구동 회로를 포함하는 복수의 구동 회로들을 포함하는 열 구동기를 구비하는 것을 특징으로 하는 디스플레이 장치.
  11. 제10 항에 있어서, 상기 제1 구동 회로는,
    상기 제1 입력 신호를 수신하는 게이트, 상기 제1 입력 신호를 수신하는 제1 단자 및 제1 노드와 연결된 제2 단자를 포함하여, 상기 게이트 및 상기 제1 단자는 서로 연결되어 다이오드-결합된 제1 트랜지스터;
    상기 제1 구동 전압을 인가받는 제1 단자, 상기 제1 노드에 연결된 게이트 및 상기 출력단에 연결된 제2 단자를 포함하는 제2 트랜지스터; 및
    상기 제1 노드 및 상기 출력단 사이에 연결된 캐패시터를 포함하는 것을 특징으로 하는 디스플레이 장치.
  12. 제10 항에 있어서, 상기 제1 구동 회로는,
    제1 노드에 연결된 제1 단자, 상기 제1 입력 신호를 수신하는 게이트, 및 제2 노드에 연결된 제2 단자를 포함하는 제1 트랜지스터;
    상기 제1 노드에 연결된 제1 단자, 상기 제1 구동 전압을 인가받는 게이트, 및 상기 제1 구동 전압을 인가받는 제2 단자를 포함하여 다이오드-연결된 제2 트랜지스터;
    상기 제1 구동 전압을 인가받는 제1 단자, 상기 제2 노드에 연결된 게이트, 및 출력단에 연결된 제2 단자를 포함하는 제3 트랜지스터; 및
    상기 제2 노드 및 상기 출력단 사이에 연결된 캐패시터를 포함하는 것을 특징으로 하는 구동 회로.
  13. 제10 항에 있어서, 상기 복수의 구동 회로들은,
    비정질(amorphous) 실리콘 박막 트랜지스터(TFT, Thin Film Transistor)를 포함하는 것을 특징으로 하는 디스플레이 장치.
  14. 제10 항에 있어서,
    상기 복수의 구동 전압들을 수신하는 복수의 데이터 라인들;
    상기 복수의 데이터 라인들과 교차하는 복수의 스캔 라인들; 및
    상기 복수의 데이터 라인들 및 상기 복수의 스캔 라인들과 각각 연결되는 복수의 화소(pixel) 회로들을 포함하는 화소 어레이를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  15. 제14 항에 있어서,
    외부로부터 행 제어 신호를 수신하여 상기 복수의 스캔 라인들에 복수의 스캔 신호들을 제공하는 행 구동기를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  16. 제14 항에 있어서, 상기 화소 어레이는 상기 복수의 입력 신호들에 기초하여 제공되는 상기 복수의 구동 전압들에 따라 상이한 영상을 표시하는 복수의 전기 영동(electrophoretic) 화소들을 포함하는 것을 특징으로 하는 디스플레이 장치.
  17. 제14 항에 있어서, 상기 화소 어레이들과 상기 열 구동기는 일체로 형성되는 것을 특징으로 하는 디스플레이 장치.
  18. 전원 전압에 의하여 구동되며, 제1 및 제2 제어 비트에 기초하여 제1 입력 신호를 포함하는 복수의 입력 신호들을 제공하는 열 디코더;
    상기 전원 전압과 실질적으로 동일한 제1 구동 전압, 상기 제1 구동 전압으로부터 기 설정된 전압 레벨만큼 순차적으로 작아지는 제2 구동 전압 및 제3 구동 전압을 생성하는 전압 생성기; 및
    상기 제1 입력 신호를 부스팅하여 상기 제1 구동 전압을 제공하는 제1 구동 회로를 포함하며, 상기 제1 입력 신호를 제외한 복수의 입력 신호들에 응답하여 상기 제2 및 제3 구동 전압들을 제공하는 복수의 구동 회로들을 포함하는 것을 특징으로 하는 디스플레이 장치.
  19. 제18 항에 있어서, 상기 복수의 입력 신호들은 상기 제1 및 제2 제어 비트들에 기초하여 '00'은 흑색, '10'은 홀드(hold), 및 '01'은 백색을 표시하도록 하는 것을 특징으로 하는 디스플레이 장치.
  20. 제18 항에 있어서, 상기 제1 구동 회로는,
    상기 제1 입력 신호를 기 설정된 시간 동안 저장하는 캐패시터를 포함하여, 상기 제1 구동 전압에 응답하여, 상기 제1 입력 신호를 상기 제1 구동 전압과 실질적으로 동일한 전압 레벨만큼 부스팅하는 것을 특징으로 하는 디스플레이 장치.
KR1020100049829A 2010-05-27 2010-05-27 구동 회로 및 이를 포함하는 디스플레이 장치 KR20110130267A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100049829A KR20110130267A (ko) 2010-05-27 2010-05-27 구동 회로 및 이를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100049829A KR20110130267A (ko) 2010-05-27 2010-05-27 구동 회로 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20110130267A true KR20110130267A (ko) 2011-12-05

Family

ID=45499131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100049829A KR20110130267A (ko) 2010-05-27 2010-05-27 구동 회로 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20110130267A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110264961A (zh) * 2019-04-04 2019-09-20 上海中航光电子有限公司 驱动电路及其驱动方法、面板及其驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110264961A (zh) * 2019-04-04 2019-09-20 上海中航光电子有限公司 驱动电路及其驱动方法、面板及其驱动方法
CN110264961B (zh) * 2019-04-04 2022-08-02 上海中航光电子有限公司 驱动电路及其驱动方法、面板及其驱动方法

Similar Documents

Publication Publication Date Title
CN108122523B (zh) 栅极驱动电路和使用该栅极驱动电路的显示装置
US20170193885A1 (en) Shift register unit, driving method, gate driving circuit and display device
US9666140B2 (en) Display device and method for driving same
US10311783B2 (en) Pixel circuit, method for driving the same, display panel and display device
US10115345B2 (en) Pixel circuit, driving method thereof and display panel
US10403188B2 (en) Shift register unit, gate driving circuit and display device
US20180096733A1 (en) Shift register
KR101977579B1 (ko) 디스플레이 패널 그리고 디스플레이 패널을 위한 구동 회로
KR102277128B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
US20130177128A1 (en) Shift register and method thereof
US10074326B2 (en) Electronic circuit, scanning circuit, display device, and electronic circuit life extending method
EP4213140A1 (en) Driving apparatus, driving method and display apparatus
US10134338B2 (en) Inverter, gate driving circuit and display apparatus
JP3841083B2 (ja) 昇圧回路、電源回路及び液晶駆動装置
KR101493487B1 (ko) 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법
JP6216129B2 (ja) ゲートドライバ回路及び表示装置
US10078992B2 (en) Scan driving circuit having simple structure and high reliability
US8390611B2 (en) Image display system and gate driver circuit
US11158224B2 (en) Start signal generation circuit, driving method and display device
JP4642794B2 (ja) 電源回路及び表示装置
KR102600597B1 (ko) 주사 구동부 및 그의 구동방법
US20190206291A1 (en) Gate driver on array (goa) circuit unit, goa circuit, and display panel
US9734751B2 (en) Inverter, driving circuit and display panel
US10135444B2 (en) Semiconductor device with booster part, and booster
KR20110130267A (ko) 구동 회로 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination