KR101056374B1

KR101056374B1 - 펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치의구동방법

Info

Publication number: KR101056374B1
Application number: KR1020040080538A
Authority: KR
Inventors: 문승환; 편승범
Original assignee: 삼성전자주식회사
Priority date: 2004-02-20
Filing date: 2004-10-08
Publication date: 2011-08-11
Also published as: TW200603038A; TWI399717B; KR20050083003A

Abstract

펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치의 구동방법이 개시된다. 영상표시장치는 펄스 보상부, 게이트 구동부, 소스 구동부 및 표시 패널을 포함한다. 펄스 보상부는 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 클럭 신호를 생성한다. 게이트 구동부는 클럭 신호에 기초하여 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 게이트 구동신호를 표시 패널로 출력한다. 소스 구동부는 영상의 계조 데이터에 기초하여 계조 전압을 제공하고, 표시패널은 게이트 구동신호에 응답하여 계조 전압에 상응하는 영상을 디스플레이한다. 따라서, 주변온도가 떨어짐에 따라 게이트 구동부의 구동능력이 저하되는 것을 방지함으로써 영상표시장치의 표시품질을 개선할 수 있다.

Description

펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치의 구동방법{PULSE COMPENSATOR, IMAGE DISPLAY APPARATUS HAVING THE SAME AND METHOD OF DRIVING THE IMAGE DISPLAY APPARATUS}

도 1은 본 발명의 일 실시예에 따른 액정표시장치를 개념적으로 나타낸 블록도이다.

도 2는 도 1의 게이트 구동부를 나타낸 개념도이다.

도 3은 도 2의 게이트 구동부의 각 스테이지를 구현한 예시적인 회로도이다.

도 4는 도 3의 각 스테이지의 동작을 설명하기 위한 타이밍도이다.

도 5는 주변 온도 변화에 따른 a-Si TFT의 게이트 전압(Vg)과 출력 전류(I) 특성을 나타낸 그래프이다.

도 6은 도 1의 펄스 보상부 중 제2 펄스 발생기를 나타낸 블록도이다.

도 7은 도 6의 제1 및 제2 전압 발생부를 차지 펌프 회로로 구현한 일예이다.

도 8은 도 6의 제1 및 제2 전압 발생부를 차지 펌프 회로로 구현한 다른 예이다.

도 9는 주변 온도 변화에 따른 제1 펄스(P1)를 발생하기 위한 회로도이다.

도 10은 도 9의 PWM 신호 발생기의 개략적인 블록도이다.

도 11은 도 7의 동작을 설명하는 타이밍도이다.

도 12는 도 1에 도시된 펄스 보상부로부터 출력되는 제2 펄스의 진폭과 주변 온도와의 관계를 이상적으로 나타낸 그래프이다.

도 13은 도 8의 차지 펌프 회로를 이용한 펄스 보상부로부터 출력되는 제2 펄스의 진폭과 주변 온도와의 관계를 실험한 결과를 나타낸 그래프이다.

본 발명은 펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치 구동방법에 관한 것으로, 더욱 상세하게는 표시품질을 향상시킬 수 있는 펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치의 구동방법에 관한 것이다.

일반적으로, 액정표시장치는 다수의 게이트 라인과 다수의 데이터 라인이 구비된 액정표시패널, 다수의 게이트 라인에 게이트 구동신호를 출력하는 게이트 구동회로 및 다수의 데이터 라인에 영상신호를 출력하는 데이터 구동회로로 이루어진다.

게이트 구동회로 및 데이터 구동회로는 칩 IC 형태로 이루어져 액정표시패널에 실장된다. 그러나, 최근에는 액정표시장치의 전체적인 사이즈를 감소시키면서 생산성을 증대시키기 위하여 게이트 구동회로를 칩 IC 형태로 제조하지 않고 액정표시패널의 소정 영역에 집적하여 형성하는 구조가 개발되고 있다.

게이트 구동회로가 액정표시패널에 형성되는 구조에서, 게이트 구동회로는 서로 종속적으로 연결된(cascaded) 복수의 스테이지를 갖는 하나의 쉬프트 레지스터를 포함한다. 또한, 각 스테이지는 게이트 라인을 구동하기 위한 게이트 구동신호를 생성하기 위한 다수의 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 및 커패시터를 포함한다.

상기 TFT의 구동능력은 주변 온도에 따라서 변화하는데, 특히 주변 온도가 낮아지면 상기 각 TFT의 게이트 전압(Vg)이 낮아져서 TFT의 구동능력이 저하된다. 이처럼, TFT의 게이트 전압이 낮아지면, 충분한 시간동안 게이트 라인에 연결된 액정 커패시터를 충전시킬 수 없어, 결과적으로는 액정표시장치의 표시 품질이 저하된다.

따라서, 본 발명의 목적은 게이트 구동부의 구동능력을 향상시킴으로써 표시 품질을 개선하기 위한 영상표시장치를 제공하는 것이다.

또한, 본 발명의 다른 목적은 게이트 구동부의 구동능력을 향상시킴으로써 표시 품질을 개선하기 위한 영상표시장치의 구동 방법을 제공하는 것이다.

또한, 본 발명의 또 다른 목적은 주변 온도가 떨어지는 경우 증가된 진폭을 가지는 펄스를 생성하는 펄스 보상기를 제공하는 것이다.

본 발명의 일 특징에 따른 영상표시장치는 표시패널, 펄스 보상부, 소스 구동부 및 게이트 구동부를 포함한다. 펄스 보상부는 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 클럭 신호를 생성한다. 게이트 구동부는 상기 클럭 신호에 기초하여 상기 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 게이트 구동신호를 출력한다. 소스 구동부는 영상의 계조 데이터에 기초하여 계조 전압을 제공한다. 표시 패널은 상기 게이트 구동신호에 응답하여 상기 계조 전압에 상응하는 영상을 디스플레이한다.

본 발명의 다른 특징에 따른 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 복수의 픽셀을 가지는 영상 표시 장치의 구동 방법은 제1 펄스를 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 클럭 신호로 변환한다. 이후, 상기 클럭 신호에 기초하여 상기 복수의 게이트 라인으로 상기 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 게이트 구동신호를 상기 복수의 게이트 라인으로 제공한다. 다음, 상기 게이트 구동신호에 응답하여 계조 전압에 상응하는 영상을 디스플레이한다.

본 발명의 또 다른 특징에 따른 펄스 보상기는 제1 전압 발생부, 제2 전압 발생부 및 스위칭부를 포함한다. 제1 전압 발생부는 제1 펄스를 입력받아 주변온도가 기준온도보다 낮아지면 상기 제1 펄스보다 제1 기준전압만큼 높아진 전압 레벨을 가지는 제1 전압을 출력한다. 제2 전압 발생부는 상기 주변온도가 기준온도보다 낮아지면 상기 제1 펄스보다 제2 기준전압만큼 낮아진 전압 레벨을 가지는 제2 전압을 출력한다. 스위칭부는 상기 제1 및 제2 전압 발생부에 결합되어 상기 제1 직류 전압과 상기 제2 직류 전압사이를 스윙하는 클럭 신호를 생성한다.

이러한 영상표시장치에 따르면, 상기 주변온도가 기준온도보다 낮아지더라도 상기 게이트 구동부로 제공되는 상기 클럭 신호의 진폭이 증가하여, 상기 주변온도에 의해서 영상 표시 장치의 상기 게이트 구동부의 구동능력이 저하되는 것을 방지할 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(500)는 액정표시패널(300), 게이트 구동부(420), 데이터 구동부(또는 소스 구동부; 430) 및 펄스 보상부(400)를 포함한다.

상기 액정표시패널(300)은 영상을 표시하는 표시영역(DA), 상기 표시영역(DA)에 인접하는 제1 주변영역(PA1), 및 상기 제1 주변영역(PA1)에 인접하는 제2 주변영역(PA2)으로 이루어진다.

상기 표시영역(DA)에는 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 제1 내지 제m 데이터 라인(DL1 ~ DLm)이 구비된다. 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)은 제1 방향(Dr1)으로 연장되고, 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)은 상기 제1 방향(Dr1)과 직교하는 제2 방향(Dr2)으로 연장된다. 또한, 상기 표시영역(DA)에는 복수의 픽셀이 존재하며, 각 픽셀은 TFT(121) 및 액정 커패시터(Clc)를 포함한다. 예를 들어, 상기 TFT(121)의 게이트 전극은 상기 제1 게이트 라인(GL1) 에 연결되고, 소오스 전극은 상기 제1 데이터 라인(DL1)에 연결되며, 드레인 전극은 상기 액정 커패시터(Clc)에 결합된다.

상기 제1 주변영역(PA1)은 상기 표시영역(DA)을 감싸는 영역이다. 상기 제2 주변영역(PA2)은 상기 제1 주변영역(PA1)에 인접하고, 하부기판(100)이 상부기판(200)보다 길게 연장된 영역이다. 상기 제2 주변영역(PA2)에 대응하여 상기 하부기판(100) 상에는 상기 데이터 구동부(430)가 실장된다.

상기 데이터 구동부(430)는 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 전기적으로 연결되고, 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 데이터 신호를 출력한다.

상기 제1 주변영역(PA1)에는 상기 게이트 구동부(420)가 구비된다. 상기 게이트 구동부(420)는 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)과 전기적으로 연결되고, 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)에 게이트 신호를 순차적으로 출력한다.도 2는 도 1의 게이트 구동부를 나타낸 개념도이다.

도 2를 참조하면, 상기 게이트 구동부(420)는 서로 종속적으로 연결된 다수의 스테이지(SRC1 ~ SRCn)로 이루어진 하나의 쉬프트 레지스터를 포함한다. 상기 쉬프트 레지스터의 각 스테이지는 하나의 S-R 래치와 앤드 게이트(AND)로 구성된다.

상기 S-R 래치는 이전 스테이지의 출력신호에 의해 활성화(set)되고, 다음 스테이지의 출력신호에 의해 비활성화(reset)된다. 상기 각 스테이지의 앤드 게이트(AND)는 상기 S-R 래치가 활성화 상태이고, 제공되는 제1 또는 제2 클럭(CKV, CKVB)이 하이 레벨일 때 게이트 신호(OUT1 ~ OUTn)를 발생시킨다.

홀수번째 스테이지(SRC1, SRC3, SRC5, )에는 상기 제1 클럭(CKV)이 인가되고, 짝수번째 스테이지(SRC2, SRC4, SRC6, )에는 상기 제1 클럭(CKV)과는 다른 위상을 갖는 상기 제2 클럭(CKVB)이 인가된다. 예를 들어, 상기 제1 클럭(CKV)과 상기 제2 클럭(CKVB)은 서로 반대 위상을 가진다.

따라서, 상기 홀수번째 스테이지(SRC1, SRC3, SRC5, )의 앤드 게이트(AND)는 상기 S-R 래치가 활성화 상태이고 상기 제1 클럭(CKV)이 하이 레벨일 때, 게이트 신호(OUT1, OUT3, OUT5, )를 발생시킨다. 상기 짝수번째 스테이지(SRC2, SRCn)의 앤드 게이트(AND)는 상기 S-R 래치가 활성화 상태이고 상기 제2 클럭(CKVB)이 하이 레벨일 때 게이트 신호(OUT2, OUT4, OUT6, )를 발생시킨다. 이처럼, 상기 게이트 구동부(420)는 상기 제1 또는 제2 클럭(CKV, CKVB)의 하이 레벨을 게이트 신호(OUT1 ~ OUTn)로서 상기 다수의 게이트 라인(GL1 ~ GLn)으로 순차적으로 출력한다.

도 3은 도 2의 게이트 구동부의 각 스테이지를 구현한 예시적인 나타낸 회로도이고, 도 4는 도 3의 각 스테이지의 동작을 설명하기 위한 타이밍도이다.

도 3을 참조하면, 각 스테이지는 복수의 NMOS 박막 트랜지스터(NT1, NT2, N%3, NT4) 및 커패시터(C)를 포함한다.

제1 입력단(IN1)에는 첫번째 스테이지인 경우에는 개시 신호(STV)가 제공되며, 그외의 스테이지인 경우에는 이전단 스테이지의 게이트 신호가 제공된다. 제2 입력단(IN2)에는 다음단 스테이지의 게이트 신호가 제공된다. 클럭 입력단(CK)에는 클럭 신호(CKV 또는 CKVB)가 제공된다.

IN1 입력단으로 입력된 이전단 스테이지의 게이트 신호가 다이오드 결합된 트랜지스터 NT4를 경유하여 커패시터 C에 전하가 충전되면, 노드 N1에 V1 전압(V1=VIN1 Vth, Vth는 트랜지스터 NT4의 문턱전압)이 충전된다. 이때, 하이 레벨의 클럭 신호(CK)가 트랜지스터 NT1의 드레인으로 제공되면 트랜지스터 NT1이 턴온되어 상기 클럭 신호가 게이트 신호(OUTi)로서 출력된다. 게이트 신호(OUTi)가 출력될 때, 노드 N1는 커패시터 C에의해 부트 스트랩되어 V2 전압(V2=V1 + VOUTi)로 상승됨으로써 트랜지스터 NT1이 턴온상태로 유지하여 클럭 신호(CK)가 게이트 라인으로 최대한 실릴 수 있도록 한다. 이 때, V2 전압은 박막트랜지스터 NT1의 게이트 전압이 된다. 박막트랜지스터 NT1은 수백 pF의 기생용량을 가지는 게이트 라인을 구동한다.

제2 입력단자(IN2)로 다음 스테이지의 게이트 신호(OUTi+1)가 입력되면 트랜지스터 NT3가 턴온되어 상기 커패시터 C에 충전된 전압을 방전시키고, 트랜지스터 NT2가 턴온되어 상기 출력되는 게이트 신호(OUTi)를 전원 전압 VOFF 레벨로 풀다운시킨다. 예를 들어, 클럭 신호는 15 볼트이상이고, 전원 전압 VOFF는 7 볼트 이하이다. 예를 들어, 상기 트랜지스터(NT1, NT2, NT3, NT4)는 a-Si TFT로 이루어진다.

도 5는 주변 온도 변화에 따른 a-Si TFT의 게이트-소스간 전압(Vgs)과 드레인-소스 전류(IDS) 특성을 나타낸 그래프이다. 특히, 도 5는 게이트 라인을 구동하는 도 3의 트랜지스터 NT1의 게이트-소스간 전압(Vg)과 드레인-소스 전류(IDS) 특성을 나타낸다.

도 5를 참조하면, 저온(약 15 도)에서의 트랜지스터 NT1의 전류 구동 능력은 상온에서의 트랜지스터 NT1의 전류 구동 능력의 절반 수준으로 떨어진다.

게이트 라인의 기생용량은 온도 변화에 거의 변화하지 않으므로 저온 환경하에서 트랜지스터 NT1의 전류 구동 능력이 저하되면 일정한 시간동안 게이트 라인의 기생 커패시터를 충전시키는 전하량의 공급이 감소한다. 그 결과, 픽셀내의 박막 트랜지스터(121)의 게이트를 구동하기 위한 게이트 구동 전압이 떨어진다. 상기 게이트 구동 전압이 쉬프트 레지스터의 다음단의 VIN1 전압이 되므로 각 스테이지의 출력 전압인 게이트 신호가 발생하지 않을 수 있다.

다시 도 1을 참조하면, 펄스 보상부(400)는 상기 주변 온도에 따라 상기 각 스테이지의 트랜지스터 NT1로 제공되는 제1 또는 제2 클럭(CKV, CKVB, 도 2 참조)의 진폭을 증감시킨다. 즉, 주변 온도가 감소하는 경우 상기 각 스테이지의 트랜지스터 NT1로 제공되는 제1 또는 제2 클럭(CKV, CKVB)의 진폭을 증가시키고, 주변 온도가 증가하는 경우 상기 제1 또는 제2 클럭(CKV, CKVB)의 진폭을 감소시킨다. 그 결과, 상기 액정 표시 패널(300) 내의 픽셀의 TFT의 소오스와 게이트 사이의 전압차가 증가하고, 그로 인해서 상기 픽셀의 TFT의 액정 구동능력을 향상시킬 수 있다.

구체적으로, 펄스 보상부(410)는 DC 전압인 VIN 전압을 입력받아 제1 펄스(P1)를 생성하고, 주변 온도가 낮아짐에 따라서 제1 펄스(P1)를 상기 제1 펄스(P1)보다 큰 폭으로 진동하는 제2 펄스(P2)로 변환한다. 상기 펄스 보상부(400)로부터 출력된 상기 제2 펄스(P2)는 상기 게이트 구동부(420)로 제공된다. 예를 들어, 상 기 제2 펄스(P2)는 서로 다른 위상을 가지는 상기 제1 또는 제2 클럭(CKV, CKVB)일 수 있다.

도 6은 도 1의 펄스 보상부 중 제2 펄스 발생기를 나타낸 블록도이고, 도 7은 도 6의 제1 및 제2 전압 발생부를 차지 펌프 회로로 구현한 일예이며, 도 11은 도 7의 동작을 설명하는 타이밍도이다. 펄스 보상부(400)는 PWM 신호 발생기(810; 도 9참조), 피드백 회로(820; 도 9 참조) 및 제2 펄스 발생기(410)를 포함한다. 도 6을 참조하면, 상기 제2 펄스 발생기(410)는 제1 전압 발생부(411), 제2 전압 발생부(412) 및 스위칭부(413)를 포함한다.

제2 펄스 발생기(410)는 제1 펄스(P1)의 진폭(ΔV1, 도 11 참조) 보다 큰 진폭(ΔV2)을 갖는 제2 펄스(P2)를 출력한다. 스위칭부(413)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff) 사이를 스위칭하여 제1 펄스(P1)보다 더 큰 진폭을 가지고 제1 펄스(P1)와 다른 주기 및 위상을 가지는 제2 펄스(P2)를 생성한다.

상기 제1 전압 발생부(411)는 소정의 DC 전압을 가지는 제1 레퍼런스 전압(Vref1) 및 제1 펄스(P1)을 제공받아 주변 온도가 상온보다 낮은 경우 상기 제1 펄스(P1)의 하이 레벨보다 높은 전압 레벨을 가지는 게이트 온 전압(Von)을 출력한다.

상기 제2 전압 발생부(412)는 주변 온도가 상온보다 낮은 경우 상기 제1 펄스(P1)의 로우 레벨보다 낮은 전압 레벨을 가지는 게이트 오프 전압(Voff)를 출력한다. 여기서, 상기 제1 시간(T1)은 상기 제1 펄스(P1)가 하이 레벨로 유지되는 시간이고, 상기 제2 시간(T2)은 상기 제1 펄스(P2)가 로우 레벨로 유지되는 시간이 다. 상기 제1 레퍼런스 전압(Vref1)은 소정의 DC 전압이다. 예를 들어, 상기 제1 레퍼런스 전압(Vref1)은 약 8 볼트가 될 수 있다. 상기 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)은 DC 전압이다. 예를 들어, 상기 게이트 온 전압(Von)은 상온에서 약 20 볼트가 될 수 있다. 예를 들어, 상기 게이트 오프 전압(Voff)은 상온에서 약 -13 볼트가 될 수 있다.

도 7에 도시된 바와 같이, 상기 제1 전압 발생부(411)는 제1 차지 펌프 회로(411a)를 포함한다. 예를 들어, 제1 차지 펌프 회로(411a)는 제1 및 제2 다이오드(Di1, Di2), 제1 및 제2 커패시터(Ca1, Ca2)로 이루어진다. 제1 차지 펌프 회로(411a)는 3개 이상의 다이오드와 3개 이상의 커패시터의 조합으로도 이루어질 수 도 있다. 상기 제1 다이오드(Di1)의 애노드에는 제1 기준전압(Vref1)이 제공되고, 캐소드는 제1 노드(N1)에 연결된다. 상기 제1 커패시터(Ca1)의 제1 전극은 상기 제1 노드(N1)에 연결되고, 상기 제1 커패시터(Ca1)의 제2 전극에는 상기 제1 펄스(P1)가 제공된다. 상기 제2 다이오드(Di2)의 애노드는 제1 노드(N1)에 연결되고, 캐소드는 제2 노드(N2)에 연결된다. 상기 제2 커패시터(Ca2)의 제1 전극은 상기 제2 노드(N2)에 연결되고, 상기 제2 커패시터(Ca2)의 제2 전극은 Vss 와 연결된다. Vss는 접지 전위 또는 (-) 전압을 가질 수 있다. 여기서, 상기 게이트 온 전압(Von)은 제2 노드(N2)를 통하여 출력된다.

제1 차지 펌프 회로(411a)는 제1 펄스(P1) 및 제1 레퍼런스 전압(Vref1)을 제공받아 차지 펌프하여 게이트 온 전압(Von)을 출력한다. 여기서, 제1 펄스(P1)은 주변 온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진 폭을 갖도록 변한다. 또한, 제1 레퍼런스 전압(Vref1)도 주변 온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하도록 변한다. 그 결과, 게이트 온 전압(Von)의 크기는 주변 온도가 증가하면 감소되고 주변 온도가 감소하면 증가하도록 변한다. 제1 레퍼런스 전압(Vref1)의 발생과정에 대해서는 후술한다.

도 7 및 도 11에 도시된 바와 같이, 상기 제1 펄스(P1)가 상기 제1 전압 발생부(411)의 제1 커패시터(Ca1)에 제공되면, 상기 제1 전압 발생부(411)의 상기 제1 커패시터(Ca1)의 제1 노드(N1)는 상기 제1 펄스(P1)로부터 상기 제1 기준전압(Vref1)만큼 상승된 제3 펄스(P3)가 출력된다. 이후, 상기 제3 펄스(P3)는 상기 제2 다이오드(Di2) 및 제2 커패시터(Ca2)에 의해서 클램핑된 후 제2 노드(N2)에 발생된 전압이 게이트 온 전압(Von)으로 출력된다. 게이트 온 전압(Von)은 (제1 펄스(P1)의 하이 레벨값 + 제1 기준전압(Vref1) 다이오드 Di1 및 Di2의 전압 강하)의 전압 레벨을 가진 DC 전압이 된다.

상기 제2 전압 발생부(412)는 제2 차지 펌프 회로(412a)를 포함한다. 예를 들어, 제2 차지 펌프 회로(412a)는 제3 및 제4 다이오드(Di3, Di4), 제3 및 제4 커패시터(Ca1, Ca2)로 이루어진다. 제2 차지 펌프 회로(412a)는 3개 이상의 다이오드와 3개 이상의 커패시터의 조합으로도 이루어질 수 도 있다. 상기 제3 다이오드(Di3)의 캐소드는 제2 기준전압(Vref2)이 제공되고, 애노드는 제3 노드(N3)에 연결된다. 상기 제3 커패시터(Ca3)의 제1 전극은 상기 제3 노드(N3)에 연결되고, 상기 제3 커패시터(Ca3)의 제2 전극에는 상기 제1 펄스(P1)가 제공된다. 상기 제4 다이오드(Di4)의 캐소드는 제3 노드(N3)에 연결되고, 애노드는 제4 노드(N4)에 연결된 다. 상기 제4 커패시터(Ca4)의 제1 전극은 상기 제4 노드(N4)에 연결되고, 상기 제4 커패시터(Ca4)의 제2 전극은 전압 Vss에 연결된다. 여기서, 상기 Voff 전압은 제4 노드(N4)를 통하여 출력된다.

제2 차지 펌프 회로(412a)는 주변온도에 따라 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 가지는 제1 펄스(P1) 및 제2 레퍼런스 전압(Vref2)을 제공받아 네거티브 차지 펌프하여 게이트 오프 전압(Voff)을 출력한다. 여기서, 제2 레퍼런스 전압(Vref2)는 접지 전위 또는 (-) 전압 레벨을 가질수 있다(도 11 참조).

상기 제1 펄스(P1)가 상기 제2 전압 발생부(412)로 제공되면, 상기 제2 전압 발생부(412)의 상기 제3 노드(N3)에서는, 도 11에 도시된 바와 같이, 제1 펄스(P1)가 하이 레벨을 가지는 경우에는 실질적으로 상기 제2 기준전압(Vref2) 레벨을 가지고, 제1 펄스(P1)가 로우 레벨을 가지는 경우에는 상기 제2 기준전압(Vref2)에서 상기 제1 펄스(P1)의 제1 진폭(ΔV1)만큼 하강된 전압 레벨을 가진 상기 제4 펄스(P4)가 출력된다. 이후, 제4 펄스(P4)는 상기 제4 다이오드(Di4) 및 제4 커패시터(Ca4)에 의해서 클램핑된 후 제4 노드(N4)를 통하여 게이트 오프 전압(Voff)으로 출력된다. 게이트 오프 전압(Voff)은 상기 제2 레퍼런스 전압(Vref2)에서 1 펄스(P1)의 제1 진폭(ΔV1)만큼 하강된 전압 레벨을 가진 DC 전압이다. 즉, 주변 온도 변화시 제1 펄스(P1)의 진폭 변화에 의해 게이트 오프 전압(Voff)의 크기가 변한다.다시 도 6 및 도 11을 참조하면, 상기 스위칭부(430)는 상기 게이트 온 전압(Von)과 상기 게이트 오프 전압(Voff) 사이를 진동하는 소정 주기의 클럭 신호 (CLK1 또는 CLK)인 제2 펄스(P2)를 출력한다. 여기서, 상기 게이트 온 전압(Von)은 (+) DC 전압으로서 주변 온도가 떨어지는 경우에는 전압 레벨이 증가하고 주변온도가 높아지면 전압 레벨이 작아진다. 또한, 상기 게이트 오프 전압(Voff)은 (-) DC 전압으로서 주변 온도가 떨어지는 경우에는 전압 레벨이 감소하고 주변온도가 높아지면 전압 레벨이 작아진다.

따라서, 상기 펄스 보상부(400)로부터 출력되는 상기 제2 펄스(P2)는 상기 게이트 온 전압(Von)과 상기 게이트 오프 전압(Voff)사이에서 스윙하므로 주변 온도가 떨어지는 경우에는 진폭이 커지고, 주변온도가 높아지면 진폭이 작아진다. 즉, 이 경우, 도 11에 도시된 바와 같이 제2 펄스(P2)의 제2 진폭(ΔV2)은 제1 펄스(P1)의 제1 진폭(ΔV2)보다 크다.

여기서, 스위칭부(410)는 타이밍 컨트롤러(timing controller)와 같은 제어 장치에 의해 상기와 같은 스위칭 기능을 수행할 수도 있다.

위에서는 상기 주변 온도가 기준 온도보다 낮아짐에 따라서 상기 펄스 보상부(400)가 출력 전압의 진폭이 증가하는 제2 펄스(P2)로 변환하는 과정을 설명하였다. 그러나, 상기 주변 온도가 상기 기준 온도보다 높아지면, 상기 제2 펄스(P2)는 감소하는 진폭을 가질 수 있다.

이와 같은 상기 제2 펄스(P2)의 진폭을 조절하는 것은 상기 제1 및 제2 전압 발생부(411, 412)로 제공되는 제1 기준 전압(Vref1) 및/또는 제1 펄스(P1)의 진폭의 조정을 통해서 가능해진다. 즉, 상기 주변 온도가 기준 온도보다 점차적으로 낮아지면, 상기 제1 기준전압(Vref1) 및/또는 제1 펄스(P1)의 진폭은 점차적으로 증 가하도록 한다.

반면에, 상기 주변 온도가 상기 기준 온도보다 점차적으로 높아지면, 상기 제1 기준전압(Vref1) 및/또는 제1 펄스(P1)는 점차적으로 감소하도록 한다. 이로써, 상기 주변 온도에 따른 상기 제2 펄스(P2)의 진폭이 조절될 수 있다. 또는, 제1 기준전압(Vref1) 및/또는 제1 펄스(P1)뿐만 아니라 주변 온도 변화에 따라 제2 기준 전압(Vref2)을 조정함으로써도 상기 주변 온도에 따른 상기 제2 펄스(P2)의 진폭을 조절할 수 있다.

도 8은 도 6의 제1 및 제2 전압 발생부를 차지 펌프 회로로 구현한 다른 예이다. 도 8을 참조하면, 제1 전압 발생부(411)는 제3 차지 펌프 회로(411b)로 이루어진다. 제3 차지 펌프 회로(411b)는 4개의 다이오드들(Di1, Di2, Di5, Di6) 및 4개의 커패시터들(Ca1, Ca2, Ca5, Ca6)로 이루어진다. 여기서, 커패시터 Ca1 및 Ca5가 차지 펌프 동작을 수행한다. 예를 들어, 제1 기준 전압(Vref1)은 약 7.8 볼트일때, 게이트 온 전압(Von)은 커패시터 Ca1 및 Ca5에 의해 2번의 차지 펌프되어 제1 펄스(P1)에서 15.6 볼트만큼 상승된 DC 전압 레벨을 가진다. 예를 들어, 게이트 온 전압(Von)은 약 20 볼트 내지 24 볼트를 가진다.

제2 전압 발생부(812)는 네거티브 차지 펌프 회로(412b)로 이루어진다. 네거티브 차지 펌프 회로(412b)는 4개의 다이오드들(Di3, Di4, Di7, Di8) 및 4개의 커패시터들(Ca3, Ca4, Ca7, Ca8)로 이루어진다. 여기서, 커패시터 Ca1 및 Ca5가 네거티브 차지 펌프 동작을 수행한다. 예를 들어, 제2 기준 전압(Vref2)이 약 0 볼트일때, 게이트 오프 전압(Voff)은 커패시터 Ca3 및 Ca7에 의해 2번의 네거티브 차지 펌프되어 제1 펄스(P1)의 진폭에 15.6 볼트만큼 감소된 DC 전압 레벨을 가진다. 예를 들어, 게이트 오프 전압(Voff)은 약 -13 볼트 내지 -16 볼트를 가진다.

이하, 주변 온도 변화에 따른 제1 기준 전압(Vref1) 조절에 대해 설명한다.

도 9는 주변 온도 변화에 따른 제1 펄스를 발생하기 위한 회로도이고, 도 10은 도 9의 PWM 신호 발생기의 개략적인 블록도이다.

도 9를 참조하면, 피드백 회로(920)에 의해 주변 온도 변화에 상응하여 피드백 전압(Vf)가 발생되고, 피드백 전압(Vf)이 PWM 신호 발생기(910)로 제공된다.

예를 들어, PWM 신호 발생기(910)는 DC/DC 컨버터용 PWM IC를 이용하여 구현할 수 있다.

피드백 회로(920)는 전압 분배용 저항(R1, R2), 커패시터(C1), 3개의 PN 접합 다이오드(D1, D2, D3), 상기 3개의 PN 접합 다이오드(D1, D2, D3)에 병렬로 연결된 저항 R3, 누설 전류를 차단하기 위한 저항 R4를 포함한다.

PWM 신호 발생기(910)는 커패시터 C2를 통하여 Vss와 결합된 VIN 입력 단자를 통하여 DC 전압 VIN을 입력받아 제1 펄스(P1)를 발생시킨다.

PWM 신호 발생기(910)에서 출력되는 펄스(P1)의 진폭은 저항 R1 및 R2의 비율에 의해 결정될 수 있다. 저항 R1 및 R2에 의해 분할된 전압(노드 N5 전압)은 피드백 전압(Vf)이 상기 PWM 신호 발생기(910)의 내부 기준 전압-예를 들어, 1.25 볼트-가 되도록 조정될 수 있다. 저항 R1 및 R2에 의해 분할된 전압(노드 N5 전압)은 N개의 PN 접합 다이오드를 거쳐 피드백 전압(Vf, 노드 N6 전압)으로 PWM 신호 발생기(910)로 제공된다. 도 9에서는 예시적으로 N이 3인 경우이다.

여기서, 피드백 전압 Vf는 DC 전압이며, 다음의 수학식 1에 의해 결정될 수 있다.

여기서, ΔV1은 제1 펄스의 진폭, N은 다이오드의 개수, VD(T)는 다이오드의 온도 변화에 따른 문턱 전압을 나타낸다.

일반적으로 PN 접합 다이오드의 문턱 전압은 2mV/℃이다.

수학식 1에 의하면, 주변 온도가 떨어지면 피드백 전압 Vf도 떨어지며, 피드백 전압 Vf이 감소함에 따라 PWM 신호 발생기(910)에서 출력되는 펄스(P1)의 진폭은 증가한다.

도 10을 참조하면, 피드백 전압 Vf는 에러 앰프(error amplifier, 811)에 의해 밴드갭 전압 VBG와 비교된다. 주변 온도가 기준 온도보다 떨어져 피드백 전압 Vf가 밴드갭 전압(VBG)보다 작으면 에러 앰프(911)는 하이 전압을 출력하고, 주변 온도가 기준 온도보다 커져 피드백 전압 Vf가 밴드갭 전압(VBG)보다 커지면 에러 앰프(911)는 로우 전압을 출력한다.

PWM 비교기(PWM Comparator; 913)는 오실레이터(ocillator; 915)에서 출력되는 삼각파와 에러 앰프(911)의 출력 신호를 제공받아 PWM 신호를 출력한다. 에러 앰프(911)가 하이 전압을 출력하면 PWM 비교기(913)은 PWM 신호의 듀티비(D)를 증가시키고, 에러 앰프(911)가 로우 전압을 출력하면 PWM 비교기(913)는 PWM 신호의 듀티비(D)를 감소시킨다.

드라이버(DRIVER; 917)는 PWM 비교기(913)의 출력 전류를 증폭하여 NMOS 트랜지스터 NM1의 게이트 전극으로 제공한다.

NMOS 트랜지스터 NM1이 턴온되면 다이오드 D4는 역바이어스(reverse bias)가 걸려 턴오프되고, 인덕터 L1에는 에너지가 충전된다. 이때 제1 펄스(P1)은 Vss 전압 레벨을 가진다. NMOS 트랜지스터 NM1이 턴오프되면 다이오드 D4는 순 바이어스(forward bias)가 걸려 턴온되고, 인덕터 L1에 충전되어 있던 에너지가 Vref1 으로 방출된다. 이때 제1 펄스(P1)는 Vref1 + VD4가 된다.

주변 온도가 기준 온도보다 떨어지면, PWM 신호의 듀티비(D)가 증가되고, 도 8의 인덕터 L1에 충전되는 에너지가 증가하여 제1 펄스(P1)의 펄스폭이 증가하게 된다.

도 12는 도 1에 도시된 펄스 보상부로부터 출력되는 제2 펄스의 제2 진폭과 주변 온도와의 관계를 이상적으로 나타낸 그래프이고, 도 13은 도 8의 차지 펌프 회로를 이용한 펄스 보상부로부터 출력되는 펄스의 진폭과 주변 온도와의 관계를 실험한 결과를 나타낸 그래프이다.

도 6 및 도 12에 도시된 바와 같이, 상기 펄스 보상부(400)는 주변 온도가 기준 온도 보다 감소하면, 입력된 상기 제1 펄스(P1)의 제1 진폭(ΔV1, 도 11에 도시됨)보다 큰 제2 진폭(ΔV2)을 갖고 스윙하는 상기 제2 펄스(P2)를 출력한다. 반면에, 상기 주변 온도가 기준 온도 보다 증가하면, 상기 펄스 보상부(400)는 상기 제1 펄스(P1)의 제1 진폭(ΔV1)보다 작은 제2 진폭을 갖고 스윙하는 상기 제2 펄스 (P2)를 출력한다.

도 13을 참조하면, -20℃, -15℃, -10℃, -5℃, 0℃, 10℃, 20℃, 30℃, 40℃, 50℃에서의 제2 펄스(P2)의 진폭(ΔV2; DELTA)이 도시되어 있다. 예를 들어, 상온 근처인 20℃에서 제2 펄스(P2)의 진폭(ΔV2; DELTA)은 약 33℃와 34℃ 사이 값을 가지며, 주변 온도가 증가할수록 제2 펄스(P2)의 진폭(ΔV2; DELTA)은 감소하고, 주변 온도가 감소할수록 제2 펄스(P2)의 진폭(ΔV2; DELTA)은 증가함을 알 수 있다. 도 13에서 실선은 회귀 곡선(regression curve)이고, 점선은 95% 신뢰구간(CI; Confidence Interval)을 나타낸다.

이로써, 상기 게이트 구동부(420, 도 1에 도시됨)의 각 스테이지의 TFT의 게이트 전압이 상기 주변 온도에 비례하여 변하더라도, 상기 펄스 보상부(400)로부터 제공되는 상기 제2 펄스(제1 또는 제2 클럭(CKV, CKVB))의 진폭이 상기 주변온도가 증가하면 감소되고 주변 온도가 감소하면 증가함으로써 주변 온도 변화에 의한 각 스테이지의 TFT의 게이트 전압을 보상한다. 즉, 주변 온도가 변화하더라도 상기 펄스 보상부(400, 도 1에 도시됨)는 상기 제1 및 제2 클럭(CKV, CKVB)의 진폭을 상기 주변 온도가 증가하면 감소시키고 주변 온도가 감소하면 증가시킨다. 특히, 상기 주변 온도가 기준 온도보다 낮아지면 상기 펄스 보상부(400)는 상기 제1 및 제2 클럭(CKV, CKVB)의 진폭을 증가시켜, 상기 주변 온도에 의해서 상기 게이트 구동부(420)의 구동 능력이 저하되는 것을 방지할 수 있다.

이와 같은 펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치의 구동방 법에 따르면, 상기 주변온도가 상기 기준온도보다 낮아지더라도 상기 펄스 보상부에 의해서 상기 게이트 구동부로 제공되는 상기 제2 펄스의 진폭이 증가한다.

따라서, 상기 주변온도에 의해서 상기 게이트 구동부의 구동능력이 저하되는 것을 방지할 수 있고, 그 결과로 영상표시장치의 표시품질을 개선할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 클럭 신호를 생성하는 펄스 보상부;

상기 클럭 신호에 기초하여 상기 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 게이트 구동신호를 출력하는 게이트 구동부;

영상의 계조 데이터에 기초하여 계조 전압을 제공하는 소스 구동부; 및

상기 게이트 구동신호에 응답하여 상기 계조 전압에 상응하는 영상을 디스플레이하는 표시패널을 포함하는 것을 특징으로 하는 영상표시장치.
제1항에 있어서, 상기 게이트 구동부는 상기 클럭 신호가 액티브 상태일 때 상기 게이트 구동 신호를 출력하는 쉬프트 레지스터를 포함하는 것을 특징으로 하는 영상표시장치.
제2항에 있어서, 상기 게이트 구동부는 턴온시 상기 클럭 신호를 제1 전류 전극을 통하여 입력받아 상기 게이트 구동 신호로 제공하는 a-Si TFT를 포함하는 것을 특징으로 하는 영상표시장치.
제1항에 있어서, 상기 펄스 보상부는,

제1 펄스를 입력받아 상기 주변온도가 기준온도보다 낮아지면 상기 제1 펄스보다 제1 기준전압만큼 높아진 전압 레벨을 가지는 제1 직류 전압을 생성하는 제1 전압 발생부;

상기 주변온도가 기준온도보다 낮아지면 상기 제1 펄스보다 제2 기준전압만큼 낮아진 전압 레벨을 가지는 제2 직류 전압을 생성하는 제2 전압 발생부; 및

상기 제1 및 제2 전압 발생부에 결합되어 상기 제1 직류 전압과 상기 제2 직류 전압을 스위칭하여 상기 클럭 신호를 생성하는 스위칭부를 포함하는 것을 특징으로 하는 영상표시장치.
제4항에 있어서, 상기 제1 펄스는 상기 주변온도가 상기 기준온도보다 증가하면 감소하고, 상기 기준온도보다 감소하면 증가하는 것을 특징으로 하는 영상표시장치.
제4항에 있어서, 상기 제1 기준전압은 상기 주변온도가 상기 기준온도보다 증가하면 감소하고, 상기 기준온도보다 감소하면 증가하는 것을 특징으로 하는 영상표시장치.
제4항에 있어서, 상기 제1 전압 발생부는 상기 제1 펄스를 상기 제1 기준전압을 이용하여 차지 펌프시켜 상기 제1 직류 전압을 생성하는 것을 특징으로 하는 영상표시장치.
제4항에 있어서, 상기 제2 전압 발생부는 상기 제1 펄스를 상기 제2 기준전압을 이용하여 네거티브 차지 펌프시켜 상기 제2 직류 전압을 생성하는 것을 특징으로 하는 영상표시장치.
제4항에 있어서, 상기 펄스 보상부는,

주변 온도가 증가하면 감소되고 주변 온도가 감소하면 증가되는 전압 레벨을 가지는 피드백 전압을 발생시키는 피드백 회로; 및

상기 피드백 전압이 감소함에 따라 진폭이 증가하도록 펄스폭 변조 (PWM) 하여 상기 제1 펄스를 발생하는 PWM 신호 발생기를 더 포함하며, 상기 제1 펄스를 이용하여 주변 온도 변화가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 가지는 상기 클럭 신호를 생성하는 것을 특징으로하는 영상표시장치.
제9항에 있어서, 상기 피드백 회로는 주변 온도 변화에 실질적으로 반비례하는 문턱전압을 가지는 적어도 하나의 다이오드를 이용하여 상기 피드백 전압을 발생시키는 것을 특징으로 하는 영상표시장치.
제1항에 있어서, 상기 표시 패널에는 다수의 게이트 라인 및 다수의 데이터 라인이 구비되고,

상기 게이트 구동부는 상기 다수의 게이트 라인에 상기 게이트 구동신호를 출력하는 것을 특징으로 하는 영상표시장치.
복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 복수의 픽셀을 가지는 영상 표시 장치를 구동하는 방법에 있어서,

제1 펄스를 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 클럭 신호로 변환하는 단계;

상기 클럭 신호에 기초하여 상기 복수의 게이트 라인으로 상기 주변온도가 증가하면 감소되는 진폭을 가지고 주변 온도가 감소하면 증가하는 진폭을 갖는 게이트 구동신호를 상기 복수의 게이트 라인으로 제공하는 단계; 및

상기 게이트 구동신호에 응답하여 계조 전압에 상응하는 영상을 디스플레이하는 단계를 포함하는 것을 특징으로 하는 영상 표시 장치의 구동방법.
제12항에 있어서, 상기 클럭 신호로 변환하는 단계는,

상기 주변 온도가 증가하면 감소되고 주변 온도가 감소하면 증가하는 전압 레벨을 가지는 피드백 전압을 발생시키는 단계; 및

상기 피드백 전압이 감소함에 따라 진폭이 증가하도록 상기 피드백 전압을 펄스폭 변조 (PWM)하여 상기 제1 펄스를 발생시키는 단계를 포함하는 것을 특징으로하는 영상 표시 장치의 구동방법.
제13항에 있어서, 상기 피드백 전압은 상기 주변 온도 변화에 실질적으로 반비례하는 문턱전압을 가지는 적어도 하나의 다이오드를 이용하여 발생시키는 것을 특징으로 하는 영상 표시 장치의 구동방법.
제13항에 있어서, 상기 클럭 신호로 변환하는 단계는,

상기 주변온도가 기준온도보다 낮아지면 상기 제1 펄스보다 제1 기준전압만큼 높아진 전압 레벨을 가지는 제1 직류 전압을 생성하는 단계;

상기 주변온도가 상기 기준온도보다 낮아지면 상기 제1 펄스보다 제2 기준전압만큼 낮아진 전압 레벨을 가지는 제2 직류 전압을 생성하는 단계; 및

상기 제1 직류 전압과 상기 제2 직류 전압을 스위칭하여 상기 클럭 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 영상 표시 장치의 구동방법.
제1 펄스를 입력받아 주변온도가 기준온도보다 낮아지면 상기 제1 펄스보다 제1 기준전압만큼 높아진 전압 레벨을 가지는 제1 직류 전압을 출력하는 제1 전압 발생부;

상기 주변온도가 기준온도보다 낮아지면 상기 제1 펄스보다 제2 기준전압만큼 낮아진 전압 레벨을 가지는 제2 직류 전압을 출력하는 제2 전압 발생부; 및

상기 제1 및 제2 전압 발생부에 결합되어 상기 제1 직류 전압과 상기 제2 직류 전압사이를 스윙하는 클럭 신호를 생성하는 스위칭부를 포함하는 것을 특징으로 하는 펄스 보상기.
제16항에 있어서, 상기 제1 펄스는 상기 주변온도가 상기 기준온도보다 증가하면 감소하고, 상기 기준온도보다 감소하면 증가하는 것을 특징으로 하는 펄스 보상기.
제16항에 있어서, 상기 제1 기준전압은 상기 주변온도가 상기 기준온도보다 증가하면 감소하고, 상기 기준온도보다 감소하면 증가하는 것을 특징으로 하는 펄스 보상기.
제16항에 있어서, 상기 펄스 보상기는,

주변 온도가 증가하면 감소되고 주변 온도가 감소하면 증가하는 전압 레벨을 가지는 피드백 전압을 발생시키는 피드백 회로; 및

상기 피드백 전압이 감소함에 따라 진폭이 증가하도록 상기 피드백 전압을 펄스폭 변조 (PWM)하여 상기 제1 펄스를 발생하는 PWM 신호 발생기를 더 포함하는 것을 특징으로 하는 펄스 보상기.
제19항에 있어서, 상기 제1 전압 발생부는 상기 제1 펄스를 상기 제1 기준 전압으로 차지 펌프하고 상기 제2 기준 전압으로 네거티브 차지 펌프하여 상기 클럭 신호를 생성하는 차지 펌프 회로를 포함하는 것을 특징으로하는 펄스 보상기.
제19항에 있어서, 상기 피드백 회로는 주변 온도 변화에 실질적으로 반비례하는 문턱전압을 가지는 적어도 하나의 다이오드를 이용하여 상기 피드백 전압을 발생시키는 것을 특징으로 하는 펄스 보상기.