JP2003234961A

JP2003234961A - 固体撮像素子

Info

Publication number: JP2003234961A
Application number: JP2002030011A
Authority: JP
Inventors: Hidetsugu Koyama; 英嗣小山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-02-06
Filing date: 2002-02-06
Publication date: 2003-08-22
Also published as: US7176971B2; KR20030067550A; US20030146992A1; KR100544224B1; TW200304223A; TW587334B

Abstract

(57)【要約】【課題】製造工程におけるプロセスのばらつきによっ
てリセットトランジスタの特性変動が生じても、理想的
な状態でリセット動作を行い、かつ蓄積電荷量を維持す
ると共に、小型・軽量化、低コスト化に寄与する。【解決手段】リセットトランジスタ２と同一構造のト
ランジスタ８と定電流源手段９とからなるソースフォロ
ワ回路１０を設けて、ソースフォロワ回路１０の出力電
圧をリセットドレイン電圧として用いる。プロセスばら
つきによりリセットトランジスタ２のしきい値電圧が高
くなるとトランジスタ８のしきい値電圧も高くなり、ソ
ースフォロワ回路１０の出力電圧が減少してリセットド
レイン電圧が低くなる。リセットトランジスタ２のしき
い値電圧が低くなるとトランジスタ８のしきい値電圧も
低くなり、ソースフォロワ回路１０の出力電圧が増加し
てリセットドレイン電圧が高くなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばビデオカメ
ラ、監視カメラ、ドアホンカメラ、車載用カメラ、ＴＶ
電話用カメラおよび携帯電話用カメラなどの各種カメ
ラ、これらを用いたカメラシステムなどに用いられるＣ
ＭＯＳ型固体撮像素子やＣＣＤ型固体撮像素子などの固
体撮像素子に関する。

【０００２】

【従来の技術】現在、一般に使用されるＣＭＯＳ型固体
撮像素子においては、半導体基板上にフローティングダ
イオードと称される電位的にフローティングな拡散層が
形成されており、その拡散層により入射光を光電変換す
ると共に、その拡散層のＰＮ接合による容量成分にて、
光電変換により発生した電荷を電圧に変換した後、その
電荷電圧に応じた信号成分を出力回路に出力するように
なっている。また、その後、リセットトランジスタのゲ
ートにリセットパルス（リセット制御信号）を印加する
ことによって、フローティングダイオード部に蓄積され
た不要電荷をリセットドレイン部側に掃き出して、フロ
ーティングダイオード部の蓄積電位を所定のリセット電
圧にリセットするようになっている。

【０００３】また、ＣＣＤ型固体撮像素子においては、
半導体基板上に１次元的または２次元的に配列された各
ＣＣＤ画素部により光電変換した電荷を、電荷転送部を
介して電位的にフローティングな電荷蓄積領域に転送
し、その電荷蓄積領域の蓄積電荷電圧に応じた信号成分
を出力回路に出力するようになっている。その後、リセ
ットトランジスタのゲートにリセットパルス（リセット
制御信号）を印加することによって、電荷蓄積領域に蓄
積された不要電荷をリセットドレイン部側に掃き出し
て、電荷蓄積領域の電位を所定のリセット電圧にリセッ
トするようになっている。

【０００４】図３は、従来のＣＭＯＳ型固体撮像素子に
おける単位画素セルの構成を示す回路図である。

【０００５】各単位画素セルは、セレクトスイッチ用ト
ランジスタ１と、リセットトランジスタ２と、フローテ
ィングダイオード３と、増幅用トランジスタ４とを備え
ている。ＣＭＯＳ型固体撮像素子では、半導体基板上
に、このような単位画素セルがそれぞれ、行方向および
列方向にマトリクス状に複数配置されている。

【０００６】セレクトスイッチ用トランジスタ１は、そ
のソースが列信号線５と接続され、そのドレインが増幅
用トランジスタ４のソースと接続され、そのゲートが行
信号線６に接続されている。セレクトパルスによって行
信号線６が選択され、選択された行信号線６に接続した
セレクトスイッチ用トランジスタ１が駆動するようにな
っている。

【０００７】リセットトランジスタ２は、そのソースが
電荷蓄積領域Ｎ１と接続され、そのドレインがリセット
ドレイン電圧（リセット電圧）の印加部に接続され、そ
のゲートがリセットパルス信号線７に接続されており、
リセットパルスによりリセットトランジスタ２を介して
電荷蓄積領域Ｎ１の電荷蓄積電圧をリセットする。

【０００８】フローティングダイオード３はＰＮ接合部
により構成され、光電変換された電荷が電位的にフロー
ティングな電荷蓄積領域Ｎ１に電荷蓄積されるようにな
っている。

【０００９】増幅用トランジスタ４は、そのソースがセ
レクトスイッチ用トランジスタ１のドレインと接続さ
れ、そのドレインが電源電圧と接続され、その制御端子
のゲートが電荷蓄積領域Ｎ１と接続されており、フロー
ティングダイオード３にて光電変換された、入射光量に
応じた電荷蓄積電圧に応じた信号電圧に増幅されるよう
になっている。

【００１０】列信号線５（垂直信号線）は、複数列が互
いに平行に設けられており、水平選択用トランジスタ
（図示せず）によって各列信号線５が選択されて、２次
元的に配列された列方向の単位画素セルが選択されるよ
うになっている。また、セレクトパルス用の行信号線６
およびリセットパルス信号線７はそれぞれ、２次元的に
配列された複数の単位画素セルの各行毎にそれぞれ設け
られている。

【００１１】図４は、ＣＭＯＳ型固体撮像素子の動作を
説明するためのタイミングチャートである。

【００１２】まず、リセットパルスがハイレベルとなっ
てリセットトランジスタ２のゲートに正電圧が印加され
ることによって、リセットドレイン部とフローティング
ダイオード３との間が電気的に短絡され、フローティン
グダイオード３の電荷蓄積領域Ｎ１はリセットドレイン
電圧に固定（リセット）される。

【００１３】次に、リセットパルスがローレベルとなる
と、リセットドレイン部とフローティングダイオード３
の電荷蓄積領域Ｎ１とは電気的に遮断される。このと
き、光がフローティングダイオード３に入射すると、光
の入射量に比例した電荷が発生し、負方向の電圧に変換
される。これによって、リセットドレイン電圧にリセッ
トされていたフローティングダイオード３の電荷蓄積領
域Ｎ１における電位が順次低くなっていく。

【００１４】所定の露光時間後、セレクトパルスがハイ
レベルとなると、行方向の単位画素セルの各セレクトス
イッチ用トランジスタ１が行信号線６と共に選択され、
さらに選択された列信号線５を介して、リセットドレイ
ン電圧とフローティングダイオード３の電位との差分に
対応した信号電圧が信号成分として出力される。その
後、再びリセットパルスがハイレベルとなると、フロー
ティングダイオード３の電荷蓄積領域Ｎ１はリセットド
レイン電圧にリセットされる。このような動作が各フレ
ーム期間（例えば３０ｍＳ）に行われる。

【００１５】一般に、上記リセットパルスおよびセレク
トパルスのハイレベルは電源電圧、ローレベルは０Ｖで
あり、ここでは電源電圧を３Ｖとしている。また、リセ
ットドレイン電圧は、電源電圧と同じである場合が多
い。

【００１６】さらに、リセットトランジスタ２は、ゲー
トに印加されるリセットパルスのハイレベルが電源電圧
であるときに、電源電圧を有するドレイン（リセットド
レイン部）とソース（フローティングダイオード部）と
を導通させることができるように、一般に、ディプリー
ジョン型トランジスタが用いられる。

【００１７】図５は、ディプリージョン型のリセットト
ランジスタにおけるゲート電圧とゲート下（チャネル
部）のポテンシャルとの関係を示すグラフである。

【００１８】上記ＣＭＯＳ型固体撮像素子において、電
源電圧が３Ｖであり、リセットトランジスタ２のゲート
電圧が電源電圧と同一の３Ｖである場合に、リセット動
作によりフローティングダイオード部（電荷蓄積領域Ｎ
１）の信号電荷を完全にリセットするためには、リセッ
トトランジスタ２のゲート下のポテンシャルを、フロー
ティングダイオード部およびリセットドレイン部の電位
である３Ｖ（＝電源電圧）よりも大きく（＝深く）する
必要がある。

【００１９】図５では、矢印で示す分だけ、ゲート下の
ポテンシャルが深くなっている。このため、３Ｖの電位
を有するソースとドレインとを短絡（導通）させてフロ
ーティングダイオード３の電荷蓄積領域Ｎ１をリセット
ドレイン電圧にリセットすることができる。しかしなが
ら、リセットトランジスタ２の特性、特にしきい値電圧
は、製造工程におけるプロセスの変動によってばらつく
ため、この変動分を考慮する必要がある。

【００２０】図６（ａ）〜図６（ｃ）はそれぞれ、リセ
ットトランジスタ２のしきい値電圧が最大、標準および
最小の各場合について、フローティングダイオード部
（電荷蓄積領域に蓄積電荷が無い場合）、リセットゲー
ト部およびリセットドレイン部のポテンシャルを示す図
である。

【００２１】リセットトランジスタ２のしきい値電圧が
高くなると、そのゲートに印加される電圧値が同じであ
っても、リセットゲート部のポテンシャルがしきい値電
圧の変動分だけ低く（図６では上方向）なる。一方、製
造工程におけるプロセスのばらつきが大きくなって、リ
セットトランジスタ２のしきい値電圧が高く最大になっ
ても、フローティングダイオード部とリセットドレイン
部とを電位的に短絡（導通）してフローティングダイオ
ード部の電位をリセットする必要がある。このため、し
きい値電圧のばらつきを予想して、図６（ａ）に示すよ
うに、リセットトランジスタ２のしきい値電圧が最大の
ときにもリセットゲート部のポテンシャルレベルとリセ
ットドレイン部のポテンシャルレベルとが一致するよう
に、標準のしきい値電圧が設定される。

【００２２】この場合、標準のしきい値電圧は、図６
（ｂ）に示すように、リセットゲート部のポテンシャル
がリセットドレイン部のポテンシャルよりも高く（図６
では下方向）なる。

【００２３】一方、図６（ｃ）に矢印で示すように、リ
セットトランジスタ２のしきい値電圧が最小のときに
は、フローティングダイオード３（電荷蓄積部Ｎ１）に
蓄積することができる電荷量は最小となる。図６（ａ）
に示すように、リセットトランジスタ２のしきい値電圧
が最大のときにリセットゲート部のポテンシャルレベル
とリセットドレイン部のポテンシャルレベルとが一致す
るように標準のしきい値電圧が設定されるが、この場
合、例えばリセットトランジスタ２のしきい値電圧のば
らつきを±０．２Ｖとすると、しきい値電圧が最小のと
きには、しきい値電圧が最大のときと比べて、しきい値
電圧の変動分（±０．２Ｖ）の２倍（０．４Ｖ）に相当
するチャネルポテンシャル分だけ、蓄積可能な電荷量が
減少することになる。

【００２４】このように、リセットトランジスタ２のし
きい値電圧が製造工程におけるプロセスの変動によって
ばらつくため、電荷蓄積部Ｎ１に蓄積可能な電荷量は、
リセットトランジスタ２におけるしきい値電圧のばらつ
きの２倍に相当するチャネルポテンシャル分だけ減少す
ることになる。

【００２５】この問題を解決するために、本願発明者ら
は、特開平９−１３０６８１号公報「固体撮像装置」に
おいて、同一半導体基板上に、リセットトランジスタと
同一プロセスにより形成した同一トランジスタ構造のト
ランジスタをダイオード接続してなるダイオード素子を
設けて、そのダイオード素子の順方向電圧をリセットト
ランジスタのゲート印加電圧として用いた固体撮像装置
を提案している。

【００２６】この固体撮像装置では、製造工程における
プロセスのばらつきによってリセットトランジスタのチ
ャネルポテンシャルが変動した場合、上記ダイオード素
子を構成するトランジスタのチャネルポテンシャルもリ
セットトランジスタと同様に変動するため、ダイオード
素子の順方向電圧が変動する。このダイオードの順方向
電圧の変動により、リセットトランジスタのゲート印加
電圧は、チャネルポテンシャルの変動分が相殺されるよ
うに変化する。したがって、リセットトランジスタの特
性変動が生じても、常に理想的な状態でリセット動作を
行うことができて、最大蓄積電荷量を維持することがで
きる。

【００２７】また、本願発明者らは、特開２０００−２
６５８９号公報「固体撮像装置」において、上記特開平
９−１３０６８１号公報「固体撮像装置」のトランジス
タのソース電位をゲート下のチャネルポテンシャルより
高い状態に維持する電圧発生回路を更に備える固体撮像
素子を提案している。

【００２８】

【発明が解決しようとする課題】上記各公報の固体撮像
装置では、同一プロセスにより形成された同一トランジ
スタ構造のトランジスタのゲートとリセットトランジス
タのゲートとを共通接続して、その共通接続点に基板外
部からコンデンサを介してリセットパルスを供給するよ
うにしている。このように、この固体撮像装置では、リ
セットトランジスタのゲートに対して外付けコンデンサ
が必要であった。このような固体撮像装置を小型・軽量
化、低コスト化するためには、この外付けコンデンサを
半導体基板上に配設する必要がある。

【００２９】ところが、この外付けコンデンサは、例え
ば３０ｍＳの１フレーム時間の間、電荷を保持するため
にはその容量が５０ｐＦ程度必要であり、５０ｐＦ程度
のコンデンサを半導体基板上に配設するためには、かな
りの基板面積が占有されるために実用的ではない。ま
た、このコンデンサの基板占有面積を考慮すると、その
容量が１０ｐＦ以内であるのが好ましい。しかし、コン
デンサの容量が１０ｐＦ以内では、例えば３０ｍＳの１
フレーム時間の間、電荷を保持することができないとい
う問題を有していた。

【００３０】本発明は、上記従来の問題を解決するもの
で、製造工程におけるプロセスのばらつきによってリセ
ットトランジスタの特性変動が生じても、理想的な状態
でリセット動作を行い、かつ蓄積電荷量を維持すると共
に、小型・軽量化、低コスト化に寄与することができる
固体撮像素子を提供することを目的とする。

【００３１】

【課題を解決するための手段】本発明の固体撮像素子
は、制御端子にリセット制御電圧、一方の駆動端子にリ
セット電圧、他方の駆動端子に電荷蓄積電圧がそれぞれ
印加可能とされるリセットトランジスタを有し、このリ
セットトランジスタを介してリセット制御電圧により電
荷蓄積電圧をリセット電圧にすると共に、該電荷蓄積電
圧に応じた信号電圧を出力可能とする固体撮像素子にお
いて、リセットトランジスタと同一プロセスにて同一ト
ランジスタ構造に形成され、制御端子と一方の駆動端子
とが接続されたドライバ用トランジスタと、このドライ
バ用トランジスタの他方の駆動端子およびリセット電圧
の印加部に接続された定電流源手段とを有するソースフ
ォロワ回路が設けられ、このソースフォロワ回路で発生
させた出力電圧をリセット電圧印加部に印加するもので
あり、そのことにより上記目的が達成される。

【００３２】また、好ましくは、本発明の固体撮像素子
において、ドライバ用トランジスタの制御端子に印加さ
れる電圧は、リセットトランジスタの制御端子に印加さ
れるリセット制御電圧と同一電圧である。

【００３３】さらに、好ましくは、本発明の固体撮像素
子における定電流源手段は、ドライバ用トランジスタの
他方の駆動端子に一方の駆動端子が接続された定電流源
用トランジスタを有する。

【００３４】さらに、好ましくは、本発明の固体撮像素
子において、定電流源用トランジスタの制御端子に印加
される制御電圧として、１画面分の平均出力信号に応じ
た可変電圧を出力する第１定電流源用制御電圧供給手段
を更に有する。

【００３５】さらに、好ましくは、本発明の固体撮像素
子において、定電流源用トランジスタの制御端子に印加
される制御電圧として、光電変換される電荷量に応じた
可変電圧を出力する第２定電流源用制御電圧供給手段を
更に有する。例えば、その制御電圧は、光電変換される
電荷量が多いときには大きく、光電変換される電荷量が
少ないときには小さくなるように制御される。

【００３６】さらに、好ましくは、本発明のＣＭＯＳ型
の固体撮像素子において、半導体基板上に、入射光を光
電変換する第１光電変換部と、この第１光電変換部で発
生した電荷を蓄積して電荷蓄積電圧を発生する第１電荷
蓄積領域と、リセットトランジスタと、ソースフォロワ
回路とを含む画素セルが一または複数配列されている。

【００３７】さらに、好ましくは、本発明のＣＣＤ型の
固体撮像素子において、半導体基板上に、入射光を光電
変換する第２光電変換部と、この第２光電変換部で光電
変換した電荷を転送する電荷転送部と、この電荷転送部
から転送されてくる電荷を電荷蓄積電圧として蓄積する
第２電荷蓄積領域と、リセットトランジスタと、ソース
フォロワ回路とを含む画素セルが一または複数配列され
ている。

【００３８】以下に、本発明の作用について説明する。

【００３９】本発明にあっては、リセットトランジスタ
と同一半導体基板上に、リセットトランジスタと同一プ
ロセスにより同一トランジスタ構造のドライバ用トラン
ジスタを形成して、リセットトランジスタに電荷排出用
電位（リセット電圧）を印加するためのソースフォロワ
回路を構成している。ソースフォロワ回路は、その出力
のソース電位が入力電圧に追随して変化する。

【００４０】製造工程におけるプロセスのばらつきによ
ってリセットトランジスタのしきい値電圧が高くなる
と、ソースフォロワ回路のドライバ用トランジスタのし
きい値電圧も高くなり、ソースフォロワ回路の出力電圧
が減少してリセットドレイン電圧が低くなる。したがっ
て、リセットトランジスタのしきい値電圧が高くなって
リセットゲート部のポテンシャルが低くなっても、フォ
トダイオード部とリセットドレイン部との間を導通（短
絡）させて、フォトダイオード部をリセットドレイン電
圧にリセットすることができる。

【００４１】また、リセットトランジスタのしきい値電
圧が低くなると、ドライバ用トランジスタのしきい値電
圧も低くなり、ソースフォロワ回路の出力電圧が増加し
てリセットドレイン電圧が高くなる。したがって、リセ
ットトランジスタのしきい値電圧が低くなってリセット
ゲート部のポテンシャルが高くなっても、蓄積可能な電
荷量の最小値が減少するのを防ぐことができる。

【００４２】さらに、特開平９−１３０６８１号公報お
よび特開２０００−２６５８９号公報に開示されている
固体撮像装置のように、リセットトランジスタのゲート
に印加されるリセットパルスに直流電圧を重畳するため
に、その直流電圧を保持するコンデンサを外付けで設け
る必要がなく、固体撮像素子の小型・軽量化および低コ
スト化を図ることができる。

【００４３】

【発明の実施の形態】以下に、本発明の型固体撮像素子
の実施形態について、図面に基づいて説明する。なお、
以下の各実施形態ではＣＭＯＳ型固体撮像素子について
説明するが、ＣＣＤ型固体撮像素子についても、本発明
は適用可能である。（実施形態１）図１は、本発明の固体撮像素子の実施形
態１における要部構成を示す回路図である。なお、図と
同様の作用効果を奏する部材には同一の符号を付してそ
の説明を省略する。

【００４４】図１において、本発明の固体撮像素子にお
ける各単位画素セルはそれぞれ、セレクトスイッチ用ト
ランジスタ１と、リセットトランジスタ２と、フローテ
ィングダイオード３と、増幅用トランジスタ４と、ドラ
イバ用トランジスタ８および定電流源手段９を組み合わ
せたソースフォロワ回路１０とを有している。ＣＭＯＳ
型固体撮像素子では、半導体基板上に、このような単位
画素セルが複数、行方向および列方向にマトリクス状に
配置されている。

【００４５】リセットトランジスタ２は、そのゲートに
印加されるリセットパルスのハイレベルが電源電圧であ
るときに、電位としてリセットドレイン電圧を有するド
レイン（リセットドレイン部）とソース（フローティン
グダイオード部）との間を導通（短絡）させることがで
きるように、ディプリージョン型トランジスタが用いら
れる。

【００４６】ドライバ用トランジスタ８は、そのゲート
（制御端子）およびドレイン（一方の駆動端子）が電源
電圧と接続されており、そのゲートに電源電圧が印加さ
れたときのソースフォロワ回路１０の出力が、リセット
ドレイン電圧としてリセットトランジスタ２に供給され
る。また、ドライバ用トランジスタ８のソース（他方の
駆動端子）は、定電流源手段９に接続されており、その
接続点がリセットトランジスタ２のドレインと接続され
ている。また、ドライバ用トランジスタ８は、同一半導
体基板上に、リセットトランジスタ２と同一プロセスに
て同一トランジスタ構造に形成される。さらに、ドライ
バ用トランジスタ８のゲートに印加される電圧は、リセ
ットトランジスタ２のゲートに印加されるリセットパル
ス（リセット制御電圧）のハイレベル電圧と同一電圧で
ある。

【００４７】定電流源手段９は、その電流値が、電流量
のソースフォロワ回路１０への影響を少なくするため
に、フローティングダイオード部にて光電変換により発
生する電流値（通常１μＡ以下）よりも十分大きな電流
値とするのが好ましく、例えば１００μＡ程度とする。
ソースフォロワ回路１０に流れる電流Ｉと、ドライバ用
トランジスタ８への入力電圧Ｖｉｎ、ドライバ用トラン
ジスタ８からの出力電圧Ｖｏｕｔ、ドライバ用トランジ
スタ８のしきい値電圧Ｖｔｈとの関係は、理論的には、Ｉ∝（Ｖｉｎ−Ｖｏｕｔ−Ｖｔｈ）² で表される。

【００４８】定電流源手段９に流れる電流値を１００μ
Ａとすると、フローティングダイオード３（フォトダイ
オード）が遮光されているときには、Ｉ＝１００μＡ∝（Ｖｉｎ−Ｖｏｕｔ−Ｖｔｈ）² で表される。

【００４９】また、フローティングダイオード３に光が
入射されているときには、Ｉ＝１０１μＡ∝（Ｖｉｎ−Ｖｏｕｔ’−Ｖｔｈ）² で表される。

【００５０】したがって、フローティングダイオード３
の遮光時と光入射時とでソースフォロワ回路１０からの
出力電圧がＶｏｕｔからＶｏｕｔ’に変動するが、定電
流源手段９に流れる電流値が１００μＡ程度であれば、
出力電圧の変化量を小さくすることができる。

【００５１】上記構成により、以下、その動作を説明す
る。

【００５２】図４のタイミングチャートを用いて、図１
のＣＭＯＳ型固体撮像素子の動作を説明する。

【００５３】まず、図４に示すように、１フレーム期間
の開始時に、リセットパルスがハイレベルとなってリセ
ットトランジスタ２のゲートに正電圧が印加される。こ
れによって、リセットドレイン部とフローティングダイ
オード３との間が電気的に導通（短絡）され、フローテ
ィングダイオード３の電荷蓄積領域Ｎ１の電荷蓄積電圧
はリセットドレイン電圧（リセット電圧）に固定（リセ
ット）される。

【００５４】次に、リセットパルスがローレベルとなる
と、リセットドレイン部とフローティングダイオード３
の電荷蓄積領域Ｎ１とは電気的に遮断される。このと
き、光がフローティングダイオード３に入射すると、光
の入射量に比例した電荷が発生し、これが負方向の電圧
に変換される。これによって、リセットドレイン電圧に
リセットされていたフローティングダイオード３の電荷
蓄積領域Ｎ１の電位が低くなっていく。

【００５５】さらに、１フレーム期間の終了時に、セレ
クトパルスがハイレベルになると、セレクトスイッチ用
トランジスタ１にて行方向の各単位画素セルが行信号線
６と共にそれぞれ選択され、更に選択された列信号線５
を介して、リセットドレイン電圧とフローティングダイ
オード３の電位との差分（電荷蓄積電圧）に応じた信号
成分（増幅信号電圧）が出力される。

【００５６】その後、再びリセットパルスがハイレベル
になると、フローティングダイオード３の電荷蓄積領域
Ｎ１の電荷蓄積電圧はリセットドレイン電圧にリセット
される。

【００５７】このような動作が各フレーム期間（例えば
３０ｍＳ）に行われる。なお、本実施形態１において、
上記リセットパルスおよびセレクトパルスのハイレベル
は電源電圧、ローレベルは０Ｖであり、ここでは電源電
圧を３Ｖとしている。

【００５８】ここで、本実施形態１において、リセット
トランジスタ２のドレインに印加されるリセットドレイ
ン電圧は、ソースフォロワ回路１０から供給される。ソ
ースフォロワ回路１０からの出力電圧（ドライバ用トラ
ンジスタ８のソース部の電圧）は、ドライバ用トランジ
スタ８のゲートに電源電圧が印加されたときのゲート下
のポテンシャル（チャネルポテンシャル）よりも低い電
圧値である。また、ドライバ用トランジスタ８は、画素
セルを構成するリセットトランジスタ２と同一トランジ
スタ構成であるため、ソースフォロワ回路１０からの出
力電圧は、リセットトランジスタ２のゲート下のポテン
シャルよりも低くなる。したがって、画素セルを構成す
るリセットトランジスタ２のゲートにリセットパルスと
して電源電圧を印加すれば、ソースフォロワ回路１０の
出力電圧と同じ電位になっているリセットドレイン部と
フローティングダイオード部との間を電気的に導通（短
絡）させることができる。

【００５９】また、製造工程のプロセスばらつきが大き
くなってリセットトランジスタ２のしきい値電圧が大き
く（Ｖｔｈ＋ΔＶｈ）なった場合には、リセットトラン
ジスタ２のゲートに電源電圧を印加したときのゲート下
のポテンシャルはΔＶｈに相当する分だけ低くなるが、
ソースフォロワ回路１０からの出力電圧であるリセット
ドレイン電圧もΔＶｈ分だけ低くなる。この理由は、以
下の通りである。上述したように、リセットトランジス
タ２のしきい値電圧がＶｈであるときのソースフォロワ
回路１０に流れる電流Ｉは、Ｉ∝（Ｖｉｎ−Ｖｏｕｔ−Ｖｔｈ）² で表される。

【００６０】しきい値電圧がΔＶｈだけ大きくなった場
合の電流Ｉ’は、Ｉ’∝（Ｖｉｎ−Ｖｏｕｔ’−（Ｖｔｈ＋ΔＶｈ））² で表される。

【００６１】一方、定電流源手段９によって、ソースフ
ォロワ回路１０に流れる電流Ｉ＝Ｉ’となっている。し
たがって、Ｖｏｕｔ’＝Ｖｏｕｔ−ΔＶｈとなるからである。

【００６２】このため、製造工程のプロセスばらつきが
大きくなってリセットトランジスタ２のしきい値電圧が
大きく（Ｖｔｈ＋ΔＶｈ）なってゲート下のポテンシャ
ルが低くなっても、画素セルを構成するリセットトラン
ジスタ２にリセットパルスとして電源電圧を印加すれ
ば、ソースフォロワ回路１０の出力電圧と同じ電位（Ｖ
ｏｕｔ−ΔＶｈ）になっているリセットドレイン部とフ
ローティングダイオード部との間を電気的に導通（短
絡）させて、フォトダイオード部をリセットドレイン電
圧にリセットすることができる。

【００６３】また、製造工程のプロセスばらつきが大き
くなってリセットトランジスタ２のしきい値電圧が小さ
く（Ｖｔｈ−ΔＶｈ）なった場合には、リセットトラン
ジスタのゲートに電源電圧を印加したときのゲート下の
ポテンシャルはΔＶｈに相当する分だけ高くなるが、ソ
ースフォロワ回路１０からの出力電圧であるリセットド
レイン電圧もΔＶｈ分だけ高くなる。この理由は、以下
の通りである。上述したように、リセットトランジスタ
のしきい値電圧がＶｈであるときのソースフォロワ回路
１０に流れる電流Ｉは、Ｉ∝（Ｖｉｎ−Ｖｏｕｔ−Ｖｔｈ）² で表される。

【００６４】しきい値電圧がΔＶｈだけ小さくなった場
合の電流Ｉ’は、Ｉ’∝（Ｖｉｎ−Ｖｏｕｔ’−（Ｖｔｈ−ΔＶｈ）² で表される。

【００６５】一方、定電流源手段９によって、ソースフ
ォロワ回路１０に流れる電流Ｉ＝Ｉ’となっている。し
たがって、Ｖｏｕｔ’＝Ｖｏｕｔ＋ΔＶｈとなるからである。このため、製造工程のプロセスばら
つきが大きくなってリセットトランジスタ２のしきい値
電圧が小さく（Ｖｔｈ−ΔＶｈ）なってゲート下のポテ
ンシャルが高くなっても、リセットドレイン部とフロー
ティングダイオード部の電位が高く（Ｖｏｕｔ＋ΔＶ
ｈ）なるので、従来技術において生じていたような、し
きい値電圧の変動によって蓄積可能な電荷量が減少する
という不具合を防ぐことができる。

【００６６】さらに、電源電圧の変動があった場合に
は、リセットトランジスタ２のゲートに電源電圧を印加
したときのゲート下のポテンシャルが変動するが、ソー
スフォロワ回路１０からの出力電圧であるリセットドレ
イン電圧もその変動に追随して変動する。したがって、
電源電圧の変動が生じても、リセットドレイン部とフロ
ーティングダイオード部との間を電気的に導通（短絡）
させて、フォトダイオード部をリセットドレイン電圧に
リセットすることができる。

【００６７】さらに、本実施形態１の固体撮像素子にお
いて、ソースフォロワ回路１０は、リセットドレイン電
圧を発生するためのものであり、特開平９−１３０６８
１号公報および特開２０００−２６５８９号公報に開示
されている固体撮像装置のように、リセットトランジス
タのゲートに印加されるリセットパルスに重畳する直流
電圧を発生させるものではないので、その直流電圧を保
持するコンデンサを外付けで設ける必要はない。このた
め、コンデンサを半導体基板上に配設する必要もなくな
り、固体撮像素子の小型・軽量化および低コスト化を図
ることができる。

【００６８】（実施形態２）図２は、本発明の固体撮像
素子の実施形態２における要部構成を示す回路図であ
る。なお、図２において、図１と同一の機能を有する構
成部材については、同一の番号を付して説明を省略す
る。

【００６９】本実施形態２では、ソースフォロワ回路１
０の具体例として、ドライバ用トランジスタ８と、この
ドライバ用トランジスタ８のソース（他方の駆動端子）
にドレイン（一方の駆動端子）が接続された定電流源用
トランジスタ１１とを有するソースフォロワ回路１０Ａ
が配設されている。さらに、定電流源用トランジスタ１
１のゲート（制御端子）に印加される制御電圧として、
１画面分の平均出力信号に応じた可変電圧を出力する第
１定電流源用制御電圧供給手段としてのＤＡコンバータ
１２を更に有している。

【００７０】ドライバ用トランジスタ８は、上記実施形
態１の場合と同様に、リセットトランジスタ２と同一ト
ランジスタ構造であって、同一プロセスにより同一基板
上に形成されている。ドライバ用トランジスタ８のゲー
トおよびドレインは電源電圧端子と接続されており、ド
ライバ用トランジスタ８のゲートに電源電圧が印加され
たときのソースフォロワ回路１０Ａの出力が、リセット
ドレイン電圧としてリセットトランジスタ２のドレイン
に供給されるようになっている。また、ドライバ用トラ
ンジスタ８のソースは、定電流源用トランジスタ１１の
ドレインと接続され、その接続点がリセットトランジス
タ２のドレインと接続されている。定電流源用トランジ
スタ１１のソースは、接地されている。

【００７１】定電流源用トランジスタ１１のゲートは、
ＤＡコンバータ１２に接続されており、ＤＡコンバータ
１２からの出力電圧によって、定電流源用トランジスタ
１１に流れる電流が制御されるようになっている。

【００７２】ＤＡコンバータ１２には、この固体撮像装
置に設けられている信号処理部（図示せず）、または外
部に設けられている信号処理部（図示せず）から、１画
面分の平均出力信号の情報を有するデジタルデータが入
力される。ＤＡコンバータ１２は、平均出力信号が大き
いときには大きいアナログ電圧を出力し、平均出力信号
が小さいときには小さいアナログ電圧を出力するように
なっている。

【００７３】なお、本実施形態２では、上記定電流源用
トランジスタ１１の制御端子に印加される制御電圧とし
て、１画面分の平均出力信号に応じた可変電圧を出力す
るように構成したが、これに限らず、光電変換される電
荷量に応じた可変電圧を出力するように構成してもよ
い。即ち、１画面の平均出力信号値が大きいと光電変換
される電荷量もそれに比例して大きくなる。この場合、
ＤＡコンバータ１２の出力電圧を定電流源用トランジス
タ１１のゲートに印加することによって、光電変換され
る電荷量が多いときには定電流源用トランジスタ１１に
流れる電流量を大きく、電荷量が少ないときには定電流
源用トランジスタに流れる電流量を小さくすることがで
き、撮像状況に応じて定電流源用トランジスタ１１に流
れる電流量を制御することができる。したがって、上記
実施形態１のように一定の大きな電流（１００μＡ程
度）を常時ソースフォロワ回路１０に流す必要がないた
め、更なる消費電力の低減を図ることができる。

【００７４】このように、本実施形態２では、定電流源
用トランジスタ１１のゲートに印加される電圧を可変と
するためにＤＡコンバータ１２を用いたが、光電変換さ
れる電荷量に基づいてソースフォロワ回路に流れる電流
を制御することが可能であれば、他の手段を用いてもよ
い。

【００７５】

【発明の効果】以上のように、本発明によれば、リセッ
トトランジスタと同一半導体基板上に、リセットトラン
ジスタと同一プロセスにより同一トランジスタ構造のド
ライバ用トランジスタを形成して、リセットトランジス
タに電荷排出用電位（リセット電圧）を印加するための
ソースフォロワ回路を構成しているため、製造工程にお
けるプロセスのばらつきによってリセットトランジスタ
のしきい値電圧が変動したり、電源電圧が変動しても、
その変動に追随するようにリセットドレイン電圧を変動
させることができる。これによって、フォトダイオード
部とリセットドレイン部との間を導通（短絡）させて、
フォトダイオード部をリセットドレイン電圧にリセット
することができる。また、リセットトランジスタのしき
い値電圧が低くなっても、蓄積可能な電荷量が減少する
のを防ぐことができる。

【００７６】さらに、上記特開平９−１３０６８１号公
報および特開２０００−２６５８９号公報に開示されて
いる固体撮像装置のように、リセットトランジスタのゲ
ートに印加されるリセットパルスに直流電圧を重畳する
ために、その直流電圧を保持するコンデンサを外付けで
設ける必要がなく、固体撮像素子の小型・軽量化、低コ
スト化を図ることができる。

【図面の簡単な説明】

【図１】本発明の固体撮像素子の実施形態１における要
部構成を示す回路図である。

【図２】本発明の固体撮像素子の実施形態２における要
部構成を示す回路図である。

【図３】従来の固体撮像素子における単位画素セルの要
部構成を示す回路図である。

【図４】ＣＭＯＳ型固体撮像素子の動作を説明するため
のタイミングチャートである。

【図５】ディプリージョン型トランジスタにおけるゲー
ト電圧とゲート下のポテンシャルとの関係を示す図であ
る。

【図６】（ａ）〜（ｃ）はそれぞれ、リセットトランジ
スタのしきい値電圧が最大、標準および最小の場合につ
いて、フローティングダイオード部、リセットゲート
部、リセットドレイン部のポテンシャルを示す図であ
る。

【符号の説明】

１セレクトスイッチ用トランジスタ２リセットトランジスタ３フローティングダイオード４増幅用トランジスタ５列信号線６行信号線（セレクトパルス用）７リセットパルス信号線８ドライバ用トランジスタ９定電流源手段１０，１０Ａソースフォロワ回路１１定電流源用トランジスタ１２ＤＡコンバータ

Claims

【特許請求の範囲】

【請求項１】制御端子にリセット制御電圧、一方の駆
動端子にリセット電圧、他方の駆動端子に電荷蓄積電圧
がそれぞれ印加可能とされるリセットトランジスタを有
し、該リセットトランジスタを介して該リセット制御電
圧により該電荷蓄積電圧をリセット電圧にすると共に、
該電荷蓄積電圧に応じた信号電圧を出力可能とする固体
撮像素子において、該リセットトランジスタと同一プロセスにて同一トラン
ジスタ構造に形成され、制御端子と一方の駆動端子とが
接続されたドライバ用トランジスタと、該ドライバ用ト
ランジスタの他方の駆動端子および該リセット電圧の印
加部に接続された定電流源手段とを有するソースフォロ
ワ回路が設けられ、該ソースフォロワ回路で発生させた
出力電圧を該リセット電圧印加部に印加する固体撮像素
子。
【請求項２】前記ドライバ用トランジスタの制御端子
に印加される電圧は、前記リセットトランジスタの制御
端子に印加されるリセット制御電圧と同一電圧である請
求項１記載の固体撮像素子。
【請求項３】前記定電流源手段は、前記ドライバ用ト
ランジスタの他方の駆動端子に一方の駆動端子が接続さ
れた定電流源用トランジスタを有する請求項１記載の固
体撮像素子。
【請求項４】前記定電流源用トランジスタの制御端子
に印加される制御電圧として、１画面分の平均出力信号
に応じた可変電圧を出力する第１定電流源用制御電圧供
給手段を更に有する請求項３記載の固体撮像素子。
【請求項５】前記定電流源用トランジスタの制御端子
に印加される制御電圧として、光電変換される電荷量に
応じた可変電圧を出力する第２定電流源用制御電圧供給
手段を更に有する請求項３に記載の固体撮像素子。
【請求項６】半導体基板上に、入射光を光電変換する
第１光電変換部と、該第１光電変換部で発生した電荷を
蓄積して前記電荷蓄積電圧を発生する第１電荷蓄積領域
と、前記リセットトランジスタと、前記ソースフォロワ
回路とを含む画素セルが一または複数配列されている請
求項１記載の固体撮像素子。
【請求項７】半導体基板上に、入射光を光電変換する
第２光電変換部と、該第２光電変換部で光電変換した電
荷を転送する電荷転送部と、該電荷転送部から転送され
てくる電荷を前記電荷蓄積電圧として蓄積する第２電荷
蓄積領域と、前記リセットトランジスタと、前記ソース
フォロワ回路とを含む画素セルが一または複数配列され
ている請求項１記載の固体撮像素子。