JP2006314025A - 撮像装置と撮像装置用の電源供給方法 - Google Patents

Abstract

【課題】撮像装置の画素部に環境温度に応じた適正なローカル電圧を供給できるようにする。
【解決手段】ローカル電圧供給部１６２が生成する出力電圧Ｖout の大きさが、実働状態の環境条件に応じた最適な値となるように、環境変動特性を持たせる。出力電圧Ｖout に環境変動特性を持たせる仕組みとしては、抵抗分割部３２０と基準電圧生成部３３０とで検出される出力電圧Ｖout を反映したフィードバック電圧ＶFBと参照電圧生成部３４０で生成される参照電圧Ｖref0とを誤差増幅部３５０で比較し、その比較結果に基づいて生成する出力電圧Ｖout の大きさを所定値に維持するように、フィードバック制御構成を採る。参照電圧Ｖref0や基準電圧Ｖrefoutや抵抗分割部３２０の抵抗素子３２２，３２４に環境変動特性を持たせることで、出力電圧Ｖout に環境変動特性を持たせる仕組みを実現する。
【選択図】図５

Description

本発明は、物理量分布検知の半導体装置の一例である撮像装置と、この撮像装置用の電源供給方法に関する。

光や放射線などの外部から入力される電磁波あるいは圧力（接触など）などの物理量変化に対して感応性をする単位構成要素（たとえば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。

たとえば、映像機器の分野では、物理量の一例である光（電磁波の一例）の変化を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ；金属酸化膜半導体）やＣＭＯＳ（Complementary Metal-oxide Semiconductor； 相補金属酸化膜半導体）型の撮像素子（撮像デバイス）を用いた固体撮像装置が使われている。

また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。

また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセルともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。

このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を決められたアドレスの順または任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。

たとえば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子やホール）を前記能動素子で増幅し、画像情報として読み出す。

一方、一般に、固体撮像素子は、フォトダイオードなどで構成された各受光素子で受光面から入射した入射光を受光して光電変換を行ない、発生した電荷を検出回路によって検出し、その後増幅し、順次出力する。

たとえば、固体撮像素子の一構成例として、ｎ型シリコン基板（第１導電型の半導体基板）上に、第２導電型の半導体領域としてのｐ型不純物領域（Ｐウェル）が形成されており、第２導電型の半導体領域に第１導電型の不純物をイオン注入することによって形成された電荷蓄積層（以下第１センサ領域ともいう）を具備したセンサ部（受光部；たとえばフォトダイオードなどの光電変換素子）が形成される。光を受光し光電変換して得た信号電荷が、この電荷蓄積層に蓄積される。

また、一般にＣＭＯＳ型のセンサにおいて、センサ部を含む単位画素の構成としては、ＣＣＤ（Charge Coupled Device ）に比べノイズの低減を行なうため単位画素の構成が複雑化する傾向がある。たとえば、ＣＭＯＳセンサとして汎用的なものとして、寄生容量を持った拡散層であるフローティングディフュージョン（ＦＤＡ；Floating Diffusion Amp）構成を採りつつ、単位画素部分に４つのトランジスタ（TRansistor）を有する４トランジスタ型の画素構成、いわゆる４ＴＲ構成のもの（以下第１例の単位画素ともいう）がよく知られている（図２（Ａ）を参照）。

これに対して、性能を落とさない範囲で素子数を少なくするべく、単位画素におけるトランジスタが占める面積を少なくすることで画素サイズを小さくする技術として、センサ部と３つのトランジスタで単位画素を構成する３トランジスタ型の画素構成、いわゆる３ＴＲ構成のもの（以下第２例の単位画素ともいう）がある（たとえば特許第２７０８４５５号公報や本明細書の図２（Ｂ）を参照）。

また、ＭＯＳ型固体撮像装置では、ＣＣＤ型固体撮像装置と異なり、ＣＭＯＳロジック回路を同一チップに搭載することがあり、画素もロジック回路と同じ低電圧の１電源で動作するように構成している。このことから、たとえば転送トランジスタや垂直選択用トランジスタなどがＮｃｈＭＯＳトランジスタの場合、画素中のトランジスタのゲート電圧は、０Ｖ（いわゆる接地電圧）と電源電圧の２値で駆動している。

他方、単位画素を駆動する際に、駆動用のトランジスタに、電源電圧−接地電圧間の電圧とは異なる電圧、換言すれば、通常の動作電圧とは異なる電圧（以下ローカル電圧ともいう）を印加することで、暗電流を抑制する、ブルーミングを抑制する、ダイナミックレンジを拡大する、消費電力を低減する、などの各種の性能を向上させる技術を、本願出願人は、種々提案している。

たとえば、センサ部には、電荷蓄積期間において、入射光量に応じた信号電荷と、光が入射しないときにセンサ部に流入する暗電流成分（暗電子）の２者が蓄積される。暗電子は読出し時に信号電荷と分離できず、そのばらつきが雑音となる。特に、画素ごとの暗電流のばらつきが固定パターン雑音となり、画像が擦りガラスを通して撮影したようになる。また、暗電流の時間的なばらつきがランダム雑音となる。このことから固体撮像装置では、暗電流を如何に低減するかが、主要な課題となっている。

この暗電流を抑制するため、本願出願人は、特許文献１において、暗電流の低減を可能にし、またオーバーフローパスの機能を確保しブルーミングをより確実に抑制できるようにする仕組みを提案した。

特開２００２−２１７３９７号公報

この特許文献１の仕組みは、選択トランジスタを含む４トランジスタ構成の単位画素について、転送ゲートに所定電圧を印加することで暗電流抑制効果などを得るようにしたものである。具体的には、フォトダイオードに信号電荷（電子またはホール）を蓄積するときの転送トランジスタのゲート電圧を負電圧（信号電荷が電子の場合）または正電圧（信号電荷がホールの場合）にすることで暗電流が低減されるものである。この場合転送トランジスタのオーバーフローパスとしての機能が弱まるので、フォトダイオードから溢れた電荷を転送トランジスタのチャネル部以外のバルク内を通して流すようにするとよい。フォトダイオードから溢れた電荷を流す領域は、半導体ウェル領域の濃度より薄い濃度の領域で形成する。

こうすることで、転送トランジスタのチャネル部には信号電荷と反対極性の電荷が蓄積され、ゲート絶縁膜との界面からの暗電流成分の発生を劇的に低減することができる。また、フォトダイオードから溢れた電荷を転送トランジスタのチャネル部以外のバルク内を通して流すことにより、いわゆるオーバーフローパス面積が大きくなり、オーバーフローパスとしての機能が上がる。

しかしながら、駆動用のトランジスタに供給するべき電源電圧−接地電圧間の電圧とは異なる電圧の最適値は、デバイスによって異なるし、環境変動、特に動作温度の影響を受ける。

このため、設計上最適と考えられる電圧値を供給しても、実際は動作温度などの環境要因によって供給すべき電圧値の最適値は様々な値を取るために、結果として、無駄な電圧値を印加する状態が起き、性能劣化や歩留まり低減の問題を招く。この問題は、単位画素を構成するトランジスタのみならず、通常の動作電圧とは異なる電圧を生成する回路を構成するトランジスタにも起こってしまう。

たとえば、通常の動作以上の電圧が印加されることによりゲート酸化膜の絶縁耐圧不良の問題が起こり得る。あるいは、トランジスタのゲートと基板側に、電源電圧＋｜負電圧｜の電位差が印加され、耐圧不良などの信頼性の問題が起こる。

本発明は、上記事情に鑑みてなされたものであり、信頼性の問題を解消しつつ、環境変化によらず適切なローカル電圧を供給することができる仕組みを提供することを目的とする。

本発明に係る撮像装置においては、従来構成と同様に、所定の特性を改善するべく、通常の動作電圧とは異なるローカル電圧を所定の端子に印加するためのローカル電圧供給部を設けるとともに、このローカル電圧供給部が生成するローカル電圧の大きさが、実働状態の環境条件に応じた最適な値となるように、環境変動特性を持たせることにした。なお、ローカル電圧の環境変動特性を無制限にすると、実働時の環境条件によっては過度な値が設定され得るので、過度な値が設定されることがないように、一定の制限を掛けることが望ましい。

生成されるローカル電圧に環境変動特性を持たせる仕組みとしては様々な手法が考えられる。たとえば、スイッチング電源としつつ、ローカル電圧が一定値に維持されるようにフィードバック制御構成を採る。この際には、生成したローカル電圧を所定の参照電圧と比較し、その比較結果に基づいて生成するローカル電圧の大きさを所定値に維持するように構成するが、参照電圧やローカル電圧を検知する検知部に環境変動特性を持たせることで、生成されるローカル電圧に環境変動特性を持たせる仕組みを実現可能である。

なお、本願発明において、撮像装置とは、物理量の変化を検知する複数の検知部と、それぞれの検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを単位構成要素内に含み、この単位構成要素が所定の順に配された物理量分布検知のための装置を使用し、物理量についての所定の検知条件の元で取得された単位信号に基づいて、所定目的用の物理情報を取得する物理情報取得装置の総称である。

本発明によれば、ローカル電圧供給部が生成するローカル電圧の大きさが、実働状態の環境条件に応じた最適な値となるように、環境変動特性を持たせることにした。このため、ローカル電圧の大きさを、改善すべき特性の環境変動特性に合わせて最適化させることができ、過剰な大きさのローカル電圧が常時供給されることを防止できる。実働時の環境条件に最適化された電圧を与え、かつ半導体素子の信頼性を向上させることができるようになる。

以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例であるＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。

ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する実施形態が同様に適用できる。

＜撮像装置の概略構成＞
図１は、本発明に係る撮像装置（物理情報取得装置の一態様）の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。この固体撮像装置１は、たとえばカラー画像を撮像し得る電子スチルカメラやＦＡ（Factory Automation）カメラとして適用されるようになっている。

固体撮像装置１は、入射光量に応じた信号を出力する図示しない検知部としての受光素子を含む単位画素が行および列の正方格子状に配列された、すなわち２次元マトリクス状の撮像部（画素部）を有し、各単位画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。

すなわち、図１に示すように、固体撮像装置１は、フォトダイオードやフォトゲート（何れも光電変換素子の一例）などでなる電荷生成部を少なくとも１つと能動素子とを有した増幅型の光電変換画素（以下単位画素３という）が行方向および列方向に（２次元行列状に）多数配列された撮像部（画素部）１０いわゆるエリアセンサ部と、撮像部１０の外側に設けられた駆動制御部７と、各垂直列に配されたカラム信号処理部（図ではカラム回路と記す）２２を有するカラム処理部２０と、水平選択スイッチ部６０とを備えている。

駆動制御部７としては、たとえば水平走査部１２と垂直走査部１４とを備える。また、駆動制御部７の他の構成要素として、水平走査部１２、垂直走査部１４、あるいはカラム処理部２０などの固体撮像装置１の各機能部に所定タイミングの制御パルスを供給する駆動信号操作部（読出アドレス制御装置の一例）１６が設けられている。

これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。

図１では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部１０の各行や各列には、数十から数千の単位画素３が配置される。なお、図示を割愛するが、撮像部１０には、各画素に所定のカラーコーディングを持つ色分離フィルタが形成される。もちろん、モノクロ撮像用など、構成によっては、色分離フィルタは必須とはならない。また図示を割愛するが、撮像部１０の各単位画素３は、フォトダイオードやフォトゲートなどの光電変換素子およびトランジスタ回路によって構成されている。

単位画素３は、垂直列選択のための垂直制御線１５を介して垂直走査部１４と、また複数の検知部で検知され増幅素子を有する単位信号生成部（図示せず）で増幅された後に単位画素３から出力される画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）をそれぞれ伝送する伝送線としての垂直信号線１８を介してカラム処理部２０とそれぞれ接続されている。

すなわち、撮像部１０の単位画素３から画素信号が出力される垂直信号線１８は、それぞれ撮像部１０内における列方向の単位画素３に共通接続され、読出回路としてのカラム処理部２０内の各列に対応するカラム回路２２にそれぞれ接続されている。

水平走査部１２や垂直走査部１４は、駆動信号操作部１６から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。垂直制御線１５には、単位画素３を駆動するための種々のパルス信号が含まれる。

水平走査部１２は、水平方向の読出列（水平方向のアドレス）を規定する（カラム処理部２０内の個々のカラム信号処理部２２を選択する）水平アドレス設定部１２ａと、水平アドレス設定部１２ａにて規定された読出アドレスに従ってカラム処理部２０の各信号を水平信号線（水平読出線）８６に導く水平駆動部１２ｂとを有する。

水平アドレス設定部１２ａは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理部２２からの画素情報を所定の順に選択し、その選択した画素情報を水平信号線８６に出力する選択手段としての機能を持つ。

垂直走査部１４は、垂直方向の読出行（垂直方向のアドレス）や水平方向の読出列（水平方向のアドレス）を規定する（撮像部１０の行を選択する）垂直アドレス設定部１４ａと、垂直アドレス設定部１４ａにて規定された読出アドレス上（水平行方向）の単位画素３に対する制御線にパルスを供給して駆動する垂直駆動部１４ｂとを有する。

垂直アドレス設定部１４ａは、図示を割愛するが、信号を読み出す行の基本的な制御を行なう垂直シフトレジスタあるいはデコーダの他に、電子シャッタ用の行の制御を行なうシャッタシフトレジスタも有する。

垂直シフトレジスタは、撮像部１０から画素情報を読み出すに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部１４ｂとともに信号出力行選択手段を構成する。シャッタシフトレジスタは、電子シャッタ動作を行なうに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部１４ｂとともに電子シャッタ行選択手段を構成する。

駆動信号操作部１６は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子１ａを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子１ｂを介して固体撮像装置１の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス信号を水平アドレス設定部１２ａへ、また垂直アドレス信号を垂直アドレス設定部１４ａへ出力し、各アドレス設定部１２ａ，１４ａは、それを受けて対応する行もしくは列を選択する。

なお、駆動信号操作部１６は、撮像部１０や水平走査部１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部１０や水平走査部１２などから成る撮像デバイスと駆動信号操作部１６とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。

カラム処理部２０は、垂直列（カラム）ごとにカラム信号処理部２２を有して構成されており、１行分の画素の信号を受けて、各カラム信号処理部２２が対応列の画素信号Ｓ０（＿１〜ｈ；１行中の画素番号）を処理して、処理済みの画素信号Ｓ１（＿１〜ｈ；１行中の画素番号）を出力する。なお、図示を割愛しているが、垂直信号線１８は、その一端に定電流源の役割を持つ負荷トランジスタが接続され、他端にカラム信号処理部２２が接続される。

たとえば、カラム信号処理部２２は、結合容量、信号転送スイッチ、および蓄積容量を持ち、垂直信号線１８からの信号に基づき信号電荷を蓄積する機能（信号保持回路）を備えるようにすることができる。また、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理を利用したノイズ除去手段の機能を備えるようにしてもよい。

たとえば、前者の構成の場合、図示するように、それぞれのカラム回路２２には、一例として、結合容量１２３と、信号転送スイッチ１２４と、蓄積容量１２６とが設けられている。各列の結合容量１２３を纏めて結合容量群１２３Ｃといい、各列の信号転送スイッチ１２４を纏めて信号転送スイッチ部１２４ＱＴといい、各列の蓄積容量１２６を纏めて蓄積容量群１２６Ｃという。信号転送スイッチ部１２４ＱＴの各制御ゲート端には、クロックφＴが共通入力される。

カラム処理部２０内において、カラム出力線１２８には、他端が接地された蓄積容量１２６が接続され、各蓄積容量１２６は、行方向の蓄積容量群１２６Ｃを構成する。画素から出力された電気信号は、垂直信号線１８を通り、各々の垂直信号線１８に接続されている蓄積容量１２６に保持される。

カラム処理部２０からの出力信号は、水平読出用のスイッチ（たとえばＭＯＳトランジスタ）６２を備えた水平選択スイッチ部６０に入力される。カラム処理部２０の各カラム回路２２の出力は、カラム出力線１２８を介して、蓄積容量１２６に保持されている電荷を順次読み出すための各列に対応する水平読出用のスイッチ６２にそれぞれ接続されている。

水平選択スイッチ部６０の出力端側は、行方向の信号電荷を順次転送出力する水平信号線８６が共通接続される。一方、水平選択スイッチ部６０の各制御ゲート端は、水平シフトレジスタやデコーダなどで構成され水平方向の読出アドレスを制御する水平アドレス設定部１２ａおよび水平選択スイッチ部６０のスイッチ６２を駆動する水平駆動部１２ｂを備えた水平走査部１２に接続される。

一方、ＣＤＳ処理を行なう場合、駆動信号操作部１６から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１８を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル（ノイズレベル；０レベル）と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。

なお、カラム信号処理部２２には、ＣＤＳ処理機能部などの後段に、必要に応じて信号増幅機能を持つＡＧＣ(Auto Gain Control) 回路やその他の処理機能回路などを設けることも可能である。

カラム処理部２０の後段には、図示しない水平読出用のスイッチ（選択スイッチ）を備えた水平選択スイッチ部６０が設けられており、各垂直列のカラム信号処理部２２の出力端は、カラム信号処理部２２から信号を順次読み出すための各垂直列に対応する選択スイッチの入力端ｉにそれぞれ接続されている。

水平選択スイッチ部６０の各垂直列の制御ゲート端ｃは、水平方向の読出アドレスを制御・駆動する水平走査部１２の水平駆動部１２ｂに接続される。一方、水平選択スイッチ部６０の各垂直列の選択スイッチの出力端ｏは、行方向に画素信号を順次転送出力する水平信号線８６が共通接続されている。水平信号線８６の後端には出力回路８８が設けられている。

水平信号線８６は、単位画素３のそれぞれから垂直信号線１８を介して伝送される個々の画素信号Ｓ０を、垂直信号線１８の配列方向である水平方向に所定順に出力するため読出線として機能するものであり、カラム信号処理部２２から、垂直列ごとに存在する図示しない選択スイッチによって選択された信号を取り出して出力回路８８に渡す。

すなわち、カラム信号処理部２２により処理された画素情報を表わす信号電荷に応じた各垂直列の電圧信号は、水平走査部１２からの水平選択信号φＨ１〜φＨｈに応じた駆動パルスφｇ１〜φｇｈにより駆動される垂直列ごとに設けられた選択スイッチにより所定のタイミングで選択され水平信号線８６に読み出される。そして、水平信号線８６の後端に設けられた出力回路８８に入力される。

出力回路８８の後段である撮像チップ外部の外部回路９７には、出力回路８８から出力されたアナログの撮像信号Ｓ３out （個々の画素信号Ｓ１＿１〜ｎの纏まり）をデジタルの撮像データに変換する機能部であるＡＤ変換部９７２や、デジタル化された撮像データに基づいてデジタル信号処理を施す機能部であるデジタル信号処理部９７４や、デジタル信号処理部９７４にてデジタル処理された画像データＤ２をアナログの画像信号に変換するＤＡ（Digital to Analog ）変換部９７６が設けられる。

出力回路８８は、その構成例についての詳細は後述するが、信号転送状態とリセット状態の２つの状態を切り替えて動作することができるようになっている。これに対応して、信号転送状態とリセット状態の２つの状態を切り替えて動作させるパルスや信号転送状態の信号をサンプルするためのパルスなど種々の駆動パルスＣＮ１０が、駆動信号操作部１６から供給される。

出力回路８８は、撮像部１０から水平信号線８６を通して出力される各単位画素３の画素信号Ｓ１＿１〜ｈ（ｈ＝ｎ）を適当なゲインで増幅した後、駆動パルスＣＮ１０の制御の元で、撮像信号Ｓ３out として外部回路９７に出力端子８８ａを介して供給する。この出力回路８８は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、色関係処理などを行なうこともある。

ＡＤ変換部９７２は、カラム処理部２０から出力回路８８を介して固体撮像装置１の外部に出力されたアナログの撮像信号Ｓ３out をデジタルの撮像データＤ０に変換して、後段のデジタル信号処理部９７４に渡す。

デジタル信号処理部９７４は、たとえば、ＡＤ変換部９７２から出力されるデジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データＤ２を生成する。また、デジタル信号処理部には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。

ＤＡ変換部９７６から出力された画像信号Ｓ１は、液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になる。

つまり、本実施形態のカラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１８→カラム処理部２０（カラム信号処理部２２）→水平信号線８６→出力回路８８の順で伝送される。その駆動は、１行分の画素出力信号は垂直信号線１８を介してパラレルにカラム処理部２０に送り、処理後の信号は水平信号線８６を介してシリアルに出力するようにする。

なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素３に対して水平行方向および垂直列方向の何れから供給するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。

このような構成の固体撮像装置１において、水平走査部１２や垂直走査部１４およびそれらを制御する駆動信号操作部１６により、撮像部１０の各画素を水平行単位で順に選択し、その選択した１つの水平行分の画素の情報を同時に読み出すタイプのＣＭＯＳイメージセンサが構成される。

出力回路８８の後段に設けられる外部回路９７は、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に構成されており、各撮影モードに対応した回路構成が採られるようになっている。

撮像部１０や駆動制御部７などからなる固体撮像素子（本発明に係る半導体装置や物理情報取得装置の一例）と外部回路とによって、固体撮像装置１が構成されている。駆動制御部７を撮像部１０やカラム処理部２０と別体にして、撮像部１０やカラム処理部２０で固体撮像素子（半導体装置の一例）を構成し、この固体撮像素子と別体の駆動制御部７とで、撮像装置（本発明に係る物理情報取得装置の一例）として構成してもよい。

なおここでは、固体撮像素子の後段の信号処理を担当する外部回路を固体撮像素子（撮像チップ）外で行なう例を示したが、外部回路の全てもしくは一部（たとえばＡ／Ｄ変換部やデジタルアンプ部など）の機能要素を、固体撮像素子のチップに内蔵するように構成してもよい。つまり、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に外部回路を構成して、実質的に、固体撮像装置１と物理情報取得装置とが同一のものとして構成してもよい。

また、図では、水平選択スイッチ部６０や駆動制御部７を撮像部１０とともに備えて固体撮像装置１を構成し、実質的に、固体撮像装置１が物理情報取得装置としても機能するように構成しているが、物理情報取得装置は、必ずしもこのような構成に限定されない。水平選択スイッチ部６０や駆動制御部７の全体もしくは前記一機能部分が撮像部１０と同一の半導体領域に一体的に形成されたものであることは要件ではない。水平選択スイッチ部６０および駆動制御部７を、撮像部１０とは異なる回路基板（別の半導体基板に限らず一般的な回路基板をも意味する）、たとえば外部回路が設けられる回路基板に形成してもよい。

＜単位画素の構成例＞
図２（Ａ）は、単位画素３の構成例を示す図である。Ｘ−Ｙアドレス型固体撮像素子では、たとえば、画素トランジスタが２次元行列状に多数配列されて撮像部１０が構成され、ライン（行）ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から順に読み出される。その構成の基本として、４トランジスタ（４ＴＲ）構成の第１例のものと、４トランジスタ構成のものよりもトランジスタ数を削減した３トランジスタ（３ＴＲ）構成の第２例のものとが典型的である。

図２（Ａ）は、第１例の単位画素３の構成を示すものである。この第１例の単位画素３は、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部３２と、電荷生成部３２に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４２を有する。電荷生成部３２には、たとえば埋込みフォトダイオードが使用される。

読出選択用トランジスタ３４は、転送配線（読出選択線）５５を介して転送駆動バッファ１５０により転送パルスφＴＧで駆動されるようになっている。リセットトランジスタ３６は、リセット配線５６を介してリセット駆動バッファ１５２によりリセットパルスφＲＳＴで駆動されるようになっている。垂直選択用トランジスタ４０は、垂直選択線５２を介して選択駆動バッファ１５４により選択パルスφＳＥＬで駆動されるようになっている。各駆動バッファ１５０，１５２，１５４は、垂直駆動部１４ｂ内に配されている。

また、単位画素３は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン３８とからなるＦＤＡ（Floating Diffusion Amp）構成の画素信号生成部５を有するものとなっている。フローティングディフュージョン３８は寄生容量を持った拡散層である。

画素信号生成部５におけるリセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインが電源ＶＤＤにそれぞれ接続され、ゲート（リセットゲートＲＧ）にはリセットパルスφＲＳＴがリセット駆動バッファ１５２から入力される。

垂直選択用トランジスタ４０は、ドレインが電源ＶＤＤに、ソースが増幅用トランジスタ４２のドレインにそれぞれ接続され、ゲート（特に垂直選択ゲートＳＥＬＶという）は垂直選択線５２に接続されている。この垂直選択線５２には、垂直選択信号が印加される。増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが垂直選択用トランジスタ４０のソースに、ソースは画素線５１を介して垂直信号線５３に接続されている。

このような構成では、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位（以下ＦＤ電位という）に対応した信号を、画素線５１を介して垂直信号線５３に出力する。リセットトランジスタ３６は、フローティングディフュージョン３８をリセットする。読出選択用トランジスタ（転送トランジスタ）３４は、電荷生成部３２にて生成された信号電荷をフローティングディフュージョン３８に転送する。垂直信号線５３には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ４０をオンする。すると選択画素のみが垂直信号線５３と接続され、垂直信号線５３には選択画素の信号が出力される。

このように、単位画素３は、画素を選択する目的で垂直選択用トランジスタ４０を備えている構成が一般的であり、現在のほとんどのＣＭＯＳセンサにおける単位画素３は、選択トランジスタを持っている。

なお、図示した構成では、垂直選択用トランジスタ４０が電源ＶＤＤ側に配され、増幅用トランジスタ４２が画素線５１側に配される例を示したが、これとは逆に、垂直選択用トランジスタ４０が画素線５１側に配され、増幅用トランジスタ４２が電源ＶＤＤ側に配される構成を採ることもできる。

これに対して、単位画素３におけるトランジスタが占める面積を少なくすることで画素サイズを小さくするものが、図２（Ｂ）に示す第２例の単位画素３である。

この第２例の単位画素３は、光電変換を行なうことで受光した光に対応する信号電荷を生成する電荷生成部３２（たとえばフォトダイオード）と、電荷生成部３２により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線（ＤＲＮ）に接続された増幅用トランジスタ４２と、電荷生成部３２をリセットするためのリセットトランジスタ３６とを、それぞれ有している。また、図示しない垂直シフトレジスタより転送配線（ＴＲＦ）５５を介して走査される読出選択用トランジスタ（転送ゲート部）３４が、電荷生成部３２と増幅用トランジスタ４２のゲートとの間に設けられている。

増幅用トランジスタ４２のゲートおよびリセットトランジスタ３６のソースは読出選択用トランジスタ３４を介して電荷生成部３２に、リセットトランジスタ３６のドレインおよび増幅用トランジスタ４２のドレインはドレイン線に、それぞれ接続されている。また、増幅用トランジスタ４２のソースは垂直信号線５３に接続されている。読出選択用トランジスタ３４は、転送配線５５を介して転送駆動バッファ１５０により転送パルスφＴＧで駆動されるようになっている。リセットトランジスタ３６は、リセット配線５６を介してリセット駆動バッファ１５２によりリセットパルスφＲＳＴで駆動されるようになっている。転送駆動バッファ１５０、リセット駆動バッファ１５２とも基準電圧である０Ｖと、電源電圧の２値で動作する。特に、この画素における読出選択用トランジスタ３４のゲートに供給される典型的なローレベル電圧は０Ｖである。

この第２例の単位画素３においては、第１例と同様に、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位に対応した信号を垂直信号線５３に出力する。

リセットトランジスタ３６は、リセット配線（ＲＳＴ）５６が行方向に延びており、ドレイン線（ＤＲＮ）５７は殆どの画素に共通になっている。このドレイン線５７は、ドレイン駆動バッファ（以下ＤＲＮ駆動バッファという）１４０により選択パルスφＳＥＬで駆動される。リセットトランジスタ３６はリセット駆動バッファ１５２により駆動され、フローティングディフュージョン３８の電位を制御する。ここで、３ＴＲ構成では、ドレイン線５７が行方向に分離されているが、このドレイン線５７は１行分の画素の信号電流を流さなければならないので、実際には列方向に電流を流せるように、全行共通の配線となる。

電荷生成部３２（光電変換素子）にて生成された信号電荷は読出選択用トランジスタ３４によりフローティングディフュージョン３８に転送される。

ここで、第２例の単位画素３には、第１例とは異なり、増幅用トランジスタ４２と直列に接続される垂直選択用トランジスタ４０が設けられていない。垂直信号線５３には多数の画素が接続されているが、画素の選択は、選択トランジスタではなく、ＦＤ電位の制御により行なう。通常は、ＦＤ電位をロー（Ｌｏｗ）にしている。画素を選択するときは、選択画素のＦＤ電位をハイ（Ｈｉｇｈ）にすることで、選択画素の信号を垂直信号線５３に出す。その後、選択画素のＦＤ電位をローに戻す。この操作は１行分の画素に対して同時に行なわれる。

このようにＦＤ電位を制御するためには、１）選択行ＦＤ電位をハイにするときに、ドレイン線５７をハイにし、選択行のリセットトランジスタ３６を通して、そのＦＤ電位をハイにする、２）選択行ＦＤ電位をローに戻すときに、ドレイン線５７をローにし、選択行のリセットトランジスタ３６を通して、そのＦＤ電位をローにする、という動作を行なう。

＜ローカル電圧印加の構成；基本＞
図３は、単位画素３の所定のトランジスタに負電圧などのローカル電圧を印加するための基本構成例を示す図である。ここでは、図２で既出の、各種の駆動バッファ１５０，１５２，１５４を介してローカル電圧を印加する構成例を示している。ただしこれは一例であって、駆動バッファ１５０，１５２，１５４を介することなく、単位画素３を構成するその他の素子の所定の端子にローカル電圧を印加する構成例を採ることもある。

図３（Ａ）に示すように、各駆動バッファ１５０，１５２，１５４は、レベルシフタ１６０と出力バッファ１６１とを有し、レベルシフタ１６０や出力バッファ１６１に、電圧供給部としてのローカル電圧供給部１６２から負電圧などのローカル電圧が供給されるようになっている。

図３（Ｂ）に示すように、出力バッファ１６１は、ＰｃｈＭＯＳトランジスタ（Ｐ−ＭＯＳ）とＮｃｈＭＯＳトランジスタ（Ｎ−ＭＯＳ）の縦続接続構成となっており、Ｐ−ＭＯＳが電源ＶDD側に、Ｎ−ＭＯＳがローカル電圧供給部１６２側に配される。

すなわち、出力バッファ１６１は、Ｐ−ＭＯＳとＮ−ＭＯＳで形成される、いわゆるＣＭＯＳトランジスタによるインバータ回路により構成されている。そして、Ｐ−ＭＯＳのドレイン側に電源電圧ＶDDが接続され、Ｎ−ＭＯＳのソース側にローカル電圧供給部１６２が接続される。また、このインバータ回路の入力端が、レベルシフタ１６０を介して、垂直走査部１４の垂直駆動部１４ｂに接続され、出力端が垂直選択線５２や転送配線５５やリセット配線５６などに接続される。本例では理解を容易にするために、出力バッファ１６１を１段のインバータ回路で構成したが複数段のインバータ回路で構成することもできる。

各駆動バッファ１５０，１５２，１５４は、垂直アドレス設定部１４ａからローレベルがＧＮＤの入力パルスを受け取り、ローレベルが負電圧などのローカル電圧のパルスとして、転送駆動バッファ１５０であれば転送ゲートとしての読出選択用トランジスタ３４のゲート端子に向けて出力する。

ローカル電圧供給部１６２は、一般的なチャージポンプ構成のものや、コイルを用いたチョッパ型のＤＣ−ＤＣコンバータなどの、公知の直流電圧変換回路（いわゆる昇圧回路や降圧回路）を使用することができる。たとえば、ローカル電圧として負電圧を生成する構成とする場合には、電源電圧ＶDDから見て、接地（グランド；ＧＮＤ）電圧を負側に昇圧する回路を用いることができる。

ローカル電圧供給部１６２は、その主要部が各駆動バッファ１５０，１５２，１５４に内蔵されてもよいし、内蔵せずに、図示するように、各駆動バッファ１５０，１５２，１５４の外部にローカル電圧供給部１６２を設けてローカル電圧を駆動バッファ１５０，１５２，１５４の内の所定のものに供給する構成を採ることもできる。内蔵しない場合、ローカル電圧供給部１６２を構成するトランジスタやアンプなどの半導体部品や抵抗素子などは撮像部１０とは別の独立した半導体ＩＣ内に収容され、容量値の大きなコンデンサ（容量）やコイルなどが、外部部品として半導体ＩＣ近傍に配されることになる。

たとえば、負電圧をローカル電圧とする場合、転送ゲートとしての読出選択用トランジスタ３４における暗電流抑制のため、転送駆動バッファ１５０に負電圧を供給する構成を採る。この場合、出力バッファ１６１は、半導体ウェル領域によって分離されて形成される。より詳しくは、Ｐ−ＭＯＳはｎ型半導体ウェル領域内形成され、Ｎ−ＭＯＳはｐ型半導体ウェル領域内に形成される。したがって、ローカル電圧供給部１６２の出力は、出力バッファ１６１のｐ型半導体ウェル領域と、このｐ型半導体ウェル領域内のＮ−ＭＯＳのソース領域に入る。Ｎ−ＭＯＳの閾値は、高く設定される。

このバッファ回路、したがって出力バッファ１６１では、垂直走査部１４側よりパルスの低レベルが入力されたとき、Ｐ−ＭＯＳがオンして出力側の転送配線５５などに電源電圧ＶDDが出力され、パルスの高レベルが入力されたとき、Ｎ−ＭＯＳがオンして出力側の転送配線５５に負電圧が出力される。

＜負電圧駆動の一例＞
図４は、ローレベルが負電圧となるようにトランジスタを駆動する手法を説明する図である。ここでは、特開２００２−２１７３９７号公報に記載のように、４ＴＲ構成の単位画素３において、転送ゲート（転送トランジスタ）としての読出選択用トランジスタ３４にローレベルが負電圧となるパルス信号を供給することで暗電流を低減する構成の場合を示している。なお、ローレベルが負電圧となるパルス信号は、電荷蓄積期間中に、読出選択用トランジスタ３４のゲート電極に負電圧を印加するものである。

ここで、図４（Ａ）は、埋込みフォトダイオードで構成された電荷生成部３２と読出選択用トランジスタ３４に着目した回路を示し、図４（Ｂ）は、その素子断面の構成例を示す。また、図４（Ｃ）は、負電圧印加時の電圧ポテンシャル図を示す。

画素駆動時の詳細なタイミングチャートは図示を割愛するが、重要なことは、電荷蓄積期間に読出選択用トランジスタ（転送トランジスタ）３４の転送ゲート電位が負電位になっていることである。この転送ゲート電位が負電位になると、転送ゲート電圧の振幅が増えるので飽和信号量が増加し、ダイナミックレンジが拡大する。

加えて、他の重要な点として、転送ゲートの負電位の値が、ゲート下にチャネル（本例では正孔のチャネル）が形成されるレベル（ここでは−１．１Ｖ程度）であることである。転送ゲート下に正孔のチャネルを形成することで暗電流を抑制することができる。

すなわち、電荷蓄積期間には光電変換された電荷と同時に暗電流がフォトダイオードに流れ込むが、フォトダイオードとして酸化膜との界面にフォトダイオードの電荷蓄積領域（たとえばｎ型半導体領域）とは反対導電型の領域（たとえばｐ型半導体領域）を形成した、いわゆる埋込みフォトダイオードを用いた場合の主な暗電流の発生源は、転送ゲート下の酸化膜界面である。ここに、転送ゲートを負電位として正孔のチャネルを形成することで、転送特性を劣化させることなく、暗電流を防止することができる。

なお、転送ゲートの負電位の値を−１．１Ｖ程度にするのは一例に過ぎない。詳細については図示を割愛するが、負電位が−０．５Ｖ程度から暗電流の低減効果が発生し、−０．８Ｖ程度以下で暗電流が略０になることが分かっており、転送ゲートに与える負電位としては、−０．５Ｖ以下、好ましくは−０．８以下にするとよい（特開２００２−２１７３９７号公報、特に図９とその説明を参照）。ただし、転送ゲートに過剰な負電位が印加されると、十分な暗電流の低減効果が得られる一方で、トランジスタの信頼性が低下してしまうので、適度な値（典型例としては絶対最大定格を超えない値）に制限するようにする。この点は、負電位に負の温度特性を持たせる場合に特に考慮するとよい。

＜ローカル電圧供給部の構成例；その１＞
図５は、ローカル電圧供給部１６２の第１の構成例を示す図である。ローカル電圧供給部１６２の第１の構成例（第１例のローカル電圧供給部１６２ともいう）は、スイッチド・キャパシタ型のＤＣ−ＤＣコンバータいわゆるチャージポンプ回路を利用した点に特徴を有している。すなわち、図示するように、第１例のローカル電圧供給部１６２は、複数のスイッチング素子を持つチャージポンプスイッチ群３１０と、チャージポンプスイッチ群３１０の出力電圧Ｖout を分割する第１の抵抗素子３２２（抵抗値Ｒ１）および第２の抵抗素子３２４（抵抗値Ｒ２）からなる抵抗分割部３２０と、抵抗分割部３２０に対して基準電圧Ｖrefoutを設定する基準電圧生成部３３０とを備えている。抵抗分割部３２０と基準電圧生成部３３０とで、ローカル電圧供給部１６２が生成した出力電圧Ｖout （ローカル電圧）の大きさを検知する検知部が構成される。

抵抗分割部３２０を構成する各抵抗素子３２２，３２４は、いわゆる外付けのディスクリート部品とすることができるし、積極的に外付け部品とする対応を採ることもある。外付け部品とすることで、出力電圧値やその温度特性を外部調整できる仕様にすることができる。

チャージポンプスイッチ群３１０の２つの容量接続端子ａ，ｂには、電荷を転送あるいは蓄積するポンプ容量３０２が接続され、また、出力電圧Ｖout が出力される出力端子ｃと接地との間には出力容量３０４が接続されている。

基準電圧生成部３３０は、その電源電圧が変化しても、ある一定の基準電圧Ｖrefoutが得られるものとする。たとえば、基準電圧生成部３３０としては、バンドギャップ型基準電圧回路などを用いることができる。基準電圧生成部３３０の電源は外部電源からの電源ＶDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群３１０の出力端子ｃにおける出力電圧Ｖout としてもよい。何れにしても、発生する参照電圧Ｖref0よりも高い電源電圧が要求される。なお、本例において、基準電圧Ｖrefoutは、安定した０以上の電圧値とする。

また、第１例のローカル電圧供給部１６２は、参照電圧Ｖref0を生成する参照電圧生成部３４０と、抵抗分割部３２０により出力電圧Ｖout を分圧したフィードバック電圧ＶFBを反転入力端子（−）に受け、参照電圧生成部３４０からの参照電圧Ｖref0を非反転入力端子（＋）に受け、フィードバック電圧ＶFBと参照電圧Ｖref0の差を増幅もしくは減衰する誤差増幅部（エラーアンプ部）３５０とを備えている。誤差増幅部３５０としては、演算増幅器（オペアンプ）を使用することができる。

参照電圧生成部３４０は、その電源電圧が変化しても、ある一定の参照電圧Ｖref0が得られるものとする。たとえば、参照電圧生成部３４０としては、バンドギャップ型基準電圧回路などを用いることができる。参照電圧生成部３４０の電源は外部電源からの電源ＶDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群３１０の出力端子ｃにおける出力電圧Ｖout としてもよい。何れにしても、発生する参照電圧Ｖref0よりも高い電源電圧が要求される。

なお、誤差増幅部３５０の非反転入力端子（＋）と出力端子との間には、帰還回路網の安定化のための利得位相補正部３８２が設けられている。また、図示しないが、抵抗分割部３２０についても、抵抗分割部３２０の入力側（出力電圧Ｖout 側）と出力側（誤差増幅部３５０側）との間にも、帰還回路網の安定化のための利得位相補正部を設けることができる。

また、第１例のローカル電圧供給部１６２は、誤差増幅部３５０の出力電圧Ｖａあるいは出力電流Ｉａを一方の入力端子ＩＮ１に受けて、直接的または間接的に、チャージポンプスイッチ群３１０にオン／オフ制御信号として供給するスイッチング制御部３６０と、スイッチング制御部３６０の他方の入力端子ＩＮ２に三角波などの所定の周期信号を供給する周期信号生成部３７０とを備えている。

周期信号生成部３７０は、その電源電圧が変化しても、固定された周波数を持つ信号波形をスイッチング制御部３６０に供給する。周期信号生成部３７０としては、たとえば、リング発振回路、非安定マルチバイブレータ回路、ブロッキング発振回路などを利用することができる。周期信号生成部３７０の電源は参照電圧生成部３４０と同様に、外部電源からの電源ＶDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群３１０の出力端子ｃにおける出力電圧Ｖout としてもよい。出力電流やポンプ容量３０２の条件によっては、周期信号生成部３７０は、外部から与えられる電圧や外部に接続される容量値によって発振周波数を調整できるようにすることもできる。

チャージポンプスイッチ群３１０は、４つのスイッチ３１１〜３１４と、インバータ３１６とを有している。スイッチ３１１〜３１４は、たとえば、ＭＯＳＦＥＴやバイポーラトランジスタなどのスイッチ素子により構成することができる。

スイッチ３１１の一方の入出力端子は接地され、スイッチ３１２の一方の入出力端子は出力端子ｃに接続され、スイッチ３１３の一方の入出力端子は電源ＶDDに接続され、スイッチ３１４の一方の入出力端子はスイッチング制御部３６０の一方の制御出力端子Ｏ１に接続され、誤差増幅部３５０の出力電圧Ｖａもしくは出力電流Ｉａに対応した制御ループにおける動作点を示す出力電圧制御信号Ｓout が供給されるようになっている。また、スイッチ３１１，３１２の各他方の入出力端子が容量接続端子ａに接続され、スイッチ３１３，３１４の各他方の入出力端子が容量接続端子ｂに接続されている。

さらに、スイッチ３１１，３１３の各制御端子が、スイッチング制御部３６０の他方の制御出力端子Ｏ２に接続され、連動して制御されるようになっている。また、スイッチ３１２，３１４の各制御端子が、インバータ３１６を介してスイッチング制御部３６０の他方の制御出力端子Ｏ２に接続され、スイッチ３１１，３１３とは逆極性で連動して制御されるようになっている。

詳細な動作タイミングチャートは図示を割愛するが、このようなチャージポンプスイッチ群３１０の接続態様により、スイッチ３１１，３１３がオンでかつスイッチ３１２，３１４がオフ時には図示しない外部電源からポンプ容量３０２に電荷が転送され、ポンプ容量３０２は、容量接続端子ｂ側が正電位（電源ＶDD）、容量接続端子ａ側が負電位（接地）に充電される。その後に、スイッチ３１１，３１３がオフでかつスイッチ３１２，３１４がオンに切り替ることで、ポンプ容量３０２に充電された電荷が出力容量３０４に転送される。このような動作を動作を繰り返すことでチャージポンプスイッチ群３１０の出力端子ｃすなわち出力容量３０４には所定の電圧が現われ、出力容量３０４から電流を負荷に供給することができるようになる。つまり、外部電源から出力容量３０４に電荷が直接転送されることはない。

本例のチャージポンプスイッチ群３１０の各スイッチ３１１〜３１４の接続態様では、ポンプ容量３０２に充電された電荷を出力容量３０４に転送する際に、容量接続端子ｂに誤差増幅部３５０の出力に対応する出力電圧制御信号Ｓout がスイッチ３１４を介して供給されるようになっている。容量接続端子ｂにおいては、出力電圧制御信号Ｓout と電源電圧ＶDDとの間でのスイッチング信号ＣＢとして現われ、出力容量３０４に現れる電圧は負となり、原理的な最大出力可能電圧値は−１×ＶDDとなる。

なお、チャージポンプスイッチ群３１０の構成は、図示した接続態様に限られたものではなく、接続態様を適宜変更することで、出力電圧値を変えることができ、たとえば、最大出力電圧として外部電源の電圧ＶDDの２倍を得ることもできる。

また、スイッチの数は、図示したチャージポンプスイッチ群３１０のように４個に限定されるものではなく、スイッチの数を増やし、それに応じた接続態様とすることで、出力電圧の絶対値の最大値をさらに大きくすることもできる。

誤差増幅部３５０を中心とする全体の制御アンプ構成としては、負帰還回路となっており、参照電圧Ｖref0と出力電圧Ｖout の抵抗分割部３２０による分割電圧（フィードバック電圧ＶFB）が等しくなるように制御されることとなる。つまり、本例のローカル電圧供給部１６２では、誤差増幅部３５０による負帰還制御ループを構成して、常時、出力電圧Ｖout の安定化を図っており、負荷電流変動に対してもある程度追随するようにし、ローカル電圧供給部１６２の後段に、安定化回路を別途設けることを不要にしている。安定化回路を不要化することで、無効消費電力も事実上ゼロにすることができる。

したがって、参照電圧生成部３４０による参照電圧Ｖref0や、基準電圧生成部３３０による基準電圧Ｖrefout、あるいは抵抗分割部３２０による出力電圧Ｖout の分割比を調整することで、出力電流供給能力や出力電圧値を変えることができる。詳細は後述するが、負電圧の設定に温度依存を持たせる手法においては、これら３つの少なくとも何れか１つに着目して、出力電圧に温度特性を持たせるようにする。

なお、参照電圧Ｖref0、基準電圧Ｖrefout、あるいは出力電圧Ｖout の分割比の何れに温度依存を持たせるかによって、得られる効果が異なる。たとえば、参照電圧Ｖref0に温度依存を持たせる手法を採用した場合には、基準電圧Ｖrefoutとしては電源電圧ＶDDを利用することができる。この場合、事実上、基準電圧生成部３３０が不要になるので、システムが簡潔になり、レイアウトを小さくできる。

また、出力電圧Ｖout の分割比に温度依存を持たせる際は、たとえば、抵抗素子３２２，３２４をＩＣに内蔵するのではなく、積極的に外付けのディスクリート部品とすることで、出力電圧値の温度特性を外部抵抗によって自由に調整できるという効果が得られるようになる。２つの抵抗素子３２２，３２４に違った方向の温度特性を持つものを用いることで、両者の差を利用した温度特性の微調整ができるようにもなる。もちろん、基準電圧Ｖrefoutとしては電源電圧ＶDDを利用することができる。

また、参照電圧Ｖref0、基準電圧Ｖrefout、および出力電圧Ｖout の分割比の何れか複数を任意に組み合わせるとともに、それぞれに違った方向の温度特性を持たせることで、両者の差を利用した温度特性の微調整ができるようにもなる。

なお、ここで示したチャージポンプ回路を利用したローカル電圧供給部１６２の構成は一例に過ぎず、様々な変形が可能である（たとえば、特開平６−３５１２２９号公報や、特開平１０−２４８２４０号公報や、特開２００２−１７１７４８号公報などを参照）。

また、チャージポンプ回路を利用したローカル電圧供給部１６２は、充電電荷をポンプ容量３０２に転送していわゆるｎ倍電圧整流に対応するｎ倍電圧昇圧をするもので、比較的小パワーのものに適し、後述するチョッパ型に比べて、小型化や低消費電力化を図る上で都合がよい。

なお、チャージポンプ回路を利用してローカル電圧供給部１６２を構成すると、負電圧が印加されるトランジスタとしては、図５に示すローカル電圧供給部１６２におけるスイッチ３１１，３１２と、図３に示す出力バッファ１６１を構成するＮ−ＭＯＳがある。

＜トランジスタの断面図＞
図６は、負電圧が印加されるスイッチ３１１，３１２や出力バッファ１６１を構成するＮ−ＭＯＳの各トランジスタのデバイス構造を説明する模式図である。図６において、トランジスタのゲートと基板間には、オン時に電源電圧＋｜負電圧｜の電位差、つまり、通常の動作電圧である電源電圧よりも大きな電圧が印加されることになる。このように、通常の動作電圧以上の電圧がトランジスタに印加されることにより、ゲート酸化膜の絶縁耐圧不良の問題が起こり得る。

＜ローカル電圧供給部の構成例；その２＞
図７は、ローカル電圧供給部１６２の第２の構成例を示す図である。ローカル電圧供給部１６２の第２の構成例（第２例のローカル電圧供給部１６２ともいう）は、コイルを用いたチョッパ型（ＰＷＭ制御反転型）のＤＣ−ＤＣコンバータを利用した点に特徴を有している。

すなわち、図示するように、第２例のローカル電圧供給部１６２は、ＭＯＳ−ＦＥＴなどでなるスイッチングトランジスタ４０２と、コイル４０４と、フライホイールダイオード４０６と、出力端子と接地との間に配された出力容量４０８とを備える。スイッチングトランジスタ４０２のソース端子Ｓは電源ＶDDに接続され、ドレイン端子Ｄは、コイル４０４を介して接地（ＧＮＤ）に接続されている。フライホイールダイオード４０６は、カソード端子がスイッチングトランジスタ４０２のドレイン端子Ｄに接続され、アノード端子が出力端子、すなわち出力容量４０８に接続されている。

また、第２例のローカル電圧供給部１６２は、出力電圧Ｖout を分割する第１の抵抗素子４２２（抵抗値Ｒ１）および第２の抵抗素子４２４（抵抗値Ｒ２）からなる抵抗分割部４２０と、抵抗分割部４２０に対して基準電圧Ｖrefoutを設定する基準電圧生成部４３０とを備えている。抵抗分割部４２０は抵抗分割部３２０と、また基準電圧生成部４３０は基準電圧生成部３３０と同様の機能を持つものである。

また、第２例のローカル電圧供給部１６２は、参照電圧Ｖref0を生成する参照電圧生成部４４０と、抵抗分割部３２０により出力電圧Ｖout を分圧したフィードバック電圧ＶFBを非反転入力端子（＋）に受け、参照電圧生成部３４０からの参照電圧Ｖref0を反転入力端子（−）に受け、フィードバック電圧ＶFBと参照電圧Ｖref0の差を増幅もしくは減衰する誤差増幅部（エラーアンプ部）４５０とを備えている。参照電圧生成部４４０は参照電圧生成部３４０と、また誤差増幅部４５０は誤差増幅部３５０と同様の機能を持つものである。

また、第２例のローカル電圧供給部１６２は、誤差増幅部４５０の出力電圧あるいは出力電流を一方の反転入力端子（−）に受けて、直接的または間接的に、スイッチングトランジスタ４０２にオン／オフ制御信号として供給するオンオフ制御部として機能するＰＷＭ（Pulse Width Modulation：パルス幅変調）制御部４６０と、ＰＷＭ制御部４６０の非反転入力端子（＋）に三角波などの所定の周期信号を供給する周期信号生成部４７０と、ＰＷＭ制御部４６０の他方の反転入力端子（−）にソフトスタート機能を含むＤＴＣ（デッドタイムコントロール）信号を供給するＤＴＣ生成部４８０とを備えている。

周期信号生成部４７０は、図示を割愛するが、たとえば、基準電圧生成部４３０からの基準電圧Ｖrefoutに対して分圧機能を果たす３つの抵抗素子の縦続接続回路、この抵抗素子の縦続接続回路の２つの分圧点と生成される周期信号OSC （たとえば三角波）とを比較する２つのコンパレータ、このコンパレータの各出力を受けるＲＳラッチ、電源と接地との間に縦続接続されＲＳラッチの出力で制御されるインバータ、インバータに定電流を供給する電源側および接地側に接続される２つの定電流電源、およびコンデンサなどを含んで構成される。

また、ＤＴＣ生成部４８０は、図示を割愛するが、たとえば、基準電圧生成部４３０からの基準電圧Ｖrefoutに対して分圧機能を果たす２つの抵抗素子の縦続接続回路、抵抗素子の縦続接続回路の分圧点と接地との間に接続されるコンデンサ、および低電圧誤動作防止解除遅延信号の供給を受けて抵抗素子の縦続接続回路の分圧点を制御するスイッチングトランジスタなどを含んで構成される。

ＤＴＣレベルは、２つの抵抗素子による抵抗分割比を調整することで自由に可変することができる。またソフトスタートは、コンデンサの容量値を調整することで自由に可変することができる。２つの抵抗素子やコンデンサは、いわゆる外付けのディスクリート部品とすることができるし、積極的に外付け部品とする対応を採ることもある。外付け部品とすることで、デッドタイムやソフトスタートを外部調整できる仕様にすることができる。

ＰＷＭ制御部４６０は、誤差増幅部４５０の出力と周期信号生成部４７０から供給される三角波などの周期信号OSC と、ＤＴＣ生成部４８０から供給されるソフトスタート機能を含むＤＴＣ電圧とを比較して、デューティ幅を制御してパルス信号を出力するもので、一例としてはコンパレータで構成される。

ＰＷＭ制御部４６０から出力されるデューティ幅が制御されたパルス信号は、出力バッファ４９０を介してスイッチングトランジスタ４０２のゲート端子に供給される。出力バッファ４９０には、デューティ幅が制御されたパルス信号の出力を低電圧誤動作防止信号に基づき制御する機能を含むことができる。

詳細な動作タイミングチャートは図示を割愛するが、このような構成の第２例のローカル電圧供給部１６２は、ＰＷＭ制御によりスイッチングトランジスタ４０２をオン／オフして昇圧動作を行なうＤＣ−ＤＣコンバータとして機能する。この際、ＤＴＣ生成部４８０によるＤＴＣ制御により、パルスの最大デューティ比の変化を抑えて、電源投入時の誤動作を回避するようにしている。

すなわち、スイッチングトランジスタ４０２のオン／オフ期間の比率を可変して供給された電圧を調整した後出力する動作を行なうために、出力電圧Ｖout を抵抗分割部４２０により分圧して得た検出電圧としてのフィードバック電圧ＶFBの参照電圧Ｖref0からの差を増幅して出力する誤差増幅部４５０の出力電圧と、スイッチングトランジスタ４０２のデューティ比の上限値およびソフトスタート時間を決める電圧値を兼ね備えたＤＴＣ電圧値の何れか低い側の電圧と、三角波などの周期信号OSC の電圧値とをＰＷＭ制御部４６０にて比較して、スイッチングトランジスタ４０２をスイッチング制御するＰＷＭ制御技術を採用したチョッパ方式の昇圧型スイッチングレギュレータとしている。

このチョッパ方式の昇圧型スイッチングレギュレータにおいては、ＰＷＭ制御部４６０によりＰＷＭ制御されたパルスにより、スイッチングトランジスタ４０２がオン状態となったときに、入力電圧（本例では電源電圧ＶDD）からコイル４０４にスイッチ電流が流れ、そのコイル４０４にエネルギが溜まり、また、スイッチングトランジスタ４０２がオフ状態になるとコイル４０４に蓄積されているエネルギを保持するような電流がフライホイールダイオード４０６により整流され、その出力を出力容量４０８によって平滑することによって昇圧動作を行なう。

この際、ＰＷＭ方式のスイッチングレギュレータでは、スイッチングトランジスタ４０２の最大のオン時間を決めるべく、最大のパルス幅を決めるために、出力パルスのデューティ比の制限用にデットタイムコントロール電圧（ＤＴＣ電圧）が設定される。

ここで、本構成例では、誤差増幅部４５０とＰＷＭ制御部４６０とを中心とする全体の制御アンプ構成としては、負帰還回路となっており、参照電圧Ｖref0と出力電圧Ｖout の抵抗分割部４２０による分割電圧（フィードバック電圧ＶFB）が等しくなるように制御されることとなる。

したがって、参照電圧生成部４４０による参照電圧Ｖref0や、基準電圧生成部４３０による基準電圧Ｖrefout、あるいは抵抗分割部４２０による出力電圧Ｖout の分割比を調整することで、出力電流供給能力や出力電圧値を変えることができる。

すなわち、出力電圧Ｖout と基準電圧Ｖrefoutとの間で抵抗分割部４２０によって抵抗分割されたフィードバック電圧ＶFBと参照電圧Ｖref0を誤差増幅部４５０にて比較し、出力電圧Ｖout が設定電圧に到達していないときに誤差増幅部４５０の出力電圧Ｖａは上昇する。アンプ出力値Ｖａとスイッチングトランジスタ４０２の最大のオン時間を決めるＤＴＣレベル並びに三角波などの周期信号OSC との比較をＰＷＭ制御部４６０にて行ない、その比較結果であるＰＷＭ信号が出力バッファ４９０を解してスイッチングトランジスタ４０２のゲートを駆動する。ＰＷＭ制御部４６０は、出力電圧Ｖout が設定電圧にある場合には一定の周波数である一定のパルス幅にてスイッチングトランジスタ４０２を駆動する。

ここで、詳細は後述するが、負電圧の設定に温度依存を持たせる手法においては、これら３つの少なくとも何れか１つに着目して、出力電圧に温度特性を持たせるようにする。

なお、第１例の場合と同様に、参照電圧Ｖref0、基準電圧Ｖrefout、あるいは出力電圧Ｖout の分割比の何れに温度依存を持たせるかによって、得られる効果が異なる。たとえば、参照電圧Ｖref0に温度依存を持たせる手法を採用した場合には、基準電圧Ｖrefoutとしては電源電圧ＶDDを利用することができる。この場合、事実上、基準電圧生成部４３０が不要になるので、システムが簡潔になり、レイアウトを小さくできる。

また、出力電圧Ｖout の分割比に温度依存を持たせる際は、たとえば、抵抗素子４２２，４２４をＩＣに内蔵するのではなく、積極的に外付けのディスクリート部品とすることで、出力電圧値の温度特性を外部抵抗によって自由に調整できるという効果が得られるようになる。２つの抵抗素子４２２，４２４に違った方向の温度特性を持つものを用いることで、両者の差を利用した温度特性の微調整ができるようにもなる。もちろん、基準電圧Ｖrefoutとしては電源電圧ＶDDを利用することができる。

また、参照電圧Ｖref0、基準電圧Ｖrefout、および出力電圧Ｖout の分割比の何れか複数を任意に組み合わせるとともに、それぞれに違った方向の温度特性を持たせることで、両者の差を利用した温度特性の微調整ができるようにもなる。

さらに、チョッパ型ＤＣ−ＤＣコンバータを利用した第２例の特徴点として、チャージポンプ回路を利用した構成に比べて、小型化や低消費電力化には向かないが、比較的大パワーのものに適する。

さらに、参照電圧Ｖref0に温度依存を持たせる構成を採用した場合には、ＤＴＣ電圧と温度特性を持たされる出力電圧Ｖout とが追随しないので、出力電圧Ｖout に温度特性を持たせると、ＤＴＣの設定すなわちディティー比の最大値がばらつくのに対して、基準電圧Ｖrefoutに温度依存を持たせる構成を採用した場合には、ＤＴＣ電圧も温度特性を持つ基準電圧Ｖrefoutに追随するので、出力電圧Ｖout に温度特性を持たせても、ディティー比の最大値がばらつかない効果を得ることができる。

また、このような第２例のローカル電圧供給部１６２におけるＤＣ−ＤＣコンバータの特徴としては、三角波などの周期信号OSC の上限値および下限値を決める電圧（ＶＨ，ＶＬ）と、ＤＴＣ電圧を決める電圧を、同一の基準電圧生成部４３０からの３つの抵抗素子の縦続接続回路による抵抗分圧により作ることができるので、周期信号OSC と最大デューティが同期することになり、最大デューティのばらつきを防ぐことができる。

また、低電圧誤動作防止信号での誤動作を防止するために、一定の遅延をもたしている低電圧誤動作防止解除遅延信号を回路の起動信号として用いると、この低電圧誤動作防止解除遅延信号によって、ＤＴＣ電圧に接続されているスイッチングトランジスタがオフされることで電圧が徐々に立ち上がりソフトスタート機能をした後、最大デューティを決める電圧値になる。つまり、三角波などの周期信号OSC の上限下限を決める基準電圧は低電圧誤動作防止解除遅延信号によって制御されないため、低電圧誤動作防止解除遅延信号の前から立ち上がる一方、ＤＴＣ電圧は、低電圧誤動作防止解除遅延信号後に立ちあがり、ソフトスタート期間の後、最大デューティを決める電圧値になる。

なお、ここで示したコイルを利用したチョッパ型のローカル電圧供給部１６２の構成は一例に過ぎず、様々な変形が可能である（たとえば特開２００４−４０８５９号公報などを参照）。

ここで、この第２例のローカル電圧供給部１６２においては、第１例のローカル電圧供給部１６２におけるスイッチ３１１，３１２は存在しないが、依然として、出力バッファ１６１を構成するＮ−ＭＯＳのトランジスタのゲートと基板側に、電源電圧＋｜負電圧｜の電位差、つまり、通常の動作電圧である電源電圧よりも大きな電圧が印加されることになる。このように、通常の動作電圧以上の電圧がトランジスタに印加されることにより、ゲート酸化膜の絶縁耐圧不良の問題が起こり得る。

＜負電圧と暗電流の温度特性との関わり＞
ここで、読出選択用トランジスタ（転送ゲート）３４の負電位の値をゲート下にチャネルが形成されるレベルにすることで暗電流を抑制することができると言ったが、抑制しようとする暗電流は、温度依存性を持っている。したがって、負電位の値を常時一定にする必要はないと考えられる。むしろ、暗電流の温度依存性に合わせて供給するべき負電位の値を調整するようにすれば、過剰な負電位を与えることがなくなるので、暗電流の温度依存性に最適化された負電位を与えつつ、トランジスタの信頼性を向上させることができるようになる。

すなわち、白点の原因の１つとなる暗電流の発生は、温度特性に強く依存することが分かっている（たとえば特開平１−１９６８６４号公報を参照）。よって、暗電流の原因となる暗電子の発生を防ぐための負電圧の印加は、トランジスタの性能劣化効果が大きくなるもの、動作温度が高いほど、その絶対値を大きくすることが重要になってくると考えられる。逆に言えば、動作温度が常温（たとえば２０〜３０度程度）やそれ以下のときなど動作温度が低いとき（纏めて低温時という）には、事実上、暗電流の発生が少ないと考えてよく、高動作温度時に適合させた絶対値の大きな負電圧を低温時に供給することは、暗電流低減に関しては過剰な状態となる一方で、トランジスタの性能劣化効果の方が強くなってしまう。

そこで、本実施形態のローカル電圧供給部１６２としては、負電圧の設定に温度依存を持たせる、つまり、暗電流の温度特性を考慮して最適化した負電圧を出力バッファ１６１に供給する構成を採るようにする。具体的には、暗電流の抑制を行ない、かつゲート酸化膜などトランジスタの信頼性を向上させることを実現するために、高温時には、十分暗電流を抑制できる負電圧（たとえば特開２００２−２１７３９７号公報に記載の−１．１Ｖ）を維持し、常温など、事実上、暗電流が問題とならない動作温度時には負電圧の絶対値を下げる（たとえば−０．８Ｖ）ようにする。

＜参照電圧や基準電圧に温度依存を持たせる手法；第１例＞
図８および図９は、参照電圧Ｖref0や基準電圧Ｖrefoutに温度依存を持たせる手法の第１例を説明する図である。この第１例の手法は、温度特性のない理想的な定電流源と温度依存性のある素子との組合せにより、温度依存性のある素子の出力として、温度依存性のある電圧を得る点に特徴を有している。

先ず、参照電圧生成部３４０，４４０として、図８（Ａ）に示す基本構成のように、温度特性の少ない理想的な理想電流源５１０とトランジスタ５１２の飽和結線を利用したものを用いることにする。理想電流源５１０を電源ＶDD側に配し、トランジスタ５１２は、ドレイン端子を理想電流源５１０に接続し、ソース端子を接地に接続し、ゲート端子とドレイン端子とを接続する。

温度特性の少ない理想的な理想電流源５１０としては、バンドギャップリファレンス電圧と温度特性の無視できる抵抗（１００Ω程度のポリシリコンなど）によって構成されるバンドギャップ型基準電圧回路により実現可能である。

この構成において、理想電流源５１０の出力電流値をＩ１、ゲート効果Ｋ＝Ｗ／Ｌ＊μＣｏｘ、トランジスタ５１２の閾値電圧をＶth、トランジスタ５１２のゲート幅をＷ、トランジスタ５１２のゲート長をＬ、トランジスタ５１２のゲート酸化膜容量をＣｏｘ、トランジスタ５１２の移動度をμとすると、得られる参照電圧Ｖref0の値は、下記式（１）のように表される。なお、チャネル長変調効果は無視する。

ここで、理想電流源５１０による出力電流値Ｉ１を理想的に不変なものとすると、式（１）から、参照電圧Ｖref0の温度特性は、閾値電圧Ｖthとゲート効果Ｋによって変化することが分かる。

一般に、閾値電圧Ｖthの温度特性は負、移動度μも負の温度特性を示す、つまりゲート効果Ｋは負の温度特性を示す。よって、式（１）での第１項は温度に対し減少し、第２項は分母が小さくなるため増加する変化、つまり正の温度特性を示すことになる。この原理により、トランジスタ５１２のサイズ（ゲート幅Ｗおよびゲート長Ｌ）を適正に設定することによって、参照電圧Ｖref0に正または負の温度特性を持たせることができるし、参照電圧Ｖref0を温度依存性のないものとすることもできる。

ここで、“参照電圧Ｖref0に正の温度特性を持たせる”とは、温度上昇とともに電圧値が増加するような温度依存性を持たせることを意味し、逆に、“参照電圧Ｖref0に負の温度特性を持たせる”とは、温度上昇とともに電圧値が低下するような温度依存性を持たせることを意味する。

＜具体例＞
トランジスタ５１２のサイズ（ゲート幅Ｗおよびゲート長Ｌ）を適正に設定することによって、参照電圧Ｖref0に正または負の温度特性を持たせるには、一例として、図９に示すようにするとよい。すなわち、先ず、図９（Ａ）に示すように、閾値電圧Ｖthを０．６Ｖとし、その温度特性が−１．５ｍＶ／°Ｃであり、ゲート効果Ｋが７５μＡ／Ｖ＾２で、Ｘ値（Ｘ value）が−１．８といったデバイス特性を持つプロセスにて実現することとする。ここで、ゲート効果Ｋの値の温度特性は、Ｋｏ（（２７３＋Ｔ）／（２７３＋２３．５））＾ｘ（“＾”はべき乗を示す）と表される。なお、本例でのＫｏは、Ｔ＝２３．５℃でのゲート効果値とする。

このようなデバイス条件において、トランジスタ５１２のサイズを調整することで、図９（Ｂ），（Ｃ）に示すように、正あるいは負の温度特性を持つ基準電圧を実現することがきる。たとえば、ゲート長Ｌを１０μｍ、ゲート幅Ｗを１μｍ、理想電流源５１０の出力電流値Ｉ１すなわちトランジスタ５１２の動作電流値を２μＡとすることで正の温度特性の電圧を実現することができる。また、ゲート長Ｌを１μｍ、ゲート幅Ｗを１０μｍ、理想電流源５１０の出力電流値Ｉ１を２μＡとすることで負の温度特性の電圧を実現することができる。

なお、ここで示したデバイス条件と、それに基づくトランジスタサイズの設定による出力電圧の温度特性の具体例は一例に過ぎず、様々な変形が可能である（たとえば、特許３３４３１６８号公報を参照）。

このように、トランジスタサイズを適正化することで出力電圧（本例では参照電圧Ｖref0）に温度特性を持たせる構成を採用すれば、後述する抵抗素子を用いた構成において、ポリシリコンの抵抗値に温度特性を持たせる構成に比べて、レイアウト面積を小さくできる効果が得られる。すなわち、参照電圧Ｖref0として３Ｖを得ようとした場合、動作電流値を２μＡとするには、抵抗素子として３Ｖ／２μＡ＝１．５ＭΩといった大きな抵抗値が必要になり、このような抵抗値をポリシリコンで実現するには大面積が必要になるが、トランジスタ５１２では、図９（Ｂ）から明らかなように、遙かに小さな面積で済むことになる。

また、参照電圧生成部３４０，４４０として、図８（Ｂ）に示す変形例のように、トランジスタ５１２の代わりに、抵抗素子５１４を使用する構成を採ることもできる。この場合、抵抗素子５１４として、正または負の温度特性を持つものを使用することで、参照電圧Ｖref0に正または負の温度特性を持たせることができる。

一般に、不純物をドープしたポリシリコンはその抵抗値によって温度特性が変化することが分かっている（たとえば特許第３１１３２０２号公報を参照）。たとえば、ポリシリコン層は不純物を含まない場合には非常に高抵抗であり、抵抗素子として用いる場合にはリン（Ｐ）などのＮ型の不純物を添加（ドープ）するとともに、Ｐ型の不純物をイオン注入することにより抵抗値を調整することができる。

ここで、数ｋΩ以上のシート抵抗を用いることで、温度上昇とともに抵抗値が低下するような温度依存性（負の温度特性と称す）を持たすことができ、その結果として、負の温度特性を持った参照電圧Ｖref0を作ることができる。また、抵抗値の小さい（数１０Ω）ポリシリコンを用いることで、温度上昇とともに抵抗値が増加するような温度依存性（正の温度特性と称す）を持たすことができ、その結果として、正の温度特性を持った参照電圧Ｖref0を作ることができる。

なお、抵抗素子５１４をＩＣに内蔵させ、ポリシリコンの抵抗値によって温度特性を変化させるのではなく、いわゆる外付けのディスクリート部品で抵抗素子５１４を構成してもよく、積極的に外付け部品とする対応を採ることもある。外付け部品とすることで、出力電圧値の温度特性を外部抵抗によって自由に調整できるという効果が得られるようになる。

なお、ここでは参照電圧生成部３４０，４４０による参照電圧Ｖref0に温度特性を持たせる手法について説明したが、同様のことは、基準電圧生成部３３０，４３０による基準電圧Ｖrefoutについても適用でき、このような第１例の構成を用いて、基準電圧Ｖrefoutに正または負の温度特性を持たせることもできる。なお、この場合、ボルテージフォロワなどを介して出力するなど、電圧生成部の出力インピーダンスを低くしておくことが望ましい。

＜参照電圧や基準電圧に温度依存を持たせる手法；第２例＞
図１０は、参照電圧Ｖref0や基準電圧Ｖrefoutに温度依存を持たせる手法の第２例を説明する図である。この第２例の手法は、第１例に示した構成を利用して温度依存性を持つ電圧を得るとともに、負帰還アンプの出力電圧として温度依存性を持つ電圧を得る点に特徴を有している。ここでは、基準電圧生成部３３０，４３０について説明する。

具体的には、先ず図８（Ａ）に示したと同様に、基準電圧生成部３３０，４３０は、理想電流源５１０とトランジスタ５１２とを備える。なお、図中に代用例を示すように、図８（Ｂ）に示したと同様に、トランジスタ５１２に代えて抵抗素子５１４を使用することもできる。

加えて、誤差増幅部５２０と、基準電圧Ｖrefoutについてのバッファ機能を持つ出力トランジスタ５２２と、出力トランジスタ５２２の出力電圧である基準電圧Ｖrefoutを分割する第１の抵抗素子５３２（抵抗値Ｒ３）および第２の抵抗素子５３４（抵抗値Ｒ４）からなる抵抗分割部５３０とを備えている。

誤差増幅部５２０は、抵抗分割部５３０により基準電圧Ｖrefout を分圧したフィードバック電圧ＶrefFB を非反転入力端子（＋）に受け、理想電流源５１０およびトランジスタ５１２で生成される基準電圧Ｖref を反転入力端子（−）に受け、フィードバック電圧ＶrefFB と基準電圧Ｖrefの差を増幅もしくは減衰する。

誤差増幅部５２０を中心とする全体の制御アンプ構成としては、負帰還回路となっており、基準電圧Ｖrefと基準電圧Ｖrefout の抵抗分割部５３０による分割電圧（フィードバック電圧ＶrefFB ）が等しくなるように制御され、その結果として、基準電圧Ｖrefout が一定の値に維持されるようにすることとなる。

したがって、出力トランジスタ５２２から出力される基準電圧Ｖrefoutは、負帰還の動作により、下記式（２）のように表される。

よって、基準電圧Ｖrefoutの温度特性は、基準電圧Ｖref の温度特性で決まり、図８（Ａ）に示したトランジスタ５１２のサイズ、または抵抗素子５１４を最適化することで、正または負の温度特性を持つ基準電圧Ｖref とすることができ、このような温度特性を持つ基準電圧Ｖref を利用することで、基準電圧Ｖrefoutとしては、正または負の温度特性を持たせることができる。

なお、基準電圧Ｖref に温度特性がない場合であっても、抵抗分割部５３０による出力電圧Ｖout の分割比を調整することで基準電圧Ｖrefout を分圧したフィードバック電圧ＶrefFB を調整でき、その結果として、基準電圧Ｖrefout を調整することもできる。よって、抵抗分割部５３０を構成する抵抗素子５３２，５３４に正または負の温度特性を持たせることでも、基準電圧Ｖrefoutとしては正または負の温度特性を持たせることができる。

このことは、抵抗分割部３２０や抵抗分割部４２０においても同様であり、基準電圧生成部３３０や参照電圧生成部３４０が温度特性の持たない基準電圧Ｖrefoutや参照電圧Ｖref0を出力する場合に、抵抗分割部３２０を構成する抵抗素子３２２，３２４あるいは抵抗分割部４２０を構成する抵抗素子４２２，４２４に正または負の温度特性を持たせることでも、出力電圧Ｖout としては正または負の温度特性を持たせることができる。

なお、ここでは基準電圧生成部３３０，４３０による基準電圧Ｖrefoutに温度特性を持たせる手法について説明したが、同様のことは、参照電圧生成部３４０，４４０による参照電圧Ｖref0についても適用でき、このような第２例の構成を用いて、参照電圧Ｖref0に正または負の温度特性を持たせることもできる。

＜負電圧の設定に温度依存を持たせる手法＞
図１１は、転送ゲートに与える負電位の温度特性の一例を示す図である。先ず、図５および図７に示したローカル電圧供給部１６２における出力電圧Ｖout について、負電圧の設定に温度依存を持たせる手法について考える。このローカル電圧供給部１６２の構成では、誤差増幅部３５０，４５０は、抵抗分割部３２０，４２０により出力電圧Ｖout を分圧したフィードバック電圧ＶFBと参照電圧Ｖref0とが等しくなるような負帰還によって制御を行なうため、出力電圧Ｖout は、下記式（３）のように表わすことができる。

ここで、誤差増幅部３５０，４５０の参照電圧Ｖref0および基準電圧Ｖrefoutの温度特性をそれぞれ適切に選ぶことで、負の温度特性を持つ出力電圧Ｖout を作成することができる。ここで、“負電圧に負の温度依存を持たせる”とは、温度上昇とともに電圧値が低下する（絶対値としては大きくなる）ような温度依存性を持たせることを意味する。

一例としては、誤差増幅部３５０，４５０の参照電圧Ｖref0に温度特性を持たせることを考える。具体的には、式（３）から分かるように、基準電圧生成部３３０，４３０として、たとえばバンドギャップレファレンス電圧などを利用した温度依存のない理想的な基準電圧Ｖrefoutを生成することにしつつ、参照電圧Ｖref0に負の温度特性を持たせることによって、出力電圧Ｖout に負の温度特性を持たせることができる。

一方、基準電圧Ｖrefoutに温度特性を持たせることでも、負電圧の設定に負の温度依存を持たせることもできる。具体的には、式（３）から分かるように、参照電圧生成部３４０，４４０として、たとえばバンドギャップレファレンス電圧などを利用した温度依存のない理想的な参照電圧Ｖref0を生成することにしつつ、基準電圧Ｖrefoutに正の温度特性を持たせることによって、出力電圧Ｖout に負の温度特性を持たせることができる。

先にも説明したが、転送ゲート（読出選択用トランジスタ３４）においては、負電位の値が−０．５Ｖ程度から暗電流の低減効果が発生し−０．８Ｖ程度以下で暗電流が略０になることが分かっているので、転送ゲートに与える負電位としては、−０．５Ｖ以下、好ましくは−０．８以下にするとよく、さらに負の温度特性を持たせると、図１１に示すように、常温（典型例としては２５°Ｃ）で−０．８Ｖとなり、高温（典型例としては６０°Ｃ）で−１．１Ｖとなるようにする。また、さらに高温（＞６０°Ｃ）とったときには、転送ゲートに−１．１Ｖ−α（典型例としては絶対最大定格を超えない値）以下の過剰な負電位が印加されることがないように、出力電圧Ｖout の値を制限するようにする。

こうすることで、暗電流抑制のために転送ゲートに供給する負電圧の値を、環境変動（本例では動作温度）に合わせて最適化させることができ、かつ、無駄な大きさの印加をしないことから、耐圧不良などを防止でき、トランジスタの信頼性を向上させることができる。

なお、特開２００２−２１７３９７号公報に記載されているように、転送ゲートの負電圧の絶対値が小さくなると飽和信号量が減少する。一般に、飽和信号量は高温で電子のエネルギが高くなることにより転送ゲート下の障壁を飛び越え減少することが分かっている。よって、高温ほど負電圧が低くなる温度特性は、飽和信号量の面からも問題ないと考えられる。

以上説明したように、たとえば、転送ゲートへの負電圧に負の温度特性を持たせることで、暗電流の抑制を行なうとともに、ゲート酸化膜の信頼性を向上させることができる。さらには、常温時の負電圧の絶対値を下げることにより、電圧供給装置による電流供給量が減り、結果として、電源効率を改善する効果を得ることもできる。したがって、チャージポンプ回路を利用した構成など、小パワーの電圧供給装置で済むようになり、全体システムの小型化や低消費電力化を図る上でさらに都合がよくなる。

以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

たとえば、上記実施形態では、ＮＭＯＳより構成されている単位画素で構成されたセンサを一例に説明したが、これに限らず、ＰＭＯＳよりなる画素のものについても、電位関係を反転（電位の正負を逆に）して考えることで、上記実施形態で説明したと同様の作用・効果を享受可能である。もちろん、信号電荷は電子（エレクトロン）に限らず、正孔（ホール）であってもよく、信号電荷が正孔の場合には、転送トランジスタのゲート電圧を正電圧にすることで暗電流が低減されるので、ゲートに与える正電圧に関しては、負の温度依存特性ではなく、正の温度依存特性を持たせるようにする。

また、上記実施形態では、フォトダイオード１個と、トランジスタ４個の画素を例に説明したが、これに限らず、たとえば２個のフォトダイオードと２個の読出選択用トランジスタに対して、リセットトランジスタと増幅用トランジスタは１個ずつで共有するなど、原理的に同じ動作の画素についても同様である。

また、上記実施形態では、４ＴＲ構成の画素における転送ゲート下の暗電流の温度特性に注目したが、たとえばダイナミックレンジを広げる、消費電力を低減する、３ＴＲ構成において飽和シェーディングを改善する（たとえば特開２００４−３２０５９２号公報を参照）など、転送ゲート下の暗電流以外の特性を改善するべく、所定のトランジスタに供給される駆動電圧に関して温度特性を持たせる仕組みとして、上記実施形態で説明した出力電圧Ｖout に温度特性を持たせる仕組みを同様に適用することができる。

また、上記実施形態では、４ＴＲ構成の画素における転送ゲート下の暗電流の温度特性に注目したが、たとえば湿度などの温度以外の環境特性に着目して、その環境特性に応じた最適な出力電圧を設定する仕組みを採ることもできる。

要するに、所定の特性を改善するべくトランジスタの所定の端子などにローカル電圧を供給する構成を採る場合において、ローカル電圧の最適値が温度や湿度などの環境条件に依存する場合に、実働状態の環境条件に適合する電圧値を与えるように、環境依存性を持たせる仕組みを採ればよい。

また、上記実施形態では、光や放射線などの外部から入力される電磁波に対して感応性をするＣＭＯＳ型の固体撮像装置について例示したが、物理量の変化を検知するあらゆるものに、上記実施形態で説明した仕組みを適用でき、光などに限らず、たとえば、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置（特開２００２−７９８４や特開２００１−１２５７３４などを参照）など、その他の物理的な変化を検知する仕組みにおいて、環境特性に応じた最適な出力電圧を設定する仕組みを採ることもできる。

本発明に係る撮像装置の一実施形態であるＣＭＯＳ固体撮像装置の概略構成図である。 単位画素の構成例を示す図である。 ローカル電圧を印加するための基本構成例を示す図である。 ローレベルが負電圧となるようにトランジスタを駆動する手法を説明する図である。 ローカル電圧供給部の第１の構成例を示す図である。 トランジスタのデバイス構造を説明する模式図である。 ローカル電圧供給部の第２の構成例を示す図である。 参照電圧や基準電圧に温度依存を持たせる手法の第１例を説明する図である。 参照電圧や基準電圧に温度依存を持たせる手法の第１例の具体例を説明する図である。 参照電圧や基準電圧に温度依存を持たせる手法の第２例を説明する図である。 転送ゲートに与える負電位の温度特性の一例を示す図である。

符号の説明

１…固体撮像装置、３…単位画素、５…画素信号生成部、７…駆動制御部、１０…撮像部、１２…水平走査部、１４…垂直走査部、１５…垂直制御線、１６…駆動信号操作部、１８…垂直信号線、２０…カラム処理部、２２…カラム信号処理部、３２…電荷生成部、３４…読出選択用トランジスタ、３６…リセットトランジスタ、３８…フローティングディフュージョン、４０…垂直選択用トランジスタ、４２…増幅用トランジスタ、８６…水平信号線、８８…出力回路、１５０…転送駆動バッファ、１５２…リセット駆動バッファ、１５４…選択駆動バッファ、１６０…レベルシフタ、１６１…出力バッファ、１６２…ローカル電圧供給部、３０２…ポンプ容量、３０４…出力容量、３１０…チャージポンプスイッチ群、３１１〜３１４…スイッチ、３２０…抵抗分割部、３３０…基準電圧生成部、３４０…参照電圧生成部、３５０…誤差増幅部、３６０…スイッチング制御部、３７０…周期信号生成部、３８２…利得位相補正部、４０２…スイッチングトランジスタ、４０４…コイル、４０６…フライホイールダイオード、４０８…出力容量、４２０…抵抗分割部、４３０…基準電圧生成部、４４０…参照電圧生成部、４５０…誤差増幅部、４６０…ＰＷＭ制御部、４７０…周期信号生成部、４８０…ＤＴＣ生成部、４９０…出力バッファ、５１０…理想電流源、５１２…トランジスタ、５１４…抵抗素子、５２０…誤差増幅部、５２２…出力トランジスタ、５３０…抵抗分割部

Claims (11)

1. 物理量の変化を検知する複数の検知部とそれぞれの検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された撮像装置における、前記単位構成要素を構成する各種部材の所定の端子に、他の大部分の部材に供給される通常の動作電圧とは異なるローカル電圧を生成して供給する電源供給方法であって、
   実働状態の環境条件に応じた前記ローカル電圧を前記所定の端子に供給する
   ことを特徴とする撮像装置用の電源供給方法。
2. 物理量の変化を検知する複数の検知部とそれぞれの検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを単位構成要素内に含み、当該単位構成要素が所定の順に配された撮像装置であって、
   前記単位構成要素を構成する各種部材の所定の端子に、他の大部分の部材に供給される通常の動作電圧とは異なるローカル電圧を生成して供給するローカル電圧供給部を備え、
   前記ローカル電圧供給部は、前記ローカル電圧を、実働状態の環境条件に応じた値に設定可能に構成されている
   ことを特徴とする撮像装置。
3. 前記ローカル電圧供給部は、
   生成した前記ローカル電圧の大きさを検知する検知部と、
   参照電圧を生成する参照電圧生成部と、
   前記検知部が検知した前記ローカル電圧の大きさと前記参照電圧生成部が生成した前記参照電圧とを比較して、その比較結果に基づいて、前記ローカル電圧の大きさが所定値に維持されるようにする誤差増幅部と
   を含み、
   前記参照電圧生成部が生成する前記参照電圧の大きさを、実働状態の環境条件に応じた値に設定することで、前記ローカル電圧を実働状態の環境条件に応じた値に設定する
   ことを特徴とする請求項２に記載の撮像装置。
4. 前記検知部は、所定の大きさの基準電圧を生成する基準電圧生成部と、生成した前記ローカル電圧と前記基準電圧生成部が生成した前記基準電圧との分割電圧を検知する複数の抵抗素子の縦続接続でなる抵抗分割部とを具備し、
   前記誤差増幅部は前記抵抗分割部により検知される前記分割電圧と前記参照電圧生成部が生成した前記参照電圧とを比較して、その比較結果に基づいて、前記ローカル電圧の大きさを所定値に維持する
   ことを特徴とする請求項３に記載の撮像装置。
5. 前記基準電圧生成部が生成する前記基準電圧の環境変動特性によって、前記ローカル電圧を実働状態の環境条件に応じた値に設定する
   ことを特徴とする請求項４に記載の撮像装置。
6. 前記抵抗素子の環境変動特性によって、前記ローカル電圧を実働状態の環境条件に応じた値に設定可能にされている
   ことを特徴とする請求項４に記載の撮像装置。
7. 前記各電圧生成部は、基準電流を出力する定電流源と、前記定電流源から出力される基準電流で動作するトランジスタとを具備し、
   前記トランジスタのサイズが、前記ローカル電圧を実働状態の環境条件に応じた値に設定可能にされている
   ことを特徴とする請求項３または４に記載の撮像装置。
8. 前記各電圧生成部は、基準電流を出力する定電流源と、前記定電流源から出力される基準電流で動作する抵抗素子とを具備し、
   前記抵抗素子の環境変動特性によって、前記ローカル電圧を実働状態の環境条件に応じた値に設定可能にされている
   ことを特徴とする請求項３または４に記載の撮像装置。
9. 前記各電圧生成部は、生成した電圧を所定の基準電圧と比較し、その比較結果に基づいて生成する電圧の大きさを所定値に維持するように構成されており、
   前記所定の基準電圧の環境変動特性によって、前記ローカル電圧を実働状態の環境条件に応じた値に設定可能にされている
   ことを特徴とする請求項３または４に記載の撮像装置。
10. 前記各電圧生成部は、生成した電圧の分割電圧を検知する複数の抵抗素子の縦続接続でなる抵抗分割部を具備し、前記分割電圧と所定の基準電圧と比較し、その比較結果に基づいて生成する電圧の大きさを所定値に維持するように構成されており、
    前記抵抗素子の環境変動特性によって、前記ローカル電圧を実働状態の環境条件に応じた値に設定可能にされている
    ことを特徴とする請求項３または４に記載の撮像装置。
11. 前記ローカル電圧供給部は、前記ローカル電圧の環境変動特性に一定の制限を掛けることができるように構成されている
    ことを特徴とする請求項２に記載の撮像装置。
    

Images