JP3024595B2 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法

Info

Publication number
JP3024595B2
JP3024595B2 JP9180087A JP18008797A JP3024595B2 JP 3024595 B2 JP3024595 B2 JP 3024595B2 JP 9180087 A JP9180087 A JP 9180087A JP 18008797 A JP18008797 A JP 18008797A JP 3024595 B2 JP3024595 B2 JP 3024595B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
element isolation
relatively thick
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9180087A
Other languages
English (en)
Other versions
JPH1126736A (ja
Inventor
啓介 畑野
康▲隆▼ 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9180087A priority Critical patent/JP3024595B2/ja
Priority to KR1019980026804A priority patent/KR100331903B1/ko
Priority to US09/109,748 priority patent/US6143585A/en
Publication of JPH1126736A publication Critical patent/JPH1126736A/ja
Application granted granted Critical
Publication of JP3024595B2 publication Critical patent/JP3024595B2/ja
Priority to US09/587,804 priority patent/US6469329B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置およ
びその製造方法に関し、特に周辺回路部の比較的厚い絶
縁膜を有する第１の素子分離部と、電荷転送部間、ある
いは電荷転送部と光電変換部間、あるいは光電変換部間
の素子分離部となるセル部の比較的薄い絶縁膜を有する
第２の素子分離部とを有する固体撮像装置およびその製
造方法に関する。
【０００２】
【従来の技術】従来、この種の固体撮像装置は、周辺回
路部の比較的厚い絶縁膜を有する第１の素子分離部と、
電荷転送部間、あるいは電荷転送部と光電変換部間、あ
るいは光電変換部間の素子分離部となるセル部の比較的
薄い絶縁膜を有する第２の素子分離部はそれぞれ別の工
程で形成されていた（例えば、特開昭６２−１５６８６
１参照）。
【０００３】図５は、従来の固体撮像装置における製造
方法の各製造工程に於ける断面図を示したものである。
なお、図中の一点鎖線を境に、左側の領域は周辺回路部
を右側の領域はセル部を示している。
【０００４】まず、Ｐ型半導体基板５０１上に酸化膜５
０２および窒化膜５０３を形成し、所定領域に写真食刻
法により形成したフォトレジスト５０４をマスクにして
酸化膜５０２および窒化膜５０３をエッチング加工し、
さらに、フォトレジスト５０４、窒化膜５０３および酸
化膜５０２をマスクとしてたとえばボロンをイオン注入
することにより周辺回路部の第１の素子分離部となる第
１のＰ+ 型半導体領域５０５を形成する（図５
（ａ））。
【０００５】次いで、フォトレジスト５０４を除去した
後、熱酸化を施すことにより周辺回路部にのみ選択的に
比較的厚い酸化膜５０６をたとえば８００ｎｍの膜厚で
形成する（図５（ｂ））。
【０００６】続いて、窒化膜５０３および酸化膜５０２
を順次除去し、再び熱酸化を施すことにより第２の酸化
膜５１３を形成し、写真食刻法を用いてＰ型半導体基板
と同一導電型の不純物（たとえばボロン）をイオン注入
することによりセル部の電荷転送部間と光電変換部間の
第２の素子分離部となる第２のＰ+ 型半導体領域５０７
を形成する（図５（ｃ））。
【０００７】さらに、Ｐ型半導体基板と反対導電型の不
純物（たとえばリン）をイオン注入することにより光電
変換部５０８と電荷転送部（図示せず）をそれぞれ形成
する（図５（ｄ））。
【０００８】その後、信号電荷を転送するための電極や
層間絶縁膜などを形成し、所望の固体撮像装置が得られ
る。
【０００９】上述したような従来の固体撮像装置では、
周辺回路部には１５Ｖ程度の高い電圧が加わるため、こ
の部分での素子分離特性を得るためには、第１の素子分
離部の形成に用いる不純物の濃度は、比較的高くする必
要がある。また、この第１の素子分離部は比較的厚い絶
縁膜の下に形成されるが、第１の素子分離部の形成に用
いる不純物のイオン注入工程は、ＬＯＣＯＳ法を用いて
比較的厚い絶縁膜を形成する工程の前に行うことが必要
であり、この比較的厚い絶縁膜の工程を経ると、第１の
素子分離部のＰ+ 型不純物の接合が深くなり、高電圧印
加時でも十分な素子分離特性が得られた。
【００１０】一方、セル部には周辺回路部よりも低い電
圧が加わるため、セル部の第２の素子分離部の形成に用
いる不純物の濃度は、周辺回路部の素子分離の不純物の
濃度に比して少なくても良い。また、この上には通常比
較的厚い絶縁膜を形成する必要はない。このため、セル
部の第２の素子分離部の形成は、周辺回路部の第１の素
子分離部の形成とは別の工程で行い、セル部の素子分離
の形成に用いる不純物の導入量を少なくし、第２の素子
分離部の拡張を抑制することで、光電変換部および電荷
転送部の面積を拡大し、感度の増大および電荷転送容量
の増大を図ってきた。
【００１１】
【発明が解決しようとする課題】上述した従来の固体撮
像装置では、周辺回路部にＬＯＣＯＳ法により選択熱酸
化された比較的厚い酸化膜を形成するために、長時間の
熱酸化工程が必要となり、この熱処理工程において、熱
ストレスにより不要電荷の発生サイトとなる結晶欠陥を
誘起し、白キズの発生量を増大させるという問題点があ
った。
【００１２】また、周辺回路部の第１の素子分離部と、
セル部の第２の素子分離部をそれぞれ別の工程で形成し
ているため、製造工程が長くなるという欠点があった。
【００１３】本発明の目的は、周辺回路部の比較的厚い
絶縁膜を形成する際に受ける熱ストレスにより、不要電
荷の発生サイトとなる結晶欠陥の誘起し、白キズを発生
することなく、かつ製造工程が短縮された固体撮像装置
およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明の第１の固体撮像
装置は、周辺回路部の比較的厚い絶縁膜を有する第１の
素子分離部と、電荷転送部間、あるいは電荷転送部と光
電変換部間、あるいは光電変換部間の素子分離部となる
セル部の比較的薄い絶縁膜を有する第２の素子分離部と
を有する固体撮像装置において、前記比較的厚い絶縁膜
が、ＣＶＤ法によって形成された絶縁膜であり、ＣＶＤ
法により形成される成長温度よりも高温度で処理された
第１層の絶縁膜と、この第１層の絶縁膜上に更にＣＶＤ
法により形成された第２の絶縁膜とからなる積層膜であ
る。
【００１５】本発明の第２の固体撮像装置は、周辺回路
部の比較的厚い絶縁膜を有する第１の素子分離部と、電
荷転送部間、あるいは電荷転送部と光電変換部間、ある
いは光電変換部間の素子分離部となるセル部の比較的薄
い絶縁膜を有する固体撮像装置において、前記比較的厚
い絶縁膜が、ＣＶＤ法によって形成された絶縁膜であ
り、表面部分に砒素もしくはリンが導入された絶縁膜で
ある。
【００１６】
【００１７】
【００１８】前記第１の素子分離部と第２の素子分離部
に形成された半導体領域が同一の不純物濃度を有するも
のを含む。
【００１９】周辺回路部の比較的厚い絶縁膜を有する第
１の素子分離部の半導体領域が、前記絶縁膜上に形成さ
れる高融点金属を含む金属、もしくは多結晶配線下の一
部もしくは全ての領域において削除されているものであ
ってよい。
【００２０】本発明の第１の固体撮像装置の製造方法
は、 第１導電型半導体基板上に第１の絶縁膜を形成する
工程と、 前記第１導電型半導体基板の所定の位置に周辺
回路部の第１の素子分離部となる第１導電型半導体領域
を形成する工程と、 セル部の第２の素子分離部となる第
１導電型半導体領域を形成する工程と、 前記第１の絶縁
膜上にＣＶＤ法により周辺回路部の比較的厚い絶縁膜を
形成する工程と、 前記第１導電型半導体基板の所定の位
置の前記比較的厚い絶縁膜を写真食刻法およびウエット
エッチング法により除去する工程と、 前記第１導電型半
導体基板に再び熱処理を施すことによりセル部の比較的
薄い絶縁膜を形成する工程とを有し、前記ＣＶＤ法によ
り比較的厚い絶縁膜を形成する工程が、ＣＶＤ法により
第１層の絶縁膜を形成する工程と、前記第１層の絶縁膜
形成温度よりも高温度で熱処理する工程と、更にＣＶＤ
法により第２層の絶縁膜を形成する工程とからなる。
【００２１】本発明の第２の固体撮像装置の製造方法
は、 第１導電型半導体基板上に第１の絶縁膜を形成する
工程と、 前記第１導電型半導体基板の所定の位置に周辺
回路部の第１の素子分離部となる第１導電型半導体領域
を形成する工程と、 セル部の第２の素子分離部となる第
１導電型半導体領域を形成する工程と、 前記第１の絶縁
上にＣＶＤ法により周辺回路部の比較的厚い絶縁膜を形
成する工程と、 前記第１導電型半導体基板の所定の位置
の前記比較的厚い絶縁膜を写真食刻法およびウエットエ
ッチング法により除去する工程と、 前記第１導電型半導
体基板に再び熱処理を施すことによりセル部の比較的薄
い絶縁膜を形成する工程とを有し、前記ＣＶＤ法により
比較的厚い絶縁膜を形成する工程が、ＣＶＤ法により比
較的厚い絶縁膜を形成する工程と、前記比較的厚い絶縁
膜の表面部分に、イオン注入法により砒素もしくはリン
不純物を導入する工程とからなる。
【００２２】第１の素子分離部となる第１導電型半導体
領域と第２の素子分離部となる第１導電型半導体領域と
が同一工程で形成されているものを含んでもよい。
【００２３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００２４】図１（ａ）、（ｂ）および（ｃ）は本発明
の第１実施形態の固体撮像装置の製造方法の各工程にお
ける縦断面図である。
【００２５】以下各図は、図中の一点鎖線を境として、
左側の領域は固体撮像装置の周辺回路部を、右側の領域
はセル部を示している。
【００２６】この固体撮像装置の製造方法は、まず、Ｐ
型半導体基板１０１上に熱酸化により第１の酸化膜１０
２を約２０ｎｍの厚さで形成したのち、Ｐ型半導体基板
１０１と同一導電型の不純物（例えばボロン）をエネル
ギーが１５０ＫｅＶでドーズ量が１Ｅ１３ｃｍ-2でイオ
ン注入し、周辺回路部の第１の素子分離部のＰ+ 型半導
体領域１０５とセル部の光電変換領域部と電荷転送部間
の第２の素子分離部のＰ+ 型半導体領域１０７を同時に
形成する（図１（ａ））。
【００２７】次いで、ＣＶＤ法による酸化膜を約６００
ｎｍの膜厚で装置全面に被着したのち、ＣＶＤ法による
酸化膜成長温度より高温で熱処理を施す。さらに、必要
領域以外を写真食刻法およびウエットエッチング法によ
り除去することにより、周辺回路部の比較的厚い酸化膜
１０６を形成する（図１（ｂ））。
【００２８】続いて、セル部の第１の酸化膜１０２を除
去し、再び熱酸化を施すことにより第２の酸化膜１１３
を形成し、写真食刻法を用いてＰ型半導体基板１０１と
反対導電型の不純物（例えばリン）をエネルギーが１５
０ＫｅＶでドーズ量が１Ｅ１２ｃｍ-2でイオン注入し、
光電変換部１０８を形成する（図１（ｃ））。ここで、
不純物は砒素であってもよい。
【００２９】その後、信号電荷を転送するための電極や
層間絶縁膜などを形成し、所望の固体撮像装置が得られ
る。
【００３０】上述した本発明の第１の実施形態の固体撮
像装置は、周辺回路部の比較的厚い酸化膜の形成をＣＶ
Ｄ法を用いた酸化膜で形成しているため、長時間の熱処
理工程に起因する白キズの発生を抑止できる。さらに、
周辺回路部の第１の素子分離部とセル部の第２の素子分
離部のＰ+ 型半導体領域を同時に形成することができる
ため、従来の固体撮像装置の製造工程に比べ工程の短縮
がはかれる。ここで、周辺回路部の比較的厚い酸化膜を
形成するために熱酸化工程を用いないので、セル部の第
２の素子分離部のＰ+ 型半導体領域の広がりはほとんど
なく、画素領域の面積が十分にとれ、高い感度が得られ
る。
【００３１】図２（ａ）、（ｂ）、・・・、（ｅ）は、
本発明の第２実施形態の固体撮像装置の製造方法の各工
程における縦断面図である。
【００３２】この固体撮像装置の製造方法は、まず、Ｐ
型半導体基板２０１上にＣＶＤ法による第１の酸化膜２
０２を約２０ｎｍの厚さで形成したのち、Ｐ型半導体基
板２０１と同一導電型の不純物（例えばボロン）をエネ
ルギーが１５０ＫｅＶでドーズ量が１Ｅ１３ｃｍ-2でイ
オン注入し、周辺回路部の第１の素子分離部のＰ+ 型半
導体領域２０５とセル部の光電変換領域間と電荷転送部
間の第２の素子分離部のＰ+ 型半導体領域２０７を同時
に形成する（図２（ａ））。
【００３３】次いで、第１のＣＶＤ法による酸化膜２０
９を約５００ｎｍの膜厚で装置全面に被着したのち、Ｃ
ＶＤ法での酸化膜形成温度以上の温度で熱処理を施す
（図２（ｂ））。
【００３４】次に、第２のＣＶＤ法による酸化膜２１０
を約１００ｎｍの膜厚で装置全面に被着する（図２
（ｃ））。
【００３５】次いで、第１のＣＶＤ酸化膜２０９および
第２のＣＶＤ酸化膜２１０からなる積層膜の必要領域以
外を写真食刻法およびウエットエッチング法により除去
することにより、周辺回路部の比較的厚い酸化膜２０６
を形成する（図２（ｄ））。
【００３６】続いて、セル部の第１の酸化膜２０２を除
去し、再び熱酸化を施すことにより第２の酸化膜２１３
を形成し、写真食刻法を用いてＰ型半導体基板２０１と
反対導電型の不純物（例えばリン）をエネルギーが１５
０ＫｅＶでドーズ量が１Ｅ１２ｃｍ-2でイオン注入し、
光電変換部２０８を形成する（図２（ｅ））。ここで、
不純物は砒素であってもよい。
【００３７】その後、信号電荷を転送するための電極や
層間絶縁膜などを形成し、所望の固体撮像装置が得られ
る。
【００３８】上述した本発明の第２の実施形態の固体撮
像装置は、周辺回路部の比較的厚い酸化膜を熱処理を施
した第１のＣＶＤ酸化膜と、熱処理を施さない第２のＣ
ＶＤ酸化膜の２層の積層膜により構成しているため、ウ
エットエッチングによる酸化膜のパターニングの際に、
積層膜の表面部の横方向エッチングが大きく進行し、周
辺回路部の比較的厚い酸化膜端部に大きなテーパー角を
付けることができる。このため、周辺回路部の比較的厚
い酸化膜端部での配線の段切れが防止できて被覆性が向
上し、エッチング残りによる配線間の短絡が防止できる
という利点がある。
【００３９】図３（ａ）、（ｂ）、・・・、（ｅ）は、
本発明の第３実施形態の固体撮像装置の製造方法の各工
程における縦断面図である。
【００４０】この固体撮像装置の製造方法は、まず、Ｐ
型半導体基板３０１上にＣＶＤ法による第１の酸化膜３
０２を約２０ｎｍの厚さで形成したのち、Ｐ型半導体基
板３０１と同一導電型の不純物（例えばボロン）をエネ
ルギーが１５０ＫｅＶでドーズ量が１×１０13ｃｍ-2で
イオン注入し、周辺回路部の第１の素子分離部のＰ+ 型
半導体領域３０５とセル部の光電変換領域間と電荷転送
部間の第２の素子分離部のＰ+ 型半導体領域３０７を同
時に形成する（図３（ａ））。
【００４１】次いで、ＣＶＤ法による酸化膜３０９を約
６００ｎｍの膜厚で装置全面に被着したのち、ＣＶＤ法
による酸化膜成長温度より高温で熱処理を施す（図３
（ｂ））。
【００４２】次に、砒素を例えばエネルギーが７０Ｋｅ
Ｖでドーズ量が１Ｅ１５ｃｍ-2でイオン注入し砒素注入
層３１０を形成する（図３（ｃ））。ここで砒素に代っ
てリンが使用されることもある。
【００４３】次いで、ＣＶＤ法による酸化膜２０９の必
要領域以外を写真食刻法およびウエットエッチング法に
より除去することにより、周辺回路部の比較的厚い酸化
膜３０６を形成する（図３（ｄ））。
【００４４】続いて、セル部の第１の酸化膜３０２を除
去し、再び熱酸化を施すことにより第２の酸化膜３１３
を形成し、写真食刻法を用いてＰ型半導体基板３０１と
反対導電型の不純物（例えばリン）をエネルギーが１５
０ＫｅＶでドーズ量が１Ｅ１２ｃｍ-2でイオン注入し、
光電変換部３０８を形成する（図３（ｅ））。ここで、
不純物は砒素であってもよい。
【００４５】その後、信号電荷を転送するための電極や
層間絶縁膜などを形成し、所望の固体撮像装置が得られ
る。
【００４６】上述した本発明の第３の実施形態の固体撮
像装置は、周辺回路部の比較的厚い酸化膜の形成に表面
に砒素もしくはリンをイオン注入したＣＶＤ法を用いた
酸化膜で形成しているため、膜の表面部のエッチングレ
ートが高く、ウエットエッチングによる周辺回路部の比
較的厚い酸化膜のパターンニングの隙に、膜の表面部の
横方向エッチングが大きく進行し、周辺回路部の比較的
厚い酸化膜端部に大きなテーパー角を付けることができ
る。このため、周辺回路部の比較的厚い酸化膜端部での
配線の段切れが防止できて被覆性が向上し、エッチング
残りによる配線間の短絡が防止できるという利点があ
る。
【００４７】図４（ａ）、（ｂ）、・・・、（ｄ）は、
本発明の第４実施形態の固体撮像装置の製造方法の各工
程における縦断面図である。
【００４８】この固体撮像装置の製造方法は、まず、Ｐ
型半導体基板４０１上にＣＶＤ法による第１の酸化膜４
０２を約２０ｎｍの厚さで形成したのち、Ｐ型半導体基
板４０１と同一導電型の不純物（例えばボロン）をエネ
ルギーが１５０ＫｅＶでドーズ量が１×１０13ｃｍ-2で
イオン注入し、周辺回路部の第１の素子分離部のＰ+ 型
半導体領域４０５とセル部の光電変換領域間と電荷転送
部間の第２の素子分離部のＰ+ 型半導体領域４０７を同
時に形成する（図４（ａ））。
【００４９】ここで、本実施形態では、周辺回路部の第
１の素子分離部のＰ+ 型半導体領域４０５は、その後に
周辺回路部の比較的厚い酸化膜が形成される領域のうち
一部分にのみ形成されている。その領域は第１の素子分
離部の比較的厚い酸化膜が上に形成されている金属配線
下には形成されないようになっている。ここで、配線は
高融点金属、もしくは多結晶の配線であってもよい。
【００５０】次いで、ＣＶＤ法による酸化膜を約６００
ｎｍの膜厚で装置全面に被着したのち、ＣＶＤ法による
酸化膜成長温度より高温で熱処理を施す。さらに、必要
領域以外をエッチオフすることにより、周辺回路部の比
較的厚い酸化膜４０６を形成する（図４（ｂ））。
【００５１】続いて、セル部の第１の酸化膜４０２を除
去し、再び熱酸化を施すことにより第２の酸化膜４１３
を形成し、写真食刻法を用いてＰ型半導体基板４０１と
反対導電型の不純物（例えばリン）をエネルギーが１５
０ＫｅＶでドーズ量が１Ｅ１２ｃｍ-2でイオン注入し、
光電変換部４０８を形成する（図４（ｃ））。ここで、
不純物は砒素であってもよい。
【００５２】その後、層間絶縁膜４１１を形成し、周辺
回路部の比較的厚い酸化膜上で素子分離４０５を形成し
ていない領域上に配線４１２が形成される（図４
（ｄ））。
【００５３】本発明の第４の実施形態においては、周辺
回路部の配線に電圧が印加された場合に、その下にＰ+
領域が存在しないため、金属等の配線下のＰ型半導体基
板表面を空乏化させることにより配線容量を低減するこ
とができる。この構成をバスライン配線部に適用した場
合、印加したパルスの遅延などを防止することができ、
また、浮遊拡散層部から出力回路部への配線部に適用し
た場合、浮遊拡散容量の低減が可能になる等の良好なデ
バイス特性を得ることができる。
【００５４】上述した各実施形態では、Ｐ型半導体基板
を用いる場合について記述したが、各部の導電型を入れ
替えることによりＮ型半導体基板においても、同様であ
ることは言うまでもない。
【００５５】
【発明の効果】以上説明したように本発明は、周辺回路
部の比較的厚い酸化膜をＣＶＤ法により形成することに
より、長時間の熱処理工程に起因する白キズの発生が防
止でき、また、比較的厚い酸化膜下の第１の素子分離部
とセル部の素子分離を行うための第２の素子分離部を同
一のイオン注入工程により形成することによって、製造
工程の削減ができる効果がある。
【００５６】また、第２、第３の実施形態の発明では、
周辺回路部の比較的厚い酸化膜端部のテーパー角を大き
くすることによって、比較的厚い酸化膜端部での金属配
線などの段切れを防止することができるほか、エッチン
グ残りによる配線間の短絡が防止できる。
【００５７】さらに、第４の実施形態の発明では、周辺
回路部の配線に電圧が印加された場合に、その下にＰ+
領域が存在しないため、金属等の配線下のＰ型半導体基
板表面を空乏化させることにより配線容量を低減するこ
とができる。この構成をバスライン配線部に適用した場
合、印加したパルスの遅延などを防止することができ、
また、浮遊拡散層部から出力回路部への配線部に適用し
た場合、浮遊拡散容量の低減が可能になる等の良好なデ
バイス特性を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）および（ｃ）は本発明の第１実
施形態の固体撮像装置の製造方法の各工程における縦断
面図である。
【図２】（ａ）、（ｂ）、（ｃ）、（ｄ）および（ｅ）
は本発明の第２実施形態の固体撮像装置の製造方法の各
工程における縦断面図である。
【図３】（ａ）、（ｂ）、（ｃ）、（ｄ）および（ｅ）
は本発明の第３実施形態の固体撮像装置の製造方法の各
工程における縦断面図である。
【図４】（ａ）、（ｂ）、（ｃ）、および（ｄ）は本発
明の第４実施形態の固体撮像装置の製造方法の各工程に
おける縦断面図である。
【図５】（ａ）、（ｂ）、（ｃ）、および（ｄ）は固体
撮像装置の従来例の製造方法の各工程における縦断面図
である。
【符号の説明】
１０１、２０１、３０１、４０１ Ｐ型半導体基板 １０２、２０２、３０２、４０２ 第１の酸化膜 １０５、２０５、３０５、４０５ 第１のＰ+ 型半導
体領域 １０６、２０６、３０６、４０６ 比較的厚い酸化膜 １０７、２０７、３０７、４０７ 第２のＰ+ 型半導
体領域 １０８、２０８、３０８、４０８ 光電変換部 １１３、２１３、３１３、４１３ 第２の酸化鉄 ２０９ 第１のＣＶＤ酸化膜 ２１０ 第２のＣＶＤ酸化膜 ３０９ ＣＶＤ酸化膜 ３１０ 砒素注入層 ４１１ 層間絶縁膜 ４１２ 金属配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/14 H01L 27/146

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 周辺回路部の比較的厚い絶縁膜を有する
    第１の素子分離部と、電荷転送部間、あるいは電荷転送
    部と光電変換部間、あるいは光電変換部間の素子分離部
    となるセル部の比較的薄い絶縁膜を有する第２の素子分
    離部とを有する固体撮像装置において、 前記比較的厚い絶縁膜が、ＣＶＤ法によって形成された
    絶縁膜であり、ＣＶＤ法により形成される成長温度より
    も高温度で処理された第１層の絶縁膜と、この第１層の
    絶縁膜上に更にＣＶＤ法により形成された第２層の絶縁
    膜とからなる積層膜であることを特徴とする固体撮像装
    置。
  2. 【請求項２】 周辺回路部の比較的厚い絶縁膜を有する
    第１の素子分離部と、電荷転送部間、あるいは電荷転送
    部と光電変換部間、あるいは光電変換部間の素子分離部
    となるセル部の比較的薄い絶縁膜を有する第２の素子分
    離部とを有する固体撮像装置において、 前記比較的厚い絶縁膜が、ＣＶＤ法によって形成された
    絶縁膜であり、表面部分に砒素もしくはリンが導入され
    た絶縁膜であることを特徴とする固体撮像装置。
  3. 【請求項３】 第１の素子分離部と第２の素子分離部に
    形成された半導体領域が同一の不純物濃度を有する請求
    項１または２に記載の固体撮像装置。
  4. 【請求項４】 周辺回路部の比較的厚い絶縁膜を有する
    第１の素子分離部の半導体領域が、前記絶縁膜上に形成
    される高融点金属を含む金属、もしくは多結晶配線下の
    一部もしくは全ての領域において削除されている請求項
    １ないし３のいずれか１項記載の固体撮像装置。
  5. 【請求項５】 第１導電型半導体基板上に第１の絶縁膜
    を形成する工程と、 前記第１導電型半導体基板の所定の位置に周辺回路部の
    第１の素子分離部となる第１導電型半導体領域を形成す
    る工程と、 セル部の第２の素子分離部となる第１導電型半導体領域
    を形成する工程と、 前記第１の絶縁膜上にＣＶＤ法により周辺回路部の比較
    的厚い絶縁膜を形成する工程と、 前記第１導電型半導体基板の所定の位置の前記比較的厚
    い絶縁膜を写真食刻法およびウエットエッチング法によ
    り除去する工程と、 前記第１導電型半導体基板に再び熱処理を施すことによ
    りセル部の比較的薄い絶縁膜を形成する工程とを有し、 前記ＣＶＤ法により比較的厚い絶縁膜を形成する工程
    が、 ＣＶＤ法により第１層の絶縁膜を形成する工程と、 前記第１層の絶縁膜形成温度よりも高温度で熱処理する
    工程と、 更にＣＶＤ法により第２層の絶縁膜を形成する工程とか
    らなることを特徴とする 固体撮像装置の製造方法。
  6. 【請求項６】 第１導電型半導体基板上に第１の絶縁膜
    を形成する工程と、 前記第１導電型半導体基板の所定の位置に周辺回路部の
    第１の素子分離部となる第１導電型半導体領域を形成す
    る工程と、 セル部の第２の素子分離部となる第１導電型半導体領域
    を形成する工程と、 前記第１の絶縁膜上にＣＶＤ法により周辺回路部の比較
    的厚い絶縁膜を形成する工程と、 前記第１導電型半導体基板の所定の位置の前記比較的厚
    い絶縁膜を写真食刻法およびウエットエッチング法によ
    り除去する工程と、 前記第１導電型半導体基板に再び熱処理を施すことによ
    りセル部の比較的薄い絶縁膜を形成する工程とを有し、 前記ＣＶＤ法により比較的厚い絶縁膜を形成する工程
    が、 ＣＶＤ法により比較的厚い絶縁膜を形成する工程と、 前記比較的厚い絶縁膜の表面部分に、イオン注入法によ
    り砒素もしくはリン不純物を導入する工程とからなるこ
    とを特徴とする 固体撮像装置の製造方法。
  7. 【請求項７】 第１の素子分離部となる第１導電型半導
    体領域と第２の素子分離部となる第１導電型半導体領域
    とが同一工程で形成されている請求項５または６記載の
    固体撮像装置の製造方法。
JP9180087A 1997-07-04 1997-07-04 固体撮像装置およびその製造方法 Expired - Fee Related JP3024595B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9180087A JP3024595B2 (ja) 1997-07-04 1997-07-04 固体撮像装置およびその製造方法
KR1019980026804A KR100331903B1 (ko) 1997-07-04 1998-07-03 고체촬상장치및그제조방법
US09/109,748 US6143585A (en) 1997-07-04 1998-07-06 Method of manufacturing solid state image sensing device
US09/587,804 US6469329B1 (en) 1997-07-04 2000-06-06 Solid state image sensing device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9180087A JP3024595B2 (ja) 1997-07-04 1997-07-04 固体撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1126736A JPH1126736A (ja) 1999-01-29
JP3024595B2 true JP3024595B2 (ja) 2000-03-21

Family

ID=16077229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9180087A Expired - Fee Related JP3024595B2 (ja) 1997-07-04 1997-07-04 固体撮像装置およびその製造方法

Country Status (3)

Country Link
US (2) US6143585A (ja)
JP (1) JP3024595B2 (ja)
KR (1) KR100331903B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036062A (ja) * 1999-07-23 2001-02-09 Sony Corp 固体撮像素子の製造方法および固体撮像素子
KR100332949B1 (ko) 2000-05-23 2002-04-20 윤종용 전자 줌 기능에 적합한 고체 촬상 소자
JP4981216B2 (ja) * 2001-05-22 2012-07-18 キヤノン株式会社 光電変換装置及び撮像装置
JP3737466B2 (ja) * 2002-09-09 2006-01-18 Ｎｅｃエレクトロニクス株式会社 固体撮像装置及びその製造方法
JP4759220B2 (ja) * 2003-12-05 2011-08-31 ルネサスエレクトロニクス株式会社 電荷転送装置およびその製造方法
JP4539176B2 (ja) 2004-05-31 2010-09-08 ソニー株式会社 固体撮像素子及びその製造方法
JP4967237B2 (ja) * 2005-01-28 2012-07-04 パナソニック株式会社 固体撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156861A (ja) * 1985-12-28 1987-07-11 Toshiba Corp 固体撮像装置の製造方法
JPS63205949A (ja) * 1987-02-23 1988-08-25 Sony Corp 半導体装置
US5264374A (en) * 1987-09-04 1993-11-23 Kabushiki Kaisha Toshiba Method of manufacturing a solid state image sensing device
JPH0316123A (ja) * 1989-03-29 1991-01-24 Mitsubishi Electric Corp イオン注入方法およびそれにより製造される半導体装置
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
JPH06160897A (ja) * 1992-11-17 1994-06-07 Hitachi Ltd 液晶表示装置
JPH06326183A (ja) * 1993-03-11 1994-11-25 Nec Corp 半導体装置の製造方法
JP2970307B2 (ja) * 1993-05-17 1999-11-02 日本電気株式会社 固体撮像装置の製造方法
KR970007711B1 (ko) * 1993-05-18 1997-05-15 삼성전자 주식회사 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치
JP3533675B2 (ja) * 1993-07-26 2004-05-31 ソニー株式会社 半導体装置の製造方法
JPH07202160A (ja) * 1993-12-27 1995-08-04 Sony Corp 固体撮像装置及びその製造方法、並びに半導体装置
KR970006269B1 (ko) * 1994-05-03 1997-04-25 엘지반도체 주식회사 전하결합 소자 제조방법
JPH09246514A (ja) * 1996-03-12 1997-09-19 Sharp Corp 増幅型固体撮像装置

Also Published As

Publication number Publication date
US6143585A (en) 2000-11-07
US6469329B1 (en) 2002-10-22
KR19990013587A (ko) 1999-02-25
KR100331903B1 (ko) 2002-05-09
JPH1126736A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
US20070184653A1 (en) Integrated circuit with a very small-sized reading diode
WO2005069377A1 (ja) 固体撮像装置およびその製造方法
JPS63233569A (ja) 半導体装置の製造方法
JP2000040797A (ja) 半導体素子を有する半導体構造体とその形成方法
KR100218849B1 (ko) 고체촬상소자의제조방법
JP2000196060A (ja) 固体撮像装置およびその製造方法
JP3003590B2 (ja) 固体撮像素子およびその製造方法
JP3024595B2 (ja) 固体撮像装置およびその製造方法
JP3796227B2 (ja) 電荷結合素子の製造方法
JP3737466B2 (ja) 固体撮像装置及びその製造方法
US6787754B2 (en) Solid-state image pickup device having improved flatness and method for fabricating the same
JP3148158B2 (ja) 固体撮像装置およびその製造方法
JPH07176714A (ja) 半導体装置の製造方法
JP2936153B2 (ja) 固体撮像素子の製造方法
JP2877656B2 (ja) 固体撮像素子の製造方法
KR970006269B1 (ko) 전하결합 소자 제조방법
JPH01241863A (ja) 固体撮像装置およびその製造方法
KR940022925A (ko) 반도체 장치내의 고립 영역 제조 방법
JPS62224077A (ja) 半導体集積回路装置
JP2826963B2 (ja) 電荷結合素子及びその製造方法
KR0151185B1 (ko) 전하전송장치 및 그 제조방법
JPS62183179A (ja) 半導体集積回路装置の製造方法
JPH07106543A (ja) 固体撮像装置の製造方法
JP3123598B2 (ja) Ｌｓｉ及びその製造方法
JPH0265235A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees