KR970006269B1 - 전하결합 소자 제조방법 - Google Patents

Abstract

내용없음.

Description

전하결합 소자 제조방법

제1도는 일반적인 전하결합 소자 레이아웃도.

제2도는 종래의 전하결합 소자 공정단면도.

제3도는 본 발명의 전하결합 소자 공정단면도.

* 도면의 주요부분에 대한 부호의 설명

11 : 실리콘기판 12 : 웰

13 : 산화막 14 : 질화막

15, 17, 18, 19 : 감광막 16 : 절연막

본 발명은 전하결합 소자(CCD : Charge Coupled Device)에 관한 것으로, 특히 필드(field)영역과 액티브(active)영역 형성시 야기되는 오염원으로 부터 소자동작 영역을 보호하기에 적당하도록 한 전하결합 소자 제조방법에 관한 것이다.

제1도는 일반적인 전하결합 소자의 VCCD(Vertical CCD)영역과 HCCD(Horiz ontal CCD)영역이 만나는 인터페이스 영역의 레이아웃도로써, 일반적인 전하결합 소자는 빛을 수광하여 수광된 빛의 세기에 상응한 영상신호 전하를 생성하는 포토 다이오드(PD)가 매트릭스 형태로 배열되고, 상기 포토 다이오드(PD)에서 생성된 영상신호 전하를 수직방향으로 전송하기 위한 VCCD영역(VCCD)이 상기 포토 다이오드(PD) 사이의 수직방향으로 형성되고, 상기 VCCD영역(VCCD)으로 부터 전송되어온 영상신호 전하를 수평방향으로 전송하기 위한 HCCD영역(HCCD)이 각 VCCD영역(VCCD)끝단에 걸쳐 형성된다.

그리고, 각 포토 다이오드(PD)의 주변부는 VCCD영역(VCCD)쪽으로 트랜스퍼 될 부분을 제외하고 채널스톱층(CST : Channel Stop)이 형성되고, VCCD영역과 HCCD영역이 만나는 인터페이스 부분과 필드영역과 HCCD영역등의 액티브영역 사이에도 채널스톱층(CST)이 형성된다.

그러므로 전하결합 소자(CCD)가 동작하는 액티브영역을 구분하는데 산화막과 질화막을 이용하여 격리(isolation)시켰고, 화소와 화소간을 격리(Channel Stop)시키며 매몰형 CCD(BCCD)를 형성시키는데도 산화막과 질화막 또는 산화막을 이용하여 격리시켰다.

따라서, 액티브영역과 필드영역의 격리와 화소와 화소간의 격리를 별개의 공정으로 진행하여야 한다.

이와 같은 전하결합 소자에서 필드영역과 액티브영역의 종래 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

제2도는 종래의 전하결합 소자 공정단면도로써, 제2도(a)와 같이 n형 실리콘기판(1)에 P형 웰(well)(2)을 형성하고 전면에 산화막(3)과 질화막(4)을 차례로 증착한다.

그리고 제2도(b)와 같이 전면에 감광막(5)을 증착하고 필드영역과 액티브영역을 정의하여 필드영역의 질화막(4)을 선택적으로 제거한다.

그리고 전면에 감광막(5)을 증착하고 필드영역중 필드이온 주입영역을 노광 및 현상공정으로 정의하여 노출된 필드영역의 기판에 필드이온 주입을 실시한 후 제2도(c)와 같이 감광막(5)을 제거하고 상기 질화막(4)을 마스크로 이용하여 열산화공정으로 필드영역에 선택적으로 필드산화막(6)을 성장시킨다.

제2도(d)와 같이 상기 질화막(4)을 제거하고 제2도(e)와 같이 전면에 감광막(7)을 증착하고 노광 및 현상공정으로 액티브영역의 P형 웰(2)내에 채널스톱층(CST)을 정의하고 이를 마스크로 이용하여 채널스톱 이온주입하여 화소와 화소간을 격리시킨다.

계속해서, 제2도(f)와 같이 산화막(3)을 제거하고, 제2도(g)와 같이 매몰형 CCD를 형성하기 위해 이온주입용 완충막으로 산화막(8)을 액티브영역으로 형성한다.

제2도(h)와 같이 전면에 감광막(9)를 증착하고 노광 및 현상공정으로 매몰형 CCD영역을 정의하여 그 영역에 n형 이온을 주입하여 매몰형 CCD 영역(10)을 형성하고 감광막(9)을 제거하므로써 전하결합 소자를 제조하였다.

여기서, 제2도(e)는 제1도의 A-A' 선상 단면도이고, 제2도(f)(g)(h)는 제1도의 B-B' 선상 단면도이다.

그러나 이와 같은 종래의 전하결합 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 필드산화막을 형성시킬 때 고온에서 장시간 산화를 하여야 하므로 산화로 인한 적층결합(Oxidation Induced Stacking Fault : OISF)의 발생으로 인하여 화소결함(White Defect)가 다량생겨 크게 열화된다.

둘째, 초기에 성장시킨 질화막이 필드산화 공정후 제거되고 채널스톱을 형성하므로써 액티브영역이 노출되므로 오염되기 쉽다.

셋째, 초기에 성장된 산화막을 제거하고 새로 산화막을 성장하여 매몰형 CCD영역을 형성하므로 기판 표면이 노출되어 중금속 오염등에 취약해진다.

넷째, 액티브영역과 필드영역간의 격리와 각 화소간의 격리 및 채널영역 형성이 각각 독립적으로 진행되기 때문에 공정이 복잡하다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 기판표면이 대기중에 노출되지 않도록 하고, 각 격리영역 공정을 동시에 진행할 수 있도록 하여 소자의 질을 향상시키고 공정을 단순화 하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 전하결합 소자 제조방법은 제1도전형 반도체기판에 제2도전형 웰을 형성하고 전면에 산화막과 질화막을 차례로 형성하는 제1공정과, 필드영역과 액티브영역을 정의하여 필드영역의 질화막을 선택적으로 제거하고 필드영역에 선택적으로 제2도전형 필드이온 주입을 하는 제2공정과, 전면에 절연막을 증착하고 필드영역에만 남도록 선택적으로 제거하는 제3공정과, 액티브영역에서 화소와 화소간의 격리영역에 선택적으로 채널스톱 이온주입하는 제4공정과, 액티브영역에서 전하전송 영역을 정의하여 선택적으로 제1도전형 이온주입하여 매몰형 전하전송 영역을 형성하는 제5공정을 포함하여 이루어지는데 그 특징이 있다.

이와 같은 본 발명의 전하결합 소자의 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

전하결합 소자의 고품질화를 위해서는 화소결함을 극소화시켜야 하는데 이를 위해서는 OISF를 억제하여야 하며, 이를 구현하려면 고온장시간의 열공정을 가능한 한 줄여야 한다.

또한, 중금속 오염을 최소화 하여야 하며 이를 위해 중금속의 함유량이 적은 감광막등의 선택이 필요하며 공정중에서는 기판표면이 노출되는 것을 피하여야 한다.

이와 같은 조건들을 염두하여 고품질화 공정의 단순화를 이루기 위한 본 발명의 전하결합 소자의 제조방법은 다음과 같다.

제3도는 본 발명의 전하결합 소자 공정단면도로써, 제3도(a)와 같이 n형 실리콘 기판(11)에 P형 웰(12)을 형성하고 전면에 산화막(13)과 질화막(14)을 차례로 증착한다.

제3도(b)와 같이 필드영역과 액티브영역을 정의하여 필드영역의 질화막(14)을 선택적으로 제거한 뒤, 제3도(c)와 같이 전면에 제1감광막(15)을 증착하고 노광 및 현상공정으로 필드영역중 필드이온 주입을 정의하여 기판과 반대 도전형인 P형 이온을 주입한다.

제3도(d)와 같이 제1감광막(15)을 제거하고 전면에 고온저압 절연막(High-temperature Low-pressure Dielectric : HLD)(16)을 증착하고 열처리(anneal)한 후 제2감광막(17)을 증착하고 노광 및 현상하여 필드영역을 마스킹한다.

그리고 제3도(e)와 같이 액티브영역의 고온저압 절연막(16)을 선택적으로 제거한다.

이때 질화막(14)이 에치스토퍼(Etch Stopper)역할을 하게 되므로 액티브영역이 안전하게 보호된다.

제3도(f)와 같이 제2감광막(17)을 제거하고 다시 전면에 제3감광막(18)을 증착한 다음 노광 및 현상공정으로 화소와 화소간의 격리영역을 정의하여 질화막(14)을 선택적으로 제거한 후 기판(11)에 채널스톱(CST) 이온주입을 실시한다.

여기서, 질화막(14)을 제거하지 않고 질화막(14)의 두께를 고려하여 이온주입 에너지를 더 크게 하여 채널스톱 이온주입을 할 수도 있다.

제3도(g)와 같이 상기 제3감광막(18)을 제거한 다음 또 다시 제4감광막(19)을 증착하고 노광 및 현상공정으로 매몰형 전하전송 영역(BCCD)을 정의한다.

그리고, 매몰형 전하전송 영역(BCCD)상의 질화막(14)을 화학적 건식에칭(CDE : Chamical Dry Etching)으로 제거하고 매몰형 전하전송 영역(BCCD) 형성을 위한 n형 이온을 주입한다.

여기서, CDE법으로 질화막을 제거하므로 전하전송 영역의 데미지(damage)는 최소화되고, 질화막을 제거하지 않은 상태에서 질화막의 두께를 고려하여 이온주입 에너지를 더 크게 하여 주입하여도 된다.

제3도(h)와 같이 제4감광막(19)을 제거하고 인산으로 잔류된 질화막(14)을 모수 습식에칭하여 필드영역 및 액티브영역을 형성하고 매몰형 전하전송 영역(BCCD) 및 채널스톱층도 형성한다.

이상에서 설명한 바와 같은 본 발명의 전하결합 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.

첫째, 고온저압 절연막을 필드산화막으로 사용함으로써 고온장시간의 산화공정이 필요하지 않으므로써 산화로 인한 적층결함(OISF)을 방지할 수 있으며 그에 따른 화소결함을 줄일 수 있다.

둘째, 필드형성시 질화막을 이용하여 에칭스톱(Etching Stop)되므로 액티브영역에 산화막의 국부적과다식각으로 인한 미세결함(거칠어짐) 발생을 막을 수 있어 소자의 동작특성을 향상시킬 수 있고 습식식각의 공정마진(margin)을 크게할 수 있다.

셋째, 채널스톱층 형성시 표면 노출없이 감광막으로 채널스톱 영역을 정의하여 이온주입 함으로써 감광막 증착 및 제거시의 오염을 방지할 수 있다.

넷째, 매몰층 전하전송 영역 형성시 기판의 표면노출이 없으므로 동작특성을 향상시킬 수 있다.

다섯째, 상술한 바와 같은 공정으로 진행되므로 화소결함이 직접 감지되는 수광부도 표면노출이 되지 않고 보호된다.

Claims (5)

1. 제1도전형 반도체기판에 제2도전형 웰을 형성하고 전면에 산화막과 질화막을 차례로 형성하는 제1공정과, 필드영역과 액티브영역을 정의하여 필드영역의 질화막을 선택적으로 제거하고 필드영역에 선택적으로 제2도전형 필드이온 주입을 하는 제2공정과, 전면에 절연막을 증착하고 필드영역에만 남도록 선택적으로 제거하는 제3공정과, 액티브영역에서 화소와 화소간의 격리영역에 선택적으로 채널스톱 이온주입하는 제4공정과, 액티브영역에서 전하전송 영역을 정의하여 선택적으로 제1도전형 이온주입하여 매몰형 전하전송 영역을 형성하는 제5공정을 포함하여 이루어짐을 특징으로 하는 전하결합 소자 제조방법.
2. 제1항에 있어서, 제4공정의 선택적 채널이온 주입시 격리영역의 질화막을 제거하고 선택적 채널이온 주입함을 특징으로 하는 전하결합 소자 제조방법.
3. 제1항에 있어서, 제5공정의 매몰형 전하전송 영역 형성시 전하전송 영역의 질화막을 선택적으로 제거한 다음 이온주입하여 형성함을 특징으로 하는 전하결합 소자 제조방법.
4. 제1항에 있어서, 제3공정의 절연막을 고온저압 절연막으로 형성함을 특징으로 하는 전하결합 소자 제조방법.
5. 제1항 또는 제4항에 있어서, 절연막을 열처리한 뒤 선택적으로 제거함을 특징으로 하는 전하결합 소자 제조방법.