KR100664467B1 - 고체 촬상 장치의 제조 방법 - Google Patents

고체 촬상 장치의 제조 방법 Download PDF

Info

Publication number
KR100664467B1
KR100664467B1 KR1020050014925A KR20050014925A KR100664467B1 KR 100664467 B1 KR100664467 B1 KR 100664467B1 KR 1020050014925 A KR1020050014925 A KR 1020050014925A KR 20050014925 A KR20050014925 A KR 20050014925A KR 100664467 B1 KR100664467 B1 KR 100664467B1
Authority
KR
South Korea
Prior art keywords
gate insulating
film
photoresist
insulating film
forming
Prior art date
Application number
KR1020050014925A
Other languages
English (en)
Other versions
KR20060043131A (ko
Inventor
도루 야마다
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060043131A publication Critical patent/KR20060043131A/ko
Application granted granted Critical
Publication of KR100664467B1 publication Critical patent/KR100664467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F11/00—Control or safety arrangements
    • F24F11/30—Control or safety arrangements for purposes related to the operation of the system, e.g. for safety or monitoring
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F11/00—Control or safety arrangements
    • F24F11/62—Control or safety arrangements characterised by the type of control or by internal processing, e.g. using fuzzy logic, adaptive control or estimation of values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Fuzzy Systems (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

먼저, 반도체 기판(1) 상의 전하 전송부가 형성되는 영역에, 제1 게이트 절연막(6)을 형성하고, 그 위에 보호막(7)을 형성해 둔다. 보호막(7) 상에 전송 채널 형성용 포토레지스트(8)를 형성하고, 전송 채널 형성용 포토레지스트의 일부를 패터닝 제거한다. 다음에, 전송 채널 형성용 포토레지스트(8)를 마스크로 하여, 불순물을 이온 주입하고, 제1 게이트 절연막(6)의 하층에 전송 채널(9)을 형성한다. 다음에, 전송 채널 형성용 포토레지스트(8)를 제거하고, 보호막(7) 상에 제2 게이트 절연막(10)을 형성한다. 그 후, 전송 전극(11)을 형성한다.

Description

고체 촬상 장치의 제조 방법{METHOD FOR MANUFACTURING SOLID-STATE IMAGING DEVICE}
도 1은 본 발명의 실시 형태 1의 고체 촬상 장치의 제조 방법을 공정마다 도시하는 단면도로, 도 1(a)∼(d)는 주요 일련의 공정을 각각 도시한다.
도 2는 본 발명의 실시 형태 1의 고체 촬상 장치의 제조 방법을 공정마다 도시하는 단면도로, 도 2(e)∼(h)는 도 1(d)에 도시하는 공정후의 일련의 주요 공정을 각각 도시한다.
도 3은 본 발명의 실시 형태 2의 고체 촬상 장치의 제조 방법을 공정마다 도시하는 단면도로, 도 3(a) 및 (b)는 주요 일련의 공정을 각각 도시한다.
도 4는 본 발명의 실시 형태 3의 고체 촬상 장치의 제조 방법을 공정마다 도시하는 단면도로, 도 4(a)∼(c)는 주요 일련의 공정을 각각 도시한다.
도 5는 본 발명의 실시 형태 3의 고체 촬상 장치의 제조 방법을 공정마다 도시하는 단면도로, 도 5(d)∼(f)는 도 4(c)에 도시하는 공정후의 일련의 주요 공정을 각각 도시한다.
도 6은 종래부터의 고체 촬상 장치의 구성을 개략적으로 도시하는 구성도이다.
도 7은 도 6에 도시하는 고체 촬상 장치의 화소 구성을 확대하여 도시하는 도면이다.
도 8은 종래의 고체 촬상 장치의 제조 방법을 도시하는 단면도로, 도 8(a)∼도 8(d)는 일련의 주요 공정을 각각 도시한다.
도 9는 종래의 고체 촬상 장치의 제조 방법을 도시하는 단면도로, 도 9(e)∼(g)는 도 8(d)에 도시하는 공정후의 일련의 공정을 각각 도시한다.
<부호의 설명>
1 : 반도체 기판 2 : p형 웰
3 : 보호 산화막 4 : p형 영역 형성용 포토레지스트
5 : p형 영역(제2 도전형 영역)
6 : 제1 게이트 절연막(실리콘 산화막)
7 : 보호막(실리콘 질화막) 8 : 전송 채널 형성용 포토레지스트
9 : n형(제1 도전형)의 전송 채널
10 : 제2 게이트 절연막(실리콘 질화막)
11 : 전송 전극
본 발명은 고체 촬상 장치의 제조 방법, 특히, 고체 촬상 장치를 구성하는 전하 전송 장치의 제조 방법에 관한 것이다.
최근, 디지털 카메라나 디지털 무비 카메라, 나아가 카메라 부착 휴대 전화 의 급속한 보급에 의해, 고체 촬상 장치의 수요가 급속하게 신장하고 있다. 도 6은 종래부터의 고체 촬상 장치의 구성을 개략적으로 도시하는 구성도이다. 도 7은 도 6에 도시하는 고체 촬상 장치의 화소의 구성을 확대하여 도시하는 도면이다.
도 6에 도시하는 바와 같이, 고체 촬상 장치는 실리콘 기판(71) 상의 수광(受光) 영역(70)에 복수의 화소(72)를 매트릭스 형상으로 배치하여 형성되어 있다. 또한, 도 6에 도시하는 고체 촬상 장치는 인터라인 전송을 채용하고 있고, 각 화소(72)는 수직 CCD(charge coupled device)(73)와 포토다이오드(74)를 구비하고 있다.
또한, 최종행의 수직 CCD(73)에 인접하여 수평 CCD(88)가 형성되어 있다. 수평 CCD(88)의 출력단에는 출력 증폭기(86)가 설치되어 있다. 수직 CCD(73) 및 수평 CCD(88)는 전하 전송 장치로서 기능한다.
도 7에 도시하는 바와 같이, 수직 CCD(73)는 n형 채널(78), 제1 전송 전극(79), 및 제2 전송 전극(80)에 의해서 형성되어 있다. 포토다이오드(74)는 n형 영역(광전 변환부)(75)에 의해서 형성되어 있다.
또한, n형 채널(78)과 n형 영역(75)과의 사이에는 p-형 영역(독출부)(77)이 형성되어 있다. n형 영역(75)에서 광전 변환된 신호 전하는, p-형 영역(77)에 의해서 n형 채널(78)로 독출된다. 또한, n형 영역(75)의 주변의 p-형 영역(77) 이외에는, 소자 분리로서 기능하는 p형 영역(76)이 형성되어 있다. 또한, 제1 전송 전극(79) 및 제2 전송 전극(80)은 n형 채널(78), p-형 영역(77) 및 p형 영역(76)의 상면에 형성되어 있고, 도 7에서는 해칭에 의해 표시하고 있다.
도 6 및 도 7에 도시하는 고체 촬상 장치의 동작에 대해서 설명한다. 먼저, 수광 영역(70)에 광학 이미지가 결상되면, 각 포토다이오드(74)에서 광전 변환이 행해져, 광의 세기와 시간에 따라 신호 전하가 축적된다. 이 때, 제2 전송 전극(80)에 하이레벨 전압(10V∼15V)이 인가되면, 각 포토다이오드(74)에 축적된 신호 전하는, p-형 영역(독출부)(77)을 통해 수직 CCD(73)에 전송된다.
다음에, 제1 전송 전극(79) 및 제2 전송 전극(80)에, 미들 레벨 전압(0V)과 로우 레벨 전압(-5V∼-10V)을 교대로 인가하면, 신호 전하는, 수직 CCD(73)로부터 수평 CCD(88)로 전송된다.
그 후, 수평 CCD(75)에, 하이 레벨 전압(2V∼5V)과 로우 레벨 전압(0V)을 교대로 인가하면, 신호 전하는, 수평 CCD(75)로부터 출력 증폭기(86)로 전송된다. 출력 증폭기(86)는, 신호 전하를 전압으로 변환하여, 외부에 신호 전압을 출력한다.
이와 같이, 고체 촬상 장치에 있어서, 포토다이오드(74)에 의해서 축적된 신호 전하는, 수직 CCD(73)에 의해서 전송되고, 그 후, 수평 CCD(88)에 의해서 외부로 출력된다. 고체 촬상 장치의 고 성능화 및 고 화소화를 도모하기 위해서는, 특히 수직 CCD(73)에서의 전송 특성이나 포화 특성이 중요해진다.
다음에, 도 8 및 도 9를 이용해, 도 6 및 도 7에 도시하는 고체 촬상 장치, 특히 수직 CCD(73)의 제조 방법에 대해서 설명한다(예를 들면, 일본국 특개소 58-86770호 공보 참조). 도 8 및 도 9는, 종래의 고체 촬상 장치의 제조 방법을 도시하는 단면도이다. 도 8(a)∼도 8(d)은 일련의 주요 공정을 각각 도시하고, 도 9(e)∼(g)는 도 8(d)에 도시하는 공정후의 일련의 공정을 각각 도시한다.
또한, 도 8(a)∼도 9(g)는 도 7 중의 절단선 A-A'에 따라 절단해 얻어지는 단면 구조의 제조 공정을 도시한다. 또한, 도 8(a), (b), (d) 및 도 9(e)에서는, 단면도와 함께, 실리콘 기판(71)의 깊이 방향의 불순물 분포를 나타내는 도면도 도시하고 있다.
먼저, 도 8(a)에 도시하는 바와 같이, n형 실리콘 기판(이하, 「n형 기판」이라고 한다)(71) 상에, 열 산화법 등에 의해 보호 산화막(81)(막 두께: 20㎚)을 형성한다. 또한, 보호 산화막(81) 상에 포토레지스트(도시하지 않음)를 형성하고, p형 웰(82)이 형성되는 영역과 겹쳐지는 포토레지스트의 일부를 제거한다. 그 후, 예를 들면, 붕소(B) 등의 p형 불순물을 이온 주입함으로써, p형 웰(82)이 형성된다.
다음에, 도 8(a)에서 형성한 포토레지스트를 완전히 제거한다. 그 후, 도 8 (b)에 도시하는 바와 같이, 보호 산화막(81) 상에 포토레지스트(83)를 형성하고, p형 영역(76)이 형성되는 영역과 겹쳐치는 포토레지스트(83)의 일부를 제거한다. 그 후, 예를 들면, 붕소(B) 등의 p형 불순물을 이온 주입한다. 이에 따라, p형 웰(82)보다도 얕은 영역에 p형 영역(76)(도 7 참조)이 형성된다.
다음에, 도 8(c)에 도시하는 바와 같이, 포토레지스트(83)를 완전히 제거한 후, 보호 산화막(81)도 완전히 제거한다. 보호 산화막(81)의 제거는, 예를 들면, 플루오르산을 주성분으로 하는 에칭 용액 등을 이용한 습식 에칭에 의해서 행한다.
다음에, 도 8(d)에 도시하는 바와 같이, n형 기판(71) 상에, 열 산화법 등에 의해 제1 게이트 절연막(실리콘 산화막)(84)을 형성한다. 또한, 이 때, 도 8(d)에서 알 수 있듯이, 제1 게이트 절연막(84)을 형성하기 위한 고온 열처리에 의해 p형 영역(76)이 확산된다. 따라서, 후술의 n형 채널(도 9(e) 참조)의 실효적인 채널폭은 축소된다.
다음에, 도 9(e)에 도시하는 바와 같이, 제1 게이트 절연막(84) 상에 포토레지스트(85)를 형성하고, n형 채널(전송 채널)(78)을 형성하는 영역과 겹쳐치는 포토레지스트(85)의 일부를 제거한다. 그 후, 인(P)이나 비소(As) 등의 n형 불순물을 이온 주입한다. 이에 따라, n형 채널(78)(도 7 참조)이 형성된다.
다음에, 도 9(f)에 도시하는 바와 같이, 포토레지스트(85)를 완전히 제거한다. 포토레지스트(85)의 제거는, 예를 들면, 황산 및 과산화수소수, 또는 암모니아 및 과산화수소수를 주성분으로 하는 포토레지스트 제거액을 이용해 행해진다.
그 후, 도 9(g)에 도시하는 바와같이, 제1 게이트 절연막(84) 상에 제2 게이트 절연막(실리콘 질화막)(87)을 형성하고, 그 위에 제1 전송 전극(79)(도7 참조)을 형성한다. 이렇게 하여, 도 6 및 도 7에 도시한 수직 CCD(73)가 완성된다.
또한, Albert J.P. Theuwissen, 「Solid-State Imaging with Charge-Coupled Devices」, SOLID-STATE SCIENCE AND TECHNOLOGYLIBRARY, 1995년, p.320-327에는, n형 채널(78)을 형성한 후에, 제1 게이트 절연막(84)을 형성하는 예가 개시되어 있다. 이에 대해, 도 8 및 도 9에 도시하는 제조 방법에서는, 상술과 같이 제1 게이트 절연막(84)의 형성후에 n형 채널(78)이 형성된다(도 8(d) 및 도 9(e) 참조).
이 때문에, 도 8 및 도 9에 도시하는 제조 방법에 의하면, 제1 게이트 절연막(84)의 형성 공정에서의 고온 열처리에 의해서, n형 불순물이 외부로 확산되거나, 제1 게이트 절연막(84)으로 흡출되는 경우가 거의 발생하지 않는다. 따라서, n형 채널(78)에서의 포화 전하량의 감소가 억제되고, 또한, n형 채널(78)에서 결정 결함의 발생도 적어진다. 이 때문에, 국소적인 암전류 증가에 의한 백선(白線) 불량의 발생도 억제된다.
그러나, 도 9(f)에 도시하는 공정에서 포토레지스트(85)의 제거에 이용하는 포토레지스트 제거액은, 실리콘 산화막을 침식하는 성질을 갖고 있다. 이 때문에, 도 9(f)에서 도시하는 바와 같이, 포토레지스트(85)의 제거 처리에 의해서, 제1 게이트 절연막(84)에 막 줄어듬이 발생해 버린다. 구체적으로, 1회의 포토레지스트 제거에 의한 제1 게이트 절연막(84)의 막 줄어듬량은 포토레지스트 제거액의 조건에도 영향을 받지만, 약 1㎚이다.
또한, 공정상의 문제에 의해, 포토레지스트 공정을 다시 실시하는 경우가 있다. 또한, 별도의 불순물의 이온 주입을 하기 위해서, 포토레지스트 공정을 추가하는 경우도 있다. 이들의 경우, 포토레지스트의 제거를 행한 회수만큼 제1 게이트 절연막(84)의 막 줄어듬은 한층 더 진행된다.
이러한 제1 게이트 절연막(84)의 막 줄어듬이 발생하면, 게이트 절연막 전체에서의 막 두께 제어가 곤란하게 될뿐만 아니라, 막 두께 편차가 커진다. 이 결과, 수직 CCD(73)에서의 전송 특성 및 포화 특성에 악영향이 미치게 되어, 고체 촬 상 장치에 의해서 얻어지는 화상의 질이 저하되어 버린다.
본 발명의 목적은, 상기 문제를 해소하고, 게이트 절연막의 막 줄어듬을 억제할 수 있는 고체 촬상 장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위해서 본 발명의 고체 촬상 장치의 제조 방법은 포토다이오드와 전하 전송부가 형성된 반도체 기판을 가지고, 또한, 상기 전하 전송부에는 전송 채널이 형성되는 고체 촬상 장치의 제조 방법으로서, (a) 상기 반도체 기판상의 상기 전하 전송부가 형성되는 영역에, 제1 게이트 절연막을 형성하는 공정과, (b) 상기 제1 게이트 절연막 상에 보호막을 형성하는 공정과, (c) 상기 보호막상에 전송 채널 형성용의 포토레지스트를 형성하고, 상기 전송 채널이 형성되는 영역과 겹쳐치는 상기 전송 채널 형성용 포토레지스트의 일부를 제거하는 공정과, (d) 상기 전송 채널 형성용의 포토레지스트를 마스크로 하여, 불순물을 이온 주입하고, 상기 제1 게이트 절연막의 하층에 상기 전송 채널을 형성하는 공정과, (e) 상기 전송 채널 형성용의 포토레지스트를 제거하는 공정과, (f) 상기 (e) 공정의 종료후에, 상기 보호막상에 제2 게이트 절연막을 형성하는 공정을 적어도 가지는 것을 특징으로 한다.
이상과 같이, 본 발명의 고체 촬상 장치의 제조 방법에 의하면, 제1 게이트 절연막 상에 보호막이 형성되고, 이 보호막 상에, 전송 채널 형성용의 포토레지스트가 형성된다. 따라서, 포토레지스트를 에칭 제거하는 공정에서, 제1 게이트 절연막은 보호막에 의해서 레지스트 제거액으로부터 보호된다. 이 때문에, 제1 게이 트 절연막의 막 줄어듬이 억제되기 때문에, 게이트 절연막 전체에서의 막 두께 제어가 용이해지고, 또한 막 두께 편차가 작아진다. 결과적으로, 고체 촬상 장치의 전하 전송부(전하 전송 장치)에 있어서의 포화 특성 및 전송 특성을 안정시키고, 더욱 향상시킬 수 있다.
<발명을 실시하기 위한 최선의 형태>
상기 본 발명의 고체 촬상 장치의 제조 방법에 있어서는, 상기 (e) 공정에서, 상기 전송 채널 형성용 포토레지스트를 제거한 후, 다시, 상기 보호막을 제거하고, 상기 (f) 공정에서, 상기 제1 게이트 절연막 상에 상기 제2 게이트 절연막을 형성하는 양태로 할 수도 있다. 이 양태에 있어서는, 상기 보호막에 대한 에칭 레이트가 상기 제1 게이트 절연막에 대한 에칭 레이트보다도 높아지는 에칭 용액을 이용해, 상기 보호막을 제거하는 것이 바람직하다.
또한, 상기 본 발명의 고체 촬상 장치의 제조 방법에서는, 상기 전송 채널이 제1 도전형이고, 상기 (d) 공정에서, 제1 도전형의 불순물이 이온 주입되는 양태로 하는 것도 가능하다.
또한, 상기 양태에서는, 상기 반도체 기판에서의 상기 전송 채널의 한측 또는 양측에, 제2 도전형 영역이 형성되어 있고, (g) 상기 보호막상에 제2 도전형 영역 형성용 포토레지스트를 형성하고, 상기 제2 도전형 영역이 형성되는 영역과 겹쳐치는 상기 제2 도전형 영역 형성용의 포토레지스트의 일부를 제거하는 공정과, (h) 상기 제2 도전형 영역 형성용의 포토레지스트를 마스크로 하고, 제2 도전형의 불순물을 이온 주입하여, 상기 제1 게이트 절연막의 하층에 상기 제2 도전형 영역 을 형성하는 공정과, (i) 상기 제2 도전형 영역 형성용의 포토레지스트를 제거하는 공정을 더 가지고, 상기 (g)∼(i) 공정은, 상기 (b) 공정 또는 상기 (e) 공정의 실행후에, 상기 (f) 공정의 실행전에 실행되는 것이 바람직하다.
또한, 이 경우, 상기 제1 도전형의 불순물의 질량수가, 상기 제2 도전형의 불순물의 질량수보다도 작은 경우는, 상기 (c)∼(e) 공정의 실행후에, 상기 (g)∼(i)의 공정을 실행하고, 상기 제1 도전형의 불순물의 질량수가, 상기 제2 도전형의 불순물의 질량수보다도 큰 경우는, 상기 (g)∼(i) 공정의 실행후에, 상기 (c)∼(e) 공정을 실행하는 것이 더욱 바람직하다.
또한, 상기 본 발명의 고체 촬상 장치의 제조 방법에서는, 상기 (b) 공정에서, 상기 보호막은, 그 막 두께가, 상기 제1 게이트 절연막 및 상기 제2 게이트 절연막의 막 두께보다도 얇아지도록 형성되는 것이 바람직하다.
또한, 상기 본 발명의 고체 촬상 장치의 제조 방법에서는, 상기 (e) 공정에서, 상기 보호막에 대한 에칭 레이트가 상기 제1 게이트 절연막에 대한 에칭 레이트보다도 낮아지는 포토레지스트 제거액을 이용하여, 상기 전송 채널 형성용의 포토레지스트가 제거되는 것이 바람직하다. 또한, 상기 (i) 공정에서, 상기 보호막에 대한 에칭 레이트가 상기 제1 게이트 절연막에 대한 에칭 레이트보다도 낮아지는 포토레지스트 제거액을 이용하여, 상기 제2 도전형 영역 형성용의 포토레지스트가 제거되는 것도 바람직하다.
또한, 상기 본 발명의 고체 촬상 장치의 제조 방법에서는, 상기 (a) 공정에서, 상기 제1 게이트 절연막이 실리콘 산화막에 의해서 형성되어 있고, 상기 (b) 공정에서, 상기 보호막이 실리콘 질화막에 의해서 형성되어 있고, 상기 (f) 공정에서, 상기 제2 게이트 절연막이 실리콘 질화막에 의해서 형성되는 양태로 하는 것이 바람직하다.
(실시 형태 1)
본 발명의 실시 형태 1에서의 고체 촬상 장치의 제조 방법에 대해서 설명한다. 본 실시 형태 1에서 제조되는 고체 촬상 장치는, 도 6 및 도 7에 도시하는 고체 촬상 장치와 동일한 구성을 갖고 있다.
구체적으로, 본 실시 형태 1에서 제조되는 고체 촬상 장치는, 포토다이오드와 전하 전송부가 형성된 반도체 기판을 갖고 있다. 또한, 전하 전송부는, 포토다이오드에 축적된 신호 전하를 외부로 전송하는 전하 전송 장치로서 기능하고, 수직 CCD와 수평 CCD로 형성되어 있다.
또한, 수직 CCD는, 제1 도전형의 전송 채널을 가지고, 전송 채널의 한측 또는 양측에는, 소자 분리로서 기능하는 제2 도전형 영역이 형성된다. 또한, 본 실시 형태 1에서, 제1 도전형은 n형이고, 제2 도전형은 p형이다.
이하, 도 1 및 도 2를 참조하면서 설명한다. 도 1 및 도 2는 본 발명의 실시 형태 1에 있어서의 고체 촬상 장치의 제조 방법을 공정마다 도시하는 도면이다. 도 1(a)∼(d)은 주요 일련의 공정을 각각 도시하고, 도 2(e)∼(h)는 도 1(d)에 도시하는 공정후의 일련의 주요 공정을 각각 도시한다.
또한, 도 1 및 도 2는 도 8 및 도 9와 마찬가지로, 반도체 기판상의 수직 CCD가 설치된 영역(도 7에 도시한 절단선 A-A' 참조)의 단면 구조의 제조 공정을 도시한다. 또한, 도 1(a), (b), (d) 및 도 2(e)에서는, 단면도와 함께, 반도체 기판의 깊이 방향의 불순물 분포를 도시하는 도면도 도시한다.
우선, 도 1(a)에 도시하는 바와 같이, 반도체 기판(1)상에, 열 산화법 등에 의해 보호 산화막(3)(막 두께: 20㎚)을 형성한다. 또한, 본 실시 형태 1에서, 반도체 기판(1)은 제1 도전형 실리콘 기판(n형 기판)이고, 보호 산화막(3)은 실리콘 산화막이다.
또한, 보호 산화막(3) 상에 포토레지스트(도시하지 않음)를 형성하고, p형 웰(2)이 형성되는 영역과 겹쳐치는 포토레지스트의 일부를 제거한다. 그 후, 예를 들면, 주입 에너지를 300keV, 도즈량을 1.0x1012개/㎠로 설정하고, 붕소(B) 등의 p형 불순물을 이온 주입한다. 이에 따라, p형 웰(2)이 형성된다.
다음에, 도 1(b)에 도시하는 바와 같이, 도 1(a)에서 형성한 포토레지스트를 완전히 제거한 후, 보호 산화막(3) 상에, p형 영역(제2 도전형 영역)(5)을 형성하기 위한 포토레지스트(p형 영역 형성용 포토레지스트)(4)를 형성하고, p형 영역(5)이 형성되는 영역과 겹쳐치는 p형 영역 형성용 포토레지스트(4)의 일부를 제거한다.
그 후, 예를 들면, 주입 에너지를 40keV, 도즈량을 1.0x1013개/㎠로 설정하여, 붕소(B) 등의 p형 불순물을 이온 주입한다. 이에 따라, p형 웰(2)보다도 얕은 영역에 p형 영역(5)이 형성된다. p형 영역(5)은, 도 7에 도시하는 p형 영역(76)과 마찬가지로 소자 분리로서 기능한다.
다음에, 도 1(c)에 도시하는 바와 같이, p형 영역 형성용 포토레지스트(4)를 완전히 제거한 후, 보호 산화막(3)도 완전히 제거한다. 보호 산화막(3)의 제거는, 예를 들면, 플루오르산을 주성분으로 하는 에칭 용액 등을 이용한 습식 에칭에 의해서 행한다.
다음에, 도 1(d)에 도시하는 바와 같이, 열산화법 등을 실시하여 반도체 기판(1) 상에 제1 게이트 절연막(6)을 형성하고, 다시, 그 위에, CVD법 등을 실시하여 보호막(7)을 성막한다. 본 실시 형태 1에서, 제1 게이트 절연막(6)은 실리콘 산화막이고, 막 두께는 30㎚이다. 또한, 보호막(7)은 실리콘 질화막이다. 보호막(7)의 막 두께는, 후술하는 포토레지스트 제거 공정(후술의 도 2(g) 참조)에 의한 막 줄어듬량을 고려하여, 포토레지스트 제거 공정에 의해서 완전히 소실되지 않도록 설정되어 있다. 구체적인 보호막(7)의 막 두께에 대해서는 후술한다.
또한, 도 1(d)에 도시하는 바와 같이, 본 실시 형태 1에서도, 도 8(d)에 도시하는 공정과 마찬가지로, 제1 게이트 절연막(6)을 형성하기 위한 고온 열처리(800℃∼1000℃ 정도)에 의해 p형 영역(5)이 확산된다. 따라서, 후술의 n형 전송 채널(도 2(e) 참조)의 실효적인 채널폭은 축소된다.
다음에, 도 2(e)에 도시하는 바와 같이, 보호막(7) 상에, n형의 전송 채널(9)을 형성하기 위한 포토레지스트(전송 채널 형성용 포토레지스트)(8)를 형성하고, 전송 채널(9)을 형성하는 영역과 겹쳐치는 전송 채널 형성용 포토레지스트(8)의 일부를 제거한다. 그 후, 예를 들면, 주입 에너지를 150keV, 도즈량을 1.0x1013개/㎠로 설정하여, 인(P)이나 비소(As) 등 n형 불순물을 이온주입한다. 이에 따 라, n형의 전송 채널(9)이 형성된다.
또한, 본 실시 형태 1에서도, 배경 기술에서 도 8 및 도 9에 도시한 제조 방법과 마찬가지로, 전송 채널(9)은 제1 게이트 절연막(6)의 형성후에 형성된다. 따라서, 제1 게이트 절연막(6)의 형성 공정에서의 고온 열처리에 의해서, n형 불순물이 외부로 확산되거나, 제1 게이트 절연막(6)으로 흡출되는 경우가 거의 발생하지 않는다.
따라서, 본 실시 형태 1에서도, 전송 채널(9)의 포화 전하량의 감소가 억제된다. 또한, 전송 채널(9)에서 결정 결함의 발생도 적어지기 때문에, 국소적인 암전류 증가에 의한 백선 불량의 발생도 억제된다.
다음에, 도 2(f)에 도시하는 바와 같이, 전송 채널 형성용 포토레지스트(8)를 완전히 제거한다. 본 실시 형태에서, 전송 채널 형성용 포토레지스트(8)의 제거는, 포토레지스트 제거액을 이용한 습식 에칭에 의해서 행해진다. 또한, 이 때, 보호막(7)에서는 막 줄어듬이 발생한다.
단, 포토레지스트 제거액은, 보호막(7)에 대한 에칭 레이트가 제1 게이트 절연막(6)에 대한 에칭 레이트보다도 낮아지는 성질을 갖는 것이 이용된다. 구체적으로는, 실리콘 질화막에 대한 에칭 레이트가 포토레지스트 제거 1회당 0.5㎚, 실리콘 산화막에 대한 에칭 레이트가 포토레지스트 제거 1회당 1㎚로 되는 포토레지스트 제거액이 이용된다.
이와 같이, 도 2(f)에 도시하는 공정에서 이용되는 포토레지스트 제거액은, 보호막(7)에 대해, 제1 게이트 절연막(6)에 대한 보다 높은 선택성을 갖고 있다. 따라서, 1회의 포토레지스트 제거 공정에 의한 보호막(7)의 막 줄어듬량은, 배경 기술에서 도 9(f)에 도시한 공정에서의 제1 게이트 절연막(84)의 막 줄어듬량보다도 작아진다.
이러한 포토레지스트 제거액으로는, 황산 및 과산화수소수를 주성분으로 하는 포토레지스트 제거액(에칭 용액)이나, 암모니아 및 과산화수소수를 주성분으로 하는 포토레지스트 제거액(에칭 용액) 등을 들 수 있다.
본 실시 형태 1에서는, 예를 들면, 황산과 과산화수소의 체적비(황산: 과산화수소수)를 5:1로 조정한 포토레지스트 제거액과, 암모니아와 과산화수소의 체적비(암모니아 : 과산화수소수)를 1:1로 조정한 포토레지스트 제거액의 양쪽을 이용해, 양자의 온도를 70℃로 설정하여, 전송 채널 형성용 포토레지스트(8)의 제거가 행해진다.
또한, 이 경우, 1회의 포토레지스트 제거 공정에 의한 보호막(7)의 막 줄어듬량은 약 0.5㎚이다. 따라서, 보호막(7)에 있어서의 막 두께 편차는, 도 9(f)에 도시한 공정에서의 제1 게이트 절연막(84)에 비해 작아진다.
또한, 본 실시 형태 1에서, 보호막(7)의 막 두께는, 1회의 포토레지스트 제거 공정에 의한 막 줄어듬량이나, 그 후에 추가될 가능성이 있는 포토레지스트 공정의 회수 등을 고려하여, 그 후의 포토 레지스트 제거 공정에 의해서 보호막(7)이 완전히 소실되지 않도록 설정되어 있다.
단, 본 실시 형태 1에서, 보호막(7)은 완전히 소실되지 않는 범위에서 얇게 형성하는 것이 바람직하다. 이는, 상술의 n형 전송 채널(9)을 형성하기 위해서 n형 불순물을 이온 주입할 때에, 불순물을 저가속으로 이온 주입하여 얕고 급준한 불순물 프로파일을 실현하기 위함이다. 또한, 이러한 불순물 프로파일을 실현할 수 있으면, 전하 전송부(전하 전송 장치)의 미세화와 고 성능화를 용이하게 도모할 수 있기 때문이다. 구체적으로, 보호막(7)의 막 두께는 5㎚∼20㎚으로 설정하는 것이 바람직하다. 본 실시의 형태에서는, 15㎚ 정도로 설정되어 있다.
다음에, 도 2(g)에 도시하는 바와 같이, 보호막(7) 상에, 제2 게이트 절연막(10)을 형성한다. 본 실시 형태 1에서, 제2 게이트 절연막(10)은, 보호막(7)과 동일한 실리콘 질화막이고, CVD법에 의해 성막되어 있다. 따라서, 본 실시 형태 1에서는, 제2 게이트 절연막(10)과 보호막(7)에 의해 게이트 질화막이 구성된다.
또한, 제2 게이트 절연막(10)의 막 두께는, 제2 게이트 절연막(10)의 막 두께와 보호막(7)의 막 두께의 합계가 게이트 질화막으로서 요구되는 막 두께(예를 들면, 40㎚)가 되도록, 보호막(7)의 막 줄어듬량을 고려하여 설정된다.
그 후, 도 2(h)에 도시하는 바와 같이, 제2 게이트 절연막(10) 상에, 전송 전극(11)을 형성하고, 고체 촬상 장치 및 전하 전송 장치가 완성된다. 또한, 도 2(h)의 예에서, 전송 전극(11)은, 제1 전송 전극(도 7 참조)이다.
이와 같이, 본 실시 형태 1에서는, 실리콘 산화막으로 형성된 제1 게이트 절연막(6) 상에, 보호막(7)이 형성되어 있다. 이 때문에, 전송 채널 형성용 포토레지스트(8)의 제거 공정에서, 제1 게이트 절연막(6)은 보호막(7)에 의해서 보호되어, 제1 게이트 절연막(6)에서의 막 줄어듬 발생은 억제되어 있다.
따라서, 본 실시 형태 1에서의 제조 방법에 의하면, 배경 기술에서 도 8 및 도 9에 도시한 제조 방법에 비해, 게이트 절연막 전체의 막 두께 제어를 용이하게 할 수 있고, 또한 막 두게 편차도 작게 할 수 있다.
또한, 상술한 바와 같이, 본 실시 형태 1에서, 보호막(7)은 게이트 질화막으로 되고, 또한 보호막(7)에 발생하는 막 줄어듬량은 배경 기술의 도 9(f)에 도시한 공정에서 제1 게이트 절연막(84)에 발생하는 막 줄어듬량에 비해 작아진다. 이 때문에, 상기 효과는 보다 바람직하게 된다.
또한, 공정상의 불량에 의해 포토레지스트 공정을 재실시하는 경우나, 별도의 불순물을 이온 주입하기 위해서 포토레지스트 공정을 추가한 경우라도, 보호막(7)의 막 줄어듬은 작다. 이 때문에, 본 실시 형태 1에 의하면, 배경 기술에서 도 8 및 도 9에 도시한 제조 방법에 비교해, 제조상의 불량에 대한 허용도를 향상시킬 수 있고, 또한 이온 주입 공정의 회수에 대한 제약을 작게 할 수 있다.
(실시 형태 2)
다음에, 본 발명의 실시 형태 2에 있어서의 고체 촬상 장치의 제조 방법에 대해서 도 3을 이용해 설명한다. 도 3은 본 발명의 실시 형태 2에서의 고체 촬상 장치의 제조 방법을 공정마다 도시하는 단면도로, 도 3(a) 및 (b)는 주요 일련의 공정을 각각 도시한다. 또한, 도 3도, 도 1 및 도 2와 마찬가지로, 반도체 기판상의 수직 CCD가 설치된 영역(도 7에 도시한 절단선 A-A' 참조)의 단면 구조의 제조 공정을 도시한다.
본 실시 형태 2에서의 제조 방법은, 제2 게이트 절연막(10)(게이트 질화막)의 형성 공정이 상이한 점 이외는, 실시 형태 1에서의 제조 방법과 동일하다. 구 체적으로, 본 실시 형태 2에서는, 실시 형태 1에서 설명한 도 1(a) ∼도 1(d), 도 2(e) 및 도 2(f)의 공정이 실행되고, 그 후, 도 3(a)의 공정, 도 3(b)의 공정이 실행된다.
본 실시 형태 2에서는, 도 3(a) 및 (b)에 도시하는 공정이, 실시 형태 1에서의 도 2(g) 및 (h)에 도시한 공정 대신에 실행된다. 이하에, 도 3을 이용해 구체적으로 설명한다.
먼저, 본 실시 형태 2에서도, 도 1(a)∼도 1(d), 도 2(e) 및 도 2(f)에 도시한 각 공정이 실행된다. 따라서, 본 실시 형태 2에서도, 제1 게이트 절연막(6)은 보호막(7)에 의해서 보호되기 때문에, 전송 채널 형성용 포토레지스트(8)(도 2 참조)의 제거 공정에서, 제1 게이트 절연막(6)에서의 막 줄어듬 발생은 억제된다.
또한, 이들 공정에 의해 보호막(7)(도 2 참조)은 막이 줄어드는데, 그 양은, 실시 형태 1과 마찬가지로, 도 9(f)에 도시한 공정에서의 제1 게이트 절연막(84)의 막 줄어듬량에 비해 작다. 이 때문에, 본 실시 형태 2에서도, 제조상의 불량에 대한 허용도를 향상시킬 수 있고, 또한 이온 주입 공정의 회수에 대한 제약을 작게 할 수 있다.
다음에, 도 3(a)에 도시하는 바와같이, 제1 게이트 절연막(6)에 대한 선택성이 매우 높은(보호막(7)에 대한 에칭 레이트가 제1 게이트 절연막(6)에 대한 에칭 레이트보다도 높다) 에칭 용액을 이용한 습식 에칭에 의해서, 보호막(7)의 제거가 행해진다. 구체적으로는, 실리콘 질화막(보호막(7))에 대한 에칭 레이트가 50㎚/분, 실리콘 산화막(제1 게이트 절연막(6))에 대한 에칭 레이트가 0.05㎚/분으로 되 는 에칭 용액이 이용된다.
이러한 에칭 용액으로는, 예를 들면, 인산을 주성분으로 하는 에칭 용액을 들 수 있다. 또한, 도 3(a)에 도시하는 공정을 실행하면, 에칭 용액에 의해서 제1 게이트 절연막(6)에 막 줄어듬이 발생한다. 그러나, 인산을 주성분으로 하는 에칭 용액을 이용한 경우, 1회의 에칭에 의한 제1 게이트 절연막(6)의 막 줄어듬량은 불과 0.1㎚ 이하이고, 또한 이 보호막(7)의 제거는, 전체 제조 공정에서 통상 1회밖에 행해지지 않는다. 이로부터, 도 3(a)에 도시하는 공정에 의한 제1 게이트 절연막(6)에 발생하는 막 줄어듬은, 실시 형태 1에서의 보호막(7)의 막 줄어듬량보다도 훨씬 작아, 게이트 절연막 전체에서의 막 두께 제어나 막 두께 편차에 영향을 줄 정도는 아니다.
그 후, 제1 게이트 절연막(6) 상에, 제2 게이트 절연막(10)을 형성하고, 또한 그 위에 전송 전극(11)을 형성한다. 본 실시 형태 2에서도, 실시 형태 1과 마찬가지로, 제2 게이트 절연막(10)은 CVD법에 의해 성막된 실리콘 질화막이다.
이와 같이, 본 실시 형태 2에서는, 실시 형태 1과 달리, 보호막(7)은 제거되어, 이 때 제1 게이트 절연막(6)에 약간의 막 줄어듬이 발생한다. 그러나, 본 실시 형태 2에서 제1 게이트 절연막(6)에 발생하는 막 줄어듬량은, 배경 기술에서 도 9(f)에 도시한 공정의 제1 게이트 절연막(84)에 발생하는 막 줄어듬량에 비해 충분히 작다.
따라서, 본 실시 형태 2의 제조 방법을 이용한 경우라도, 실시 형태 1의 경우와 마찬가지로, 배경 기술에서 도 8 및 도 9에 도시한 제조 방법에 비해, 게이트 절연막 전체의 막 두께 제어를 용이하게 할 수 있고, 또한 막 두께 편차도 작게 할 수 있다.
(실시 형태 3)
다음에, 본 발명의 실시 형태 3의 고체 촬상 장치의 제조 방법에 대해 설명한다. 본 실시 형태 1에서 제조되는 고체 촬상 장치는 실시 형태 1 및 2에서 제조되는 고체 촬상 장치와 동일한 구성을 가진다.
본 실시 형태 3에서 제조되는 고체 촬상 장치도 포토다이오드와 전하 전송부가 형성된 반도체 기판을 가진다. 또한, 전하 전송부는 전하 전송 장치로서 기능하고, 수직 CCD와 수평 CCD로 형성된다. 수직 CCD는 제1 도전형 전송 채널을 가지고, 전송 채널의 한측 또는 양측에는, 소자 분리로서 기능하는 제2 도전형 영역이 형성된다. 본 실시 형태 3에서도 제1 도전형은 n형이고, 제2 도전형은 p형이다.
이하, 도 4 및 도 5를 참조하면서 설명한다. 도 4 및 도 5는 본 발명의 실시형태 3의 고체 촬상 장치의 제조 방법을 공정마다 도시하는 단면도이다. 도 4(a)∼(c)는 주요 일련의 공정을 각각 도시하고, 도 5(d)∼(f)는 도 4(c)에 도시하는 공정후의 일련의 주요 공정을 각각 도시한다.
또한, 도 4 및 도 5도, 도 1 및 도 2와 마찬가지로, 반도체 기판상의 수직 CCD가 설치된 영역(도 7에 도시한 절단선 A-A' 참조)의 단면 구조의 제조 공정을 도시한다. 또한, 도 4(a)∼(c) 및 도 5(d)에서는, 단면도와 함께, 반도체 기판의 깊이 방향의 불순물 분포를 도시하는 도면도 도시한다.
우선, 도 4(a)에 도시하는 바와 같이, 열산화법 등을 실시하여 반도체 기판 (1) 상에 제1 게이트 절연막(6)을 형성하고, 또한 그 위에, CVD법 등을 실시하여 보호막(7)을 성막한다. 본 실시의 형태 3에서도, 반도체 기판(1)은 n형 기판이다. 제1 게이트 절연막(6)은 실리콘 산화막으로, 막 두께는 30㎚이다.
또한, 보호막(7)은 실리콘 질화막이다. 보호막(7)의 막 두께는, 실시의 형태 1과 마찬가지로, 그 후의 포토레지스트 제거 공정(후술의 도 4(c)∼도 5(e) 참조)이나 그 후에 추가되는 포토레지스트 제거 공정에 의해서 완전히 소실되지 않도록 설정되어 있다.
또한, 보호막(7)은, 실시 형태 1과 마찬가지로, 완전히 소실되지 않는 범위에서 얇게 형성된다. 이는, 후술의 p형 웰(2), p형 영역(5) 및 전송 채널(9)의 형성을 위해 불순물을 이온 주입할 때에, 불순물을 저가속으로 이온 주입하여 얇고 급준한 불순물 프로파일을 실현하기 위함이다. 또한, 본 실시의 형태 3에서, 보호막(7)의 막 두께는 15㎚로 설정되어 있다.
다음에, 도 4(b)에 도시하는 바와 같이, 보호막(7) 상에 포토레지스트(도시하지 않음)를 형성하고, p형 웰(2)이 형성되는 영역과 겹쳐치는 포토레지스트의 일부를 제거한다. 그 후, 도 4(b)에 도시하는 바와 같이, 예를 들면, 주입 에너지를 300keV, 도즈량을 1.0x1012개/㎠로 설정하여, 붕소(B) 등의 p형 불순물을 이온 주입한다. 이에 따라, p형 웰(2)이 형성된다.
다음에, 도 4(c)에 도시하는 바와 같이, 도 4(b)에서 형성한 포토레지스트를 완전히 제거한다. 또한, 이 포토레지스트의 제거는, 실시 형태 1의 도 2(f)에 도시하는 공정에서 이용한 포토레지스트 제거액에 의해서 행해진다. 따라서, 이 포 토레지스트 제거 공정에 의해서 보호막은 막이 줄어든다. 단, 이 경우의 막 줄어듬량은 1㎚이하이다.
그 후, 도 4(c)에 도시하는 바와 같이, 보호막(7) 상에, p형 영역 형성용 포토레지스트(4)를 형성하고, p형 영역(5)이 형성되는 영역과 겹쳐치는 p형 영역 형성용 포토레지스트(4)의 일부를 제거한다.
그 후, 도 4(c)에 도시하는 바와 같이, 예를 들면, 주입 에너지를 40keV, 도즈량을 1.0x1013개/㎠로 설정하여, 붕소(B) 등의 p형 불순물을 이온 주입한다. 이에 따라, p형 웰(2)보다도 얕은 영역에 p형 영역(5)이 형성된다.
다음에, 도 5(d)에 도시하는 바와 같이, p형 영역 형성용 포토레지스트(4)를 완전히 제거한다. p형 영역 형성용 포토레지스트(4)의 제거도, 실시 형태 1에서 도 2(f)에 도시한 공정에서 이용한 포토레지스트 제거액에 의해서 행해진다. 따라서, 이 포토레지스트 제거 공정에 의해서도 보호막은 막이 줄어든다. 단, 이 경우도 1㎚ 이하이다.
그 후, 도 5(d)에 도시하는 바와 같이, 보호막(7) 상에, 전송 채널 형성용 포토레지스트(8)를 형성하고, 전송 채널(9)을 형성하는 영역과 겹쳐치는 전송 채널 형성용 포토레지스트(8)의 일부를 제거한다. 그 후, 예를 들면, 주입 에너지를 150keV, 도즈량을 1.0x1013개/㎠로 설정하여, 인(P)이나 비소(As) 등의 n형 불순물을 이온 주입한다. 이에 따라, n형의 전송 채널(n형 채널)(9)이 형성된다.
또한, 본 실시의 형태 3에서도, 배경 기술의 도 8 및 도 9에 도시한 제조 방 법과 마찬가지로, 전송 채널(9)은 제1 게이트 절연막(6)의 형성후에 형성된다. 따라서, 제1 게이트 절연막(6)의 형성 공정에서의 고온 열처리에 의해서, n형 불순물이 외부로 확산되거나, 제1 게이트 절연막(6)으로 흡출되는 일은 거의 발생하지 않는다.
다음에, 도 5(e)에 도시하는 바와 같이, 전송 채널 형성용 포토레지스트(8)를 완전히 제거한다. 전송 채널 형성용 포토레지스트(8)의 제거도, 실시 형태 1에서 도 2(f)에 도시한 공정에서 이용한 포토레지스트 제거액에 의해서 행해진다. 따라서, 이 포토레지스트 제거 공정에 의해서도 보호막(7)은 막이 줄어든다. 단, 이 경우도 1㎚ 이하이다.
계속해서, 도 5(e)에 도시하는 바와 같이, 보호막(7)도 완전히 제거한다. 보호막(7)의 제거는, 실시 형태 2에서 도 3(a)에 도시한 공정과 마찬가지로, 제1 게이트 절연막(6)에 대한 선택성이 매우 높은 에칭 용액, 예를 들면 인산을 주성분으로 하는 에칭 용액을 이용한 습식 에칭에 의해서 행해진다.
또한, 이 때도, 실시 형태 2에서 도 3(a)에 도시한 공정과 마찬가지로, 에칭 용액에 의해서 제1 게이트 절연막(6)에 막 줄어듬이 발생하는데, 1회의 에칭에 의한 제1 게이트 절연막(6)의 막 줄어듬량은 불과 0.1㎚ 이하이다.
그 후, 도 5(f)에 도시하는 바와 같이, 제1 게이트 절연막(6) 상에, 제2 게이트 절연막(10)을 형성하고, 또한 그 위에 전송 전극(11)을 형성한다. 본 실시 형태 3에서도, 실시 형태 1과 마찬가지로, 제2 게이트 절연막(10)은, CVD법에 의해 성막된 실리콘 질화막이다.
이와 같이, 본 실시 형태 3에서는, 고온 열처리에 의한 제1 게이트 절연막(6)의 형성을 행한 후에, p형 영역(5)과 전송 채널(9)이 형성된다. 이 때문에, 실시 형태 l 및 2나, 배경 기술에 나타낸 제조 방법과 달리, 제1 게이트 절연막(6)을 형성하기 위한 고온 열처리에 의해서 p형 영역(5)이 확산되는 경우는 없다.
따라서, 본 실시 형태 3에 의하면, 전송 채널(9)의 실효적인 채널폭이 축소되는 일이 없고, 실시 형태 1 및 2나, 배경 기술에 나타낸 제조 방법에 비해, 전송 채널(9)에서의 포화 전하량을 증가시킬 수 있다.
또한, 본 실시의 형태 3에서는, 보호막(7)의 막 줄어듬량은 실시 형태 1이나 실시 형태 2에 비해 많지만, 보호막(7)은 제2 게이트 절연막(10)의 형성전에 완전히 제거된다. 또한, 보호막(7)의 제거시에 제1 게이트 절연막(6)은 막이 줄어드는데, 막 줄어듬량은 실시 형태 2와 같은 정도이다. 즉, 이 때의 막 줄어듬량도, 실시 형태 2의 경우와 마찬가지로, 도 9(f)에 도시한 공정에서 제1 게이트 절연막(84)에 발생하는 막 줄어듬량에 비해 충분히 작아, 게이트 절연막 전체에서의 막 두께 제어나 막 두께 편차에 영향을 줄 정도는 아니다.
따라서, 본 실시의 형태 3에서의 제조 방법을 이용한 경우라도, 실시 형태 1 및 2의 경우와 마찬가지로, 배경 기술에서 도 8 및 도 9에 도시한 제조 방법에 비해, 게이트 절연막 전체의 막 두께 제어를 용이하게 할 수 있고, 또한 막 두께 편차도 작게 할 수 있다.
또한, 본 실시의 형태 3에서도, 실시 형태 1 및 2와 마찬가지로, 보호막(7)을 형성함으로써, 제조상의 불량에 대한 허용도의 향상을 도모할 수 있고, 또한 이 온 주입 공정의 회수에 대한 제약이 작아진다.
그런데, 도 4 및 도 5의 예에서는, p형 영역(5)의 형성을 행하고 나서, n형의 전송 채널(9)의 형성을 행하는데, 본 실시 형태 3은 이에 한정되지 않는다. 본 실시의 형태 3에서는, n형의 전송 채널(9)의 형성을 행하고 나서, p형 영역(5)의 형성을 행하는 것도 가능하다. 단, 본 실시의 형태 3에서는, 이하의 이유로, p형 영역(5)의 형성을 행한 후에, n형의 전송 채널(9)의 형성을 행하는 것이 바람직하다.
본 실시의 형태 3에서는, n형 불순물 및 p형 불순물의 양쪽이 보호막(7)을 통해 이온 주입되는데, 보호막(7)은 이온 주입이 행해질 때마다 손상을 받는다. 이러한 손상을 받으면, 포토레지스트 제거액에 대한 내성이 저하한다. 또한, 불순물의 질량수가 클수록 그 손상은 커지는 경향이 있다. 또한, 본 실시의 형태 3에서는, 인(P : 질량수 30.97)이나 비소(As:질량수 74.92)라는 n형 불순물쪽이, 붕소(B : 질량수 10.81)이라는 p형 불순물보다도 질량수가 크다.
따라서, 질량수가 큰 n형 불순물을 먼저 이온 주입한 경우는, 보호막(7)이 크게 손상을 받은 상태에서 p형 불순물의 이온 주입이 행해져 버릴 가능성이 있다. 이러한 경우, 손상을 받지 않은 경우에 비해, 보호막(7)의 막 줄어듬량이 커질 가능성이 있다(예를 들면 약 2㎚).
또한, 이러한 상황에서, 막 줄어듬량이 예상 이상으로 커지거나, 포토레지스트 공정의 재실시 등에 의해서 포토레지스트 제거 공정이 추가되면, 보호막(7)이 소실되어, 포토레지스트 제거액에 의해서 제1 게이트 절연막(6)의 막이 줄어들 가 능성도 있다. 또한, 보호막(7)의 막 줄어듬이 커지면, 그 막 두께 편차도 커지고, 이에 따라 이온 주입 시에 있어서의 불순물 깊이가 달라질 가능성도 있다.
이 때문에, 상술한 바와 같이, 본 실시의 형태 3에서는, p형 영역(5)의 형성을 행하고 나서, n형 전송 채널(9)의 형성을 행하는 것이 바람직하다.
이상과 같이 본 발명에 의하면, 고체 촬상 장치의 전하 전송부(전하 전송 장치)에 형성되는 게이트 절연막의 막 두께 제어를 용이하게 할 수 있고, 또한, 막 두께 편차를 작게 할 수 있다. 이 때문에, 전하 전송부에서의 포화 특성 및 전송 특성의 향상을 도모할 수 있으므로, 고체 촬상 장치에서의 화질의 향상에 공헌할 수 있다.

Claims (10)

  1. 포토 다이오드와 전하 전송부가 형성된 반도체 기판을 가지고, 또한, 상기 전하 전송부에는 전송 채널이 형성되는 고체 촬상 장치의 제조 방법으로서,
    (a) 상기 반도체 기판상의 상기 전하 전송부가 형성되는 영역에, 제1 게이트 절연막을 형성하는 단계와,
    (b) 상기 제1 게이트 절연막상에 보호막을 형성하는 단계와,
    (c) 상기 보호막 상에 전송 채널 형성용의 포토레지스트를 형성하고, 상기 전송 채널이 형성되는 영역과 겹쳐치는 상기 전송 채널 형성용의 포토레지스트의 일부를 제거하는 단계와,
    (d) 상기 전송 채널 형성용의 포토레지스트를 마스크로 하고, 불순물을 이온주입하여, 상기 제1 게이트 절연막의 하층에 상기 전송 채널을 형성하는 단계와,
    (e) 상기 전송 채널 형성용의 포토레지스트를 제거하는 단계와,
    (f) 상기 (e) 공정의 종료후에, 상기 보호막상에 제2 게이트 절연막을 형성하는 단계를 적어도 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 (e) 단계에서, 상기 전송 채널 형성용의 포토레지스트를 제거한 후, 다시, 상기 보호막을 제거하고, 상기 (f) 단계에서, 상기 제1 게이트 절연막 상에 상기 제2 게이트 절연막을 형성하는, 고체 촬상 장치의 제조 방법.
  3. 제 2 항에 있어서, 상기 보호막에 대한 에칭 레이트가 상기 제1 게이트 절연막에 대한 에칭 레이트보다도 높아지는 에칭 용액을 이용하여, 상기 보호막의 제거가 행해지는, 고체 촬상 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 전송 채널은 제1 도전형이고,
    상기 (d) 단계에서, 제1 도전형의 불순물이 이온 주입되는, 고체 촬상 장치의 제조 방법.
  5. 제 4 항에 있어서, 상기 반도체 기판에서의 상기 전송 채널의 한측 또는 양측에, 제2 도전형 영역이 형성되어 있고,
    (g) 상기 보호막 상에 제2 도전형 영역 형성용의 포토레지스트를 형성하고, 상기 제2 도전형 영역이 형성되는 영역과 겹쳐치는 상기 제2 도전형 영역 형성용의 포토레지스트의 일부를 제거하는 단계와,
    (h) 상기 제2 도전형 영역 형성용의 포토레지스트를 마스크로 하고, 제2 도전형의 불순물을 이온 주입하여, 상기 제1 게이트 절연막의 하층에 상기 제2 도전형 영역을 형성하는 단계와,
    (i) 상기 제2 도전형 영역 형성용의 포토레지스트를 제거하는 단계를 더 가지고,
    상기 (g)∼(i)의 단계는, 상기 (b) 단계 또는 상기 (e) 단계의 실행후에, 상기 (f) 공정의 실행전에 실행되는, 고체 촬상 장치의 제조 방법.
  6. 제 5 항에 있어서, 상기 제1 도전형의 불순물의 질량수가, 상기 제2 도전형의 불순물의 질량수보다도 작은 경우는, 상기 (c)∼(e) 단계의 실행후에, 상기 (g)∼(i) 단계를 실행하고,
    상기 제1 도전형의 불순물의 질량수가, 상기 제2 도전형의 불순물의 질량수보다도 큰 경우는, 상기 (g)∼(i) 단계의 실행후에, 상기 (c)∼(e) 단계를 실행하는, 고체 촬상 장치의 제조 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 (b) 단계에서, 상기 보호막은 그 막 두께가, 상기 제1 게이트 절연막 및 상기 제2 게이트 절연막의 막 두께보다도 얇아지도록 형성되어 있는, 고체 촬상 장치의 제조 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 (e) 단계에서, 상기 보호막에 대한 에칭 레이트가 상기 제1 게이트 절연막에 대한 에칭 레이트보다도 낮아지는 포토레지스트 제거액을 이용해, 상기 전송 채널 형성용의 포토레지스트가 제거되는, 고체 촬상 장치의 제조 방법.
  9. 제 5 항에 있어서, 상기 (i) 단계에서, 상기 보호막에 대한 에칭 레이트가 상기 제1 게이트 절연막에 대한 에칭 레이트보다도 낮아지는 포토레지스트 제거액을 이용하여, 상기 제2 도전형 영역 형성용의 포토레지스트가 제거되는, 고체 촬상 장치의 제조 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 (a) 단계에서, 상기 제1 게이트 절연막이 실리콘 산화막에 의해서 형성되고,
    상기 (b) 단계에서, 상기 보호막이 실리콘 질화막에 의해서 형성되고,
    상기 (f) 단계에서, 상기 제2 게이트 절연막이 실리콘 질화막에 의해서 형성되는, 고체 촬상 장치의 제조 방법.
KR1020050014925A 2004-02-23 2005-02-23 고체 촬상 장치의 제조 방법 KR100664467B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00046793 2004-02-23
JP2004046793A JP2005236223A (ja) 2004-02-23 2004-02-23 固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060043131A KR20060043131A (ko) 2006-05-15
KR100664467B1 true KR100664467B1 (ko) 2007-01-04

Family

ID=34858149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014925A KR100664467B1 (ko) 2004-02-23 2005-02-23 고체 촬상 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20050186695A1 (ko)
JP (1) JP2005236223A (ko)
KR (1) KR100664467B1 (ko)
CN (1) CN1661804A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492852A (en) * 1993-10-07 1996-02-20 Nec Corporation Method for fabricating a solid imaging device having improved smear and breakdown voltage characteristics

Also Published As

Publication number Publication date
JP2005236223A (ja) 2005-09-02
KR20060043131A (ko) 2006-05-15
CN1661804A (zh) 2005-08-31
US20050186695A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
KR100615542B1 (ko) 광전변환장치와 그 제조방법, 및 촬상시스템
KR101193366B1 (ko) 고체 촬상 소자 및 그 제조 방법
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
KR20110132517A (ko) 고체 촬상 소자의 제조 방법, 고체 촬상 소자, 촬상 장치
US7713808B2 (en) CMOS image sensor and method for fabricating the same
JP5458135B2 (ja) 固体撮像素子の製造方法
KR100562668B1 (ko) 암신호 감소를 위한 이미지센서 제조 방법
KR100772316B1 (ko) 플라즈마손상으로부터 포토다이오드를 보호하는 씨모스이미지센서의 제조 방법
JP2009088447A (ja) 固体撮像素子およびその製造方法
KR100558530B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100331851B1 (ko) 고체 촬상 소자 및 그의 제조방법
CN100576511C (zh) Cmos图像传感器的制造方法
KR100664467B1 (ko) 고체 촬상 장치의 제조 방법
KR100893054B1 (ko) 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR100776151B1 (ko) 고집적 이미지센서 제조 방법
KR20040058692A (ko) 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법
KR20040058697A (ko) 포토다이오드의 표면결함을 치료하는 시모스 이미지센서및 그 제조방법
KR20040065332A (ko) 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법
KR20080008543A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20000034227A (ko) 고체 촬상 소자의 제조방법
KR20100025873A (ko) 혼색 방지 불순물 격리 구조를 갖는 이미지 센서 및 그 제조 방법
KR20070064856A (ko) 이미지 센서 제조방법
KR20070071018A (ko) 이미지 센서 및 그 제조방법
KR20070033694A (ko) 시모스 이미지센서 제조 방법
KR100272564B1 (ko) 고체촬상소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee