KR100615542B1 - 광전변환장치와 그 제조방법, 및 촬상시스템 - Google Patents
광전변환장치와 그 제조방법, 및 촬상시스템 Download PDFInfo
- Publication number
- KR100615542B1 KR100615542B1 KR1020040104338A KR20040104338A KR100615542B1 KR 100615542 B1 KR100615542 B1 KR 100615542B1 KR 1020040104338 A KR1020040104338 A KR 1020040104338A KR 20040104338 A KR20040104338 A KR 20040104338A KR 100615542 B1 KR100615542 B1 KR 100615542B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity
- concentration
- impurity region
- photoelectric conversion
- region
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims abstract description 352
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000009825 accumulation Methods 0.000 claims description 55
- 238000012546 transfer Methods 0.000 claims description 32
- 238000009792 diffusion process Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000011084 recovery Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 76
- 230000035945 sensitivity Effects 0.000 description 32
- 229920006395 saturated elastomer Polymers 0.000 description 17
- 230000006872 improvement Effects 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000005036 potential barrier Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000007787 solid Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
Abstract
광전변환장치는 제 1도전형의 반도체기판, 및 제 1도전형의 불순물영역 및 제 1도전형과 반대의 도전형인 제 2도전형의 복수의 불순물영역을 가진 광전변환소자를 가지고 있다. 복수의 제 2도전형불순물영역은 적어도 제 1불순물영역, 제 1불순물영역과 기판의 표면 사이에 배치된 제 2불순물영역, 및 제 2불순물영역과 기판의 표면 사이에 배치된 제 3불순물영역을 포함한다. 제 1불순물영역의 불순물농도의 피크에 대응하는 농도 C1, 제 2불순물영역의 불순물농도의 피크에 대응하는 농도 C2, 제 3불순물영역의 불순물농도의 피크에 대응하는 농도 C3는 다음의 관계:
C2 < C3 < C1
을 만족한다.
Description
도 1은 본 발명의 제 1실시형태의 CMOS에리어센서의 단면도
도2는 포토다이오드부의 웰 내의 퍼텐셜도
도 3은 제 1실시형태의 불순물농도프로파일을 표시하는 도면
도 4는 확산층(4A)의 농도와 확산층(4B), (4C)의 농도와의 비와 감도와의 관계를 표시하는 특성도
도 5는 확산층(4D)의 농도피크위치와 포화전자수와의 관계를 표시하는 특성도
도 6은 제 1실시형태의 불순물농도프로파일을 설명하기 위한 도면
도 7은 각 확산층의 피크밸리비와 포화전자수와의 관계를 표시하는 도면
도 8은 본 발명의 제 2실시형태의 광전변환장치의 단면도
도 9는 종래의 CMOS에리어센서의 단면도
도 10은 종래기술의 P형 웰농도분포의 개략도
도 11은 종래기술의 P형 웰농도분포의 개략도
도 12는 본 발명의 제 3실시형태의 광전변환장치의 단면도
도 13은 제 3실시형태의 광전변환장치의 포토다이오드부의 불순물프로파일을 표시하는 도면
도 14는 본 발명의 제 4실시형태의 단면도
도 15는 제 4실시형태의 농도프로파일을 표시하는 개략도
도 16은 본 발명의 제 5실시형태의 단면도
도 17은 본 발명의 제 6실시형태의 상면도
도 18은 본 발명의 제 6실시형태의 단면도
도 19는 본 발명의 광전변환장치를 스틸 비디오 카메라에 적용한 경우를 표시하는 블록도.
명세서의 일부에 포함되고, 그의 일부를 구성하는 첨부도면은 본 발명의 실시형태를 예시하고, 상세한 설명과 함께 본 발명의 원리를 설명하기 위한 것이다.
<도면의 주요부분에 대한 부호의 설명>
1, 201, 301: 포토다이오드
2, 202, 302: 전하전송용 MOS 트랜지스터
3, 203, 303: 반도체기판 4, 204, 304: P형 웰
4A~4D, 204A~204D: P형 불순물영역
4E~4G, 204E~204G: N형 불순물영역
5, 205, 305: 필드산화막 6, 306: 채널스톱층
7, 207, 307: 전송용 MOS 게이트 전극
8, 208, 308: N형 불순물영역(전하축적영역)
9, 209, 309: 표면 P형 불순물영역 10, 210, 310: N형 분순물영역
11, 211, 311: 실리콘산화막 12, 212, 312: 콘택트 플러그
13, 213, 313: 제 1배선층
14, 214, 314: 제 1배선층과 제 2배선층간 층간절연막
15, 215, 315: 제 2배선층
16, 216, 316: 제 2배선층과 제 3배선층간 층간절연막
17, 217, 317: 제 3배선층 18, 218, 318: 패시베이션막
101, 301: 반도체기판 102, 302: 소자분리영역
103, 303: 게이트전극 104, 304: 판독영역
105, 305: 전하축적영역 106, 306: 표면영역
107, 307: 차광막
108, 308: 제 1불순물농도피크를 가진 영역
109, 309: 제 2불순물농도피크를 가진 영역
110, 310:제 3불순물농도피크를 가진 영역
205: 전하축적영역의 불순물농도 206: 표면영역의 불순물농도
208: 제 1불순물농도피크를 가진 영역의 불순물농도
209, 209': 제 2불순물농도피크를 가진 영역의 불순물농도
210: 제 3불순물농도피크를 가진 영역의 불순물농도
401: 액티브영역 402: 게이트전극
403: 포토다이오드영역 404: 판독영역
1001: 셔터 1002: 촬영렌즈
1003: 조리개 1004: 고체촬상장치
1005: 신호처리회로 1006: A/D 변환기
1007: 신호처리부 1008: 타이밍 발생부
1009: 제어부ㆍ연산부 1010: 메모리부
1011: 인터페이스부 1012: 기록매체
본 발명은, 광전변환장치와 그 제조방법, 특히, CMOS에리어센서와 그 제조방법 및 CMOS센서를 사용하는 촬상시스템에 관한 것이다.
<배경 기술>
종래, 화상신호를 전기신호로 변환하는 고체촬상소자로서 전하결합소자(CCD)가 알려져 있다. 이 CCD는 포토다이오드 어레이를 가지고, 각 포토다이오드에 축적된 전하에 펄스 전압을 인가해 전하를 전기신호로서 판독하게 되어 있다. 또, 최근, 포토다이오드와 MOS 트랜지스터를 포함하는 주변회로를 1칩화한 상보형 금속 산화막 반도체(CMOS)에리어 센서가 고체촬상소자로서 이용되고 있다. CMOS 에리어 센서는 CCD와 비교해 소비전력이 작고, 구동전력이 낮다는 등의 이점을 가지고 있어 향후의 수요 확대가 예상된다.
광전변환장치의 대표예로서 CMOS 에리어 센서를 도 9를 이용해 설명한다. 도 9는 CMOS 에리어 센서의 포토다이오드부(301)와 전송 MOS 트랜지스터부(302)의 단면 개략도를 나타낸다. 도 9는 N형 실리콘기판(303), P형 웰(304), 전송 MOS 트랜지스터의 게이트전극(307), 포토다이오드의 N형 전하축적영역(308), 포토다이오드를 매입구조로 형성하기 위한 포토다이오드의 표면 P형 영역(309), 소자분리를 위한 필드 산화막(305), 플로팅 디퓨전을 형성하고, 전송 MOS 트랜지스터의 드레인영역으로서의 기능을 가지는 N형 고농도영역(310), 게이트전극과 제 1배선층(313)을 절연하는 실리콘 산화막(311), 콘택트 플러그(312), 제 1배선층(313), 제 1배선층(313)과 제 2배선층(315)을 절연하는 층간절연막(314), 제 2배선층(315), 제 2배선층(315)과 제 3배선층(317)을 절연하는 층간절연막(316), 제 3배선층(317), 패시베이션막(318)을 나타낸다. 패시베이션막(318)의 상층에는 컬러 필터층(도시 생략)이 형성되어 있고, 컬러 필터층 위에는 감도 향상을 위한 마이크로렌즈(도시 생략)가 형성되어 있다. 표면으로부터 입사한 광은 제 3배선층(317)에 형성된 개구부를 통해 포토다이오드에 들어간다. 광은 N형 전하축적영역(308) 혹은 P형 웰영역(304) 내에서 흡수되어 전자ㆍ홀 쌍을 생성한다. 전자ㆍ홀 쌍 중 전자는 N형 전하축적영역(308)에 축적된다.
CM0S 에리어 센서구조의 종래 기술로서는, 도 10(미국 특허 제 6483129호의 도 6)과 같은 캐리어 프로파일을 가지는 구조가 있다. 이 구조는 기판 내의 깊은 영역에 농도가 높은 불순물 확산영역(6A)을 갖고, 웰 내에서 흡수된 광에 의해 발생한 전하를 표면 측에 추출하는 효율을 높여 감도를 향상시키는 효과가 있다고 생각된다.
종래의 광전 변환 장치, 특히, CM0S 에리어 센서에 있어서는, 포토다이오드의 웰층은 이온 주입을 실시한 후에 열확산을 실시함으로써 형성되고 있었기 때문에, 도 11에 나타내는 바와 같이, 기판 깊이 방향의 농도 분포는 서서히 낮아지고 있었다. 그 결과, 기판 깊이 방향의 퍼텐셜 장벽을 가지고 있지 않은 구조가 형성되어, P형 웰 내에서 흡수된 빛의 일부는 기판방향으로 손실되어 버리기 때문에 광전 변환 신호로서는 기여하지 않는다. 특히 화소 사이즈가 작아짐에 따라, 필요로 하는 감도를 얻을 수 없다고 하는 과제가 나타났다. 또, 감도나 포화 전하수나 포토다이오드로부터 플로팅 디퓨전에의 전송 등의 제 특성을 제어할 때에 취급할 수 있는 제조 조건의 파라미터가 적기 때문에, 이러한 특성에 관한 성능요건을 만족할 수 없다고 하는 과제도 있다.
한편, 상기 특허문언의 도 10에 나타내는 구조는, 기판의 깊은 영역에 농도가 높은 불순물 확산 영역을 갖고, 감도를 향상하는 것에 대하여 효과는 있다고 생각되지만, 동시에 만족해야 할 포화 전하수나 포토다이오드로부터 플로팅 디퓨전에의 전송 등의 제 특성을 제어할 때에 취급할 수 있는 제조 조건의 파라미터의 수가 적기 때문에, 이러한 특성에 관한 성능요건을 만족할 수 없다고 하는 과제가 있다. 또, 상기 미국 특허 제 6483129호에 기재된 것과 같은 단순한 레트로그레이드 웰 구조에서는, 기판에서 발생한 암전류가 포토다이오드 내에 새어 들어가서, 센서의 성능을 열화 시킨다. 즉 감도의 향상, 포화 전하수의 증가 및 전송효율의 향상을 동시에 달성해야 되는 기술적 주제가 발견되었다.
본 발명은, 상기 과제를 해결하기 위해서 된 것으로, 포토다이오드의 감도를 포함하는 제 특성을 향상시키는 CM0S 에리어 센서로 대표되는 광전변환장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 태양에 의하면, 본 발명에 특유한 구성은, 제 1도전형의 반도체기판, 및 제 1도전형의 불순물영역 및 제 1도전형과 반대 도전형인 제 2도전형의 복수의 불순물영역을 구비한 광전변환소자를 가지고, 상기 복수의 제 2도전형 불순물영역은 적어도 제 1불순물영역, 상기 제 1불순물영역과 상기 기판의 표면 사이에 배치된 제 2불순물영역, 및 상기 제 2불순물영역과 상기 기판의 표면 사이에 배치된 제 3불순물영역을 포함하는 광전변환장치로서, 상기 제 1불순물영역의 불순물농도의 피크에 대응하는 농도 C1, 상기 제 2 불순물영역의 불순물농도의 피크에 대응하는 농도 C2, 상기 제 3불순물영역의 불순물농도의 피크에 대응하는 농도 C3는 다음의 관계:
C2 < C3 < C1
를 만족하는 광전변환장치이다.
본 발명의 다른 태양에 의하면, 제 1도전형의 반도체기판, 및 제 1도전형의 불순물영역 및 제 1도전형과 반대 도전형인 제 2도전형의 복수의 불순물영역을 구비한 광전변환소자를 가지고, 상기 복수의 제 2도전형 불순물영역은 상기 광전변환소자에 인접한 소자분리영역 밑의 위치로 계속해서 뻗도록 배치되어 있는 광전변환 장치를 제공한다.
본 발명의 또 다른 태양에 의하면, 제 1도전형의 반도체기판, 및 제 1도전형의 불순물영역과 제 1도전형과 반대도전형인 제 2도전형의 복수의 불순물영역을 가진 광전변환소자를 포함하는 광전변환장치로서, 적어도 상기 복수의 불순물영역의 제 1도전형 불순물영역에 인접한 제 1불순물영역의 불순물농도의 피크에 대응하는 농도 C1은 다음의 범위:
3×1015㎝-3< C1 < 2×1017㎝-3
에 있는 광전변환장치가 제공된다.
본 발명의 다른 특징 및 이점은 첨부도면과 관련한 다음 설명으로부터 명백해질 것이며, 첨부도면에서 동일한 참조부호는 전도면을 통해서 동일하거나 유사한 구성요소를 나타낸다.
<바람직한 실시형태의 설명>
본 발명에 의하면, 광전변환소자를 구성하는 포토다이오드내의 제 1도전형의 불순물영역은 불순물농도피크를 가진 복수의 불순물영역으로 형성되고, 제 1불순물영역의 불순물농도의 피크에 대응하는 농도C1, 제 1불순물영역과 기판 표면 사이에 배치된 제 2불순물영역의 불순물농도의 피크에 대응하는 농도C2, 제 2불순물영역과 기판표면 사이에 배치되고 또한 포토다이오드를 형성하는 제 2도전형 불순물영역에 인접해서(에 접해서) 형성된 제 3불순물영역의 불순물농도의 피크에 대응하는 농도 C3는 C2 < C3 < C1 의 관계로 설정된다.
본 구성에 있어서, 광전변환된 캐리어는 기판방향으로 손실되는 것이 방지되고, 기판으로부터 들어가는 노이즈전하량을 감소시킬 수 있어, 감도를 향상시킬 수 있고 또한 포화전자수 및 전송효율을 증가시킬 수 있다.
이 구성은 또한 광전변환소자를 구성하는 포토다이오드 내의 제 1도전형의 불순물영역은 불순물농도피크를 가진 복수의 불순물영역으로 형성되고, 복수의 불순물영역 내에서 포토다이오드를 형성하는 제 2도전형 불순물영역에 인접해서(에 접해서) 형성된 불순물영역의 불순물농도의 피크에 대응하는 농도 C는 3×1015 ㎝-3 < C < 2×1017㎝-3 를 만족하도록 설정된다. 이 구성에 의해 포화전자수 및 전송효율의 증가를 달성하는 것이 가능해진다.
이하, 본 발명의 실시의 형태에 대해 첨부도면을 참조해서 설명한다.
(제 1실시형태)
도 1은 본 발명의 실시형태를 설명하는 단면 개략도이며, CM0S 에리어 센서의 광전변환소자를 구성하는 포토다이오드부(1)와 전송 MOS 트랜지스터부(2)를 표시한 것이다. CM0S 에리어센서는 N형 실리콘기판(3)과 복수의 P형 불순물영역을 포함하는 P형 웰(4)을 가지고 있다. 본 실시형태에서는 불순물영역(4A) 내지 (4D)가 배치되어 있다. N형 불순물영역(4E) 내지 (4G)는 각각 불순물영역(4A)과 (4B) 사이, 불순물영역(4B)와 (4C) 사이, 불순물영역(4C)와 (4D) 사이에 끼워져있다. 전송 MOS 트랜지스터는 게이트전극(7)을 가지며, N형 불순물영역(전하축적영역)(8)은 포토다이오드를 형성한다. 표면 P형 불순물영역(표면전하재결합영역)(9)은 포토다이오드를 매립구조로 형성하도록 배치되어 있다. CM0S 에리어 센서는 소자분리를 위한 필드산화막(5)과 전하축적영역(8)으로부터의 전하가 전송되는 플로팅 디퓨전으로서 기능하는 N형 불순물영역(10)을 가지고 있다. P형 불순물영역(4A) 내지 (4D)는 포토다이오드를 형성하는 P형 불순물영역을 형성하고, N형 불순물영역(8)은 포토다이오드를 형성하는 N형 불순물영역을 형성한다. CM0S 에리어 센서는 또한 게이트전극과 제 1배선층(13)을 절연하는 층간절연막인 실리콘 산화막(11), 콘택트 플러그(12), 제 1배선층(13), 제 1배선층(13)과 제 2배선층(15)을 절연하는 층간절연막(14), 제 2배선층(15), 제 2배선층(15)과 제 3배선층(17)을 절연하는 층간절연막(16),제 3배선층(17), 패시베이션막(18)을 가지고 있다. 패시베이션막 (18) 위에는 컬러필터층(도시 생략)이 형성되어 있고, 컬러필터층 위에는 감도향상을 위한 마이크로렌즈(도시 생략)가 형성되어 있다. 본 실시형태에서는 배선층은 3층 형성했지만, 센서의 사양에 따라서는 소망하는 광학특성을 확보하는데 있어서, 배선층을 1층, 혹은 2층으로 하는 것도 본 발명의 주 목적과 모순은 없다. 광의 수용 비율을 더 높이기 위해서 컬러필터층의 광수신부쪽에 렌즈(내층렌즈)를 배치해도 된다.
도 3에 나타내는 바와 같이, 불순물영역(4A)은 그 불순물 농도의 피크가 1×1016cm-3에서 1×1018cm-3이며, 피크의 깊이는 기판표면으로부터 2.0㎛로부터 4.0㎛이다. 불순물영역(4B)은 그 불순물 농도의 피크가 1×1015cm-3에서 5×1016cm
-3이며, 피크의 깊이는 기판표면으로부터 1.2㎛로부터 2.5㎛이다. 불순물영역(4C)은 그 불 순물 농도의 피크가 1×1015cm-3에서 5×1016cm-3이며, 피크의 깊이는 기판표면으로부터 0.8㎛로부터 1.5㎛이다. 불순물영역(4D)은 그 불순물 농도의 피크가 2×1015cm-3에서 2×1017cm-3이며, 피크의 깊이는 기판표면으로부터 0.5㎛로부터 1.0㎛이다. 이들 범위에 관해서는 후술한다.
또, 본 실시형태는 CMOS 에리어 센서에 관해서 설명했지만, CCD에 적용해도 같은 효과가 있다. 그 경우는, 플로팅 디퓨전영역(10)이 VCCD로 치환된다.
상기 불순물영역(4A)~(4D)의 기능에 대해서 설명한다. 얕은 부분에 위치(기판표면에 가까움)하는 불순물영역(4B)~(4D)에서는, 광캐리어를 화소 포토다이오드로 이끄는 이음부분을 형성하고, 더 깊은 부분의 불순물영역(4A)에, 분광감도를 결정하는 퍼텐셜 피크를 형성한다. 여기서 최심부의 불순물영역(4A)의 농도를 불순물영역(4B)의 농도보다 크게, 바람직하게는 3배 이상의 농도, 보다 바람직하게는 5배 이상으로 함으로써, 양자간에 퍼텐셜 장벽이 형성되어, 입사한 빛에 의해 발생한 캐리어를 기판방향으로 손실되는 일 없이 효율적으로 포토다이오드에 이끌 수가 있기 때문에, 감도의 향상이 가능해진다. 전자의 열확산에 있어서 퍼텐셜장벽이 형성되는 지의 여부에 관한 결정조건은 대략 다음의 식으로 표현하는 것이 가능하다.
Vb = (kT/q)·ln(N1/N2) < kT/q
이 식에서 Vb는 장벽, k는 볼츠만 정수, T는 온도, q는 소전하, N1은 장벽의 피크농도이고, N2는 장벽 전의 위치에서의 농도이다. 부등호로 표시하는 영역에 있 어서는, 열여기에 의해서 전하는 장벽을 타고 넘을 수 있다. 즉 N1/N2 < e(대략 3이하의 경우)에 있어서는 장벽을 타고 넘을 수 있다.
따라서, 퍼텐셜장벽은 N1/N2가 3을 초과할 때 존재한다. 또한 N1/N2이 5를 초과할 때 퍼텐셜장벽을 타고 넘는 캐리어는 무시할 수 있다.
불순물영역(4D), (4C)의 농도나 깊이를 제어함으로써 N형 전하축적영역(8)에서 유지할 수 있는 포화전하수를 제어할 수 있다. 불순물영역(4A)내지 (4D)의 농도간의 관계를 아래에 설명한다. 제 1불순물영역(4A)의 불순물 농도의 피크 C1, 제 1불순물영역과 기판표면 사이에 배치된 제 2불순물영역(4B, 4C)의 불순물 농도의 피크 C2, 제 2불순물영역과 기판표면 사이에 배치되고, 또한 포토다이오드를 형성하는 불순물영역의 제 2도전형에 인접해서(에 접해서) 형성된 제 3불순물영역(4D)의 불순물 농도의 피크 C3는 C2<C3<C1의 관계로 설정된다. 이와 같이 해서, 기판방향의 전하의 손실의 감소로 인한 감도의 향상과 전송효율의 향상의 양쪽 모두를 달성할 수 있다.
감도 향상에는, 보다 깊은 웰을 형성하는 편이, 광을 흡수할 수 있는 불순물영역의 용적이 증가하기 때문에 바람직하지만, 그것을 실현하기 위해서 이온주입의 회수를 증가시키는 것은, 공기 단축이라고 하는 관점으로부터는 바람직하지 않다. 그래서, 웰과는 반대의 도전형의 영역 (4E)~(4G)가 빌트인 퍼텐셜에 의해 완전하게 공핍화한 후, 동작상 문제가 되지 않게, 영역 (4E)~(4G)가 남도록, 불순물영역(4A)~(4D)의 이온주입의 에너지 양을 설정함으로써 이온주입 회수를 최소화하면서 복수의 불순물영역을 형성하는 것이 가능해진다.
본 실시형태에서는, 복수의 불순물영역으로 이루어진 P형 웰층(4)은 전하축적영역에 전하를 효과적으로 공급하기 위한 이음웰층(4B)~(4D)와 최심부 웰층(4A)의 4층 구성이지만, 필요로 하는 감도에 따라서 웰 깊이를 설정해야 할 것이기 때문에, 이음웰층(4B)~(4D)에 대응하는 층의 수는 특히 한정되지 않는다. 또 적어도 한 층의 이음웰을 형성하면, 감도 향상의 효과는 얻을 수 있다. 즉 복수의 불순물영역은 제 1불순물영역(4A)과, 이 제 1불순물영역과 기판표면 사이에 배치된 제 2불순물영역(영역 (4B), (4C), (4D) 중의 적어도 하나)을 포함하고, 제 1불순물영역의 불순물 농도의 피크는 제 2불순물영역의 불순물 농도의 피크보다 높은 것이 바람직하다.
복수의 P형 불순물영역 사이에 끼워진 N형 불순물영역(4E)~(4G)는 존재하지 않아도 문제는 없다. 또, P형 불순물영역을 상하로 떼어놓아 배치해서, P형 불순물영역의 사이에 N형 불순물영역이 존재해도 문제없다. 단, 이 경우는, 2개의 P형 불순물영역 사이에 끼워지고 있는 N형 불순물영역이 공핍화하고 있는 것이 필요하다.
도 2는 전자인 캐리어에 대한 웰층 내의 퍼텐셜도이다. 복수의 P형 불순물영역은 서로 접하지 않아도 문제가 없지만, 그 경우는 P형 불순물영역 사이에 있는 N형 영역 (4E)~(4G)이 공핍화할 필요가 있어, 퍼텐셜 프로파일이 대략 평탄하게 되어 있는 것이 요구된다. 평탄하지 않은 경우는, 깊은 웰층에서 발생한 전자가 퍼텐셜 장벽에 의해 전자축적영역으로 이동하는 효율이 악화되어, 결과적으로 감도가 저하하기 때문이다.
도 3은 포토다이오드를 형성하는 P형 웰의 불순물 프로파일이다. 본 실시형태에서는, P형 불순물영역 (4A)~(4D)는 각각 불순물 농도 피크를 가지고 있어 포토다이오드 특성에 미치는 영향이 다르다.
불순물영역(4A)은 감도를 향상시키기 위해서 퍼텐셜 피크를 갖게 할 필요가 있기 때문에, 불순물 농도에 피크가 필요하다.
불순물영역(4B)은, 도2에 나타내는 바와 같은 퍼텐셜 장벽을 형성하기 위해서, 불순물영역(4A)보다 불순물 농도의 피크가 낮을 필요가 있어, 불순물영역(4A)이 최대의 퍼텐셜 피크를 가지도록 불순물 농도의 피크를 설정할 필요가 있다.
불순물영역(4C)은, 후술하는 불순물영역(4D)의 불순물 농도 프로파일에 영향을 미치지 않도록 하는 것과, 전술의 불순물영역(4A)과 불순물영역(4B)의 관계를 유지하도록 불순물 농도를 설정하는 것이 필요하다.
기판 표면에 가까운 불순물영역(4D)는 포토다이오드의 전하축적영역과 접하고 있어, 전하축적영역에서 축적가능한 포화 전자수나 전하축적영역으로부터 플로팅 디퓨전에의 전송특성을 독립적으로 제어하는 것이 가능하다.
불순물영역의 농도의 피크의 위치는 상기한 것에 한정되지는 않는다. 특히, 불순물영역(4D)는 보다 낮은 위치(기판깊이방향으로 보다 깊은)의 N형 불순물영역(8)을 덮도록 형성해도 된다.
영역(4A)의 피크농도와, 영역(4A)와 기판 표면 사이에 위치한 영역(4B) 및 (4C)의 피크농도와의 관계에 대해서 설명한다. 도4는 불순물영역(4A)의 피크불순물 농도와, 불순물영역(4B)와 (4C)의 피크농도가 서로 같을 때의 불순물영역(4B) 및 (4C)의 피크불순물 농도와의 관계를 표시한다. 상기 불순물 농도의 범위와 피크의 깊이가 이들 조건에 의해 결정된다.
(4A의 농도)/(4B의 농도)가 1보다 크면, 유의차가 있는 감도향상이 인정된다. (4A의 농도)/(4B의 농도)가 2이상이면, 한층 감도 향상에 효과가 있다. (4A의 농도)/(4B의 농도)가 5이상이면, 충분한 감도 향상이 인정된다.
불순물영역(8)에 인접한 불순물영역(4D)의 피크의 위치에 대해서 설명한다. 도5는 불순물영역(4D)의 불순물 농도피크의 깊이와 포화전자수와의 관계를 표시한다. 도5로부터 불순물영역(4D)의 확산층은 어떤 최적의 깊이 범위를 가진다는 것을 알 수 있다. 더 구체적으로는, 깊이가 0.5 내지 1.0㎛의 범위에 있으면, 도 11에 표시한 구성에 비해서 감도의 향상을 달성할 수 있다.
도 6은 복수의 불순물영역으로 구성된 P형 웰의 불순물 농도의 프로파일을 표시하며, 도 7은 농도 프로파일, 포화전자수 및 감도 사이의 관계를 표시한다. 불순물 농도피크를 가진 불순물영역을 고온의 열처리를 실시함으로써 평탄한 불순물 농도 프로파일을 형성하면 (각 확산층의 비율 P/V가 1에 가까워지면), 포화전자수 및 감도 모두 특성이 열화한다. 이것은 기판의 깊은 위치에 배치된 불순물영역의 불순물 농도와 보다 얕은 위치의 불순물영역의 불순물 농도의 비가 작아지기 때문이며, 또한 보다 얕은 위치의 불순물영역의 불순물 농도 프로파일의 피크위치가 불명확하게 되기 때문이다.
따라서, 불순물농도 피크를 가진 복수의 불순물영역을 포함하는 웰 내에 포토다이오드를 형성함으로써 감도의 향상과 포화전자수의 향상의 양쪽 모두를 만족 하는 광전변환장치의 제조가 가능하다.
도 1의 단면도를 참조해서 제조공정을 설명한다.
실리콘으로 이루어진 기판(3) 상에 통상의 Locos (local oxidation of silicon)분리법, 리세스 LOCOS법 등에 의해 필드산화막(5)을 형성한다. 그리고, 필드산화막(5) 하에 채널스톱층(6)을 형성한다. 그 후, 복수의 불순물영역으로 이루어진 P형 웰(4)을, 고에너지 이온주입장치를 이용해서, P형 불순물(붕소 등)의 이온주입을 4회 실시해서 불순물을 가장 깊은 위치에서 가장 얕은 위치로 주입하고, 그 후 드라이브인과 같은 고온의 열처리를 행하지 않음으로써 형성된다. 이후의 열처리의 온도는 최고라도 950℃정도이다. 이 P형 웰(4)은 열확산을 실시하지 않기 때문에 각각의 불순물영역의 농도를 제어하는 것이 용이해진다. 상층의 불순물영역(4B)~(4D)의 농도를 낮은 값으로 함으로써 이 개소의 퍼텐셜을 제한할 수 있기 때문에 감도의 향상 및 불순물영역(4A)와의 퍼텐셜차를 형성하기 쉬워진다. 그리고 폴리실리콘 전극(7)을 형성한 후, 이온주입에 의해, 포토다이오드의 N형 전하축적영역이 되는 불순물영역(8), P형표면층인 불순물영역(9), 플롯팅 디퓨전인 N형 불순물영역(10)을 형성한다.
콘택트 개구 공정 이후의 제조방법은 종래의 CMOS 에리어 센서와 마찬가지이기 때문에 생략한다.
이상과 같이, 광전변환소자를 형성하는 포토다이오드의 불순물영역의 제 1도전형은 불순물 농도 피크를 가진 복수의 불순물영역에 의해 형성되고, 제 1불순물영역의 불순물 농도의 피크 C1, 제 1불순물영역과 기판표면 사이의 제 2불순물영역 의 불순물 농도의 피크C2, 및 제 2불순물영역과 기판표면 사이에 형성되고 또한 포토다이오드를 형성하는 제2도전형의 불순물영역에 인접해서(에 접해서) 형성된 제3불순물영역의 불순물 농도의 피크 C3를 C2 < C3 < C1의 관계로 설정함으로써, 흡수된 광캐리어를 기판방향으로 손실하는 일없이 효율 좋게 포토다이오드로 이끌 수 있어, 감도 향상은 물론 전하축적영역으로부터 플로팅 디퓨전(판독영역)으로의 전송 효율을 향상시킬 수 있다.
(제 2실시형태)
도 8은 본 발명의 제 2실시형태의 개략 단면도이다. 제 2실시형태는, 복수의 P형 불순물영역으로 이루어진 웰(204)이 소자분리필드산화막(205) 하, 및 인접한 화소형성부까지 연속해서 뻗어서 형성되어 있는 점에서 제 1실시형태와 다르며, 필드산화막 하에는 소자분리를 위한 체널스톱영역은 존재하지 않는다. 복수의 불순물영역을 포함하는 P형 웰(204)의 불순물영역(204)도 인접한 화소형성부 사이의 소자분리기능을 가짐으로써 소자분리에 필요한 이온주입을 웰을 형성하는 불순물영역의 형성과 동시에 행할 수 있다. 이에 의해 공정의 수와 마스크의 수를 줄일 수 있다. 불순물영역(204D)의 위치보다 깊은 위치에 배치된 영역(204C) 및 (204B)의 농도를 낮게 하고 또한 불순물영역(204A)의 농도를 영역(204C) 및 (204B)보다 높게, 바람직하게는 2배 이상, 더 바람직하게는 5배 이상의 농도로 설정하면, 소자분리특성을 유지하면서, 제 1실시형태와 마찬가지로 감도의 향상을 얻을 수 있다.
(제 3실시형태)
도 12는 본 발명의 제 3실시형태의 개략 단면도이고, 도 13은 제 3실시형태에 있어서의 포토다이오드부의 불순물 프로파일을 개략적으로 표시하는 도면이다. 제 3실시형태에 있어서, 전하축적의 기능을 가진 전하축적영역은, 전하축적영역에 인접한 영역(4D)의 일부에 매립되어 있는 상태에서 형성된다. 이 형성은 공핍층의 신장이 영역(4D) 내로 적절히 한정되는 것을 보장한다.
또한, 도 12의 P형 불순물영역(4H)은, P형 불순물영역(4D)을 전송 MOS 트랜지스터의 게이트 하의 채널부 내의 채널 도프층으로서 형성된 영역과 함께 계속적으로 형성함으로써 형성된다. 이 영역(4H)은 전송 MOS 트랜지스터를 정상적으로 작동시킬 수 있게 하는데 필요하다. N형 불순물영역이 존재하지 않도록 이 영역(4H)을 형성하는 것이 중요하다. 도 13의 불순물 프로파일을 참조해서 이에 대해서 구체적으로 설명한다. 영역(4A')는 P형 불순물영역(4A)에, 영역(4B')는 P형 불순물영역(4B)에, 영역(4C')는 P형 불순물영역(4C)에, 영역(4D')는 P형 불순물영역(4D)에, 영역(8')는 N형 불순물영역(8)에, 영역(9')는 P형 불순물영역(9)에, 영역(4H')는 P형 불순물영역(4H)에 각각 대응한다. 채널도프영역(4H')과 P형 불순물영역(4D)의 형성 조건을 조정함으로써 전송 MOS 트랜지스터 하에 N형 불순물영역이 형성되지 않도록 하는 구조가 채용된다. 이러한 구조가 사용되면, 상기 실시형태와 동등한 감도의 향상과 전송 MOS 트랜지스터의 전송효율의 향상을 달성할 수 있다.
(제 4실시형태)
제 4실시형태를, 특히, 전하축적영역에 인접한 불순물영역의 불순물 농도의 피크에 관하여 설명한다. 전하축적영역에 인접한 영역의 불순물 농도의 감소는 포 토다이오드 구조에 있어서의 요인 때문에 감도 이외의 특성에 관한 불리점의 발생을 초래한다. 포토다이오드의 전하축적부 직하의 웰의 농도가 감소되기 때문에 전하축적부가 공핍에 의해 충분히 재 설정될 때, 특히 전하축적부가 완전히 공핍화될 때 공핍화전압이 증가한다는 문제가 발생한다. 이 점에 대해 더 상세히 설명한다.
포토다이오드의 리세트 노이즈의 제거방법으로서, 재설정시 및 전하 판독시에 포토다이오드 내에 완전한 공핍을 일으키고 또한 노이즈를 줄이는데 특히 효과적인 재설정 동작은 실제로 실용적이 된다. 이 방법의 이행을 위하여, 재설정 전압보다 낮은, 포토다이오드를 충분히(바람직하게는, 완전히) 공핍화하기 위한 전압의 설정과 전압에 대한 전송 게이트의 제한된 범위 내의 충분한 전하전송이 요구된다. 또한, 이 전하전송의 실행의 용이성의 관점에서, 포토다이오드의 공핍화전압을 가능한 한 낮게 설계하는 것이 필요하다. 한편, 충분한 동적 범위, 즉 포토다이오드 내에 충분히 큰 수의 포화전자를 확보하기 위해서 포토다이오드의 전하축적영역의 농도를 증가시키는 것이 바람직하다. 따라서, 전하축적영역의 농도를 감소시키는 방법은, 이것이 공핍화전압을 김소시키는데 효과적이더라도, 소망하는 동적 범위의 유지라는 관점에서 바람직하지 않다고 생각된다.
따라서, 전하전송용이성의 요건과 동적범위의 유지의 요건의 양쪽 모두를 만족시키는 고체촬상소자가 요구된다.
따라서, 이 실시형태에 있어서, 포토다이오드는 적어도 제 1도전형의 반도체기판에 형성된 제 1도전형의 불순물영역(전하축적영역)과 제 2도전형의 웰을 포함하도록 형성되고; 웰은 불순물 농도 피크를 가진 복수의 불순물영역을 포함하고, 전하축적영역에 인접한 불순물영역의 불순물 농도의 피크는 3×1015 내지 2×1017cm
-3의 범위 내에 설정된다.
따라서, 전하축적영역에 인접한 불순물영역의 불순물 농도의 피크(제 1불순물 농도의 피크)는 종래 구성의 것보다 높도록 설계되어, 웰 쪽에 뻗은 공핍층의 신장을 제한하게 된다. 따라서, 포토다이오드의 공핍화전압을 감소시키면서 포화전하를 유지하는 것이가능하다.
더 상세하게는, 미국 특허 제 6,483,129호에 기재된 상기한 캐리어프로파일에 있어서, 축적영역에 인접한 웰의 표면 근방의 축적영역 밑에 배치된 영역의 농도는 약 1×1015cm-3이다. 이 경우에, 공핍층은 약 1㎛ 만큼 웰 쪽에 뻗는다. 본 발명자들에 의해 실제로 행해진 측정에 의하면, 포화전하에 대한 어떠한 기여도 없이 이 경우에 요구되는 불필요한 공핍전압은 약 1V이다. 이에 대해서, 본 실시형태에 있어서는, 축적영역 밑의 불순물영역의 농도는 공핍전압을 크게 감소시키도록 특정된다. 불순물 농도가 특정되는 불순물영역은 공핍층이 형성되는 위치에서 전하축적영역에 인접해서 배치된 영역에 대응한다.
또한, 이 불순물영역 밑에 형성된 중간영역(109)의 불순물 농도의 피크(제 3 불순물 농도피크)(기판의 깊이방향의)는 전하축적영역에 인접한 불순물영역의 피크의 1/4이상, 및 더 깊은 위치에 배치된 불순물영역(110)의 불순물 농도의 피크(제 2불순물 농도피크)의 1/3이하인 것이 바람직하다. 이러한 구성은 종래의 구성에 있어서의 기판방향으로 손실된 캐리어를 신호전하로서 취할 수 있게 하며, 따라서 양 자화 효율을 더욱 바람직하게 향상시킬 수 있다.
본 발명은 화소형성부에서 광전변환된 전하를 증폭하기 위한 증폭장치를 사용해서 화소형성구조에 적합하게 사용될 수 있다.
도14는 본 실시형태의 단면도이다. N형 실리콘기판(반도체기판)(101)이 배치되어 있다. 불순물 농도 피크를 가진 불순물영역(108) 내지 (110)을 포함하는 P형 웰이 N형 실리콘기판(101)에 형성되어 있다. 이 기판표면에는, 소자분리영역(102), 전송트랜지스터의 게이트전극(103), 플로팅 디퓨전이 형성되어 있는 N형 불순물영역(104), 포토다이오드의 전하축적영역인 N형 불순물영역(105), 포토다이오드의 표면 P형 불순물영역(106), 전송 MOS 트랜지스터용 채널을 배치하기 위한 P형 불순물영역(111)이 형성되어 있다. 포토다이오드 이외의 영역을 향하여 주행하는 광을 저지하는 차광층(107)에 개구부가 형성되어 있다. 도 14에 있어서, 차광층 이외의 배선층은 도시되어 있지 않다. 도 14에 있어서, 웰이 형성되어 있는 P형 불순물영역은 여러 목적에 대응해서 3개의 영역으로 분할되어 있는 상태로 표시되어 있다. 도 14를 참조하면, 표면에 가까운 위치에, 제 1불순물 농도피크를 가진 P형 불순물영역(108)이 포토다이오드의 축적영역(105) 밑에 그리고 그에 인접해서 배치되어 있다. 불순물영역(108)은 포토다이오드의 축적영역(N형 불순물영역)과 불순물영역(108)과의 접합점에서 공핍층의 폭을 제한하는 기능을 가진다. 이 효과 때문에 포토다이오드의 공핍전압을 감소시킬 수 있다. 불순물영역(104)을 재설정하기 위한 전압을 증가시키는 일 없이 포토다이오드를 재설정할 수 있다. 따라서, 전송효율의 향상, 더 바람직하게는 완전한 전송을 달성할 수 있다.
또한, 포토다이오드의 재설정과 전송에 필요한 전송게이트전압, 즉 전송트랜지스터의 게이트전극(103)에 인가되는 온-전압을 전력공급전압을 증가시키는 일 없이 소망하는 동적 범위를 확보하기 위하여 감소시킬 수 있다.
또한, 불순물영역(108)의 위치보다 깊은 위치에 배치되고 또한 제 2불순물 농도피크를 가진 불순물영역(110)을, 예를 들면 붕소의 이온주입에 의해 형성할 수 있다. 붕소가 2MeV의 에너지로 주입되면, 실리콘표면으로부터 3㎛의 깊이에 불순물영역(110)을 형성할 수 있다. 불순물영역(110)에 불순물 농도 피크가 형성된 장소보다 깊은 위치에 생성된 포토캐리어는 실리콘기판에서 손실된다. 그러나, 불순물영역(110)에 대해 실리콘표면에 더 가까운 부분에 생성된 포토캐리어는 포토다이오드쪽에 모을 수 있다. 중간위치에 배치된 불순물영역(109)은 불순물영역(110)의 근방에서 생성된 포토캐리어를 표면쪽에 확산시키기 위하여 불순물영역(110)보다 낮은 농도를 가지도록 형성된다.
도 15는 포토다이오드부에 있어서 수직방향의 농도 프로파일을 설명하는 도면이다. 도 14에 표시된 포토다이오드의 표면 P형 불순물영역(106)은 농도프로파일(206)을 가지며, 이것은 붕소 또는 염화붕소의 주입에 의해 형성할 수 있다. 도 14에 표시된 포토다이오드의 축적영역(105)은 농도프로파일(205)을 가지며 이것은 인 또는 비소의 주입에 의해 형성할 수 있다. 도 14에 표시된 축적영역(205)에 인접한 P형 불순물영역(108)은 농도프로파일(208)을 가진다. 도 14에 표시된 중간영역(109)은 농도프로파일(209) 및 (209')를 가진다. 도 15를 참조하면, 중간영역(109)은 2개의 피크를 가지도록 형성된다. 이와 같이 소망하는 구조에 따라 복수의 이온 주입공정에 의해 농도프로파일을 형성하는 것이 또한 효과적이다. 프로파일(209) 및 (209')는 붕소 또는 염화붕소의 주입을 상이한 가속에너지레벨로 2회 실행함으로써 형성할 수 있다. 도 14에 표시된 불순물영역(110)은 프로파일(208) 및 (209)의 위치보다 깊은 위치에 형성된 농도프로파일(210)을 가진다. 영역(111)의 프로파일은 도 15에 표시되어 있지 않다.
감도의 향상과 포화전자수의 증가의 양쪽 모두를 달성하기 위한 수단을 상세히 설명한다.
전자의 열확산에 있어서의 퍼텐셜 장벽이 형성되었는지 여부에 관한 결정을 위한 조건은 대략 다음 식으로 표시된다.
Vb = (kT/q)ㆍln(N1/N2) < kT/q
이 식에서, Vb는 장벽, k는 볼츠만 정수, T는 온도, q는 소전하, N1은 장벽의 피크농도, N2는 장벽 전의 위치에서의 농도를 표시한다. 부등호로 표시된 영역에서는, 전하는 열여기에 의하여 장벽을 타고 넘을 수 있다. 즉 전하는 N1/N2 < e (대략 3이하)일 때 장벽을 타고 넘을 수 있다. 따라서 본 실시형태에 있어서, 축적영역(105)에 인접한 웰영역(108)에 형성된 퍼텐셜이 장벽으로서 작용하지 않고, 한편 영역(110)에 형성된 퍼텐셜은 장벽으로서 기능하는 구성이 더 바람직하다. 더 상세하게는, 상기 설명에 의하면, (1)불순물영역의 프로파일(210)의 불순물농도의 피크는 중간영역(109)의 프로파일(209) 및 (209')의 피크농도 보다 3배 이상 크며, (2)축적영역(205)에 인접한 불순물영역(108)의 프로파일(208)의 피크농도는 중간영 역(109)의 프로파일(209) 및 (209')의 피크농도 보다 4배 이하 작다.
(2)에 관해서 4배 이하로 제한한 이유는, 축적영역(205)과 이 축적영역(205)에 인접한 웰영역(108)의 농도는, Net농도로서는 서로 상쇄되는 관계에 있기 때문에 웰(붕소)농도만을 고려했을 경우는 4배 정도의 농도이어도 실효적인 Net농도는 실제로는 낮게 되기 때문이다. 또한, 이와 같은 조건을 만족하는 농도관계의 구체예를 표시하면, 축적영역(205)에 인접한 불순물영역(108)의 피크농도는 상기한 바와 같이 3×1015 내지 2×1017㎝-3 이기 때문에 중간영역(109)의 프로파일(209) 및 (209')의 피크농도를 1×1015 내지 5×1016㎝-3로, 불순물영역(110)의 피크농도를 3×1015 내지 1×1018㎝-3로 설정하는 것이 효과적이다.
포토다이오드의 공핍화전압을 제한하기 위한 수단에 대해서 상세히 설명한다. 본 실시형태에 의한 이상적인 설계로서 공핍층의 신장을 인접한 불순물영역(108) 내로 제한하는 것이 중요하다. 공핍층 내에 있어서, 정의 고정전하를 시점으로 하는 전기력선은 부의 고정전하를 종점으로 하는 것을 생각하면, 축적영역(105)의 고정전하의 총수는 표면 P형 불순물영역(106)에서의 공핍층 내의 고정전하수와 인접한 P형 불순물영역(108) 내에서의 공핍층 내의 고정전하수의 합과 같다. 표면 P형 불순물영역(106)이 P형 불순물영역(108)에 비해 피크농도가 높은 것을 생각하면, 과반수의 고정전하수는 표면 P형 불순물영역(106)에서 가질 수 있고, 인접한 불순물영역(108)의 피크농도는 축적영역(105)의 농도의 1/2 이하라도 해가 될 수 있다. 본 발명자들의 실험, 검토에 의하면, 축적영역(105)의 피크농도는 3×1016 < 축적영역(105)의 피크농도 < 8×1017㎝-3일때, 또한 인접한 불순물영역(108)의 피크농도는 3×1015㎝-3 < 불순물영역(108)의 피크농도 <축적영역(105)의 피크농도일 때 본 실시형태의 효과를 얻을 수 있다. 더 바람직하게는 인접한 불순물영역(108)의 피크농도는 축적영역(105)의 피크농도의 1/4 이상이면 효과가 크다. 더욱 바람직하게는, 축적영역(105)의 피크농도는 5×1016 < 축적영역(105)의 피크농도 < 2×1017
㎝-3, 또한 인접한 불순물영역(108)의 피크농도는 1×1016㎝-3 < 불순물영역(108)의 피크농도 < 축적영역(105)의 피크농도로 하고, 상한은 축적영역의 농도와 같게 설정하는 것이 바람직하다.
또한, 각 농도의 피크의 깊이에 대해서는 이하의 관계인 것이 효과적이다. 축적영역의 농도피크의 길이를 V1, 인접한 불순물영역(108)의 농도피크의 깊이를 V2라 했을때, V1 < V2 < 2×V1의 관계로 함으로써 본 실시형태의 효과를 더 효과적으로 얻을 수 있다.
(제 5실시형태)
도 16은 본 발명의 제 5실시형태의 설명도이다. 도 16의 (301) 내지 (311)은 각각 도 14의 (101) 내지 (111)에 대응한다. 본 실시형태에 있어서, 포토다이오드의 축적영역 (305)에 인접한 불순물영역(308)은 화소형성영역 전면에 형성되어 있 지 않고, 축적영역(305) 밑의 부분에만 형성되어 있다. 이러한 구조로 하는 이점은 아래와 같다.
(1) (구조적 이점)
인접한 화소형성부로부터 넘쳐흐르는 전하를 판독영역(304)에 흡수할 수 있기 때문에 불루밍, 스미어, 혼색의 방지효과가 있다. 영역(308)의 농도설계가 화소형성부 내나 화소형성부 외(도시생략)의 트랜지스터의 특성에 영향을 주는 것이 감소되어, 설계자유도가 증가한다. 판독영역의 접합용량이 감소되어 게인의 증가에 의한 S/N비가 향상된다.
(2) (프로세스적 이점)
인접한 P형 불순물영역(308)을 축적영역(305)과 동일 또는 표면 P형 불순물영역(306)과 동일한 포토레지스트를 사용해서 형성 가능해진다. P형 불순물영역(310)을 동일한 레지스트로 형성하는 것도 원리적으로는 가능하지만, 깊은 이온주입에 대해서도 저지성능을 확보할 수 있는 레지스트는 두껍게 형성할 필요가 있으며, 미세한 패턴에는 이러한 레지스트를 형성하기 쉽지 않다. 불순물영역(310)을 에피택셜법에 의해 형성할 수 있다. 이러한 경우에도 축적영역(305)에 인접한 P형 불순물영역(308)을 축적영역(305)과 동일 또는 표면 P형 불순물영역(305)과 동일한 포토레지스트를 사용해서 형성함으로써 공정수를 증가시키는 일 없이 본 실시형태의 효과를 얻을 수 있다.
(제 6실시형태)
도 17은 본 발명의 제 6실시형태에 의한 화소형성구조의 상면도로서, 액티브 영역(401), 전송게이트전극(402), 포토다이오드영역(403), 판독영역(404)을 포함한다. 폭Dy1 및 Dy2는 프랜지스터 채널폭과 평행한 방향에 있다. 폭Dy1 및 Dy2는 포토다이오드영역의 폭을 표시한다. 일반적으로, 공핍화전압은 폭이 넓은 부분에 있어서 증가하기 때문에 도 15에 표시한 바와 같이 전송게이트(402)에 가까운 쪽에서 폭이 좁아지는 레이아우트를 채용하면, 완전 전송이 어려워진다고 하는 문제가 발생한다. 즉 리세트 또는 전송시에 있어서, 폭 Dy1을 가진 부분이 폭 Dy2를 가진 부분보다 먼저 완전히 공핍화하게 되어, 폭 Dy2을 가진 부분에 전하가 남아 리세트노이즈가 발생한다고 하는 문제가 발생한다. 이 문제는 공핍층의 횡방향(폭 Dy1, Dy2의 길이방향)의 신장의 영향에 의해 공핍화전압이 사이즈의존성을 가짐으로써 발생한다. 이 문제는 구체적인 구조의 설계에 의한 웰표면 근방의 농도가 낮고 또한 공핍층이 깊이방향으로 뻗는 경우에 특히 현저하다. 본 실시형태에 있어서는, 공핍층의 깊이방향의 신장을 억제한 결과, 레이아우트에 대한 제약도 경감되고, 도 17에 표시한 바와 같은 레이아우트를 행해도 리세트노이즈를 발생하지 않게 된다. 그 이유를 도 18을 참조해서 설명한다. 도 18은 도 17의 Dy1 및 Dy2에 따른 단면을 표시한 개략도이다. 영역(405)는 포토다이오드 및 웰에서 뻗는 공핍층영역을 표시하고 있으며, 그 깊이는 도 18에서 Dz로 표시했다. 영역(406)은 완전 공핍화하기 직전에 최후로 잔존하는 중성영역을 표시하고 있다. (407)은 깊이방향으로 뻗는 공핍층의 상태를 표시하고, (408)은 횡방향(폭 Dy1, Dy2의 길이방향)으로 뻗는 공핍층의 상태를 표시하고 있다. 도 18에 표시한 바와 같이, 깊이방향으로 뻗는 공핍층의 효과에 의해 완전 공핍화하는 경우는 레이아우트에 의한 의존없이, 폭 Dy1을 가진 부분 의 공핍화전압, 폭 Dy2를 가진 부분의 공핍화전압 모두 같은 공핍화전압이 되어, 포토다이오드의 완전 리세트, 완전 전송이 가능하게 된다. Dy1이 도 18에 표시한 것보다 좁은 경우 또는 깊이방향의 공핍층의 신장(407)이 큰 구조의 경우, 폭 Dy1을 가진 장소에는 횡방향의 공핍층의 신장(408)의 영향으로 완전 공핍화하기 때문에 공핍화전압은 폭 Dy1에 의해서 작아진다. 이상의 문제를 고려해서 본 실시형태에서는 폭 Dy1을 가진 부분과 폭 Dy2를 가진 부분의 공핍화전압을 동등하게 하기 위해서 이하의 구조를 취한다.
Dy2 > Dy1 이 되는 레이아우트의 화소형성부에 있어서, 깊이방향의 공핍층의 신장폭을 억제해서 Dy1 > Dz 가 되도록 웰농도를 설정한다.
본 실시형태의 구조에 있어서는, 포토다이오드의 평면레이아우트상, 어느 장소에 있어서도 공핍화전압을 동일하게 할 수 있어, 고속동작이 가능하며, 또한 리세트노이즈에 의한 화질의 열화를 억제하는 것이 가능하다.
또한, 각 실시형태의 소자는 2차원 형상으로 복수 배치되어 에리어 센서(고체촬상소자)로서 사용할 수 있다. 또한, 각 실시형태에 있어서 설명한 판독영역을 절연게이트형 트랜지스터의 게이트에 접속하고, 전하전압변환해서 판독하는 증폭형 고체촬상장치(active pixel sensor)로 사용할 수 있다.
모든 실시형태에 있어서의 캐리어를 전자로서 설명했지만, 홀은 캐리어로서 기능할 수도 있다. 이러한 경우에는, 각 불순물영역의 도전형은 반대되는 도전형으로 바꾸어도 된다.
(촬상시스템에의 응용)
도 18은 본 발명에 의한 광전변환장치를 카메라에 응용하는 경우의 회로블록의 예를 표시한 것이다. 촬영렌즈(1002)의 앞에는 셔터(1001)가 있어, 노출을 제어한다. 조리개(1003)에 의해 필요에 따라 광량을 제어하고, 고체촬상장치(1004)에 결상시킨다. 고체촬상장치(1004)로부터 출력된 신호는 신호처리회로(1005)에서 처리되어, A/D 변환기(1006)에 의해 아날로그신호로부터 디지털신호로 변환된다. A/D변환기(1006)로부터 출력되는 디지털신호는 또한 신호처리부(1007)에서 연산처리된다. 처리된 디지털신호는 메모리(1010)에 축적되고, 외부 I/F부(1013)를 통해서 외부의 기기로 보내진다. 고체촬상장치(1004), 촬상신호처리회로(1005), A/D 변환기(1006), 신호처리회로(1007)는 타이밍 발생부(1008)에 의해 제어되는 외에, 시스템전체는 전체제어부ㆍ연산부(1009)에서 제어된다. 기록매체(1012)에 화상을 기록하기 위해서 출력디지털신호는 전체제어부ㆍ연산부에 의해 제어되는 기록매체제어 I/F 부(1011)를 통해서 기록된다.
본 발명에 의하면, 웰층의 깊은 영역에 퍼텐셜 장벽이 형성되어 입사한 광캐리어를 포토다이오드 쪽에 효율적으로 이끌수 있는 구조가 되고, 따라서 감도의 향상이 가능해진다.
또한, 본 발명에 의하면, 포토다이오드의 공핍층의 신장을 억제할 수 있으므로 공핍화전압을 억제하는 것이 가능하게 되어, 전원전압을 높이는 일 없이 포화전자수의 향상을 도모할 수 있고, 저전원전압, 저소비전력으로 넓은 동적 범위를 가진 고체촬상소자의 제공을 가능하게 할 수 있다.
Claims (24)
- 제 1도전형의 반도체기판, 및 제 1도전형의 불순물영역 및 제 1도전형과 반대 도전형인 제 2도전형의 복수의 불순물영역을 가진 광전변환소자를 구비하고, 상기 복수의 제 2도전형 불순물영역은 적어도 제 1불순물영역, 상기 제 1불순물영역과 상기 기판의 표면 사이에 배치된 제 2불순물영역, 및 상기 제 2불순물영역과 상기 기판의 표면 사이에 배치된 제 3불순물영역을 포함하는 광전변환장치로서,상기 제 1불순물영역의 불순물농도의 피크에 대응하는 농도 C1, 상기 제 2불순물영역의 불순물농도의 피크에 대응하는 농도 C2, 상기 제 3불순물영역의 불순물농도의 피크에 대응하는 농도 C3는 다음의 관계:C2 < C3 < C1를 만족하는 것을 특징으로 하는 광전변환장치.
- 제 1항에 있어서, 상기 광전변환소자는 상기 제 1도전형의 불순물영역의 기판 표면 쪽에 인접해서 형성된 제 2도전형의 제 4불순물영역을 더 가진 것을 특징으로 하는 광전변환장치.
- 제 1항에 있어서, 3×C2 ≤ C1 인 것을 특징으로 하는 광전변환장치.
- 제 3항에 있어서, 5×C2 ≤ C1 인 것을 특징으로 하는 광전변환장치.
- 제 1항에 있어서, 제 1도전형의 불순물영역은 상기 제 1, 제 2, 제 3불순물영역의 인접한 쌍들의 적어도 한 쌍 사이에 배치되어 있고, 빌트인 퍼텐셜에 의해 공핍화하고 있는 것을 특징으로 하는 광전변환장치.
- 제 1항에 있어서, 1×1016㎝-3 < C1 < 1×1018㎝-3, 1×10 15㎝-3 < C2 < 5×1016㎝-3, 2×1015㎝-3 < C3 < 2×1017㎝-3 인 것을 특징으로 하는 광전변환장치.
- 제 1도전형의 반도체기판, 및 제 1도전형의 불순물영역 및 제 1도전형과 반대 도전형인 제 2도전형의 복수의 불순물영역을 가진 광전변화소자를 구비하는 광전변환장치로서, 상기 복수의 제 2도전형 불순물영역은 상기 광전변환소자에 인접한 소자분리영역 밑의 위치로 계속해서 뻗도록 배치되어 있는 것을 특징으로 하는 광전변환장치.
- 제 7항에 있어서, 상기 광전변환소자는 전하축적영역의 기판 표면 쪽에 인접해서 형성된 제 2도전형의 불순물영역을 더 가진 것을 특징으로 하는 광전변환장치.
- 제 1도전형의 반도체기판, 및 제 1도전형의 불순물영역 및 제 1도전형과 반대 도전형인 제 2도전형의 복수의 불순물영역을 가진 광전변환소자를 구비한 광전변환장치를 제조하는 방법으로써, 상기 방법은 제 1도전형 반도체기판에 일정한 회수이온주입을 행한 후에, 이온이 주입되는 각 영역이 불순물농도피크를 가진 프로파일을 유지할 수있는 온도에서 열확산처리를 행함으로써 복수의 불순물영역을 형성하는 공정을 포함하는 것을 특징으로 하는 광전변환장치 제조방법.
- 제 9항에 있어서, 제 1도전형의 불순물영역의 기판 표면 쪽에 인접한 제 2도전형의 불순물영역을 형성하는 공정을 더 포함하는 것을 특징으로 하는 광전변환장치 제조방법.
- 제 9항에 있어서, 상기 열확산처리의 처리온도는 950℃ 이하인 것을 특징으로 하는 광전변환장치 제조방법.
- 제 1항에 기재된 광전변환장치, 이 광전변환장치에 광을 결상하는 광학계, 및 이 광전변환장치로부터 출력된 신호를 처리하는 신호처리회로를 구비한 것을 특징으로 하는 촬상시스템.
- 제 7항에 기재된 광전변환장치, 이 광전변환장치에 광을 결상하는 광학계, 및 이 광전변환장치로부터 출력된 신호를 처리하는 신호처리회로를 구비한 것을 특 징으로 하는 촬상시스템.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 1도전형의 반도체기판, 및 제 1도전형의 불순물영역 및 제 1도전형과 반대도전형인 제 2도전형의 복수의 불순물영역을 가진 광전변환소자를 구비하는 광전변환장치로서,적어도 상기 제 1도전형의 불순물영역에 인접한 제 1불순물영역의 불순물농도피크에 대응하는 농도C1은 3×1015<C1<2×1017cm-3의 범위인 것을 특징으로 하는 광전변환장치.
- 제 14항에 있어서, 상기 제 1도전형의 불순물영역의 기판 표면 쪽에 인접해서 형성된 제 2도전형의 불순물영역을 더 포함하는 것을 특징으로 하는 광전변환장치.
- 제 14항에 있어서, 상기 불순물농도피크를 가진 상기 복수의 제 2도전형의 불순물영역은 상기 제 1불순물농도영역의 위치보다 깊은 상기 기판 내의 위치에 배치된 제 2불순물영역, 및 상기 제 2불순물영역의 위치보다 깊은 위치에 배치된 제 3불순물영역을 포함하는 것을 특징으로 하는 광전변환장치.
- 제 16항에 있어서, 상기 제 2불순물영역의 불순물농도의 피크에 대응하는 농도 C2와 상기 제 3불순물영역의 불순물농도의 피크에 대응하는 농도 C3는 다음의 관계:3×C2 < C3를 만족하는 것을 특징으로 하는 광전변환장치.
- 제 16항에 있어서, 상기 제 2불순물영역의 불순물농도의 피크에 대응하는 농도 C2는 다음의 관계:C2 < C1 < 4×C2를 만족하는 것을 특징으로 하는 광전변환장치.
- 제 14항에 있어서, 상기 제 2불순물영역의 불순물농도의 피크에 대응하는 농도 C4는 3×1016㎝-3 < C4 < 8×1017㎝-3 의 범위이고, 상기 제 1불순물영역의 불순물농도의 피크에 대응하는 농도 C1은 다음의 관계:3×1015㎝-3 < C1 < C4를 만족하는 것을 특징으로 하는 광전변환장치.
- 제 19항에 있어서, 상기 제 1불순물영역의 불순물농도의 피크에 대응하는 농도 C1과 상기 제 2불순물영역의 불순물농도의 피크에 대응하는 농도 C4는 다음의 관계 :C4/4 < C1 < C4를 만족하는 것을 특징으로 하는 광전변환장치.
- 제 14항에 있어서, 상기 제 1불순물영역은 상기 제 2불순물영역 밑에 배치되어 있으며, 또한 화소형성부 내에 배치된 트랜시스터 및 판독영역의 적어도 하나의 밑에는 배치되어 있지 않은 것을 특징으로 하는 광전변환장치.
- 제 14항에 있어서, 상기 제 2불순물영역의 불순물농도피크의 깊이(V1)와 상기 제 1불순물영역의 불순물농도피크의 깊이(V2)는 다음의 관계:V1 < V2 < 2×V1를 만족하는 것을 특징으로 하는 광전변환장치.
- 제 14항에 있어서, 화소형성부 내에 배치된 전송트랜지스터를 더 포함하고, 상기 포토다이오드가 상기 전송트랜지스터의 채널폭과 대략 평행한 방향의 폭으로서 2개의 값 Dy1과 Dy2 를 가진다면, Dy1부는 Dy2부보다 전송트랜지스터의 게이트전극에 더 가깝고, 포토다이오드의 리세트시의 깊이방향의 공핍층의 폭을 Dz라 하면, 다음의 관계:Dy2 > Dy1 > Dz를 만족하는 것을 특징으로 하는 광전변환장치.
- 제 14항에 기재된 광전변환장치, 이 광전변환장치에 광을 결상하는 광학계, 및 이 광전변환장치로부터 출력된 신호를 처리하는 신호처리회로를 가진 것을 특징으로 하는 촬상시스템.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2003-00415011 | 2003-12-12 | ||
| JP2003415011 | 2003-12-12 | ||
| JPJP-P-2004-00252310 | 2004-08-31 | ||
| JP2004252310A JP4612818B2 (ja) | 2004-08-31 | 2004-08-31 | 固体撮像素子、固体撮像装置及び撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050058977A KR20050058977A (ko) | 2005-06-17 |
| KR100615542B1 true KR100615542B1 (ko) | 2006-08-29 |
Family
ID=34525512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040104338A KR100615542B1 (ko) | 2003-12-12 | 2004-12-10 | 광전변환장치와 그 제조방법, 및 촬상시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (5) | US7323731B2 (ko) |
| EP (1) | EP1542286B1 (ko) |
| KR (1) | KR100615542B1 (ko) |
| CN (1) | CN100438049C (ko) |
| AT (1) | ATE418792T1 (ko) |
| DE (1) | DE602004018603D1 (ko) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323731B2 (en) * | 2003-12-12 | 2008-01-29 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system |
| WO2005109512A1 (en) * | 2004-05-06 | 2005-11-17 | Canon Kabushiki Kaisha | Photoelectric conversion device and manufacturing method thereof |
| US7540198B2 (en) * | 2004-06-15 | 2009-06-02 | Canon Kabushiki Kaisha | Semiconductor device |
| JP4646577B2 (ja) * | 2004-09-01 | 2011-03-09 | キヤノン株式会社 | 光電変換装置、その製造方法及び撮像システム |
| US7675096B2 (en) * | 2005-03-30 | 2010-03-09 | Fujifilm Corporation | Solid-state image pickup element and method of producing the same |
| JP2006294871A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP4907920B2 (ja) * | 2005-08-18 | 2012-04-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TWI270216B (en) * | 2005-08-31 | 2007-01-01 | Fujitsu Ltd | Photo diode, solid imaging device, and their fabrication method |
| US7973271B2 (en) * | 2006-12-08 | 2011-07-05 | Sony Corporation | Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera |
| US7388187B1 (en) * | 2007-03-06 | 2008-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cross-talk reduction through deep pixel well implant for image sensors |
| CN101657907B (zh) * | 2007-04-13 | 2012-12-26 | 株式会社半导体能源研究所 | 光伏器件及其制造方法 |
| JP5029624B2 (ja) | 2009-01-15 | 2012-09-19 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP5451098B2 (ja) * | 2009-02-06 | 2014-03-26 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP2010206181A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置及び撮像システム |
| JP2010206178A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置、及び光電変換装置の製造方法 |
| JP2010206172A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| JP2010206173A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
| JP5538922B2 (ja) * | 2009-02-06 | 2014-07-02 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP2010206174A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびその製造方法ならびにカメラ |
| JP5546222B2 (ja) * | 2009-12-04 | 2014-07-09 | キヤノン株式会社 | 固体撮像装置及び製造方法 |
| US8048711B2 (en) * | 2009-12-30 | 2011-11-01 | Omnivision Technologies, Inc. | Method for forming deep isolation in imagers |
| JP5489855B2 (ja) * | 2010-05-14 | 2014-05-14 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP5643555B2 (ja) | 2010-07-07 | 2014-12-17 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP5751766B2 (ja) | 2010-07-07 | 2015-07-22 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5656484B2 (ja) | 2010-07-07 | 2015-01-21 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5697371B2 (ja) * | 2010-07-07 | 2015-04-08 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5645513B2 (ja) | 2010-07-07 | 2014-12-24 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP5885401B2 (ja) | 2010-07-07 | 2016-03-15 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP2013016675A (ja) * | 2011-07-05 | 2013-01-24 | Sony Corp | 固体撮像装置、電子機器、及び、固体撮像装置の製造方法 |
| JP6012197B2 (ja) | 2012-02-17 | 2016-10-25 | キヤノン株式会社 | 撮像装置及び撮像装置の駆動方法 |
| JP5959877B2 (ja) * | 2012-02-17 | 2016-08-02 | キヤノン株式会社 | 撮像装置 |
| JP2015023250A (ja) * | 2013-07-23 | 2015-02-02 | ソニー株式会社 | 固体撮像素子及びその駆動方法、並びに電子機器 |
| JP2015046454A (ja) * | 2013-08-28 | 2015-03-12 | キヤノン株式会社 | 半導体装置の製造方法および半導体装置 |
| JP6355311B2 (ja) | 2013-10-07 | 2018-07-11 | キヤノン株式会社 | 固体撮像装置、その製造方法及び撮像システム |
| KR102301778B1 (ko) * | 2014-08-28 | 2021-09-13 | 삼성전자주식회사 | 이미지 센서, 및 상기 이미지 센서의 픽셀 |
| JP6541361B2 (ja) | 2015-02-05 | 2019-07-10 | キヤノン株式会社 | 固体撮像装置 |
| JP2016164977A (ja) * | 2015-02-27 | 2016-09-08 | キヤノン株式会社 | ナノインプリント用液体材料、ナノインプリント用液体材料の製造方法、硬化物パターンの製造方法、光学部品の製造方法、回路基板の製造方法、および電子部品の製造方法 |
| EP3113224B1 (en) | 2015-06-12 | 2020-07-08 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| JP6862129B2 (ja) * | 2016-08-29 | 2021-04-21 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP2019102494A (ja) * | 2017-11-28 | 2019-06-24 | キヤノン株式会社 | 光電変換装置およびその製造方法、機器 |
| CN114222080A (zh) * | 2021-12-15 | 2022-03-22 | 上海韦尔半导体股份有限公司 | 一种高动态像素结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289534A (ja) | 2001-03-26 | 2002-10-04 | Sony Corp | 半導体装置の製造方法および固体撮像装置の選別方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US598037A (en) * | 1898-01-25 | Machine for exhausting molten metal | ||
| JPS5252593A (en) | 1975-10-27 | 1977-04-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor light receiving diode |
| JPS5822901B2 (ja) * | 1978-12-01 | 1983-05-12 | 株式会社日立製作所 | 固体撮像装置 |
| JPS63174358A (ja) | 1987-01-14 | 1988-07-18 | Hitachi Ltd | 固体撮像素子 |
| US5201681A (en) | 1987-02-06 | 1993-04-13 | Canon Kabushiki Kaisha | Method of emitting electrons |
| US5409611A (en) * | 1988-03-24 | 1995-04-25 | Terrapin Technoogies, Inc. | Method to identify analyte-binding ligands |
| JP2604251B2 (ja) | 1989-11-16 | 1997-04-30 | 三洋電機株式会社 | 固体撮像素子 |
| JP2895166B2 (ja) | 1990-05-31 | 1999-05-24 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP2902506B2 (ja) | 1990-08-24 | 1999-06-07 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
| US5561317A (en) | 1990-08-24 | 1996-10-01 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor devices |
| EP0510604A3 (en) | 1991-04-23 | 2001-05-09 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| DE69213539T2 (de) | 1991-04-26 | 1997-02-20 | Canon Kk | Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor |
| DE69312636T2 (de) | 1992-11-09 | 1998-02-05 | Canon Kk | Anodisierungsapparat mit einer Trägervorrichtung für das zu behandelnde Substrat |
| JPH06297369A (ja) | 1993-04-07 | 1994-10-25 | Mitsubishi Heavy Ind Ltd | 知的ロボット |
| US5446961A (en) * | 1993-10-15 | 1995-09-05 | International Business Machines Corporation | Method for repairing semiconductor substrates |
| US5903043A (en) | 1994-10-28 | 1999-05-11 | Canon Kabushiki Kaisha | Semiconductor device and an arithmetic and logic unit, a signal converter and a signal processing system using the same |
| JPH08212274A (ja) | 1995-02-02 | 1996-08-20 | Canon Inc | 半導体装置及びこれを用いた信号処理システム及び演算方法 |
| JP3292657B2 (ja) | 1995-04-10 | 2002-06-17 | キヤノン株式会社 | 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法 |
| JPH09331058A (ja) | 1996-06-13 | 1997-12-22 | Sony Corp | 固体撮像素子 |
| JPH1126741A (ja) | 1997-07-04 | 1999-01-29 | Toshiba Corp | 固体撮像装置 |
| US5982011A (en) * | 1997-11-24 | 1999-11-09 | Stmicroelectronics, Inc. | Photodiode structure augmented with active area photosensitive regions |
| JPH11274454A (ja) | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
| JP3457551B2 (ja) * | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| US6310366B1 (en) | 1999-06-16 | 2001-10-30 | Micron Technology, Inc. | Retrograde well structure for a CMOS imager |
| TW494574B (en) * | 1999-12-01 | 2002-07-11 | Innotech Corp | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
| JP4270742B2 (ja) * | 2000-11-30 | 2009-06-03 | Ｎｅｃエレクトロニクス株式会社 | 固体撮像装置 |
| US6930336B1 (en) * | 2001-06-18 | 2005-08-16 | Foveon, Inc. | Vertical-color-filter detector group with trench isolation |
| JP3530159B2 (ja) * | 2001-08-22 | 2004-05-24 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| US7324148B2 (en) | 2002-04-26 | 2008-01-29 | Olympus Optical Co., Ltd. | Camera and image pickup device unit used therefor having a sealing structure between a dust proofing member and an image pick up device |
| JP2004152819A (ja) | 2002-10-29 | 2004-05-27 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| US7323731B2 (en) * | 2003-12-12 | 2008-01-29 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system |
-
2004
- 2004-12-06 US US11/003,444 patent/US7323731B2/en not_active Expired - Fee Related
- 2004-12-09 EP EP04029230A patent/EP1542286B1/en not_active Not-in-force
- 2004-12-09 DE DE602004018603T patent/DE602004018603D1/de active Active
- 2004-12-09 AT AT04029230T patent/ATE418792T1/de not_active IP Right Cessation
- 2004-12-10 KR KR1020040104338A patent/KR100615542B1/ko active IP Right Grant
- 2004-12-10 CN CNB2004101007057A patent/CN100438049C/zh not_active Expired - Fee Related
-
2007
- 2007-11-16 US US11/941,675 patent/US7473948B2/en not_active Expired - Fee Related
-
2008
- 2008-12-02 US US12/326,138 patent/US7679116B2/en not_active Expired - Fee Related
-
2009
- 2009-12-18 US US12/642,094 patent/US7928486B2/en not_active Expired - Fee Related
-
2011
- 2011-03-16 US US13/049,101 patent/US20110163407A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289534A (ja) | 2001-03-26 | 2002-10-04 | Sony Corp | 半導体装置の製造方法および固体撮像装置の選別方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1627524A (zh) | 2005-06-15 |
| ATE418792T1 (de) | 2009-01-15 |
| US20050127415A1 (en) | 2005-06-16 |
| EP1542286A2 (en) | 2005-06-15 |
| CN100438049C (zh) | 2008-11-26 |
| US7679116B2 (en) | 2010-03-16 |
| EP1542286B1 (en) | 2008-12-24 |
| KR20050058977A (ko) | 2005-06-17 |
| US20110163407A1 (en) | 2011-07-07 |
| US7323731B2 (en) | 2008-01-29 |
| US7928486B2 (en) | 2011-04-19 |
| US7473948B2 (en) | 2009-01-06 |
| DE602004018603D1 (de) | 2009-02-05 |
| EP1542286A3 (en) | 2006-03-08 |
| US20100096676A1 (en) | 2010-04-22 |
| US20090085144A1 (en) | 2009-04-02 |
| US20080073737A1 (en) | 2008-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100615542B1 (ko) | 광전변환장치와 그 제조방법, 및 촬상시스템 | |
| US8785991B2 (en) | Solid state imaging device, method for producing the same, and electronic apparatus | |
| JP4270742B2 (ja) | 固体撮像装置 | |
| JP5188441B2 (ja) | 光電変換装置及び撮像システム | |
| WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
| JP2004193547A (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP4174468B2 (ja) | 光電変換装置及び撮像システム | |
| JP5407282B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP2005268814A (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP4709319B2 (ja) | 光電変換装置およびその製造方法、ならびに撮像システム | |
| JP4387978B2 (ja) | 光電変換装置及び撮像システム | |
| JP4435063B2 (ja) | 固体撮像装置及び固体撮像装置を用いたカメラシステム | |
| JP5241759B2 (ja) | 固体撮像装置 | |
| KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
| JP4867309B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| JP2009088545A (ja) | 固体撮像装置 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| KR20010065628A (ko) | 고체 촬상 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120719 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130726 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140728 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150727 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160725 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170725 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 13 |